KR100594829B1 - Ｉｃ 카드 및 ｉｃ 카드용 프레임 - Google Patents

Ｉｃ 카드 및 ｉｃ 카드용 프레임 Download PDF

Info

Publication number
KR100594829B1
KR100594829B1 KR1019997009241A KR19997009241A KR100594829B1 KR 100594829 B1 KR100594829 B1 KR 100594829B1 KR 1019997009241 A KR1019997009241 A KR 1019997009241A KR 19997009241 A KR19997009241 A KR 19997009241A KR 100594829 B1 KR100594829 B1 KR 100594829B1
Authority
KR
South Korea
Prior art keywords
coil
planar coil
terminal
semiconductor element
terminals
Prior art date
Application number
KR1019997009241A
Other languages
English (en)
Other versions
KR20010006162A (ko
Inventor
이께다다까시
아까가와마사또시
이또다이스께
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3162498A external-priority patent/JP3542266B2/ja
Priority claimed from JP25292098A external-priority patent/JP3542281B2/ja
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20010006162A publication Critical patent/KR20010006162A/ko
Application granted granted Critical
Publication of KR100594829B1 publication Critical patent/KR100594829B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Credit Cards Or The Like (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

본 발명은 저코스트화 및 양산화가 가능하며, 펀칭 또는 에칭에 의하여 형성된 평면 코일로 이루어지는 IC 카드에 관한 것이다.
도선(11)이 실질적으로 동일 평면에 복수회 감긴 평면 코일(10)은 펀칭 또는 에칭에 의하여 형성되며, 평면 코일(10)의 단자(10a,10b)와 상기 반도체 소자(12)의 전극 단자(12a,12b)는 서로 전기적으로 접속되며, 평면 코일(10)은 코일의 외측에 형성되는 외측 단자(10a)와 코일의 내측에 형성되는 내측 단자를 구비하며, 상기 반도체 소자(12)는 전극 단자(12a,12b)의 형성면 또는 이 형성면의 배면이 평면 코일(10)의 도선(11)과 대향하며, 반도체 소자(12)의 전극 단자(12a,12b)는 상기 평면 코일(10)의 외측 단자(10b)와 내측 단자(10a) 근방에 각각 위치하며, 전극 단자(12a,12b)는 상기 코일의 내외측과 동일측에 위치하는 평면 코일(10)의 단자(10a,10b)와 전기적으로 접속되도곡 배열한다.
IC 카드, IC 카드용 프레임

Description

ＩＣ 카드 및 ＩＣ 카드용 프레임{IC CARD AND ITS FRAME}
본 발명은 IC 카드 및 IC 카드용 프레임에 관한 것이다. 더욱 구체적으로는 본 발명은 도선이 실질적으로 동일 평면상에 복수회 감긴 평면 코일이 펀칭 또는 에칭에 의하여 형성되고, 평면 코일의 단자와 반도체 소자의 전극 단자가 상기 IC 카드에 서로 전기적으로 접속된 IC 카드 및 IC 카드용 프레임에 관한 것이다.
IC 카드는 도선이 복수회 감긴 평면 코일과 반도체 소자로 구성되어 있다. 평면 코일과 기타 부분은 PVC로 되고 또한 수지 표면 상에 문자가 인쇄되어 상기 IC 카드의 전면과 배면을 형성하는 수지 필름의 내측에 형성된 폴리우레탄으로 되는 접착제층에 의해 밀봉되어 있다.
이렇게 형성된 IC 카드는 카드 처리 장치에 의하여 형성된 자기장을 통과할 때, 상기 IC 카드의 평면 코일에 기인한 전자기 유도에 의하여 전력이 발생한다. 이 전력에 의해서 반도체 소자가 기동하므로, IC 카드의 반도체 소자와 카드 처리 장치 사이의 정보 교환을 안테나로서 작용하는 평면 코일을 거쳐서 행할 수 있다.
상기 IC 카드에 내장된 종래의 평면 코일에는 절연 피복 전선을 감아서 형성하는 절연성 평면 코일과, 수지 필름 상에 형성된 금속박을 에칭할 때 도선을 형성 하는 평면 코일이 있다.
그런데, IC 카드의 보급을 증진하기 위해서는, IC 카드의 저코스트화 및 양산화가 필요하다. 그러나 종래의 평면 코일을 사용하는 상기 IC 카드의 경우에는, 평면 코일의 저코스트화가 곤란하고, IC 카드의 충분한 양산화가 곤란하다.
그러므로 특개평 6-310324호 공보에서는 펀칭에 의해 형성한 평면 코일을 내장한 IC 카드가 제안되어 있다.
상기 특허 공개 공보에 제안된 바와 같이, 평면 코일을 펀칭에 의하여 형성하면, IC 카드는 종래의 평면 코일을 내장하는 IC 카드에 비해 저코스트화 및 양산화가 가능하다.
도50은 펀칭에 의하여 형성된 종래의 평면 코일(100)을 나타낸다. 이 평면 코일(100)에서, 단자(102,104)는 각각 상기 코일의 내측 및 외측에 형성된다.
상기 구조에 의하여, 상기 평면 코일(100)의 단자(102,104)와 반도체 소자(106)의 전극 단자(108,110)를 접속하는 와이어(112,114) 중의 하나인 와이어(114)는 평면 코일(100)을 형성하는 도선(101)을 가로지른다. 따라서 와이어(112,114)로서 절연 피복 와이어를 사용할 경우에는, 코스트가 증가하여 IC 카드의 저코스트화가 곤란하다.
한편, 평면 코일(100)을 가로지르지 않는 와이어(112)에는 비절연성 와이어를 사용하고, 평면 코일(100)을 가로지르는 와이어(114)에는 절연 피복 와이어를 사용하는 경우에는, 2 종류의 와이어를 사용할 필요가 있으므로 IC 카드의 제조 방법이 복잡해진다. 그러므로 IC 카드의 저코스트화 및 양산화가 곤란하다.
IC 카드는 두께가 1mm이하이기 때문에 매우 박형의 IC 카드를 형성할 필요가 있다. 또한 펀칭에 의하여 형성된 평면 코일은 수송시에 취급이 용이해야 하므로, 반도체 소자를 상기 평면 코일에 적절하게 내장하여야 한다.
도1은 본 발명에 의한 IC 카드의 일례를 설명하는 평면도.
도2는 도1에 나타낸 IC 카드의 부분 단면도.
도3은 복수의 평면 코일이 형성된 프레임을 설명하는 평면도.
도4a~도4e는 웨지 본딩법을 설명하는 개략 예시도.
도5는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 단면도.
도6은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도7은 도1,2,5 및 6에 나타낸 IC 카드를 구성하는 평면 코일의 단자를 설명하는 부분 사시도.
도8은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도9는 도8에 나타낸 IC 카드를 구성하는 평면 코일의 단자를 설명하는 부분 사시도.
도10은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도11은 도10에 나타낸 IC 카드를 구성하는 평면 코일의 단자를 설명하는 부분 사시도.
도12는 도11에 나타낸 평면 코일의 다른 예를 설명하는 부분 사시도.
도13은 도7,9,11 및 12에 나타낸 IC 카드를 구성하는 평면 코일의 단자를 형 성하기 앞서 도선(11)의 단부를 설명하는 부분 사시도.
도14는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 단면도.
도15는 도14에 나타낸 금속 부재(30)를 접속하는 형상을 설명하는 사시도.
도16은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 단면도.
도17은 도16에 나타낸 평면 코일의 단자(10b,10a)의 형성을 설명하는 부분 단면도.
도18은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도19는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 단면도.
도20은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도21은 도20에 나타낸 IC 카드를 설명하는 부분 단면도.
도22는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도23은 도22에 나타낸 IC 카드를 설명하는 부분 단면도.
도24는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 사시도.
도25는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 사시도.
도26은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도27은 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도28은 도27에 나타낸 IC 카드를 설명하는 부분 단면도.
도29는 본 발명에 의한 IC 카드의 다른 예를 설명하는 부분 평면도.
도30a 및 도30b는 도29에 나타낸 IC 카드를 설명하는 부분 단면도.
도31은 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 단면도.
도32는 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도.
도33은 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도.
도34는 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 단면도.
도35a 및 도35b는 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도 및 부분 단면도.
도36은 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 단면도.
도37은 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 사시도.
도38a 및 도38b는 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도 및 부분 측면도.
도39는 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도.
도40은 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도.
도41은 도40에 나타낸 IC 카드를 설명하는 부분 단면도.
도42는 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 평면도.
도43은 본 발명에 의한 IC 카드의 또 하나의 변형례를 설명하는 부분 평면도.
도44는 도43에 나타낸 IC 카드의 부분 단면도.
도45는 도43에 나타낸 IC 카드에 사용되는 모듈체(40)를 나타내는 평면도.
도46은 본 발명에 의한 IC 카드의 다른 변형례를 설명하는 부분 단면도.
도47a~도47c는 본 발명에 의한 IC 카드의 다른 변형례의 형성 공정을 나타내는 부분 단면도.
도48은 변형례를 나타내는 사시도.
도49는 포팅 수지를 사용하는 변형례의 부분 단면도.
도50은 종래의 IC 카드를 설명하는 평면도.
부호의 설명
10 평면 코일
10a, 10b 평면 코일(10)의 단자
11 도선
12 반도체 소자
12a,12b 반도체 소자(12)의 단자
14 오목부
16 단자(10b,10a)의 접속면
18 와이어
20a,20b 수지 필름
22a,22b 접착제층
25 지지용 와이어
27 벽부
30 접속 금속 부재
32 돌기부
33 오목부
40 모듈체
44 범프
46 리드
47 접속부
50 밀봉 수지(성형 수지)
52 밀봉 수지(포팅 수지)
54 접속부
60 레일
62 접속부
본 발명이 달성하려는 제1 과제는 펀칭에 의하여 형성된 평면 코일이 내장되어, 저코스트화 및 양산화가 가능한 IC 카드를 제공하는 것이다.
본 발명이 달성하려는 제2 과제는 양산화 및 수송이 용이하고 또한 박형의 IC 카드에도 적절히 사용할 수 있는 IC 카드용 프레임을 제공하는 것이다. 그리고 본 발명의 제2 과제는 양산화가 용이하고, 그 박형화에도 적절히 대처할 수 있는 IC 카드를 제공하는 것이다.
상기 제1 과제를 해결하기 위하여, 본 발명자들은 연구를 거듭하여 하기의 사항을 발견하였다. 통상 전극 단자를 제외한 반도체 소자의 표면은 패시베이션 필름으로 피복되어서 전기적으로 절연되어 있다. 그러므로 전극 단자를 제외한 반도체 소자의 부분을 평면 코일의 도선과 접촉할 수 있으며, 반도체 소자의 전극 단자를 상기 평면 코일에 배열 설치할 경우에는, 평면 코일의 단자를 반도체 소자의 전극 단자에 근접해서 배열할 수가 있다.
그러므로 본 발명자들은 반도체 소자(106)를 그 전극 단자(108,110)가 평면 코일(100)의 도선(101)측에 위치하며, 반도체 소자(106)의 전극 단자(108,110)와 평면 코일(100)의 단자(102,104)를 와이어로 본딩하도록 배열 설치하였다. 상기 IC 카드에서는, 절연을 위해서 평면 코일(100)과 반도체 소자(106)의 접속용 와이어를 피복할 필요가 없어서, 종래의 반도체 소자와 리드 프레임 인너 리드의 본딩 방법인 웨지 본딩법(method of wedge bonding)을 적용할 수 있음을 알고, 상기와 같은 인지를 토대로 본 발명을 완성하기에 이르렀다.
본 발명의 제1 과제는 도선이 실질적으로 동일 평면에 복수회 권취되어 이루어지며 펀칭 또는 에칭에 의하여 형성되는 평면 코일과, 상기 평면 코일의 단부와 전기적으로 접속되는 전극 단자를 갖는 반도체 소자로 되는 IC 카드에 있어서, 상기 평면 코일은 코일의 내측에 형성되는 내측 단자와 코일의 외측에 형성되는 외측 단자를 구비하고, 상기 반도체 소자는 그 전극 단자의 소자면이 상기 평면 코일의 도선에 대향하며, 상기 평면 코일의 내측 단자 및 외측 단자와 접속되는 반도체 소자의 각 전극 단자는 상기 평면 코일의 내측과 외측 근방에 각각 위치하며, 또 상기 반도체 소자의 전극 단자는 코일의 내외측과 동일측에 위치하는 상기 평면 코일의 각 단자와 전기적으로 접속되도록 배열하는 IC 카드를 제공하는 것이다.
본 발명자들은 제2 과제를, 전극 단자(108,110) 형성면의 배면측 반도체 소자(106)의 평면이 평면 코일(100)의 도선(101)측에 위치하도록 하고, 이 반도체 소자(106)의 전극 단자(108,110)를 상기 평면 코일(100)의 단자(101,103)에 각각 본딩하여 반도체 소자(106)를 배열 설치함으로써 해결하였다. 본 발명자들은 하기 사항을 발견하였다. IC 카드에서는, 절연을 위하여 평면 코일(100)과 반도체 소자(106)의 접속용 와이어를 피복할 필요가 없어서, 종래의 반도체 소자와 리드 프레임 인너 리드의 본딩 방법인 웨지 본딩법을 적용할 수 있다.
본 발명의 상기 제2 과제는 도선이 실질적으로 동일 평면에 복수회 감긴 평면 코일과, 상기 평면 코일의 단부와 전기적으로 접속되는 전극 단자를 갖는 반도체 소자로 되는 IC 카드에 있어서, 상기 평면 코일은 코일의 내측에 형성되는 내측 단자와 코일의 외측에 형성되는 외측 단자를 구비하고, 상기 반도체 소자는 그 전극 단자의 형성면의 배면에 반도체 소자의 평면이 평면 코일의 도선과 대향하며, 상기 평면 코일의 내측 단자 및 외측 단자와 접속되는 반도체 소자의 각 전극 단자는 평면 코일의 내측과 외측 근방에 각각 위치하며, 또 상기 반도체 소자의 전극 단자는 상기 평면 코일의 내외측과 동일측에 위치하는 평면 코일의 각 단자와 전기적으로 접속되도록 배열하는 IC 카드를 제공함으로써 해결된다.
상기 제2 과제를 해결하기 위한 본 발명에서는, 도선이 실질적으로 동일 평면에 복수회 감기는 평면 코일이 펀칭 또는 에칭에 의하여 형성된다. 평면 코일의 단자와 반도체 소자의 전극 단자가 서로 전기적으로 접속되는 IC 카드에 있어서, 상기 평면 코일은 이 코일 내측에 형성되는 내측 단자와 이 코일 외측에 형성되는 외측 단자를 구비하며, 상기 반도체 소자는 그 전극 단자에 접속되는 리드의 단부에 형성된 접속부가 노출하도록 수지 성형되며, 상기 평면 코일의 내측 단자 및 외측 단자와 접속되는 리드의 각 접속부는 코일의 내측과 외측에 위치하고, 또 상기 리드의 접속부는 코일의 내외측과 동일측에 위치하는 평면 코일의 단자와 전기적으로 접속되도록 배열하고 있다.
제2 과제를 해결하기 위한 본 발명은 도선이 실질적으로 동일 평면에 복수회 감긴 평면 코일이 펀칭 또는 에칭에 의하여 형성되며, 상기 평면 코일의 단자와 반도체 소자의 전극 단자가 서로 전기적으로 접속되는 IC 카드의 제조에 사용되는 IC 카드용 프레임에 있어서, 상기 평면 코일은 코일의 내외측과 동일측에 위치한 반도체 소자의 전극 단자가 전기적으로 접속되는 코일의 내측에 형성되는 내측 단자와, 코일의 외측에 형성되는 외측 단자를 구비하는 IC 카드용 프레임을 제공한다.
본 발명에서의 "실질적으로 동일 평면"은 평면 코일을 구성하는 도선의 일부에 불규칙한 부분이 있어도, 전체적으로는 도선이 동일 평면에 감긴다는 것을 의미한다.
도1은 본 발명에 의한 IC 카드의 일례를 나타내는 평면도이다. 도1에 나타낸 바와 같이, 펀칭에 의하여 형성된 두께 80㎛ 이상의 도선(11)이 실질적으로 동일 평면에 복수회 감긴 직사각형 평면 코일(10)이 설치된다. 이 평면 코일(10)은 전체로서 동일 평면에 도선(11)이 복수회 감겨져 있다. 상기 평면 코일(10)의 내측과 외측의 단부 각각에 배열된 단자(10a,10b)가 설치된다. 또한 두께 40~50㎛의 반도체 소자(12) 내에 형성되고, 상기 평면 코일(10)의 내측과 외측에 각각 위치하는 전극 단자(12a,12b)가 설치된다. 상기 단자(10a,10b)와 상기 전극 단자(12a,12b)에 관하여, 내측과 외측의 방향과 동일측에 형성된 단자는 서로 전기 적으로 접속된다.
도1에 나타낸 IC 카드에서, 반도체 소자(12)가 사용되는 평면 코일(10)에서는 도2에 나타내는 바와 같이 평면 코일(10)을 구성하는 도선(11)이 구부러져 형성되는 오목부(14)가 설치된다. 상기 반도체 소자(12)는 이 오목부(14)에 배열된다. 상기한 바와 같이 도선(11)은 펀칭에 의하여 구부린다. 이 오목부(14)는 반도체 소자(12) 모두 삽입할 수 있는 크기로 형성되는 것이 바람직하다.
또한, 도1에서는 오목부(14)가 직사각형 평면 코일(10)의 각부 사이에 형성되어 있으나, 상기 평면 코일(10)의 각부에 이 오목부(14)를 형성하여 반도체 소자(12)를 배열하여도 좋다.
도1에 나타낸 IC 카드의 부분 단면도인 도2에 나타낸 바와 같이, 단자(10a,10b)와 반도체 소자(12) 사이에 간격을 두어 배열되는 평면 코일(10)의 단자(10a,10b)에서는, 접속면(16)이 상기 반도체 소자(12)의 전극 단자(12a,12b)가 형성되는 면과 실질적으로 동일면으로 되도록, 스퀴즈하여 접속면(16)이 형성되어 있다. 이 접속면(16)이 형성되는 부분은 도2에 나타낸 바와 같이 반도체 소자(12)와 실질적으로 동일 두께를 갖는다.
상술한 바와 같이, 도1,도2에 나타낸 IC 카드에서는, 상기 평면 코일(10)의 단자(10a,10b)의 접속면(16)과 반도체 소자(12)의 전극 단자(12a,12b)가 형성되는 형성면이 실질적으로 동일 평면이다. 따라서 웨지 본딩법 또는 볼 본딩법에 의해 와이어 본딩을 행할 수 있다. 그러므로 도2에 나타낸 바와 같이, 평면 코일(10)의 면으로부터 와이어 루프의 일부가 돌출하는 일 없이, 평면 코일(10)의 단자(10a,10b)는 금,백금 또는 알루미늄으로 되는 와이어(18)에 의해 반도체 소자(12)의 전극 단자(12a,12b)와 전기적으로 접속할 수 있다.
도2에 나타낸 바와 같이, 평면 코일(10), 반도체 소자(12) 및 다른 부분은 표면에 문자가 인쇄되고 IC 카드의 정면 및 배면을 형성하는 수지 필름(20a,20b) 내측에 형성되는 폴리우레탄 또는 폴리올레핀으로 되는 접착제층(22a,22b)에 의해 개재되어 밀봉되어 있다.
도1 및 도2에 나타낸 IC 카드를 제조할 때는, 평면 코일(10)로 도3에 나타낸 프레임 F을 사용하는 것이 바람직하다. 이 프레임 F는 구리, 철 또는 알루미늄으로 되는 금속판을 펀칭함으로써 형성된다. 프레임 F에는 서로 평행한 2개의 레일(60,60)이 설치되며, 평면 코일(10,10,---)은 이 두개의 레일(60,60) 사이에 길이 방향으로 배열된다. 이 평면 코일(10,10,---)은 도선(11)으로 이루어지며, 최외곽 도선(11a)은 다른 도선(11)보다도 두꺼우며, 이 평면 코일(10)의 도선(11a)은 접속부(62)에 의해서 인접하는 평면 코일(10)의 도선(11a)과 접속된다. 상기 구조에 의하여, 상기 평면 코일(10)의 기계적 강도를 향상시킬 수 있으며, 또한 수송할 때 프레임 F의 취급성을 개선할 수 있다.
도3에 나타낸 프레임 F의 평면 코일(10)에서는 최외곽 도선(11a)을 두껍게 형성하고 있으나, 도선(11a)을 다른 도선(11)보다도 두껍게 상태로 IC 카드를 형성해도 좋다. 또한 접속부(62)를 절단할 때에, 최외곽 도선(11a)을 절단하여 도선(11a)의 두께를 다른 도선(11)과 같게 하여도 좋다.
상기 평면 코일(10)의 기계적 강도를 향상시키기 위하여, 평면 코일(10)을 구성하는 도선(11)을 접속부에 의해 접속해도 좋다. 접속부가 IC 카드의 정면과 배면 상에 형성된 수지 필름(20a,20b) 내측에 형성된 접착제층(22a,22b)으로 밀봉되기 전에 절단될 때, 도선(11) 사이의 단락을 방지할 수 있다.
또한, 도3에 나타낸 프레임 F는 구리, 철 또는 알루미늄 등의 금속으로 되는 금속판 또는 이들 금속의 합금으로 되는 금속판에서 에칭을 함으로써 제조할 수 있다. 에칭에 의하여 제조된 프레임 F은 펀칭에 의하여 형성된 평면 코일의 도선(11)보다도 얇은 도선으로 되는 평면 코일(10)을 형성할 수 있다.
IC 카드를 도3에 나타낸 프레임 F로부터 제조하는 경우, 프레임 F로부터 분리된 평면 코일(10)내에 반도체 소자(12)를 탑재해도 좋지만, 프레임 F로부터 평면 코일(10)을 분리하는 일 없이 반도체 소자(12)를 평면 코일(10)내에 탑재하는 것이 바람직하다. 이 경우, 반도체 소자(12)는 프레임 F에 형성된 평면 코일(10)의 각각에 탑재되며, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)는 와이어(18,18)에 의해 서로 본딩된다.
이어서, 접착제층(22a,22b)이 형성되는 한쪽에, 수지 필름(20a,20b)에 의하여 평면 코일(10)과 반도체 소자(12)를 밀봉한다. 그 후, 소정의 위치를 절단하여 평면 코일(10)을 프레임 F으로부터 분리할 수 있다. 이렇게 하여 IC 카드를 제조할 수 있다.
와이어를 사용하는 본딩법에 대하여, 웨지 본딩법을 사용하는 것이 와이어(18,18)의 팽창(와이어 루프의 크기)을 가급적 감소할 수 있기 때문에 바람직하다. 이 웨지 본딩법은 도4에 나타낸 웨지 본딩 장치를 사용하는 경우에 실현 할 수 있다. 이 웨지 본딩 장치는 반도체 제조용 장치로서 통상 사용된다.
이러한 웨지 본딩 장치를 사용하는 본딩에서는 본딩되는 단자(이하 "본딩 단자"라고 함)중의 하나의 상방으로 웨지가 이동된다. 도4a에 나타낸 바와 같이, 클램프(26)로 줴어진 와이어(18)의 선단부가 이 웨지(24)의 선단부에 경사져서 삽입된다. 도4b에 나타낸 바와 같이, 이 웨지(24)를 하강하여, 와이어(18)의 선단부을 접속면 상에 압착하여 접촉 본딩을 행한다.
이어서 도4c에 나타낸 바와 같이, 웨지(24)를 하나의 본딩 단자와 실질적으로 동일 평면에 형성되어 있는 다른 본딩 단자의 방향으로 이동시키면서, 클램프(26)을 열어서 와이어(18)를 다른 본딩 단자로 안내한다. 그 후 도4d에 나타낸 바와 같이 다른 본딩 단자의 접속면 상에 와이어(18)의 선단부를 압착하여 접촉 본딩한다.
그 후, 클램프(26)로 와이어(18)를 줴고 이어서 잡아 당긴다. 그 후, 도4e에 나타낸 바와 같이 와이어(18)를 절단한다. 이렇게 하여 본딩 작업을 종료한다.
도4a~도4e에 나타낸 일련의 작업을 반복하는 경우, 본딩 작업을 연속적으로 행할 수 있다.
이 웨지 본딩법에 의하면, 도4에 나타낸 바와 같이, 클램프(26)로 줴어진 와이어(18)의 선단부가 웨지(24)의 선단부로 경사져서 삽입된다. 따라서 선단부가 본딩 단자 중의 하나에 접촉 본딩된 와이어(18)를 다른 본딩 단자로 안내할 때, 와이어(18)의 팽창(루프의 크기)을 가급적 작게 할 수 있다.
이 때문에, 도2에 나타낸 바와 같이, 평면 코일(10)의 면으로부터 루프의 일부가 돌출하는 일이 없이 와이어(18,18)에 의해, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 전기적으로 접속할 수 있다.
도2에 나타낸 루프상의 와이어(18)에는 다음과 같은 문제점이 있을 수 있다. 일측에 접착제층(22a,22b)이 형성된 수지 필름(20a,20b)에 의해 평면 코일(10) 및 반도체 소자(12) 등을 개재하여 밀봉할 때, 접착제가 흐르는 방향으로 와이어(18)의 루프상부의 변형, 와이어(18)의 접촉 본딩부의 박리, 혹은 와이어(18)의 절단 등의 문제점이 있다. 이 때문에 와이어(18)와 평면 코일(10)의 도선(11)이 접촉할 염려가 있다. 이러한 루프상 와이어(18)의 변형 등을 방지하기 위해서는 도5에 나타낸 바와 같이, 평면 코일(10)의 단자(10b)와 반도체 소자(12)의 전극 단자(12b)에 접촉 본딩된 와이어(18)의 접촉 본딩부를 수지(15,15), 특히 UV 경화 수지에 의해 고정하여 두는 것이 바람직하다.
또한, 와이어(18)의 본딩은 상기 웨지 본딩법에 한정되는 것은 아니며, 볼 본딩법을 채용할 수 있다.
도1 및 도2에 나타낸 IC 카드에서는 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 전기적으로 접속하기 위하여, 와이어(18,18)에 의해 본딩을 행하고 있다. 이 반도체 소자(12)의 두께는 40~50㎛ 이므로, 반도체 소자(12)는 가볍다. 그러므로 이 반도체 소자(12)는 와이어(18,18)에 의해 충분히 지지될 수 있다.
상기 와이어(18,18)만으로는 반도체 소자(12)를 지지할 수 없어서 제조 중에 문제가 발생하는 경우에는, 도6에 나타낸 바와 같이, 반도체 소자(12)를 지지하는 지지용 와이어(25,25)를 도선(11)과 패드(23a,23b) 사이에 설치하여도 좋다. 이 경우, 지지용 와이어(25,25)를 지지하기 위한 패드(23a,23b)는 반도체 소자(12)의 전극 단자(12a,12b)의 형성면 상에 또 평면 코일(10)의 외측 및 내측의 위치에 설치된다.
또 도6에 있어서는 지지용 와이어(25)를 2개 설치하고 있다. 그러나 반도체 소자(12)가 지지용 와이어(25) 1개로 충분히 지지될 수 있으면, 지지용 와이어(25)는 1개라도 좋다.
도1~도6에 나타낸 평면 코일(10)의 단자(10a,10b)의 접속면(16)은 스퀴즈가 행해지는, 반도체 소자(12)의 전극 단자(12a,12b)의 형성면과 실질적으로 동일 평면이면 좋고, 그 형상은 임의 형상으로 할 수 있다. 그러나 도1, 도2 및 도6에 나타낸 평면 코일(10)의 단자(10a,10b)는 도7에 나타낸 형상으로 형성된다. 도7에 나타낸 단자(10a,10b)의 접속면(16)은 스퀴즈에 의하여 형성되며 또한 도선(11)의 폭을 유지한 상태로 연재된다. 그러므로 접속면이 도선(11)과 실제적으로 평행하게 배열된 와이어(18)의 단자와 접속하는 부위를 충분히 확보할 수 있다.
또 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)는 하기와 같이 접속되어도 좋다. 평면 코일(10)의 단자(10a,10b)를 반도체 소자(12)로부터 분리하여 평면 코일(10)의 내측 및 외측에 위치하는 전극 단자(12a,12b)의 근방에 배열함으로써, 평면 코일(10)의 단자(10a,10b)와 전극 단자(12a,12b)를 접속한다. 된 단자(10a,10b) 사이에서 행하여도 좋다. 도8은 상기 단자(10a,10b)와 상기 전극 단자(12a,12b)를 접속하는 와이어(18,18)가 도선(11)에 대해서 직각 방향으로 뻗은 것을 나타낸 도면이다.
이러한 도8에 나타낸 평면 코일(10)의 단자(10a,10b)는 도9에 나타낸 형상으로 형성하는 것이 바람직하다. 접속면(16)의 폭이 도선(11)의 폭보다도 넓어지도록 도9의 단자(10a,10b)의, 스퀴즈된 접속면(16)의 폭을 연재한다. 그러므로 도선(11) 대해서 직각 방향으로 뻗은 와이어(18)의 단부와 접속하는 경우, 접속면(16)이 충분히 확보된다.
도2에 나타낸 루프상의 와이어(18)는 수지 필름(20a,20b)의 일측에 형성된 접착제층(22a,22b)에 의해 개재되어 밀봉될 때, 접착제가 흐르는 방향으로 와이어(18)가 변형할 위험이 있다. 특히 평면 코일(10)을 구성하는 도선(11)과 와이어(18) 사이의 간극이 좁은 경우에는 변형한 와이어(18)가 도선(11)과 접촉할 위험도 있다. 상기 문제점을 해결하기 위하여, 도10에 나타낸 바와 같이, 평면 코일(10)의 내측 및 외측에 위치하는 단자(10a,10b)내에서, 도선(11)측 배면측의 접속부(16) 부분에 벽부(27)를 형성하는 것이 바람직하다. 이 벽부(27)에 의하여, 와이어(18)가 접착제층(22a,22b)에 의해 밀봉될 때, 단자(10a,10b) 근방의 접착제의 흐름을 감소시킬 수 있다. 그러므로 와이어(11)와 도선(11)이 접촉하는 것을 피하여 와이어(18)의 변형을 방지할 수 있다.
도10에 나타낸 평면 코일(10)의 단자(10a,10b)는 도11에 나타낸 형상으로 형성하는 것이 바람직하다. 도11에 나타낸 단자(10a,10b)에는 도선(11)의 단부가 도선(11)의 폭을 유지한 상태로 연재되도록 스퀴즈가 행하여진 접속면(16)이 형성되고, 또 도선(11)측에 대해 배면측으로 되는 부분에 벽부(27)가 수직으로 설치되어 있다.
이 도11에 나타낸 평면 코일(10)의 단자(10a,10b)를 대신하여 도12에 나타낸 단자(10a,10b)를 사용할 수 있다. 도11에 나타낸 단자(10a,10b)에는 도선(11)의 단부가 도선(11)의 폭을 유지한 상태로 연재되도록 스퀴즈가 행하여진 접속면(16)이 형성되고, 또 이 접속면(16)의 양측에 벽부(27a,27b)가 형성되어 있다. 도12에 나타낸 단자(10a,10b)에 의하면, 도선(11)과 실제적으로 평행하게 뻗은 와이어(18)의 단부와 접속되는 접속면(16)을 충분히 확보할 수 있고, 또 와이어(18)가 접착제층(22a,22b)에 개재되어 밀봉될 때, 단자(10a,10b) 근방의 접착제의 흐름을 감소할 수 있다. 그러므로 와이어(18)와 도선(11)의 접촉을 방지하여, 와이어(18)의 변형을 방지할 수 있다. 또 가령 와이어(18)가 도선(11)측 상으로 변형하여도, 도선(11)측에 형성되어 있는 벽부에 의해, 와이어(18)와 도선(11)의 접촉을 방지할 수 있다.
도7,도8. 도11 및 도12에 나타낸 단자(10a,10b) 모두를 도13에 나타낸 평면 코일(10)을 구성하는 도선(11)의 단부를 스퀴즈함으로써 형성할 수 있다. 스퀴즈에 의하여 형성되는 단자(10a,10b)는 와이어(18)에 의해 본딩되기 때문에, 와이어(18)와의 접속을 확실히 하기 위하여, 단자(10a,10b)의 접속면(16)에 금 도금 또는 파라디움 도금을 행하는 것이 바람직하다.
그러나 단자(10a,10b)의 형상은 복잡하기 때문에, 그 접속면(16) 만에 금 도금 또는 파라디움 도금을 실시하는 것은 곤란하다. 이 때문에, 도13에 나타낸 바와 같이, 스퀴즈를 행하는 도선(11)의 단부에, 미리 금 도금 또는 파라디움 도금 을 행하는 것이 바람직하다. 스퀴즈 공정에서, 미리 도금을 행한 금층 또는 파라디움층은 뻗은 단자의 접속면(16)을 실질적으로 덮을 수 있다.
이상 서술한 IC 카드에서는 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)는 도전성이 우수한 금, 백금 또는 알루미늄 제의 와이어(18,18)에 의해서 접속된다. 그러나 와이어(18,18)는 가늘기 때문에, 와이어(18,18)의 전기 저항치는 평면 코일(10)을 구성하는 도선(11)보다도 높다. 따라서 전자기 유도에 의해 평면 코일(10)에 발생한 전력이 반도체 소자(12)에 충분히 전송되지 않는 문제가 발생할 수 있다.
상기 문제를 해소하기 위하여는, 도14에 나타낸 바와 같이, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 리본 형상의 접속 금속 부재(30)로 접속하는 것이 바람직하다.
이 리본 형상의 접속 금속 부재(30)의 폭은 도선(11)의 폭과 거의 같으며, 또 이 리본 형상의 접속 금속 부재(30)는 동, 금, 알루미늄 등의 도전성이 양호한 금속으로 된다. 이러한 접속 금속 부재(30)는 평판이어도 좋지만, 도15에 나타낸 바와 같이, 중앙부가 돔(dome)형상으로 형성된 것이 바람직하다. 그 이유는 평면 코일(10)과 반도체 소자(12)의 열팽창율 차이에 의해 평면 코일(10)에 생긴 응력은 중앙부가 돔 형상으로 형성되는 접속 금속 부재(30)에 의하여 잘 흡수되고, 또한 IC 카드가 굴곡될 때 평면 코일(10)에 발생한 응력은 이러한 접속 금속 부재(30)에 흡수되기 때문이다. 이 도15에 나타낸 접속 금속 부재(30)의 양단부(30a,30b)는 평평하게 형성되며 각각 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)에 접속된다.
접속 금속 부재(30)가 동(Copper) 제인 경우, 양 단자의 접속은 하기와 같이 행한다. 이 접속 금속 부재(30)의 접속면을 금, 주석 또는 납으로 도금하고, 반도체 소자(12)의 전극 단자(12a,12b)와 평면 코일의 단자(10a,10b)를 금으로 도금하고, 접속되는 양 단자를 가열, 접촉 본딩하여서, 이러한 공정(共晶) 합금에 의해 양단자를 접속할 수 있다. 한편 접속 금속 부재(30)가 금 또는 알루미늄 제인 경우, 양 단자의 접속은 접속 금속 부재(30)의 접속면에 금속 도금을 실시하지 않아도 행할 수 있다. 또한 도전성 접착제를 사용하여 양 단자를 접속할 수 있다.
물론, 평면 코일(10)로부터 돌출되지 않도록 적당한 크기로 돔 형상부(30c)를 형성할 필요가 있다.
또한 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b) 사이의 접속부의 전기 저항치를 감소시키기 위하여, 도16에 나타낸 바와 같이 단자(10a,10b)와 전극 단자(12a,12b)를 직접 접합하여도 좋다. 이러한 0접합은 하기와 같이 행한다. 반도체 소자(12)의 전극 단자(12a,12b)를 금, 주석 또는 납 등의 금속으로 도금한다. 이들을 가열, 압착함으로서 그들 사이에 공정 합금을 형성하여 서로 접합할 수 있다. 또한 양 단자를은 도전성 접착제를 사용하여 접합할 수 있다.
이 경우에, 단자(10a,10b)와 전극 단자(12a,12b)의 접합을 확실히 하기 위하여, 도17에 나타낸 바와 같이, 반도체 소자(12)의 전극 단자(12a,12b)와 접촉할 때 스퀴즈 되는 돌기부(32)를 단자(10a,10b)의 접속면에 형성하는 것이 바람직하다
도16에 나타낸 바와 같이, 반도체 소자(12)의 전극 단자(12a,12b)와 평면 코일(10)의 단자(10a,10b)가 직접 접속되어 있는 경우, IC 카드에 가해지는 굴곡이나 열 등의 영향에 의하여 평면 코일(10)에 생기는 응력은 양 단자의 접속부에 집중하여 양 단자가 서로 분리된다. 이 양 단자의 접속부에서의 응력 집중을 감소시키기 위해서, 평면 코일(10)의 단자(10a,10b) 근방에 평면 코일(10)에 가해지는 응력을 흡수하는 응력 흡수부를 형성하는 것이 바람직하다.
이러한 응력 흡수부로는 도18에 나타낸 굴곡부(34)가 펀칭 등으로 간단하게 형성할 수 있으므로 바람직하다. 이 굴곡부(34)를 형성하는 경우, 평면 코일(10)에 가해지는 응력을 굴곡부(34)의 신축에 의해서 흡수할 수 있다. 그러므로 양 단자의 접속부에 가해지는 응력을 감소시킬 수 있다.
또 평면 코일(10)에 형성되는 오목부(14)는 도선(11)을 굴곡할 때 만들어진다. 또한 도선(11)의 두께가 반도체 소자(12)보다도 두껍기 때문에 도19에 나타낸 바와 같이, 도선(11)의 중앙부를 스퀴즈하여 오목부(14)를 형성하여도 좋다. 이 경우, 평면 코일(10) 및 반도체 소자(12)를 IC 카드의 두께 방향의 중앙부에 위치시킬 수 있다, 그러므로 IC 카드를 얇게 형성할 수 있다. 또 이 경우, 반도체 소자(12)와 와이어(18)는 도선(11)의 두께(t) 내에 내장된다.
또 도19에 나타낸 바와 같이, 스퀴즈를 행한 도선(11)의 부분이 다른 도선(11)보다도 얇게 되지만, 도선(11) 자체의 전기 저항치는 문제가 없다.
상술한 IC 카드에서는, 평면 코일(10)을 구성하는 도선(11)을 굴곡 또는 스퀴즈하여 오목부(14)를 형성한다. 그러나 도20 및 도21에 나타낸 바와 같이, 도선(11)의 단부 근방을 IC 카드의 두께 방향으로 굴곡하는 동시에 그 단부를 스퀴즈 행하는 경우, 평면 코일(10)에 오목부(14)를 형성하는 일이 없이 평면 코일(10)의 단자(10a,10b)의 접속면(16) 각각을 반도체 소자(12)의 전극 단자(12a,12b)의 형성면을 포함하는 평면과 실질적으로 동일 평면으로 할 수 있다.
이 도20 및 도21에서는, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 와이어(18,18)에 의해 본딩할 때, 반도체 소자(12)의 상명을 통과하는 평면 코일(10)의 도선(11)과 반도체 소자(12)는 접착되지 않는다. 그러나 하기의 방법을 채용하는 것이 바람직하다. 도22 및 도23에 나타낸 바와 같이, 반도체 소자(12)의 상면을 통과하는 평면 코일(10)의 도선(11)과 반도체 소자(12)를 접착제층(36)에 의해 접착한 후, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 와이어에 의하여 본딩한다. 접착제층(36)에 의해 평면 코일(10)의 도선(11)과 반도체 소자(12)를 접착하는 경우, 본딩 공정에서의 위치 결정이 용이해진다.
또, 도1~도9에서도, 하기의 방법을 채용하는 것이 바람직하다. 접착제층(36)에 의해서 평면 코일(10)의 도선(11)과 반도체 소자(12)를 접착한 후, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 서로 접속한다.
도6에서, 반도체 소자(12)를 지지하기 위하여, 지지용 와이어(25)가 반도체 소자(12)와 평면 코일(10)의 도선(11) 사이에 뻗어 있다. 그러나 도선(11)의 폭이 좁은 경우에는 지지용 와이어(25)의 일단과 도선(11)을 접속하는 것이 곤란하게 된 다. 이 경우에는 다음 방법을 채용하는 것이 바람직하다. 도24에 나타낸 바와 같이, 스퀴즈가 행하여진 평면 코일(10)의 단자(10a,10b)의 접속면을 연재하고, 반도체 소자(12)의 전극 단자(12a,12b)와 접속된 와이어(18)와 지지용 패드(23a,23b)와 접속된 지지용 와이어(25)를 상기 평면 코일(10)의 단자(10a,10b)에 접속한다. 이러한 평면 코일(10)의 단자(10a,10b)에는 반도체 소자(12)의 전극 단자(12a,12b) 및 지지용 패드(23a,23b)를 구비하는 단부가 삽입되는 C자상의 오목부(33)가 형성된다. 이 오목부(33)에 반도체 소자(12)의 단부가 삽입되는 경우, 평면 코일(10)의 단자(10a,10b)와 접속되는 전극 단자(12a,12b)를 갖는 반도체 소자(12)의 단부를 포위하도록, 평면 코일(10)의 단자(10a,10b)가 반도체 소자(12)의 단부의 모서리 단부를 따라 연재된다. 이 때문에, 반도체 소자(12)의 위치 결정을 용이하게 할 수 있고, 또 와이어(18) 및 지지용 와이어(25,25)의 길이를 짧게 할 수 있다. 또한 이 경우에, 반도체 소자(12)와 평면 코일(10)의 도선(11)을 도22 및 도23에 나타낸 접착제층(36)에 의해 접착한 후에, 와이어(18) 및 지지용 와이어(25)를 본딩하는 것이 바람직하다.
또한 도24에 나타낸 바와 같이, 와이어(18)와 지지용 와이어(25)가 도선(11)과 평행하게 직선상으로 뻗을 때, 양 와이어의 본딩이 용이하고 또한 반도체 소자(12)가 밸런스 좋게 지지될 수 있다.
도10에서는 평면 코일(10)의 단자(10a,10b)의 측상에 벽부(27)가 설치된다. 이 벽부(27)에 의하여, 와이어(18)가 접착제층(22a,22b)에 의해 개재된 때에 평면 코일(10)의 단자(10a,10b) 근방의 접착제의 흐름을 감소시킬 수 있다. 그러므로 와이어(18)의 변형을 방지할 수 있다. 한편 반도체 소자(12)의 전극 단자(12a,12b) 근방의 접착제의 흐름을 방지하여 와이어(18)의 변형을 방지하기 위해서, 도25에 나타낸 바와 같이, 반도체 소자(12)의 상면을 통과하는 도선(11)의 중앙부에 형성된 연재부(38)에, 반도체 소자(12)의 전극 단자(12a,12b)가 내부에 위치하는 U자상부(40)를 형성하는 것이 바람직하다. 이러한 연재부(38)를 형성하여 와이어(18)를 보호하는 경우, 평면 코일(10)의 단자(10a,10b)로는 도9에 나타낸 단자(10a,10b)를 사용하는 것이 바람직하다. 이 단자(10a,10b)에서는 스퀴즈한 접속면(16)의 폭이 도선(11)의 폭보다도 넓다. 그러므로 도선(11)에 대해서 직각 방향으로 뻗은 와이어(18)의 단부와 접속하는 경우, 접속면이 충분하다.
또한 도25에 나타내는 경우도, 도5에 나타낸 바와 같이, 평면 코일(10)의 단자(10b)와 반도체 소자(12)의 전극 단자(12b) 사이의 접촉 본딩부를 수지(15,15), 특히 UV 경화 수지에 의해 고정하는 것이 바람직한데, 그 이유는 접촉 본딩부를 수지에 의하여 고정하는 경우에 와이어(18)의 변형이 더욱 방지되기 때문이다.
또 도25에도, 반도체 소자(12)와 평면 코일(10)의 도선(11)을 접착제층(36)에 의해 접착하고 이어서 와이어(18)를 본딩하는 것이 바람직하다.
상기 IC 카드에는 평면 코일(10)을 형성하는 도선(11)이 반도체 소자(12)보다도 두껍다. 그러나 반도체 소자의 두께가 도선(11)의 두께와 실질적으로 같은 경우, 도26에 나타낸 바와 같이, 평면 코일(10)의 전극 단자(12a,12b)의 형성면이 도선(11)측에 위치하도록 반도체 소자(12)를 배열하고, 단자(10a,10b)를 스퀴즈하는 일이 없이 반도체 소자(12)의 전극 단자(12a,12b)와 평면 코일(10)의 단자(10a,10b)를 와이어(18,18)에 의해 각각 접속한 IC 카드를 사용할 수 있다. 이 경우 와이어(18,18)의 루프의 일부가 도선(11)으로부터 종종 돌출하지만, 돌출량은 적다. 그러므로, 수지 필름(20a,20b)의 일측에 형성된 접착제층(22a,22b)으로 와이어(18,18)를 충분히 밀봉할 수 있고, 밀봉 공정에서 발생되는 변형도 적어서 문제로 되지 않는다.
또 와이어(18,18)의 루프를 가능한 작게하고 또한 와이어(18,18)의 본딩을 용이하게 하기 위하여, 도27에 나타내는 바와 같이, 도선(11)의 폭보다도 넓은 평면 코일(10)의 단자(10a,10b)를 반도체 소자(12)의 전극 단자(12a,12b)의 근방에 접착제층(36)에 의해 접착하고 이어서 이 단자(10a,10b)를 와이어(18,18)으로 각각 전극 단자(12a,12b)와 접속하는 것이 바람직하다. 도28에 나타낸 바와 같이,이 와이어(18)로 형성된 루프는 도26에 나타낸 와이어(18)로 형성된 루프보다도 작다. 그러므로 와이어(18)를 밀봉하는 수지 필름(20a,20b)의 일면상에 형성된 접착제층(22a,22b)을 얇게 할 수 있다.
평면 코일(10)의 단자(10a,10b)를 반도체 소자(12)에 접착제층(36)으로 접착한 경우에 평면 코일(10)에 가해지는 응력을 흡수하여 접속되는 양 단자가 분리되는 것을 방지하기 위하여, 도18에 나타낸 굴곡부(34) 등의 응력 흡수부를 평면 코일(10)의 근방의 도선(11)에 형성하여도 좋다.
또한 접착제층(36)을 통하여, 반도체 소자(12)와 이 반도체 소자(12)의 전극 단자(12a,12b)의 형성면을 통과하는 평면 코일의 도선(11)을 접착하여도 좋은 것은 물론이다.
도29에 나타낸 IC 카드와 도1에 나타낸 IC 카드의 차이점을 하기에 설명한다.
도30에 나타낸 오목부(14)에 배열된 반도체 소자(12)에서, 전극 단자(12a,12b)의 형성면에 대해 배면측 평면은 이 오목부(14)의 저부를 형성하는 도선(11)상에 놓여진다. 이 반도체 소자(12)는 단지 도선(11)상에 놓아도 좋으나, 이 반도체 소자(12)를 접착제에 의하여 도선(11)상에 접착하는 경우에 반도체 소자(12)의 전극 단자(12a,12b)의 위치 결정을 용이하게 할 수 있다.
도30a는 반도체 소자(12)의 두께보다도 깊은 오목부(14)를 평면 코일(10)의 도선(11)에 형성한 예를 나타낸 도면이다. 이 예에서는 평면 코일(10)의 단자(10a,10b)의 접속면(16)을 반도체 소자(12)의 전극 단자(12a,12b)의 형성면과 실질적으로 동일면으로 하기 위하여, 평면 코일(10)의 단자(10a,10b)를 스퀴즈한다. 이와 같이, 오목부(14)를 반도체 소자(12)의 두께보다도 깊게 형성함으로써, 양 단자를 접속하는 와이어(18)의 루프의 평면 코일(10)부터의 돌출을 가능한 적게 할 수 있다.
한편 도30b는 평면 코일(10)의 도선(11)에 형성된 오목부(14)의 두께를 반도체 소자(12)의 두께와 실질적으로 같게 한 예를 나타낸 도면이다. 이 예에서는 평면 코일(10)의 단자(10a,10b)의 접속면(16)은 반도체 소자(12)의 전극 단자(12a,12b)의 형성면과 실질적으로 동일면이다. 따라서 평면 코일(10)의 단자(10a,10b)를 스퀴즈하는 공정을 생략할 수 있다.
상기한 바와 같이, 도29, 도30a 및 도30b에 나타낸 IC 카드에서는 평면 코일(10)의 단자(10a,10b)의 접속면(16)이 반도체 소자(12)의 전극 단자(12a,12b)의 형성면과 실질적으로 동일면이다. 그러므로 웨지 본딩법 또는 볼 본딩법에 의해 와이어 본딩을 행할 수 있다. 그러므로 도2에 나타낸 바와 같이, 평면 코일(10)의 면으로부터 돌출하는 루프를 가능한 적게 하면서, 금, 백금, 또는 알루미늄 제의 와이어(18,18)에 의해, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 전기적으로 접속할 수 있다.
도2, 도30a 및 도30b에 나타낸 것과 같이, 평면 코일(10)의 면으로부터 돌출하는 루프를 가능한 적게 하면서, 와이어(18,18)에 의해, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 전기적으로 접속할 수 있다.
와이어(18)의 변형을 방지하기 위하여, 도31에 나타낸 바와 같이, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)의 접촉 본딩부를 수지(15,15), 특히 UV 경화 수지에 의하여 고정하는 것이 바람직하다.
도29~도31에 나타낸 평면 코일(10) 중, 스퀴즈를 행한 단자(10a,10b)의 접속면(16)은 반도체 소자(12)의 전극 단자(12a,12b)의 형성면을 포함하는 평면과 실질적으로 동일 평면이어도 좋고, 그 형상은 임의 형상이라도 좋다. 도29,도30a 및 도31에 나타낸 평면 코일(10)의 단자(10a,10b)는 도7에 나타낸 단자 형상으로 형성하는 것이 바람직하다.
또 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)의 접속을 본딩 장치의 동작 등의 관계로, 반도체 소자(12)로부터 떨어지는 평면 코일(10)의 내측 및 외측에 위치하는 전극 단자(12a,12b)의 근방에 배열되도록 행하여도 좋다. 도32는 향 단자를 접속하는 와이어(18,18)가 도선(11)에 대해서 직각 방향으로 뻗은 경우를 나타낸 도면이다.
이러한 도32에 나타낸 평면 코일(10)의 단자(10a,10b)를 스퀴즈하는 경우, 도9에 나타낸 단자를 사용하는 것이 바람직하다.
전자기 유도에 의해 평면 코일(10)에 발생한 전력이 반도체 소자(12)에 충분히 전송되지 않는 문제가 발생할 수 있다. 상기 문제를 해소하기 위하여는, 도14에 나타낸 바와 같이, 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 리본 형상의 접속 금속 부재(30)로 접속하는 것이 바람직하다.
도29~도34에 있어서, 평면 코일(10)의 단자(10a,10b)의 각 근방에 오목부(14)가 형성되어 있지 않다. 그러나 도35a 및 도35b에 나타낸 바와 같이, 오목부(14)를 단자(10a,10b) 근방에 형성하여도 좋다. 이들 도면에서, 오목부(14)의 저면은 오목부(14)가 단자(10a,10b)의 근방에 형성되지 않은 경우의 저면보다 넓다. 그러므로, 반도체 소자(12)를 오목부(14)의 저면에 안정한 상태로 적치하여 와이어 본딩을 행할 수 있다.
또 평면 코일(10)에 형성되는 오목부(14)는 도선(11)을 굴곡하여 형성된다. 그 이외에, 도19에 나타낸 바와 같이 도선(11)의 두께가 반도체 소자(12)보다도 두꺼우므로, 도36에 나타내는 바와 같이, 도선(11)의 중앙부를 스퀴즈하여 오목부(14)를 형성해도 좋다. 이 경우, 평면 코일(10) 및 반도체 소자(12)를 IC 카드의 두께 방향의 중앙부에 위치시킬 수 있어서, IC 카드를 얇게 형성할 수 있 다. 이 경우에, 반도체 소자(12)와 와이어(18)는 도선(11)의 두께(t) 내에 내장된다.
또 평면 코일(10)의 단자(10a,10b)는 하기와 같이 구성해도 좋다. 도37에 나타낸 바와 같이, 스퀴즈한 평면 코일(10)의 단자(10a,10b)의 접속면을 연재하여, 일단이 반도체 소자(12)의 전극 단자(12a,12b)와 접속된 와이어(18)의 타단을 단자(10a,10b)에 접속해도 좋다. 이 평면 코일(10)의 단자(10a,10b)에는 전극 단자(12a,12b)를 갖는 반도체 소자(12)의 단부가 삽입된 C자형의 오목부(33)가 형성된다. 반도체 소자(12)의 단부가 이 오목부(33)에 삽입되는 경우, 평면 코일(10)의 단자(10a,10b)와 접속되는 전극 단자(12a,12b)를 갖는 반도체 소자(12)의 단부가 포위되도록, 단자(10a,10b)가 반도체 소자(12)의 단부의 가장자리부를 따라 연재되어 있다. 이러한 배열 때문에, 반도체 소자(12)의 위치 결정을 용이하게 할 수 있고, 또 와이어(18)의 길이를 짧게 할 수 있다. 그러므로 상기 배열을 사용하는 것이 바람직하다. 이 경우 반도체 소자(12)와 평면 코일(10)의 도선(11)을 접착제에 의해 접착한 후, 와이어(18)를 본딩하는 것이 바람직하다.
도38a 및 도38b는 평면 코일(10)의 한쪽 단자(10b)에 스퀴즈하여 반도체 소자(12)의 탑재부로서 오목부(14)를 형성하고, 단자(10b)의 접속면을 연재하여 단자(10b)상에 반도체 소자(12)를 탑재한 예를 나타낸 도면이다. 단자(10b)상에는 반도체 소자(12)의 전극 단자(12a,12b)와 단자(10b)가 통상의 와이어 혹은 피복한 와이어에 의해서 접속된다. 평면 코일(10)의 다른 쪽 단자(10a)와 반도체 소자(12)의 전극 단자(12a)는 단자(10a,10b) 사이에 개재된 도선(11)을 직교 방향 으로 가로지르는 와이어(14)에 의해 접속된다. 단자(10a)를 스퀴즈하는 동시에, 도선(11)상에 와이어(18)가 통과하는 부위를 스퀴즈하여 통과 오목부(14a)가 형성된다. 이 때문에, 와이어(18)가 도선(11)의 두께 범위내로부터 돌출하지 않는다. 통과 오목부(14a)의 내면상에, 적어도 와이어(18)가 통과하는 부위에 전기적 절연재로서 절연성 수지를 도포하거나 전기적 절연성을 갖는 절연 테이프로 이 부위를 접착할 때, 통상의 와이어(18)를 사용하더라도 전기적 단락을 발생시키지 않고 접속할 수 있다.
도39는 단자(10a,10b) 이외의 도선(11)의 중앙 부분을 스퀴즈하여, 반도체 소자(12)를 탑재하는 탑재부로서의 오목부(14)를 형성하는 예를 나타낸 도면이다. 이 오목부(14)에, 반도체 소자(12)가 탑재된다. 반도체 소자(12)를 탑재하기 위하여 오목부(14)의 폭을 도선(11)의 폭보다도 넓게 형성하고, 탑재부에 인접하는 도선(11)을 오목부(14)의 외측에 배치한다. 이 경우도, 오목부(14)와 대략 동일 높이면으로 되게 단자(10a,10b)를 스퀴즈하는 동시에, 탑재부와 단자(10a,10b) 사이에 개재되고 또 와이어(18)에 의하여 가로지르는 도선(11) 부분을 스퀴즈하여 통과 오목부를 형성한다. 이렇게 하여, 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 접속하는 와이어(18)가 도선(11)의 두께 범위내로부터 돌출되지 않는다. 또, 전극 단자(12a,12b)와 단자(10a,10b)를 접속하는 와이어(18)로는 피복 와이어를 사용하는 것이 좋다. 통과 오목부의 내면을 전기 절연재로 피복하면, 통상의 와이어(18)를 사용해서 접속할 수도 있다.
반도체 소자(12)가 작은 경우에는, 이와 같이 스퀴즈에 의해 도선(11)에 형 성된 오목부(14)에 반도체 소자(12)를 탑재할 수 있다.
오목부(14)에 반도체 소자(12)를 탑재하는 방법은 반도체 소자(12)의 크기에 관계없이 표준 평면 코일(10)을 형성할 수 있는 장점이 있다. 평면 코일(10)의 도선(11)을 통과하는 폭보다 반도체 소자(12)가 작은 경우에는 오목부(14)에 반도체 소자(12)를 탑재하는 방법이 바람직하다.
상술한 IC 카드는 평면 코일(10)을 구성하는 도선(11)을 굴곡 또는 스퀴즈하여 오목부(14)를 형성하고 있다. 그러나 도40 및 도41에 나타낸 바와 같이, 도선(11)의 단부 근방을 굴곡하는 동시에 도선(11)의 단부를 스퀴즈함으로써, 평면 코일(10)의 단자(10a,10b)의 접속면(16)을 반도체 소자(12)의 전극 단자(12a,12b)가 형성되는 형성면을 포함하는 평면과 실질적으로 동일 평면으로 할 수 있다.
이 도40 및 도41에서는 평면 코일(10)의 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 와이어(18,18)에 의해서 본딩할 때, 반도체 소자(12)의 하면을 통과하는 평면 코일(10)의 도선(11)과 반도체 소자(12)를 접착함으로써, 와이어 본딩할 때의 위치 결정을 용이하게 할 수 있다. 그러므로, 도선을 반도체 소자(12)와 접착하는 것이 바람직하다.
또 도선(11)의 단부 근방의 굴곡량을 조정함으로써, 평면 코일(10)의 단자(10a,10b)의 각 접속면(16)을 스퀴즈하는 일이 없이 반도체 소자(12)의 전극 단자(12a,12b)가 형성되는 형성면과 실질적으로 동일 평면으로 할 수 있다.
이상의 IC 카드에서는 평면 코일(10)을 형성하는 도선(11)이 반도체 소자(12)보다도 두껍다. 반도체 소자(12)의 두께가 도선(11)의 두께와 거의 같은 경우, 다음의 IC 카드 배열을 채용할 수 있다. 도42에 나타낸 바와 같이, 평면 코일(10)에 대해서, 전극 단자(12a,12b)의 형성면에 대해서 배면측의 평면이 도선(11)측에 위치하도록 반도체 소자(12)를 배열하고, 평면 코일(10)의 단자(10a,10b)를 스퀴즈 등을 행하는 일이 없이 단자(10a,10b)와 반도체 소자(12)의 전극 단자(12a,12b)를 와이어(18,18)에 의해 접속한다. 이 경우 와이어(18,18)의 일부가 도선(11)으로부터 돌출하지만, 돌출량은 아주 적다. 그러므로, 수지 필름(20a,20b)의 일측에 형성된 접착제층(22a,22b)으로 와이어(18,18)가 충분히 밀봉되므로 밀봉 공정에서의 변형이 거의 일어나지 않는다.
도29~도42에서 설명한 IC 카드는 평면 코일(10)과 반도체 소자(12)의 접속은 와이어(18) 또는 리본 형상의 접속 금속 부재(30)를 사용하고 있다. 그러나 도43에 나타낸 바와 같이, 반도체 소자가 수지에 의해 성형된 모듈체(40)를 사용할 수 있다. 이 모듈체(40)는 다음과 같이 수지 성형된다. 도44 및 도45에 나타낸 바와 같이, 납 범프(44,44)에 의하여 접속된 리드(46,46)와 반도체 소자(12)의 전극 단자(12a,12b)를 형성한다. 리드(46,46)의 단부에 형성된 접속부(47,47)가 노출하도록 수지 성형을 행한다.
이렇게 형성한 모듈체(40)의 접속부(47,47)는 평면 코일(10)의 단자(10a,10b)에 접합된다. 양 단자의 접속은 하기와 같이 행한다. 접속부(47,47)의 접속면을 금, 주석, 납으로 도금하는 동시에 반도체 소자(12)의 전극 단자(12a,12b)와 평면 코일(10)의 단자(10a,10b)를 금으로 도금하고, 접속되는 양 단자를 가열 및 접촉 본딩함으로써, 양 단자를 이러한 공정 합금에 의해 접 속한다. 한편 접속부(47,47)가 알루미늄 제인 경우, 양 단자의 접속은 접속부(47,47)의 접속면에 금속 도금을 행하지 않고 행할 수 있다. 또 양 단자의 접속은 도전성 접착제를 사용하여 행할 수도 있다.
또 도43에 나타낸 바와 같이, 모듈체(40)가 탑재되는 평면 코일(10)의 부분에는 도선(11)이 굴곡되면서 모듈체(40)가 삽입되는 오목부(14)가 형성된다.
상기 기술한 IC 카드에서, 복수회 감긴 평면 코일(10)의 도선(11)이 연재되는 방향의 양측에 반도체 소자(12)의 전극 단자(본딩 패드)(12a,12b)가 형성된다. 한편, 도46에 나타낸 IC 카드에서, 반도체 소자(12)의 본딩 패드(12a,12b)가 평면 코일(10)의 도선(11)이 연재되는 방향의 한쪽에 형성된다. 이 예에서, 평면 코일(10)의 한쪽 단자(10a)(예를 들어, 외측단의 단자)는 반도체 소자(12)의 외측에 배열되어 평면 코일(10)의 다른 쪽 단자(10b)(예를 들어 내측단의 단자)와 대응하는 위치로 연재된다. 이 단자(10a,10b)는 본딩을 행할 수 있는 패드로 구성된다. 상기 패드와 단자(10a,10b)의 근방에 위치한 반도체 소자(12)의 전극 단자(12a,12b) 사이의 본딩을 와이어(18,18)로 행한다. 또 상기와 반대로, 평면 코일(10)의 다른 쪽 단부(10b)를 반도체 소자(12)의 내측에 배열하여도 좋다.
도47a~도47c는 반도체 소자(12)를 밀봉용 수지에 의해 성형하여 고정하는 제조 공정을 나타낸 도면이며, 이렇게 성형된 반도체 소자(12)는 수지 필름(20a,20b)으로 밀봉되어 IC 카드를 형성할 수 있다. 우선, 도47a에 나타낸 바와 같이, 평면 코일(10)을 형성하는 도선(11)을 스퀴즈함으로써 오목부(14)를 형성한다. 다음에, 도47b에 나타낸 바와 같이, 밀봉용 수지(50)로 반도체 소자(12)와 이 반도체 소자 탑재부를 성형한다. 이 경우, 트랜스퍼 성형을 하는 것이 바람직하다. 도48은 성형 후 반도체 소자의 상태를 나타낸 사시도 이다. 다음에, 접착제층(22a,22b)을 평면 코일(10)의 상면과 하면에 형성하고, 평면 코일(10)을 이 수지 필름(20a,20b) 사이에 개재한다. 이러한 방법으로 IC 카드가 형성된다.
또, 반도체 소자(12)를 수지로 밀봉하는 경우, 밀봉용 수지를 도47a~도47c에 나타낸 바와 같이 성형에 의해 형성해도 좋다. 그러나 밀봉용 수지를 도49에 나타낸 외부선, 포팅(52)에 의해 형성할 수 있다.
상기한 바와 같이 반도체 소자(12)를 수지로 밀봉하는 경우, 반도체 소자(12)를 강화시킬 수 있으며, 반도체 소자(12)와 평면 코일(10)을 수지 필름(20a,20b)에 의해 밀봉하는 적층 제조 공정에서 반도체 소자(12)에 가해지는 응력의 강도를 감소할 수 있게 된다. 그러므로 반도체 소자(12)가 깨지는 것, 즉 반도체 소자(12)의 손상을 방지할 수 있게 된다. IC 카드를 제조한 후에 사용하여도, 굴곡될 때 IC 카드에 가해지는 응력의 강도를 감소시킬 수 있게 된다. 그러므로 반도체 소자의 손상을 방지할 수 있게 된다.
본 발명에 관한 IC 카드 및 IC 카드용 프레임에 의하면, 펀칭에 의해 형성된 평면 코일의 단자와 반도체 소자의 전극 단자를, 접속 와이어가 평면 코일을 서로 가로지르는 일이 없이 용이하게 접속할 수 잇다. 그러므로, IC 카드 및 IC 카드용 프레임의 저코스트화 및 양산화를 도모할 수 있다.

Claims (45)

  1. 도선이 실질적으로 동일 평면에 복수회 감긴 평면 코일과, 상기 평면 코일의 단부와 전기적으로 접속되는 전극 단자를 갖는 반도체 소자를 포함하는 IC 카드에 있어서,
    상기 평면 코일은 금속 박판의 펀칭 또는 에칭에 의해 형성된 것이고, 상기 코일의 내측에 형성되는 내측 단자와 상기 코일의 외측에 형성되는 외측 단자를 구비하며,
    상기 반도체 소자는, 전극 단자가 형성되는 소자면이 상기 평면 코일의 도선에 대향하고, 상기 평면 코일의 내측 단자 및 외측 단자와 접속되는 반도체 소자의 각 전극 단자가 상기 평면 코일의 내외측 단자의 근방에 각각 위치하며, 또 상기 반도체 소자의 전극 단자가 상기 코일의 내외측에 대하여 동일측(同一側)에 위치하는 상기 평면 코일의 각 단자와 동일한 측에 각각 근접 배치되어, 와이어가 상기 평면 코일을 가로지르지 않고, 전기적으로 접속되는 방식으로 배열되는 것을 특징으로 하는 IC 카드.
  2. 제1항에 있어서,
    상기 평면 코일과 상기 반도체 소자는 상기 IC 카드의 정면과 배면을 각각 형성하는 수지 필름 사이에 개재되고, 상기 수지 필름의 내측에 형성된 접착제층에 의해 둘러싸여 밀봉되는 것을 특징으로 하는 IC 카드.
  3. 제1항에 있어서,
    상기 평면 코일의 단자를 스퀴징(squeezing)함으로써, 상기 평면 코일의 단자가 그 전극 단자가 형성되는 상기 반도체 소자면의 평면과 실질적으로 동일 평면내에 위치하도록 하는 것을 특징으로 하는 IC 카드.
  4. 제3항에 있어서,
    상기 스퀴징된 평면 코일의 단자를 상기 반도체 소자의 단부의 모서리를 따라 연재하여서, 상기 평면 코일의 단자가 상기 평면 코일의 단자에 접속된 전극 단자가 배열되는 반도체 소자의 단부를 둘러쌀 수 있도록 하는 것을 특징으로 하는 IC 카드.
  5. 제1항에 있어서,
    상기 반도체 소자는 상기 평면 코일에 형성된 오목부에 배열되는 것을 특징으로 하는 IC 카드.
  6. 제5항에 있어서,
    상기 평면 코일에 형성된 오목부는 상기 평면 코일의 도선이 구부려질 때 형성되는 것을 특징으로 하는 IC 카드.
  7. 제5항에 있어서,
    상기 평면 코일에 형성된 오목부는 상기 평면 코일을 형성하는 도선의 중앙부를 스퀴징함으로써 형성하는 것을 특징으로 하는 IC 카드.
  8. 제1항에 있어서,
    상기 평면 코일의 단자와 상기 반도체 코일의 전극 단자가 루프 형상의 본딩 와이어에 의해 서로 접속되며, 상기 본딩 와이어의 루프가 상기 평면 코일면의 범위로부터 돌출하지 않도록 형성되는 것을 특징으로 하는 IC 카드.
  9. 제8항에 있어서,
    상기 본딩 와이어의 접속은 웨지(wedge) 본딩법에 의해 행해지는 것을 특징으로 하는 IC 카드.
  10. 제8항에 있어서,
    상기 본딩 와이어의 접속은 볼(ball) 본딩법에 의해 행해지는 것을 특징으로 하는 IC 카드.
  11. 제1항에 있어서,
    상기 평면 코일의 단자와 상기 반도체 코일의 전극 단자는 리본 형상의 접속 금속 부재에 의해 서로 접속되는 것을 특징으로 하는 IC 카드.
  12. 제1항에 있어서,
    상기 평면 코일의 단자와 상기 반도체 코일의 전극 단자는 서로 직접 접속되는 것을 특징으로 하는 IC 카드.
  13. 제12항에 있어서,
    상기 평면 코일은, 상기 단자 근방에 상기 평면 코일에서 발생하는 응력을 흡수하기 위한 응력 흡수부를 포함하고 있는 것을 특징으로 하는 IC 카드.
  14. 삭제
  15. 삭제
  16. 제1항에 있어서,
    상기 평면 코일의 내측 단자 및 외측 단자에 접속되는 반도체 소자의 전극 단자는 상기 평면 코일의 내측과 외측에 각각 위치하는 것을 특징으로 하는 IC 카드.
  17. 도선이 실질적으로 동일 평면에 복수회 감긴 평면 코일과, 상기 평면 코일의 단부와 전기적으로 접속되는 전극 단자를 갖는 반도체 소자를 포함하는 IC 카드에 있어서,
    상기 평면 코일은 금속 박막의 펀칭 또는 에칭에 의해 형성된 것이고, 상기 코일의 내측에 형성되는 내측 단자와 상기 코일의 외측에 형성되는 외측 단자를 구비하며,
    상기 반도체 소자는, 그 전극 단자가 형성되는 면에 대하여 배면측의 반도체 소자의 평면이 상기 평면 코일의 도선에 대향하고, 상기 평면 코일의 내외측 단자와 접속되는 반도체 소자의 각 전극 단자가 상기 평면 코일의 내외측 단자의 근방에 각각 위치하며, 또 상기 반도체 소자의 전극 단자가 상기 평면 코일의 내외측에 대하여 동일측에 위치하는 상기 평면 코일의 각 단자와 동일한 측에 각각 근접 배치되어, 와이어가 상기 평면 코일을 가로지르지 않고, 전기적으로 접속되는 방식으로 배열되는 것을 특징으로 하는 IC 카드.
  18. 제17항에 있어서,
    상기 평면 코일과 상기 반도체 소자는 상기 IC 카드의 정면과 배면을 형성하는 수지 필름 사이에 개재되고, 상기 수지 필름의 내측에 형성된 접착제층에 의해 밀봉하는 것을 특징으로 하는 IC 카드.
  19. 제17항에 있어서,
    상기 반도체 소자는 상기 평면 코일에 형성되는 오목부에 배열되는 것을 특징으로 하는 IC 카드.
  20. 제19항에 있어서,
    상기 오목부는 상기 평면 코일을 이루는 도선이 구부려지는 방식으로 평면 코일에 형성되는 것을 특징으로 하는 IC 카드.
  21. 제19항에 있어서,
    상기 오목부는 상기 평면 코일을 이루는 도선의 중앙부를 스퀴징하는 방식으로 평면 코일에 형성되는 것을 특징으로 하는 IC 카드.
  22. 제17항에 있어서,
    상기 평면 코일의 단자와 상기 반도체 소자의 전극 단자는 루프 형상의 본딩 와이어에 의해 서로 접속되는 것을 특징으로 하는 IC 카드.
  23. 제22항에 있어서,
    상기 본딩 와이어의 접속은 웨지 본딩법에 의해 이루어지는 것을 특징으로 하는 IC 카드.
  24. 제22항에 있어서,
    상기 본딩 와이어의 접속은 볼 본딩법에 의해 이루어지는 것을 특징으로 하는 IC 카드.
  25. 제17항에 있어서,
    상기 평면 코일의 단자와 상기 반도체 코일의 전극 단자는 리본 형상의 접속 금속 부재에 의해 서로 접속되는 것을 특징으로 하는 IC 카드.
  26. 삭제
  27. 삭제
  28. 제17항에 있어서,
    상기 평면 코일의 내측 단자 및 외측 단자에 접속되는 반도체 소자의 전극 단자는 상기 평면 코일의 내외측에 각각 위치하는 것을 특징으로 하는 IC 카드.
  29. 실질적으로 동일 평면에 복수회 감긴 도선으로 형성되는 평면 코일이 펀칭 또는 에칭에 의하여 형성되고, 상기 평면 코일의 단자와 반도체 소자의 전극 단자가 서로 전기적으로 접속되는 IC 카드에 있어서,
    상기 평면 코일은 상기 코일의 내측에 형성되는 내측 단자와 상기 코일의 외측에 형성되는 외측 단자를 구비하고,
    상기 반도체 소자는, 그 전극 단자에 접합되는 리드의 단부에 형성된 접속부가 노출되며, 상기 평면 코일의 내외측 단자에 접속된 상기 리드의 접속부가 상기 코일의 내외측 단자 근방에 각각 위치하며, 또 상기 리드의 접속부가 상기 코일의 내외측에 대하여 동일측에 위치하는 상기 평면 코일의 단자와 동일한 측에 각각 근접 배치되어, 와이어가 상기 평면 코일을 가로지르지 않고 전기적으로 접속되도록, 수지로 성형하는 것을 특징으로 하는 IC 카드.
  30. 실질적으로 동일 평면에 복수회 감긴 도선으로 형성되는 평면 코일이 펀칭 또는 에칭에 의하여 형성되고, 상기 평면 코일의 단자와 반도체 소자의 전극 단자가 서로 전기적으로 접속되는 IC 카드에 있어서,
    상기 평면 코일은 상기 코일의 내측에 형성되는 내측 단자와 상기 코일의 외측에 형성되는 외측 단자를 구비하며,
    상기 내외측 단자 중의 하나는 상기 반도체 소자가 상기 단자면 상에 탑재되는 탑재부로서 형성되고,
    상기 탑재부에 탑재된 반도체 소자의 전극 단자는 와이어 본딩에 의해 상기 내외측 단자와 동일한 측에 각각 근접 배치되어, 와이어가 상기 평면 코일을 가로지르지 않고 각각 전기적으로 접속되는 것을 특징으로 하는 IC 카드.
  31. 제30항에 있어서,
    상기 탑재부는 스퀴징에 의해 오목부 내에 형성되고, 상기 오목부의 폭은 상기 도선의 폭 보다 더 넓고, 통과 오목부(through-recess)는 한쪽 단자와 다른쪽 단자 사이의 중간을 통과하는 상기 도선의 일부에 형성되며, 상기 반도체 소자의 상기 전극 단자에 다른쪽 단자를 접속하기 위한 본딩 와이어가 이 부위를 교차하는 것을 특징으로 하는 IC 카드.
  32. 실질적으로 동일 평면에 복수회 감긴 도선으로 형성되는 평면 코일이 펀칭 또는 에칭에 의하여 형성되고, 상기 평면 코일의 단자와 반도체 소자의 전극 단자가 서로 전기적으로 접속되는 IC 카드에 있어서,
    상기 평면 코일은 상기 코일의 내측에 형성되는 내측 단자와 상기 코일의 외측에 형성되는 외측 단자를 구비하며,
    상기 내외측 단자 사이에 개재된 중간부를 통과하는 적어도 1개의 도선의 중앙부가 상기 도선의 면에 상기 반도체 소자가 탑재되는 탑재부로 형성되고,
    상기 탑재부에 탑재된 반도체 소자와 상기 내외측 단자가 와이어 본딩에 의하여 서로 동일한 측에 각각 근접 배치되어, 와이어가 상기 평면 코일을 가로지르지 않도록 전기적으로 접속되는 것을 특징으로 하는 IC 카드.
  33. 제32항에 있어서,
    오목부로부터 형성되고 상기 오목부의 폭은 상기 도선의 폭보다 더 넓은 상기 탑재부는, 상기 도선을 스퀴징함으로써 상기 도선 내에 형성되고, 통과 오목부는 상기 탑재부와 상기 본딩 와이어가 교차하는 상기 단자 중 한쪽 사이에 개재된 중간 부위를 통과하는 도선의 일부에 형성되고, 또한 상기 탑재부와 상기 본딩 와이어가 교차하는 다른쪽 단자 사이에 개재된 중간 부위를 통과하는 상기 도선의 일부에 형성되는 것을 특징으로 하는 IC 카드.
  34. IC 카드는 도선이 실질적으로 동일 평면에 복수회 감긴 평면 코일을 가지며, 상기 평면 코일은 펀칭 또는 에칭에 의하여 형성되고, 상기 평면 코일의 단자와 상기 반도체 소자의 전극 단자는 서로 전기적으로 접속되는, IC 카드를 제조하는데 사용되는 IC 카드용 프레임에 있어서,
    상기 평면 코일은 상기 코일의 내측에 형성된 내측 단자를 포함하고, 상기 코일의 내외측에 대하여 동일측에 위치한 상기 반도체 소자의 상기 전극 단자는 상기 평면 코일의 내측 단자와 동일한 측에 근접 배치되어, 와이어가 상기 평면 코일을 가로지르지 않도록 전기적으로 접속되며, 상기 평면 코일은 상기 코일의 외측에 형성된 외측 단자를 또한 포함하는 것을 특징으로 하는 IC 카드용 프레임.
  35. 제34항에 있어서,
    상기 반도체 소자를 탑재하는 오목부는 상기 평면 코일에 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  36. 제35항에 있어서,
    상기 평면 코일에 형성된 오목부는 상기 평면 코일을 형성하는 도선을 구부려서 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  37. 제35항에 있어서,
    상기 평면 코일에 형성된 오목부는 상기 평면 코일을 형성하는 도선의 중앙부를 스퀴즈함으로써 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  38. 제34항에 있어서,
    상기 내외측 단자 중의 하나는 반도체 소자를 상기 단자면 상에 탑재하는 탑재부로서 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  39. 제38항에 있어서,
    오목부로부터 형성되고 상기 오목부의 폭은 상기 도선의 폭보다 더 넓은 상기 탑재부는, 상기 도선을 스퀴징함으로써 상기 도선 내에 형성되고, 통과 오목부는 상기 반도체 소자의 상기 전극 단자와 다른쪽 단자를 접속하기 위한 상기 본딩 와이어가 교차하는, 상기 단자 중 한쪽 단자와 다른쪽 단자 사이에 개재된 중간 부위를 통과하는 상기 도선의 일부에 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  40. 제39항에 있어서,
    상기 본딩 와이어가 통과하는 상기 통과 오목부의 적어도 내면이 전기적 절연재로 피복되는 것을 특징으로 하는 IC 카드용 프레임.
  41. 제34항에 있어서,
    상기 내외측 단자 사이에 개재된 중간부를 통과하는 적어도 하나의 도선의 중앙부는 상기 도선의 면에 반도체 소자를 탑재하는 탑재부로 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  42. 제41항에 있어서,
    오목부로부터 형성되고 상기 오목부의 폭은 상기 도선의 폭보다 더 넓은 상기 탑재부는, 상기 도선을 스퀴징함으로써 상기 도선 내에 형성되고, 통과 오목부는 상기 탑재부와 상기 본딩 와이어가 교차하는 상기 단자 중 한쪽 사이에 개재된 중간 부위를 통과하는 도선의 일부에 형성되고, 또한 상기 탑재부와 상기 본딩 와이어가 교차하는 다른쪽 단자 사이에 개재된 중간 부위를 통과하는 상기 도선의 일부에 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  43. 제34항에 있어서,
    평행한 2개의 레일 사이에, 동일 형상의 복수의 평면 코일이 상기 레일의 길이 방향으로 연속하여 배열되는 것을 특징으로 하는 IC 카드용 프레임.
  44. 제43항에 있어서,
    상기 평면 코일을 형성하는 도선 중의 최외곽 도선은 다른 도선보다도 두껍게 형성되는 것을 특징으로 하는 IC 카드용 프레임.
  45. 제43항에 있어서,
    서로 인접하는 상기 평면 코일의 최외곽 도선은 접속부에 의하여 연결되는 것을 특징으로 하는 IC 카드용 프레임.
KR1019997009241A 1998-02-13 1999-02-10 Ｉｃ 카드 및 ｉｃ 카드용 프레임 KR100594829B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP3162498A JP3542266B2 (ja) 1998-02-13 1998-02-13 Ｉｃカード及びフレーム
JP98-31624 1998-02-13
JP6091698 1998-03-12
JP98-60916 1998-03-12
JP25292098A JP3542281B2 (ja) 1998-03-12 1998-09-07 Ｉｃカード及びｉｃカード用フレーム
JP98-252920 1998-09-07
PCT/JP1999/000581 WO1999041699A1 (en) 1998-02-13 1999-02-10 Ic card and its frame

Publications (2)

Publication Number Publication Date
KR20010006162A KR20010006162A (ko) 2001-01-26
KR100594829B1 true KR100594829B1 (ko) 2006-07-03

Family

ID=27287385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009241A KR100594829B1 (ko) 1998-02-13 1999-02-10 Ｉｃ 카드 및 ｉｃ 카드용 프레임

Country Status (10)

Country Link
US (2) US6252777B1 (ko)
EP (1) EP0996082B1 (ko)
KR (1) KR100594829B1 (ko)
CN (1) CN1217396C (ko)
AT (1) ATE307363T1 (ko)
AU (1) AU2546499A (ko)
DE (1) DE69927765T2 (ko)
HK (1) HK1028660A1 (ko)
NO (1) NO994964D0 (ko)
WO (1) WO1999041699A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484356B2 (ja) * 1998-09-28 2004-01-06 新光電気工業株式会社 Ｉｃカード及びｉｃカード用アンテナ並びにｉｃカード用アンテナフレーム
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
JP3809056B2 (ja) * 2000-09-14 2006-08-16 新光電気工業株式会社 Ｉｃカード
JP2002319011A (ja) * 2001-01-31 2002-10-31 Canon Inc 半導体装置、半導体装置の製造方法及び電子写真装置
DE10117994A1 (de) * 2001-04-10 2002-10-24 Orga Kartensysteme Gmbh Trägerfolie für elektronische Bauelemente zur Einlaminierung in Chipkarten
DE10122416A1 (de) * 2001-05-09 2002-11-14 Giesecke & Devrient Gmbh Verfahren und Halbzeug zur Herstellung einer Chipkarte mit Spule
JP4789348B2 (ja) * 2001-05-31 2011-10-12 リンテック株式会社 面状コイル部品、面状コイル部品の特性調整方法、ｉｄタグ、及び、ｉｄタグの共振周波数の調整方法
WO2003007232A1 (en) * 2001-07-12 2003-01-23 Sokymat S.A. Lead frame antenna
JP4114446B2 (ja) * 2002-09-13 2008-07-09 ソニー株式会社 アンテナ装置及びこれを用いた読み出し書き込み装置、情報処理装置、通信方法並びにアンテナ装置の製造方法
JP4141857B2 (ja) * 2003-02-18 2008-08-27 日立マクセル株式会社 半導体装置
JP4350093B2 (ja) * 2003-08-05 2009-10-21 リンテック株式会社 フリップチップ実装用基板
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7061769B1 (en) * 2005-03-11 2006-06-13 Jung-Che Chang USB/OTG-interface storage card
KR100956683B1 (ko) * 2007-09-20 2010-05-10 삼성전기주식회사 수소발생장치의 전극연결방법 및 그것을 이용한수소발생장치
JP5248224B2 (ja) * 2008-07-09 2013-07-31 リンテック株式会社 電子回路及びｉｃタグ
CN110033931B (zh) * 2018-01-12 2021-10-29 乾坤科技股份有限公司 电子装置及其制作方法
CN109192470A (zh) * 2018-08-27 2019-01-11 昆山联滔电子有限公司 一种线圈装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式ｉｃカード及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104128A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 位置検出装置
JPS63104128A (ja) 1986-10-21 1988-05-09 Nec Corp 端末装置における画面フオ−マツトデ−タ格納方式
JPH06310324A (ja) 1993-04-21 1994-11-04 Nippon Mektron Ltd 平面コイル
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
DE4431606A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Chipkartenmodul für eine kontaktlose Chipkarte und Verfahren zu deren Herstellung
DE4437721A1 (de) * 1994-10-21 1996-04-25 Giesecke & Devrient Gmbh Kontaktloses elektronisches Modul
DE4446369A1 (de) * 1994-12-23 1996-06-27 Giesecke & Devrient Gmbh Datenträger mit einem elektronischen Modul
US5671525A (en) * 1995-02-13 1997-09-30 Gemplus Card International Method of manufacturing a hybrid chip card
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
KR100480522B1 (ko) * 1995-08-01 2005-08-31 오스트리아 카드 플라스틱카르텐 운트 아우스바이스시스템게젤샤프트 엠베하 컴포넌트보유모듈및코일을갖는데이터캐리어와이데이터캐리어의제조방법
CZ197098A3 (cs) 1995-12-22 1999-01-13 Sempac Sa Způsob výroby čipové karty pro bezkontaktní provoz
DE19710144C2 (de) * 1997-03-13 1999-10-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte
US6255725B1 (en) * 1998-05-28 2001-07-03 Shinko Electric Industries Co., Ltd. IC card and plane coil for IC card
DE19923807A1 (de) * 1999-05-19 2000-11-23 Deutsche Telekom Ag Verfahren zur Erhöhung der Sicherheit bei digitalen Unterschriften

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式ｉｃカード及びその製造方法

Also Published As

Publication number Publication date
AU2546499A (en) 1999-08-30
US6452806B2 (en) 2002-09-17
US6252777B1 (en) 2001-06-26
DE69927765D1 (de) 2006-03-02
EP0996082B1 (en) 2005-10-19
CN1217396C (zh) 2005-08-31
EP0996082A1 (en) 2000-04-26
CN1256776A (zh) 2000-06-14
WO1999041699A1 (en) 1999-08-19
US20010004136A1 (en) 2001-06-21
ATE307363T1 (de) 2005-11-15
DE69927765T2 (de) 2006-07-06
NO994964D0 (no) 1999-10-12
HK1028660A1 (en) 2001-02-23
KR20010006162A (ko) 2001-01-26
EP0996082A4 (en) 2001-10-31

Similar Documents

Publication Publication Date Title
KR100594829B1 (ko) Ｉｃ 카드 및 ｉｃ 카드용 프레임
EP0354696B1 (en) Semiconductor device assembly comprising a lead frame structure
EP0198194B1 (en) Packaged semiconductor chip
KR0145768B1 (ko) 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US4862245A (en) Package semiconductor chip
US5821605A (en) LOC semiconductor package
US20090184166A1 (en) Thin smart card module having strap on carrier
US6555899B1 (en) Semiconductor package leadframe assembly and method of manufacture
US10854538B2 (en) Microelectronic device with floating pads
KR100346803B1 (ko) Ｉｃ 카드, ｉｃ 카드용 안테나 및 그 안테나 프레임
KR100594826B1 (ko) Ｉｃ 카드 제조 방법
US5403785A (en) Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US6117709A (en) Resin sealing type semiconductor device and method of manufacturing the same
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
EP0495474A1 (en) Plastic package type semiconductor device
JP3542266B2 (ja) Ｉｃカード及びフレーム
JP3542281B2 (ja) Ｉｃカード及びｉｃカード用フレーム
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP4610613B2 (ja) Ｉｃタグの実装構造および実装用ｉｃチップ
TWI244620B (en) IC card and frame for IC card
KR20010022288A (ko) Ｉｃ카드 및 ｉｃ카드용 평면 코일
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
JP4676252B2 (ja) 回路装置の製造方法
JP3361465B2 (ja) Ｉｃカードの製造方法
JP2009158824A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee