KR100567265B1 - 적층형 전자부품 - Google Patents

Abstract

내부전극의 연속성을 확보하고, 인장응력을 완화하며, 크랙이나 디라미네이션(delamination) 등의 구조결함이 생기는 일이 없고, 양호한 전기특성을 갖는 적층형 전자부품을 제공하는 것을 과제로 한다.

상기 과제를 해결하기 위해 적층형 전자부품은, 세라믹 소체의 내부에 복수의 간극이 열 지어 설치됨과 함께, 상기 간극에 일정의 공극을 구비한 내부전극이 매설되고, 상기 간극 내에 있어서 내부전극의 점유비율의 평균값이 상기 간극에 대해서 단면적비로 86~99%이며, 또한 상기 간극 내에 있어서 내부전극과 상기 세라믹 소체의 접촉률이 30% 이하인 것을 특징으로 한다. 그리고 상기 적층형 전자부품은 상기 접촉률이 15~30%인 것을 특징으로 하고, 상기 내부전극에 형성된 공공면적의 평균값은 상기 내부전극의 표면적에 대해 0.1~10%인 것을 특징으로 한다.

적층, 전자부품, 세라믹, 내부전극, 간극, 접촉률, 크랙, 디라미네이션

Description

적층형 전자부품{A LAYER-BUILT TYPE ELECTRONIC ELEMENT}

도 1은 본 발명에 관한 적층형 전자부품으로서의 적층형 인덕터의 일실시형태를 나타내는 사시도이다.

도 2는 상기 적층형 인덕터의 종단면도이다.

도 3은 도 2의 A부를 확대한 단면도이다.

도 4는 본 발명의 실시예1의 임피던스특성을 비교예2와 함께 나타낸 도면이다.

(도면의 주요부분에 대한 부호의 설명)

1 … 세라믹 소체 3 … 내부전극

4 … 간극 5 … 공극

5' … 공극

본 발명은 적층형 전자부품에 관한 것이며, 보다 상세하게는 세라믹 그린(green)층과 도전성 페이스트에 의해 형성된 도전체층이 적층된 적층체를 소성하여 제작된 세라믹 소결체로, 적층형 인덕터 등을 제조하는 적층형 전자부품에 관한 것 이다.

적층형 세라믹 전자부품은, 통상, 얇은 층의 세라믹 시트의 표면에 내부전극용 도전성 페이스트를 스크린인쇄하여 도전패턴을 형성하고, 이러한 도전패턴이 형성된 세라믹 시트를 소정 장수 적층하여 적층체를 형성한 후, 이 적층체에 소성처리를 실시하고, 그 후 외부전극을 형성함으로써 제조하고 있다.

또한, 적층형 세라믹 전자부품에서는 내부전극을 구성하는 도전성 재료와 세라믹 재료의 열팽창계수가 다르고, 수축거동이 다르므로 소성시의 냉각과정에서 세라믹 소체(素體)와 내부전극 간에 인장응력이 발생하고, 디라미네이션 등의 구조결함이 생길 수 있다. 또한, 세라믹 재료로서 페라이트를 사용한 경우에는 임피던스나 인덕턴스가 저하하고, 전기특성이 손상될 우려가 있다.

따라서, 내부전극과 세라믹 소체 간에 인장응력을 발생시키지 않도록 하기 위해서는 내부전극과 세라믹 소체의 접촉율을 저감시키는 것이 유효하게 고려된다.

그래서, 종래로부터 세라믹 소체인 자성체층의 내부에 복수의 간극을 열 지어 설치함과 아울러 이 간극 내에 일정한 공극을 갖게 하여 내부전극인 도전체층을 매설하고, 상기 간극 내에서 상기 도전체층이 점유하는 단면적비의 평균값이 10~85%이고, 상기 간극 내에 있어서의 상기 자성체층과 상기 도전체층의 접촉율이 50%이하이고, 상기 도전체층 중의 공공(空孔)면적비의 평균값을 1~50%로 한 기술이 제안되고 있다(일본 특허 제2987176호).

일본 특허 제2987176호에서는 도막(塗膜) 최외면에 도전성 입자가 존재하지 않는 영역의 면적비가 20~60%가 되도록 혼련(混練)된 도전성 페이스트를 사용하여 도전체층을 형성하고, 소성함으로써 간극 내에 있어서의 도전체층이 점유하는 단면적비의 평균값을 10~85%로 하고, 자성체층과 도전체층 사이에 의도적으로 공극을 형성함으로써 도전체층의 팽창이나 수축에 의해서 자성체층이 받는 영향을 최대한 저감시키고, 전기특성이 저하하는 것을 회피하고 있다.

그러나, 상기 일본 특허 제2987176호에서는 상기 단면적비의 평균값을 10~85%로 하고 있지만 단면적비를 작게 하여 가면 도전체층 중의 도전성 입자의 양이 감소하므로 직류저항의 증가나 서지전류가 부하된 경우에 단선되기 쉽게 된다라는 문제점이 있었다. 특히, 이러한 문제점은 최근의 전자부품의 소형화에 수반되어 내부전극의 선폭이 좁아짐으로써 더욱 현저하다.

또한, 단면적비를 작게 하면 공극용적이 넓어지므로 도금액이나 플럭스가 침입하기 쉽게 되고, 이들에 함유되는 황(sulfur)분 등이 도전성 입자에 악영향을 미치고, 신뢰성저하를 초래한다는 문제점이 있었다.

본 발명은 이러한 문제점을 감안하여 이루어지는 것으로서, 내부전극의 연속성을 확보하고, 인장응력을 완화하며, 크랙이나 디라미네이션 등의 구조결함이 생기는 일이 없고, 양호한 전기특성을 갖는 신뢰성이 우수한 적층형 전자부품을 제공하는 것을 목적으로 한다.

본 발명자들은 내부전극과 세라믹 소체 간의 인장응력을 억제하기 위하여 연구한 바, 열분해성을 갖는 수지입자를 도전성 페이스트에 함유시킴과 아울러 상기 수지입자와 도전성 입자의 평균입경비나 체적비율을 소정 범위로 함으로써 내부전극의 연속성을 손상함이 없이 성형밀도를 낮출 수 있고, 이로써 내부전극과 세라믹 소체 사이의 계면이 압접상태로 되는 것을 최대한 회피하여 인장응력을 완화시킬 수 있고, 크랙이나 디라미네이션 등의 구조결함이 발생하는 것을 억제할 수 있고, 전기특성 등이 양호하며, 또한, 도금액 등의 침입도 없고, 신뢰성이 우수한 적층형 전자부품을 제조할 수 있다라는 지견을 얻었다.

본 발명은 이와 같은 지견에 기초하여 이루어진 것으로서, 본 발명에 관한 적층형 전자부품은, 세라믹 소체의 내부에 복수의 간극이 열 지어 설치됨과 함께, 상기 간극에 일정의 공극을 구비한 내부전극이 매설된 적층형 전자부품에 있어서, 상기 간극 내에 있어서 내부전극의 점유비율의 평균값이 상기 간극에 대해서 단면적비로 86~99%이고, 또한 상기 간극 내에 있어서 내부전극과 상기 세라믹 소체의 접촉률이 30% 이하인 것을 특징으로 한다.

그리고 본 발명의 적층형 전자부품은, 상기 접촉률이 15~30%인 것을 특징으로 한다.

또한 본 발명의 적층형 전자부품은, 상기 내부전극에 형성된 공공면적의 평균값은 상기 내부전극의 표면적에 대해 0.1~10%인 것을 특징으로 한다.

상기 적층형 전자부품에 의하면 유기성분이 잔류탄소로서 남는 것을 억제할 수 있고, 공공발생율을 저감시킬 수 있게 된다.

이어서, 본 발명의 실시형태를 도면을 참조하면서 상세하게 설명한다.

도 1은 본 발명에 관한 적층형 전자부품으로서의 적층형 인덕터의 일실시형 태를 나타내는 사시도이고, 도 2는 적층형 인덕터의 단면도이다.

도 1 및 도 2에 있어서, 본 적층형 인덕터는 Ni-Zn-Cu 페라이트계 재료로 이루어지는 세라믹 소체(1)와, 이 세라믹 소체(1)의 양단부에 형성된 외부전극 (2a,2b)과, 세라믹 소체(1)의 내부에 코일형상으로 매설된 내부전극(3)(3a~3g)으로 구성되어 있다.

즉, 상기 적층형 인덕터는 세라믹 소체(1)의 내부에 간극(4a~4g)이 열 지어 설치되고, 내부전극(3a~3g)은 세라믹 소체(1) 사이에 공극(5a~5g, 5a'~5g')을 갖도록 간극(4a~4g) 내에 매설되어 있다.

내부전극(3a)은 구체적으로는 도 3에 도시된 바와 같이, 세라믹 소체(1)에 대해서 압접상태로 되지 않을 정도로 부분적으로 접촉하고 있고, 또한, 내부전극 (3a)의 표면에는 공공(8…)이 형성되어 있다. 또한, 본 실시형태에서는 내부전극 (3a)의 일부확대도로 설명하였지만 다른 내부전극(3b~3g)에 관해서도 마찬가지이다.

또한, 본 적층형 인덕터는, 도 2에 도시된 바와 같이, 내부전극(3a)의 인출부(6)가 일측의 외부전극(2b)과 전기적으로 접속됨과 아울러 내부전극(3g)의 인출부(7)는 타측의 외부전극(2a)과 전기적으로 접속되어 있다. 또한, 각 내부전극 (3a~3g)은 세라믹 소체(1)의 도면 중, 상하방향으로 형성된 비아홀(via hole)(도시하지 않음)을 통해서 전기적으로 직렬 접속되고, 시계회전방향으로 감겨진 코일패턴을 형성하고 있다.

이어서, 상기 적층형 인덕터의 제조방법을 설명한다.

우선, 이하와 같이 하여 도전성 페이스트를 제작한다.

즉, 유기바인더와 플럭스의 배합비율이, 예컨대, 1:9로 되도록 조제하여 유기 비히클(organic vehicle)을 제작하고, 이어서, 이 유기 비히클에 도전성 입자 및 열분해성을 갖는 수지입자를 혼합시켜 3본(本) 롤밀(roll mill)로 혼련하고, 도전성 페이스트를 제작한다.

여기서, 수지입자 및 도전성 입자는 수지입자의 도전성 입자에 대한 평균입경비가 0.25~1.50, 수지입자의 도전성 입자에 대한 함유량이 체적비율로 0.5~1.0이 되도록 배합한다.

이어서, 열분해성을 갖는 수지입자를 사용한 이유, 수지입자의 도전성 입자에 대한 평균입경비 및 함유량을 상기 범위로 설정한 이유를 서술한다.

(1) 열분해성을 갖는 수지입자를 사용한 이유

내부전극(3)은 소성과정에서 도전성 페이스트에 함유되어 있는 유기성분의 탈바인더와 도전성 입자의 소결에 의해서 수축하지만 탈바인더 과정에서 유기성분이 잔류탄소로서 남은 경우, 그 후에 행해지는 고온 하에서의 소성처리로 내부전극 (3) 중의 잔류탄소가 기화팽창하여 공공(8)을 형성하고, 상기 내부전극(3)은 공공 (8)을 수반하여 세라믹 소체(1)를 가압하는 힘에 의해 팽창한다. 또한, 그 결과, 세라믹 소체(1)와 내부전극(3)의 계면이 압접상태로 되고, 산소의 확산이 저해되기 때문에 이 산소가 계면에 잔류하고, 내부전극(3)과 세라믹 소체(1)는 산소를 통해서 강고하게 화학결합하고, 인장응력이 발생한다.

즉, 계면이 압접상태로 되지 않도록 함으로써 상기 산소는 계면에 잔류하지 않고 외측으로 확산되고, 화학결합력이 약하게 되고, 인장응력도 완화되고, 크랙이나 디라미네이션 등의 구조결함의 발생을 회피할 수 있다. 또한, 계면이 압접상태로 되는 것을 최대한 회피하기 위해서는 세라믹 소체(1)와 내부전극(3) 사이에 공극(5,5')을 형성할 필요가 있다.

또한, 이와 같은 공극(5,5')을 형성하기 위해서는 도전성 입자가 소결되기 이전에 수지입자의 소실(燒失)을 개시시키거나, 혹은, 완전히 소실시켜 도전성 페이스트의 소결을 세라믹 소체의 소결보다 빨리 완료시킬 필요가 있다. 즉, 예컨대, 도전성 입자로서 Ag입자를 사용한 경우는 Ag의 소결온도는 300~500℃이므로 수지입자는 Ag의 소결온도인 300~500℃이하의 저온에서 적어도 소실을 개시시킬 필요가 있다. 즉, 수지입자로서는 이러한 도전성 입자의 소결을 저해하지 않는 열분해성이 양호한 것을 사용할 필요가 있다.

그래서, 본 실시형태에서는 열분해성을 갖는 수지입자를 사용하도록 하고 있다.

또한, 이와 같은 열분해성을 갖는 수지로서, 예컨대, 아크릴수지, 메타크릴수지, 폴리프로필렌수지, 폴레에틸렌수지, 폴리스틸렌수지, 폴리에스테르수지, 폴리올레핀수지, 폴리이소부틸렌수지, 폴리에틸렌글리콜수지 등을 사용할 수 있다.

또한, 압축강도가 70MPa이상인 수지를 이용한 경우는 세라믹 그린시트를 압착하는 공정에서 수지입자의 깨짐을 억제할 수 있고, 보다 높은 전기특성을 얻을 수 있기 때문에 특히, 바람직하다. 압축강도가 70MPa이상의 수지로서는, 예컨대, 폴리메타크릴산메틸(PMMA)수지나, 폴리스틸렌수지 등을 사용할 수 있다. 이들 수지 의 ASTM시험법 D695에 의한 압축강도는, 예컨대, PMMA수지가 73~125MPa, 폴리스틸렌수지가 82~89MPa이다.

(2) 수지입자의 도전성 입자에 대한 평균입경비

비중이 작은 수지입자를 도전성 입자와 혼합시킴으로써 성형밀도가 내려가기 때문에 내부전극의 수축량을 크게 할 수 있고, 이로써 내부전극과 세라믹 소체 사이에 공극을 형성할 수 있다.

그러나, 수지입자의 평균입경이 도전성 입자의 평균입경에 대해서 0.25미만으로 되면 수지입자의 입경이 도전성 입자의 입경에 대해서 상대적으로 지나치게 작게 되므로 수지입자를 도전성 입자의 간극에 밀어넣어 성형밀도를 내릴 수 없고, 원하는 고수축을 얻을 수 없다.

한편, 수지입자의 평균입경이 도전성 입자의 평균입경에 대해서 1.5를 초과하면 수지입자가 상대적으로 지나치게 크게 되므로 도전성 입자끼리가 접촉할 수 없게 되어 상기 도전성 입자가 섬(島)형상으로 소결되어 버리고, 내부전극의 연속성이 저하한다.

그래서, 본 실시형태에서는 수지입자의 평균입경을 도전성 입자의 평균입경에 대해서 0.25~1.5, 바람직하게는 0.6~1.0이 되도록 하고 있다.

이와 같이 수지입자의 평균입경은 사용하는 도전성 입자의 평균입경과의 관계로부터 결정되지만 내부전극의 연속성을 고려하면 도전성 입자를 내부전극 중에 균일하게 분산시키는 것이 바람직하고, 도전성 입자의 평균입경으로서는 1.0~4.0㎛, 바람직하게는 1.0~2.0㎛이 요망되며, 따라서, 수지입자의 평균입경으로서는 0.25~6.0㎛, 바람직하게는 0.25~3.0㎛이 요망된다.

즉, 도전성 입자의 평균입경이 1.0㎛미만으로 되면 도전성 입자가 지나치게 미세하게 되어서 응집하고, 균일하게 분산되기 어렵게 되고, 또한, 소성처리에서 도전성 입자가 확산되기 쉽게 된다. 한편, 도전성 입자의 평균입경이 4.0㎛을 초과하면 내부전극의 두께방향으로 도전성 입자만 또는 수지입자만이 배치되거나, 혹은, 도전성 입자 또는 수지입자의 일측이 극단적으로 적은 부분이 생기고, 균일한 분산이 손상되므로 원하는 고수축이 얻어지지 않거나, 내부전극의 연속성이 저하한다.

따라서, 도전성 입자의 평균입경으로서는, 상기한 바와 같이, 1.0~4.0㎛, 바람직하게는 1.0~2.0㎛가 요망되며, 수지입자의 평균입경으로서는 0.25~6.0㎛, 바람직하게는 0.25~3.0㎛가 요망된다.

(3) 수지입자의 도전성 입자에 대한 체적비율

수지입자의 함유량이 도전성 입자의 함유량에 대해서 체적비율로 0.5미만으로 되면 도전성 페이스트 중에 함유되는 수지입자도 과도하게 적게 되고, 상기 (2)와 마찬가지로, 성형밀도를 내릴 수 없고, 원하는 고수축을 얻을 수 없다.

한편, 수지입자의 함유량이 도전성 입자에 대해서 체적비율로 1.0을 초과하면 수지입자가 지나치게 많게 되므로 도전성 입자끼리가 접촉할 수 없게 되어 도전성 입자가 섬형상으로 소결하여 버리고, 내부전극의 연속성이 저하한다.

그래서, 본 실시형태에서는 수지입자의 함유량을 도전성 입자의 함유량에 대해서 체적비율로 0.5~1, 바람직하게는 0.65~0.85가 되도록 하고 있다.

또한, 본 실시형태에서는 수지입자 및 도전성 입자의 함유량 총계가 30~60vol%가 되도록 도전성 페이스트를 조제하고 있다.

즉, 도전성 페이스트는 상기한 바와 같이 도전성 입자와 수지입자와 유기 비히클로 구성되지만 고형분인 수지입자 및 도전성 입자의 함유량 총계가 60vol%를 초과하면 유기 비히클의 함유량이 지나치게 적게 되어 페이스트상으로 할 수 없다.

한편, 수지입자 및 도전성 입자의 함유량 총계가 30vol%미만으로 되면 유기 비히클의 함유량이 지나치게 많게 되고, 페이스트를 제작할 수 있더라도 도포하였을 때에 전극패턴을 소정의 막두께로 할 수 없게 될 우려가 있다.

그래서, 본 실시형태에서는 수지입자 및 도전성 입자의 함유량 총계를 30~60vol%, 바람직하게는 40~53vol%이 되도록 도전성 페이스트를 조제하고 있다.

또한, 도전성 입자로서는 도전성을 갖고 있으면 특별히 한정되는 것은 아니고, Ag, Pd, Pt, Au, Ni, Cu나, 이들의 2종 또는 2종이상의 합금을 사용할 수 있다.

또한, 유기 비히클에 함유되는 유기바인더로서는 에틸셀룰로오스수지, 아크릴수지, 부티랄수지 등을 사용할 수 있고, 플럭스로서는 α-테레피네올, 테트라린, 부틸카르비톨 등을 사용할 수 있다.

또한, 이와 같이 도전성 페이스트를 제작하는 한편, NiO, CuO, ZnO, Fe₂O₃ 등의 페라이트계 재료를 소정량 칭량(稱量)하고, 이들 칭량물을 볼밀에 투입하여 습식으로 혼합분쇄하고, 그 후 건조ㆍ가소(假燒)를 행한다.

이어서, 이 가소물을 다시 볼밀로 충분히 습식 분쇄하고, 건조하여 가소분말 (假燒粉末)을 제작하고, 이 후, 이 가소분말을 바인더, 가소제, 분산제와 혼합시키고, 플럭스 중에 분산시켜서 세라믹 슬러리를 조제하고, 상기 세라믹 슬러리를 닥터 블레이드(doctor blade)법 등에 의해 시트형상으로 성형하여 세라믹 그린시트를 제작한다.

이어서, 세라믹 시트 상의 소정 위치에 비아홀을 관통 설치하고, 상기 세라믹 그린시트의 표면에 상기 도전성 페이스트를 스크린인쇄하여 소정 코일패턴을 형성한다.

또한, 이후, 코일패턴이 형성된 세라믹 그린시트를 비아홀을 통해서 전기적으로 직렬접속가능하게 되도록 복수장 적층하여 적층체를 형성함과 아울러 코일패턴이 형성되어 있지 않는 세라믹 그린시트에서 상기 적층체를 끼워지지하여 압착하고, 압착블록을 제작한다.

이어서, 압착블록을 소정 사이즈로 절단한 후, 소정 온도(예컨대, 500℃ 이하)에서 탈바인더처리를 행한 후, 소정 온도(예컨대, 800~900℃)에서 소성처리를 행하고, 세라믹 소결체를 제작한다.

또한, 탈바인더처리에서는 도전성 입자의 소결온도(예컨대, 300℃)보다 저온(예컨대, 150℃)에서 수지입자의 소실이 시작되기 때문에 수지입자가 빠진 곳이 공공으로 되고, 유기성분의 탈바인더처리가 촉진되고, 500℃이상의 소성온도에서 탄소성분은 잔존하는 일없이 증발휘산(蒸發揮散)한다.

이어서, 상기 세라믹 소결체에 배럴 연마를 실시한 후, 상기 세라믹 소결체 의 양단부에 도전성 페이스트를 도포, 베이킹(baking)하여 외부도전부를 형성한다.

또한, 이후, 전해도금을 실시하여 외부도전부의 표면에 니켈피막 및 주석피막을 순차 제작하여 외부전극(2a,2b)을 형성함으로써 적층형 인덕터가 제조된다.

이와 같이 본 실시형태에서는 열분해성을 갖는 수지입자를 함유하고, 수지입자의 도전성 입자에 대한 평균입경비가 0.25~1.50, 체적비율로 0.50~1.0으로 배합된 도전성 페이스트를 사용하여 내부전극(3)을 형성함으로써, (1) 간극(4)에 있어서의 내부전극의 점유비율의 평균값이 상기 간극(4)에 대해서 단면적비로 86~99%, (2) 공공면적의 내부전극 표면적에 대한 비율, 즉, 공공면적비의 평균값이 0.1~10%, (3) 간극(4) 내의 내부전극(3)과 세라믹 소체(1)의 접촉율이 60%이하로 됨으로써 단면적비를 크게 하더라도 디라미네이션이나 크랙 등의 구조결함이 생기는 일도 없고, 전기특성이 저하하는 것을 방지할 수 있고, 또한, 내부전극의 연속성을 양호하게 할 수 있고, 도금액이나 플럭스가 공극(5,5')에 침입하는 것을 방지할 수 있고, 신뢰성이 우수한 적층형 인덕터를 얻을 수 있다.

이어서, 단면적비, 공공면적비, 및 접촉율을 상기 범위로 하는 의의에 관해서 설명한다.

(1) 단면적비

단면적비가 86%미만으로 되면 간극(4) 내에서 공극(5,5')의 용적이 지나치게 크게 되므로 내부전극(3)의 막두께가 얇게 되어서 필연적으로 도전성 입자량이 적게 되고, 섬형상으로 소결되어 상기 내부전극(3)의 연속성이 저하한다. 또한, 그 결과, 직류저항이 증가하거나, 내서지특성의 저하를 초래하고, 또한, 도금액이나 플럭스가 침입할 우려가 생겨서 신뢰성 저하를 초래한다.

한편, 상기 단면적비가 99%를 초과하면 이것에 수반하여 내부전극(3)과 세라믹 소체(1)의 접촉율도 증가하고, 내부전극(3)과 세라믹 소체(1) 간에 인장응력이 발생하여 인덕턴스나 임피던스 등의 전기특성이 저하하고, 크랙 등의 구조결함도 발생하기 쉽게 된다.

즉, 상기 단면적비를 86~99%로 함으로써 내부전극(3)의 연속성을 확보할 수 있음과 아울러 구조결함이 발생하는 것을 회피할 수 있게 된다.

(2) 공공면적비

탈바인더처리 등에 의해 내부전극에는 불가피적으로 공공이 형성되지만 공공면적비가 10%를 초과하는 경우는 탈바인더처리 및 소성처리에서 잔류탄소가 기화팽창하여 공공을 형성하고, 이러한 공공을 수반하여 세라믹 소체(1)를 가압하고, 내부전극(3)과 세라믹 소체(1)가 압접상태로 된다.

따라서, 공공면적비를 0.1~10%로 함으로써 내부전극(3)과 세라믹 소체(1)가 압접상태로 되는 것을 최대한 회피할 수 있다.

(3) 접촉율

인장응력의 발생을 억제하는 관점에서는 단면적비가 크게 되어도 내부전극 (3)과 세라믹 소체(1) 간의 접촉율은 최대한 낮은 편이 바람직하다. 즉, 접촉율이 60%를 초과하면 내부전극(3)과 세라믹 소체(1)의 접촉길이가 길게 되어서 인장응력이 발생하기 쉽게 되고, 전기특성의 저하나 구조결함을 초래할 우려가 있다.

즉, 접촉율을 60%이하로 함으로써 인장응력이 완화되고, 전기특성의 저하나 구조결함의 발생을 최대한 회피할 수 있다.

이와 같이 본 실시형태에서는 열분해성을 갖는 수지입자와 도전성 입자의 평균입경비가 0.25~1.50, 상기 수지입자와 도전성 입자의 체적비율이 0.50~1.0로 조제된 도전성 페이스트를 사용하여 내부전극(3)을 형성하고 있으므로 얻어진 적층형 인덕터는 상기 단면적비가 86~99%, 상기 공공면적비가 0.1~10%, 상기 접촉율이 60%이하로 됨으로써 내부전극(3)과 세라믹 소체(1)의 계면이 압접상태로 되는 것을 회피할 수 있고, 인장응력의 발생이 억제된다. 또한, 구조결함이 발생하거나 전기특성이 저하되는 것을 방지함과 아울러 내부전극의 연속성 저하를 회피할 수 있고, 또한, 도금액이나 플럭스가 공극(5,5')에 침입하는 것을 방지할 수 있고, 신뢰성이 우수한 적층형 인덕터를 얻을 수 있다.

또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태에서는 세라믹 재료로서 페라이트계 재료를 사용하였지만 유리분말재료나 그 외의 세라믹 재료에 적용할 수 있는 것을 말할 것도 없다.

또한, 상기 실시형태에서는 세라믹 그린시트를 복수장 적층하는 시트공법을 사용하였지만, 예컨대, 인쇄공법 등, 그 외의 공법을 사용할 수 있는 것은 말할 것도 없다.

[실시예]

이어서, 본 발명의 실시예를 구체적으로 설명한다.

(실시예1)
본 발명자들은, 우선, NiO, CuO, ZnO, Fe₂0₃ 등의 페라이트계 재료를 소정량 칭량한 후, 분쇄매체로서 직경 1mm의 PSZ(부분안정화 지르코니아)가 내부에 있는 볼밀(ball mill)에 상기 칭량물을 투입하여 습식으로 혼합분쇄하여 슬러리상 분말로 하고, 이 슬러리상 분말을 PSZ와 분리한 후, 스프레이 드라이어로 건조하고, 온도 650℃에서 2시간 가소하고, 가소물을 제작하였다.

삭제

이어서, 상기 가소물을 상기 볼밀에 재투입하여 충분히 습식으로 분쇄하고, 스프레이 드라이어로 건조하여 가소분말을 제작하였다.

이어서, 상기 가소분말에 바인더로서 폴리비닐부티랄, 가소제(可塑劑)로서 디부틸프탈레이트, 분산제로서 폴리카르본산암모늄염, 플럭스로서 톨루엔 및 에틸알콜을 추가하여 혼합하고, 세라믹 슬러리를 조제하고, 이어서, 상기 세라믹 슬러리를 닥터블레이드법에 의해 시트형상으로 성형하고, 두께 50㎛의 자성체 시트(세라믹 그린시트)를 제작하였다.

한편, 이하와 같이 하여 도전성 페이스트를 제작하였다.

즉, 우선, 플럭스로서 α-테레피네올을 사용하고, 유기바인더로서 에텔셀룰로오스수지를 사용하고, 에틸셀룰로오스수지와 α-테레피네올의 비가 10vol%:90vol%가 되도록 에틸셀룰로오스수지를 α-테레피네올에 용해시켜서 유기 비히클을 제작하였다.

이어서, 평균입경이 1.5㎛의 Ag입자와, 평균입경이 1.0㎛의 폴리아크릴산 에스테르수지(이하, 단지 「수지입자」라 함)를 준비하고, Ag입자의 함유량이 23vol%, 수지입자의 함유량이 17vol%가 되도록 Ag입자 및 아크릴수지를 유기 비히클(에틸셀룰로오스수지: α-테르피네올 = 6vol%:54vol%)과 함께 3본 롤밀로 충분히 혼련하고, 도전성 페이스트를 제작하였다.

이어서, 내부전극끼리가 전기적으로 직렬접속가능하게 되도록 레이저가공기를 사용하여 비아홀을 형성하고, 상기 도전성 페이스트를 사용하여 전극패턴을 스크린인쇄하고, 막두께 40㎛, 선폭 120㎛의 코일패턴을 형성하였다. 또한, 막두께는 레이저 변위계로 측정하였다.

또한, 그 후, 코일패턴이 형성된 자성체 시트를 복수장 적층하여 적층체를 형성함과 아울러 코일패턴이 형성되어 있지 않은 자성체 시트에서 상기 적층체를 끼워지지하고, 9.8×10⁷Pa(1000kgf/㎠)로 압착하고, 압착블록을 제작하였다.

이어서, 상기 압착블록을 소정 사이즈로 절단한 후, 온도 500℃ 이하에서 탈바인더처리를 행하고, 온도 870℃에서 소성처리를 행하여 세라믹 소결체를 제작하였다.

또한, 본 발명자들은, Ag분말에 글래스 플릿(glass frit) 및 유기 비히클을 추가하여 분산시킨 외부전극용 Ag 페이스트를 별도 제작함과 아울러 상기 세라믹 소결체를 배럴 연마하고, 이 세라믹 소결체의 양단부에 외부전극용 Ag 페이스트를 도포하고, 700℃로 베이킹하고, 외부도전부로 하였다.

또한, 이 후, 주지의 전해도금을 실시하여 도전부의 표면에 니켈피막 및 주석피막을 순차 제작하여 외부전극을 형성함으로써 크기가 종 1.6mm, 횡 0.8mm, 두께 0.8mm의 적층형 인덕터를 제조하였다.

(실시예2)

도전성 페이스트 중의 Ag입자의 함유량을 20vol%, 수지입자의 함유량을 20vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 실시예2의 적층형 인덕터를 제작하였다.

(실시예3)

도전성 페이스트 중의 Ag입자의 함유량을 26vol%, 수지입자의 함유량을 14vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 실시예3의 적층형 인덕터를 제작하였다.

(실시예4)

도전성 페이스트 중의 Ag입자의 평균입경을 1.0㎛, 함유량을 26vol%, 수지입자의 평균입경을 0.7㎛, 함유량을 14vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 실시예4의 적층형 인덕터를 제작하였다.

(실시예5)

도전성 페이스트 중의 Ag입자의 평균입경을 2.0㎛, 함유량을 24vol%, 수지입자의 평균입경을 1.5㎛, 함유량을 16vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 실시예5의 적층형 인덕터를 제작하였다.

(실시예6)

도전성 페이스트 중의 Ag입자의 평균입경을 1.2㎛, 수지입자의 평균입경을 0.3㎛으로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 실시예6의 적층형 인 덕터를 제작하였다.

(실시예7)

도전성 페이스트 중의 Ag입자의 평균입경을 1.2㎛, 수지입자의 평균입경을 1.8㎛으로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 실시예7의 적층형 인덕터를 제작하였다.

(비교예1)

도전성 페이스트 중의 Ag입자의 함유량을 18vol%, 수지입자의 함유량을 22vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 비교예1의 적층형 인덕터를 제작하였다.

(비교예2)

도전성 페이스트 중의 Ag입자의 함유량을 35vol%, 수지입자의 함유량을 5vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 비교예2의 적층형 인덕터를 제작하였다.

(비교예3)

도전성 페이스트 중의 수지입자의 평균입경을 0.3㎛으로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 비교예3의 적층형 인덕터를 제작하였다.

(비교예4)

도전성 페이스트 중의 수지입자의 평균입경을 2.6㎛으로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 비교예4의 적층형 인덕터를 제작하였다.

(비교예5)

도전성 페이스트 중의 Ag입자의 함유량을 28vol%, 수지입자의 함유량을 12vol%로 한 것 이외는 실시예1과 마찬가지의 방법ㆍ순서로 비교예5의 적층형 인덕터를 제작하였다.

이어서, 본 발명자들은 각 시험편(실시예 및 비교예)을 경면연마(鏡面硏磨)한 후, 집속 이온빔장치(FIB; Focused Ion Beam)(세이코인술멘츠사 제작 SMI-9200)로 각 시험편을 가공하고, 가공면을 FIB에 내장되어 있는 주사형 이온현미경(SIM; Scanning Ion Microscopy)으로 관찰하고, 그 관찰상을 화상처리하여 단면적비, 공공면적비, 접촉율을 측정하였다.

또한, 관찰개소는 각 시험편의 내부전극의 인출부, 인출부와 반대측에 위치하는 내부전극의 단부, 내부전극 중앙부의 3점에 있어서 종 100㎛×횡 100㎛의 범위에서 측정하고, 평균값을 산출하였다.

또한, 1MHz의 인덕턴스 및 100MHz의 임피던스를 RF임피던스 분석기(휴렛ㆍ팩커드사 제작 HP4291A)로 측정하였다.

또한, 각 시험편을 100개씩 사용하여 서지시험, 및 내수용성 플럭스시험을 행하고, 또한, 구조결함의 유무를 조사하였다.

또, 서지시험은 30kV의 서지전류를 통전하고, 단선율을 산출하여 평가하였다.

또한, 내수용성 플럭스시험은 이하와 같이 하여 행하였다.

즉, 각 시험편의 이면에 접착제를 도포하고, 각 시험편을 소정 치수의 기판에 점착하고, 이 기판을 온도 150℃로 조정한 오븐에 20분간 넣어서 접착제를 경화 시킨 후, 기판을 수용성 플럭스에 침지하고, 플로우 납땜을 하고, 물세정ㆍ건조를 한 후, 상온에서 500시간 방치하고, 방치전후의 직류저항의 변화가 ±0.1Ω이내의 시험편을 양호한 제품으로 판단하여 평가하였다.

또한, 구조결함은 경면 연마한 단면을 실체 현미경으로 관찰하고, 크랙이나 디라미네이션의 발생유무를 관찰하고, 평가하였다.

표1은 각 시험편에 관해서 도전성 페이스트의 주된 사양, 도전성 입자에 대한 수지입자의 평균입경비, 도전성 입자에 대한 수지입자의 체적비율, 단면적비, 공공면적비, 및 접촉율을 각각 나타내고, 표2는 인덕턴스, 임피던스, 서지시험, 플럭스시험, 및 구조결함 발생율의 결과를 각각 나타내고 있다.

이 표1 및 표2로부터 알 수 있듯이, 비교예1은 체적비율이 1.22로 크고, 내부전극에 포함되어 있는 Ag입자의 양이 적기 때문에 내부전극이 섬형상으로 소결되어 내부전극의 연속성이 저하하고, 내서지시험에서 단선율이 16%로 되고, 또한, 내수용성 플럭스시험에서 불량품이 22%로 되어서 직류저항이 증가하는 것이 확인되었다.

또한, 비교예2는, 체적비율이 0.14로 작고, 수지입자의 함유량이 과도하게 적으므로 내부전극과 세라믹 소체가 압접상태로 되는 부분이 많으므로 내부전극과 세라믹 소체 간의 인장응력이 크고, 인덕턴스나 임피던스 등의 전기특성의 저하가 확인되고, 구조결함이 11% 발생하였다.

비교예3은, 평균입경비가 0.20으로 작으므로 수지입자를 도전성 입자의 간극에 밀어넣어 성형밀도를 낮추는 것이 불가능하고, 내부전극과 세라믹 소체가 압접상태로 되는 부분이 많기 때문에 내부전극과 세라믹 소체 간의 인장응력이 크고, 인덕턴스나 임피던스 등의 전기특성의 저하가 확인되고, 구조결함이 3% 발생하였다.

비교예4는, 평균입경비가 1.73으로 크고, 도전성 입자끼리가 접촉할 수 없게 되고, 도전성 입자가 섬형상으로 소결되어 내부전극의 연속성이 저하하고, 내서지시험에서 단선이 생기고, 또한, 내수용성 플럭스시험에서 불량품이 발생하고, 직류저항이 증가하는 것이 확인되었다.

비교예5는 체적비율이 0.43으로 작고, 수지입자의 함유량이 작기 때문에 내부전극과 세라믹 소체가 압접상태로 되는 부분이 많으므로 내부전극과 세라믹 소체 간의 인장응력이 크고, 인덕턴스나 임피던스 등의 전기특성의 저하나 구조결함의 발생이 확인되었다.

이것에 대해서 실시예1~7은 평균입경비가 0.25~1.50, 체적비율이 0.54~1.00이므로 인던턴스나 임피던스 등의 전기특성이 양호하며, 내서지시험이나 내플럭스시험의 결과도 양호하며, 구조결함이 생기지 않는 것이 확인되었다. 또한, 이들 실시예1~7은 단면적비가 86~99%, 공공면적비가 0.1~5.0%, 접촉율이 30%이하이고, 단면적비, 공공면적비 및 접촉율이 상기 범위로 된 적층형 인덕터는 인덕턴스나 임피던스 등의 전기특성이 양호하고, 내서지시험이나 내플럭스시험의 결과도 양호하며, 구조결함도 생기지 않는 것이 확인되었다.

또한, 본 발명자들은, 도 4에 도시된 바와 같이, 실시예1과 비교예2에 관해서 임피던스특성, 및 임피던스를 구성하는 저항(R)과 리액턴스(X)의 특성을 측정하였다. 도면 중, 횡축은 주파수(F)(MHz)를 나타내고, 종축은 임피던스(Z)(=R+jX)(Ω)를 나타내고 있다.

상기 도 4로부터 알 수 있듯이, 실시예1은 비교예2에 비해서 특성이 우수한 것이 확인되었다.

이상 상술한 바와 같이, 본 발명에 관한 적층형 전자부품에 의하면, 간극 내에 있어서의 내부전극의 점유비율의 평균값이 간극에 대해 단면적비로 86~99%인 것에 의해, 내부전극의 연속성을 확보 가능함과 함께, 구조결함이 발생하는 것을 회피할 수 있다. 또한 간극 내에 있어서의 내부전극과 세라믹 소체의 접촉률을 30% 이하로 하는 것에 의해, 인장응력이 완화되고 전기특성의 저하나 구조결함의 발생을 회피하는 것이 가능하다.

그리고 본 발명에 의하면, 상기 접촉률을 15~30%로 하는 것에 의해, 보다 더 인장응력이 완화되고, 전기특성의 저하나 구조결함의 발생을 최대한 회피할 수 있다.

아울러 본 발명에 의하면, 내부전극에 형성된 공공면적의 평균값이 내부전극의 표면적에 대해 0.1~10%인 것에 의해, 내부전극과 세라믹 소체가 압접상태로 되는 것을 최대한 회피할 수 있다.

Claims (3)

1. 세라믹 소체의 내부에 복수의 간극이 열 지어 설치됨과 함께, 상기 간극에 일정의 공극을 구비한 내부전극이 매설된 적층형 전자부품에 있어서,

   상기 간극 내에 있어서 내부전극의 점유비율의 평균값이 상기 간극에 대해서 단면적비로 86~99%이고, 또한 상기 간극 내에 있어서 내부전극과 상기 세라믹 소체의 접촉률이 30% 이하인 것을 특징으로 하는 적층형 전자부품.
2. 제1항에 있어서, 상기 접촉률이 15~30%인 것을 특징으로 하는 적층형 전자부품.
3. 제1항 또는 제2항에 있어서, 상기 내부전극에 형성된 공공면적의 평균값은 상기 내부전극의 표면적에 대해 0.1~10%인 것을 특징으로 하는 적층형 전자부품.

Images