KR100524278B1 - 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스및 전자 기기 - Google Patents

디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스및 전자 기기 Download PDF

Info

Publication number
KR100524278B1
KR100524278B1 KR10-2003-0015346A KR20030015346A KR100524278B1 KR 100524278 B1 KR100524278 B1 KR 100524278B1 KR 20030015346 A KR20030015346 A KR 20030015346A KR 100524278 B1 KR100524278 B1 KR 100524278B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid material
gas
board
layer
Prior art date
Application number
KR10-2003-0015346A
Other languages
English (en)
Other versions
KR20030074378A (ko
Inventor
하세이히로노리
히라이도시미츠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030074378A publication Critical patent/KR20030074378A/ko
Application granted granted Critical
Publication of KR100524278B1 publication Critical patent/KR100524278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B41J2/14233—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/09—Ink jet technology used for manufacturing optical filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 다층 배선 디바이스에서 건조 처리를 행할 때, 높은 작업성을 보유하고, 저비용으로 디바이스를 제조할 수 있는 디바이스 제조 장치를 제공하는 것을 과제로 한다.
디바이스 제조 장치(S)는, 기판(P) 위에 액상 재료를 배치할 수 있는 잉크젯 장치(10)와, 기판(P)에 대하여 소정의 온도로 가열된 가스를 닿게 하는 예비 건조 장치(80)를 구비한다.

Description

디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스 및 전자 기기{DEVICE MANUFACTURING METHOD, DEVICE MANUFACTURING APPARATUS, DEVICE AND ELECTRONIC EQUIPMENT}
본 발명은 기판 위에 적층되는 재료층을 갖는 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스 및 전자 기기에 관한 것이다.
종래부터, 반도체 집적회로 등 미세한 배선 패턴을 갖는 디바이스의 제조 방법으로서 포토리소그래피법이 많이 사용되고 있으나, 잉크젯 방식을 이용한 디바이스의 제조 방법이 주목되고 있다(예를 들어 일본국 특개평11-274671호 공보 및 일본국 특개2000-216330호 공보 참조). 상기 공보에 개시되어 있는 기술은, 패턴 형성면에 패턴 형성용 재료를 함유한 액상 재료를 토출 헤드로부터 토출함으로써 기판 위에 재료층을 적층하고, 다층 배선 디바이스를 형성하는 것이며, 소량 다종 생산에 대응할 수 있다는 점 등에서 매우 효과적이다.
그런데, 종래에 있어서, 다층 배선 디바이스를 제조하는데는, 액상 재료를 기판 위에 배치하는 공정과, 핫플레이트나 전기로 등을 사용하여 상기 배치한 액상 재료를 예비 건조시키는 공정을 번갈아 행함으로써, 복수의 재료층이 적층되고 있다. 그리고, 복수의 재료층이 적층된 기판에 대하여 소성 처리를 행함으로써, 다층 배선 디바이스가 형성된다.
그런데, 종래의 디바이스의 제조 방법에서는 이하에 서술하는 문제가 발생하게 되었다.
종래에 있어서, 기판 위에 액상 재료를 공급하는 공정에는 잉크젯 장치 등의 재료 공급 장치가 사용되고, 기판은 장치의 스테이지에 지지된 상태에서 액상 재료가 공급된다. 한편, 기판 위에 공급된 액상 재료를 건조시키는 공정에는 핫플레이트나 전기로 등의 건조 장치가 사용되고, 기판은 묘화(描畵) 장치의 스테이지로부터 일단 벗어난 후, 건조 장치에 보유되면서 건조 처리된다. 그리고, 건조 처리가 실시된 기판은 묘화 장치의 스테이지에 다시 반송, 지지되어 액상 재료를 공급하는 처리가 이루어진다.
이와 같이, 액상 재료 공급 처리와 건조 처리의 각각을 행할 때, 기판은 서로 다른 스테이지에서 지지되면서 실행되는 구성이다. 이 경우, 기판은 처리에 따라 스테이지로부터 벗어나야만 하고, 예를 들어 재료 공급 장치의 스테이지에 로드할 때마다 재료 공급 장치는 기판에 대한 얼라인먼트 처리를 행해야만 한다. 이 경우, 작업 효율은 저하된다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 다층 배선 디바이스에서 건조 처리를 행할 때, 높은 작업성을 보유하고, 저비용으로 디바이스를 제조할 수 있는 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스 및 전자 기기를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 디바이스의 제조 방법은, 기판 위에 액상 재료를 공급하여 상기 기판 위에 복수의 재료층을 적층하는 공정을 갖는 디바이스의 제조 방법에 있어서, 상기 액상 재료를 상기 기판 위에 배치하는 제막 공정과, 상기 액상 재료가 배치된 상기 기판에 대하여 소정의 온도로 가열된 가스를 닿게 함으로써 상기 액상 재료를 예비 건조시키는 예비 건조 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 기판 위에 배치한 액상 재료를 예비 건조 처리할 때, 액상 재료가 배치된 기판에 대하여 소정의 온도로 가열된 가스를 닿게 하여 예비 건조시키도록 했기 때문에, 예비 건조 처리할 때, 기판을 액상 재료를 배치하기 위한 장치의 스테이지로부터 벗어나게 하지 않아도, 예비 건조를 간단하게 행할 수 있다.
또한, 본 발명의 디바이스의 제조 방법에 있어서, 상기 제막 공정과 상기 예비 건조 공정의 각각을 소정 횟수 행한 후, 상기 기판을 소성하는 소성 공정을 갖는 구성이 채용된다.
이것에 의해, 예비 건조되어 적층된 복수의 재료층으로 다층 배선 디바이스를 제조할 수 있다.
또한, 본 발명의 디바이스의 제조 방법에 있어서, 상기 액상 재료는 소정의 용매 중에 디바이스 형성용 재료를 분산 배치한 것이며, 상기 소정의 온도를 상기 용매에 따라 설정하는 구성이 채용된다.
이것에 의해, 예비 건조 처리에서 적절한 온도로 용매를 액상 재료로부터 효율적으로 제거할 수 있다.
또한, 본 발명의 디바이스의 제조 방법에 있어서, 상기 제막 공정을 상기 액상 재료를 정량적으로 적하할 수 있는 액체방울 토출 장치를 사용하여 행하는 구성이 채용된다.
이것에 의해, 디바이스의 소량 다종 생산이 가능해진다.
또한, 본 발명의 디바이스의 제조 방법은, 기판 위에 액상 재료를 공급하여 상기 기판 위에 복수의 재료층을 적층하는 공정을 갖는 디바이스의 제조 방법에 있어서, 상기 액상 재료를 상기 기판 위에 배치하는 제막 공정과, 상기 액상 재료가 배치된 상기 기판의 표면 위의 가스를 상기 기판에 대하여 상대적으로 이동시킴으로써 상기 액상 재료를 예비 건조시키는 예비 건조 공정을 갖는 것을 특징으로 한다.
이 디바이스의 제조 방법에 의하면, 기판 위에 배치한 액상 재료를 예비 건조 처리할 때, 액체 재료가 배치된 기판의 표면 위의 가스를 기판에 대하여 상대적으로 이동시켜 예비 건조시키도록 했기 때문에, 기판을 액상 재료를 배치하기 위한 장치의 스테이지로부터 벗어나게 하지 않아도, 예비 건조를 간단하게 행할 수 있다. 즉, 기판 표면 위의 가스가 기판에 대하여 상대적으로 이동함으로써, 기판 표면 위의 증기압이 저하되어, 액체 재료의 증발이 진행된다. 또한, 예비 건조 시에 기판의 가열을 반드시 필요로 하지는 않기 때문에, 기판이나 재료에 대한 열 부담이 경감된다.
이 디바이스의 제조 방법에 있어서, 상기 기판에 대하여 소정의 가스를 닿게 함으로써 상기 예비 건조를 행할 수도 있고, 상기 기판을 이동시킴으로써 상기 예비 건조를 행할 수도 있다.
어떤 경우에도, 기판 표면 위의 가스가 기판에 대하여 상대적으로 이동하기 때문에, 액체 재료의 증발이 진행된다.
본 발명의 디바이스 제조 장치는, 기판 위에 액상 재료를 공급할 수 있는 제막 장치를 구비한 디바이스 제조 장치에 있어서, 상기 기판에 대하여 소정의 온도로 가열된 가스를 닿게 하는 예비 건조 장치를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 제막 장치에 의해 기판 위에 설치된 액상 재료를 예비 건조시키는 예비 건조 장치를 기판에 대하여 소정의 온도로 가열된 가스를 닿게 하는 구성으로 했기 때문에, 예비 건조 처리할 때, 기판을 액상 재료를 배치하기 위한 장치의 스테이지로부터 벗어나게 하지 않아도, 예비 건조를 간단하게 행할 수 있다.
또한, 본 발명의 디바이스 제조 장치에 있어서, 상기 예비 건조 장치는, 상기 기판을 지지하는 스테이지와, 상기 스테이지에 지지된 상기 기판에 대하여 상기 가스를 공급할 수 있는 가스 공급부와, 상기 스테이지와 상기 가스 공급부를 상대적으로 이동하는 이동 장치를 구비하는 구성이 채용된다.
이것에 의해, 예를 들어 기판을 주사하면서 건조 처리할 수 있기 때문에, 기판 전체면을 균일하게 효율적으로 예비 건조시킬 수 있다. 또한, 스테이지와 가스 공급부를 접리(接離) 방향으로 이동함으로써, 건조 조건을 용이하게 바꿀 수 있다.
또한, 본 발명의 디바이스 제조 장치에 있어서, 상기 제막 장치는, 상기 액상 재료를 정량적으로 적하할 수 있는 액체방울 토출 장치를 포함하는 구성이 채용된다.
이것에 의해, 디바이스의 소량 다종 생산이 가능해진다.
또한, 본 발명의 디바이스 제조 장치는, 기판 위에 액상 재료를 공급할 수 있는 제막 장치를 구비한 디바이스 제조 장치에 있어서, 상기 기판의 표면 위의 가스를 상기 기판에 대하여 상대적으로 이동시키는 예비 건조 장치를 구비하는 것을 특징으로 한다.
이 디바이스 제조 장치에 의하면, 제막 장치에 의해 기판 위에 설치된 액상 재료를 예비 건조시키는 예비 건조 장치를 기판 표면 위의 가스를 기판에 대하여 상대적으로 이동시키는 구성으로 했기 때문에, 기판을 액상 재료를 배치하기 위한 장치의 스테이지로부터 벗어나게 하지 않아도, 예비 건조를 간단하게 행할 수 있다. 또한, 예비 건조 시에 기판의 가열을 반드시 필요로 하지는 않기 때문에, 기판이나 재료에 대한 열 부담이 경감된다. 또한, 가열용 장치를 생략하는 것이 가능해져, 비용의 저감화가 도모된다.
본 발명의 디바이스는, 상기 기재된 디바이스 제조 장치에 의해 제조된 것을 특징으로 한다.
본 발명에 의하면, 본 발명의 디바이스 제조 장치에 의해 제조되었기 때문에, 저비용으로 저렴한 디바이스가 제공된다.
본 발명의 전자 기기는, 상기 기재된 디바이스가 탑재된 것을 특징으로 한다.
본 발명에 의하면, 저비용으로 저렴한 전자 기기가 제공된다.
여기서, 본 발명에서의 액체방울 토출 장치는 토출 헤드를 구비한 잉크젯 장치를 포함한다. 잉크젯 장치의 토출 헤드는, 잉크젯법에 의해 액상 재료를 정량적으로 토출할 수 있고, 예를 들어 1∼300나노그램의 액상 재료(유동체)를 정량적으로 단속(斷續)하여 적하할 수 있는 장치이다.
재료층의 적층 방법으로서 잉크젯 방식을 채용함으로써, 저렴한 설비에 의해 재료층을 임의의 위치에 임의의 두께로 배치할 수 있다.
또한, 액체방울 토출 장치로서는, 디스펜서 장치일 수도 있다.
잉크젯 방식으로서는, 압전체 소자의 체적 변화에 따라 유동체(액상 재료)를 토출시키는 피에조젯 방식일 수도 있고, 열의 인가에 의해 급격하게 기포가 발생함으로써 유동체를 토출시키는 방식일 수도 있다.
여기서, 유동체는 토출 헤드의 노즐로부터 토출 가능(적하 가능)한 점도를 구비한 매체를 의미한다. 수성이든 유성이든 상관없다. 노즐 등으로부터 토출할 수 있는 유동성(점도)을 구비하고 있으면 충분하고, 고체 물질이 혼입되어 있어도 전체적으로 유동체이면 된다. 또한, 유동체에 함유되는 재료는, 용매 중에 미립자로서 분산된 것 이외에, 융점 이상으로 가열되어 용해된 것일 수도 있고, 용매 이외에 염료나 안료 그 밖의 기능성 재료를 첨가한 것일 수도 있다. 또한, 배선 패턴(전기 회로)은 회로 소자간의 전기적인 협동 관계에 의해 성립되는 부재로서, 특정한 전기적 특징이나 일정한 전기적 특성을 갖는 것이다. 또한, 기판은 플랫 기판을 가리키는 것 이외에, 곡면 형상의 기판일 수도 있다. 또한, 패턴 형성면의 경도가 단단할 필요는 없고, 유리나 플라스틱, 금속 이외에, 필름, 종이, 고무 등과 같이 가요성을 갖는 것의 표면일 수도 있다.
이하, 본 발명의 디바이스 제조 장치에 대해서 도 1 내지 도 3을 참조하면서 설명한다. 도 1은 본 발명의 디바이스 제조 장치를 나타내는 개략 사시도이고, 도 2 및 도 3은 토출 헤드를 나타내는 도면이다.
도 1에 있어서, 디바이스 제조 장치(S)는 기판(P) 위에 액상 재료를 배치할 수 있는 제막 장치(10)와, 기판(P) 위에 배치된 액상 재료를 예비 건조시키는 예비 건조 장치(80)를 구비하고 있다. 제막 장치(10)는, 소정의 패턴으로 액상 재료를 공급할 수 있는 액체방울 토출 장치(잉크젯 장치)이다.
또한, 이하의 설명에서는 제막 장치(10)를 잉크젯 장치로서 설명하나, 특별히 잉크젯 장치에 한정되는 것이 아니라, 기판(P) 위에 액상 재료를 배치할 수 있는 것이면 되고, 예를 들어 스크린 인쇄법에 의해 기판(P) 위에 액상 재료를 배치할 수도 있다.
도 1에 있어서, 제막 장치(10)는 베이스(12)와, 베이스(12) 위에 설치되어 기판(P)을 지지하는 스테이지(ST)와, 베이스(12)와 스테이지(ST) 사이에 개재되어 스테이지(ST)를 이동 가능하게 지지하는 제 1 이동 장치(이동 장치)(14)와, 스테이지(ST)에 지지되어 있는 기판(P)에 대하여 소정의 재료를 함유하는 액상 재료, 유동체를 정량적으로 토출(적하)할 수 있는 토출 헤드(액체방울 토출 장치)(20)와, 토출 헤드(20)를 이동 가능하게 지지하는 제 2 이동 장치(16)를 구비하고 있다. 베이스(12) 위에는 중량 측정 장치로서의 전자 천칭(도시 생략)과, 캡핑 유닛(22)과, 클리닝 유닛(24)이 설치되어 있다.
또한, 디바이스 제조 장치(S)는, 스테이지(ST)에 지지되어 있는 기판(P)에 대하여 소정의 온도로 가열된 가스를 내뿜어 닿게 하는 예비 건조 장치(80)를 구비하고 있다. 예비 건조 장치(80)에는 가열된 가스를 기판(P)에 대하여 공급하기 위한 가스 공급부(81)가 설치되어 있고, 이 가스 공급부(81)가 스테이지(ST)에 지지되어 있는 기판(P)에 대하여 대향하는 위치에 설치되어 있다.
그리고, 토출 헤드(20)의 액상 재료의 토출 동작이나, 가열 가스 공급부(81)의 가스 공급 동작, 제 1 이동 장치(14) 및 제 2 이동 장치(16)의 이동 동작을 포함하는 디바이스 제조 장치(S)의 동작은 제어장치(CONT)에 의해 제어된다.
여기서, 도 1에는 토출 헤드(20)가 1개만 도시되어 있으나, 잉크젯 장치(10)에는 복수의 토출 헤드(20)가 설치되어 있고, 이들 복수의 토출 헤드(20)의 각각으로부터 이종 또는 동종의 액상 재료가 토출되도록 되어 있다.
제 1 이동 장치(14)는 베이스(12) 위에 설치되어 있고, Y축 방향을 따라 위치 결정되어 있다. 제 2 이동 장치(16)는 지주(支柱)(16A, 16A)를 이용하여 베이스(12)에 대하여 세워 부착되어 있고, 베이스(12)의 후방부(12A)에서 부착되어 있다. 제 2 이동 장치(16)의 X축 방향(제 2 방향)은 제 1 이동 장치(14)의 Y축 방향(제 1 방향)과 직교하는 방향이다. 여기서, Y축 방향은 베이스(12)의 전방부(12B)와 후방부(12A) 방향에 따른 방향이다. 이것에 대하여, X축 방향은 베이스(12)의 좌우 방향에 따른 방향이며, 각각 수평이다. 또한, Z축 방향은 X축 방향 및 Y축 방향에 수직인 방향이다.
제 1 이동 장치(14)는, 예를 들어 리니어 모터에 의해 구성되고, 가이드 레일(40, 40)과, 이 가이드 레일(40)을 따라 이동 가능하게 설치되어 있는 슬라이더(42)를 구비하고 있다. 이 리니어 모터 형식의 제 1 이동 장치(14)의 슬라이더(42)는, 가이드 레일(40)을 따라 Y축 방향으로 이동하여 위치 결정할 수 있다.
또한, 슬라이더(42)는 Z축 회전(θz)용 모터(44)를 구비하고 있다. 이 모터(44)는, 예를 들어 다이렉트 드라이브 모터이며, 모터(44)의 로터는 스테이지(ST)에 고정되어 있다. 이것에 의해, 모터(44)에 통전(通電)함으로써 로터와 스테이지(ST)는 θz 방향을 따라 회전하여 스테이지(ST)를 인덱스(회전 산출)할 수 있다. 즉, 제 1 이동 장치(14)는 스테이지(ST)를 Y축 방향(제 1 방향) 및 θz 방향으로 이동할 수 있다.
스테이지(ST)는 기판(P)을 보유하고, 소정의 위치에 위치 결정하는 것이다. 또한, 스테이지(ST)는 흡착 보유 장치(50)를 갖고 있어, 흡착 보유 장치(50)가 작동함으로써, 스테이지(ST)의 구멍(46A)을 통하여 기판(P)을 스테이지(ST) 위에 흡착하여 보유한다.
제 2 이동 장치(16)는 리니어 모터에 의해 구성되고, 지주(16A, 16A)에 고정된 칼럼(16B)과, 이 칼럼(16B)에 지지되어 있는 가이드 레일(62A)과, 가이드 레일(62A)을 따라 X축 방향으로 이동 가능하게 지지되어 있는 슬라이더(60)를 구비하고 있다. 슬라이더(60)는 가이드 레일(62A)을 따라 X축 방향으로 이동하여 위치 결정할 수 있고, 토출 헤드(20)는 슬라이더(60)에 부착되어 있다.
토출 헤드(20)는 요동 위치 결정 장치로서의 모터(62, 64, 66, 68)를 갖고 있다. 모터(62)를 작동하면, 토출 헤드(20)는 Z축을 따라 상하 이동하여 위치 결정할 수 있다. 이 Z축은 X축과 Y축에 대하여 각각 직교하는 방향(상하 방향)이다. 모터(64)를 작동하면, 토출 헤드(20)는 Y축 회전의 β 방향을 따라 요동하여 위치 결정할 수 있다. 모터(66)를 작동하면, 토출 헤드(20)는 X축 회전의 γ 방향으로 요동하여 위치 결정할 수 있다. 모터(68)를 작동하면, 토출 헤드(20)는 Z축 회전의 α 방향으로 요동하여 위치 결정할 수 있다. 즉, 제 2 이동 장치(16)는, 토출 헤드(20)를 X축 방향(제 1 방향) 및 Z축 방향으로 이동 가능하게 지지하는 동시에, 이 토출 헤드(20)를 θx 방향, θy 방향, θz 방향으로 이동 가능하게 지지한다.
이와 같이, 도 1의 토출 헤드(20)는 슬라이더(60)에서 Z축 방향으로 직선 이동하여 위치 결정할 수 있고, α, β, γ를 따라 요동하여 위치 결정할 수 있으며, 토출 헤드(20)의 액상 재료 토출면(20P)은 스테이지(ST) 측의 기판(P)에 대하여 위치 또는 자세를 정확하게 조정할 수 있다. 또한, 토출 헤드(20)의 액상 재료 토출면(20P)에는 액상 재료를 토출하는 복수의 노즐이 설치되어 있다.
도 2는 토출 헤드(20)를 나타내는 분해 사시도이다. 도 2에 나타낸 바와 같이, 토출 헤드(20)는 노즐(211)을 갖는 노즐 플레이트(210)와, 진동판(230)을 갖는 압력실 기판(220)과, 이들 노즐 플레이트(210)와 진동판(230)을 끼워 넣어 지지하는 하우징(250)을 구비하고 있다. 토출 헤드(20)의 주요부 구조는, 도 3의 사시도 일부 단면도에 나타낸 바와 같이, 압력실 기판(220)을 노즐 플레이트(210)와 진동판(230)에 의해 사이에 끼워 넣은 구조를 구비한다. 노즐 플레이트(210)에는, 압력실 기판(220)과 접합되었을 때에 공동(cavity)(압력실)(221)에 대응하게 되는 위치에 노즐(211)이 형성되어 있다. 압력실 기판(220)에는, 실리콘 단결정 기판 등을 에칭함으로써, 각각이 압력실로서 기능할 수 있도록 공동(221)이 복수 설치되어 있다. 공동(221)끼리의 사이는 측벽(격벽)(222)에 의해 분리되어 있다. 각 공동(221)은 공급구(224)를 거쳐서 공통의 유로인 리저버(223)에 연결되어 있다. 진동판(230)은, 예를 들어 열산화막 등에 의해 구성된다. 진동판(230)에는 액상 재료 탱크구(231)가 설치되고, 도시하지 않은 탱크(유동체 수용부)로부터 파이프(유로)를 통하여 임의의 액상 재료를 공급할 수 있도록 구성되어 있다. 진동판(230) 위의 공동(221)에 상당하는 위치에는 압전체 소자(240)가 형성되어 있다. 압전체 소자(240)는 PZT 소자 등의 압전성 세라믹스의 결정을 상부 전극 및 하부 전극(도시 생략)에 의해 사이에 끼운 구조를 구비한다. 압전체 소자(240)는 제어장치(CONT)로부터 공급되는 토출 신호에 대응하여 체적 변화를 발생할 수 있도록 구성되어 있다.
토출 헤드(20)로부터 액상 재료를 토출하기 위해서는, 우선, 제어장치(CONT)가 액상 재료를 토출시키기 위한 토출 신호를 토출 헤드(20)에 공급한다. 액상 재료는 토출 헤드(20)의 공동(221)에 유입되고 있으며, 토출 신호가 공급된 토출 헤드(20)에서는, 그 압전체 소자(240)가 그 상부 전극과 하부 전극 사이에 인가되는 전압에 의해 체적 변화를 발생한다. 이 체적 변화는 진동판(230)을 변형시키고, 공동(221)의 체적을 변화시킨다. 그 결과, 그 공동(221)의 노즐(211)로부터 액상 재료의 액체방울이 토출된다. 액상 재료가 토출된 공동(221)에는 토출에 의해 감소된 액상 재료가 새롭게 탱크로부터 공급된다.
또한, 상기 토출 헤드는 압전체 소자에 체적 변화를 발생시켜 액상 재료를 토출시키는 구성이었으나, 발열체에 의해 액상 재료에 열을 가하여 그 팽창에 의해 액체방울을 토출시키는 것과 같은 헤드 구성일 수도 있다.
전자 천칭(도시 생략)은, 토출 헤드(20)의 노즐로부터 토출된 액체방울 한 방울의 중량을 측정하여 관리하기 위해, 예를 들어 토출 헤드(20)의 노즐로부터 5000방울분의 액체방울을 받는다. 전자 천칭은, 이 5000방울의 액체방울 중량을 5000이라는 숫자로 나눔으로써, 한 방울의 액체방울 중량을 정확하게 측정할 수 있다. 이 액체방울의 측정량에 의거하여, 토출 헤드(20)로부터 토출하는 액체방울의 양을 최적으로 조정할 수 있다.
클리닝 유닛(24)은, 토출 헤드(20)의 노즐 등의 클리닝을 디바이스 제조 공정 중이나 대기 시에 정기적으로 또는 수시로 행할 수 있다. 캡핑 유닛(22)은, 토출 헤드(20)의 액상 재료 토출면(20P)이 건조하지 않도록 하기 위해, 디바이스를 제조하지 않는 대기 시에 이 액상 재료 토출면(20P)에 캡을 씌우는 것이다.
토출 헤드(20)가 제 2 이동 장치(16)에 의해 X축 방향으로 이동함으로써, 토출 헤드(20)를 전자 천칭, 클리닝 유닛(24) 또는 캡핑 유닛(22)의 상부에 선택적으로 위치 결정시킬 수 있다. 즉, 디바이스 제조 작업의 도중일지라도, 토출 헤드(20)를, 예를 들어 전자 천칭 측으로 이동하면, 액체방울의 중량을 측정할 수 있다. 또한, 토출 헤드(20)를 클리닝 유닛(24) 위로 이동하면, 토출 헤드(20)의 클리닝을 행할 수 있다. 토출 헤드(20)를 캡핑 유닛(22) 위로 이동하면, 토출 헤드(20)의 액상 재료 토출면(20P)에 캡을 부착하여 건조를 방지한다.
즉, 이들 전자 천칭, 클리닝 유닛(24) 및 캡핑 유닛(22)은 베이스(12) 위의 후방단측이면서 토출 헤드(20)의 이동 경로 바로 아래에 스테이지(ST)와 이간하여 배치되어 있다. 스테이지(ST)에 대한 기판(P)의 재료 공급 작업 및 재료 배출 작업은 베이스(12)의 전방단측에서 실행되기 때문에, 이들 전자 천칭, 클리닝 유닛(24) 또는 캡핑 유닛(22)에 의해 작업에 지장을 초래하지는 않는다.
기판(P)은, 상면에 배선 패턴(전기 회로)이 형성되는 패턴 형성 영역을 갖고 있다. 그리고, 배선 패턴을 형성하기 위해, 기판(P)의 패턴 형성 영역에 대하여 토출 헤드(20)로부터 액상 재료가 토출된다. 액상 재료는 배선 패턴을 형성하기 위해, 소정의 용매에 예를 들어 금속 재료 등의 디바이스 형성용 재료를 분산시킨 것이다.
도 1로 되돌아 가서, 예비 건조 장치(80)는 지주(82A, 82A)와, 지주(82A, 82A)에 고정된 칼럼(82B)을 갖고 있다. 가스 공급부(81)는 칼럼(82B)에 제 3 이동 장치(이동 장치)(83)를 거쳐서 지지되어 있다. 제 3 이동 장치(83)는, 예를 들어 에어 실린더에 의해 구성되어 있고, 가스 공급부(81)를 Z축 방향으로 상하 이동 가능하게 지지하고 있다. 가스 공급부(81)는 X축 방향을 길이 방향으로 하고 있으며, 아래쪽(-Z축 방향)을 향하는 가스 공급용 노즐을 상기 길이 방향을 따라 복수 구비하고 있다. 따라서, 가스 공급부(81)로부터의 가스는 아래쪽을 향하여 방출된다.
제 1 이동 장치(14)의 가이드 레일(40)은 예비 건조 장치(80)의 가스 공급부(81) 아래쪽까지 연장되어 있고, 기판(P)을 지지하는 스테이지(ST)는 가스 공급부(81)의 아래쪽까지 이동할 수 있도록 설치되어 있다. 따라서, 스테이지(ST)에 의해 기판(P)을 가스 공급부(81)의 아래쪽까지 이동함으로써, 가스 공급부(81)로부터의 가스는 기판(P)에 대하여 위쪽으로부터(바로 위로부터) 닿도록 되어 있다.
가스 공급부(81)의 가스 공급용 노즐에는 가스 공급원(도시 생략)이 고무 등의 가요성을 갖는 배관(유로)을 통하여 접속되어 있다. 가스 공급원에는 가열 장치가 설치되어 있고, 가스 공급원으로부터는 가열 장치에 의해 소정의 온도로 가열된 가스가 가스 공급부(81)에 공급된다. 가열 장치는 제어장치(CONT)에 의해 제어되도록 되어 있고, 가스 공급부(81)의 가스 공급용 노즐로부터는 가열 장치에 의해 소정의 온도로 가열된 가스가 스테이지(ST)에 지지되어 있는 기판(P)에 내뿜어 지도록 되어 있다.
다음으로, 상술한 디바이스 제조 장치(S)를 사용하여 기판(P) 위에 복수의 재료층을 적층하는 순서에 대해서 도 4의 플로차트를 참조하면서 설명한다.
우선, 기판(P)이 스테이지(ST)에 로드된다. 스테이지(ST)는 기판(P)을 흡착 보유 장치(50)에 의해 흡착 보유한다. 제어장치(CONT)는, 기판(P)을 지지한 스테이지(ST)를 토출 헤드(20)에 대하여 얼라인먼트한다(스텝 SP1).
즉, 제어장치(CONT)는 제 1 이동 장치(14)나 모터(44)를 이용하여 스테이지(ST)를 소정 위치에 위치 결정하는 동시에, 제 2 이동 장치(16) 또는 모터(62, 64, 66, 68)를 이용하여 토출 헤드(20)를 소정 위치에 위치 결정한다. 기판(P)을 지지한 스테이지(ST)는 토출 헤드(20)의 아래쪽에 배치된다.
제어장치(CONT)는, 얼라인먼트 처리된 기판(P)에 대하여 토출 헤드(20)로부터 제 1 액상 재료를 토출한다(스텝 SP2).
제어장치(CONT)는, 스테이지(ST) 및 토출 헤드(20)를 상대적으로 이동하면서 토출 헤드(20)로부터 제 1 액상 재료를 토출하고, 기판(P) 위에 제 1 액상 재료를 소정의 패턴으로 배치한다. 기판(P) 위에는 제 1 액상 재료의 패턴이 형성(제막)된다.
제어장치(CONT)는 가스 공급부(81)로부터 가열된 가스를 방출한다. 이 때, 가스 공급부(81)로부터의 가스 온도는 제 1 액상 재료의 용매에 따라 설정되어 있다(스텝 SP3).
즉, 가스 온도는 가스를 제 1 액상 재료에 내뿜는 것에 의해 액상 재료에 함유되어 있는 용매를 제거할 수 있을 정도로 미리 설정되어 있다. 제어장치(CONT)에는 프로세스에 관한 정보, 즉 제 1 액상 재료에 사용되고 있는 용매의 비점(沸点)에 관한 정보가 미리 기억되어 있고, 제어장치(CONT)는 이 기억되어 있는 정보에 의거하여 가스의 온도를 설정한다.
본 실시형태에서는, 가스 공급부(81)로부터 공급되는 가스의 온도는 약 100℃로 설정되어 있다. 그리고, 액상 재료에 함유되어 있는 용매의 비점이 높을 경우에는, 가스 공급부(81)로부터 방출하는 가스의 온도를 용매에 따라 높게 설정하면 된다. 한편, 액상 재료에 함유되어 있는 용매의 비점이 낮을 경우에는, 가스의 온도를 용매에 따라 낮게 설정할 수 있다. 가스의 온도를 용매에 따라 가능한 한 낮게 설정함으로써, 기판이나 재료에 대한 부담을 저감시킬 수 있다.
이어서, 제어장치(CONT)는 액상 재료가 배치된 기판(P)을 지지하고 있는 스테이지(ST)를 제 1 이동 장치(14)에 의해 -Y축 방향으로 이동하여, 예비 건조 장치(80)의 가스 공급부(81) 근방까지 이동한다. 그리고, 제어장치(CONT)는 스테이지(ST)를 Y축 방향으로 이동하면서, 가스 공급부(81)로부터 소정의 온도로 가열되어 있는 가스를 기판(P)에 대하여 바로 위로부터 닿게 하여, 제 1 액상 재료에 대한 예비 건조(예비 소성)를 행한다(스텝 SP4).
즉, 기판(P)에는 Y축 방향으로 주사하면서 가열된 가스가 내뿜어진다. 이렇게 함으로써, 기판(P) 전체면에 대하여 균일하게 가스를 닿게 할 수 있다. 여기서, 제 1 액상 재료의 제막 공정(스텝 SP2)으로부터 제 1 액상 재료에 대한 예비 건조 공정(스텝 SP4)으로 이행할 때, 기판(P)은 스테이지(ST)로부터 벗어나지 않는다(도 5의 모식도 참조).
제 1 액상 재료에 대한 예비 건조 공정에서, 스테이지(ST)의 이동 속도(즉, 기판(P)의 주사 속도)는 제어장치(CONT)에 의해 최적으로 제어된다. 제어장치(CONT)는 사용되는 재료나 기판(P)의 재질 등에 따라, 최적의 주사 속도, 즉, 기판(P)에 대하여 가스를 내뿜는 시간을 설정한다. 또한, 기판(P)에 닿게 하는 가스의 풍속도 재료나 기판에 따라 최적으로 설정되어 있다. 이 때, 제어장치(CONT)는 가스를 닿게 함으로써 기판(P) 위에 설치되어 있는 액상 재료가 움직여 버리지 않을 정도로 가스 풍속이나 송풍 시간을 최적으로 설정한다.
즉, 제어장치(CONT)는 기판(P)에 대하여 닿게하는 가스의 온도, 풍속, 시간, 및 풍량 등의 각 파라미터를 액상 재료의 용매, 재료 물성, 기판에 따라 최적으로 제어한다. 제어장치(CONT)는, 기억되어 있는 프로세스에 관한 정보(사용되는 용매 물성, 재료 물성, 기판 물성 등)에 의거하여 제어를 행한다.
여기서, 가스 공급부(81)는 제 3 이동 장치(83)에 의해 Z축 방향으로 이동 가능하게 설치되어 있기 때문에, 제어장치(CONT)는 기판(P)의 두께나, 또는 액상 재료의 용매, 재료 물성 등에 따라, 예를 들어 재료에 손상을 주지 않을 정도로, 또는 액상 재료가 움직여버리지 않을 정도로 제 3 이동 장치(83)를 이용하여 가스 공급부(81)와 기판(P)의 거리를 조정하면서 예비 건조시킬 수 있다.
제 1 액상 재료에 대한 제 1 예비 건조 공정을 행하면, 제어장치(CONT)는 스테이지(ST)를 +Y축 방향으로 이동하고, 토출 헤드(20)를 이용하여 기판(P)에 대하여 제 2 액상 재료의 제막 공정(묘화 공정)을 행한다(스텝 SP5).
여기서, 제 1 액상 재료에 대한 예비 건조 공정(스텝 SP4)으로부터 제 2 액상 재료의 제막 공정(스텝 SP5)로 이행할 때, 기판(P)은 스테이지(ST)로부터 벗어나지 않는다.
제 2 액상 재료의 제막 공정을 종료하면, 제어장치(CONT)는 스테이지(ST)를 예비 건조 장치(80)에 이동하고, 스테이지(ST)를 Y축 방향으로 이동하면서 제 2 액상 재료에 대한 예비 건조 공정을 행한다(스텝 SP6).
여기서, 제 2 액상 재료의 제막 공정(스텝 SP5)으로부터 제 2 액상 재료에 대한 예비 건조 공정(스텝 SP6)으로 이행할 때, 기판(P)은 스테이지(ST)로부터 벗어나지 않는다.
제어장치(CONT)는 기판(P)에 대하여 닿게 하는 가스의 온도, 풍속, 시간(스테이지(ST)의 주사 속도), 및 풍량 등의 각 파라미터를 제 2 액상 재료의 용매, 재료 물성, 기판에 따라 최적으로 제어한다. 제어장치(CONT)는 상기 기억되어 있는 프로세스에 관한 정보에 의거하여 제어를 행한다.
또한, 이 경우에서도, 제어장치(CONT)는 제 3 이동 장치(83)를 이용하여 가스 공급부(81)와 기판(P)의 거리를 조정하면서 예비 건조시킬 수 있다.
이상과 같이 하여, 액상 재료를 기판(P) 위에 배치하는 제막 공정과, 액상 재료가 배치된 기판(P)에 대하여 소정의 온도로 가열된 가스를 닿게 함으로써, 액상 재료로부터 용매를 제거하는 예비 건조 공정을 복수회 행하면, 이 기판(P)에 대하여 소성 공정이 실행된다(스텝 SP7).
소성 공정에서는, 스테이지(ST)로부터 기판(P)이 벗어나, 핫플레이트나 전기로, 적외선로 등의 소성 장치에 반송된다. 기판(P)은 상기 소성 장치에 의해, 예를 들어 300℃ 이상의 온도에서 30분 이상 가열됨으로써, 소성된다. 또한, 소성 장치는, 처음에는 실온(25℃ 정도)으로 설정되어 있고, 소성되어야 할 기판(P)은 실온 상태의 소성 장치에 배치된다. 그리고, 기판(P)은 승온 온도를, 예를 들어 10℃/분 이하로 설정하여 승온되고, 300℃ 이상으로 되면 일정 온도로 설정되어, 예를 들어 30분 가열된다. 그 후, 냉각 속도를, 예를 들어 10℃/분 이하로 설정하여 강온되어, 실온으로 된 시점에서 기판(P)은 소성 장치로부터 반출된다.
이렇게 하여, 기판(P) 위에는 복수의 재료층이 적층되어, 다층 배선 패턴이 형성된다.
상술한 바와 같이, 기판(P) 위에 배치한 액상 재료로부터 용매를 제거하기 위한 예비 건조 처리를 행할 때, 액상 재료가 설치된 기판(P)에 대하여 소정의 온도로 가열된 가스를 닿게 하여 예비 건조시키도록 했기 때문에, 예비 건조 처리할 때, 기판(P)을 스테이지(ST)로부터 벗어나게 하지 않아도, 예비 건조를 간단한 구성으로 간단하게 행할 수 있다. 따라서, 작업 효율을 향상시킬 수 있는 동시에, 비용의 저감화를 실현할 수 있다.
또한, 상기 실시형태에서, 가스 공급부(81)의 노즐은 고정되어 있도록 설명했으나, 노즐의 방향을 이동 가능하게 하고, 기판(P)에 대하여 가스를 닿게 하는 각도를 가변으로 할 수도 있다. 또한, 노즐 대신에(또는 노즐의 선단에) 다공질체를 배치하고, 이 다공질체를 통하여 기판(P)에 대하여 가스를 닿게 하도록 할 수도 있다. 이렇게 함으로써, 기판(P)에 대하여 가스를 균일하게 닿게 할 수 있다.
상기 실시형태에서는, 기판(P)을 스테이지(ST)에 의해 이동시키면서 가스를 닿게 하도록 설명했으나, 예비 건조 장치(80) 측을 이동하도록 할 수도 있음은 물론이다. 스테이지(ST)와 예비 건조 장치(80)의 양쪽을 이동하도록 할 수도 있다. 또한, 가스 공급부(81)를 Z축 방향으로 이동함으로써 기판(P)과 가스 공급부(81)의 거리를 조정하도록 설명했으나, 스테이지(ST)를 Z축 방향으로 이동 가능하게 설치하고, 스테이지(ST)를 Z축 방향으로 이동함으로써 기판(P)과 가스 공급부(81)의 거리를 조정하도록 할 수도 있다. 물론, 스테이지(ST)와 가스 공급부(81)의 양쪽을 Z축 방향으로 이동할 수도 있다.
또한, 상기 실시형태에서는, 가열 장치에 의해 가열한 가스를 기판에 닿게 함으로써 예비 건조를 행하고 있으나, 예비 건조는 반드시 열을 필요로 하지는 않는다. 즉, 기판 위에 배치한 액상 재료를 예비 건조 처리할 때, 기판을 가열하지 않고, 액체 재료가 배치된 기판의 표면 위의 가스를 기판에 대하여 상대적으로 이동시킴으로써 예비 건조를 행할 수도 있다.
구체적으로는, 예를 들어 가열하고 있지 않은 가스를 기판에 대하여 닿게 하면 좋다. 공급하는 가스로서는, 예를 들어 공기 이외에, 질소 가스 등의 액체 재료에 대하여 불활성인 불활성 가스가 사용된다. 가스의 온도는, 예를 들어 기판이 배치되어 있는 환경의 온도와 동일한 정도이다. 이것에 의해, 기판 표면 위의 가스(공기)가 기판에 대하여 상대적으로 이동하고, 기판 표면 위의 증기압이 저하되어, 액체 재료의 증발이 진행된다.
또는, 단순히 기판을 장치 위에서 이동시키는 것만으로도 된다. 즉, 예를 들어 기판을 소정 영역 내에서 왕복 이동시킴으로써, 기판 표면 위의 가스(공기)가 기판에 대하여 상대적으로 이동하고, 기판 표면 위의 증기압이 저하되어, 액체 재료의 증발이 진행된다. 물론, 가열하고 있지 않은 가스를 기판에 대하여 닿게 하면서, 기판을 이동시킬 수도 있다. 이것에 의해, 액체 재료의 증발이 더 진행된다. 또한, 기판 표면 위의 분위기를 감압하는 것에 의해서도 액체 재료의 증발을 촉진시킬 수 있다.
이와 같이, 액체 재료가 배치된 기판 표면 위의 가스를 기판에 대하여 상대적으로 이동시킴으로써, 예비 건조 시에서의 기판의 가열이 회피된다. 예비 건조에서는, 액체 재료를 중첩하여 배치하는 것을 목적으로 하여, 앞서 기판 위에 배치된 액체 재료의 용제를 어느 정도 제거할 수 있으면 충분하고, 열을 이용하지 않아도 단시간에서의 건조 처리가 가능하다.
예비 건조 처리 시의 기판의 가열이 회피됨으로써, 기판이나 재료에 대한 열 부담이 경감된다. 예를 들면, 기판의 온도 상승은 기판의 열 변형을 초래하기 쉽고, 패턴의 치수 오차의 원인으로 되는 등, 품질의 저하를 초래할 가능성이 있다. 따라서, 디바이스의 처리 과정에서 가열을 필요로 하는 프로세스가 경감됨으로써, 열에 의한 제품의 품질 저하가 억제된다. 특히, 기판이 대형일 경우, 열 변형(왜곡, 휨 등)이 크게 발생하기 쉬워, 상술한 비가열식의 예비 건조가 유리하다. 또는, 엄밀한 온도 제어를 필요로 하는 처리의 경우에도, 상기 비가열식 예비 건조에 의해, 제어에 따른 부담이 경감된다. 또한, 환경 온도를 크게 변화시키지 않기 때문에, 프로세스 상의 열에 의한 결점이 경감된다.
또한, 예비 건조 처리 시의 열이 불필요해짐으로써, 가열 장치의 생략화 등, 장치의 소형화 및 비용의 저감화가 도모된다.
다음으로, 상술한 구성을 갖는 디바이스 제조 장치(S)를 사용하여, 기판(P)에 대하여 토출 헤드(20)로부터 액상 재료를 토출하여 기판(P) 위에 복수의 재료층을 적층함으로써, 기판(P)에 적층 배선 패턴을 형성하는 방법의 일례에 대해서 설명한다.
이하의 설명에서는, 일례로서 유기 EL(일렉트로루미네선스) 표시 디바이스 및 이것을 구동하는 TFT(박막트랜지스터)를 제조하는 순서를 나타낸다.
EL 표시 디바이스는, 형광성의 무기 및 유기 화합물을 함유하는 박막을 음극과 양극에 의해 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴으로써 여기자(엑시톤)를 생성시키며, 이 엑시톤이 비활성(失活)일 때의 광의 방출(형광 및 인광)을 이용하여 발광시키는 소자이다.
여기서, 상술한 바와 같이, 잉크젯 장치(10)는 토출 헤드(20)를 복수 구비하고 있으며, 각 토출 헤드로부터는 각각 서로 다른 재료를 함유하는 액상 재료가 토출되도록 되어 있다. 액상 재료는, 재료를 미립자 형상으로 하여 용매 및 바인더를 사용하여 페이스트화한 것으로서, 토출 헤드(20)가 토출 가능한 점도(예를 들어 50cps 이하)로 설정되어 있다. 그리고, 기판(P)에 대하여 이들 복수의 토출 헤드 중의 제 1 토출 헤드로부터 제 1 재료를 함유하는 액상 재료를 토출한 후 이것을 예비 건조(예비 소성)시키고, 이어서 제 2 토출 헤드로부터 제 2 재료를 함유하는 액상 재료를 제 1 재료층에 대하여 토출한 후 이것을 예비 건조(예비 소성)시키며, 이하, 복수의 토출 헤드를 사용하여 동일한 처리를 행함으로써, 기판(P) 위에 복수의 재료층이 적층되어, 다층 배선 패턴이 형성되도록 되어 있다.
도 6, 도 7, 도 8은 유기 일렉트로루미네선스 소자를 사용한 액티브 매트릭스형 표시 장치의 일례를 나타내는 도면으로서, 도 6은 유기 EL 표시 장치의 회로도, 도 7은 대향 전극이나 유기 일렉트로루미네선스 소자를 제거한 상태에서의 화소부의 확대 평면도이다.
도 6에 나타낸 회로도와 같이, 이 유기 EL 표시 장치(DS)는 기판 위에, 복수의 주사선(131)과, 이들 주사선(131)에 대하여 교차하는 방향으로 연장되는 복수의 신호선(132)과, 이들 신호선(132)에 병렬로 연장되는 복수의 공통 급전선(133)이 각각 배선된 것이며, 주사선(131) 및 신호선(132)의 각 교점마다 화소(AR)가 설치되어 구성된 것이다.
신호선(132)에 대해서는, 시프트 레지스터, 레벨 시프터, 비디오 라인, 아날로그 스위치를 구비하는 데이터선 구동 회로(90)가 설치되어 있다.
한편, 주사선(131)에 대해서는, 시프트 레지스터 및 레벨 시프터를 구비하는 주사선 구동 회로(100)가 설치되어 있다. 또한, 화소 영역(AR)의 각각에는 주사선(131)을 통하여 주사 신호가 게이트 전극에 공급되는 제 1 박막트랜지스터(322)와, 이 제 1 박막트랜지스터(322)를 통하여 신호선(132)으로부터 공급되는 화상 신호를 보유하는 보유 용량(cap)과, 보유 용량(cap)에 의해 보유된 화상 신호가 게이트 전극에 공급되는 제 2 박막트랜지스터(324)와, 이 제 2 박막트랜지스터(324)를 통하여 공통 급전선(133)에 전기적으로 접속했을 때에 공통 급전선(133)으로부터 구동 전류가 유입되는 화소 전극(323)과, 이 화소 전극(양극)(323)과 대향 전극(음극)(522) 사이에 끼워 넣어지는 발광부(발광층)(360)가 설치되어 있다.
이러한 구성을 기본으로 하여, 주사선(131)이 구동되어 제 1 박막트랜지스터(322)가 온으로 되면, 그 때의 신호선(132)의 전위가 보유 용량(cap)에 보유되고, 그 보유 용량(cap)의 상태에 따라, 제 2 박막트랜지스터(324)의 도통 상태가 결정된다. 그리고, 제 2 박막트랜지스터(324)의 채널을 통하여 공통 급전선(133)으로부터 화소 전극(323)에 전류가 흐르고, 게다가 발광층(360)을 통하여 대향 전극(522)에 다시 전류가 흐름으로써, 발광층(360)은 이것을 흐르는 전류량에 따라 발광하게 된다.
여기서, 각 화소(AR)의 평면 구조는 도 7에 나타낸 바와 같이, 평면 형상이 직사각형인 화소 전극(323)의 4개의 변이 신호선(132), 공통 급전선(133), 주사선(131) 및 다른 화소 전극용의 주사선(도시 생략)에 의해 둘러싸인 배치로 되어 있다.
도 8은 도 7의 A-A 화살표 단면도이다. 여기서, 도 8에 나타내는 유기 EL 표시 장치는 박막트랜지스터(TFT: Thin Film Transistor)가 배치된 기판(P) 측과는 반대측으로부터 광을 취출하는 형태, 이른바 탑이미션(top-emission)형이다.
기판(P)의 형성 재료로서는 유리, 석영, 사파이어, 또는 폴리에스테르, 폴리아크릴레이트, 폴리카보네이트, 폴리에테르케톤 등의 합성수지 등을 들 수 있다. 여기서, 유기 EL 표시 장치가 탑이미션형일 경우, 기판(P)은 불투명일 수도 있고, 그 경우, 알루미나 등의 세라믹, 스테인레스 등의 금속 시트에 표면 산화 등의 절연 처리를 실시한 것, 열경화성 수지, 열가소성 수지 등을 사용할 수 있다.
한편, TFT가 배치된 기판 측으로부터 광을 취출하는 형태, 이른바 백이미션형에서는, 기판으로서는 투명한 것이 사용되고, 광을 투과시킬 수 있는 투명 또는 반투명 재료, 예를 들어 투명한 유리, 석영, 사파이어, 또는 폴리에스테르, 폴리아크릴레이트, 폴리카보네이트, 폴리에테르케톤 등의 투명한 합성수지 등을 들 수 있다. 특히, 기판의 형성 재료로서는, 저렴한 소다 유리가 매우 적합하게 사용된다.
도 8에 나타낸 바와 같이, 탑이미션형의 유기 EL 표시 장치(DS)는 기판(P)과, 인듐주석 산화물(ITO: Indium Tin 0xide) 등의 투명 전극 재료로 이루어진 양극(화소 전극)(323)과, 양극(323)으로부터 정공을 수송할 수 있는 정공 수송층(370)과, 전기 광학 물질의 하나인 유기 EL 물질을 함유하는 발광층(유기 EL층, 전기 광학 소자)(360)과, 발광층(360)의 상면에 설치되어 있는 전자 수송층(350)과, 전자 수송층(350)의 상면에 설치되어 있는 알루미늄(Al)이나 마그네슘(Mg), 금(Au), 은(Ag), 칼슘(Ca) 등으로 이루어진 음극(대향 전극)(522)과, 기판(P) 위에 형성되어, 화소 전극(323)에 데이터 신호를 기록할지의 여부를 제어하는 통전 제어부로서의 박막트랜지스터(이하, 「TFT」라고 함)(324)를 갖고 있다. TFT(324)는 주사선 구동 회로(100) 및 데이터선 구동 회로(90)로부터의 작동 지령 신호에 의거하여 작동하고, 화소 전극(323)으로의 통전 제어를 행한다.
TFT(324)는 SiO2을 주체로 하는 하지 보호층(581)을 통하여 기판(P)의 표면에 설치되어 있다. 이 TFT(324)는 하지 보호층(581)의 상층에 형성된 실리콘층(541)과, 실리콘층(541)을 덮도록 하지 보호층(581)의 상층에 설치된 게이트 절연층(582)과, 게이트 절연층(582)의 상면 중에서 실리콘층(541)에 대향하는 부분에 설치된 게이트 전극(542)과, 게이트 전극(542)을 덮도록 게이트 절연층(582)의 상층에 설치된 제 1 층간절연층(583)과, 게이트 절연층(582) 및 제 1 층간절연층(583)에 걸쳐 개구하는 콘택트 홀을 통하여 실리콘층(541)과 접속하는 소스 전극(543)과, 게이트 전극(542)을 사이에 두어 소스 전극(543)과 대향하는 위치에 설치되고, 게이트 절연층(582) 및 제 1 층간절연층(583)에 걸쳐 개구하는 콘택트 홀을 통하여 실리콘층(541)과 접속하는 드레인 전극(제 1 재료층)(544)과, 소스 전극(543) 및 드레인 전극(544)을 덮도록 제 1 층간절연층(583)의 상층에 설치된 제 2 층간절연층(제 2 재료층)(584)을 구비하고 있다.
그리고, 제 2 층간절연층(584)의 상면에 화소 전극(323)이 배치되고, 화소 전극(323)과 드레인 전극(제 1 재료층)(544)은 제 2 층간절연층(제 2 재료층)(584)에 설치된 콘택트 홀(323a)을 통하여 접속되어 있다. 또한, 제 2 층간절연층(584)의 표면 중의 유기 EL 소자가 설치되어 있는 이외의 부분과 음극(522) 사이에는 합성수지 등으로 이루어진 제 3 절연층(뱅크층)(521)이 설치되어 있다.
또한, 실리콘층(541) 중의 게이트 절연층(582)을 사이에 두어 게이트 전극(542)과 중첩되는 영역이 채널 영역으로 되어 있다. 또한, 실리콘층(541) 중에서, 채널 영역의 소스 측에는 소스 영역이 설치되어 있는 반면, 채널 영역의 드레인 측에는 드레인 영역이 설치되어 있다. 이 중에서, 소스 영역이 게이트 절연층(582)과 제 1 층간절연층(583)에 걸쳐 개구하는 콘택트 홀을 통하여 소스 전극(543)에 접속되어 있다. 한편, 드레인 영역이 게이트 절연층(582)과 제 1 층간절연층(583)에 걸쳐 개구하는 콘택트 홀을 통하여 소스 전극(543)과 동일 층으로 이루어진 드레인 전극(544)에 접속되어 있다. 화소 전극(323)은 드레인 전극(544)을 통하여 실리콘층(541)의 드레인 영역에 접속되어 있다.
다음으로, 도 9 및 도 10을 참조하면서 도 8에 나타낸 유기 EL 표시 장치의 제조 프로세스에 대해서 설명한다.
먼저, 기판(P) 위에 실리콘층(541)을 형성한다. 실리콘층(541)을 형성할 때에는, 우선, 도 9의 (a)에 나타낸 바와 같이 기판(P) 표면에 TEOS(테트라에톡시실란)나 산소 가스 등을 원료로 하여 플라즈마 CVD법에 의해 두께 약 200∼500㎚의 실리콘 산화막으로 이루어진 하지 보호층(581)을 형성한다.
다음으로, 도 9의 (b)에 나타낸 바와 같이, 기판(P)의 온도를 약 350℃로 설정하여, 하지 보호층(581) 표면에 플라즈마 CVD법 또는 ICVD법에 의해 두께 약 30∼70㎚의 비정질 실리콘막으로 이루어진 반도체층(541A)을 형성한다. 이어서, 이 반도체층(541A)에 대하여 레이저 어닐링법, 급속 가열법, 또는 고상(固相) 성장법 등에 의해 결정화 공정을 행하고, 반도체층(541A)을 폴리실리콘층으로 결정화한다. 레이저 어닐링법에서는, 예를 들어 엑시머 레이저에 의해 빔의 길이가 40O㎜인 라인 빔을 사용하고, 그 출력 강도는 예를 들어 20OmJ/㎠로 한다. 라인 빔에 대해서는, 그 짧은 치수 방향에서의 레이저 강도 피크 값의 90%에 상당하는 부분이 각 영역마다 중첩되도록 라인 빔을 주사한다.
이어서, 도 9의 (c)에 나타낸 바와 같이, 반도체층(폴리실리콘층)(541A)을 패터닝하여 섬(島) 형상의 실리콘층(541)으로 한 후, 그 표면에 대하여 TEOS나 산화 가스 등을 원료로 하여 플라즈마 CVD법에 의해 두께 약 60∼150㎚의 실리콘 산화막 또는 질화막으로 이루어진 게이트 절연층(582)을 형성한다. 또한, 실리콘층(541)은, 도 6에 나타낸 제 2 박막트랜지스터(324)의 채널 영역 및 소스/드레인 영역으로 되는 것이지만, 서로 다른 단면 위치에서는 제 1 박막트랜지스터(322)의 채널 영역 및 소스/드레인 영역으로 되는 반도체막도 형성되어 있다. 즉, 2종류의 트랜지스터(322, 324)는 동시에 형성되나, 동일한 순서에 의해 제조되기 때문에, 이하의 설명에 있어서, 트랜지스터에 관해서는 제 2 박막트랜지스터(324)에 대해서만 설명하고, 제 1 박막트랜지스터(322)에 대해서는 그 설명을 생략한다.
또한, 게이트 절연층(582)을 다공성을 갖는 실리콘 산화막(SiO2막)으로 할 수도 있다. 다공성을 갖는 SiO2막으로 이루어진 게이트 절연층(582)은, 반응 가스로서 Si2H6과 O3을 사용하여, CVD법(화학적 기상 성장법)에 의해 형성된다. 이들 반응 가스를 사용하면, 기상 중에 입자가 큰 SiO2이 형성되고, 이 입자가 큰 SiO2이 실리콘층(541)이나 하지 보호층(581) 위에 퇴적된다. 따라서, 게이트 절연층(582)은 층 중에 많은 공극을 가져, 다공질체로 된다. 그리고, 게이트 절연층(582)은 다공질체로 됨으로써 저유전율을 가지게 된다.
또한, 게이트 절연층(582)의 표면에 H(수소) 플라즈마 처리를 할 수도 있다. 이것에 의해, 공극 표면의 Si-O 결합 중의 댕글링 본드가 Si-H 결합으로 치환되어, 막의 내흡습성이 양호해진다. 그리고, 이 플라즈마 처리된 게이트 절연층(582)의 표면에 다른 SiO2층을 설치할 수도 있다. 이렇게 함으로써, 저유전율의 절연층을 형성할 수 있다.
또한, 게이트 절연층(582)을 CVD법에 의해 형성할 때의 반응 가스는 Si2H6+O 3 이외에, Si2H6+O2, Si3H8+O3, Si 3H8+O2로 할 수도 있다. 또한, 상기의 반응 가스에 부가해서, B(붕소) 함유의 반응 가스, F(불소) 함유의 반응 가스를 사용할 수도 있다.
또한, 게이트 절연층(582)을 잉크젯법을 이용하여 형성할 수도 있다. 게이트 절연층(582)을 형성하기 위한 토출 헤드(20)로부터 토출시키는 액상 재료로서는, 상술한 SiO2 등의 재료를 적당한 용매에 분산시켜 페이스트화한 것이나, 절연성 재료 함유 졸 등을 들 수 있다. 절연성 재료 함유 졸로서는, 테트라에톡시실란 등의 실란 화합물을 에탄올 등의 적당한 용매에 용해시킨 것이나, 알루미늄의 킬레이트염, 유기 알칼리 금속염 또는 유기 알칼리토류 금속염 등을 함유하는 조성물로서, 소성하면 무기산화물만으로 되도록 조합한 것일 수도 있다. 잉크젯법에 의해 형성된 게이트 절연층(582)은, 이 후, 예비 건조된다.
잉크젯법에 의해 게이트 절연층(582)을 형성할 때에는, 게이트 절연층(582)을 형성하기 위한 토출 동작을 행하기 전에, 하지 보호층(581)이나 실리콘층(541)에 대하여 액상 재료의 친화성을 제어하는 표면 처리를 해 둘 수도 있다. 이 경우의 표면 처리는 UV, 플라즈마 처리 등의 친액(親液) 처리이다. 이렇게 함으로써, 게이트 절연층(582)을 형성하기 위한 액상 재료는 하지 보호층(581) 등에 밀착하는 동시에, 평탄화된다.
이어서, 도 9의 (d)에 나타낸 바와 같이, 게이트 절연층(582) 위에 알루미늄, 탄탈, 몰리브덴, 티탄, 텅스텐 등의 금속을 함유하는 도전막을 스퍼터링법에 의해 형성한 후, 이것을 패터닝하여, 게이트 전극(542)을 형성한다. 이어서, 이 상태에서 고농도의 인 이온을 주입하고, 실리콘층(541)에 게이트 전극(542)에 대하여 자기 정합적으로 소스 영역(541s) 및 드레인 영역(541d)을 형성한다. 이 경우, 게이트 전극(542)은 패터닝용 마스크로서 사용된다. 또한, 불순물이 도입되지 않았던 부분이 채널 영역(541c)으로 된다.
이어서, 도 9의 (e)에 나타낸 바와 같이, 제 1 층간절연층(583)을 형성한다. 제 1 층간절연층(583)은 게이트 절연층(582)과 동일하게, 실리콘 산화막 또는 질화막, 다공성을 갖는 실리콘 산화막 등에 의해 구성되고, 게이트 절연층(582)의 형성 방법과 동일한 순서에 의해 게이트 절연층(582)의 상층에 형성된다.
또한, 제 1 층간절연층(583)의 형성 공정을 게이트 절연층(582)의 형성 공정과 동일하게, 잉크젯법에 의해 행할 수도 있다. 제 1 층간절연층(583)을 형성하기 위한 토출 헤드(20)로부터 토출시키는 액상 재료로서는, 게이트 절연층(582)과 동일하게, SiO2 등의 재료를 적당한 용매에 분산시켜 페이스트화한 것이나, 절연성 재료 함유 졸 등을 들 수 있다. 절연성 재료 함유 졸로서는, 테트라에톡시실란 등의 실란 화합물을 에탄올 등의 적당한 용매에 용해시킨 것이나, 알루미늄의 킬레이트염, 유기 알칼리 금속염 또는 유기 알칼리토류 금속염 등을 함유하는 조성물로서, 소성하면 무기산화물만으로 되도록 조합한 것일 수도 있다. 잉크젯법에 의해 형성된 제 1 층간절연층(583)은, 이 후, 예비 건조된다.
잉크젯법에 의해 제 1 층간절연층(583)을 형성할 때에는, 제 1 층간절연층(583)을 형성하기 위한 토출 동작을 행하기 전에, 게이트 절연층(582) 상면에 대하여 액상 재료의 친화성을 제어하는 표면 처리를 해 둘 수도 있다. 이 경우의 표면 처리는 UV, 플라즈마 처리 등의 친액 처리이다. 이렇게 함으로써, 제 1 층간절연층(583)을 형성하기 위한 액상 재료는 게이트 절연층(582)에 밀착하는 동시에, 평탄화된다.
그리고, 이 제 1 층간절연층(583) 및 게이트 절연층(582)에 포토리소그래피법을 이용하여 패터닝함으로써, 소스 전극 및 드레인 전극에 대응하는 콘택트 홀을 형성한다. 이어서, 제 1 층간절연층(583)을 덮도록 알루미늄이나 크롬, 탄탈 등의 금속으로 이루어진 도전층을 형성한 후, 이 도전층 중에서, 소스 전극 및 드레인 전극이 형성되어야 할 영역을 덮도록 패터닝용 마스크를 설치하는 동시에, 도전층을 패터닝함으로써, 소스 전극(543) 및 드레인 전극(544)을 형성한다.
다음으로, 도시는 하지 않지만, 제 1 층간절연층(583) 위에 신호선, 공통 급전선, 주사선을 형성한다. 이 때, 이들에 둘러싸이는 개소는 후술하는 바와 같이 발광층 등을 형성하는 화소로 되기 때문에, 예를 들어 백이미션형으로 할 경우에는, TFT(324)가 상기 각 배선에 둘러싸인 개소의 바로 아래에 위치하지 않도록 각 배선을 형성한다.
이어서, 도 10의 (a)에 나타낸 바와 같이, 제 2 층간절연층(584)을 제 1 층간절연층(583), 각 전극(543, 544), 상기 각 배선(도시 생략)을 덮도록 형성한다.
제 1 층간절연층(583)은 잉크젯법에 의해 형성된다. 여기서, 디바이스 제조 장치(IJ)의 제어장치(CONT)는 도 10의 (a)에 나타낸 바와 같이, 드레인 전극(제 1 재료층)(544)의 상면에 비토출 영역(비적하 영역)(H)을 설정하고, 드레인 전극(544) 중에서 비토출 영역(H) 이외의 부분, 소스 전극(543) 및 제 1 층간절연층(583)을 덮도록 제 2 층간절연층(584)을 형성하기 위한 액상 재료를 토출하여, 제 2 층간절연층(584)을 형성한다. 이렇게 함으로써, 콘택트 홀(323a)이 형성된다. 또는, 콘택트 홀(323a)을 포토리소그래피법에 의해 형성할 수도 있다.
여기서, 제 2 층간절연층(584)을 형성하기 위한 토출 헤드(20)로부터 토출시키는 액상 재료로서는, 제 1 층간절연층(583)과 동일하게, SiO2 등의 재료를 적당한 용매에 분산시켜 페이스트화한 것이나 절연성 재료 함유 졸 등을 들 수 있다. 절연성 재료 함유 졸로서는, 테트라에톡시실란 등의 실란 화합물을 에탄올 등의 적당한 용매에 용해시킨 것이나, 알루미늄의 킬레이트염, 유기 알칼리 금속염 또는 유기 알칼리토류 금속염 등을 함유하는 조성물로서, 소성하면 무기산화물만으로 되도록 조합한 것일 수도 있다. 잉크젯법에 의해 형성된 제 2 층간절연층(584)은, 이 후, 예비 건조된다.
잉크젯법에 의해 제 2 층간절연층(584)을 형성할 때에는, 제 2 층간절연층(584)을 형성하기 위한 토출 동작을 행하기 전에, 드레인 전극(544)의 비토출 영역(H)에 대하여 액상 재료의 친화성을 제어하는 표면 처리를 해 둘 수도 있다. 이 경우의 표면 처리는 발액(撥液) 처리이다. 이렇게 함으로써, 비토출 영역(H)에는 액상 재료가 배치되지 않고, 콘택트 홀(323a)을 안정되게 형성할 수 있다. 또한, 비토출 영역(H) 이외의 드레인 전극(544)의 상면, 소스 전극(543)의 상면, 제 1 층간절연층(583)의 상면에는 미리 친액 처리를 실시하여 둠으로써, 제 2 층간절연층(584)을 형성하기 위한 액상 재료는 제 1 층간절연층(583)이나 소스 전극(543), 드레인 전극(544) 중에서 비토출 영역(H) 이외의 부분에 밀착하는 동시에, 평탄화된다.
이렇게 하여, 제 2 층간절연층(584) 중에서 드레인 전극(544)에 대응하는 부분에 콘택트 홀(323a)을 형성하면서, 드레인 전극(제 1 재료층, 도전성 재료층)(544)의 상층에 제 2 층간절연층(제 2 재료층, 절연성 재료층)(584)을 형성하면, 도 8의 (b)에 나타낸 바와 같이, 콘택트 홀(323a)에 ITO 등의 도전성 재료를 충전하도록, 즉 콘택트 홀(323a)을 통하여 드레인 전극(544)에 연속되도록 도전성 재료를 패터닝하여, 화소 전극(양극)(323)을 형성한다.
유기 EL 소자에 접속하는 양극(323)은, ITO나 불소를 도핑하여 이루어진 SnO2, 또한 ZnO이나 폴리아민 등의 투명 전극 재료로 이루어지고, 콘택트 홀(323a)을 통하여 TFT(324)의 드레인 전극(544)에 접속되어 있다. 양극(323)을 형성하기 위해서는, 상기 투명 전극 재료로 이루어진 막을 제 2 층간절연층(584) 상면에 형성하고, 이 막을 패터닝함으로써 형성된다.
양극(523)을 형성하면, 도 10의 (c)에 나타낸 바와 같이, 제 2 층간절연층(584)의 소정 위치 및 양극(323)의 일부를 덮도록 유기 뱅크층(521)을 형성한다. 제 3 절연층(521)은 아크릴 수지, 폴리이미드 수지 등의 합성수지에 의해 구성되어 있다. 구체적인 제 3 절연층(521)의 형성 방법으로서는, 예를 들어 아크릴 수지, 폴리이미드 수지 등의 레지스트를 용매에 용해시킨 것을 스핀 코팅 및 딥 코팅 등에 의해 도포하여 절연층을 형성한다. 또한, 절연층의 구성 재료는 후술하는 액상 재료의 용매에 용해되지 않으며, 게다가 에칭 등에 의해 패터닝하기 쉬운 것이면 어떠한 것이라도 좋다. 또한, 절연층을 포토리소그래피 기술 등에 의해 동시에 에칭하여, 개구부(521a)를 형성함으로써 개구부(521a)를 구비한 제 3 절연층(521)이 형성된다.
여기서, 제 3 절연층(521)의 표면에는 친액성을 나타내는 영역과 발액성을 나타내는 영역이 형성된다. 본 실시형태에서는 플라즈마 처리 공정에 의해, 각 영역을 형성하는 것으로 하고 있다. 구체적으로, 플라즈마 처리 공정은 예비 가열 공정과, 개구부(521a)의 벽면 및 화소 전극(323)의 전극면을 친액성으로 하는 친액화 공정과, 제 3 절연층(521)의 상면을 발액성으로 하는 발액화 공정과, 냉각 공정을 갖고 있다.
즉, 기재(제 3 절연층 등을 포함하는 기판(P))를 소정 온도(예를 들어 70∼80℃ 정도)로 가열하고, 이어서 친액화 공정으로서 대기 분위기 중에서 산소를 반응 가스로 하는 플라즈마 처리(O2 플라즈마 처리)를 행한다. 이어서, 발액화 공정으로서 대기 분위기 중에서 사플루오르화메탄을 반응 가스로 하는 플라즈마 처리(CF4 플라즈마 처리)를 행하고, 플라즈마 처리를 위해 가열된 기재를 실온까지 냉각시킴으로써, 친액성 및 발액성이 소정 개소에 부여되게 된다. 또한, 화소 전극(323)의 전극면에 대해서도, 이 CF4 플라즈마 처리의 영향을 다소 받으나, 화소 전극(323)의 재료인 ITO 등은 불소에 대한 친화성이 부족하기 때문에, 친액화 공정에서 부여된 수산기가 불소기로 치환되지 않아, 친액성이 보유된다.
이어서, 도 10의 (d)에 나타낸 바와 같이, 양극(323)의 상면에 정공 수송층(370)을 형성한다. 여기서, 정공 수송층(370)의 형성 재료로서는, 특별히 한정되지 않고 공지의 것을 사용할 수 있으며, 예를 들어 트리페닐아민 유도체(TPD), 피라졸린 유도체, 아릴아민 유도체, 스틸벤 유도체, 트리페닐디아민 유도체 등으로 이루어진다. 구체적으로는, 일본국 특개소63-70257호 공보, 일본국 특개소63-175860호 공보, 일본국 특개평2-135359호 공보, 일본국 특개평2-135361호 공보, 일본국 특개평2-209988호 공보, 일본국 특개평3-37992호 공보, 일본국 특개평3-152184호 공보에 기재되어 있는 것 등이 예시되나, 트리페닐디아민 유도체가 바람직하고, 그 중에서도 4, 4'-비스(N(3-메틸페닐)-N-페닐아미노)비페닐이 매우 적합하게 된다.
또한, 정공 수송층 대신에 정공 주입층을 형성하도록 할 수도 있으며, 게다가 정공 주입층과 정공 수송층을 양쪽 모두 형성하도록 할 수도 있다. 그 경우, 정공 주입층의 형성 재료로서는, 예를 들어 구리프탈로시아닌(CuPc)이나, 폴리테트라히드로티오페닐페닐렌인 폴리페닐렌비닐렌, 1, 1-비스-(4-N, N-디트릴아미노페닐)시클로헥산, 트리스(8-히드록시퀴놀리놀)알루미늄 등을 들 수 있으나, 특히 구리프탈로시아닌(CuPc)을 사용하는 것이 바람직하다.
정공 주입/수송층(370)을 형성할 때에는, 잉크젯법이 이용된다. 즉, 상술한 정공 주입/수송층 재료를 함유하는 조성물 액상 재료를 양극(323)의 전극면 위에 토출한 후에, 예비 건조 처리를 행함으로써, 양극(323) 위에 정공 주입/수송층(370)이 형성된다. 또한, 이 정공 주입/수송층 형성 공정 이후는, 정공 주입/수송층(370) 및 발광층(유기 EL층)(360)의 산화를 방지하도록 질소 분위기, 아르곤 분위기 등의 불활성 가스 분위기에서 행하는 것이 바람직하다. 예를 들면, 토출 헤드(도시 생략)에 정공 주입/수송층 재료를 함유하는 조성물 액상 재료를 충전하고, 토출 헤드의 토출 노즐을 양극(323)의 전극면에 대향시켜, 토출 헤드와 기재(기판(P))를 상대 이동시키면서, 토출 노즐로부터 1방울당의 액량이 제어된 잉크방울을 전극면에 토출한다. 다음으로, 토출 후의 액체방울을 건조 처리하여 조성물 액상 재료에 함유되는 극성 용매를 증발시킴으로써, 정공 주입/수송층(370)이 형성된다.
또한, 조성물 액상 재료로서는, 예를 들어 폴리에틸렌디옥시티오펜 등의 폴리티오펜 유도체와 폴리스티렌설폰산 등과의 혼합물을 이소프로필알코올 등의 극성 용매에 용해시킨 것을 사용할 수 있다. 여기서, 토출된 액체방울은 친액 처리된 양극(323)의 전극면 위에 확산되어, 개구부(521a)의 바닥 근방에 채워진다. 그 한편으로, 발액 처리된 제 3 절연층(521)의 상면에는 액체방울이 튕겨져 부착되지 않는다. 따라서, 액체방울이 소정의 토출 위치로부터 벗어나 제 3 절연층(521)의 상면에 토출되었다고 하여도, 상기 상면이 액체방울에 의해 젖지 않고, 튕겨진 액체방울이 제 3 절연층(521)의 개구부(521a) 내에 굴러 들어가는 것으로 되어 있다.
이어서, 정공 주입/수송층(370)의 상면에 발광층(360)을 형성한다. 발광층(360)의 형성 재료로서는, 특별히 한정됨이 없이, 저분자의 유기 발광 색소나 고분자 발광체, 즉 각종 형광 물질이나 인광 물질로 이루어진 발광 물질을 사용할 수 있다. 발광 물질로 되는 공역계 고분자 중에서는 아릴렌비닐렌 구조를 포함하는 것이 특히 바람직하다. 저분자 형광체에서는, 예를 들어 나프탈렌 유도체, 안트라센 유도체, 페릴렌 유도체, 폴리메틴계, 크산텐계, 쿠마린계, 시아닌계 등의 색소류, 8-히드로퀴놀린 및 그 유도체의 금속 착체(錯體), 방향족아민, 테트라페닐시클로펜타디엔 유도체 등, 또는 일본국 특개소57-51781호 공보, 일본국 특개소59-194393호 공보 등에 기재되어 있는 공지의 것을 사용할 수 있다.
발광층(360)은 정공 주입/수송층(370)의 형성 방법과 동일한 순서로 형성된다. 즉, 잉크젯법에 의해 발광층 재료를 함유하는 조성물 액상 재료를 정공 주입/수송층(370)의 상면에 토출한 후에, 예비 건조 처리를 행함으로써, 제 3 절연층(521)에 형성된 개구부(521a) 내부의 정공 주입/수송층(370) 위에 발광층(360)이 형성된다. 이 발광층 형성 공정도 상술한 바와 같이 불활성 가스 분위기 하에서 실행된다. 토출된 조성물 액상 재료는 발액 처리된 영역에서는 튕겨지기 때문에, 액체방울이 소정의 토출 위치로부터 벗어났다고 하여도, 튕겨진 액체방울이 제 3 절연층(521)의 개구부(521a) 내에 굴러 들어간다.
이어서, 발광층(360)의 상면에 전자 수송층(350)을 형성한다. 전자 수송층(350)도 발광층(360)의 형성 방법과 동일하게, 잉크젯법에 의해 형성된다. 전자 수송층(350)의 형성 재료로서는, 특별히 한정됨이 없이, 옥사디아졸 유도체, 안트라퀴노디메탄 및 그 유도체, 벤조퀴논 및 그 유도체, 나프토퀴논 및 그 유도체, 안트라퀴논 및 그 유도체, 테트라시아노안스라퀴노디메탄 및 그 유도체, 플루오레논 유도체, 디페닐디시아노에틸렌 및 그 유도체, 디페노퀴논 유도체, 8-히드록시퀴놀린 및 그 유도체의 금속 착체 등이 예시된다. 구체적으로는, 상술한 정공 수송층의 형성 재료와 동일하게, 일본국 특개소63-70257호 공보, 일본국 특개소63-175860호 공보, 일본국 특개평2-135359호 공보, 일본국 특개평2-135361호 공보, 일본국 특개평2-209988호 공보, 일본국 특개평3-37992호 공보, 일본국 특개평3-152184호 공보에 기재되어 있는 것 등이 예시되고, 특히 2-(4-비페닐)-5-(4-t-부틸페닐)-1, 3, 4-옥사디아졸, 벤조퀴논, 안트라퀴논, 트리스(8-퀴놀리놀)알루미늄이 매우 적합하게 된다. 잉크젯법에 의해 조성물 액상 재료를 토출한 후, 예비 건조 처리가 실행된다.
또한, 상술한 정공 주입/수송층(370)의 형성 재료나 전자 수송층(350)의 형성 재료를 발광층(360)의 형성 재료에 혼합하여, 발광층 형성 재료로서 사용할 수도 있고, 그 경우에, 정공 주입/수송층 형성 재료나 전자 수송층 형성 재료의 사용량에 대해서는, 사용하는 화합물의 종류 등에 따라서도 상이하지만, 충분한 성막성과 발광 특성을 저해하지 않는 양의 범위에서 그들을 고려하여 적절히 결정된다. 통상은, 발광층 형성 재료에 대하여 1∼40중량%로 되고, 보다 바람직하게는 2∼30중량%로 된다.
이어서, 도 10의 (e)에 나타낸 바와 같이, 전자 수송층(350) 및 제 3 절연층(521)의 상면에 음극(522)을 형성한다. 음극(522)은 전자 수송층(350) 및 제 3 절연층(521)의 표면 전체, 또는 스트라이프 형상으로 형성되어 있다. 음극(522)에 대해서는, 물론 A1, Mg, Li, Ca 등의 단체(單體) 재료나 Mg:Ag(10:1 합금)의 합금 재료로 이루어진 1층으로 형성할 수도 있으나, 2층 또는 3층으로 이루어진 금속(합금을 포함함)층으로서 형성할 수도 있다. 구체적으로는, Li2O(0.5㎚ 정도)/A1이나 LiF(0.5㎚ 정도)/A1, MgF2/Al과 같은 적층 구조의 것도 사용할 수 있다. 음극(522)은 상술한 금속으로 이루어진 박막이며, 광을 투과시킬 수 있다.
또한, 상기 실시형태에서는 각 절연층을 형성할 때에 잉크젯법을 이용하고 있으나, 소스 전극(543)이나 드레인 전극(544), 또는 양극(323)이나 음극(522)을 형성할 때에 잉크젯법을 이용할 수도 있다. 예비 건조 처리는 조성물 액상 재료의 각각을 토출한 후에 실행된다.
또한, 도전성 재료층을 구성하는 도전성 재료(디바이스 형성용 재료)로서는, 소정의 금속 또는 도전성 폴리머를 들 수 있다.
금속으로서는, 금속 페이스트의 용도에 따라 은, 금, 니켈, 인듐, 주석, 납, 아연, 티탄, 구리, 크롬, 탄탈, 텅스텐, 팔라듐, 백금, 철, 코발트, 붕소, 규소, 알루미늄, 마그네슘, 스칸듐, 로듐, 이리듐, 바나듐, 루테늄, 오스뮴, 니오브, 비스머스, 바륨 등 중에서 적어도 1종의 금속 또는 이들의 합금을 들 수 있다. 또한, 산화은(AgO 또는 Ag2O)이나 산화구리 등도 들 수 있다.
또한, 상기 도전성 재료를 토출 헤드로부터 토출 가능하게 페이스트화할 때의 유기 용매로서는, 탄소수 5 이상의 알코올류(예를 들어 텔피네올, 시트로네롤, 게라니올, 네롤, 페네틸알코올)의 1종 이상을 함유하는 용매, 또는 유기 에스테르류(예를 들어 아세트산에틸, 올레인산메틸, 아세트산부틸, 글리세리드)의 1종 이상을 함유하는 용매이면 되고, 사용하는 금속 또는 금속 페이스트의 용도에 따라 적절히 선택할 수 있다. 더 나아가서는, 미네랄스피릿, 트리데칸, 도데실벤젠 또는 그들의 혼합물, 또는 그들에 α-텔피네올을 혼합한 것, 탄소수 5 이상의 탄화수소(예를 들어 피넨 등), 알코올(예를 들어 n-헵탄올 등), 에테르(예를 들어 에틸벤질에테르 등), 에스테르(예를 들어 n-부틸스테아레이트 등), 케톤(예를 들어 디이소부틸케톤 등), 유기 질소 화합물(예를 들어 트리이소프로판올아민 등), 유기 규소 화합물(실리콘유 등), 유기 유황 화합물 또는 그들의 혼합물을 사용할 수도 있다. 또한, 유기 용매 중에 필요에 따라 적당한 유기물을 첨가할 수도 있다. 그리고, 이들 용매에 따라, 예비 건조 처리 시의 가스 온도가 설정된다.
상기 실시형태의 유기 EL 표시 장치를 구비한 전자 기기의 예에 대해서 설명한다.
도 11은 휴대 전화의 일례를 나타낸 사시도이다. 도 11에 있어서, 부호 1000은 휴대 전화 본체를 나타내고, 부호 1001은 상기 유기 EL 표시 장치를 사용한 표시부를 나타낸다.
도 12는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 12에 있어서, 부호 1100은 시계 본체를 나타내고, 부호 1101은 상기 유기 EL 표시 장치를 사용한 표시부를 나타낸다.
도 13은 워드프로세서 및 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 13에 있어서, 부호 1200은 정보처리 장치, 부호 1202는 키보드 등의 입력부, 부호 1204는 정보처리 장치 본체, 부호 1206은 상기 유기 EL 표시 장치를 사용한 표시부를 나타낸다.
도 11 내지 도 13에 나타낸 전자 기기는 상기 실시형태의 유기 EL 표시 장치를 구비하고 있기 때문에, 표시 품위가 우수하고, 밝은 화면의 유기 EL 표시부를 구비한 전자 기기를 실현할 수 있다.
상기 실시형태는, 본 발명의 디바이스의 제조 방법을 유기 EL 표시 디바이스의 구동용 TFT의 배선 패턴 형성에 적용한 것이나, 유기 EL 표시 디바이스에 한정되지 않고, PDP(플라즈마 디스플레이 패널) 디바이스의 배선 패턴의 제조, 액정 표시 디바이스의 배선 패턴의 제조 등, 각종 다층 배선 디바이스의 제조에 적용할 수 있다. 그리고, 각종 다층 배선 디바이스를 제조함에 있어서, 도전성 재료층 및 절연성 재료층 중 어느 재료층을 형성할 때에도 잉크젯법을 적용할 수 있다.
또한, 본 발명의 기술 범위는 상기 실시형태에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서 다양한 변경을 부가할 수 있고, 실시형태에서 예시한 구체적인 재료나 층 구성 등은 일례에 불과하며, 적절히 변경할 수 있다.
상술한 바와 같이, 기판 위에 배치한 액상 재료를 예비 건조 처리할 때, 액상 재료가 배치된 기판에 대하여 소정의 온도로 가열된 가스를 닿게 하여 예비 건조시키도록 했기 때문에, 예비 건조 처리할 때, 기판을 액상 재료를 배치하기 위한 장치의 스테이지로부터 벗어나게 하지 않아도, 예비 건조를 간단하게 행할 수 있다. 따라서, 작업 효율을 향상시킬 수 있는 동시에, 비용의 저감화를 실현할 수 있다.
도 1은 본 발명의 디바이스 제조 장치의 일 실시형태를 나타내는 개략 사시도.
도 2는 토출 헤드의 분해 사시도.
도 3은 토출 헤드의 주요부의 사시도 일부 단면도.
도 4는 본 발명의 디바이스의 제조 방법의 일 실시형태를 나타내는 플로차트.
도 5는 본 발명의 디바이스의 제조 방법을 설명하기 위한 모식도.
도 6은 액티브 매트릭스형 유기 EL 표시 장치를 나타내는 회로도.
도 7은 도 6의 표시 장치에서의 화소부의 평면 구조를 나타내는 확대도.
도 8은 본 발명의 전기 광학 장치의 제조 방법에 의해 제조된 유기 EL 표시 장치의 층 구성의 일례를 나타내는 도면.
도 9는 본 발명의 전기 광학 장치의 제조 방법의 일례를 나타내는 설명도.
도 10은 본 발명의 전기 광학 장치의 제조 방법의 일례를 나타내는 설명도.
도 11은 본 발명의 디바이스를 구비한 전자 기기의 일례를 나타내는 도면.
도 12는 본 발명의 디바이스를 구비한 전자 기기의 일례를 나타내는 도면.
도 13은 본 발명의 디바이스를 구비한 전자 기기의 일례를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
10 : 잉크젯 장치(액체방울 토출 장치, 제막 장치)
14 : 제 1 이동 장치(이동 장치)
80 : 예비 건조 장치
81 : 가스 공급부
83 : 제 3 이동 장치(이동 장치)
DS : 디바이스(유기 EL 장치)
P : 기판
S : 디바이스 제조 장치
ST : 스테이지

Claims (13)

  1. 기판 위에 액상(液狀) 재료를 공급하여 상기 기판 위에 복수의 재료층을 적층하는 공정을 갖는 디바이스의 제조 방법에 있어서,
    상기 액상 재료를 상기 기판 위에 배치하는 제막(製膜) 공정과,
    상기 액상 재료가 배치된 상기 기판에 대하여 소정의 온도로 가열된 가스를 닿게 함으로써 상기 액상 재료를 예비 건조시키는 예비 건조 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제막 공정과 상기 예비 건조 공정의 각각을 소정 횟수 행한 후, 상기 기판을 소성(燒成)하는 소성 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 액상 재료는 소정의 용매 중에 디바이스 형성용 재료를 분산 배치한 것이며,
    상기 소정의 온도를 상기 용매에 따라 설정하는 것을 특징으로 하는 디바이스의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제막 공정을, 상기 액상 재료를 정량적으로 적하(滴下)할 수 있는 액체방울 토출 장치를 사용하여 행하는 것을 특징으로 하는 디바이스의 제조 방법.
  5. 기판 위에 액상 재료를 공급하여 상기 기판 위에 복수의 재료층을 적층하는 공정을 갖는 디바이스의 제조 방법에 있어서,
    상기 액상 재료를 상기 기판 위에 배치하는 제막 공정과,
    상기 액상 재료가 배치된 상기 기판의 표면 위의 가스를 상기 기판에 대하여 상대적으로 이동시킴으로써 상기 액상 재료를 예비 건조시키는 예비 건조 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  6. 제 5 항에 있어서,
    상기 기판에 대하여 소정의 가스를 닿게 함으로써 상기 예비 건조를 행하는 것을 특징으로 하는 디바이스의 제조 방법.
  7. 제 5 항에 있어서,
    상기 기판을 이동시킴으로써 상기 예비 건조를 행하는 것을 특징으로 하는 디바이스의 제조 방법.
  8. 기판 위에 액상 재료를 공급할 수 있는 제막 장치를 구비한 디바이스 제조 장치에 있어서,
    상기 기판에 대하여 소정의 온도로 가열된 가스를 닿게 하는 예비 건조 장치를 구비하는 것을 특징으로 하는 디바이스 제조 장치.
  9. 제 8 항에 있어서,
    상기 예비 건조 장치는, 상기 기판을 지지하는 스테이지와, 상기 스테이지에 지지된 상기 기판에 대하여 상기 가스를 공급할 수 있는 가스 공급부와, 상기 스테이지와 상기 가스 공급부를 상대적으로 이동하는 이동 장치를 구비하는 것을 특징으로 하는 디바이스 제조 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제막 장치는, 상기 액상 재료를 정량적으로 적하할 수 있는 액체방울 토출 장치를 포함하는 것을 특징으로 하는 디바이스 제조 장치.
  11. 기판 위에 액상 재료를 공급할 수 있는 제막 장치를 구비한 디바이스 제조 장치에 있어서,
    상기 기판의 표면 위의 가스를 상기 기판에 대하여 상대적으로 이동시키는 예비 건조 장치를 구비하는 것을 특징으로 하는 디바이스 제조 장치.
  12. 삭제
  13. 삭제
KR10-2003-0015346A 2002-03-13 2003-03-12 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스및 전자 기기 KR100524278B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002069168 2002-03-13
JPJP-P-2002-00069168 2002-03-13
JPJP-P-2002-00258810 2002-09-04
JP2002258810A JP4126996B2 (ja) 2002-03-13 2002-09-04 デバイスの製造方法及びデバイス製造装置

Publications (2)

Publication Number Publication Date
KR20030074378A KR20030074378A (ko) 2003-09-19
KR100524278B1 true KR100524278B1 (ko) 2005-10-28

Family

ID=28043705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0015346A KR100524278B1 (ko) 2002-03-13 2003-03-12 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스및 전자 기기

Country Status (5)

Country Link
US (1) US7364622B2 (ko)
JP (1) JP4126996B2 (ko)
KR (1) KR100524278B1 (ko)
CN (1) CN1317770C (ko)
TW (1) TWI224489B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
US7439086B2 (en) * 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
KR20060047348A (ko) * 2004-05-11 2006-05-18 세이코 엡슨 가부시키가이샤 액적 토출 장치, 전기 광학 장치, 전자 기기 및 액적 토출방법
US20050257738A1 (en) * 2004-05-21 2005-11-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of semiconductor device and pattern-forming method
JP4805555B2 (ja) * 2004-07-12 2011-11-02 株式会社東芝 塗布装置及び塗布方法
JP4906029B2 (ja) * 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
CN100415518C (zh) * 2004-09-28 2008-09-03 精工爱普生株式会社 配线图案的形成方法
JP3928638B2 (ja) 2004-09-28 2007-06-13 セイコーエプソン株式会社 配線基板の製造方法、及び電子機器
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
US20060159843A1 (en) * 2005-01-18 2006-07-20 Applied Materials, Inc. Method of substrate treatment for manufacturing of color filters by inkjet printing systems
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006332592A (ja) * 2005-04-28 2006-12-07 Ricoh Co Ltd 電気部品、導電パターンの形成方法、およびインクジェットヘッド
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7612861B2 (en) * 2005-06-13 2009-11-03 Lg. Display Co., Ltd. Liquid crystal display panel capable of minimizing a defect rate caused by bright point and repairing method thereof
JP2006346647A (ja) * 2005-06-20 2006-12-28 Seiko Epson Corp 機能液滴塗布装置及び表示装置及び電子機器
KR20070002492A (ko) * 2005-06-30 2007-01-05 삼성전자주식회사 디스플레이장치 및 그 제조방법
JP4035141B2 (ja) * 2005-07-27 2008-01-16 東京ガスケミカル株式会社 アニーリング方法
KR100812029B1 (ko) * 2005-08-18 2008-03-10 다이니폰 스크린 세이조우 가부시키가이샤 도포 처리 장치
US20070096646A1 (en) * 2005-10-28 2007-05-03 Van Nice Harold L Electroluminescent displays
JP2007134629A (ja) * 2005-11-14 2007-05-31 Konica Minolta Holdings Inc 半導体層の成膜方法、半導体層を成膜する製造装置
JP4251330B2 (ja) 2005-12-22 2009-04-08 カシオ計算機株式会社 表示装置の製造装置及び表示装置の製造方法
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
JP5084236B2 (ja) * 2006-11-30 2012-11-28 東京エレクトロン株式会社 デバイス製造装置およびデバイス製造方法
JP2009124029A (ja) * 2007-11-16 2009-06-04 Shinshu Univ インクジェットによる電子回路基板の製造方法
KR100835248B1 (ko) * 2007-12-07 2008-06-09 한국열전(주) 인산수용액을 이용한 반도체 p-n 접합층 형성 방법 및 이를 위한 인산수용액 도포장치
JP5192828B2 (ja) * 2008-01-08 2013-05-08 住友化学株式会社 有機エレクトロルミネッセンス表示素子及びその製造方法
JP4460643B2 (ja) * 2008-03-13 2010-05-12 パナソニック株式会社 有機ｅｌディスプレイパネル及びその製造方法
US20120171356A1 (en) * 2010-12-27 2012-07-05 Camtek Ltd. System for digital deposition of pad / interconnects coatings
JP5906610B2 (ja) * 2011-08-22 2016-04-20 株式会社リコー 薄膜製造装置及び薄膜製造方法
CN103000813B (zh) * 2012-10-23 2015-09-09 京东方科技集团股份有限公司 发光二极管及其制备方法
DE102013007852B4 (de) * 2013-05-08 2016-06-02 Sew-Eurodrive Gmbh & Co Kg Anlage mit Gliederkette
EP3685997A3 (en) * 2013-10-17 2020-09-23 Xjet Ltd. Support ink for three dimensional (3d) printing
US10479119B2 (en) * 2014-01-16 2019-11-19 Konica Minolta, Inc. Two-dimensional image-forming apparatus, three-dimensional fabrication apparatus, two-dimensional image-forming method and three-dimensional fabrication method
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102483229B1 (ko) * 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
KR101966787B1 (ko) * 2018-06-28 2019-04-08 엘지디스플레이 주식회사 표시 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693206A (en) * 1970-05-13 1972-09-26 Seizo Tatara Car washing device
US3710758A (en) * 1970-08-20 1973-01-16 G Hoff Machine for applying liquid coating to articles
US3877107A (en) * 1973-03-22 1975-04-15 John F Cirino Blower equipment for roll-over car wash
US4390564A (en) * 1981-08-20 1983-06-28 Kimble Alvin J Process and apparatus for finishing doors
JPS62211919A (ja) * 1986-03-13 1987-09-17 Oki Electric Ind Co Ltd 有機化合物の塗布方法
JPH0644514B2 (ja) * 1986-04-25 1994-06-08 鐘淵化学工業株式会社 薄膜ｅｌ素子及びその製造法
US4972990A (en) * 1988-02-22 1990-11-27 Pace Incorporated Apparatus for removal and installing electronic components with respect to a substrate
JP2752420B2 (ja) * 1989-03-24 1998-05-18 キヤノン株式会社 インクジェット記録装置
JPH03236194A (ja) * 1990-02-09 1991-10-22 Nippon Sheet Glass Co Ltd 半導体薄膜発光層の製造方法
JPH06292964A (ja) * 1992-07-22 1994-10-21 A Tec Tekutoron Kk 自動半田付け装置
JP3170773B2 (ja) * 1993-04-28 2001-05-28 株式会社日立製作所 基板組立装置
US5406321A (en) * 1993-04-30 1995-04-11 Hewlett-Packard Company Paper preconditioning heater for ink-jet printer
KR100343520B1 (ko) * 1993-05-31 2002-11-23 시티즌 도케이 가부시키가이샤 땜납볼공급장치
JP3194815B2 (ja) * 1993-06-14 2001-08-06 株式会社東芝 レジスト塗布装置
US5772106A (en) * 1995-12-29 1998-06-30 Microfab Technologies, Inc. Printhead for liquid metals and method of use
US5764263A (en) * 1996-02-05 1998-06-09 Xerox Corporation Printing process, apparatus, and materials for the reduction of paper curl
JP3416376B2 (ja) 1996-02-06 2003-06-16 キヤノン株式会社 表面伝導型電子放出素子の製造方法並びにそれを用いた電子源基板および画像形成装置の製造方法
US5757407A (en) * 1996-11-25 1998-05-26 Xerox Corporation Liquid ink printer having multiple pass drying
US5997924A (en) * 1997-02-04 1999-12-07 Lmo Consultants, Inc. Automated process for making pizza
JP3113851B2 (ja) * 1997-11-28 2000-12-04 日本写真印刷株式会社 透明導電膜形成用インキの製造方法
US6063339A (en) 1998-01-09 2000-05-16 Cartesian Technologies, Inc. Method and apparatus for high-speed dot array dispensing
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
WO2000032516A1 (fr) 1998-11-27 2000-06-08 Rohm Co., Ltd. Production de substance solide a base de compose inorganique et fabrication de semi-conducteur
JP3495269B2 (ja) * 1998-11-27 2004-02-09 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP4267809B2 (ja) * 1999-11-16 2009-05-27 東京エレクトロン株式会社 基板の処理装置及び処理方法
JP2001341296A (ja) * 2000-03-31 2001-12-11 Seiko Epson Corp インクジェット法による薄膜形成方法、インクジェット装置、有機ｅｌ素子の製造方法、有機ｅｌ素子
US6505928B1 (en) * 2000-05-15 2003-01-14 Digital Printing Systems, Llc Methods and apparatus for ink jet printing with forced air drying
CN1278462A (zh) 2000-07-07 2001-01-03 清华大学 在易氧化金属表面涂覆的溶胶－凝胶方法
JP2002031800A (ja) * 2000-07-14 2002-01-31 Nec Corp 液晶表示装置の製造方法および製造装置
JP3366630B2 (ja) * 2000-10-04 2003-01-14 大日本スクリーン製造株式会社 平面表示装置用の隔壁形成方法及びその装置
JP3953776B2 (ja) * 2001-01-15 2007-08-08 セイコーエプソン株式会社 材料の吐出装置、及び吐出方法、カラーフィルタの製造装置及び製造方法、液晶装置の製造装置及び製造方法、ｅｌ装置の製造装置及び製造方法
US6527159B2 (en) * 2001-07-12 2003-03-04 Intel Corporation Surface mounting to an irregular surface
US6938752B2 (en) * 2001-08-08 2005-09-06 Jervis B. Webb Company Belt conveyor system with carrier plate
US20030164183A1 (en) * 2002-01-15 2003-09-04 Paul Manfred Gingl Rotary car wash cell

Also Published As

Publication number Publication date
JP2003337552A (ja) 2003-11-28
TW200401593A (en) 2004-01-16
CN1444424A (zh) 2003-09-24
CN1317770C (zh) 2007-05-23
KR20030074378A (ko) 2003-09-19
US20030203643A1 (en) 2003-10-30
TWI224489B (en) 2004-11-21
JP4126996B2 (ja) 2008-07-30
US7364622B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
KR100524278B1 (ko) 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스및 전자 기기
JP3982502B2 (ja) 描画装置
US8237357B2 (en) Method for manufacturing organic electroluminescent device and organic electroluminescent device
KR100547501B1 (ko) 유기 일렉트로루미네선스 장치의 제조 방법, 박막 트랜지스터의 제조 방법 및 전자 기기
JP4232415B2 (ja) 電気光学装置及びその製造方法、電子機器
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
JP2004306015A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
US7524764B2 (en) Method of forming film pattern, device, method of manufacturing the same, electro-optical apparatus, and electronic apparatus
JP4370920B2 (ja) 描画装置
TWI269447B (en) Wiring method
JP4370919B2 (ja) 描画装置
JP2003282561A (ja) デバイスの製造方法及びデバイス製造装置
JP2004311206A (ja) 乾燥装置及び方法、ｅｌ表示デバイスの製造装置及び製造方法、ｅｌ表示デバイス並びに電子機器
JP2005087802A (ja) 液滴吐出装置、膜構造体の製造方法および膜構造体、デバイスおよび電子機器
JP2003283104A (ja) デバイス製造方法、デバイス製造装置、デバイス
JP4380715B2 (ja) 描画方法
JP2004338171A (ja) 描画装置、描画方法、デバイス及び電子機器
JP4370918B2 (ja) 描画装置
JP2004273367A (ja) 導電性パターンの製造方法、電気光学装置及び電子機器
JP2004305912A (ja) 液状材料の乾燥方法、乾燥装置、デバイスの製造方法、デバイスの製造装置、デバイス及び電気機器
JP2003208977A (ja) 有機ｅｌ装置の製造方法及びその装置、電気光学装置、並びに電子機器
JP2005000786A (ja) 描画装置、描画方法、デバイス及び電子機器
JP4458073B2 (ja) 液滴吐出装置
JP2005199173A (ja) データ構造、描画方法、描画装置、デバイス及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee