KR100484464B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100484464B1
KR100484464B1 KR10-2001-0000742A KR20010000742A KR100484464B1 KR 100484464 B1 KR100484464 B1 KR 100484464B1 KR 20010000742 A KR20010000742 A KR 20010000742A KR 100484464 B1 KR100484464 B1 KR 100484464B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
aluminum
wiring
film
Prior art date
Application number
KR10-2001-0000742A
Other languages
English (en)
Other versions
KR20010070450A (ko
Inventor
가네꼬도끼시
후지이가즈미
오노기꾸오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010070450A publication Critical patent/KR20010070450A/ko
Application granted granted Critical
Publication of KR100484464B1 publication Critical patent/KR100484464B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/01Function characteristic transmissive

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

대사이즈화에 알맞은 배선 구조 및 화소 구조를 형성한다.
절연 기판 SUB1 상에 알루미늄 또는 알루미늄을 주성분으로 하는 합금층 g1에 고융점 금속층 g2를 피복한 적층 구조막에 투명 도전막 g3을 피복하여 공통 배선/전극 CL(CT)을 형성하였다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치에 관한 것으로, 소위 횡전계 방식이라 불리우는 액정 표시 장치에 관한 것이다.
퍼스널 컴퓨터의 디스플레이 모니터나 텔레비젼 수상기의 표시 디바이스 등 각종 전자 기기에 액정 표시 장치가 다용되고 있다. 액정 표시 장치에는 여러 가지의 형식이 알려져 있지만, 그 중에서도 횡전계 방식(In plane Switching : IPS 방식)이라 불리는 액정 표시 장치는 액정을 통해 대향 배치한 일반적으로 2장의 기판으로 구성되는 액정 패널의 한쪽의 기판의 액정과 접하는 측의 각 화소 영역에, 화소 전극과, 이 화소 전극에 근접한 위치에 공통 전극(대향 전극으로도 칭한다)을 형성하고, 화소 전극과 공통 전극간에 상기 기판면과 평행한 전계(횡전계)를 발생시켜 액정의 배향 방향을 기판면 내에서 제어하는 것이다.
즉, 횡전계 방식의 액정 표시 장치는 화소 전극과 공통 전극간의 영역을 투과하는 광에 대하여, 그 투과량을 상기 전계가 인가된 액정의 배향 방향에 의해서 제어하도록 되어 있다. 또, 액정 패널에 구동 회로, 조명 광원 등의 구성 요소를 모듈화한 것을 액정 표시 장치라고 칭하지만, 본 명세서에서는 액정 패널이나 액정 표시 장치를 통합하여 액정 표시 장치로서 설명한다.
이러한 액정 표시 장치는 표시면에 대하여 경사 방향으로부터 관찰하여도 표시에 변화가 없는, 소위 광시야각 특성이 우수한 것으로 알려져 있다.
그리고, 지금까지 상기 화상 전극과 대향 전극은 광을 투과시키지 않는 도전층으로 형성되어 있었다.
그러나, 최근, 화소 영역의 주변을 제외하는 영역의 전역에 투명 전극재로 이루어지는 한쪽의 전극을 형성하고, 이 전극 상에 절연막을 통해 투명 전극으로 이루어지는 띠 형태 또는 단책 형태의 다른쪽의 전극을 형성한 것이 알려지기에 이르렀다. 이들 화소 구동용의 전극에 투명 전극을 이용함으로써, 소위 개구율이 대폭 향상된다.
상기한 바와 같은 기술을 개시한 것으로서는, 예를 들면 SID(Society for Information Display) 99 DIGEST : P202∼P205, 또는 특개평 11-202356호 공보를 예로 들 수 있다.
그런데, 대각 46㎝(공칭 18인치)나 대각 51㎝(공칭 20인치), 또는 그 이상의 소위 대사이즈의 액정 표시 장치에서는 박막 트랜지스터 TFT 등의 스위칭 소자로의 전압 인가선(게이트의 배선, 드레인 배선) 또는 공통 배선의 저저항화가 요구되고 있다.
이러한 배선의 저저항화를 만족시키는 것으로서, 상기 배선의 재료에 알루미늄 또는 알루미늄을 주성분으로 한 합금(이하, 단순히 알루미늄으로 칭한다)이 적합하다.
한편, 화면의 휘도 향상을 위해, 화소 전극이나 공통 전극을 ITO(인듐·주석·옥사이드), IZO(인듐·아연·옥사이드) 또는 IGO(인듐·게르마늄·옥사이드) 등 투명 도전막(이하, ITO 등으로 칭한다)으로 구성하는 것이 바람직하다.
게이트 배선, 드레인 배선 또는 공통 배선에 알루미늄을 이용하여 화소 전극이나 공통 전극으로서 ITO 등을 이용하는 경우, 전기적 접속이나 화소 패턴을 형성하기 위한 구성상의 필요로부터 상기 화소 전극이나 공통 전극을 구성하는 ITO 등을 이들의 배선을 구성하는 알루미늄막과 적층할 필요가 있다.
그러나, 알루미늄과 ITO 등은 그 부식 전위가 크게 다르기 때문에, 배선이나 화소 전극 또는 공통 전극의 각 패턴을 웨트 에칭 처리할 때, 현상액 중에 알루미늄이 용해됨과 함께 ITO 등이 환원되어서, 투명도가 열화하여 화소의 투과율이 대폭 저하되는 경우가 있다.
또한, 알루미늄의 패턴(배선 패턴)의 형성 후, ITO 등의 패턴을 형성하면, ITO 등의 에칭 처리로 알루미늄이 부식되어 소기의 기능을 상실하는 경우가 있다.
또한, 알루미늄으로 배선을 형성하면, 산화물 투명 도전층인 ITO 등은 접촉 저항이 크기 때문에, 알루미늄막에 직접 컨택트시켜 전기적으로 접속하는 것이 곤란하다. 이 때문에, 알루미늄과 ITO 등을 전기적으로 컨택트시키는 경우에는 알루미늄막 상에 ITO 등에 대하여 전기적 접촉 저항이 작은 금속막을 별도 성막하고 가공할 필요가 있었다.
본 발명은 상기한 바와 같은 종래 기술에 있어서의 모든 문제를 해소하는 것을 목적으로 하고, 대사이즈화에 알맞은 배선 구조 및 화소 구조를 갖는 액정 표시 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명은 게이트 배선, 드레인 배선, 공통 배선 등의 액정 표시 장치를 구성하기 위해 필요로 하는 각종의 배선 중 적어도 게이트 배선과 동일층에서 구성하는 배선을 알루미늄 또는 알루미늄을 주성분으로 하는 재료로 형성하고, 그 후에 비정질 투명 도전막을 이용하여 화소를 구성하는 공통 전극이나 화소 전극을 형성하였다. 이하, 본 발명의 대표적인 구성을 기술한다.
(1) 알루미늄 또는 알루미늄을 주성분으로 하는 합금층에 고융점 금속층을 피복한 적층막에 투명 도전막을 피복한 배선을 갖는 절연 기판으로 구성하였다.
(2) 절연 기판에 박막 트랜지스터와, 그 게이트 배선/전극, 드레인 배선/전극, 및 공통 배선/전극을 갖고, 상기 각 배선/전극의 적어도 1개를 알루미늄 또는 알루미늄을 주성분으로 하는 합금층에 고융점 금속층을 피복한 적층 구조막에 투명 도전막을 피복한 구성으로 하였다.
(3) 액정을 통해 상호 대향 배치되는 한쌍의 기판 중 한쪽에 게이트 배선/전극, 드레인 배선/전극 및 소스 전극을 갖는 박막 트랜지스터와,
2개의 상기 게이트 배선과 2개의 드레인 배선으로 둘러싸인 화소 영역 또는 그 근방에 배치한 공통 배선 및 이 공통 배선에 접속하여 상기 화소 영역의 대부분의 전역에 베타 형성한 공통 전극과,
상기 소스 전극에 접속하여 상기 공통 전극 상층에 절연층을 통해 형성한 대략 빗형을 갖는 화소 전극을 갖고,
상기 게이트 배선/전극, 또한 또는 드레인 배선/전극, 공통 배선은 알루미늄 또는 알루미늄을 주성분으로 하는 합금층에 고융점 금속층을 피복한 적층 구조막으로 형성하고, 상기 공통 전극이 상기 화소 영역의 대부분의 전역에 베타 형성의 투명 도전막을 구비하였다.
(4) 액정을 통해 상호 대향 배치되는 한쌍의 기판 중 한쪽에 게이트 배선/전극, 드레인 배선/전극 및 소스 전극을 갖는 박막 트랜지스터와,
2개의 상기 게이트 배선과 2개의 드레인 배선으로 둘러싸인 화소 영역 또는 그 근방에 형성한 공통 배선 및 이 공통 배선에 접속한 공통 전극과,
상기 소스 전극에 접속하여 상기 공통 전극 상층에 절연층을 통해 형성한 대략 빗형을 갖는 화소 전극을 갖고,
상기 게이트 배선/전극, 드레인 배선/전극, 공통 배선은 알루미늄 또는 알루미늄을 주성분으로 하는 합금층에 고융점 금속층을 피복한 적층 구조막으로 형성하고, 상기 공통 전극을 상기 고융점 금속층에 도전 접속한 투명 도전막으로 구성하였다.
(5) 액정을 통해 상호 대향 배치되는 한쌍의 기판 중 한쪽에 게이트 배선/전극, 드레인 배선/전극 및 소스 전극을 갖는 박막 트랜지스터와,
2개의 상기 게이트 배선과 2개의 드레인 배선으로 둘러싸인 화소 영역 또는 그 근방에 형성한 공통 배선 및 이 공통 배선에 접속한 공통 전극과,
상기 소스 전극에 접속하여 상기 공통 전극 상층에 절연층을 통해 형성한 대략 빗형을 갖는 화소 전극을 갖고,
상기 게이트 배선/전극, 또한 또는 드레인 배선/전극은 알루미늄 또는 알루미늄을 주성분으로 하는 합금층의 상층에 알루미나층을 갖고, 상기 공통 배선은 알루미늄 또는 알루미늄을 주성분으로 하는 합금층의 상층에 알루미나층을 갖음과 함께 이 알루미나층의 일부를 표면측으로부터 상기 알루미나층을 관통하여 알루미늄 또는 알루미늄을 주성분으로 하는 합금층에 이르는 고융점 금속층을 갖고, 상기 공통 전극을 상기 고융점 금속층에 도전 접속한 투명 도전막으로 구성하였다.
(6) 상기 알루미늄을 주성분으로 하는 합금은 알루미늄에 레어 접지 원소를 첨가한 알루미늄-레어 접지 합금이고, 레어 접지 원소로서 네오디뮴 Nd, 이트륨 Y, 랜턴 La, 사마륨 Sm 중 어느 하나 또는 2이상을 이용하였다.
(7) 상기 고융점 금속이 몰리브덴 Mo, 크롬 Cr, 텅스텐 W, 티탄 Ti 중 어느 하나 또는 이들의 2 이상의 합금으로 하였다.
(8) 상기 투명 도전막이 비정질 ITO(인듐·주석·옥사이드), 동일 IZO(인듐·아연·옥사이드), 동일 IGO(인듐·게르마늄·옥사이드) 중 어느 하나로 하였다.
(9) 게이트 배선, 공통 배선으로서 알루미늄의 상층에 몰리브덴 Mo 또는 티탄 Ti 등의 고융점 금속 또는 상기한 합금으로 이루어지는 고융점 금속을 피복한 적층막을 이용하여 이들과 동일층에 비정질 투명 도전막으로 이루어지는 평면 화소 전극을 형성하고, 소스, 드레인 배선과 동일층, 또는 절연막(PAS막)을 통해 공통 전극으로서 비정질 투명 도전막으로 이루어지는 빗살 무늬 전극을 형성하였다.
게이트 배선, 공통 배선 중 투명 전극으로 형성하는 공통 전극과 컨택트하는 부분 및 게이트 단자, 공통 단자 이외의 부분에 있어서 상층의 예를 들면 몰리브덴 Mo 합금 또는 티탄 Ti 등의 고융점 금속의 막을 에칭 처리로 제거하고, 노출된 알루미늄의 표면을 산화하여 알루미나막을 형성하였다.
(10) 게이트 배선을 몰리브덴 Mo 등의 고융점 금속막을 하층으로 한 알루미늄/네오디뮴 합금(Al/Nd)으로 하고, 그 하층에 비정질 투명 도전막을 형성하였다.
(11) 다결정 ITO를 이용하는 것을 전제로 한 경우, 상기 다결정 ITO를 최하층으로 하고, 그 위에 게이트 배선이나 공통 배선으로서 몰리브덴과 알루미늄 및 몰리브덴(Mo/Al/Mo)을 적층하였다.
다음에, 상기 본 발명의 구성으로 한 것에 의한 효과와 그 이유에 관해서 상세하게 설명한다.
절연 기판의 동일 평면 내에 게이트 배선과 화소를 구성하는 투명 도전막(ITO 등)을 형성함으로써, 고개구율, 고시야각의 액정 표시 장치의 대사이즈화가 가능해진다.
알루미늄 배선 형성 후, 그 알루미늄 배선 상에 ITO 등을 동일층에서 성막한 후, ITO 등의 레지스트 패턴 현상 중에 통상 다결정의 ITO 등의 도전막에서는 현상액 중에서 알루미늄간에 강한 전지 반응을 일으켜 산화막인 ITO 등이 환원되게 된다. 그 결과, ITO 등이 흑화하고, 예를 들면, ITO(In2O5)의 경우, In2O 5 + e(전자) →2·In + (5/2)·O2(↑)의 반응으로 인듐 In이 석출되어 투과율이 저하된다.
비정질의 ITO 등의 부식 전위는 다결정의 ITO 등에 비해 낮기 때문에, 알루미늄간의 부식 전위차를 저감할 수 있다. 이에 따라, 동일층에서도 현상액 중에서의 전지 반응이 억제되고, 알루미늄 상에서의 ITO 등의 투명 도전막의 현상 처리가 가능해진다.
또한, 비정질의 투명 도전막은 약산으로 에칭할 수 있기 때문에, 투명 도전막의 에칭으로 하부의 알루미늄이 부식되지 않는다. 따라서, 비정질의 투명 도전막을 이용함으로써, 알루미늄 상에서의 ITO 등의 투명 도전막의 에칭이 가능해진다.
또한, 알루미늄 배선을 이용한 경우에 노출된 알루미늄 배선의 단면을 CVD 가공 전에 ITO 등으로 피복함으로써, 소위 사이드 힐록을 양극화를 실시하지 않고 방지할 수 있다.
즉, 알루미늄 배선의 노출 부분은 양극화를 실시하여 보호막을 형성하지 않으면, 예를 들면 상층에 몰리브덴을 적층한 적층 배선은 그 위에 CVD로 절연막을 성막할 때에 그 단면에 힐록이 성장하고, 층간 쇼트가 높은 빈도로 발생하게 된다. 그래서, 노출된 알루미늄막의 단면을 피복하여 ITO 등을 실온이 120℃ 정도인 비교적 저온에서 비교적 딱딱한 막으로서 성막한다. 그 결과, CVD 공정에서 300℃로 가열하여도 산화물막(ITO 등)으로 피복된 알루미늄 표면은 안정되고, 힐록의 발생을 완전하게 억제할 수 있다.
이와 같이, 알루미늄 배선의 노출 부분을 투명 도전막으로 피복함으로써, 게이트 배선과 드레인 배선 또는 게이트 배선과 공통 배선간의 쇼트 내압을 개선할 수 있고, 액정 표시 장치의 신뢰성을 향상할 수 있다.
ITO 등의 투명 도전막과 공통 배선을 컨택트시키기 위해서, 1화소 내에 몰리브덴 또는 몰리브덴 합금 또는 티탄 또는 티탄 합금의 단자 부분 및 게이트 단자 부분을 남겨 알루미늄을 산화시켜 알루미나막을 형성한다. 이 알루미나막에 의해, 게이트 배선과 드레인 배선의 교차부 및 게이트 배선과 공통 배선의 교차부는 전부 플라즈마 처리막 즉 CVD 처리에 의한 질화 실리콘 등의 절연막과 알루미나의 적층 구조막이 되고, 액정 표시 장치의 고정밀화나 화소를 구성하는 전극 구조에 기인하는 상기 교차부가 증가하더라도, 층간 쇼트의 발생 확률을 대폭 저감하는 것이 가능해진다.
ITO 등의 게이트 배선 중첩 부분에 있어서의 단선을 더 억제하는 경우에는 ITO 등을 최하층에 형성하고, 그 위에 몰리브덴이나 몰리브덴 합금 또는 크롬이나 크롬 합금을 통해 알루미늄 배선을 형성한다.
다결정의 ITO 등을 이용하는 경우에는 최하층에 ITO 등을 형성하고, 그 위에 몰리브덴 또는 몰리브덴 합금/알루미늄/몰리브덴 또는 몰리브덴 합금의 다층 구조막을 형성한다. 게이트 배선 현상 처리시에 알루미늄이 표면에 나오지 않기 때문에, 하부의 ITO 등과의 전지 반응을 미연에 방지할 수 있다.
게이트 배선을 알루미늄과 네오디뮴의 합금(Al-Nd 합금) 또는 순알루미늄과 티탄의 적층 구조막으로 형성하는 경우, 그 하층에 비정질의 ITO 등의 도전막을 형성한다. Ti막의 AL막은 결정립의 배향이 일치하기 때문에 힐록리스화할 수 있다라고 한다. 이러한 힐록리스의 알루미늄 배선을 이용한 경우에는 CVD에 의한 성막시에 알루미늄 배선의 표면을 노출시킨 채로 할 수 있다. 또한, ITO 등의 도전막으로서 알루미늄과 부식 전위차가 작은(낮은) 비정질의 ITO 등을 이용함으로써, 게이트 배선의 알루미늄막과 ITO 등과의 전지 반응을 억제할 수 있다. 비정질의 ITO 등은 그 후의 공정에서 열처리를 실시하여 결정화하고, 알루미늄 및 크롬 또는 몰리브덴의 에칭 처리시에 이들의 에칭에 대하여 내성을 갖게 할 수 있다.
다결정의 ITO 등을 이용하는 것을 전제로 한 경우, ITO 등의 투명 도전막은 최하층에 형성한다. 그 위에 공통 배선으로서 몰리브덴/알루미늄/몰리브덴의 적층 구조막을 형성한다. 하층의 몰리브덴막은 그 하부에 형성되어 있는 ITO 등의 투명 도전막과의 컨택트를 취하기 위한 것으로, 상층의 몰리브덴막은 배선의 단자이다. 또한, 알루미늄막을 몰리브덴으로 피복함으로써, ITO 등과 알루미늄이 현상액 중에서 직접 접촉하는 것을 방지한다. 그 때문에, 전지 반응은 발생하지 않는다.
또한, 공통 전극을 화소 영역에 베타 형성한 경우에는 상부에 형성하는 빗살형 화소 전극과의 오버랩으로 형성되는 용량이 증대하여, 이것이 공통 배선을 타고 시상수가 커진다. 그러나, 배선을 알루미늄 또는 알루미늄 합금으로 함으로써, 그 저항분을 작게 할 수 있어 상기 시상수의 증대를 억제 할 수 있게 된다.
이상으로부터, 고시야각, 고투과율의 횡전계 방식으로, 특히 화소 전극을 화소 영역에 베타 형성한 구조의 에칭 표시 장치에 있어서의 배선의 시상수 증대를 억제하고 화면 사이즈를 대형화하는 것이 용이하게 된다.
또한, 게이트 및 공통 배선을 알루미늄 또는 알루미늄을 주성분으로 한 합금으로 형성함으로써, 배선 저항을 저감하면서 화소 구동을 위한 전극의 한쪽을 ITO 등의 투명 도전막으로 게이트 배선 또는 전극과 동일층에 형성할 수 있고, 다른쪽의 전극인 빗살형 전극을 패시베이션막(절연막) 상에 형성하여 양자의 용량(적층 용량)이 최소한이 되도록 설계할 수 있다.
또한, 알루미늄 배선을 이용함으로써, 그 소요 부분의 표면을 산화함으로써 힐록 발생을 저감하고, 화면 상에서의 얼룩 등의 표시 결함의 발생을 방지하고, 신뢰성이 높은 액정 표시 장치를 얻을 수 있다.
또, 본 발명은 상기한 구성 및 후술하는 실시예의 구성에 한정되는 것이 아니라, 본 발명의 기술 사상을 일탈하지 않고 여러 가지의 변경이 가능한 것은 물론이다.
이하, 본 발명에 의한 액정 표시 장치의 실시예에 관해서 설명을 한다.
도 1은 본 발명에 의한 액정 표시 장치의 제1 실시예의 구성을 모식적으로 설명하는 주요부 단면도이고, 액정을 통해 상호 대향 배치되는 절연 기판 중 한쪽의 기판(하측 기판)의 단면을 모식적으로 나타낸 것이다.
도 1에 있어서, SUB는 유리 기판을 적합하게 하는 하측 기판으로, 이 내면에 알루미늄 합금 g1과 몰리브덴 합금 g2의 적층 구조막으로 이루어지는 게이트 배선/전극 GT(GL), 알루미늄 합금 g1과 몰리브덴 합금 g1의 적층 구조막에 ITO로 이루어지는 투명 도전막 g3을 피복한 공통 전극/배선 CT(CL)을 갖는다. 또, 도 1에 있어서는 박막 트랜지스터 TFT를 구성하는 게이트 전극 GT와, 공통 배선 CL에 접속한 공통 전극 CT의 부분으로 나타내고 있다.
이들 게이트 배선/전극 GT(GL)와 공통 전극/배선 CT(CL)를 피복하는 게이트 절연막 GI를 갖고, 게이트 전극 GT의 상측에는 반도체막 ASI와 컨택트층이 되는 반도체막 N+ASI로 이루어지는 반도체층이 형성되어 있다. 이 반도체층 ASI에는 소스/드레인 전극 SD1과 SD2가 분리되어 형성되어 있다. 여기서는, SD1을 소스 전극, SD2를 드레인 전극으로서 나타낸다.
소스 전극 SD1과 드레인 전극 SD2 및 공통 전극/배선 CT(CL)의 상측을 피복하여 절연막 PAS가 형성되어 있고, 공통 전극/배선 CT(CL)의 상측에는 컨택트홀, 즉 관통 구멍 TH를 통해서 소스 전극 SD1에 접속한 화소 전극 PX가 성막되어 있다.
도 2는 도 1에 도시한 일화소 부분 평면 구성을 모식적으로 설명하는 평면도이고, DL은 드레인 배선, 다른 부호는 도 1과 동일 부분에 대응한다. 이 형식의 액정 표시 장치는 그 일화소는 2개의 드레인 배선 DL과 2개의 게이트 배선 GL(한개만 도시한다)로 둘러싸인 영역에 형성되어 있다.
이 일화소 영역을 횡단하도록 공통 배선 CL을 갖고, 공통 배선 CL에 접속하여 일화소의 대략 전역에 공통 전극 CT가 형성되어 있다. 그리고, 한쪽의 드레인 배선 DL과 게이트 배선 GL의 교차부에 박막 트랜지스터 TFT가 형성되어 있고, 그 게이트 전극 GT는 게이트 배선 GL이고, 드레인 전극 SD2는 드레인 배선 DL로부터 연장되고, 소스 전극 SD1은 컨택트홀 TH에서 화소 전극 PX에 접속하고 있다.
도 1과 도 2에 도시한 구성의 제작은 다음과 같다. 우선, 유리 기판 SUB1 상에 알루미늄(Al) 합금 g1과 몰리브덴(Mo) 합금 g2를 순차 성막하여 적층 구조막을 형성한다. 이것에 포토레지스트를 도포하고 건조하여 패터닝한 후, 인산계 에칭액으로 웨트 에칭 처리하고, 게이트 배선/전극 GL(GT) 및 공통 배선 CL을 형성한다.
몰리브덴 합금 대신에 티탄 Ti를 이용하여도 좋다. 티탄을 이용하는 경우에는 알루미늄과 티탄의 적층막을 드라이 에칭 처리로 일괄하여 패터닝한다. 또한, 알루미늄 합금으로서는 내힐록성이 우수한 알루미늄-네오디뮴 합금(Al-Nd), 또는 알루미늄-실리콘 합금(Al-Si) 등 또는 순 Al이 알맞다. 본 실시예에서는 알루미늄-네오디뮴 합금(Al-Nd)을 이용하였다.
알루미늄 합금막 g1의 상층에 몰리브덴(Mo) 합금막 g2를 이용하는 경우, 불소계 가스에 의한 드라이 에칭율이 늦어지는 몰리브덴-크롬 합금(Mo-Cr)을 이용한다.
상기 적층 구조막의 재료 조성 및 에칭액의 조성을 조정함으로써, 양자의 에칭율을 제어하여 가공측 가장자리가 도 1에 도시했던 바와 같은 순테이퍼를 갖도록 가공한다.
다음에, 투명 전극인 공통 전극 CT로서 비정질의 ITO막 g3을 성막한다. ITO 대신에, IZO(인듐·아연·옥사이드), IGO(인듐·게르마늄·옥사이드) 등을 이용하여도 좋다.
ITO의 경우, 그 성막 중에 물을 첨가하여 실온 성막함으로써 비정질화한다. 단, 실온 성막이기 때문에, 그 막은 CVD 공정에서의 열 이력을 거쳐 결정화할 수 있다. IZO나 IGO의 경우에는 그 성막시의 기판 온도를 200℃에서 성막하여도 비정질 상태가 되고, 높은 기판 밀착성을 유지한 채로 비정질 구조를 얻을 수 있다.
도 3은 투명 도전막을 비정질화한 것의 효과의 설명도이고, 결정성의 ITO, 비정질 ITO, IZO(원래 비정질 상태) 및 몰리브덴 Mo, 알루미늄 Al의 현상액(레지스트의 현상액) 중에서의 각 부식 전위의 차이를 나타낸다. 또, 이 부식 전위는 현상액으로서 NMD(TMAH(테트라 메틸 암모늄 하이드로옥사이드) 2.38% 수용액)를 이용한 경우이다.
도시한 바와 같이, 현상액 중에서의 알루미늄 Al의 부식 전위가 가장 낮고, 다음에 몰리브덴 Mo, 이하 IZO, 비정질 ITO, 결정성 ITO의 순으로 높다. 현상액 중에 알루미늄과 투명 도전막(IZO, 비정질 ITO, 결정성 ITO) 중 어느 하나를 침지하면, 부식 전위차에 기초하는 전지 반응이 발생하고, 알루미늄이 산화되어 투명 도전막이 환원된다.
여기서, 통상의 결정성 ITO(다결정성 ITO)에서는 그 부식 전위차가 크고, 각각의 반응이 심하게 발생하여 각각에 손상을 제공한다. 한편, 비정질 ITO에서는 그 재료 조성에 의한 차는 있지만, 다결정성 ITO에 비해 알루미늄과의 부식 전위차는 작아진다. 따라서, 현상시의 각 재료막에 제공하는 손상을 억제할 수 있다.
도 4는 에칭액에 의한 알루미늄막과 투명 도전막의 에칭율의 설명도이다. 에칭율은 상대치로 나타낸다. 에칭액에는 수산 또는 염산 농도가 낮은 왕수를 이용한다. 고염산 농도의 왕수나 브롬화 수소산(HBr)에서는 다결정 ITO에 비해 알루미늄의 에칭율이 높기 때문에, 상기 ITO막의 에칭 처리시에 그 바로 아래에 있는 알루미늄막에 손상이 발생한다. 한편, 수산 또는 저염소 농도의 왕수에서는 알루미늄막보다 비정질 ITO막의 에칭율이 높다. 따라서, 알루미늄 ITO 등의 투명 도전막의 에칭 처리시에 그 바로 아래의 알루미늄막에 손상을 제공하는 일이 없다.
투명 전극인 공통 전극은 상기 공통 전극 상층막인 몰리브덴 합금 또는 티탄으로 공통 배선과 컨택트한다. 몰리브덴 합금 및 티탄과 공통 전극인 ITO 등의 계면에서는 컨택트 저항이 낮기 때문에 양호한 컨택트 특성이 얻어진다.
또한, 공통 배선의 측단면에 노출되어 있는 알루미늄층이 ITO 등으로 피복되어 있기 때문에, 그 후의 게이트 절연막 등의 형성을 위한 CVD 공정에서 힐록이 발생하지 않는다.
그 후, 게이트 절연막, 반도체층막, 컨택트용의 반도체막을 SiN, 비정질 Si막, n+ 비정질 Si막을 각각 플라즈마 CVD 처리에 의해 성막하여, 게이트 절연막, 반도체층막, 컨택트용의 반도체막을 연속 성막하여 형성한다.
그리고, 반도체층막의 비정질 Si막과 컨택트용의 반도체막의 n+ 비정질 Si막을 드라이 에칭 처리로 가공하여 섬 모양의 반도체막으로 하고, 소스 전극과 드레인 전극을 형성한다. 이 소스 전극과 드레인 전극은 스퍼터링으로 성막하고, 포토리소그래피 기법으로 패터닝하고 웨트 에칭 처리로 배선을 가공한다. 이 배선 재료에는 크롬계 합금, 몰리브덴계 합금을 이용한다. 크롬계 합금으로서는 크롬-몰리브덴/크롬의 적층 재료(Cr-Mo/Cr)를 이용한다. 몰리브덴계 합금으로서는 내드라이 에칭성이 높은 몰리브덴-크롬 합금(Mo-Cr)을 이용한다.
소스 전극과 드레인 전극의 에칭 처리 후, 동일한 에칭 마스크로 채널부의 컨택트층을 드라이 에칭으로 제거하여 채널을 형성한다.
그 후, 패시베이션층을 CVD법으로 성막한다. 소스 전극부에 드라이 에칭으로 컨택트홀을 형성한다. 이 관통 구멍 이외에도 게이트 전극, 공통 전극, 소스 전극의 단자부에도 관통 구멍을 형성한다. 이 때, 게이트 전극, 공통 전극, 소스 전극의 최상부는 드라이 에칭으로 금속막 자신이 에칭되지 않도록, SiN과의 드라이 에칭 선택비가 5이상인 재료를 이용한다.
그 후 재차 화소 전극의 투명 도전막으로서 ITO 등을 형성한다. 이것은 포토리소그래피 기법으로 빗살형으로 형성한다(도 2의 PX 참조). 이 투명 도전막은 결정성이라도 비정질이라도 좋다. 결정성의 투명 도전막을 이용하는 경우에는 고염산의 왕수나 브롬화 수소산 HBr을 이용한다. 또한, 비정질의 투명 도전막을 이용하는 경우에는 수산 또는 저염산의 왕수를 이용하면 좋다.
결정성의 투명 도전막을 브롬화 수소산 HBr을 이용하여 가공하는 경우, 또 는 수산을 이용한 비정질 투명 도전막을 에칭한 경우 그 사이드 에칭량을 매우 적게 억제할 수 있기 때문에, 도 2에 도시한 바와 같은 미세한 빗살형 투명 전극(화소 전극 PX)의 형성에 적합하다.
본 실시예에 따르면, 상기한 바와 같이 하여 박막 트랜지스터 TFT와 각 배선 및 각 전극을 형성한 기판(TFT 기판)이기 때문에, 미세한 투명 빗살 무늬 전극(화소 PX)과 평면 투명 전극(공통 전극 CT)을 가짐으로써, 투과율이 대폭 향상된 액정 표시 장치를 얻을 수 있다. 또한, 투명 전극끼리의 교차 용량이 증대하지만, 공통 배선에 알루미늄을 이용하고 있기 때문에 배선 저항이 저감되어 시상수의 증가를 억제할 수 있다.
또한, 평면 투명 전극(CT)은 여기서는 화소 일면의 베타형으로 했지만, 통상의 IPS와 같이 상부 빗살형 전극(PX)과 교대로 빗살 형태를 형성하도록 가공하여도 마찬가지로 개구율은 향상시킬 수 있다.
도 5는 본 발명에 의한 액정 표시 장치의 제2 실시예의 구성을 모식적으로 설명하는 주요부 단면도이고, 액정을 통해 상호 대향 배치되는 절연 기판 중 한쪽의 기판(하측 기판)의 단면을 모식적으로 나타낸 것이다. 또한, 도 6은 도 5에 도시한 일화소 부분 평면 구성을 모식적으로 설명하는 평면도이다. 그리고, 도 7 내지 도 12는 본 실시예의 TFT 기판의 제작 공정의 설명도이고, 도 7은 게이트 배선과 공통 배선/전극의 제작 공정도, 도 8 내지 도 12는 도 7의 공정을 더 설명하기 위한 주요부 평면도를 나타낸다.
본 실시예는 TFT 기판 SUB1의 내면에 게이트 전극/배선 GT(GL) 및 공통 배선 CL을 알루미늄막 g1로 형성한다. 게이트 전극/배선 GT(GL)는 알루미늄막 g1의 전면을 피복하여 알루미나막 g4를 갖고, 공통 배선 CL도 마찬가지로 알루미나막 g4의 상층에 알루미나막 g4를 피복함과 함께, 이 알루미나막 g4의 상면의 일부에 상기 상면으로부터 알루미늄막 g1에 관통하는 몰리브덴 또는 티탄막(본 실시예에서는 몰리브덴)의 막 g2를 갖고 있다.
또, AL막의 표면 산화를 촉진하기 위해서, 유리 기판 SUB 상에 도포형 유리막 SOG를 형성하는 것이 산화막 질 향상을 위해 효과적이다.
공통 전극 CT를 구성하는 투명 도전막 ITO 등은 알루미나막 g4를 피복하여 도 6에 도시한 바와 같이 화소 영역의 대략 전면에 형성되고, 알루미늄막 g1의 상측의 일부에 성막한 몰리브덴막 g2를 통해 공통 배선 CL을 구성하는 알루미늄막 g1과 양호하게 컨택트하여 형성된다. 이 몰리브덴막 g2의 구체적인 위치는 도 6에 도시하였다. 또, 몰리브덴막 g2의 평면 형상은 도 6에 도시한 구형에 한하는 것이 아니라 마름모형, 원형(타원형을 포함한다), 또는 복수의 적절한 형상의 조합으로 할 수 있다.
상기한 공통 배선 CL의 알루미늄막 g1을 피복한 알루미나막 g3은 그 상층에 적층하는 공통 전극 CT를 구성하는 투명 도전막 ITO 등과의 컨택트성이 양호하지 않기 때문에, 상기 알루미나막 g3의 표면으로부터 하층의 알루미늄막 g1에 도달하도록 관통하여 성막한 몰리브덴막 g2를 설치함으로써 공통 배선 CL과 공통 전극 CT의 컨택트성을 향상시키고 있다.
그리고, 상기 게이트 배선/전극 GL(GT)과 공통 배선 CL 및 공통 전극 CT의 상층에, 도 1 내지 도 4에서 설명한 제1 실시예와 같이 게이트 절연막 GI, 반도체막 ASI, 컨택트막 N+ASI, 소스 전극 SD1, 드레인 전극 SD2, 절연막 PAS 및 화소 전극 PX를 형성하고 있다.
다음에, 도 7 내지 도 12를 참조하여 본 실시예의 제작 공정을 설명한다. 우선, 도 7의 (1)에 도시한 바와 같이, 게이트 배선/전극 GL(GT) 및 공통 배선 CL로 알루미늄 합금(여기서는, 알루미늄-네오디뮴 합금 : Al-Nd)막 g1과 몰리브덴 합금 또는 티탄 합금 또는 크롬 합금(여기서는, 몰리브덴-크롬 합금 : Mo-Cr)막 g2의 적층 구조막을 형성하여 패터닝한다. 이 평면도를 도 8에 모식적으로 도시한다.
다음에, 공통 배선 CL의 상층막인 Mo-Cr막 g2의 상층에 형성하는 공통 전극을 구성하는 투명 도전막 ITO 등과 컨택트하는 부분에 포토레지스트 REG를 형성한다(도 7의 (2)). 이 포토레지스트 REG는 포토레지스트의 도포와 마스크를 통한 노광과 현상 처리로 소정의 패턴으로 형성한다.
공통 배선 CL의 상부에 포토레지스트 REG를 형성한 기판 SUB1을 에칭 처리하여 포토레지스트 REG 부분 이외를 남겨 Mo-Cr막 g2를 제거한다. 이 때, 게이트 배선 GL의 상층에 있던 Mo-Cr막 g2도 동시에 제거된다(도 7의 (3)).
포토레지스트 REG를 남긴 채로 Al-Nd막 g1에 표면을 산화 처리하고, 공통 배선 CL의 상기 Mo-Cr막 g2의 잔류 부분을 제외한 부분 및 게이트 배선 GL의 표면에 알루미나막 g4를 형성한다(도 7의 (4)). 또, 이 표면 산화 처리에서는 표면에 노출된 Al-Nd막의 두께는 상기 알루미나막 g4의 생성에 의해 약간 얇아진다. 이 상태의 평면도를 도 9에 모식적으로 도시한다.
그 후, 포토레지스트 REG를 제거하여 Mo-Cr막 g2를 노출시킨다(도 7의 (5)). 노출된 Mo-Cr막 g2는 컨택트막이 된다.
포토레지스트를 제거한 후, 공통 배선 CL의 상부를 피복하여 비정질의 투명 도전막 g3을 성막하여 공통 전극 CT를 형성한다(도 7의 (6)). 이 상태의 평면도를 도 10에 모식적으로 도시한다.
이 실시예에서는 공통 전극 CT는 평면으로 했지만, 통상의 IPS 모드에서는 빗살 형태로 가공하여도 좋다.
비정질의 투명 도전막 g3으로서 상기한 ITO 등이 이용된다. 또한, 게이트 배선 GL, 공통 배선 CL을 구성하는 알루미늄 합금(Al-Nd)막 G1의 대부분이 알루미나막 g4로 피복되어 있고, 알루미늄 합금막 g1과 공통 전극 CT 각각의 표면이 직접 에칭액에 닿지 않기 때문에, 투명 도전막 g3으로서 결정성의 투명 도전막을 이용하여도 좋다.
공통 전극 CT를 형성한 후, 도 11에 도시한 바와 같이 반도체층 ASI 및 컨택트층의 반도체층(N+ASI), 소스 전극 SD1, 드레인 배선 DL 및 드레인 전극 SD2를 형성한다.
또한 절연막 PAS를 형성한 후, 도 12에 도시한 바와 같이 PAS막을 관통하여 소스 전극 SD1에 관통 구멍 TH를 형성하고, 빗살형의 투명 도전막으로 이루어지는 화소 전극 PX(도 5, 도 6 참조)를 형성한다.
본 실시예에 의해, 알루미늄 합금을 이용한 게이트 배선/전극 GL(GT), 공통 배선 CL에 표면 산화 처리를 실시함으로써, 게이트 절연막 GI(SiN)의 단층에서 층간 절연하는 경우에 비해 그 절연 내압의 저하를 방지할 수 있고, 신뢰성이 대폭 증대된다. 또한, 양극화되지 않는 부분인 공통 배선 CL의 컨택트 부분은 고융점 금속인 몰리브덴, 몰리브덴/티탄, 몰리브덴/크롬 등의 적층 구조이기 때문에, 알루미늄막의 힐록 발생을 완전하게 방지할 수 있다.
도 13은 본 발명에 의한 액정 표시 장치의 제3 실시예의 구성을 모식적으로 설명하는 주요부 단면도이고, 액정을 통해 상호 대향 배치되는 절연 기판 중 한쪽의 기판(하측 기판)의 단면을 모식적으로 나타낸 것이다.
본 실시예에서는 TFT 기판 SUB1의 내면에 공통 전극 CT를 구성하는 비정질의 투명 도전막 g3으로서 ITO 등을 성막한다. 그 위에 크롬 또는 몰리브덴 또는 티탄막 g2를 기초(하층)로 하고, 상층에 알루미늄 합금(Al-Nd 등)막 g1을 갖는 적층 구조막으로 이루어지는 공통 배선 CL을 형성한다.
공통 배선 CL을 구성하는 하층의 크롬 또는 몰리브덴 또는 티탄막 g2와 공통 전극 CT를 구성하는 비정질의 투명 도전막 g3과는 양호한 컨택트성을 갖는다.
또한, 알루미늄 합금막 g1과 크롬 또는 몰리브덴 또는 티탄막 g2의 적층 구조막을 패터닝하는 에칭 처리 때에 상기 적층 구조막을 구성하는 상하층의 양자에 현상액 중에서의 부식 전위차에 기초하는 전지 반응이 생기지만, 이것을 억제하기 위해서, 상기 전위차가 작아지는 비정질의 투명 도전막을 이용한다. 여기서는 120막을 이용하였다.
또, 게이트 배선/전극 GL(GT)과 유리 기판간에는 투명 도전막은 형성하고 있지 않다.
본 실시예에 따르면, 공통 전극 CT를 구성하는 투명 도전막 g3을 유리 기판(TFT 기판) SUB1에 직접 형성하기 때문에, 다른 배선에 대한 소위 패턴 중첩부가 없고, 따라서 패턴 중첩부에 기인하는 단선 등의 문제점의 발생이 없고, 고신뢰성의 액정 표시 장치를 얻을 수 있다.
도 14는 본 발명에 의한 액정 표시 장치의 제4 실시예의 구성을 모식적으로 설명하는 주요부 단면도이고, 액정을 통해 상호 대향 배치되는 절연 기판 중 한쪽의 기판(하측 기판)의 단면을 모식적으로 나타낸 것이다.
본 실시예에서는 TFT 기판 SUB1의 내면에, 우선 공통 전극 CT가 되는 투명 도전막으로서 비정질 또는 다결정의 ITO 등의 막 g3을 형성하고, 그 위에 몰리브덴 또는 티탄막 g2와 알루미늄막 g1 및 몰리브덴 또는 티탄막 g6의 적층 구조막(3층 구조막)을 형성한다. 또, 게이트 배선/전극 GL(GT)의 하층에는 ITO 등의 막 g3을 형성하지 않는다.
이 적층 구조막의 알루미늄막 g1은 몰리브덴 또는 티탄막 g6의 하층에 있기 때문에, 상기 적층 구조막의 패터닝시에 알루미늄막 표면이 에칭액에 직접 접촉하지 않는다. 따라서, 알루미늄막과 투명 도전막이 동일 에칭액 중에 공존하지 않기 때문에, 양자의 부식 전위차에 기초하는 전지 반응은 발생하지 않는다. 또, 상기 적층 구조막의 알루미늄막 g1의 기초(하층)인 몰리브덴 또는 티탄막 g2는 공통 배선 CL에서는 그 기초의 투명 도전막 g3과, 또한 게이트 배선/전극 GL(GT)에서는 유리 기판과의 밀착성을 향상시킨다.
공통 배선 CL과 게이트 배선/전극 GL(GT)을 본 실시예와 같은 3층 구조막으로 함으로써, 공통 배선 CL의 기초가 되는 투명 도전막 g3은 비정질일 필요는 없고, 결정성의 ITO 등을 채용할 수 있다.
본 실시예에 의해서도, 상기 제3 실시예와 같이 공통 전극 CT를 구성하는 투명 도전막 g5를 유리 기판(TFT 기판) SUB1에 직접 형성하기 때문에, 다른 배선에 대한 소위 패턴 중첩부가 없고, 따라서 패턴 타고 넘는 부에 기인하는 단선 등의 문제점의 발생이 없고, 고신뢰성의 액정 표시 장치를 얻을 수 있다.
다음에, 상기 각 실시예를 적용한 본 발명에 의한 액정 표시 장치의 구동, 구조, 적용예 등에 관해서 설명한다.
도 15는 본 발명에 의한 액정 표시 장치의 등가 회로의 설명도이다. 도 15에 도시한 바와 같이, 액정 표시 장치를 구성하는 액정 패널은 표시부가 행렬의 형태로 배치된 복수의 화소의 집합에 의해 구성되고, 각 화소는 액정 패널의 배면부에 배치된 백라이트로부터의 투과광을 독자적으로 변조 제어할 수 있도록 구성되어 있다.
액정 패널의 구성 요소 중 하나인 TFT 기판 SUB1 상에는 유효 화소 영역 AR에 x방향(행 방향)으로 연장하고, y방향(열 방향)에 병설된 게이트 배선 GL과 공통 배선 CL 및 y방향으로 연장하고, x방향에 병설된 드레인 배선 DL이 형성되어 있다. 상기 게이트 배선 GL과 공통 배선 CL은 상기 실시예의 어느 하나의 구성을 갖고 있다. 그리고, 게이트 배선 GL과 드레인 배선 DL에 의해서 둘러싸인 구형의 영역에 단위 화소가 형성되어 있다.
액정 표시 장치는 그 액정 패널의 외부 회로로서 수직 주사 회로 V 및 영상 신호 구동 회로 H를 구비하고, 수직 주사 회로 V에 의해서 복수의 게이트 배선 GL의 각각에 순차 주사 신호(전압)가 공급되고, 그 타이밍에 맞춰 영상 신호 구동 회로 H로부터 드레인 배선 DL에 영상 신호(전압)를 공급하도록 되어 있다.
또, 수직 주사 회로 V 및 영상 신호 구동 회로 H는 액정 구동 전원 회로 POW로부터 전원이 공급됨과 함께 퍼스널 컴퓨터 또는 텔레비젼 수신 회로 등의 호스트 CPU로부터의 화상(영상) 정보가 컨트롤러 CTL에 의해서 각각 표시 데이터 및 제어 신호로 나누어져 입력된다.
도 16은 본 발명을 적용한 액정 표시 장치의 구동 파형예의 설명도이다. 도 16에서는 공통 배선을 통해 공통 전극에 인가하는 공통 전압을 VCH와 VCL의 2치의 교류 구형파로 하고, 그것에 동기시켜 주사 신호 VG(i-1), VG(i)의 비선택 전압을 1 주사 기간마다 VCH와 VCL의 2치로 변화시킨다. 공통 전압의 진폭 폭과 비선택 전압의 진폭치는 동일하게 한다.
화상(영상) 신호 전압은 액정층에 인가하고 싶은 전압으로부터 공통 전압의 진폭의 1/2를 뺀 전압이다.
공통 전압은 직류라도 좋지만, 교류화 함으로써 화상(영상) 신호 전압의 최대 진폭을 저감할 수 있고, 영상 신호 구동 회로(신호측 드라이버) H에 내압이 낮은 것을 이용하는 것이 가능해진다.
도 17은 본 발명을 적용한 액정 표시 장치의 액정 패널에 외부 부착 회로를 실장한 상태의 일례를 나타내는 평면도이다. 액정 패널 PNL의 주변에는 수직 주사 회로 V를 탑재한 제1 구동 회로 기판 PCB1, 영상 신호 구동 회로 H를 탑재한 제2 구동 회로 기판 PCB2 및 전원 회로 기판 PCB3이 실장되어 있다. 제1 구동 회로 기판 PCB1과 제2 구동 회로 기판 PCB2는 소위 플렉시블 회로 기판 FPC로 구성되어 있다.
수직 주사 회로 V는 복수의 필름 캐리어 방식(TCP 방식)으로 실장한 구동 IC칩 CHI1을 갖고, 그 출력 범프는 액정 패널의 게이트 신호 단자 GTM에 접속되고, 입력 범프는 제1 구동 회로 기판 PCB1 상의 단자에 접속되어 있다.
영상 신호 구동 회로 H도 마찬가지로 복수의 필름 캐리어 방식으로 형성된 구동 IC칩 CHI2로 구성되고, 그 출력 범프는 액정 패널의 드레인 신호 단자 DTM에 접속되고, 입력 범프는 제2 구동 회로 기판 PCB2 상의 단자에 접속되어 있다.
전원 회로 기판 PCB3은 플랫 케이블 FC을 통해 제2 구동 회로 기판 PCB2 상의 영상 신호 구동 회로 H에 접속되고, 이 영상 신호 구동 회로 H는 플랫 케이블 FC를 통해 제1 구동 회로 기판 PCB1 상의 수직 주사 회로 V에 접속되어 있다.
또, 본 발명에서는 이러한 것에 한정되는 것이 아니라 각 회로를 구성하는 반도체 칩을 TFT 기판 SUB1에 직접 탑재하고, 그 입출력 범프의 각각을 상기 기판 SUB1에 형성된 단자(또는 배선층)에 접속시키는 소위 COG(Chip On Glass) 방식에도 적용할 수 있는 것은 물론이다.
도 18은 본 발명의 액정 표시 장치를 적용한 디스플레이 모니터의 일례를 나타내는 정면도이다. 이 디스플레이 모니터는 상기 본 발명의 실시예에 따른 액정 표시 장치를 표시부에 탑재하고, 그 액정 패널 PNL에 화상을 표시한다. 표시부는 스탠드부에서 지시되고 있다. 이 디스플레이 모니터는 도시하지 않은 외부 신호원(퍼스널 컴퓨터, 또는 텔레비젼 수신 회로)에 접속하는 것에 한하지 않고, 스탠드부 또는 그 주변에 상기한 외부 신호원을 내장시킬 수도 있다.
본 발명에 의해, 신뢰성이 높고, 밝은 화면의 화상 표시를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에 의한 액정 표시 장치에 따르면, 게이트 배선, 드레인 배선, 공통 배선 등의 액정 표시 장치를 구성하기 위해 필요로 하는 각종의 배선 중 적어도 게이트 배선과 동일층에서 구성하는 배선을 알루미늄 또는 알루미늄을 주성분으로 하는 재료로 형성하고, 그 후에 비정질 투명 도전막을 이용하여 화소를 구성하는 공통 전극이나 화소 전극을 형성했기 때문에, 신뢰성이 높고, 밝은 화상 표시를 가능하게 한 액정 표시 장치를 제공할 수 있다.
도 1은 본 발명에 의한 액정 표시 장치의 제1 실시예의 구성을 모식적으로 설명하는 주요부 단면도.
도 2는 도 1에 도시한 일화소 부분 평면 구성을 모식적으로 설명하는 평면도.
도 3은 투명 도전막을 비정질화한 것의 효과의 설명도.
도 4는 에칭액에 의한 알루미늄막과 투명 도전막의 에칭율의 설명도.
도 5는 본 발명에 의한 액정 표시 장치의 제2 실시예의 구성을 모식적으로 설명하는 주요부 단면도.
도 6은 도 5에 도시한 일화소 부분 평면 구성을 모식적으로 설명하는 평면도.
도 7은 게이트 배선과 공통 배선/전극의 제작 공정도.
도 8은 도 7의 공정을 더 설명하기 위한 주요부 평면도.
도 9는 도 7의 공정을 더 설명하기 위한 도 8에 계속되는 주요부 평면도.
도 10은 도 7의 공정을 더 설명하기 위한 도 9에 계속되는 주요부 평면도.
도 11은 도 7의 공정을 더 설명하기 위한 도 10에 계속되는 주요부 평면도.
도 12는 도 7의 공정을 더 설명하기 위한 도 11에 계속되는 주요부 평면도.
도 13은 본 발명에 의한 액정 표시 장치의 제3 실시예의 구성을 모식적으로 설명하는 주요부 단면도.
도 14는 본 발명에 의한 액정 표시 장치의 제4 실시예의 구성을 모식적으로 설명하는 주요부 단면도.
도 15는 본 발명에 의한 액정 표시 장치의 등가 회로의 설명도.
도 16은 본 발명을 적용한 액정 표시 장치의 구동 파형예의 설명도.
도 17은 본 발명을 적용한 액정 표시 장치의 액정 패널에 외부 부착 회로를 실장한 상태의 일례를 나타내는 평면도.
도 18은 본 발명의 액정 표시 장치를 적용한 디스플레이 모니터의 일례를 나타내는 정면도.
<도면의 주요 부분에 대한 부호의 설명>
GL : 게이트 배선
GT : 게이트 전극
GI : 절연막
DL : 드레인 배선
CL : 공통 배선
CT : 공통 전극
PX : 화소 전극
ASI : 반도체층
TFT : 박막 트랜지스터
PSV : 보호막(절연막)
SUB(SUB1) : 하측 기판
g1 : 알루미늄 합금
g2 : 몰리브덴 합금
g3 : ITO막(투명 도전막)
TFT : 박막 트랜지스터
ASI : 반도체막
N+ASI : 컨택트층
SD1/SD2 : 소스/드레인 전극
PAS : 절연막
TH : 컨택트홀(관통 구멍)

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 액정 표시 장치로서,
    한 쌍의 기판,
    상기 한 쌍의 기판 사이에 삽입된 액정층,
    상기 한 쌍의 기판 중 하나 상에 행렬의 형태로 배치되는 다수의 게이트 배선 및 다수의 드레인 배선으로 구성되는 다수의 화소부,
    상기 화소부의 각각에 제공되는 스위칭 소자,
    상기 다수의 화소부에 걸쳐 형성되는 적층 구조막을 포함하는 배선, 및
    픽셀 전극으로서 상기 배선 위에 형성되는 투명 도전막을 포함하고,
    상기 배선은 알루미늄 또는 알루미늄을 주성분으로 포함하는 합금으로 이루어지는 제1층 및 적어도 몰리브덴, 알루미늄, 크롬, 텅스텐, 은, 및 구리를 포함하는 군으로부터 선택되는 재료로 이루어지는 제2층을 포함하며,
    상기 제2층은 상기 제1층을 전체적으로 피복하도록 상기 제1층 상에 형성되는 것
    을 특징으로 하는 액정 표시 장치.
  7. 제 6 항에 있어서,
    상기 투명 도전막이 ITO, IZO, 및 IGO 중 적어도 하나를 포함하는 것을 특징으로 하는 액정 표시 장치.
  8. 제 6 항에 있어서,
    상기 다수의 드레인 배선 중 하나가 알루미늄 또는 알루미늄을 주성분으로 포함하는 합금으로 이루어지는 제1층, 및 적어도 몰리브덴, 알루미늄, 크롬, 텅스텐, 은, 및 구리를 포함하는 군으로부터 선택되는 재료로 이루어져 상기 제1층 상에 형성되는 제2층을 포함하는 배선으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  9. 제 6 항에 있어서,
    상기 다수의 게이트 배선 중 하나가 알루미늄 또는 알루미늄을 주성분으로 포함하는 합금으로 이루어지는 제1층, 및 적어도 몰리브덴, 알루미늄, 크롬, 텅스텐, 은, 및 구리를 포함하는 군으로부터 선택되는 재료로 이루어져 상기 제1층 상에 형성되는 제2층을 포함하는 배선으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  10. 제 9 항에 있어서,
    상기 다수의 게이트 배선은 상기 한 쌍의 기판 중 하나에서 제 1 방향으로 형성되고,
    상기 다수의 드레인 배선은 상기 한 쌍의 기판 중 하나에서 제 2 방향으로 형성되며,
    상기 한 쌍의 기판 중 하나에서 상기 제 1 방향으로 형성되는 다수의 대향 전압 신호 배선을 더 포함하는 것
    을 특징으로 하는 액정 표시 장치.
  11. 제 10 항에 있어서,
    상기 투명 도전막은 상기 화소부 내에 배치되고, 상기 다수의 대향 전압 신호 배선 중 하나와 접속되는 대향 전극인 것을 특징으로 하는 액정 표시 장치.
  12. 제 11 항에 있어서,
    상기 대향 전극은 직선형 또는 빗형인 것을 특징으로 하는 액정 표시 장치.
  13. 제 11 항에 있어서,
    상기 화소부 내에 배치되고, 상기 스위칭 소자와 접속되는 빗형 화소 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 제 13 항에 있어서,
    절연층이 상기 대향 전극 위에 형성되고, 상기 화소 전극이 상기 절연층 위에 형성되는 것을 특징으로 하는 액정 표시 장치.
  15. 제 13 항에 있어서,
    상기 다수의 게이트 배선 중 하나를 통하여 상기 스위칭 소자로 인가되는 주사 신호를 더 포함하고,
    비디오 신호가 상기 다수의 드레인 배선 및 상기 스위칭 소자를 통하여 상기 화소 전극에 인가되며,
    상기 스위칭 소자는 상기 게이트 배선 중 하나와 상기 드레인 배선 중 하나 사이의 교차점에 인접하여 형성되는 것
    을 특징으로 하는 액정 표시 장치.
  16. 제 13 항에 있어서,
    상기 화소 전극이 지그재그형인 것을 특징으로 하는 액정 표시 장치.
  17. 제 13 항에 있어서,
    상기 화소 전극이 빗형인 것을 특징으로 하는 액정 표시 장치.
  18. 제 17 항에 있어서,
    절연층 및 유기물층을 더 포함하고,
    상기 절연층은 상기 대향 전극 위에 형성되며,
    상기 유기물층은 상기 절연층 위에 형성되고,
    상기 화소 전극은 상기 유기물층 위에 형성되는 것
    을 특징으로 하는 액정 표시 장치.
  19. 액정 표시 장치로서,
    한 쌍의 기판,
    상기 한 쌍의 기판 사이에 삽입되는 액정층,
    상기 한 쌍의 기판 중 하나 상에 형성되고 서로 행렬의 형태로 교차하는 게이트 배선 및 드레인 배선, 및
    픽셀 전극으로서의 투명 도전막으로 덮여진 다중층 구조를 포함하는, 상기 게이트 배선 사이에 배치되는 대향 전압 배선을 포함하고,
    상기 투명 도전막은 ITO, IZO, 및 IGO 중 하나를 포함하며,
    상기 다중층 구조는 알루미늄층 또는 알루미늄을 주성분으로 하여 이루어지는 합금층, 및 고융점 금속층을 포함하고,
    상기 고융점 금속층은 상기 알루미늄층 또는 알루미늄을 주성분으로 하여 이루어지는 합금층을 전체적으로 피복하는 것
    을 특징으로 하는 액정 표시 장치.
  20. 제 19 항에 있어서,
    상기 한 쌍의 기판 중 하나 상에 형성되고 빗형 구조를 갖는 화소 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  21. 제 20 항에 있어서,
    상기 화소 전극에 대향하여 상기 한 쌍의 기판 중 하나 상에 배치되고 상기 대향 전압 배선 중 하나와 접속되는 대향 전극판을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  22. 제 20 항에 있어서,
    상기 화소 전극에 대향하여 상기 한 쌍의 기판 중 하나 상에 배치되고 상기 대향 전압 배선 중 하나와 접속되는 빗형 대향 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  23. 액정 표시 장치로서,
    한 쌍의 기판,
    상기 한 쌍의 기판 사이에 삽입되는 액정층,
    게이트 전극을 갖는 박막 트랜지스터,
    상기 한 쌍의 기판 중 하나 상에 형성되는 소스 전극 및 드레인 전극,
    상기 게이트 전극에 접속되는 게이트 배선,
    상기 드레인 전극에 접속되는 드레인 배선,
    상기 소스 전극에 접속되고 대략 슬릿형인 구조를 갖는 화소 전극,
    상기 화소 전극에 대향하여 배치되고 ITO, IZO, 또는 IGO 중 하나인 대향 전극, 및
    상기 대향 전극에 접속되는 대향 전압 배선을 포함하고,
    상기 대향 전압 배선은 알루미나의 제1층, 고융점 금속의 제2층, 및 알루미늄 또는 알루미늄을 주성분으로 포함하는 합금의 제3층을 포함하는 3층 구조로 이루어지며,
    상기 고융점 금속의 제2층은 상기 알루미나의 제1층에서 개구부를 통하여 상기 대향 전극에 접속되는 것
    을 특징으로 하는 액정 표시 장치.
  24. 제 23 항에 있어서,
    상기 알루미나의 제1층 및 상기 고융점 금속의 제2층은 상기 제3층 상에 형성되고,
    상기 고융점 금속의 제2층은 상기 알루미나층을 통하여 상기 알루미나층의 일부의 표면측으로부터 상기 제3층으로 형성되어, 상기 대향 전극에 접속되는 것
    을 특징으로 하는 액정 표시 장치.
KR10-2001-0000742A 2000-01-07 2001-01-06 액정 표시 장치 KR100484464B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000005856A JP2001194676A (ja) 2000-01-07 2000-01-07 液晶表示装置
JP2000-005856 2000-01-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0058609A Division KR100462135B1 (ko) 2000-01-07 2003-08-25 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20010070450A KR20010070450A (ko) 2001-07-25
KR100484464B1 true KR100484464B1 (ko) 2005-04-20

Family

ID=18534477

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-0000742A KR100484464B1 (ko) 2000-01-07 2001-01-06 액정 표시 장치
KR10-2003-0058609A KR100462135B1 (ko) 2000-01-07 2003-08-25 액정 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2003-0058609A KR100462135B1 (ko) 2000-01-07 2003-08-25 액정 표시 장치

Country Status (4)

Country Link
US (5) US6912035B2 (ko)
JP (1) JP2001194676A (ko)
KR (2) KR100484464B1 (ko)
TW (1) TWI269921B (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP2003228081A (ja) 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
JP4027691B2 (ja) * 2002-03-18 2007-12-26 株式会社日立製作所 液晶表示装置
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7509111B2 (en) * 2002-04-30 2009-03-24 Infineon Technologies Ag Integrated circuit having a mixer circuit
KR100956335B1 (ko) * 2002-05-09 2010-05-06 삼성전자주식회사 액정 표시 장치
JP3880568B2 (ja) * 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
JP4262582B2 (ja) * 2002-11-27 2009-05-13 シャープ株式会社 導電素子の形成方法および液晶表示装置の反射電極部形成方法
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
JP2004253511A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
KR100960686B1 (ko) * 2003-06-09 2010-05-31 엘지디스플레이 주식회사 멀티도메인 구조 액정표시장치 및 그의 제조 방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4381782B2 (ja) * 2003-11-18 2009-12-09 株式会社 日立ディスプレイズ 液晶表示装置
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN100405547C (zh) * 2004-08-06 2008-07-23 台湾薄膜电晶体液晶显示器产业协会 防止金属层扩散的tft电极结构与其制程
KR101085443B1 (ko) * 2004-10-08 2011-11-21 삼성전자주식회사 박막 보호막 및 박막 보호막을 갖는 표시기판
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100679100B1 (ko) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
TWI307419B (en) * 2004-12-27 2009-03-11 Au Optronics Corp Method of preparing reflective substrate and liquid crystal display device comprising the reflective substrate preparing by the same
TWI271865B (en) * 2005-04-06 2007-01-21 Au Optronics Corp Thin film transistor
KR20060131316A (ko) * 2005-06-15 2006-12-20 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
EP2270583B1 (en) 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR100761110B1 (ko) * 2005-12-28 2007-09-21 엘지전자 주식회사 전계발광표시장치
KR100761121B1 (ko) * 2005-12-30 2007-09-21 엘지전자 주식회사 전계발광 표시장치와 그 제조방법
KR100736576B1 (ko) * 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
JP4884820B2 (ja) * 2006-04-12 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
JP5010586B2 (ja) * 2006-05-01 2012-08-29 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
KR101308163B1 (ko) * 2006-06-30 2013-09-12 엘지디스플레이 주식회사 표시장치의 화소 전극 구조
JP4201051B2 (ja) * 2006-09-15 2008-12-24 エプソンイメージングデバイス株式会社 液晶表示パネル
TW200816486A (en) * 2006-09-22 2008-04-01 Wintek Corp Thin-film transistor array and method for manufacturing the same
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
JP5117762B2 (ja) * 2007-05-18 2013-01-16 株式会社半導体エネルギー研究所 液晶表示装置
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマcvd装置及び薄膜トランジスタの作製方法
CN101784921B (zh) * 2007-08-22 2013-06-19 株式会社爱发科 滤色片的制造方法、滤色片、液晶显示装置、制造装置
JP5090133B2 (ja) * 2007-11-14 2012-12-05 パナソニック液晶ディスプレイ株式会社 液晶表示装置
TWI424479B (zh) * 2008-02-29 2014-01-21 Ind Tech Res Inst 利用飛秒雷射圖案化多晶氧化銦錫之方法
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
US8796691B2 (en) * 2008-09-18 2014-08-05 Innolux Corporation System for displaying images and fabricating method thereof
JP4661935B2 (ja) 2008-10-15 2011-03-30 ソニー株式会社 液晶表示装置
JP2012027046A (ja) * 2008-11-21 2012-02-09 Sharp Corp 液晶表示装置
WO2010106710A1 (ja) * 2009-03-18 2010-09-23 シャープ株式会社 アクティブマトリクス基板、及び表示装置
JP5500537B2 (ja) * 2009-03-26 2014-05-21 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN102033343B (zh) * 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
WO2011040085A1 (ja) 2009-10-02 2011-04-07 シャープ株式会社 アクティブマトリクス基板、及び表示装置
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101351419B1 (ko) * 2010-11-12 2014-01-15 엘지디스플레이 주식회사 평판 표시장치의 제조 장비와 그 제조 방법
CN106943239B (zh) 2011-04-29 2020-04-10 宝洁公司 具有腿衬垫箍的吸收制品
JP2014516756A (ja) 2011-06-21 2014-07-17 ザ プロクター アンド ギャンブル カンパニー 収縮を有するウエストバンド付きの吸収性物品
JP2014516758A (ja) 2011-06-21 2014-07-17 ザ プロクター アンド ギャンブル カンパニー ギャザーを有するウエストバンド及びレッグカフ付きの吸収性物品
US8773627B2 (en) 2011-10-07 2014-07-08 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
JP5411236B2 (ja) * 2011-11-15 2014-02-12 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
TW201340435A (zh) * 2012-03-22 2013-10-01 Wintek Corp 顯示面板及其製造方法
WO2013173288A1 (en) 2012-05-15 2013-11-21 The Procter & Gamble Company Disposable absorbent pants with advantageous stretch and manufacturability features, and methods for manufacturing the same
RU2651437C2 (ru) 2013-03-22 2018-04-19 Дзе Проктер Энд Гэмбл Компани Одноразовые абсорбирующие изделия
EP3270852B1 (en) 2015-03-18 2019-08-21 The Procter and Gamble Company Absorbent article with waist gasketing element and leg cuffs
WO2016149602A1 (en) 2015-03-18 2016-09-22 The Procter & Gamble Company Absorbent article with waist gasketing element and leg cuffs
CN107427396A (zh) 2015-03-18 2017-12-01 宝洁公司 带有腿箍的吸收制品
BR112017019861A2 (pt) 2015-03-18 2018-05-29 The Procter & Gamble Company artigo absorvente com elemento de vedação na cintura e braçadeiras para pernas
US10603226B2 (en) 2015-03-18 2020-03-31 The Procter & Gamble Company Absorbent article with leg cuffs
WO2016149595A1 (en) 2015-03-18 2016-09-22 The Procter & Gamble Company Absorbent article with waist gasketing element and leg cuffs
US10716716B2 (en) 2015-03-18 2020-07-21 The Procter & Gamble Company Absorbent article with leg cuffs
MX2017011924A (es) 2015-03-18 2017-12-15 Procter & Gamble Articulo absorbente con dobleces de pierna.
CN107427395B (zh) 2015-03-18 2021-01-01 宝洁公司 带有腰衬圈元件和腿箍的吸收制品
WO2016149589A1 (en) 2015-03-18 2016-09-22 The Procter & Gamble Company Absorbent article with leg cuffs
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
JP7181776B2 (ja) * 2018-12-05 2022-12-01 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950019830A (ko) * 1993-12-07 1995-07-24 쯔지 하루오 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치
JPH08122821A (ja) * 1994-10-28 1996-05-17 Hitachi Ltd 液晶表示装置およびその製造方法
KR970028665A (ko) * 1995-11-23 1997-06-24 김광호 액정 디스플레이에서의 게이트 패드 형성방법
KR970062784A (ko) * 1996-02-29 1997-09-12 김광호 박막트랜지스터-액정표시장치 및 그 제조방법
KR19980086382A (ko) * 1997-05-30 1998-12-05 윤종용 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
KR19990086657A (ko) * 1998-05-29 1999-12-15 윤종용 액정 표시 장치의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853296A (en) * 1986-10-22 1989-08-01 Toppan Printing Co., Ltd. Electrode plate for color display device
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
KR100264238B1 (ko) * 1996-10-21 2000-08-16 윤종용 평면구동방식의액정표시장치및그기판
KR100476622B1 (ko) * 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
TW451099B (en) * 1998-01-23 2001-08-21 Hitachi Ltd Liquid crystal display device
JP3518851B2 (ja) * 1999-02-23 2004-04-12 シャープ株式会社 アクティブマトリクス基板の駆動方法
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR100507271B1 (ko) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950019830A (ko) * 1993-12-07 1995-07-24 쯔지 하루오 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치
JPH08122821A (ja) * 1994-10-28 1996-05-17 Hitachi Ltd 液晶表示装置およびその製造方法
KR970028665A (ko) * 1995-11-23 1997-06-24 김광호 액정 디스플레이에서의 게이트 패드 형성방법
KR970062784A (ko) * 1996-02-29 1997-09-12 김광호 박막트랜지스터-액정표시장치 및 그 제조방법
KR19980086382A (ko) * 1997-05-30 1998-12-05 윤종용 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
KR19990086657A (ko) * 1998-05-29 1999-12-15 윤종용 액정 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR100462135B1 (ko) 2004-12-17
US7113244B2 (en) 2006-09-26
US20070002252A1 (en) 2007-01-04
US20070182905A1 (en) 2007-08-09
US20050030463A1 (en) 2005-02-10
US7289181B2 (en) 2007-10-30
TWI269921B (en) 2007-01-01
JP2001194676A (ja) 2001-07-19
KR20010070450A (ko) 2001-07-25
KR20030086934A (ko) 2003-11-12
US20050206825A1 (en) 2005-09-22
US6912035B2 (en) 2005-06-28
US6903793B2 (en) 2005-06-07
US20010030717A1 (en) 2001-10-18

Similar Documents

Publication Publication Date Title
KR100484464B1 (ko) 액정 표시 장치
US6207970B1 (en) Thin-film transistor display devices having composite electrodes
US6528357B2 (en) Method of manufacturing array substrate
TW562982B (en) Liquid crystal display apparatus
CN100514657C (zh) 有源矩阵衬底及其制造方法
KR100481344B1 (ko) 액정 표시 장치
KR20040086925A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
JP2003107523A (ja) 液晶表示装置
US20030112382A1 (en) Liquid crystal display device
JP2009180981A (ja) アクティブマトリックス基板及びその製造方法
JP5026019B2 (ja) 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP2002040481A (ja) 表示装置、その製造方法、及び配線基板
CN105321958B (zh) 薄膜晶体管阵列面板及其制造方法
KR20130062122A (ko) 어레이 기판 및 이의 제조방법
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
CN102540600A (zh) 液晶显示装置及其制造方法
KR20160148765A (ko) 표시 장치
JP2005208678A (ja) 液晶表示装置
KR100229610B1 (ko) 액정표시장치 및 그 제조방법
US20060054889A1 (en) Thin film transistor array panel
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법
US20190377232A1 (en) Active matrix substrate and method for manufacturing the same
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JPH06230427A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee