KR101085443B1 - 박막 보호막 및 박막 보호막을 갖는 표시기판 - Google Patents
박막 보호막 및 박막 보호막을 갖는 표시기판 Download PDFInfo
- Publication number
- KR101085443B1 KR101085443B1 KR1020040080543A KR20040080543A KR101085443B1 KR 101085443 B1 KR101085443 B1 KR 101085443B1 KR 1020040080543 A KR1020040080543 A KR 1020040080543A KR 20040080543 A KR20040080543 A KR 20040080543A KR 101085443 B1 KR101085443 B1 KR 101085443B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- passivation layer
- protective film
- present
- etching agent
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 170
- 238000002161 passivation Methods 0.000 title claims abstract description 167
- 238000005530 etching Methods 0.000 claims abstract description 69
- 239000010408 film Substances 0.000 claims abstract description 48
- 230000001681 protective effect Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 35
- 239000011651 chromium Substances 0.000 claims description 24
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 14
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims description 14
- 239000011733 molybdenum Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 185
- 230000007257 malfunction Effects 0.000 abstract description 7
- 239000011241 protective layer Substances 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 5
- 239000012780 transparent material Substances 0.000 description 3
- 230000002925 chemical effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
픽셀의 작동불량을 방지한 박막 보호막 및 박막 보호막을 갖는 표시기판이 개시된다. 박막 보호막은 기판에 형성된 박막의 상면에 형성되어 박막을 보호한다. 박막 보호막은 제 1 보호막 및 제 2 보호막을 포함하며 식각 에이전트에 의해 식각된다. 제 1 보호막은 박막과 직접 접촉되며, 식각 에이전트에 대하여 제 1 식각률을 갖는다, 제 2 보호막은 제 1 보호막의 상면에 형성되며, 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다. 이와 같이, 제 2 보호막이 제 1 보호막보다 빨리 식각되어 수직적으로 안정적인 개구를 갖는 박막 보호막을 형성함으로써, 픽셀의 작동불량을 방지할 수 있다.
Description
도 1은 본 발명의 제 1 실시예에 따른 박막 보호막를 도시한 단면도이다.
도 2는 식각한 후 도 1의 박막 보호막를 도시한 단면도이다.
도 3은 본 발명의 제 2 실시예에 따른 박막 보호막를 도시한 단면도이다.
도 4는 식각한 후 도 3의 박막 보호막을 도시한 단면도이다.
도 5는 본 발명의 제 3 실시예에 따른 표시기판를 도시한 단면도이다.
도 6은 본 발명의 제 4 실시예에 따른 표시기판을 도시한 단면도이다.
도 7은 본 발명의 제 5 실시예에 따른 표시기판를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : 박막
30 : 식각 에지전트 100 : 박막 보호막
110 : 제 1 보호막 120 : 제 2 보호막
130 : 제 3 보호막 140 : 개구
200 : 기판 300 : 박막 트랜지스터
310 : 드레인 전극 320 : 소오스 전극
400 : 보호막 500 : 화소전극
600 : 표시기판
본 발명은 박막 보호막 및 박막 보호막을 갖는 표시기판에 관한 것이다. 보다 상세하게는 픽셀의 작동불량을 방지한 박막 보호막 및 박막 보호막을 갖는 표시기판에 관한 것이다.
일반적으로, 이동통신 단말기, 디지털 카메라, 노트북, 모니터 등 여러 가지 전자기기는 외부로부터 입력되는 영상신호에 대응하여 영상을 표시하는 표시장치, 예를 들면, 음극선관 표시장치(Cathode-Ray Tube, CRT), 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 표시패널(Plasma Display Panel, PDP), 필드방사표시장치(Field Emission Display, FED) 및 전기발광표시장치(Electro Luminescence, EL) 들을 포함한다.
이들 중, 액정표시장치(LCD)는 액정(liquid crystal)의 광학적 특성을 이용하여 영상을 표시한다. 액정표시장치(LCD)는 다른 표시장치들에 비하여 두께가 얇고 무게가 가벼우며, 낮은 소비전력 및 낮은 구동전압에서 작동하는 장점을 갖는다.
종래 액정표시장치(LCD)는 광의 액정 투과율을 이용하여 영상을 표시하는 표시패널(display panel)을 포함하고, 표시패널은 박막 트랜지스터(Thin Film Transistor, TFT)가 배치된 제 1 기판, 컬러필터(color filter)가 배치된 제 2 기 판 및 제 1 기판과 제 2 기판 사이에 개재된 액정층(liquid crystal layer)을 포함한다.
일반적으로, 제 1 기판은 박막 트랜지스터(TFT)를 보호하는 보호막(passivation) 및 박막 트랜지스터(TFT)와 전기적으로 연결된 화소전극(pixel electrode)을 더 포함한다. 이때, 박막 트랜지스터(TFT)와 화소전극을 전기적으로 연결하기 위해서는 보호막 상에 개구가 형성되어야 하고, 보호막의 개구는, 일반적으로, 식각 에이전트에 의해 보호막이 식각되어 형성된다.
그러나, 삭각에 의해 개구가 형성된 보호막의 수직적인 구조가 불안정한 구조를 가질 경우, 박막 트랜지스터(TFT) 및 화소전극 사이의 전기적인 연결관계에 문제점이 발생할 수 있고, 그 결과 픽셀(pixel)의 작동불량이 발생할 수 있다.
따라서 본 발명은 이러한 종래의 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 안정적인 수직구조를 갖는 보호막을 형성함으로써 픽셀의 작동불량을 방지한 박막 보호막을 제공한다.
또한, 본 발명의 제 2 목적은 상기 박막 보호막을 갖는 표시기판을 제공한다.
이와 같은 본 발명의 제 1 목적을 달성하기 위한 박막 보호막은 기판에 형성된 박막의 상면에 형성되어 박막을 보호한다. 박막 보호막은 제 1 보호막 및 제 2 보호막을 포함하며 식각 에이전트에 의해 식각된다. 제 1 보호막은 박막과 직접 접 촉되며, 식각 에이전트에 대하여 제 1 식각률을 갖는다, 제 2 보호막은 제 1 보호막의 상면에 형성되며, 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다.
또한, 이와 같은 본 발명의 제 2 목적을 달성하기 위한 표시기판은 기판, 박막 트랜지스터 및 보호막을 포함한다. 기판은, 예를 들어, 플레이트 형상을 갖는다. 박막 트랜지스터는 기판 상에 적어도 1개가 배치되며, 소오스 전극 및 드레인 전극을 포함한다. 보호막은 제 1 보호막 및 제 2 보호막을 포함하며, 박막 트랜지스터를 덮는다. 보호막은 식각 에이전트에 의해 드레인 전극의 일부가 개구된다. 제 1 보호막은 식각 에이전트에 대하여 제 1 식각률을 갖고, 제 2 보호막은 제 1 보호막의 상면에 형성되며, 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다.
본 발명에 의하면, 제 2 보호막이 제 1 보호막보다 높은 식각률을 가짐으로써, 수직적으로 안정적인 구조를 갖는 박막 보호막의 개구가 형성되고, 그 결과 개구를 통하여 박막 트랜지스터 및 화소전극 사이에 안정적인 전기적 연결이 가능하여, 픽셀의 작동불량을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
박막 보호막
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 박막 보호막를 도시한 단면도이다. 도 2는 식각한 후 도 1의 박막 보호막를 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 의한 박막 보호막(passivation, 100)은 기판(10)에 형성된 박막(20)의 상면에 형성되어 박막(20)을 보호한다.
본 실시예에 의한 박막(20)은, 예를 들면, 제 1 박막층(22), 제 2 박막층(24) 및 제 3 박막층(26)을 포함한다.
본 실시예에 의한 제 1 내지 제 3 박막층(22, 24, 26)들은 금속물질을 포함할 수 있고, 예를 들면, 제 1 내지 제 3 박막층(22, 24, 26)들은 각각 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)으로 이루어진다. 이와 다르게, 본 실시예에 의한 제 1 내지 제 3 박막층(22, 24, 26)들은 각각 크롬(Cr), 알루미늄(Al) 및 크롬(Cr)으로 이루질 수 있다.
본 실시예에 의한 박막 보호막(100)은 제 1 보호막(110) 및 제 2 보호막(120)을 포함하며, 예를 들면, 비정질 수소화 실리콘(a-SiNX:H)으로 이루어진다.
제 1 보호막(110)은 박막(20)과 직접 접촉되어 박막(20) 상에 배치되고, 박막(20)을 외부의 물질적 및 화학적 영향으로부터 보호한다. 본 실시예에 의한 제 1 보호막(110)은 식각 에이전트(30)에 대하여 제 1 식각률을 갖는다.
제 2 보호막(120)은 제 1 보호막(110)의 상면에 배치되며, 제 1 보호막(110)을 보조하여 박막(20)을 외부로부터 보호한다. 본 실시예에 의한 제 2 보호막(120)은 식각 에이전트(30)에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다.
본 실시예에 의한 박막 보호막(100)은, 예를 들면, 식각 에이전트(30)에 의 해 식각되고, 식각된 박막 보호막(100)에는 박막(20)의 일부가 노출되도록 개구(140)가 형성된다.
본 실시예에서, 제 2 보호막(120)의 제 2 식각률이 제 1 보호막(110)의 제 1 식각률보다 높기 때문에, 제 2 보호막(120)이 제 1 보호막(110)보다 많이 식각되고, 그 결과 박막 보호막(100)의 개구(140)는 수직적으로 안정적인 구조, 예를 들어, 사다리꼴 형상의 구조를 갖는다.
이와 같이, 제 2 보호막(120)이 제 1 보호막(110)보다 높은 식각률을 가짐으로써, 제 2 보호막(120)이 제 1 보호막(110)보다 많이 식각되어, 사다리꼴 형상과 같은 안정적인 구조를 갖는 개구(140)가 박막 보호막(100) 상에 형성될 수 있다.
실시예 2
도 3은 본 발명의 제 2 실시예에 따른 박막 보호막를 도시한 단면도이다. 도 4는 식각한 후 도 3의 박막 보호막을 도시한 단면도이다.
도 3 및 도 4를 참조하면, 본 실시예에 의한 박막 보호막(100)은 기판(10)에 형성된 박막(20)의 상면에 형성되어 박막(20)을 보호한다.
본 실시예에 의한 박막(20)은, 예를 들면, 제 1 박막층(22), 제 2 박막층(24) 및 제 3 박막층(26)을 포함한다.
본 실시예에 의한 제 1 내지 제 3 박막층(22, 24, 26)들은 금속물질을 포함할 수 있고, 예를 들면, 제 1 내지 제 3 박막층(22, 24, 26)들은 각각 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)으로 이루어진다. 이와 다르게, 본 실시예에 의한 제 1 내지 제 3 박막층(22, 24, 26)들은 각각 크롬(Cr), 알루미늄(Al) 및 크롬(Cr)으로 이루질 수 있다.
본 실시예에 의한 박막 보호막(100)은 제 1 보호막(110), 제 2 보호막(120) 및 제 3 보호막(130)을 포함한다.
제 1 보호막(110)은 박막(20)과 직접 접촉되어 박막(20) 상에 배치되고, 박막(20)을 외부의 물질적 및 화학적 영향으로부터 보호한다. 본 실시예에 의한 제 1 보호막(110)은 식각 에이전트(30)에 대하여 제 1 식각률을 갖는다.
제 2 보호막(120)은 제 1 보호막(110)의 상면에 배치되며, 제 1 보호막(110)을 보조하여 박막(20)을 외부로부터 보호한다. 본 실시예에 의한 제 2 보호막(120)은 식각 에이전트(30)에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다. 이때, 본 실시예에 의한 제 1 보호막(110)의 두께는 제 2 보호막(120)의 두께에 비해 얇은 것이 바람직하다.
제 3 보호막(130)은 제 1 보호막(120)의 상면에 배치되며, 제 1 보호막(110)을 보조하여 박막(20)을 외부로부터 보호한다. 본 실시예에 의한 제 3 보호막(130)은 식각 에이전트(30)에 대하여 제 1 보호막(110)과 동일한 제 1 식각률을 갖는다.
본 실시예에 의한 박막 보호막(100)은, 예를 들면, 식각 에이전트(30)에 의해 식각되고, 식각된 박막 보호막(100)에는 박막(20)의 일부가 노출되도록 개구(140)가 형성된다.
본 실시예에서, 제 2 보호막(120)의 제 2 식각률이 제 1 보호막(110) 및 제 3 보호막(130)의 제 1 식각률보다 높기 때문에, 제 2 보호막(120)이 제 1 보호막 (110) 및 제 3 보호막(130)보다 많이 식각된다. 그 결과, 박막 보호막(100)의 개구(140)는 박막(20)과 접하는 제 1 보호막(110)에 약간의 깊이로 형성된 홈(112)을 제외하면, 수직적으로 안정적인 구조를 갖는다.
이와 같이, 제 2 보호막(120)이 제 1 보호막(110) 및 제 3 보호막(130)보다 높은 식각률을 가짐으로써, 제 2 보호막(120)이 제 1 보호막(110) 및 제 3 보호막(130)보다 많이 식각되어, 수직적으로 안정적인 구조를 갖는 개구(140)가 박막 보호막(100) 상에 형성될 수 있다.
표시기판
실시예 3
도 5는 본 발명의 제 3 실시예에 따른 표시기판를 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 의한 표시기판(600)은 기판(200), 박막 트랜지스터(TFT; 300) 및 보호막(400)을 포함한다.
본 실시예에 의한 기판(200)은, 예를 들어, 플레이트 형상을 갖고, 투명한 물질을 포함한다.
박막 트랜지스터(TFT; 300)는 기판(200) 상에 적어도 1개가 배치되며, 드레인 전극(310) 및 소오스 전극(미도시)을 포함하고, 본 실시예에 의한 드레인 전극(310) 및 소오스 전극(미도시) 각각은, 예를 들면, 제 1 박막층(312), 제 2 박막층(314) 및 제 3 박막층(316)을 포함한다.
본 실시예에 의한 제 1 내지 제 3 박막층(312, 314, 316)들은 금속물질을 포 함할 수 있고, 예를 들면, 제 1 내지 제 3 박막층(312, 314, 316)들은 각각 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)으로 이루어진다. 이와 다르게, 본 실시예에 의한 제 1 내지 제 3 박막층(312, 314, 316)들은 각각 크롬(Cr), 알루미늄(Al) 및 크롬(Cr)으로 이루질 수 있다.
본 실시예에 의한 보호막(400)은 제 1 보호막(410) 및 제 2 보호막(420)을 포함하고, 박막 트랜지스터(TFT; 300)을 덮어 보호한다.
제 1 보호막(410)은 박막 트랜지스터(TFT; 300)와 직접 접촉되어 박막 트랜지스터(300) 상에 배치되고, 박막 트랜지스터(300)를 외부로부터 보호한다. 본 실시예에 의한 제 1 보호막(410)은 식각 에이전트에 대하여 제 1 식각률을 갖는다.
제 2 보호막(420)은 제 1 보호막(410)의 상면에 배치되며, 제 1 보호막(410)을 보조하여 박막 트랜지스터(300)를 외부로부터 보호한다. 본 실시예에 의한 제 2 보호막(420)은 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다.
본 실시예에 의한 보호막(400)은 식각 에이전트에 의해 식각되고, 식각된 보호막(400)에는 박막 트랜지스터(TFT; 300)의 일부, 예를 들어, 드레인 전극(310)의 일부가 노출되도록 개구(440)가 형성된다.
본 실시예에서, 제 2 보호막(420)의 제 2 식각률이 제 1 보호막(410)의 제 1 식각률보다 높기 때문에, 제 2 보호막(420)이 제 1 보호막(410)보다 많이 식각되고, 그 결과 보호막(400)의 개구(440)는 수직적으로 안정적인 구조, 예를 들어, 사다리꼴 형상의 구조를 갖는다.
실시예 4
도 6은 본 발명의 제 4 실시예에 따른 표시기판을 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 의한 본 실시예에 의한 표시기판(600)은 기판(200), 박막 트랜지스터(TFT; 300), 보호막(400) 및 화소전극(500)을 포함한다.
본 실시예에 의한 기판(200)은, 예를 들어, 플레이트 형상을 갖고, 투명한 물질을 포함한다.
박막 트랜지스터(TFT; 300)는 기판(200) 상에 적어도 1개가 배치되며, 드레인 전극(source electrode; 310), 소오스 전극(gate electrode; 320) 및 게이트 전극(drain electrode; 330)을 포함한다.
본 실시예에 의한 박막 트랜지스터(TFT; 300)를 구체적으로 설명하면, 우선 기판(200) 상에 게이트 전극(330)이 배치되고, 게이트 전극(330)의 상부 및 기판(200) 상에는 게이트 절연막(340)이 배치된다. 게이트 전극(330)의 상부에 배치된 게이트 절연막(340) 상에는 채널층(channel layer; 350)이 배치되고, 채널층(350)의 상부에는 드레인 전극(310) 및 소오스 전극(320)이 분리되어 형성된다. 또한 드레인 전극(310) 과 채널층(350) 사이 및 소오스 전극(320)과 채널층(350) 사이에는 각각 오믹 콘택층(ohmic contact layer; 360)이 형성된다.
본 실시예에 의한 드레인 전극(310)은, 예를 들면, 제 1 드레인 박막층(312), 제 2 드레인 박막층(314) 및 제 3 드레인 박막층(316)을 포함하고, 본 실시예에 의한 소오스 전극(320)은, 예를 들면, 제 1 소오스 박막층(322), 제 2 소오스 박막층(324) 및 제 3 소오스 박막층(326)을 포함한다.
본 실시예에 의한 제 1 내지 제 3 드레인 박막층(312, 314, 316)들 및 제 1 내지 제 3 소오스 박막층(322, 324, 326)들은 금속물질을 포함할 수 있고, 예를 들면, 제 1 내지 제 3 드레인 박막층(312, 314, 316)들 및 제 1 내지 제 3 소오스 박막층(322, 324, 326)들은 각각 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)으로 이루어진다. 이와 다르게, 본 실시예에 의한 제 1 내지 제 3 드레인 박막층(312, 314, 316)들 및 제 1 내지 제 3 소오스 박막층(322, 324, 326)들은 각각 크롬(Cr), 알루미늄(Al) 및 크롬(Cr)으로 이루질 수 있다.
본 실시예에 의한 보호막(400)은 제 1 보호막(410) 및 제 2 보호막(420)을 포함하고, 박막 트랜지스터(TFT; 300)를 덮어 보호한다.
제 1 보호막(410)은 박막 트랜지스터(TFT; 300)와 직접 접촉되어 박막 트랜지스터(TFT; 300) 상에 배치되고, 박막 트랜지스터(TFT; 300)를 외부로부터 보호한다. 본 실시예에 의한 제 1 보호막(410)은 식각 에이전트에 대하여 제 1 식각률을 갖는다.
제 2 보호막(420)은 제 1 보호막(410)의 상면에 배치되며, 제 1 보호막(410)을 보조하여 박막 트랜지스터(TFT; 300)을 외부로부터 보호한다. 본 실시예에 의한 제 2 보호막(420)은 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다.
본 실시예에 의한 보호막(400)은 식각 에이전트에 의해 식각되고, 식각된 보호막(400)에는 박막 트랜지스터(TFT; 300)의 일부, 예를 들면, 드레인 전극(310)의 일부가 노출되도록 개구(440)가 형성된다.
본 실시예에서, 제 2 보호막(420)의 제 2 식각률이 제 1 보호막(410)의 제 1 식각률보다 높기 때문에, 제 2 보호막(420)이 제 1 보호막(410)보다 많이 식각되고, 그 결과 보호막(400)의 개구(440)는 수직적으로 안정적인 구조, 예를 들어, 사다리꼴 형상의 구조를 갖는다.
화소 전극(pixel electrode; 500)은 보호막(400)의 상부에 적어도 1개가 형성되며, 보호막(400)에 형성된 개구(440)에 의해 드레인 전극(310)과 전기적으로 연결된다.
본 실시예에 의한 화소 전극(500)은 투명하면서 도전성인 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO) 및 아몰퍼스 산화주석인듐(amorphous Indium Tin Oxide, a-ITO) 등을 포함할 수 있다.
실시예 5
도 7은 본 발명의 제 5 실시예에 따른 표시장치를 도시한 사시도이다.
도 7을 참조하면, 본 실시예에 의한 표시기판(600)은 기판(200), 박막 트랜지스터(TFT; 300) 및 보호막(400)을 포함한다.
본 실시예에 의한 기판(200)은, 예를 들어, 플레이트 형상을 갖고, 투명한 물질을 포함한다.
박막 트랜지스터(TFT; 300)는 기판(200) 상에 적어도 1개가 배치되며, 드레인 전극(310) 및 소오스 전극(미도시)을 포함하고, 본 실시예에 의한 드레인 전극 (310) 및 소오스 전극(미도시) 각각은, 예를 들면, 제 1 박막층(312), 제 2 박막층(314) 및 제 3 박막층(316)을 포함한다.
본 실시예에 의한 제 1 내지 제 3 박막층(312, 314, 316)들은 금속물질을 포함할 수 있고, 예를 들면, 제 1 내지 제 3 박막층(312, 314, 316)들은 각각 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)으로 이루어진다. 이와 다르게, 본 실시예에 의한 제 1 내지 제 3 박막층(312, 314, 316)들은 각각 크롬(Cr), 알루미늄(Al) 및 크롬(Cr)으로 이루질 수 있다.
본 실시예에 의한 보호막(400)은 제 1 보호막(410), 제 2 보호막(420) 및 제 3 보호막(430)을 포함하고, 박막 트랜지스터(TFT; 300)를 덮어 보호한다.
제 1 보호막(410)은 박막 트랜지스터(TFT; 300)와 직접 접촉되어 박막 트랜지스터(TFT; 300)상에 배치되고, 박막 트랜지스터(TFT; 300)를 외부로부터 보호한다. 본 실시예에 의한 제 1 보호막(410)은 식각 에이전트에 대하여 제 1 식각률을 갖는다.
제 2 보호막(420)은 제 1 보호막(410)의 상면에 배치되며, 제 1 보호막(410)을 보조하여 박막 트랜지스터(TFT; 300)를 외부로부터 보호한다. 본 실시예에 의한 제 2 보호막(420)은 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다. 이때, 본 실시예에 의한 제 1 보호막(410)의 두께는 제 2 보호막(420)의 두께에 비해 얇은 것이 바람직하다.
제 3 보호막(430)은 제 1 보호막(420)의 상면에 배치되며, 제 1 보호막(410)을 보조하여 박막 트랜지스터(TFT; 300)를 외부로부터 보호한다. 본 실시예에 의한 제 3 보호막(430)은 식각 에이전트에 대하여 제 1 보호막(410)과 동일한 제 1 식각률을 갖는다.
본 실시예에 의한 보호막(400)은 식각 에이전트에 의해 식각되고, 식각된 보호막(400)에는 박막 트랜지스터(TFT; 300)의 일부, 예를 들어, 드레인 전극(310)의 일부가 노출되도록 개구(440)가 형성된다.
본 실시예에서, 제 2 보호막(420)의 제 2 식각률이 제 1 보호막(410) 및 제 3 보호막(430)의 제 1 식각률보다 높기 때문에, 제 2 보호막(420)이 제 1 보호막(410) 및 제 3 보호막(430)보다 많이 식각된다. 그 결과, 보호막(400)의 개구(440)는 박막 트랜지스터(TFT; 300)와 접하는 제 1 보호막(410)에 약간의 깊이로 형성된 홈(412)을 제외하면, 수직적으로 안정적인 구조를 갖는다.
이와 같은 본 발명에 의하면, 제 2 보호막이 제 1 보호막보다 높은 식각률을 가짐으로써, 수직적으로 안정적인 구조를 갖는 박막 보호막의 개구가 형성되고, 그 결과 개구를 통하여 박막 트랜지스터 및 화소전극 사이에 안정적인 전기적 연결이 가능하여, 픽셀의 작동불량을 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (12)
- 기판에 형성된 박막의 상면에 형성되어 상기 박막을 보호하는 보호막에 있어,상기 보호막은 상기 박막과 직접 콘택되며 식각 에이전트에 의해 제 1 식각률을 갖는 제 1 보호막, 상기 제 1 보호막의 상면에 형성되며 상기 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는 제 2 보호막 및 상기 박막과 상기 제 1 보호막의 사이에는 갖는 제 3 보호막을 포함하고,상기 식각 에이전트에 의해 식각된 후 종단면이 상기 박막으로부터 상기 제 3 보호막까지는 상기 박막의 법선을 중심으로 가까워지도록 경사지게 형성되고, 상기 제 3 보호막으로부터 상기 제 2 보호막까지는 상기 박막의 법선을 중심으로 멀어지도록 경사지게 형성된 것을 특징으로 하는 박막 보호막.
- 제 1 항에 있어서, 상기 박막은 상기 제 1 보호막의 하부에 배치되며, 상기 박막은 제 1 몰리브덴 박막, 알루미늄 박막 및 제 2 몰리브덴 박막을 포함하는 것을 특징으로 하는 박막 보호막.
- 제 1 항에 있어서, 상기 박막은 상기 제 1 보호막의 하부에 배치되며, 상기 박막은 제 1 크롬 박막, 알루미늄 박막 및 제 2 크롬 박막을 포함하는 것을 특징으로 하는 박막 보호막.
- 삭제
- 제 1 항에 있어서, 상기 제3 보호막은 상기 제 2 식각률을 갖는 특징으로 하는 박막 보호막.
- 제 1 항에 있어서, 상기 제 3 보호막의 두께는 상기 제 2 보호막의 두께보다 작은 것을 특징으로 하는 박막 보호막.
- 삭제
- 기판;상기 기판상에 배치되며 소오스 전극 및 드레인 전극을 포함하는 적어도 1 개의 박막 트랜지스터; 및상기 드레인 전극의 일부가 개구되도록 상기 박막 트랜지스터를 덮고 식각 에이전트에 의해 제 1 식각률을 갖는 제 1 보호막, 상기 제 1 보호막의 상면에 형성되며 상기 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는 제 2 보호막 및 상기 박막 트랜지스터와 상기 제 1 보호막의 사이에 제 3 보호막을 포함하는 보호막을 포함하고,상기 식각 에이전트에 의해 식각된 후 종단면이 상기 박막 트랜지스터로부터 상기 제 3 보호막까지는 상기 박막 트랜지스터의 법선을 중심으로 가까워지도록 경사지게 형성되고, 상기 제 3 보호막으로부터 상기 제 2 보호막까지는 상기 박막 트랜지스터의 법선을 중심으로 멀어지도록 경사지게 형성된 것을 특징으로 하는 표시기판.
- 제 8 항에 있어서, 상기 소오스 전극 및 상기 드레인 전극은 상기 제 1 보호막의 하부에 배치되며, 상기 소오스 전극 및 상기 드레인 전극은 제 1 몰리브덴 박막, 알루미늄 박막 및 제 2 몰리브덴 박막을 포함하는 것을 특징으로 하는 표시기판.
- 제 8 항에 있어서, 상기 소오스 전극 및 상기 드레인 전극은 상기 제 1 보호막의 하부에 배치되며, 상기 소오스 전극 및 상기 드레인 전극은 제 1 크롬 박막, 알루미늄 박막 및 제 2 크롬 박막을 포함하는 것을 특징으로 하는 표시기판.
- 제 8 항에 있어서, 상기 제3 보호막은 상기 제 2 식각률을 갖는 것을 특징으로 하는 표시기판.
- 제 11 항에 있어서, 상기 제 3 보호막의 두께는 상기 제 2 보호막의 두께보다 작은 것을 특징으로 하는 표시기판.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040080543A KR101085443B1 (ko) | 2004-10-08 | 2004-10-08 | 박막 보호막 및 박막 보호막을 갖는 표시기판 |
| CNA2005101080733A CN1758124A (zh) | 2004-10-08 | 2005-09-29 | 基板上的钝化层组件以及具有该钝化层组件的显示基板 |
| US11/239,716 US7466026B2 (en) | 2004-10-08 | 2005-09-29 | Passivation layer assembly on a substrate and display substrate having the same |
| TW094135187A TW200624932A (en) | 2004-10-08 | 2005-10-07 | Passivation layer assembly on a substrate and display substrate having the same |
| JP2005296979A JP2006114907A (ja) | 2004-10-08 | 2005-10-11 | 薄膜保護膜及びこれを有する表示基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040080543A KR101085443B1 (ko) | 2004-10-08 | 2004-10-08 | 박막 보호막 및 박막 보호막을 갖는 표시기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060031487A KR20060031487A (ko) | 2006-04-12 |
| KR101085443B1 true KR101085443B1 (ko) | 2011-11-21 |
Family
ID=36144430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040080543A KR101085443B1 (ko) | 2004-10-08 | 2004-10-08 | 박막 보호막 및 박막 보호막을 갖는 표시기판 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7466026B2 (ko) |
| JP (1) | JP2006114907A (ko) |
| KR (1) | KR101085443B1 (ko) |
| CN (1) | CN1758124A (ko) |
| TW (1) | TW200624932A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11211534B2 (en) | 2018-12-04 | 2021-12-28 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100730044B1 (ko) * | 2005-12-06 | 2007-06-20 | 엘지전자 주식회사 | 격벽용 슬러리, 그린시트 및 플라즈마 디스플레이 패널의격벽 제조방법 |
| TWI424479B (zh) * | 2008-02-29 | 2014-01-21 | Ind Tech Res Inst | 利用飛秒雷射圖案化多晶氧化銦錫之方法 |
| KR101575750B1 (ko) * | 2009-06-03 | 2015-12-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8804081B2 (en) | 2009-12-18 | 2014-08-12 | Samsung Display Co., Ltd. | Liquid crystal display device with electrode having opening over thin film transistor |
| KR101842586B1 (ko) | 2011-04-05 | 2018-03-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR101873476B1 (ko) | 2011-04-11 | 2018-07-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| US8772163B2 (en) * | 2012-05-31 | 2014-07-08 | Nanya Technology Corp. | Semiconductor processing method and semiconductor structure |
| CN104241296B (zh) * | 2014-08-21 | 2017-12-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003131245A (ja) * | 2001-10-22 | 2003-05-08 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3679567B2 (ja) * | 1997-09-30 | 2005-08-03 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| TW421849B (en) * | 1998-02-23 | 2001-02-11 | Winbond Electronics Corp | Structure of multi-layered dielectric opening and its fabricating method |
| JP2001194676A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| JP2002296609A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置及びその製造方法 |
-
2004
- 2004-10-08 KR KR1020040080543A patent/KR101085443B1/ko active IP Right Grant
-
2005
- 2005-09-29 US US11/239,716 patent/US7466026B2/en active Active
- 2005-09-29 CN CNA2005101080733A patent/CN1758124A/zh active Pending
- 2005-10-07 TW TW094135187A patent/TW200624932A/zh unknown
- 2005-10-11 JP JP2005296979A patent/JP2006114907A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003131245A (ja) * | 2001-10-22 | 2003-05-08 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11211534B2 (en) | 2018-12-04 | 2021-12-28 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006114907A (ja) | 2006-04-27 |
| CN1758124A (zh) | 2006-04-12 |
| US7466026B2 (en) | 2008-12-16 |
| TW200624932A (en) | 2006-07-16 |
| KR20060031487A (ko) | 2006-04-12 |
| US20060076653A1 (en) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10317763B2 (en) | Display device | |
| US20210359063A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| JP2022003601A (ja) | 半導体装置 | |
| TWI544640B (zh) | 半導體裝置 | |
| US10379411B2 (en) | Liquid crystal display panel and liquid crystal display device | |
| US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
| US7466026B2 (en) | Passivation layer assembly on a substrate and display substrate having the same | |
| JP2003202588A (ja) | 表示装置及びその製造方法 | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| US8493531B2 (en) | Display device and electronic apparatus | |
| US11687183B2 (en) | Display device including an align key | |
| KR20060090877A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| JP5355494B2 (ja) | 表示装置及びその製造方法 | |
| KR20090009630A (ko) | 표시 패널 어셈블리, 그 제조 방법 및 이를 구비한 표시장치 | |
| KR20080052768A (ko) | 액정표시장치 및 그 제조방법 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2009205051A (ja) | 電気光学装置及び電気光学装置の製造方法 | |
| CN101726950B (zh) | 液晶显示装置 | |
| KR101060417B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100710151B1 (ko) | Ｔｆｔ 액정패널 | |
| CN117476670A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR100848553B1 (ko) | 게이트패드의 파손이 방지된 액정표시소자 제조방법 | |
| CN114326232A (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
| KR19980076580A (ko) | 액정표시소자 및 그 제조방법 | |
| KR980010565A (ko) | 액정표시소자의 박막트랜지스터 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 9 |