KR100449321B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100449321B1 KR100449321B1 KR10-2001-0084009A KR20010084009A KR100449321B1 KR 100449321 B1 KR100449321 B1 KR 100449321B1 KR 20010084009 A KR20010084009 A KR 20010084009A KR 100449321 B1 KR100449321 B1 KR 100449321B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- forming
- storage node
- line contact
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 20
- 238000003860 storage Methods 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 4
- 239000010937 tungsten Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
- H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
- H01L21/108—Provision of discrete insulating layers, i.e. non-genetic barrier layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biotechnology (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 본 발명에 따른 반도체소자의 제조방법은, 게이트전극과 소오스 및 드레인으로 구성된 트랜지스터가 형성된 반도체기판을 제공하는 단계; 상기 반도체기판상에 상기 소오스 및 드레인을 노출시키는 비트라인콘택홀과 스토리지노드콘택홀이 형성된 제1절연막을 형성하는 단계; 상기 비트라인콘택홀 및 스토리지노드콘택홀내에 비트라인콘택플러그와 스토리지노드를 형성하는 단계; 상기 비트라이콘택플러그와 스토리지노드사이에 잔류하는 제1절연막부분을 제거하는 단계; 상기 제1절연막부분을 제거한후 비트라인콘택플러그와 스토리지노드를 포함한 전체 결과물상에 제2절연막을 형성하는 단계; 상기 제2절연막상에 제1도전층을 형성하는 단계; 상기 제1도전층상에 제3절연막을 형성하는 단계; 상기 비트라인콘택플러그상면에 대응하는 제1도전층 및 제3절연막 부분을 선택적으로 제거하여 비트라인콘택홀을 형성하는 단계; 및 상기 비트라인콘택홀내에 제2도전층을 형성하는 단계를 포함하며, 상기 비트라인콘택플러그와 스토리지노드를 형성하는 단계는, 이방성 에피택셜 실리콘층, 이방성 폴리실리콘층 및 이방성 선택적 텅스텐층, 등방성 에피택셜 실리콘층, 등방성 폴리실리콘층중에서 어느 하나를 이용한다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 캐패시터 제조공정을 단순화시킬 수 있으면서 제조비용을 절감할 수 있는 반도체소자의 제조방법에 관한 것이다.
종래에는, 반도체소자의 캐패시터 제조시에, 비트라인용 제2콘택플러그를 형성하기 위한 콘택홀 형성시 각층의 식각선택비가 서로 차이가 있어 콘택홀 형성이 용이하지 않아 생산단가가 증가되는 문제점이 있었다.
또한, 하부전극을 형성하기 위한 공정시에, 스토리지노드 콘택용 마스크 및 스토리지노드 형성용 마스크를 별도로 사용해야 하는 번거로움이 있다.
따라서, 종래에는 위와 같은 불필요한 별도의 마스크공정, 즉 스토리지노드 콘택용 마스크공정 및 스토리지노드 형성용 마스크공정과 같은 제조공정들이 필요하게 되므로써 제조공정이 복잡해지고, 그에 따른 제조비용이 증가되는 문제점이 있었다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 캐패시터의 제조공정의 단순화 및 제조비용을 절감시킬 수 있는 반도체소자의 제조방법을 제공함에 그 목적이 있다.
도 1 내지 도 3은 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정별 단면도.
[도면부호의설명]
21 : 반도체기판 23 : 필드산화막
25 : 게이트절연막 27 : 게이트전극
29 : 마스크절연막 31 : N-형 LDD영역
33 : 질화막스페이서 35 : 비트라인용 제1콘택플러그
37 : 스토리지노드 콘택플러그 38 : 제1절연막
39a : 비트라인용 제2콘택플러그 39b : 스토리지노드
41 : 캐패시터절연막 43 : 플레이트전극
45 : 제2절연막 47 : 감광막패턴
49 : 비트라인콘택홀 51 : 스페이서절연막
53 : 비트라인 형성용 도전층
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 게이트전극과 소오스 및 드레인으로 구성된 트랜지스터가 형성된 반도체기판을 제공하는 단계; 상기 반도체기판상에 상기 소오스 및 드레인을 노출시키는 비트라인콘택홀과 스토리지노드콘택홀이 형성된 제1절연막을 형성하는 단계; 상기 비트라인콘택홀 및 스토리지노드콘택홀내에 비트라인콘택플러그와 스토리지노드를 형성하는 단계; 상기 비트라이콘택플러그와 스토리지노드사이에 잔류하는 제1절연막부분을 제거하는 단계; 상기 제1절연막부분을 제거한후 비트라인콘택플러그와 스토리지노드를 포함한 전체 결과물상에 제2절연막을 형성하는 단계; 상기 제2절연막상에 제1도전층을 형성하는 단계; 상기 제1도전층상에 제3절연막을 형성하는 단계; 상기 비트라인콘택플러그상면에 대응하는 제1도전층 및 제3절연막 부분을 선택적으로 제거하여 비트라인콘택홀을 형성하는 단계; 및 상기 비트라인콘택홀내에 제2도전층을 형성하는 단계를 포함하며, 상기 비트라인콘택플러그와 스토리지노드를 형성하는 단계는, 이방성 에피택셜 실리콘층, 이방성 폴리실리콘층 및 이방성 선택적 텅스텐층, 등방성 에피택셜 실리콘층, 등방성 폴리실리콘층중에서 어느 하나를 이용하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체소자의 제조방법은, 상기 제1도전층은 플레이트전극이고, 상기 제2도전층은 비트라인인 것을 특징으로한다.
더우기, 본 발명에 따른 반도체소자의 제조방법은, 상기 비트라인콘택플러그와 스토리지노드를 이방성 폴리실리콘으로 형성하는 단계는, 상기 비트라인콘택홀 및 스토리지노드콘택홀이 형성된 제1절연막상에 상기 비트라인콘택홀 및 스토리지노드콘택홀을 매립하는 이방성 폴리실리콘층을 형성하는 단계; 및 상기 이방성 폴리실리콘층을 CMP처리하여 비트라인콘택플러그 및 스토리지노드를 형성하는 단계;를 포함하는 것을 특징으로한다.
한편, 본 발명에 따른 반도체소자의 제조방법은, 상기 비트라인 콘택홀 형성시에 제2절연막과 제1도전층 및 및 캐패시터절연막의 식각선택비가 약 1:1:1 인 레시피를 이용하는 것을 특징으로한다.
또한, 본 발명에 따른 반도체소자의 제조방법은, 상기 비트라인콘택홀측벽에 스페이서절연막을 형성하는 단계를 더 포함하는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 제조방법은 첨부된 도면을 참조하여 상세히 설명한다.
도 2 내지 도 4는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 바람직한 실시예에 따른 반도체소자의 제조방법은, 도 2에 도시된 바와같이, 먼저 반도체기판(21)내에 활성영역과 비활성영역을 한정하는 필드산화막 (23)을 형성하고, 상기 반도체기판(21)의 활성영역상에 게이트절연막(25)과 게이트전극 (27) 및 마스크절연막(29)을 순차적으로 형성한다.
그다음, 상기 마스크절연막(29)의 양측아래의 반도체기판(21)내에 저농도불순물을 이온주입하여 N- LDD영역(31)을 형성한후 게이트전극(27)의 측면에 질화막스페이서(33)를 형성한다.
이어서, 외부로 노출된 상기 N-형 LDD영역(31)상부에 이방성 에피택셜실리콘층 또는 이방성 폴리실리콘 (등방성 에피택셜 실리콘층 또는 및 등방성 폴리실리콘층도 가능)을 이용하여 비트라인용 제1콘택플러그(35) 및 스토리지노드 콘택플러그 (37)를 형성한다.
그다음, 전체 결과물상에 제1절연막(38)을 증착한후 상기 제1절연막(38)상에 더미절연막(미도시)을 두껍게 증착하고, 비트라인 제1콘택플러그(35)와 스토리지노드코택플러그(37)가 노출될 때까지 CMP로 폴리싱-백한다.
이어서, 상기 제2비트라인콘택 플러그 콘택홀(미도시) 및 스토리지노드콘택플러그 콘택홀(미도시)내에 상기 비트라인용 제1콘택플러그(35) 및 스토리지노드콘택플러그(37)를 시드(seed)로 하여 소정의 이방성 에피택셜층, 이방성 선택적 텅스텐 또는 이방성 폴리실리콘층을 성장시켜 비트라인 형성을 위한 비트라인용 제2콘택플러그(39a) 및 필라형 스토리지노드(39b)를 형성한다.
그다음, 남아 있는 더미절연막(미도시)을 제거한후 상기 비트라인용 제2콘택플러그(39a) 및 필라형 스토리지노드(39b)를 포함한 전체 결과물표면상에 캐패시터절연막(41)을 형성한다음 상기 캐패시터절연막(41)상에 플레이트전극(43)을 형성한다.
이어서, 상기 플레이트전극(43)상에 제2절연막(45)을 두껍게 증착하여 평탄화시킨후 상기 제2절연막(45)상에 상기 비트라인용 제2콘택플러그(39a)와 대응되는 제2절연막(45) 부분을 노출시키는 감광막패턴(47)을 형성한다.
그다음, 도 4에 도시된 바와같이, 상기 감광막패턴(47)을 마스크로 상기 노출된 제2절연막(45)부분을 선택적으로 제거하여 비트라인콘택홀(49)을 형성한다.
이어서, 상기 감광막패턴(45)을 제거한다음 상기 비트라인콘택홀(49)측벽에스페이서절연막(51)을 형성하고 상기 스페이서절연막(51)사이의 비트라인콘택홀 (49)을 포함한 제2절연막(45)상에 상기 비트라인용 제2콘택플러그(39a)와 전기적으로 연결되는 비트라인 형성용 도전층(53)을 형성한다.
그다음, 도면에는 도시하지 않았지만, 비트라인용 마스크(미도시)를 이용하여 상기 도전층(53)을 선택적으로 패터닝하여 비트라인(미도시)를 형성한다.
한편, 본 발명의 다른 실시예로서, 비트라인용 제2콘택플러그(39a) 및 필라형 스토리지노드(39b)를 형성하는 방법으로는, 더미절연막(미도시)을 사용하지 않고, 먼저 상기 제1비트라인콘택플러그(35) 및 스토리지노드콘택플러그(37)를 포함한 전체 결과물상에 절연막(미도시)을 증착한후 상기 절연막상에 비트라인 제1콘택 플러그(35) 및 스토리지노드콘택플러그(37)부분을 노출시키는 감광막패턴(미도시)을 형성한다.
이어서, 상기 감광막패턴(미도시)을 마스크로 상기 절연막(미도시)을 패터닝하여 비트라인용 제2콘택플러그 형성용 콘택홀 및 스토리지노드 형성용 콘택홀을 동시에 형성한다.
그다음, 상기 제2콘택플러그 형성용 콘택홀 및 스토리지노드 형성용 콘택홀을 포함한 전체 결과물상에 폴리실리콘을 증착하여 상기 제2콘택플러그 형성용 콘택홀 및 스토리지노드 형성용 콘택홀 부분을 매립한후 이를 CMP처리하여 비트라인용 제2콘택플러그와 스토리지노드를 형성한다.
이어서, 이후 후속 공정은 본 발명의 제1실시예와 동일한 공정으로 진행된다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 제조방법에 있어서는, 비트라인용 제2콘택플러그를 형성하기 위한 콘택홀 형성시에 제2절연막과 플레이트전극 및 캐패시터절연막의 식각선택비가 1:1:1 인 레시피를 이용하므로써 한번에 콘택홀 형성이 가능하므로 생산단가를 절감시킬 수 있으며, 스토리지노드 콘택용 마스크 및 스토리지노드 형성용 마스크를 별도로 사용하지 않아도 된다.
따라서, 본 발명은 위와 같은 불필요한 별도의 마스크공정, 즉 스토리지노드 콘택용 마스크공정 및 스토리지노드 형성용 마스크공정을 생략할 수 있어 제조공정을 단순화시킬 수 있으며 그에 따른 제조비용을 감소시킬 수가 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (6)
- 게이트전극과 소오스 및 드레인으로 구성된 트랜지스터가 형성된 반도체기판을 제공하는 단계;상기 반도체기판상에 상기 소오스 및 드레인을 노출시키는 비트라인콘택홀과 스토리지노드콘택홀이 형성된 제1절연막을 형성하는 단계;상기 비트라인콘택홀 및 스토리지노드콘택홀내에 비트라인콘택플러그와 스토리지노드를 형성하는 단계;상기 비트라이콘택플러그와 스토리지노드사이에 잔류하는 제1절연막부분을 제거하는 단계;상기 제1절연막부분을 제거한후 비트라인콘택플러그와 스토리지노드를 포함한 전체 결과물상에 제2절연막을 형성하는 단계;상기 제2절연막상에 제1도전층을 형성하는 단계;상기 제1도전층상에 제3절연막을 형성하는 단계;상기 비트라인콘택플러그상면에 대응하는 제1도전층 및 제3절연막 부분을 선택적으로 제거하여 비트라인콘택홀을 형성하는 단계; 및상기 비트라인콘택홀내에 제2도전층을 형성하는 단계를 포함하며,상기 비트라인콘택플러그와 스토리지노드를 형성하는 단계는, 이방성 에피택셜 실리콘층, 이방성 폴리실리콘층 및 이방성 선택적 텅스텐층, 등방성 에피택셜 실리콘층, 등방성 폴리실리콘층중에서 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 제1도전층은 플레이트전극이고, 상기 제2도전층은 비트라인인 것을 특징으로하는 반도체소자의 제조방법.
- 삭제
- 제1항에 있어서, 상기 비트라인콘택플러그와 스토리지노드를 이방성 폴리실리콘으로 형성하는 단계는,상기 비트라인콘택홀 및 스토리지노드콘택홀이 형성된 제1절연막상에 상기 비트라인콘택홀 및 스토리지노드콘택홀을 매립하는 이방성 폴리실리콘층을 형성하는 단계; 및상기 이방성 폴리실리콘층을 CMP처리하여 비트라인콘택플러그 및 스토리지노드를 형성하는 단계;를 포함하여 구성되는 것을 특징 으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 비트라인 콘택홀 형성시에 제2절연막과 제1도전층 및 및 캐패시터절연막의 식각선택비가 약 1:1:1 인 레시피를 이용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 비트라인콘택홀측벽에 스페이서절연막을 형성하는 단계를 더 포함하는 것을 특징으로하는 반도체소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084009A KR100449321B1 (ko) | 2001-12-24 | 2001-12-24 | 반도체소자의 제조방법 |
| US10/324,304 US6867095B2 (en) | 2001-12-24 | 2002-12-20 | Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs |
| DE10260155A DE10260155B4 (de) | 2001-12-24 | 2002-12-20 | Verfahren zur Herstellung einer Halbleitereinrichtung |
| JP2002372386A JP2003209190A (ja) | 2001-12-24 | 2002-12-24 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084009A KR100449321B1 (ko) | 2001-12-24 | 2001-12-24 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030053961A KR20030053961A (ko) | 2003-07-02 |
| KR100449321B1 true KR100449321B1 (ko) | 2004-09-18 |
Family
ID=19717492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0084009A KR100449321B1 (ko) | 2001-12-24 | 2001-12-24 | 반도체소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6867095B2 (ko) |
| JP (1) | JP2003209190A (ko) |
| KR (1) | KR100449321B1 (ko) |
| DE (1) | DE10260155B4 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568862B1 (ko) * | 2004-01-12 | 2006-04-10 | 삼성전자주식회사 | 반도체 소자의 콘택 형성방법 |
| TWI281231B (en) * | 2004-12-20 | 2007-05-11 | Hynix Semiconductor Inc | Method for forming storage node of capacitor in semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027653A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 디램 셀 제조방법 |
| KR20010045595A (ko) * | 1999-11-05 | 2001-06-05 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
| KR20010056832A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 반도체장치의 제조방법 |
| KR20010066337A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체소자의 제조방법 |
| US6300191B1 (en) * | 2001-02-15 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675176A (en) | 1994-09-16 | 1997-10-07 | Kabushiki Kaisha Toshiba | Semiconductor device and a method for manufacturing the same |
| US6242772B1 (en) | 1994-12-12 | 2001-06-05 | Altera Corporation | Multi-sided capacitor in an integrated circuit |
| US5648291A (en) * | 1996-06-03 | 1997-07-15 | Vanguard International Semiconductor Corporation | Method for fabricating a bit line over a capacitor array of memory cells |
| KR100356826B1 (ko) * | 1997-05-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체장치 및 그의 제조방법 |
| US6207523B1 (en) * | 1997-07-03 | 2001-03-27 | Micron Technology, Inc. | Methods of forming capacitors DRAM arrays, and monolithic integrated circuits |
| JP3219051B2 (ja) * | 1998-05-08 | 2001-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| US6503796B1 (en) * | 2001-07-16 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin |
-
2001
- 2001-12-24 KR KR10-2001-0084009A patent/KR100449321B1/ko not_active IP Right Cessation
-
2002
- 2002-12-20 DE DE10260155A patent/DE10260155B4/de not_active Expired - Fee Related
- 2002-12-20 US US10/324,304 patent/US6867095B2/en not_active Expired - Fee Related
- 2002-12-24 JP JP2002372386A patent/JP2003209190A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027653A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 디램 셀 제조방법 |
| KR20010045595A (ko) * | 1999-11-05 | 2001-06-05 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
| KR20010056832A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 반도체장치의 제조방법 |
| KR20010066337A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체소자의 제조방법 |
| US6300191B1 (en) * | 2001-02-15 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6867095B2 (en) | 2005-03-15 |
| KR20030053961A (ko) | 2003-07-02 |
| DE10260155B4 (de) | 2009-06-10 |
| US20030119252A1 (en) | 2003-06-26 |
| JP2003209190A (ja) | 2003-07-25 |
| DE10260155A1 (de) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339223B2 (en) | Semiconductor devices having dual capping layer patterns and methods of manufacturing the same | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| US7923329B2 (en) | Method for manufacturing a semiconductor device | |
| JP2000208729A5 (ko) | ||
| US20040155277A1 (en) | Method for manufacturing a semiconductor device including a PIP capacitor and a MOS transistor | |
| US6010943A (en) | Method of fabricating a cylindrical capacitor | |
| US20030124804A1 (en) | Method for fabricating a semiconductor device | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| KR100449321B1 (ko) | 반도체소자의 제조방법 | |
| KR100406500B1 (ko) | 반도체소자의 제조방법 | |
| KR100408000B1 (ko) | 반도체 소자 형성 방법 | |
| KR100632036B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100454072B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR20000045456A (ko) | 반도체소자의 제조방법 | |
| KR100336770B1 (ko) | 커패시터 형성방법 | |
| KR100613386B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100430557B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100340884B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| JPH09129842A (ja) | 半導体装置の製造方法 | |
| KR20030000662A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20040059488A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR20000038332A (ko) | 반도체 소자의 제조 방법 | |
| KR20040008675A (ko) | 반도체 메모리 소자의 형성방법 | |
| KR20040079066A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040008482A (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |