KR100444641B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100444641B1
KR100444641B1 KR10-2003-7006040A KR20037006040A KR100444641B1 KR 100444641 B1 KR100444641 B1 KR 100444641B1 KR 20037006040 A KR20037006040 A KR 20037006040A KR 100444641 B1 KR100444641 B1 KR 100444641B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
narrow pitch
semiconductor device
terminal electrode
Prior art date
Application number
KR10-2003-7006040A
Other languages
English (en)
Other versions
KR20030042043A (ko
Inventor
사토에이이치
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030042043A publication Critical patent/KR20030042043A/ko
Application granted granted Critical
Publication of KR100444641B1 publication Critical patent/KR100444641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/99—Microstructural systems or auxiliary parts thereof not provided for in B81B2207/01 - B81B2207/115
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter

Abstract

공기 중에 부유하는 진애에 의해 단락이 생기지 않는 반도체 장치의 제조 방법, 반도체 장치, 좁은 피치 커넥터, 정전 엑추에이터, 압전 엑추에이터 등의 마이크로 머신, 이들을 포함한 잉크젯 헤드, 잉크젯 프린터, 액정 패널, 전자기기.
실리콘 웨이퍼(30)를 다이싱하여 복수의 반도체 장치(20)를 제조하는 방법에 있어서,
다이싱 라인을 걸치도록 절연층에 덮인 홈(30a)을 상기 실리콘 웨이퍼에 형성하여, 상기 다이싱 라인을 따라 상기 실리콘 웨이퍼를 다이싱한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치의 제조 방법, 반도체 장치, 좁은 피치용 커넥터, 이 좁은 피치용 커넥터를 포함한 정전 엑추에이터, 압전 엑추에이터, 마이크로 머신, 액정 패널 및 이들 정전 엑추에이터, 압전 엑추에이터를 사용한 잉크젯 헤드, 이들 잉크젯 헤드를 탑재한 잉크젯 프린터, 전자기기에 관한 것이다.
종래, 단결정 실리콘 웨이퍼(이하, 실리콘 웨이퍼라 칭한다) 표면에 절연층을 형성함과 동시에, 이 절연층 상면에 CVD법(혹은 스패터)과 에칭을 실시하여 배선 등을 형성하여 반도체 장치를 제조하는 방법이 알려져 있다.
도 23은 반도체 장치를 형성한 실리콘 웨이퍼의 평면도, 도 24는 도 23에 있어서의 A-A 단면도의 요부를 확대하여 도시하는 도면이다.
실리콘 웨이퍼(1) 표면에는, 도 23에 도시하는 바와 같이, 반도체 장치(3)가 다이싱 라인(5)을 끼고 격자 형상으로 다수 형성되어 있다. 여기에 도시하는 반도체 장치(3)는 실리콘 웨이퍼(1) 표면의 절연층(4) 상에 형성한 IC(7)와, 이 IC(7)로부터 인출된 미세 배선(9)을 갖고 있다.
이렇게 실리콘 웨이퍼(1) 표면에 다수 형성된 반도체 장치(3)는 도 25에 도시하는 바와 같이, 다이싱 라인(5)을 따라 다이아몬드 칼이나 회전하는 다이싱 블레이드라 불리는 얇은 숫돌 등의 커터(11)에 의해 칩 형상으로 절단된다.
칩 형상으로 절단된 반도체 장치(3)는 예를 들면 폴리이미드로 이루어지는 플렉시블 기판(커넥터)을 개재시켜 외부 기판과 전기적·기계적으로 접속된다. 또한, 반도체 장치(3)의 단자 전극과 플렉시블 기판의 전극 접속은 도전성 입자를 함유하는 이방성 도전 접착제 등을 사용하여 가압과 가열에 의해 행해진다.
그러나, 상술한 바와 같이 하여 제조되는 반도체 기판에는 이하의 문제점이 있었다. 도 26의 (A), (B)는 실리콘 웨이퍼(1)로부터 절단된 반도체 장치(3)의 요부 확대도이다. 도 26의 (A)에 도시하는 바와 같이, 반도체 장치(3)를 절단함으로써, 다이싱 라인을 따르는 단면(1a)은 실리콘의 단결정면이 노출한다. 또, 실리콘 웨이퍼(1) 표면에 형성되는 절연층(4)은 5000 내지 20000 옹스트롬 정도의 두께밖에 없다. 이 때문에 공기 중에 부유하는 도전성 진애(13)가 도 26의 (B)에 도시하는 바와 같이, 절연층(4)을 걸치도록 부착하여, 반미세 배선(9)과 단면(1a)이 단락(에지 쇼트)할 가능성이 있었다.
또, 도 26의 (B)에 도시하는 바와 같이, IC(7)와 미세 배선(9)에 접속에 사용하는 땜납 혹은 도전성 접착제(15)가 흘러 나와 단면(1a)에 이르러, 단락(에지 쇼트)이 생길 가능성도 있었다.
반도체 장치(3)의 표면은 미세 배선(9) 이외의 부분은 절연층(4)으로 덮여 있다. 이 때문에, 공기 중에 정전기가 발생한 경우에는 반도체 장치(3)의 미세 배선(9)에 정전기가 대전하여, 이것이 반복됨으로써 미세 배선(9)이 용단한다는 문제도 있었다.
그런데, 반도체 장치로서는, 예를 들면 압전 엑추에이터, 정전 엑추에이터 등의 마이크로 머신, 좁은 피치 커넥터 상에 IC를 배치하여 이루어지는 반도체 장치를 접속하여 이루어지는 마이크로 머신 등, 액정 패널 등을 포함한다.
본 발명은 공기 중에 부유하는 진애에 의해 단락이 생기는 일이 없는 반도체 장치의 제조 방법, 반도체 장치, 좁은 피치 커넥터, 정전 엑추에이터, 압전 엑추에이터 등의 마이크로 머신, 이들을 포함한 잉크젯 헤드, 잉크젯 프린터, 액정 패널, 전자기기를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터와, 이 커넥터가 접속되는 접속 대상물의 단자 부분을 도시한 정면도.
도 2의 (A),(B)는 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터에 있어서의 가장자리부의 단면 확대도.
도 3은 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터를 다수 형성한 실리콘 웨이퍼의 평면도.
도 4는 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터의 제조 공정(그 1) 설명도.
도 5는 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터의 제조 공정(그 2) 설명도.
도 6은 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터의 제조 공정(그 3) 설명도.
도 7은 본 발명의 실시예 2에 관련되는 좁은 피치용 커넥터의 제조 공정의 요부 설명도.
도 8은 본 발명의 실시예 2의 다른 양태에 관련되는 좁은 피치용 커넥터의제조 공정의 요부 설명도.
도 9는 본 발명의 실시예 3에 관련되는 좁은 피치용 커넥터의 제조 공정의 요부 설명도.
도 10은 본 발명의 실시예 4에 관련되는 좁은 피치용 커넥터의 제조 공정의 요부 설명도.
도 11은 본 발명의 실시예 5에 관련되는 반도체 장치(IC 칩)의 사시도.
도 12는 본 발명의 실시예 5의 작용 설명도.
도 13은 본 발명의 실시예 5와 비교한 종래 예의 설명도.
도 14의 (A),(B)는 본 발명의 에 관련되는 정전 엑추에이터의 구조를 도시하는 설명도.
도 15는 본 실시예 6에 관련되는 압전 엑추에이터의 설명도.
도 16은 본 실시예 7에 관련되는 잉크젯 헤드의 설명도.
도 17은 본 실시예 8에 관련되는 잉크젯 프린터의 내부 설명도.
도 18은 본 실시예 8에 관련되는 잉크젯 프린터의 외관도.
도 19의 (A),(B)는 본 실시예 9에 관련되는 마이크로 머신의 일례인 설명도.
도 20은 본 실시예 10에 관련되는 다른 예로서의 광 변조 장치 설명도.
도 21은 본 실시예 11에 관련되는 액정 패널의 설명도.
도 22는 본 실시예 12에 관련되는 전자기기의 설명도.
도 23은 종래의 반도체 장치를 형성한 실리콘 웨이퍼의 평면도.
도 24는 도 23에 있어서의 A-A 단면도의 요부를 확대하여 도시하는 도면.
도 25는 종래의 반도체 장치의 제조 공정 설명도.
도 26의 (A),(B)는 실리콘 웨이퍼로부터 절단된 종래 반도체 장치의 요부 확대도.
(1) 본 발명의 한 양태에 관련되는 반도체 장치의 제조 방법은 실리콘 웨이퍼를 다이싱하여 복수의 반도체 장치를 제조하는 것에 있어서, 다이싱 라인을 걸치도록 절연층에 덮인 홈을 상기 실리콘 웨이퍼에 형성하여, 상기 다이싱 라인을 따라 상기 실리콘 웨이퍼를 다이싱하는 것을 특징으로 하는 반도체 장치의 제조 방법.
상기 제조 방법에 의하면, 반도체 장치의 외주면에 절연층이 형성된다. 이 때문에, 반도체 장치의 둘레 가장자리부에 도전성 진애가 부착해도, 외주면에 형성된 절연층에 막혀 실리콘 결정면에 닿지 않는다. 따라서, 단락하는 일이 없다.
또, 소자를 탑재하기 위한 땜납 또는 도전성 접착제가 흘러 나와도, 외주면에 형성된 절연층에 막혀 실리콘 결정면에 닿지 않는다. 따라서, 이 경우에도 단락하는 일이 없다.
(2) 본 발명의 다른 양태에 관련되는 반도체 장치의 제조 방법은 상기 (1)에 있어서, 상기 홈의 바닥면에 절연층을 형성한 후, 해당 절연층 상에 금속막을 형성하는 것이다.
이렇게 함으로써, 공기 중의 정전기를 이 금속막에 대전시켜, 반도체 소자 또는 배선부에 정전기가 대전하는 것을 방지할 수 있다. 또, 정전기를 축적한 사람이나, 혹은 정전기를 축적한 금속이 반도체 장치에 접촉함으로써 이동하는 정전기를 금속막에 대전시켜, 직접 반도체 소자 또는 배선부에 정전기가 대전하는 것을 방지할 수 있다.
(3) 본 발명의 다른 양태에 관련되는 반도체 장치의 제조 방법은 상기 (2)에 있어서, 상기 금속막을 상기 실리콘 웨이퍼의 결정면과 도통시키도록 한 것이다.
이렇게 함으로써, 조립 라인에 있어서는 반도체 기판을 파지하는 장치를 접지하고, 혹은 조립 후에 있어서는 결정면에 어스를 취함으로써 금속막에 정전기를 대전시킴과 함께 대전한 정전기를 흘릴 수 있기 때문에, 보다 확실하게 정전기의 악영향을 방지할 수 있다.
(4) 본 발명의 다른 양태에 관련되는 반도체 장치의 제조 방법은 상기 (1) 내지 (3)에 있어서, 상기 실리콘 웨이퍼 표면의 결정면을 (110)면으로 하여, (110)면에 이방성 에칭에 의해 상기 홈을 형성하도록 한 것이다.
(110)면에 이방성 에칭을 행하도록 하면, 형성되는 홈의 깊이를 자유롭게 설정할 수 있다. 이 때문에, 부착이 예상되는 진애의 크기(길이)나, 소자의 실장에 사용되는 땜납 혹은 도전성 접착제의 점성 및 량에 대응한 홈 깊이를 형성할 수 있다.
(5) 본 발명의 다른 양태에 관련되는 반도체 장치의 제조 방법은 상기 (1) 내지 (3)에 있어서, 상기 실리콘 웨이퍼 표면의 결정면을 (100)면으로 하여, (100)면에 이방성 에칭에 의해 상기 홈을 형성하도록 한 것이다.
(100)면에 이방성 에칭을 행하도록 하면, 홈의 형상을 V자 형상으로 할 수 있으며, 반도체 장치를 칩 형상으로 절단했을 때에, 반도체 장치 주위에 경사 형상의 절연층이 형성되게 되어, 다이싱 시에 발생하는 진애나 오염을 제거하기 쉽다.
(6) 본 발명의 다른 양태에 관련되는 반도체 장치는 소자가 형성된 기판 외주면에 절연층을 형성한 것이다.
반도체 장치의 외주면에 절연층을 형성했기 때문에, 반도체 장치의 둘레 가장자리부에 도전성 진애가 부착해도, 외주면에 형성된 절연층에 막혀 기판면에 닿지 않는다. 따라서, 단락하는 일이 없다.
또, 소자를 탑재하기 위한 땜납 또는 도전성 접착제가 흘러 나와도, 외주면에 형성된 절연층에 막혀 기판면에 닿지 않는다. 따라서, 이 경우에도 단락하는 일이 없다.
(7) 본 발명의 다른 양태에 관련되는 반도체 장치는 상기 (6)에 있어서, 상기 외주면에 경사부를 형성한 것이다.
반도체 장치 주위에 경사부를 형성했기 때문에, 반도체 장치의 둘레 가장자리부에 부착한 진애나 오염을 제거하기 쉽다.
(8) 본 발명의 다른 양태에 관련되는 반도체 장치는 상기 (6)에 있어서, 상기 외주면에 단차부를 형성한 것이다.
(9) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 복수의 제 1 단자 전극과 복수의 제 2 단자 전극이 기판 상에 형성되어 이루어지며, 상기 제 1 단자 전극과 상기 제 2 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 1 단자 전극 사이의 피치와 상기 제 2 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지는 좁은 피치 커넥터로, 상기 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
좁은 피치용 커넥터의 기판 외주면에 절연층을 형성했기 때문에, 기판 외주부에 도전성 진애가 부착해도, 외주면에 형성된 절연층에 막혀 결정면에 닿지 않는다. 따라서, 단락하는 일이 없다.
또, 좁은 피치용 커넥터와 접속 대상물 또는 외부 기판과의 접합 시에 사용하는 땜납 또는 도전성 접착제가 흘러 나와도, 절연층에 막혀 결정면에 닿지 않는다. 따라서, 이 경우에도 단락하는 일이 없다.
(10) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (9)에 있어서, 상기 외주면에 경사부를 형성한 것이다.
좁은 피치용 커넥터의 기판 외주면에 경사부를 형성했기 때문에, 좁은 피치용 커넥터에 부착한 진애나 오염을 제거하기 쉽다.
(11) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (9)에 있어서, 상기 외주면에 단차부를 형성한 것이다.
(12) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (9) 내지 (11)에 있어서, 상기 절연층 상에 금속막을 형성한 것이다.
이렇게 함으로써, 공기 중의 정전기를 금속막에 대전시켜, 좁은 피치용 커넥터의 미세 배선부에 정전기가 대전하는 것을 방지할 수 있다. 또, 정전기를 축적한 사람이나, 혹은 정전기를 축적한 금속이 반도체 장치에 접촉함으로써 이동하는 정전기를 금속막에 대전시켜, 직접 반도체 소자 또는 배선부에 정전기가 대전하는 것을 방지할 수 있다.
(13) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (12)에 있어서, 상기 금속막을 상기 기판에 도통시킨 것이다.
이렇게 함으로써, 조립 라인에 있어서는 좁은 피치용 커넥터를 파지하는 장치를 접지하고, 혹은 조립 후에 있어서는 결정성 기판에 접지시킴으로써 금속막에 정전기를 대전시킴과 함께 대전한 정전기를 흘릴 수 있기 때문에, 보다 확실하게 정전기의 악영향을 방지할 수 있다.
(14) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (9) 내지 (13)에 있어서, 상기 기판의 열 팽창 계수는 상기 접속 대상물의 열 팽창 계수와 대략 같은 또는 상기 접속 대상물의 열 팽창 계수보다 작은 특성을 갖는 것이다.
이렇게, 기판의 열 팽창 계수를 접속 대상물의 열 팽창 계수와 대략 같게 함으로써, 단자 전극을 가압과 가열로 접속할 경우에 있어서, 접속하는 단자 전극 사이의 상대 위치 어긋남을 최소한으로 억제할 수 있다.
또, 기판의 열 팽창 계수를 접속 대상물의 열 팽창 계수보다 작게 한 경우에는, 기판이 접속 대상물 측보다도 고온이 되도록 하여 접속함으로써 동일한 효과가 얻어진다.
(15) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (9) 내지 (14)에 있어서, 상기 기판을 단결정 실리콘에 의해 형성한 것이다.
상기 기판을 단결정 실리콘에 의해 형성함으로써, 방열 효과를 높일 수 있음과 함께, 온도 상승에 의한 저항치 증대를 방지할 수 있다.
(16) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (15)에 있어서, 상기 단결정 실리콘의 결정면이 (100)면인 것을 특징으로 하는 것이다.
단결정 실리콘의 결정면을 (100)면으로 하면, 그 면에 이방성 에칭을 실시함으로써 해당 면에 대해 54.74도를 이루는 V자형 홈부를 형성할 수 있다. 또한, V자형의 홈부 깊이는 (100)면에 설정된(예를 들면 SiO2막에 의한) 창의 폭에 의해 정확하게 제어할 수 있다.
(17) 본 발명의 다른 양태에 관련되는 좁은 피치용 커넥터는 상기 (15)에 있어서, 상기 단결정 실리콘의 결정면이 (110)면인 것을 특징으로 하는 것이다.
단결정 실리콘의 결정면을 (110)면으로 하면, 그 면에 이방성 에칭을 실시함으로써 단면 구형상 홈부를 형성할 수 있다. 이 경우에는, 홈 폭에 관계없이 소정깊이의 홈부를 형성할 수 있다.
(18) 본 발명의 다른 양태에 관련되는 마이크로 머신은 운동 기구부와 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판을 갖는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며,
상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(19) 본 발명의 다른 양태에 관련되는 압전 엑추에이터는 압전 소자와 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판을 갖는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며, 상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(20) 본 발명의 다른 양태에 관련되는 정전 엑추에이터는 정전 진동자와 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판을 갖는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며, 상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(21) 본 발명의 다른 양태에 관련되는 잉크젯 헤드는 압전 소자와, 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판을 가지고, 상기 압전 소자에 의해 잉크 방울을 토출시키는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며, 상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(22) 본 발명의 다른 양태에 관련되는 잉크젯 헤드는 정전 진동자와 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판을 가지고, 상기 압정전 진동자에 의해 잉크 방울을 토출시키는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며, 상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(23) 본 발명의 다른 양태에 관련되는 잉크젯 프린터는 압전 소자와, 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판이 형성되어 이루어지는 잉크젯 헤드를 갖는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며, 상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(24) 본 발명의 다른 양태에 관련되는 잉크젯 프린터는 정전 진동자와, 복수의 제 1 단자 전극이 형성되어 이루어지는 제 1 기판이 형성되어 이루어지는 잉크젯 헤드를 갖는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 2 기판을 가지고 이루어지며, 상기 제 2 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 2 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
상기 (18) 내지 (24)의 발명에 있어서는, 제 2 기판의 외주면에 절연층을 형성함으로써, 제 2 기판의 외주부에 도전성 진애가 부착해도, 외주면에 형성된 절연층에 막혀 도전성을 갖는 면에 닿지 않는다. 따라서, 단락하는 일이 없다.
또, 제 2 기판과 접속 대상물 또는 외부 기판과의 접합 시에 사용하는 땜납 또는 도전성 접착제가 흘러 나와도, 절연층에 막혀 도전성을 갖는 면에 닿지 않는다. 따라서, 이 경우에도 단락하는 일이 없다.
(25) 본 발명의 다른 양태에 관련되는 액정 장치는 제 1 기판과 제 2 기판 사이에 액정이 끼워져 이루어지며, 상기 제 1 기판 혹은 상기 제 2 기판 중 한쪽 기판에 복수의 제 1 단자 전극이 형성되어 이루어지는 것으로, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 3 기판을 가지고 이루어지며, 상기 제 3 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 3 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
(26) 본 발명의 다른 양태에 관련되는 전자기기는 액정 장치를 갖는 것으로,
상기 액정 장치는 제 1 기판과 제 2 기판을 가지고, 제 1 기판과 제 2 기판 사이에 액정이 끼워져 이루어지며, 상기 제 1 기판 혹은 상기 제 2 기판 중 한쪽 기판에 복수의 제 1 단자 전극이 형성되어 이루어지며, 상기 복수의 제 1 단자 전극과 전기적으로 접속하기 위한 제 2 단자 전극이 형성된 제 3 기판을 가지고 이루어지며, 상기 제 3 기판에는 복수의 제 3 단자 전극과, 상기 제 2 단자 전극과 상기 제 3 단자 전극을 전기적으로 접속하기 위한 배선이 형성되어 이루어지며, 상기 배선은 상기 제 2 단자 전극 사이의 피치와 상기 제 3 단자 전극 사이의 피치를 변환하는 기능을 가지고 이루어지며, 상기 제 3 기판의 외주면에는 절연층이 형성되어 이루어지는 것이다.
상기 (25) 또는 (26)의 발명에 있어서는, 제 3 기판의 외주면에 절연층을 형성함으로써, 제 3 기판의 외주부에 도전성 진애가 부착해도, 외주면에 형성된 절연층에 막혀 결정면에 닿지 않는다. 따라서, 단락하는 일이 없다.
또, 제 3 기판과 제 1 기판 혹은 제 2 기판과의 접합 시에 사용하는 땜납 또는 도전성 접착제가 흘러 나와도, 절연층에 막혀 결정면에 닿지 않는다. 따라서, 이 경우에도 단락하는 일이 없다.
실시예 1.
도 1은 본 발명의 실시예 1에 관련되는 좁은 피치용 커넥터의 평면도이다. 좁은 피치용 커넥터(20)는 도 1에 도시되는 바와 같이, 단결정 실리콘으로 이루어지는 기판(21) 상에 절연층을 개재시켜 입력 배선(25)과 출력 배선(27)을 형성하고, 더욱이 드라이버 IC(23)를 실장한 것이다. 입력 배선(25), 출력 배선(27)의 끝 부분은 단자 전극(25a, 27a)으로 되어 있다. 그리고, 입력 측과 출력 측의 배선수, 배선 피치를 변환하도록 하고 있다.
또한, 단자 전극(25a, 27a) 수는 출력 측에 접속되는 접속 대상물(50)에 따라 다르다. 접속 대상물(50)이 프린터 헤드에 탑재되는 정전 엑추에이터의 경우에는, 그 개수에 따라 변동하지만 입력 측에서 수십 개 이상, 출력 측에서 수백 개에도 미치는 경우가 있다.
기판(21)의 둘레 끝 부분에는, 표면에서 바닥면 측으로 오목하게 하는 단차부(29)가 형성되어 있으며, 이 단부(29)에도 상술한 절연층이 형성되어 있다.
도 2의 (A)는 도 1에 있어서의 A-A 단면도, 도 2의 (B)는 도 1에 있어서의 B-B 단면도이다.
본 실시예에 있어서는, 좁은 피치용 커넥터(20)의 둘레 끝 부분에 단차부(29)를 형성하고, 이 단차부(29)에도 절연층(31)을 형성했기 때문에, 예를 들면, 공기 중의 도전성 진애가 부착한 경우라도, 도 2의 (A)에 도시되는 바와 같이, 입력 배선(25)에 부착한 진애(32)는 단차부(29)에 형성된 절연층에 막혀 결정면(33)에 닿지 않는다. 따라서, 단락하는 일이 없다.
또, 드라이버 IC(23)를 입력 배선(25)접속하기 위한 땜납 또는 도전성 접착제가 흘러 나와도, 도 2의 (B)에 도시되는 바와 같이, 단차부(29)에 형성된 절연층에 막혀 결정면에 닿지 않는다. 따라서, 이 경우에도 단락하는 일이 없다.
또, 좁은 피치용 커넥터(20)는 단결정 실리콘을 기재로 하고 있기 때문에, 열 팽창 계수가 작게 억제되며, 접합 시에 있어서의 단자 전극 부근 기재의 신장을 억제할 수 있음과 동시에, 프린터 헤드 측의 기재가 되는 유리와의 열 팽창 계수 차도 작다. 이 때문에 양자 접합 시, 열 팽창 계수의 차이에 의한 접속용 단자 전극의 위치 어긋남을 최소한으로 억제할 수 있다.
도 3은 좁은 피치용 커넥터(20)를 다수 형성한 실리콘 웨이퍼의 평면도이다. 도 3에 도시되는 바와 같이, 좁은 피치용 커넥터(20)는 실리콘 웨이퍼 상에 격자 형상으로 다수 형성된다. 그리고, 인접하는 좁은 피치용 커넥터(20) 상호 사이에는 다이싱 라인을 따라 홈(30a)이 형성되어 있다. 이 홈(30a)의 중앙부를 따라 다이싱함으로써 좁은 피치용 커넥터(20)를 형성하고 있다. 그리고, 홈(30a)의 표면에는 절연층이 형성되어 있으며, 다이싱에 의해 이 홈(30a)이 좁은 피치용 커넥터(20)의 단차부(29)가 된다.
도 4 내지 도 6은 실리콘 웨이퍼(30)에 배선 및 홈(30a)을 형성하는 공정인 설명도로, 도 3에 있어서의 C-C 단면의 일부를 도시하고 있다.
이하, 도 4 내지 도 6에 근거하여 배선 및 홈(30a)의 형성 공정을 설명한다.
우선, 도 4의 (a)에 도시하는 바와 같이 단결정 실리콘 웨이퍼(33) 표면을 세정한 후는, 도 4의 (b)에 도시하는 바와 같이 그 표면에 포토레지스트막(37)을 도포한다.
그리고 포토레지스트막(37)을 도포한 후, 도 4의 (c)에 도시하는 바와 같이 포토리소그래피에 의해 패터닝을 행하여, 홈부(30a)를 형성하는 부분의 포토레지스트막(37)을 제거한다.
그 후, 포토레지스트막(37)을 마스크로 하여 KOH 수용액이나 에틸렌디아민 수용액 등의 에칭액을 사용하여 단결정 실리콘 웨이퍼(33) 표면에 이방성 에칭을 실시한다.
또한, 이 예에서는 표면의 결정면이 (110)면으로 이루어지는 단결정 실리콘웨이퍼를 사용하고 있다. (110)면은 단결정 실리콘 웨이퍼(33) 표면에 대해 수직 방향(단결정 실리콘 웨이퍼(33)의 두께 방향)으로 큰 결정 방위 의존성을 갖고 있기 때문에, 홈부(30a)의 폭에 좌우되지 않고 언더 커팅이 극히 적은 단면 구형상의 홈부(30a)를 형성할 수 있다. 홈부(30a)를 형성한 상태를 도 4의 (d)에 도시한다.
또한, 홈부(30a)의 깊이는 좁은 피치용 커넥터(20) 표면에 부착한다고 예상되는 진애의 크기(길이)나, 드라이버 IC(23)의 실장에 사용되는 땜납 혹은 도전성 접착제의 점성 및 량에 따라 설정하면 된다.
홈부(30a)를 형성한 후는, 도 5의 (e)에 도시하는 바와 같이 단결정 실리콘 웨이퍼(33) 표면으로부터 포토레지스트막(37)을 제거하고, 그 후, 도 5의 (f)에 도시하는 바와 같이 단결정 실리콘 웨이퍼(33) 표면 및 홈부(30a)에 SiO2막(31)을 형성한다. SiO2막(31)의 두께는 5000 내지 20000 옹스트롬 정도로 하여, CVD법에 의해 퇴적한 BPSG(Boron-Phospho-Silicate Glass)에 의해 형성하거나, 혹은 드라이 열 산화 또는 웨트 열 산화 등을 사용하여 형성한다.
이렇게 하여 단결정 실리콘 웨이퍼(33) 표면 및 홈부(30a)에 SiO2막(31)을 형성한 후는, 단결정 실리콘 웨이퍼(33)를 압력 2 내지 5mTorr, 온도 150 내지 300℃의 아르곤 분위기 속에 배치하여, Al-Cu, Al-Si-Cu, Al-Si, Ni, Cr, Au 등을 타깃으로 하여, DC 9 내지 12kW의 입력 전력으로 스패터를 행하며, 이들 타깃과 동일한 조성을 갖는 입출력 배선(25, 27)을 형성하기 위한 금속막(41)을 200 내지 20000 옹스트롬 퇴적한다. 금속막(41) 형성 후의 상태를 도 5의 (g)에 도시한다.
또한, Cr을 기초로 하여 Au를 1000 옹스트롬 정도 퇴적시켜 금속막(41)은 형성해도 된다.
이렇게 하여 SiO2막(31) 표면에 금속막(41)을 형성한 후는, 도 6의 (h)에 도시하는 바와 같이, 금속막(41) 상에 포토레지스트막(37)을 도포한다. 그 후는, 포토리소그래피에 의해 패터닝을 행하며, 도 6의 (i)에 도시하는 바와 같이, 입출력 배선(25, 27)을 형성하는 부분 이외의 포토레지스트막을 제거한다. 더욱이, 포토레지스트막(37)을 마스크로 하여 금속막(41)을 에칭하며, 도 6의 (j)에 도시하는 바와 같이, 단결정 실리콘 웨이퍼(33) 표면에 입출력 배선(25, 27)을 형성하여, 입출력 배선(25, 27) 상의 포토레지스트막을 제거한다.
그리고, 홈부(30a)의 바닥면에 설정된 다이싱 라인(39)을 따라 도시하지 않은 커터에 의해 다이싱하며, 도 6의 (k)에 도시하는 바와 같이, 인접하는 좁은 피치용 커넥터를 절단하여 칩 형상으로 한다.
또한, 홈부(30a)에 있어서의 바닥면의 폭 치수는 커터의 두께 치수보다 크게 설정되어 있기 때문에, 다이싱 라인(39)을 따라 커터를 통과시켜도 커터의 양측에 단차부(29)가 형성된다.
그런데, 본 실시예 1에 있어서는, 홈부(30a)를 좁은 피치용 커넥터(20)의 모든 둘레(4변)에 형성했지만, 좁은 피치용 커넥터(20)의 형태에 따라서는, 긴 변 방향의 양 측 가장자리부에만 설치하도록 해도 된다.
실시예 2.
상기 실시예 1에 있어서는, 홈부(30a) 내의 금속막을 모두 제거하는 예를 도시했다. 그러나, 도 7의 (a)에 도시하는 바와 같이, 홈부(30a)에 금속막(41)을 남기도록 해도 된다. 이렇게, 홈부(30a)에 금속막(41)을 남기면, 다이싱한 후에는, 도 7의 (b)에 도시하는 바와 같이, 단차부(29)에 금속막(41)이 남아, 좁은 피치용 커넥터(20) 주위를 둘러싸게 된다.
이렇게 함으로써, 공기 중의 정전기를 이 금속막(41)에 대전시켜, 좁은 피치용 커넥터(20)의 입출력 배선(25, 27)에 대전하는 것을 방지할 수 있다. 또, 정전기를 축적한 사람이나, 혹은 정전기를 축적한 금속이 반도체 장치에 접촉함으로써 이동하는 정전기를 금속막(41)에 대전시켜, 직접 반도체 소자 또는 입출력 배선(25, 27)에 정전기가 대전하는 것을 방지할 수 있다.
이로써, 입출력 배선(25, 27)의 용단을 방지할 수 있다.
또한, 홈부(30a)에 금속막(41)을 남기는 데에는, 도 6의 (h)에 도시한 포토레지스트막(37)의 패터닝 시에, 홈부(30a)에도 포토레지스트막(37)을 남기도록 하면 된다.
또한, 홈부(30a)의 금속막(41)을 도 8의 (a)에 도시하는 바와 같이, 홈부(30a) 중앙부의 다이싱 라인을 제외하는 부분에 형성하도록 해도 된다.
이렇게 함으로써, 홈부(30a)의 바닥 전체에 금속막(41)을 남긴 경우와 비교하여 다이싱 머신의 칼에 사용되는 다이아몬드 칼로의 금속 부착이나, 회전하는 다이싱 블레이드라 불리는 얇은 숫돌에 금속이 막히는 것 등을 방지하는 것이 가능해져, 커터 수명을 길게 할 수 있다.
실시예 3.
더욱이, 홈부(30a)의 금속막(41)을 실리콘의 단결정면(33)과 도통시킬 수 있도록 해도 된다. 이렇게 함으로써, 조립 라인에 있어서는 기판(21)을 파지하는 장치를 접지하며, 혹은 조립 후에 있어서는 실리콘의 단결정면(33)에 어스시킴으로써 홈부(30a)의 금속막(41)에 정전기를 대전시킴과 동시에 대전한 정전기를 흘릴 수 있기 때문에, 보다 확실하게 정전기가 좁은 피치용 커넥터(20)의 입출력 배선(25, 27)에 대전하는 것을 방지할 수 있다.
또한, 홈부(30a)에 형성하는 금속막(41)을 실리콘의 단결정면(33)에 도통시키는 데에는 이하와 같이 한다.
실시예 1을 설명한 도 5의 (f)에 도시한 바와 같이 실리콘 웨이퍼(30)에 홈부(30a)를 형성함과 동시에 절연층을 형성한 후, 불소에 의한 에칭에 의해, 도 9의 (a)에 도시하는 바와 같이, 홈부(30a) 바닥의 절연층(31)을 일부 제거한다. 이 상태에서 입출력 배선을 위한 금속막을 퇴적시킨다. 그리고, 레지스트막을 도포하여 패터닝을 행하고, 에칭함으로써, 도 9의 (b)에 도시하는 바와 같이, 홈부의 바닥에 금속막(41)을 남김과 동시에 금속막(41)과 실리콘의 단결정면(33)을 도통시킬 수 있다.
실시예 4.
상기 예에서는, 홈부(30a)의 단면 형상이 구형상인 것을 도시했지만, 도 10의 (a)에 도시하는 바와 같이, 홈부(30a)의 단면 형상을 V자가 되도록 해도 된다. 이렇게 함으로써, 좁은 피치용 커넥터(20)를 칩 형상으로 절단했을 때에, 도 10의 (b)에 도시하는 바와 같이, 좁은 피치용 커넥터(20) 주위에 경사 형상의 절연층(30)이 형성되게 되기 때문에, 다이싱 시에 발생하는 진애나 오염을 제거하기 쉽다.
또한, V자형의 홈을 형성하는 데에는, 실리콘 웨이퍼에 있어서의 표면에 노출하는 결정면이 (100)면이 되는 것을 사용하면 된다.
상기 실시예 1 내지 4에서는 반도체 장치의 예로서 드라이버 IC(23)를 실장한 좁은 피치용 커넥터(20)를 도시했다. 그러나, 본 발명은 이에 한정되는 것이 아니라, 널리 그 밖의 반도체 장치, 예를 들면 정전 엑추에이터, 압전 엑추에이터 등의 마이크로 머신, 액정 패널 등에 적용할 수 있다.
실시예 5.
도 11은 본 발명의 다른 실시예의 사시도이다. 본 실시예에 있어서는, IC 칩(51)의 외주면에 경사면(52) 및 단차부(53)를 형성함과 동시에, 이들 경사면(52) 및 단차부(53)에 절연층을 형성한 것이다.
이렇게, IC 칩(51)의 외주면에 절연층을 형성함으로써, IC 칩(51)의 단자 전극(54)과 외부 단자와의 접속 시에 있어서의 에지 쇼트를 방지할 수 있다.
즉, 도 12에 도시하는 바와 같이, 단자 전극(54)과 와이어 본딩에 의한 와이어(55) 혹은 테이프 캐리어 패키지에 의한 리드(56)와의 접속 시에 있어서, 절연층을 형성함으로써 와이어(55) 혹은 리드(56)가 결정면과 접촉하기 어렵게 에지 쇼트가 생기지 않는다.
이 점, 도 13에 도시하는 종래의 IC 칩(57)에서는, 와이어(55) 또는 리드(56) 접속 시에 에지 쇼트의 위험이 있어, 이것을 회피하기 위해 와이어(55) 또는 리드(56)를 h 또는 h'만큼 위쪽으로 뜨도록 변형시켜야만 한다. 이 때문에, IC 칩(57)의 두께가 두껍게 되어 있었다.
이에 대해, 본 실시예에 의하면, 이러한 변형이 불필요해져, IC 칩(51)을 박형으로 할 수 있다.
또한, 테이프 캐리어 패키지(TAB)에 있어서의 전극 접속은 Au·Au 접속, Au·Sn 접속 등의 금속 접속이 사용되고, 또, 와이어 본딩에 사용되는 와이어(55)는 Au 또는 Al과 같은 금속 와이어가 사용된다. 도시한 와이어(55)는 알루미늄 와이어에 의한 에지 본딩을 도시하고 있다.
실시예 6.
도 14는 본 발명의 실시예 6에 관련되는 정전 엑추에이터(59)의 구조를 도시하는 설명도이다.
도 14에 도시하는 정전 엑추에이터(59)는 잉크젯 프린터에 있어서의 잉크젯 헤드에 사용되는 것으로, 마이크로 머시닝 기술에 의한 미세 가공에 의해 형성된 미소 구조의 엑추에이터이다.
본 실시예 6의 잉크젯 헤드는 웨이퍼 상태에서 복수 개 제조되며, 그것을 다이싱 라인을 따라 절단하여 제조되는 잉크젯 헤드 본체부(60)와, 이것에 외부 배선을 행하기 위한 커넥터부를 각각 개별로 제작하여, 이들을 접속한 것이다. 또한, 커넥터부는 실시예 1 내지 4에 도시한 좁은 피치용 커넥터(20)와 동일한 것이다.
잉크젯 헤드 본체부(60)는 도 14에 도시하는 바와 같이, 실리콘 기판(70)을 끼고, 위쪽에 동일하게 실리콘제 노즐 플레이트(72)를 가짐과 동시에, 아래쪽에는 붕규산 유리제 유리 기판(74)이 각각 적층된 3층 구조로 되어 있다.
여기서 중앙의 실리콘 기판(70)에는 독립한 5개의 잉크실(76)과, 이 5개의 잉크실(76)을 연결하는 1개의 공통 잉크실(78)과, 이 공통 잉크실(78)과 각 잉크실(76)에 연이어 통하는 잉크 공급로(80)로서 기능하는 홈이 설치되어 있다.
그리고, 이들 홈이 노즐 플레이트(72)에 의해 막힘으로써, 각 부분이 구획 형성되어 잉크실(76) 혹은 공급로(80)로 되어 있다.
또, 실리콘 기판(70)의 뒤편에는, 각 잉크실(76)에 대응하여 독립한 5개의 오목부가 설치되고, 이 오목부가 유리 기판(74)에 의해 막힘으로써, 도 22 중에 치수 q로 도시하는 높이를 갖는 진동실(71)이 형성되어 있다. 그리고, 실리콘 기판(70)에 있어서의 각 잉크실(76)과 진동실(71)의 격벽은 탄성 변형 가능한 진동자가 되는 진동판(66)으로 되어 있다.
노즐 플레이트(72)에는 각 잉크실(76)의 선단부에 대응하는 위치에 노즐(62)이 형성되어 각 잉크실(76)에 연이어 통해 있다.
또한, 실리콘 기판(70)에 설치하는 홈, 노즐 플레이트(72)에 설치하는 노즐(62)은 마이크로 머시닝 기술에 의한 미세 가공 기술을 사용하여 형성한다.
진동판(66) 및 유리 기판(74) 상에는, 각각 대향하는 대향 전극(90)이 설치되어 있다.
또한, 실리콘 기판(70)과 대향 전극(90) 사이에 형성되는 미세한 갭은 봉지부(84)에 의해 봉지되어 있다.
또, 각각의 유리 기판(74) 상의 대향 전극(90)은 도면 중 좌측 끝 부분 측으로 인출되어, 단자 전극(86)을 형성하고 있다. 이 단자 전극(86)이 형성된 기판의 끝 부분에는, 실시예 1에서 도시한 바와 같이 하여 절연층을 갖는 단차부(87)를 형성한다.
그리고, 단자 전극(86)에 별도 제작한 좁은 피치용 커넥터(20)가 접속되며, 커넥터부를 갖는 잉크젯 헤드가 된다.
상기한 바와 같이 구성된 잉크젯 헤드 본체부(60)의 동작을 설명한다.
공통 잉크실(78)에는 도시하지 않은 잉크 탱크로부터, 잉크가 잉크 공급구(82)를 통해 공급된다. 그리고, 공통 잉크실(78)에 공급된 잉크는 잉크 공급로(80)를 통해 각 잉크실(76)에 공급된다. 이 상태에 있어서, 대향 전극에 전압을 인가하면, 그들 사이에 발생하는 정전기력에 의해 진동판(66)은 유리 기판(74) 측에 정전 흡인되어 진동한다. 이 진동판(66)의 진동에 의해, 발생하는 잉크실(76)의 내압 변동에 의해, 노즐(62)로부터 잉크 액체 방울(61)이 토출된다.
본 실시예에 있어서는, 잉크젯 헤드 본체부(60)와, 좁은 피치용 커넥터(20)에 있어서의 접속부에, 절연층을 갖는 단차부를 설치하고 있기 때문에, 다음과 같은 효과를 낸다.
즉, 잉크젯 헤드 본체부(60)와 좁은 피치용 커넥터(20)와의 접속에 있어서, 접합 시에 사용하는 땜납 또는 도전성 접착제가 흘러 나와도, 절연층에 막혀 도전성을 갖는 실리콘 기판면에 닿지 않는다. 따라서, 단락(에지 쇼트)하는 일이 없다.
또, 잉크젯 헤드 본체부(60)와 좁은 피치용 커넥터(20)의 단자 전극부에 도전성 진애가 부착해도, 외주면에 형성된 절연층에 막혀 도전성을 갖는 면에 실리콘 기판면에 닿지 않는다. 따라서, 이 경우도 단락(에지 쇼트)하는 일이 없다.
실시예 7.
도 15는 본 실시예의 압전 엑추에이터의 설명도이다.
압전 엑추에이터(91)는 양측에 외부 전극(93a, 93b)이 형성된 압전 진동자(93)와, 이 압전 진동자(93)를 보존하는 보존 부재(95)를 구비하고 있다. 보존 부재(95)에는 돌기부(97)가 형성되어 있으며, 압전 진동자(93)는 돌기부(97)의 접합 영역(A)에서 보존 부재(95)에 접합되어 있다. 압전 진동자(93)의 외부 전극(93a, 93b)(도면 중 굵은 선으로 도시한 부분)은 압전 진동자(93)의 양 측면으로부터 제 1 면(93c)의 중간 정도까지 각각 연장되어 있다.
또, 보존 부재(95)에 형성되는 굵은 선으로 도시하는 전극(95a, 95b)도, 양 외측 가장자리로부터 돌기부(97)의 중간 정도까지 연장되어 있다. 그리고, 압전진동자(93)와 보존 부재(95)를 돌기부(97)에 설정한 접합 영역(A)에서 강체적으로 접합함과 동시에, 압전 진동자(93)의 외부 전극(93a, 93b)과 보존 부재의 전극(95a, 95b)을 접속하여, 이들을 도통시킨다.
더욱이 보존 부재(95)의 전극(95a, 95b)에는, 실시예 1에서 도시한 좁은 피치용 커넥터(20)가 접속되며, 좁은 피치용 커넥터(20)를 개재시켜 외부로부터의 신호가 압전 엑추에이터(91)에 입력된다.
이렇게, 이 실시예 6에 있어서도, 좁은 피치용 커넥터(20)를 사용함으로써, 좁은 피치용 커넥터(20)와 보존 부재(95)의 전극(95a, 95b)과의 접합 시에 있어서의 단락(에지 쇼트)을 방지할 수 있다.
또한, 보존 부재(95)에 있어서의 좁은 피치용 커넥터(20)와의 접합부에 절연층을 갖는 단차부를 설치하면, 접합 시의 단락(에지 쇼트)을 보다 확실하게 방지할 수 있다.
실시예 8.
도 16은 도 15에 도시한 압전 엑추에이터(91)를 사용한 잉크젯 헤드(98)를 도시하는 개념도이다. 유로 형성 부재(1O3)와 진동판(105)에 의해 형성된 잉크 유로(99)의 선단에 노즐(101)을 배치하는 노즐 플레이트(108)가 접합되어 있으며, 그 반대측의 끝에는 잉크 공급로(108)가 배치되어 있다. 그리고, 압전 엑추에이터(91)를 기계적 작용면(93d)과 진동판(95)이 접하도록 설치하여, 잉크 유로(99)와 대면하도록 배치하고 있다. 그리고, 압전 진동자(93)의 양 측 외부 전극(93a, 93b)이 보존 부재의 전극(95a, 95b)과 접속되며, 보존 부재(95)의 전극(95a, 95b)이 좁은 피치용 커넥터(20)를 개재시켜 외부로부터의 신호가 압전 엑추에이터(91)에 입력된다.
이 구성에 있어서, 잉크 유로(99) 내(노즐(101) 선단까지)에 잉크를 충전하여, 상기 압전 엑추에이터(91)를 구동하면, 기계적 작용면(93d)은 고효율 팽창 변형과 휨 변형을 동시에 발생시켜, 도 16 중의 상하 방향의 대단히 큰 실효 변위를 얻는다. 이 변형에 의해, 진동판(95)은 도면 중의 점선으로 도시하는 바와 같이 기계적 작용면(93d)에 대응하여 변형하며, 잉크 유로(99) 내에 큰 압력 변화(부피 변화)를 생기게 한다. 이 압력 변화에 의해, 노즐(101)로부터 도면 중의 화살표 방향으로 잉크 방울이 토출하지만, 그 고효율 압력 변화에 의해, 잉크 토출도 대단히 효율적이다.
외주면에 절연층을 형성한 좁은 피치용 커넥터(20)를 사용함으로써, 실시예 7에서 설명한 바와 같이, 단락을 방지할 수 있기 때문에, 잉크젯 헤드(98) 그 자체의 신뢰성을 향상할 수 있다.
실시예 9.
그런데, 상술한 실시예 7에 관련되는 잉크젯 헤드(98)는 도 17에 도시되는 바와 같이 캐리지(111)에 설치되어 사용된다. 캐리지(111)는 가이드 레일(113)에 이동 자유 자재로 설치되고, 롤러(115)에 의해 송출되는 용지(117)의 폭 방향으로 그 위치가 제어된다. 이 도 17의 기구는 도 18에 도시되는 잉크젯 프린터(119)에 장비된다. 또한, 이 잉크젯 헤드(98)는 라인 프린터의 라인 헤드로서 탑재할 수도 있다. 그 경우에는 캐리지(111)는 불필요해진다.
또, 여기서는 압전 엑추에이터(91)를 사용하여, 에지 방향으로 잉크 방울이 토출하는 타이프의 잉크젯 헤드(98) 및 그것을 사용한 잉크젯 프린터를 예로 들어 설명했지만, 상술한 실시예 7에서 도시한 정전 엑추에이터를 사용하여 잉크 방울을 페이스면 측으로부터 토출하는 타이프의 잉크젯 헤드(60)를 사용한 경우도 동일한 구성이 된다.
실시예 10.
도 19는 본 실시예에 관련되는 마이크로 머신의 일례로서의 마이크로 펌프에 관한 것으로, 도 19의 (A)는 마이크로 펌프의 상면도, 도 19의 (B)는 그 단면도를 도시한다.
마이크로 펌프는 마이크로 머시닝 가공 방법에 의해 가공된 실리콘 기판(121)을 2장의 유리판(122 및 123)으로 샌드위치 형상으로 끼운 구조로 되어 있으며, 흡입 측 파이프(124)로부터 유체를 흡입하여, 토출 측 파이프(125)로 유체를 토출하는 것이다.
그 동작 원리는 실리콘 기판(121)의 중앙부에 형성된 다이아그램(126)에 점착된 압전 소자(127)에 전압을 인가하고, 휘게 함으로써 압력실(128) 내의 압력을 변화시켜, 해당 압력실(128)과 공간적으로 연속하고 있는 흡입 측 밸브막(129) 및 토출 측 밸브막(131)을 변위시킴으로써, 흡입 밸브(132) 및 토출 밸브(133)를 개폐하여, 흡입 측 파이프(124)로부터 토출 측 파이프(125)에 유체를 압송하는 것이다. 또한, 도 19의 (B)에 있어서, 압력실(128)과 흡입 측 밸브막(129)의 위쪽 공간 및 토출 측 밸브막(131) 아래쪽의 공간과는 연속하고 있다.
이 예에 있어서도, 상술한 실시예 6 또는 7과 동일하게, 본 발명에 관련되는 좁은 피치용 커넥터(20)를 개재시켜 외부와의 배선이 행해진다. 그리고, 이렇게 좁은 피치용 커넥터를 사용함으로써, 접합 시의 단락을 방지할 수 있으며, 마이크로 펌프 그 자체의 신뢰성을 향상할 수 있다.
실시예 11.
도 20은 본 실시예에 관련되는 다른 예로서의 광 변조 장치를 도시하는 요부의 조립 분해 사시도이다.
이 광 변조 장치는 크게 구별하여 실리콘 기판(140), 유리 기판(150) 및 기판(170)으로 구성된다.
실리콘 기판(140)은 매트릭스 상에 배열된 복수의 미소 미러(141)를 갖는다. 이 복수의 미소 미러(141) 중, 한 방향 예를 들면 도 20의 X방향을 따라 배열된 미소 미러(141)는 토션 바(143)로써 연결되어 있다. 더욱이, 복수의 미소 미러(141)가 배치되는 영역을 둘러싸고 테두리 형상부(145)가 설치되어 있다. 이 테두리 형상부(145)에는, 복수 개의 토션 바(143) 양단이 각각 연결되어 있다. 또, 미소 미러(141)는 토션 바(143)와의 연결 부분 주위에 프린트가 형성되며, 이 슬릿을 형성함으로써, 토션 바(143)의 축선 주위 방향으로의 경사 구동이 용이하게 되어 있다.더욱이, 미소 미러(141) 표면에는 반사층(141a)이 형성되어 있다. 그리고, 미소 미러(141)가 경사 구동됨으로써, 이 미소 미러(141)에 대해 입사하는 광의 반사 방향이 변화한다. 그리고, 소정 반사 방향을 향해 광을 반사시키는 시간을 제어함으로써, 광 변조를 행할 수 있다. 이 미소 미러(141)를 경사 구동하기 위한 회로가 유리 기판(150)에 형성되어 있다.
유리 기판(150)은 중앙 영역에 오목부(151)를 가지고, 그 주위에 상승부(153)를 갖는다. 상승부(153)의 한 변은 절단되어 전극 추출구(155)가 되며, 전극 추출구(155)의 바깥 측에는 오목부(151)와 연속하는 전극 추출판부(157)가 형성되어 있다. 또, 유리 기판(150)의 오목부(151)에는, X방향에서 이웃하는 2개의 미소 미러(141) 사이의 토션 바(143)와 대향하는 위치에서, 오목부(151)로부터 돌출 형성되며, 상승부(153)의 천정면과 동일한 높이를 갖는 다수의 지주부(159)를 갖는다. 더욱이, 유리 기판(150)의 오목부(151) 및 전극 추출판부(157) 상에는 배선 패턴부(161)가 형성되어 있다. 이 배선 패턴부(161)는 토션 바(143)를 낀 양측의 미소 미러(141) 이면과 대향하는 위치에, 각각 제 1, 제 2 어드레스 전극(163, 165)을 갖는다. 그리고, Y방향을 따라 배열된 제 1 어드레스 전극(163)은 제 1 공통 배선(167)에 공통 접속되어 있다. 마찬가지로, Y방향을 따라 배치된 제 2 어드레스 전극(165)은 제 2 공통 배선(169)에 공통 접속되어 있다.
상기 구조를 갖는 유리 기판(150) 상에 실리콘 기판(140)이 양극 접합된다. 이 때, 실리콘 기판(140)의 토션 바(143) 양단부 및 테두리 형상부(145)와, 유리기판(150)의 상승부(153)가 접합된다. 더욱이, 실리콘 기판(140)의 토션 바(143) 중간부와, 유리 기판(150)의 지주부(159)가 양극 접합된다. 더욱이 그 후, 실리콘 기판(140)의 테두리 형상부(145) 상에, 커버 기판(17O)이 접합된다. 그리고, 테두리 형상부(145)와 연결되어 있던 각각의 토션 바(143) 양단부가 테두리 형상부(145)로부터 떨어진 위치에서 다이싱된다. 더욱이, 유리 기판(150)의 상승부(153)에 절단 형성된 전극 추출구(155)를 포함하는 둘레 가장자리부가 봉지재에 의해 봉지 밀폐되며, 광 변조 장치가 완성한다.
그리고, 완성한 광 변조 장치의 제 1 공통 배선(167)과 제 2 공통 배선(169)에는, 상술한 실시예 6 내지 10과 마찬가지로, 본 발명에 관련되는 좁은 피치용 커넥터를 개재시켜, 구동 IC를 탑재한 테이프 캐리어 패키지 등의 가용성 기판과 접속되어, 외부로부터의 신호가 광 변조 장치 입력된다.
이렇게 좁은 피치용 커넥터를 사용함으로써, 접합 시의 단락을 방지할 수 있으며, 광 변조 장치 그 자체의 신뢰성을 향상할 수 있다.
또한, 미소 미러, 미소 미러를 제어하는 액티브 소자가 형성되며, 상기 구성과 유사한 구성을 갖는 광 변조 장치라도 본 발명의 좁은 피치용 커넥터를 사용할 수 있다.
실시예 12.
도 21은 본 발명의 실시예 11에 관련되는 액정 패널의 일례를 도시하는 설명도로, 어레이 공정과 셀 공정이 종료하여, 모듈 공정 단계, 즉 액정 셀을 전기적으로 제어할 수 있도록 구동계 전자 회로 등을 설치하기 전의 상태를 도시하고 있다. 즉, 액정 패널(180)은 액정 셀(181)과, 좁은 피치용 커넥터(182)와, 구동 IC(183)를 탑재한 테이프 캐리어 패키지(184)를 구비하고 있다.
또한, 이 예의 좁은 피치용 커넥터(182)는 실시예 1의 좁은 피치용 커넥터(20)와 달리 배선 패턴만이 형성되며, 드라이버 IC는 탑재되어 있지 않다. 그러나, 그 밖의 구성은 기본적으로 좁은 피치용 커넥터(20)와 동일하며, 외주면에는 절연층을 갖는 단차부(189)가 형성되어 있다.
액정 셀(181)은 2장의 예를 들면 기판(181a, 181b) 사이에 액정 재료를 주입하고, 봉입한 것으로, 한쪽 기판(181a)(도 21 중에서 위쪽에 위치하는 기판) 상에, 화소 전극, 화소 전극에 접속하여 이루어지는 박막 트랜지스터, 박막 트랜지스터의 소스, 게이트에 전기적으로 접속하여 되는 소스선, 데이터선 등이 형성되며, 다른 쪽 기판(181b)(도 21 중에서 아래쪽에 위치하는 기판) 상에, 예를 들면 대향 전극, 컬러 필터 등이 배치되어 있다.
그리고, 모듈 공정에서, 액정 셀(181)에 형성된 단자 전극(185)과, 좁은 피치용 커넥터(182)의 좁은 피치의 단자 전극(186)이 포개지며, 혹은 이들 단자 전극(185)과 좁은 피치의 단자(27a)가 도전성 부재를 끼고 겹쳐지며, 가압과 가열에 의해 접속된다.
또, 좁은 피치용 커넥터(182)의 좁은 피치의 단자(186)의 다른 쪽으로부터 확대 연출하는 배선 패턴의 말단의 단자 전극(187)이 테이프 캐리어 패키지(184)의 단자(188)와 접속되며, 이로써 단자 전극(185)과 구동 IC(183)가 도통되도록 되어있다.
이 예에 있어서도, 상술한 실시예와 마찬가지로, 외주면에는 절연층을 갖는 단차부(189)를 갖는 좁은 피치용 커넥터(182)를 사용함으로써, 접합 시의 단락을 방지할 수 있으며, 액정 패널 그 자체의 신뢰성을 향상할 수 있다.
실시예 13.
도 22는 실시예 11에 도시한 액정 패널을 사용한 전자기기의 일례인 휴대 전화기를 도시하고 있다.
액정 패널은 도 22에 도시하는 휴대 전화기(190)의 표시부(191)에 사용된다. 그리고, 상술한 좁은 피치용 커넥터(182)를 이용한 신뢰성 높은 액정 패널을 사용함으로써, 휴대 전화기(190) 그 자체의 신뢰성 향상을 실현할 수 있다.
본 발명에 의하면, 공기 중에 부유하는 진애에 의해 단락이 생기는 일이 없는 반도체 장치의 제조 방법, 반도체 장치, 좁은 피치 커넥터, 정전 엑추에이터, 압전 엑추에이터 등의 마이크로 머신, 이들을 포함한 잉크젯 헤드, 잉크젯 프린터, 액정 패널, 전자기기가 제공된다.

Claims (3)

  1. 소자가 형성된 실리콘 기판의 외주측면이 단차부를 갖고, 상기 외주측면에 절연층이 형성되고, 상기 단차부의 절연층 상에 금속막이 형성되는 것을 특징으로 하는, 반도체 장치.
  2. 소자가 형성된 실리콘 기판상의 외주측면이 경사부를 갖고, 상기 외주측면에 절연층이 형성되고, 상기 경사부의 절연층 상에 금속막이 형성되는 것을 특징으로 하는, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속막을 상기 실리콘 기판의 결정면에 도통시키는 것을 특징으로 하는, 반도체 장치.
KR10-2003-7006040A 1999-03-31 2000-03-31 반도체 장치 KR100444641B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00094074 1999-03-31
JP9407499 1999-03-31
PCT/JP2000/002072 WO2000059050A1 (en) 1999-03-31 2000-03-31 Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013440A Division KR100416174B1 (ko) 1999-03-31 2000-03-31 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030042043A KR20030042043A (ko) 2003-05-27
KR100444641B1 true KR100444641B1 (ko) 2004-08-16

Family

ID=14100360

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2000-7013440A KR100416174B1 (ko) 1999-03-31 2000-03-31 반도체 장치의 제조 방법
KR10-2003-7006040A KR100444641B1 (ko) 1999-03-31 2000-03-31 반도체 장치
KR10-2003-7006042A KR100444642B1 (ko) 1999-03-31 2000-03-31 좁은 피치용 커넥터, 정전 엑추에이터, 압전 엑추에이터,잉크 젯 헤드, 잉크 젯 프린터, 마이크로 머신, 액정 패널및 전자기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013440A KR100416174B1 (ko) 1999-03-31 2000-03-31 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2003-7006042A KR100444642B1 (ko) 1999-03-31 2000-03-31 좁은 피치용 커넥터, 정전 엑추에이터, 압전 엑추에이터,잉크 젯 헤드, 잉크 젯 프린터, 마이크로 머신, 액정 패널및 전자기기

Country Status (8)

Country Link
US (2) US6573157B1 (ko)
EP (1) EP1093169A4 (ko)
JP (1) JP4051884B2 (ko)
KR (3) KR100416174B1 (ko)
CN (2) CN1169236C (ko)
HK (1) HK1037425A1 (ko)
TW (1) TW508750B (ko)
WO (1) WO2000059050A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
US6573156B1 (en) 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
JP3991894B2 (ja) * 2002-03-18 2007-10-17 セイコーエプソン株式会社 圧電アクチュエータの製造方法、液体噴射ヘッドの製造方法、及び、アクチュエータ母部材
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP2004130579A (ja) * 2002-10-09 2004-04-30 Sony Corp 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
US8147615B2 (en) 2004-11-05 2012-04-03 Infineon Technologies Ag Method of fabricating semiconductor cleaners
US20060286706A1 (en) * 2005-06-21 2006-12-21 Salian Arvind S Method of making a substrate contact for a capped MEMS at the package level
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US20070247924A1 (en) * 2006-04-06 2007-10-25 Wei Zheng Methods for erasing memory devices and multi-level programming memory device
US20070269959A1 (en) * 2006-05-16 2007-11-22 Freeman John E Method of aligning mask layers to buried features
TWI349962B (en) * 2007-08-10 2011-10-01 Advanced Semiconductor Eng Sawing method for a semiconductor element with a microelectromechanical system
US8580657B2 (en) * 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
US8698004B2 (en) 2008-10-27 2014-04-15 Ibiden Co., Ltd. Multi-piece board and fabrication method thereof
CN102253636B (zh) * 2011-07-14 2013-01-09 珠海艾派克微电子有限公司 一种成像盒芯片、成像盒和成像设备
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
JP6237315B2 (ja) * 2014-02-18 2017-11-29 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置
CN105957835B (zh) * 2016-07-18 2018-10-26 浙江益中智能电气有限公司 一种芯片的切割方法
CN110574154B (zh) * 2017-05-16 2023-03-07 株式会社村田制作所 电容器及其制造方法
CN110379771A (zh) * 2019-07-19 2019-10-25 苏州长瑞光电有限公司 晶圆分离方法
US11508692B2 (en) * 2019-12-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN111653200B (zh) * 2020-06-29 2022-05-13 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
TWI786459B (zh) * 2020-11-03 2022-12-11 研能科技股份有限公司 晶圓結構

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4219835A (en) * 1978-02-17 1980-08-26 Siliconix, Inc. VMOS Mesa structure and manufacturing process
JPS61115332A (ja) 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US4624741A (en) * 1985-12-13 1986-11-25 Xerox Corporation Method of fabricating electro-mechanical modulator arrays
JPS62209828A (ja) 1986-03-10 1987-09-16 Toshiba Components Kk 半導体装置の製造方法
JPH01286325A (ja) * 1988-05-12 1989-11-17 Nec Corp 半導体装置の製造方法
JPH02100340A (ja) 1988-10-06 1990-04-12 Nec Corp 半導体装置の製造方法
US4871319A (en) * 1988-12-21 1989-10-03 Amp Incorporated Molded circuit board for ribbon cable connector
JPH03152955A (ja) 1989-11-09 1991-06-28 Nec Corp 半導体装置の製造方法
JPH0423451A (ja) 1990-05-18 1992-01-27 Fuji Electric Co Ltd 半導体装置の製造方法
KR940006185Y1 (ko) * 1990-06-07 1994-09-10 가시오 게이상기 가부시끼가이샤 Ic 모듈
JPH04276645A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 化合物半導体ウエーハのダイシング方法
JPH05259274A (ja) 1992-02-27 1993-10-08 Nec Corp 半導体装置及びその製造方法
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
JPH06333652A (ja) * 1993-05-24 1994-12-02 Sumitomo Electric Ind Ltd 電子部品用端子ピッチ変換コネクタ
JPH0864557A (ja) 1994-08-26 1996-03-08 Rohm Co Ltd メサ型半導体素子の製造方法
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
GB9507127D0 (en) 1995-04-06 1995-05-31 Amp Holland Flexible printed circuit board connector
JPH0991388A (ja) 1995-09-26 1997-04-04 Japan Aviation Electron Ind Ltd プリント回路カード用コネクタ
JP3383743B2 (ja) 1996-10-02 2003-03-04 アルプス電気株式会社 配線基板接続構造
JPH10193596A (ja) * 1997-01-09 1998-07-28 Matsushita Electric Ind Co Ltd インクジェット記録ヘッド

Also Published As

Publication number Publication date
HK1037425A1 (en) 2002-02-08
CN1297584A (zh) 2001-05-30
JP4051884B2 (ja) 2008-02-27
CN1599064A (zh) 2005-03-23
KR100416174B1 (ko) 2004-01-24
EP1093169A4 (en) 2002-11-20
US20030197764A1 (en) 2003-10-23
US6794746B2 (en) 2004-09-21
EP1093169A1 (en) 2001-04-18
WO2000059050A1 (en) 2000-10-05
CN1169236C (zh) 2004-09-29
TW508750B (en) 2002-11-01
KR100444642B1 (ko) 2004-08-16
KR20030042044A (ko) 2003-05-27
US6573157B1 (en) 2003-06-03
CN100365808C (zh) 2008-01-30
KR20010043914A (ko) 2001-05-25
KR20030042043A (ko) 2003-05-27

Similar Documents

Publication Publication Date Title
KR100444641B1 (ko) 반도체 장치
JP4023089B2 (ja) 狭ピッチ用コネクタ、静電アクチュエータ、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタ、マイクロマシン、液晶装置、電子機器
KR100402871B1 (ko) 전극의 접속 방법 및 협 피치용 커넥터, 피치 변환 장치,마이크로 머신, 압전 엑추에이터, 정전 엑추에이터, 잉크젯 헤드, 잉크 젯 프린터, 액정 장치, 전자 기기
WO1994015791A1 (en) Ink jet head
JP3864702B2 (ja) 狭ピッチ用コネクタ、ピッチ変換装置、マイクロマシン、圧電アクチュエータ、静電アクチュエータ、インクジェットヘッド、インクジェットプリンタ、液晶装置、電子機器
KR101497996B1 (ko) 초소형전자정밀기계 방식의 잉크젯 프린트헤드
JP2007283691A (ja) 配線構造、デバイス、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置
JP3903709B2 (ja) コネクタ、インクジェットヘッド、インクジェットプリンタ、表示装置、電子機器、及びコネクタの製造方法
CN201200951Y (zh) 一种压电桥式梁驱动的液体喷射结构
JP5163144B2 (ja) 静電アクチュエータ
JPH11179903A (ja) アクチュエータ及びインクジェット式記録ヘッド
JP4333353B2 (ja) インクジェットヘッド、インクジェット記録装置、液滴吐出装置、インクジェットヘッドの製造方法、インクジェットヘッドの配線接続方法および配線接続構造
JP2007160645A (ja) 配線構造、デバイス、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置
JP2009269331A (ja) 液滴吐出ヘッド、液滴吐出装置及び液滴吐出ヘッドの製造方法
JP2001171111A (ja) インクジェットヘッドの製造方法
JP2008194985A (ja) 液体噴射ヘッドの製造方法
JPH11285275A (ja) 静電アクチュエ―タ、インクジェットヘッド、シリコン基板、エッチング用マスク、シリコン基板の製造方法
JPH11300959A (ja) インクジェットヘッド
JP2000286265A (ja) 単結晶シリコンウェハにおける配線構造、狭ピッチ用コネクタ、マイクロマシン、圧電アクチュエータ、静電アクチュエータ、インクジェットヘッド、インクジェットプリンタ、液晶パネル、電子機器
JP2003145496A (ja) マイクロマシン、インクジェットヘッド及びインクジェット記録装置
JP2007152828A (ja) 液滴吐出ヘッドの製造方法及び液滴吐出装置の製造方法
JP2002254641A (ja) インクジェットヘッド及びその製造方法
JP2007038486A (ja) 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置、静電アクチュエータの製造方法、液滴吐出ヘッドの製造方法および液滴吐出装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee