JPS61115332A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS61115332A
JPS61115332A JP59236794A JP23679484A JPS61115332A JP S61115332 A JPS61115332 A JP S61115332A JP 59236794 A JP59236794 A JP 59236794A JP 23679484 A JP23679484 A JP 23679484A JP S61115332 A JPS61115332 A JP S61115332A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wire
semiconductor substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59236794A
Other languages
English (en)
Inventor
Ryoichi Matsumoto
良一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59236794A priority Critical patent/JPS61115332A/ja
Publication of JPS61115332A publication Critical patent/JPS61115332A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の構造及び製造方法に関する。
（従来の技術） 半導体装置の各電極とこれを搭載するリードフレームあ
るいはチップオンボードの印刷配線板等の配線層との配
線には金線あるいはＡｌ線等の細線からなるワイヤが用
いられる。この配線用のワイヤはモノリシックＩＣはも
ちろん、コンデンサや抵抗を印刷配線した絶縁基板上に
直接マウントするハイブリッ）ＩＣについても用いられ
ている。
（発明が解決しようとする問題点） この様な半導体装置は、ワイヤによる配線の際特公昭５
３−２０３８４号公報に記載されている様に、半導体装
置の各電極が配線層よシ高い位置にある場合には、ワイ
ヤの一部が他の導体部あるいは半導体部に接触し短絡不
良が発生する。この不良のなかには、半導体基板上に多
数形成した半導体装置を個別に分割する際、角部分の絶
縁層がはがされるために生ずるものがある。これをノ・
イブリッドＩＣに用いるコンデンサを例にとって説明す
る。ハイブリッドＩＣ用のコンデンサとしては、「集積
回路（ＩＮＴＥＧＲＡＴｇＤ　ＣＩＲＣＵＩＴＳ）Ｊ　
（近代科学社刊）２４２ページ〜２４３ペーノに記載さ
れている様な二酸化シリコン・コンデンサが多用される
。
これを第２図により説明する。第２図は従来のコンデン
サの断面図である。同図において、コンデンサは、Ｓｊ
等からなる半導体基板２１と、この上面に形成され、こ
の半導体基板２１の酸化膜等からなる絶縁層２２と、こ
の上面に形成された金属電極層２３とから構成される。
この様なコンデンサは、ダイス分割の際ダイシングンー
と接触する部分の絶縁層２２が必然的にはがされ、点線
で示すＡの様な半導体基板２１の露出部分を有する。
そのため、ハイブリッドＩＣ基板２４上にマウント。
し、金属電極層２３と配線層２５とをワイヤ２６により
配線する際、半導体基板２１とワイヤ２６とが接触する
様になる。この接触によりワイヤ２６から半導体基板２
１に電流がリークしコンデンサとしての用をなさなくな
るという問題点が発生する。又、ワイヤ２６として金線
を用いる場合は金−シリコンの融合が起こり、ワイヤ２
６が切断されるという問題も発生する。
この様な問題は特にコンデンサにおいては、ワイヤ接続
された際のワイヤのインダクタンス成分を減少する必要
上、・ワイヤ配線を短かくする為に非常に起こりやすい
。
（問題点を解決するための手段） 本発明は、以上の様な問題点を解決する為に、半導体基
板の主表面側に段差部を形成し、この上段の端部及びそ
の近傍を絶、線層により被覆して半導体装置を構成する
ものである。
更に本発明は、上記半導体装置を製造する為に、半導体
基板の分割予定領域に沿って、この基板を分割する為に
用いるグイシングツーの刃の厚さよシも幅広の溝をこの
半導体基板の主表面側に形成した後、この半導体基板の
主表面側に絶縁層を形成し、しかる後に前記溝の中央を
前記グイシングツ−で切削するものである。
（作用）　　　　　　　　　　　　　　　　　　　ｉ本
発明は以上の様に、段差部の上段の端部が絶縁層に被覆
されているので、ここに配線に用いるワイヤが接触１−
ても短絡事故が発生しないのである。
（実施例） 第１図に本発明の一実施例としてコンデンサを示す。
図において、１１はＳｉ等からなる半導体基板、１２は
酸化膜等からなる絶縁層、１３は金属配線層である。半
導体基板１１は周囲に段差部１２を有し、絶縁層１２は
段差部１７を含む半導体基板１ノ上全面に形成されてい
る。この絶縁層１２は、例えば半導体基板１１がＳｉで
ある場合にはその酸化層により形成するが、誘電率の異
なる他の薄膜例えば５ｉ５Ｎ４やＰＳＧ層を用いること
もできる。金属Ｍ、電極層３は、ＡＩあるいはＡｕにょ
シ形成するのが望ましい。特にＡｕは耐食性が大きい為
高信頼性のコンデンサの電極金属として用いる。
尚、金属電極層１３としてＡｕを用いる場合には絶縁層
１２との密差性を向上させる為にＴｉ−Ｐｔ−Ａｕの複
合層とするのが好ましい。
段差部Ｉ７は、第３図に示す嵌に、このコンデンサをハ
イブリッドＩＣ基板、７１上のダイスボンド領域３２に
搭載しワイヤ３３により金属電極層１３と配線層３４と
を接続した場合に絶縁層１２がはがされた段差部下段端
部３５とワイヤ３３とが接触しない大きさに形成する。
例えば厚さ２５０μｍのコンデンサであって、この端部
から１＋ＩＩＩ＋離れた配線層３４上にワイヤ３３の一
端を接続する場合、段差部１７の高さ１０μｍ１下段の
幅２５μｍ程度とする。そうしてワイヤ３３が段差部１
７の上段端部３６に接触する様にワイヤ接続を行なうと
、ワイヤ３３と段差部１７の壁との傾斜角は７６°、段
差部１７の上段端部３６と下段端部３５とを結ぶ線分と
、段差部１７の壁との傾斜角は６８°となる。尚、計算
上絶縁層１２の厚さは無視した。この様に段差部１７の
壁とワイヤ３３との傾斜角の方が、段差部１７の壁と段
差部１７の上段端部３６から下段端部３５へ向かう線分
との傾斜角よシ大きいのでワイヤ３３と段差部１２の下
段端部３５とが接触することはない。この場合はワイヤ
３３と段差部１７の下段端部３５との距離は３．５μｍ
となる。又、ワイヤ３３の荷重による弛みを考慮に入れ
ても、ワイヤ３３と段差部１７の下段端部３５は接触し
ない。なぜなら、ワイヤの太さ２５μｍφ、長さＩＩＷ
＋に対しＩＪの荷重が働くとして、ヤング率７．８　Ｘ
　１０　”Ｎ／ｍ２（Ａｕ）であるからの式より２．６
　Ｘ　１０−２μｍとなり、はとんど無視できる程度の
弛みであるからである。
この様に、ワイヤ３３と段差部１７の下段端部３５とが
接触しない様に、半導体基板１１の厚さ、コンデンサの
ダイスポンド位置及びワイヤ３３と配線層３４とを接続
する位置を考慮して段差部１７の大きさを決定すれば、
ワイヤ３３と半導体基板１１との短絡を防止することが
できる様になる。
次に製造方法の一実施例を第４図を用いて説明する。（
ａ）は、半導体基板１１に、メサエッチにより溝４１を
形成１−た状態を示す。溝４１は平面的には基板１１上
に升目状に形成される。この溝４１の幅は完成したコン
デンサを分割する為のダイシングソーが壁４２と接触し
ない程度である。
ダイシングソーの刃の厚さが３０〜５０μｍであるとき
には左右に２５μｍの余裕を残して切削できる様に１．
００μｍ程度とする。溝４１の深さは前述した段差部１
７お高さであり、例えば１０μｍである。
（ｂ）は、半導体基板１１の表面全面を酸化し絶縁層１
２を形成した状態を示す。
（ｃ）は、絶縁層１２上全面にレゾストを塗有し、フォ
トリノーエッチング工程を経て電極形成領域のレノスト
層４３を形成した状態を示す。
（ｄ）は、露出した絶縁層１２及びレノスト層４３上に
スノクッタ法等によ、り　Ｔｉ−Ｐｔ−Ａｕ層からなる
金属電極層１３を形成する。
（、）は金属電極層１３をレノスト層４３とともに除去
するいわゆるリフトオフ法によりレノスト層４３上の金
属電極層１３を除去した状態を示す。
この抜溝４１の中央をダイヤモンドカッター等の　　　
：ダイシングソーにより切削し、個々のダインに分割し
第１図の様なコンデンサを得る。
尚、本実施例では金属電極層１３としてＴｉ　−Ｐｔ−
Ａｕの複合層を用いたため、リフトオフ法による不要部
分の除去を行なったが、Ａ１等の容易に食刻除去をする
ことができる金属を用いればリフトオフ法を用いること
なく通常のフォトリンーエッチング工°程によりネ要部
分の除去をすることができる。
（発明の効果） 本発明によれば半導体装置の周辺部に、段差部を有しそ
の上段端部が絶縁層で被覆されているので 段差部の上段端部に配線用のワイヤが接触しても短絡し
なくなる為、半導体装置の各電極がここに接続するワイ
ヤの他端と接続されるべき配線層よシ高い位置にあって
も短絡による不良が発生しなくなる。
この為、ハイブリッドＩＣ用コンデンサにあっては、段
差部の上段端部に配線用ワイヤを積極的に接触させるこ
とによりワイヤのインダクタンス成分を減少することが
できる様にもなる。
尚、実施例では・・イブリッドＩＣ用コンデンサを例と
して説明したが、本発明はモノリシ、りＩＣについても
適用できる。特にＩＣを多数一度に製造する為に半導体
基板が大口径化すると、厚さも３８０μｍ（３“φ）、
５２０　ａｍ　（４“φ）、５８０　ｔｔｍ　（５”φ
）、６２０　ａｍ（６“φ）とだんだん厚くする必要が
あシ、モノリシックＩＣの電極の高さがだんだん高くな
り、ワイヤによる配線不良が増加する傾向があるので、
有用となる。
【図面の簡単な説明】
第１図は、本発明の一実施例のコンデンサの断面図、第
２図は、従来技術を説明する為のコンデンサの断面図、
第３図は段差部の大きさを説明する為のコンデンサの一
部断面図、第４図（、）〜（、）は本発明の製造方法の
一実施例としてコンデンサの製造方法の各工程における
断面図である。 、１１．２１・・・半導体基板、１２．２２・・・絶縁
層、１３．２３・・・金属電極層、１７・・・段差部、
２４゜３１・・・ハイブリッドＩＣ基板、２５．３４・
・・配線層、２６．３３・・・ワイヤ、３５・・・段差
部の下段端部、３６・・・段差部の上段端部。 第１図 第２図 第３図 第４図 手続補正書輸え） １、事件の表示 昭和５９年　特　許　　願第２３６７９４号２、発明の
名称 半導体装置及びその製造方法 ３、補正をする者 事件との関係　　　　　　　特　許　出　願　人任　所
（〒１０５）　　東京都港区虎ノ門１丁目７番１２号４
代理人 住　所（〒１０５）　　東京都港区虎ノ門１丁目７香１
２号５、補正の対象　明細書中「発明の詳細な説明」の
欄６　補正の内容 １、明細書第７頁Ｍ４行目に「ヤング率７．８Ｘ　１０
−１ＯＮ／ｍ”　（Ａｕ）Ｊとあるのを［ヤング率７、
８　Ｘ　１０１ＯＮ／ｍ”　（Ａｕ）　Ｊと補正する。 ２、　同書第８頁第８行目に「レノストを塗有し、」と
あるのを「レノストを塗布し、」と補正する。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板と、該半導体基板の主表面側に形成さ
    れた絶縁層とを有する半導体装置において、前記半導体
    基板は、主表面側の周端部に段差部を有し、該段差部の
    上段端部及びその近傍が前記絶縁層により被覆されてい
    ることを特徴とする半導体装置。
  2. （２）半導体基板の分割予定領域に沿って、該基板を分
    割する為のダイシングソーの刃よりも幅広の溝を該基板
    の主表面側に形成した後、該基板の主表面側に絶縁層を
    形成し、しかる後に前記溝の中央を前記ダイシングソー
    により切削する半導体装置の製造方法。
JP59236794A 1984-11-12 1984-11-12 半導体装置及びその製造方法 Pending JPS61115332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59236794A JPS61115332A (ja) 1984-11-12 1984-11-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59236794A JPS61115332A (ja) 1984-11-12 1984-11-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS61115332A true JPS61115332A (ja) 1986-06-02

Family

ID=17005887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59236794A Pending JPS61115332A (ja) 1984-11-12 1984-11-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS61115332A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2012134547A (ja) * 2012-03-15 2012-07-12 Omron Corp 半導体装置及びマイクロフォン
WO2018211919A1 (ja) * 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法
JP2020202251A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 キャパシタ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
US6573157B1 (en) 1999-03-31 2003-06-03 Seiko Epson Corporation Method of manufacturing semiconductor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
KR100416174B1 (ko) * 1999-03-31 2004-01-24 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법
US6794746B2 (en) 1999-03-31 2004-09-21 Seiko Epson Corporation Method of manufacturing semiconductor device, semiconductor device, narrow-pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2012134547A (ja) * 2012-03-15 2012-07-12 Omron Corp 半導体装置及びマイクロフォン
WO2018211919A1 (ja) * 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法
JPWO2018211919A1 (ja) * 2017-05-16 2019-12-12 株式会社村田製作所 キャパシタ及びその製造方法
CN110574154A (zh) * 2017-05-16 2019-12-13 株式会社村田制作所 电容器及其制造方法
US11145711B2 (en) 2017-05-16 2021-10-12 Murata Manufacturing Co., Ltd. Capacitor and method for manufacturing capacitor
CN110574154B (zh) * 2017-05-16 2023-03-07 株式会社村田制作所 电容器及其制造方法
JP2020202251A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 キャパシタ

Similar Documents

Publication Publication Date Title
US4188636A (en) Semiconductor device having bump terminal electrodes
US4244002A (en) Semiconductor device having bump terminal electrodes
US3550261A (en) Method of bonding and an electrical contact construction
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JPH0454973B2 (ja)
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPS61115332A (ja) 半導体装置及びその製造方法
US3639811A (en) Semiconductor with bonded electrical contact
JPS63307758A (ja) 集積回路装置
JPS6247139A (ja) 転写バンプ基板の形成方法
JPS617638A (ja) 半導体装置
JPS62237748A (ja) 半導体装置の製造方法
JPS60170963A (ja) 半導体集積回路装置
JPS6390156A (ja) 半導体装置の製造方法
JPH0233949A (ja) 半導体ヒューズ素子
JPH0519975Y2 (ja)
JPS61198660A (ja) 半導体集積回路のｍｉｍ容量
JPH0766515A (ja) 薄膜配線部を備えた電子部品の製造方法
JPS59188149A (ja) 半導体装置
JPH03136351A (ja) 半導体集積回路
JPH02164039A (ja) 半導体装置の製造方法
JPH05234804A (ja) 半導体装置及びその製造方法
JPS58191449A (ja) 多層配線構造
JPH01179434A (ja) 半導体集積回路装置
JPH06163629A (ja) 半導体集積回路のボンディングパッド構造