KR100377990B1 - 반도체 장치 웨이퍼, 반도체 집적회로, 반도체 장치 칩 및 비파괴 검사 방법 - Google Patents

Abstract

비파괴 검사 장치 (또는 방법) 는, 기본적으로, 주사 대상인 반도체 장치 칩 (4) 의 표면 상에 레이저빔 (1300 ㎚) (3, 53) 이 조사되도록 구성된다. 레이저빔의 조사로 인해, 결함위치가 가열되어, 자기장을 유도하는 열기전력 전류를 발생시킨다. SQUID (55) 등과 같은 자기장 검출기 (5) 가 자기장의 강도를 검출하고, 이에 기초하여 주사 자기장 화상이 생성된다. 표시 장치 (7) 는 스크린 상에서, 주사 레이저 현미경상 상에 주사 자기장 화상을 중첩시켜서, 반도체 장치 칩 상에서 결함 검사를 실행할 수 있다. 또한, 반도체 장치 웨이퍼 (40) 는 열기전력 발생기 (21) 및, 제 1 층 배선들 (34a, 34b) 과 전기적으로 접속된 그 배선들 (20a) 을 포함하도록 구성된다. 레이저빔을 열기전력 발생기 상에 조사시킴으로써, 제 1 층 배선들 사이에 존재하는 단락 결함 (42) 을 검출할 수 있다. 또한, 본딩 패드들을 형성하기 이전인 제조 중간 단계에 있으며, 상대적으로 넓은 범위의 표면적 내에 형성되고 제 2 층 배선 (37) 을 형성하는데 이용되는 금속막 (36) 뿐만 아니라 열기전력 발생 결함 (41) 을 포함한 제 1 층 배선 (34), 회로용 비아 (35) 및 검사용 비아 (305) 로 구성된 폐쇄회로를 포함하는 반도체 집적 회로 상에 비파괴 검사를 실행할 수 있다.

Description

반도체 장치 웨이퍼, 반도체 집적회로, 반도체 장치 칩 및 비파괴 검사 방법{SEMICONDUCTOR DEVICE WAFER, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR DEVICE CHIP AND NONDESTRUCTIVE INSPECTION METHOD}

본 발명은 반도체 장치 칩에 대한 비파괴 검사를 수행하는 방법 및 장치에 관한 것으로, 특히 전기적으로 활성 상태의 결함을 검출하는 비파괴 검사 장치 및 방법에 관한 것이다. 또한, 본 발명은 비파괴 검사에 적합한 반도체 장치 및 그 반도체 장치의 제조 방법에 관한 것이다.

본 출원은 일본 특원평 11-133283 호에 기초하며, 그 내용이 본 명세서에 포함된다.

종래, 이러한 종류의 비파괴 검사 기술은, 공지된 논문 예를 들어 "열기전력을 이용한 OBIC 해석기술" (하전입자빔의 공업적 응용에 대한 일본학술진흥회의 제 132 위원회의 제 132 회 연구자료, 페이지 221-226, 1995년 11월 30일 발행) 에 기재되어 있다. 여기서, "OBIC" 는 "Optical Beam Induced Conductivity" 의 약어이다. 이러한 종류의 비파괴 검사 기술은, 반도체 장치의 결함 해석 및 고장 해석의 일환으로서, 배선 시스템의 결함 부분을 비파괴적으로 검출하기 위해 이용된다.

또한, 각종의 논문에 레이저를 이용한 반도체 장치의 검사 및 관련기술에 대해 기재되어 있다. 예를 들어, 일본 특개평 7-14898 호에는 반도체 장치 웨이퍼의 OBIC 해석에 대해 기재되어 있다.

일본 특개평 4-312942 호에는 반도체 장치의 OBIC 전류 검출 방법이 기재되어 있다.

일본 특개평 5-136240 호에는 실리콘 반도체 장치의 OBIC 관측에 대해 기재되어 있다.

일본 특개평 8-255818 호에는 주사 레이저 현미경을 이용한 주사형 OBIC 전류 해석에 대해 기재되어 있다.

일본 특개평 10-170612 호에는 반도체 집적 회로의 내부 상호 배선의 결함 검사에 대해 기재되어 있다.

일본 특개평 2-284439 호에는 다층 배선 패키지의 제조시 반도체 장치의 결함 검사에 대해 기재되어 있다.

일본 특개평 4-369849 호에는 산화막의 아래에 위치한 알루미늄 배선의 전위를 정확하게 측정할 수 있는 반도체 집적 회로에 대해 기재되어 있다.

일본 특개평 5-47929 호에는 반도체 집적 회로의 레이아웃 설계에서의 자동 배열 및 배선에 대해 기재되어 있다.

일본 특개평 5-243535 호에는 용이하게 배선 패턴을 교정할 수 있는 반도체 집적 회로의 설계에 대해 기재되어 있다.

일본 특개평 8-316281 호에는 다층 배선의 패턴에서의 결함 검사에 대해 기재되어 있다.

도 8 및 9 는 종래의 비파괴 검사 방법 및 장치의 구성예를 나타내며 (이하, 비파괴 검사 장치 및 비파괴 검사 방법이라 함), 동일한 부재에 대해 동일 참조 번호로써 표기한다. 레이저 발생기 (1) 에 의해 레이저빔이 발생된 다음, 광학 시스템 (2) 에 의해 집광되어 레이저빔 (3) 이 생성된다. 이 레이져 빔 (3) 을 이용하여 반도체 장치 칩 (4) 의 피관측 영역을 주사한다. 이 주사는 제어 화상 처리 시스템 (106) 의 제어 하에서 광학 시스템 (2) 에 의한 레이저빔의 편향에 의해 수행된다.

본딩 패드 (14-1) 를 프로빙하고 있는 프로버 (115-1) 에 의해 전류가 발생 및 추출된다. 이 전류는 전류변화 검출기 (131) 에 의해 검출되어, 제어 화상 처리 시스템 (106) 의 제어 하에서 화상 표시 장치 (7) 의 스크린에 표시된다. 여기서, 전류의 변화는 주사 위치에 대한 휘도의 변화를 나타내는 화상으로서 표시된다. 이 화상을 주사 전류변화 화상이라 한다.

자세히 설명하면, 도 8 은 폐쇄회로에 전류를 흘려보내는 비파괴 검사 장치의 구성예를 나타낸 것이다. 즉, 프로버 (115-2) 는 전류변화 검출기 (131) 에 접속된 본딩 패드 (14-1) 와는 상이한 본딩 패드 (14-7) 를 프로빙하며 접지되어 있다.

도 9 는 과도 전류의 형태로 개방회로 내에 전류를 흘려 보내는 비파괴 검사 장치의 구성예를 나타낸 것이다. 따라서, 전류변화 검출기 (131) 에 접속된 본딩 패드 (14-1) 이외의 다른 모든 본딩 패드는 개방되어 있다. 개방회로 내에 과도 전류를 흘려 보내기 위해서 용량 소자가 필요하다. 도 9 의 경우, 이 용량 소자는 칩 상의 기생 용량 또는 측정 시스템의 부유 용량에 대응된다.

다음으로, 비파괴 검사의 동작에 대해 상세히 기술한다. 전술한 바와 같이, 도 8 및 도 9 의 구성의 차이점은 단지 폐쇄회로 또는 개방회로를 형성한다는데 있다. 따라서, 이들 구성의 차이를 구별하지 않고 동작을 기술한다. 제어 시스템 처리 시스템 (106) 의 제어 하에서, 최초 레이저빔 발생기 (1) 에 의해 발생되어 광학 시스템 (2) 에 의해 집속된 레이저빔 (3) 을 이용하여 반도체 장치 칩 (4) 의 피관측 영역에 대해 주사가 수행된다. 여기서, 주사 전류변화 화상은 주사에 따라서, 예를 들어 전류변화 검출기 (131) 로 흘러 들어오는 전류는 "명"으로 표시되는 한편 그 역방향 전류는 "암"으로 표시하는 방식으로 휘도 표시된다. 이 때, 명암 사이의 콘트라스트를 이용하여 농담 (gradation) 도 함께 표시된다.

결함의 근처에 레이저빔이 조사되는 경우에, 열기전력이 일시적으로 발생되게 되어 전술한 회로 내에 전류가 흐르게 된다. 이와 대조적으로, 비결함 영역에 레이저가 조사되는 경우에는, 열기전력이 발생되지 않게 되어 회로 내에 전류가 발생하지 않게 된다. 따라서, 화상 표시 장치 (7) 는 결함의 근처에서 명암의 콘트라스트가 나타나도록 화상 (주사 전류변화 화상이라 함) 을 표시한다. 주사 전류변화 화상이 얻어짐과 동시 또는 전후에, 레이저빔 주사와 관련하여 나타나는 광학적 반사상에 대하여 주사 레이저 현미경상이 촬영되게 된다.

다음으로, 범용 화상 처리 기술을 이용하여 주사 전류변화 화상과 주사 레이저 현미경상을 합성함으로써, 2 개 화상으로 구성된 합성 화상을 생성한다. 이러한 합성 화상을 이용함으로써, 주사 전류변화 화상에서의 명암의 콘트라스트에 대응되는 위치를 명확하게 인식할 수 있으며, 반도체 장치 칩 (4) 상에서의 결함위치를 식별해 낼 수 있다. 또한, 전술한 기술은 서브 미크론 단위의 정확도로 결함위치를 검출해 낼 수 있다.

전술한 바와 같이 비파괴적으로 검출된 결함의 발생 원인 또는 결함 유형을 용이하게 검출해 내기 위해서는, 통상적으로 집중 이온빔법 또는 전자 현미경법을 이용하여 결함위치에 대해 물리적인 파괴 해석을 수행한다. 즉, 종래의 기술은 위치 검출에서 서브 미크론 단위의 정확도로 결함위치를 명확하게 인식하는데 사용되어, 서브 미크론 단위 이하 크기의 미세 결함에 대한 물리적 해석을 효과적으로 수행하는 것이 가능하였다. 전술한 바와 같이, 전술한 종래의 기술은 불량 및 결함 해석의 일련의 해석 절차에 있어서 중요한 역할을 한다.

도 8 및 도 9 는 각각 설명의 단순화를 위하여 칩 1 개만을 나타낸다. 또한, 웨이퍼상에 배치된 칩들 중의 1 개의 칩을 선택하여 검사하는 경우에 전술한 것과 유사한 프로빙 작업이 수행된다.

칩을 패키지 내에 밀봉하는 제조공정의 후공정이 완료된 다음에 검사가 수행되는 경우, 전기접속을 형성하기 위하여 패키지의 핀 (또는 핀들) 이 프로버를 대신하여 사용된다. 이 경우, 칩 표면의 패키지 재료를 제거하여 검사를 수행하는 것이 통상의 작업 처리 순서이다. 설명의 편의를 위하여, 단일칩 즉, 예를 들어, 웨이퍼 상의 칩 및 패키지 상태의 칩을 대표하여 단독칩의 경우를 예로써 설명한다.

설명을 명확히 하기 위하여, 모델이 되는 칩의 구성 및 그 중요한 점에 대하여 설명하기로 한다. 도 10 은 모델이 되는 칩의 구성을 본 발명에 관한 부분만을 한정하여 나타낸 사시도이다. 본 발명에서 중요한 점은 본딩 패드의 유무, 이들 개별 본딩 패드로부터의 전기접속 및 이들 개별 본딩 패드로부터의 전기접속의 방식이다.

도 10 에 나타낸 모델 칩은 각기 참조 번호 14-1 내지 14-12 로 지칭되는 12 개의 본딩 패드를 갖는다. 물론, 본 발명의 본딩 패드가 반드시 특정한 개수에 한정될 필요는 없다. 본 발명에서는 칩의 후면과 표면의 구별이 중요하다. 도 10 은 반도체 기판 상에서 소자가 형성되어 있는 면인 표면 (4f) 을 명확하게 도시하고 있으나, 반도체 기판상에서 소자가 형성되어 있지 않은 면인 후면 (4b) 은 도시하고 있지 않다. 또한, 표면과 후면 사이의 구별이 검사 동작시에 중요한 역할을 하는 이유에 대해 설명하기로 한다.

도 8 및 도 9 는 공지 기술인 레이저빔의 주사 기구 및 화상 표시 장치의 주사 관련 기구를 상세히 나타내고 있지는 않다. 복잡함을 피하기 위해, 공지 기술에 해당하는 본 발명의 몇몇 구성 소자에 대한 설명은 명확히 기재하지 않기로 한다.

그러나, 이하의 설명은 본 발명에서 중요한 점인 레이저빔의 주사와 생성되는 화상 사이의 관계에 관한 것이다. 여기서, 종래 기술은 주사 레이저 현미경상과 주사 전류변화 화상 사이의 관계에 관한 것인 반면, 본 발명은 주사 레이저 현미경상과 주사 자기장 화상 사이의 관계에 관한 것이다. 또한, 주사 전류변화 화상과 주사 자기장 화상은 표시의 기초로서 사용되는 신호의 형태에 있어서만 서로 상이하고, 다른 인자에 있어서는 서로 기본적으로 동일하다. 따라서, 아래에서는 주사 전류변화 화상을 예로써 설명하기로 한다.

도 11a 내지 11e 는 레이저빔의 주사와 생성된 화상 사이의 관계를 나타내기 위한 개략도이며, 도 8 에 나타낸 것과 동일한 부분에 대해서는 동일 참조부호로써 표시한다. 여기서는, 주사 레이저 현미경상 및 주사 전류변화 화상의 2 종류의 생성된 화상이 제공된다. 여기서, 주사 레이저 현미경상은 다음과 같이 생성된다.

레이저빔을 이용한 주사와 동기하여, 레이저가 조사된 지점으로부터 반사된 빔이 검출되며, 이 검출된 반사빔에 의해 화상을 생성한 주사 지점에 대해 휘도로써 반사 강도가 표시되게 된다.

또한, 주사 전류변화 화상은 전술한 바와 같이 생성된다. 주사 레이저 현미경상 및 주사 전류변화 화상 양자 모두 동시에 생성되거나, 또는 샘플인 반도체 장치 칩을 이동시키지 않고 연속적으로 생성되게 된다. 따라서, 반도체 장치 칩의 특정 위치에 대하여 주사 전류변화 화상 및 주사 레이저 현미경상을 얻을 수 있게 된다.

통상적으로, 명암의 콘트라스트는 주사 전류변화 화상에 대하여 칩의 피관측 영역의 일부분에서만 나타난다. 따라서, 스크린 상에서 서로 중첩하고 있는 주사 레이저 현미경상 및 주사 전류변화 화상을 표시함으로써, 주사 전류변화 화상에 대하여 콘트라스트가 발생되는 위치를 높은 정확도로써 주사 레이저 현미경상상에 명확하게 표시 할 수 있게 된다. 이는 비파괴 검사 이후에 수행되는 물리적 결함 해석을 용이하게 한다.

도 11a 는 반도체 장치 칩 상에서의 레이저 주사 위치 (201) 의 이동을 나타낸다. 도 11d 는 화상 표시 장치 (7) 의 스크린 상의 주사 레이저 현미경상 표시 윈도우 (204) (도 11c 참조) 내에 표시되는 주사 레이저 현미경상의 휘도 표시 위치의 좌표 (202) 를 나타낸다. 도 11e 는 화상 표시 장치 (7) 의 스크린 상의 주사 전류변화 화상 표시 윈도우 (205) (도 11c 참조) 내에 표시되는 주사 전류변화 화상의 휘도 표시 위치의 좌표 (203) 를 나타낸다. 도 11b 는 반도체 장치 칩 (4) 상에서 레이저빔 (3) 을 이용하여 주사되는 레이저 주사 위치 (201) 를 나타낸다.

도 11c 는 주사에 의하여 화상 표시 장치 (7) 의 스크린 상에 표시되는 전술한 윈도우 (204 및 205) 를 나타낸다. 여기서, 참조부호 "7A" 는 주사 레이저 현미경상 표시 윈도우 (204) 및 주사 전류변화 표시 윈도우 (205) 가 표시되는 화상 표시 장치 (7) 의 스크린을 나타낸다.

이하, 도 11a 내지 도 11e 를 참조하여, 레이저빔의 주사와 주사 레이저 현미경상 및 주사 전류변화 화상 사이의 관계에 대하여 설명하기로 한다. 반도체장치 칩 (4) 상에서의 레이저 주사 위치 (201) 의 이동은 시작 지점 (201-1) 에서 시작하여, 레이저 주사 위치 (201) 가 제 1 주사선을 따라서 수평 방향으로 이동하여 제 1 주사선의 끝이 되는 종단 지점 (201-2) 을 향하여 이동하게 된다. 이러한 레이저 주사 위치 (201) 의 수평 이동은 예컨대 512 회 반복된다. 그래서, 레이저 주사 위치 (201) 가 최종적으로 좌단 지점 (201-3) 으로부터 최종 주사선을 따라서 우단 지점 (201-4) 으로 이동하게 된다.

전술한 주사는 스크린 상에서 시작 지점 (201-1) 으로부터 종단 지점 (201-4) 까지 연속하여 수행된다. 이러한 주사는 통상적으로 1 회 수행되며, 그 지속 시간은 0.1 초 내지 10 초의 범위이다. 이 주사와 동시에, 주사 레이저 현미경상의 반사빔이 검출되며, 이 때 주사 전류변화 화상에 대한 전류변화가 검출된다. 전술한 바와 같이, 주사 레이저 현미경상은 검출된 광의 강도를 변환함으로써 생성되며 대응되는 위치에 따라서 표시되는 휘도값을 이용하여 표시된다. 또한, 주사 전류변화 화상은 검출된 전류변화를 변환함으로써 생성되며 대응되는 위치에 따라서 표시되는 휘도값을 이용하여 표시된다.

대응되는 위치의 개념을 명확히 하기 위하여, 주사 영역과 화상 표시 영역 사이의 관계 및 관측 배율에 관하여 설명하기로 한다. 주사 영역의 폭 (xd) 과 높이 (yd) 사이의 비율 (yd/xd) 은 표시 화상에서 일정하게 유지되어야 한다. 따라서, 주사 레이저 현미경상의 폭 (xr) 과 높이 (yr) 사이의 비율 (yr/xr) 은 전술한 비율 (yd/xd) 과 동일하다. 마찬가지로, 주사 전류변화 화상의 폭 (xi) 과 높이 (yi) 사이의 비율 (yi/xi) 은 전술한 비율 (yd/xd) 과 동일하다.

관측 비율은 주사 영역의 폭 (xd) 과 주사 레이저 현미경상의 폭 (xr) 사이의 비율 (xr/xd) 또는 주사 영역의 폭 (xd) 과 주사 전류변화 현미경상의 폭 (xi) 사이의 비율 (xi/xd) 로서 표현된다. 통상적으로, 주사 레이저 현미경상과 주사 전류변화 화상을 함께 중첩시키기 위하여, 이들은 동일 크기로 생성된다. 이 때문에, 배율 (xr/xd) 은 배율 (xi/xd) 과 동일하다. 또한, 주사 영역의 폭과 높이 사이의 비율 (yd/xd) 은 화상의 폭과 높이 사이의 비율과 동일하다. 따라서, 배율이 yr/yd 및 yi/yd 와 동일하게 된다.

다음으로, 표시되는 화상의 지점과 주사 영역 지점 사이의 대응성에 관하여 설명한다. 일반적으로, 레이저 주사는 아날로그 방식 또는 디지털 방식으로 수행된다. 통상적으로, 화상 표시는 디지털 방식으로 수행된다. 따라서, 각 픽셀 위치에 대응하는 좌표를 이용하여 각 위치가 표현된다. 다수의 경우, 화상 표시의 분해능은 "512 픽셀 × 512 픽셀" 에 의해 표현된다. 따라서, 이하의 설명에서, "512 픽셀 × 512 픽셀" 의 분해능을 갖는 화상 표시를 예로서 설명한다.

주사 영역 내에서 레이저 주사의 시작 지점 (201-1) (도 11a 참조) 은, 각기 주사 레이저 현미경상의 시작 지점 (202-1) 및 주사 전류변화 화상의 시작 지점 (203-1) (도 11e 참조) 에 대응된다. 좌표 (0,0) 는 현미경상 및 화상의 전술한 시작 지점에 설정된다. 또한, 좌표 (511,0) 는 그 주사 영역 내의 레이저 주사의 최초 주사 라인 상의 종단 지점 (201-2) 에 대응되는 현미경상 및 화상의 종단 지점에 설정된다. 마찬가지로, 좌표 (0,511) 는 그 주사 영역 내의 레이저 주사의 최종 주사 라인 상의 시작 지점 (201-3) 에 대응되는 현미경상 및 화상의 시작 지점에 설정된다. 좌표 (511,511) 는 그 주사 영역 내의 레이저 주사의 최종 주사 라인 상의 종단 지점 (201-4) 에 대응되는 현미경상 및 화상의 종단 지점 (즉, 202-4, 203-4) 에 설정된다. 전술한 좌표 ( (0,0), (1,0), ..., (511,511) ) 로 지칭되는 다수의 픽셀 (즉, 512 ×512 = 262,144) 을 이용하여 화상 표시가 수행된다. 표시되는 각 픽셀의 밝기는 통상적으로, 256 단계의 농담을 제공하는 8 비트로 표기된다.

전술한 주사 전류변화 화상을 이용하여 수행되는 칩에 대한 비파괴 검사는 다음과 같은 각종의 문제점들을 갖는다.

제 1 문제점은, 제조공정의 전공정이 완료되어 본딩 패드가 칩에 부착될 때까지, 검사대상인 반도체 장치 칩에 대한 검사를 수행할 수 없다는 것이다..

레이저빔의 조사에 의해 발생되는 전류변화를 검출하기 위하여, 종래의 방법에서는 검사 장치가 반도체 장치 칩에 접속되어 있어야 했다. 이 때문에, 본딩 패드가 반도체 장치 칩에 미리 형성되어 있어야 했다.

제 2 문제점은, 본딩 패드의 형성이 완료되어 제조의 후공정이 완료된 다음에 검사를 수행하더라도, 전류변화 검출기가 접속되는 본딩 패드의 개수가 많기 때문에 전기 접속에 필요한 작업 단계가 많으며 비용이 많이 소요된다는 것이다.

칩 내에 존재하는 결함을 검출하기 위하여, 결함이 있는 배선 (또는 라인) 이 전류변화 검출기에 전기접속되어 있어야 한다. 따라서, 검사를 확실하게 수행하기 위해서는, 조작원인 사람이 열기전력 전류가 도통될 수도 있는 모든 본딩 패드에 전류변화 검출기를 전기접속시켜야 한다. 따라서, 본딩 패드와 전류변화 검출기 사이의 전기접속을 위한 준비에 다수의 작업 단계와 많은 비용이 소요된다.

폐쇄회로의 구성을 이용하여 검사를 수행하는 경우에는, 본딩 패드를 폐쇄회로에 맞게 구성되도록 선택할 필요가 있다. 가능한 전기접속의 조합의 가지수는 본딩 패드의 개수의 제곱에 비례하여 증가한다. 따라서, 본딩 패드의 개수가 증대됨에 따라, 전기접속의 조합 가지수는 셀 수 없이 많아진다. 검사대상인 칩의 종류가 새로운 종류로 변경될 때마다 가능한 전기접속을 준비하기 위해서는, 특정하게 설계된 장치를 구비하여 전기접속을 변경시킬 필요가 있다. 이는 준비하는데 있어서 작업 단계와 소요비용의 증대를 가져온다.

본 발명의 목적은 반도체 장치 칩의 수율 및 신뢰도를 향상시킬 수 있는 비파괴 검사 방법 및 장치를 제공하는 것이다.

본 발명의 다른 목적은 비접촉 검사 및 비파괴 검사를 반도체 제조공정에서반도체 장치 칩의 본딩 패드 형성 이전에 수행하는 것을 가능하게 하는 것이다.

본 발명의 또 다른 목적은 본딩 패드 형성 이후에 본딩 패드를 선택하지 않고 효율적으로 비파괴 검사를 수행할 수 있도록 하는 것이다.

본 발명의 또 다른 목적은 결함 주위에 레이저빔을 조사함으로써 생기는 열기전력의 발생에 의한 전류흐름의 지속시간을 연장시킬 수 있는 반도체 장치를 제공하는 것이다. 따라서, 자기장의 검출이 용이하게 되며, 반도체 장치 칩의 제조비용을 절감할 수 있게 되어, 반도체 장치의 제조에 있어서 수율 및 신뢰도를 향상시킬 수 있다.

도 1a 는 본 발명의 실시형태 A 의 실시예 1 에 따른 비파괴 검사 장치의 구성을 나타낸 개략도.

도 1b 는 본 발명의 실시형태 A 의 실시예 5 에 따른 비파괴 검사 장치의 구성을 나타낸 개략도.

도 2 는 본 발명의 실시형태 A 의 실시예 2 에 따른 비파괴 검사 장치의 구성을 나타낸 개략도.

도 3 은 본 발명의 실시형태 A 의 실시예 3 에 따른 비파괴 검사 장치의 구성을 나타낸 개략도.

도 4 는 본 발명의 실시형태 A 의 실시예 4 에 따른 비파괴 검사 장치의 구성을 나타낸 개략도.

도 5 는 실시예 5 에서 검사되는 반도체 장치 칩의 후면 및 그 주변부를 나타낸 저면도.

도 6 은 본 발명의 실시형태 A 의 실시예 6 을 구성하는 전류 경로 집속 보드의 구성을 나타낸 개략도.

도 7 은 본 발명의 실시형태 A 의 실시예 7 을 구성하는 전류 경로 집속 보드의 구성을 나타낸 개략도.

도 8 은 종래 기술에 따른 반도체 장치 칩의 비파괴 검사에 사용된 구성의 일례를 나타낸 개략도.

도 9 는 종래 기술에 따른 반도체 장치 칩의 비파괴 검사에 사용된 구성의 또 다른 일례를 나타낸 개략도.

도 10 은 본 발명에서 검사대상의 모델인 반도체 장치 칩의 외관을 나타낸 사시도.

도 11a 는 반도체 장치 칩의 주사 영역의 일례를 나타낸 개략도.

도 11b 는 레이저빔을 이용하여 주사되는 반도체 장치 칩을 나타낸 사시도.

도 11c 는 화상 표시 장치의 스크린 상의 표시의 일례를 나타내 도면.

도 11d 는 화상 표시 장치의 스크린 상에 표시되는 주사 레이저 현미경상 표시 윈도우의 일례를 나타낸 도면.

도 11e 는 화상 표시 장치의 스크린 상에 표시되는 주사 전류변화 화상 표시 윈도우의 일례를 나타낸 도면.

도 12 는 본 발명의 실시형태 B 의 실시예 1 에 따른 반도체 장치 웨이퍼의 구성을 나타낸 부분 확대 단면도.

도 13a 는 본 발명의 실시형태 B 의 실시예 2 에 따른 반도체 장치 웨이퍼의 구성을 나타낸 부분 확대 단면도.

도 13b 는 실시예 2 의 반도체 장치 웨이퍼의 선택부를 나타낸 부분 확대 평면도.

도 14a 는 본 발명의 실시형태 B 의 실시예 3 에 따른 반도체 장치 웨이퍼의 구성을 나타낸 부분 확대 단면도.

도 14b 는 실시예 3 의 반도체 장치 웨이퍼의 선택부를 나타낸 부분 확대 평면도.

도 15a 는 본 발명의 실시형태 B 의 실시예 4 에 따른 반도체 장치 웨이퍼의 구성을 나타낸 부분 확대 단면도.

도 15b 는 실시예 4 의 반도체 장치 웨이퍼의 선택부를 나타낸 부분 확대 평면도.

도 16a 는 본 발명의 실시형태 B 의 실시예 5 에 따른 반도체 장치 웨이퍼의 구성을 나타낸 부분 확대 단면도.

도 16b 는 실시예 5 의 반도체 장치 웨이퍼의 선택부를 나타낸 부분 확대 평면도.

도 17a 는 본 발명의 실시형태 B 의 실시예 6 에 따른 반도체 장치 웨이퍼의 구성을 나타낸 부분 확대 단면도.

도 17b 는 실시예 6 의 반도체 장치 웨이퍼의 선택부를 나타낸 부분 확대 평면도.

도 18a 는 검사 배선이 제거된 실시예 6 의 반도체 장치 웨이퍼를 나타낸 부분 확대 단면도.

도 18b 는 검사 배선이 제거된 실시예 6 의 반도체 장치 웨이퍼를 나타낸 부분 확대 평면도.

도 19a 는 검사 모드에서 열기전력 발생기에 레이저빔을 조사함으로써 전류를 야기하는 실시예 6 의 반도체 장치 웨이퍼를 나타낸 부분 확대 단면도.

도 19b 는 배선을 경유하여 폐쇄회로 내의 경로를 따라서 전류가 흐르는 실시예 6 의 반도체 장치 웨이퍼의 부분을 나타낸 부분 확대 평면도.

도 20a 는 실시형태 B 의 실시예 7 에 따른 반도체 장치 웨이퍼의 레이아웃을 나타낸 개요도.

도 20b 는 실시예 7 의 반도체 장치 웨이퍼의 레이아웃으로부터 취한 한쌍의 영역과 그 전기접속을 나타낸 개략도.

도 21 는 본 발명의 실시형태 C 에 따른 비파과 검사에 적합화된 제조의 중간 단계의 반도체 장치 칩의 구성을 나타낸 단면도.

도 22a 는 레이저빔이 조사되어 열기전력 전류가 흐르게 되는 도 21 의 반도체 칩을 나타낸 단면도.

도 22b 는 열기전력 전류가 흐르는 도 21 의 반도체 장치 칩의 선택부를 나타낸 부분 평면도.

도 23 는 패터닝되어 제 2 층 배선을 형성하게 된 도 21 의 반도체 장치 칩의 구성을 나타낸 단면도.

도 24 는 제조의 중간 단계인 반도체 장치 칩의 또 다른 일례의 구성 나타낸 단면도.

도 25 는 제조의 중간 단계인 반도체 장치 칩의 변형예의 구성을 나타낸 단면도.

도 26 는 제조의 중간 단계인 반도체 장치 칩의 또 다른 변형예의 구성을 나타낸 단면도.

도 27 는 제조의 중간 단계인 반도체 장치 칩의 구성을 나타낸 단면도.

도 28 는 제조의 중간 단계인 반도체 장치 칩의 구성을 나타낸 단면도.

도 29 는 제조의 중간 단계인 반도체 장치 칩의 구성을 나타낸 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 레이저 발생기 2 : 광학 시스템

3, 53 : 레이저빔 4 : 반도체 장치 칩

5 : 자기장 검출기 6, 106 : 제어 화상 처리 시스템

7 : 화상 표시 장치 8, 8a, 8b : 단열재

9 : 액체질소 10 : 자기장 차폐재

11 : 냉각기 12 : 진공 펌프

13 : 유리부재 14, 14-1 내지 14-12 : 본딩 패드

15, 115, 115-1, 115-2 : 프로버 16, 17 : 전류 경로 집속 보드

20 : 열기전력 발생기 형성용 배선 21 : 열기전력 발생기

31 : 실리콘 기판 32 : 절연층

33, 33a, 33b : 접촉부 34, 34a, 34b : 제 1 배선

35 : 회로용 비아 35a, 35b : 비아

40, 44, 46, 48, 50, 52, 54 : 반도체 장치 웨이퍼

40b, 50b : 후면 40f, 50f : 표면

41 : 열기전력 발생 결함 42 : 단락 결함

55 : SQUID 61, 611, 612 : 전류 경로

100 : 피검사 영역 101 : 피검사 소자

120 : 검사툴 영역 131 : 전류변화 검출기

102, 104, 108, 110, 301∼305 : 비파괴 검사 장치

305, 305a, 305b : 검사용 비아

본 발명의 제 3 태양에 따르면, 본딩 패드 형성 이전의 제조의 중간 단계인 반도체 집적 회로에 대해 비파괴 검사가 수행된다. 여기서, 반도체 집적 회로는 기본적으로 기판, 절연층, 제 1 층 배선, 회로용 비아, 검사용 비아 및 금속막으로 구성되며, 이 금속막은 제 2 층 배선의 형성에 이용된다. 기판 상에는, 회로용 비아가 제공되어 절연층을 매개로 제 1 층 배선과 제 2 층 배선을 접속시킨다. 검사용 비아는 제 1 층 배선에는 접속되나, 제 2 층 배선에는 접속되지 않는다. 금속막은 제 1 층 배선 영역보다 더 넓은 표면의 비교적 넓은 영역에 형성된다. 또한, 제 1 층 배선 부분은 열기전력을 발생시키는 결함에 대응된다. 레이저빔이 제 1 층 배선의 열기전력을 발생시키는 결함을 향하여 반도체 집적 회로의 후면에 조사되는 경우, 열기전력 전류가 발생되어 폐쇄회로를 흐르게 되며, 자기장이 유도되게 된다. 검출기는 자기장의 강도를 검출하고, 이에 기초하여 검사대상인 반도체 집적 회로의 결함을 검사한다. 제조의 중간 단계인 반도체 집적 회로에 대해 비파괴 검사를 수행할 수 있게 되므로, 제조의 초기 단계에 검사결과를 피드백할 수 있다. 이는 반도체 장치의 수율 및 신뢰도의 향상을 가져온다. 또한, 반도체 장치의 제조에 필요한 전체 비용을 감소시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 목적, 태양, 실시예 및 실시형태를설명한다.

본 발명을 첨부된 도면을 참조한 실시예를 통하여 더욱 상세히 설명하기로 한다.

[A] 실시형태 A

실시형태 A 는 본 발명에 따른 비파괴 검사를 위해 설계된 각종의 실시예를 포함한다.

도 1a 내지 도 4 는 본 발명의 실시형태 A 에 따른 비파괴 검사 장치의 5 개 실시예를 나타낸 개략도로서, 도 8 및 도 9 에 나타낸 것과 동일한 부재에 대해서는 동일한 참조부호로서 표기한다.

이하, 도 1a 내지 도 4 를 참조하여 비파괴 검사 장치의 실시예 1 내지 실시예 4 의 순서로 설명하기로 한다. 여기서, 이들 실시예의 구성을 먼저 설명한 다음 그 작용은 다음에 기술하기로 한다.

도 1a 에 나타낸 실시예 1 의 비파괴 검사 장치 (301) 는 다음과 같이 구성된다.

레이저 발생기 (1) 는 레이저빔을 발생시켜 광학 시스템 (2) 에 의해 조사면적이 좁혀져진 레이저빔 (3) 을 생성한다. 이 레이저빔 (3) 은 반도체 장치 칩 (4) 의 표면 (4f) 에 조사되는 한편 반도체 장치 칩 (4) 이 "A" 방향으로 주사를 받게 되어, 자기장이 발생되게 되며 자기장 검출기 (5) 에 의해 검출되게 된다. 레이저빔 (3) 의 주사는 광학 시스템 (2) 내측의 레이저빔의 편향에 의해 수행된다.

제어 화상 처리 시스템 (6) 의 제어 하에서, 자기장 검출기의 출력이 레이저빔 (3) 의 주사 위치와 관련하여 화상 표시 장치 (7) 의 스크린 상에 휘도로서 표시된다. 따라서, 종래 기술에서 생성된 전술한 주사 전류변화 화상과 실질적으로 동등한 주사 자기장 화상를 얻을 수 있게 된다.

비파괴 검사 장치 (301) 는 도 1a 에는 도시되지 않은 수광소자 (light receiving component) 를 구비한다. 따라서, 주사 레이저 현미경은 레이저 발생기 (1), 광학 시스템 (2) 및 수광소자를 이용하여 구성된다. 이러한 주사 레이저 현미경을 이용함으로써, 반도체 장치 칩 (4) 의 주사 레이저 현미경상을 생성할 수 있게 된다.

제어 화상 처리 시스템 (6) 및 화상 표시 장치 (7) 는 함께 전술한 주사 레이저 현미경상에 의해 생성된 주사 레이저 현미경상 및 주사 자기장 화상으로 구성된 합성 화상을 생성한다.

도 2 에 나타낸 실시예 2 의 비파괴 검사 장치 (302) 는 실시예 1 과 비교하여 더욱 효율적으로 검사를 수행한다. 비파괴 검사 장치 (302) 는 레이저빔의 파장이 1300 ㎚ 이며, 레이저빔이 반도체 장치 칩 (4) 의 후면 (4b) 에 조사되는 것을 제외하고는 기본적으로 비파괴 검사 장치 (301) 와 동일하다.

레이저빔의 파장을 1300 ㎚ 로 설정하는 이유는 3 가지이다. 여기서, 2 가지 이유는 반도체 장치 기판이 대부분 실리콘 (Si) 으로 형성된다는 사실에 기초한다.

이하, 이 3 가지 이유에 대해 설명하기로 한다.

제 1 이유는 레이저빔의 파장을 1300 ㎚ 로 설정함으로써, 반도체 칩의 후면에 레이저빔을 조사하여, 기판을 투과한 레이저빔에 의해 표면 근처의 칩의 소정 영역을 가열할 수 있기 때문이다.

최근, 반도체 장치는 보통 다층 배선 구조를 채용하고 있다. 상층의 배선의 폭이 더 넓기 때문에 하층의 배선이 덮이는 경우가 많다. 또한, 칩 표면을 실장 기판면을 향하게 하며, 패키지의 리드에 의해 칩 표면이 덮이도록 한 구조를 채용한 반도체 장치가 많다.

전술한 칩의 패키징 및 실장으로 인해, 칩 표면으로부터 레이저빔을 조사하는 것으로는 다수의 배선을 가열하는 것은 어렵다. 이 때문에, 칩의 후면으로부터 레이저빔을 조사할 필요가 있다. 따라서, 칩의 후면으로부터 레이저빔을 조사할 수 있는 능력은 검사 장치에 있어서 중요한 인자이다.

파장이 1100 ㎚ 이상인 레이저빔은 기판의 형성에 사용되는 저농도의 실리콘 재료를 어느 정도 투과할 수 있다. 따라서, 반도체 장치 칩의 후면으로부터 조사되어 표면 근처의 배선부를 가열하는 것이 가능하다. 예컨대, 1152 ㎚ 의 He-Ne 레이저의 경우는, 레이저빔이 투과율 50 % 로 두께 625 ㎚ 의 웨이퍼의 P-기판을 투과할 수 있다. 칩의 후면에 레이저빔을 조사함으로써 칩 표면의 근처에 배치된 배선을 가열하기 위하여, 파장이 1100 ㎚ 이상인 레이저빔을 사용할 필요가 있다.

1300 ㎚ 의 파장의 레이저빔을 사용하는 제 2 이유는, OBIC 전류 (즉, Opitical Beam Induced Conductivity" 전류) 의 발생을 방지하기 위해서이다.

파장이 1200 ㎚ 미만의 레이저빔이 실리콘 재료에 조사된 경우, OBIC 전류가 발생되어 열기전력 전류에 노이즈로서 작용하게 된다. 1152 ㎚ (1.076 eV) 의 He-Ne 레이저의 경우, 실리콘 재료의 전도대와 가전자대 사이의 전자 (1.12 eV) 의 천이에 의해 전자-정공 쌍이 형성되지 않는다. 따라서, 실리콘 재료 내에 불순물이 존재하지 않으면 OBIC 전류가 발생되지 않게 되며, 또는 실리콘 재료 내에 소량의 불순물이 존재하게 되면 소량의 OBIC 전류가 발생되게 된다.

불순물이 도입되는 불순물의 레벨에 따라서 천이가 발생된다. 비소 (As), 붕소 (B) 및 인 (P) 등의 불순물이 트랜지스터의 형성에 필요한 농도로 도입된 영역의 경우, 1.076 eV 이하의 에너지로 충분히 분순물의 레벨에 따른 천이를 유발할 수 있다. 이 경우, OBIC 전류가 소정의 양으로 발생되어, 검출된다. 이 OBIC 전류는 열기전력 전류에 대해 노이즈로서 작용하게 된다. OBIC 전류에 기인한 이러한 노이즈를 방지하기 위하여, 파장이 1200 ㎚ 이상인 레이저빔을 사용할 필요가 있다.

파장이 1300 ㎚ 의 레이저빔을 사용하는 세번째 이유는 레이저빔은 파장이 짧아질수록 더욱 좁아지기 때문에, 주사 자기장 화상 및 주사 레이저 현미경상을 표시하는 분해능을 증대시키기 위함이다.

전술한 3 가지 이유는 1200 ㎚ 이상으로서 가능한 한 짧은 파장의 레이저빔을 사용하는 것이 비파괴 검사 장치의 바람직한 조건임을 나타낸다. 따라서, 전술한 조건을 만족하며 실제로 사용하기에 충분한 레이저로서는, 파장이 약 1300 ㎚ 의 레이저빔을 생성할 수 있는 레이저를 이용하는 것이 효과적이다.

구체적으로, 출력 100 mW 의 다이오드 레이저를 사용하는 것이 바람직하다. 레이저의 조사 전력을 증대시켜 열기전력 전류를 강화시키기 위해서는, 출력 500 mW 의 YLF 레이저를 이용하는 것이 바람직하다.

반도체 장치 칩의 후면에 레이저를 조사하는 이유로는 다음의 2 가지가 있다.

첫번째 이유는 칩의 후면으로부터 레이저빔을 조사함으로써, 다층 배선구조의 칩 및 실장된 칩에도 대응하기 위해서이다.

두번째 이유는 자기장 검출기 (5) 를 칩 표면측에 배치하기 위해서이다.

자기장 검출기는 칩 표면측에 배치되는 편이, 열기전력 전류가 흐르는 경로와 자기장 검출기의 거리가 짧을수록, 자기장 검출기가 검출하는 자기장이 강하기 때문에, 보다 미소한 열기전력 전류를 검출할 수 있게 되므로 바람직하다. 즉, 소량의 열기전력 전류를 검출할 수 있게 된다.

전술한 각각의 이유로 인하여, 칩의 후면으로부터 레이저빔을 조사하는 것이 바람직하며, 자기장 검출기를 칩의 표면측에 배치하는 것이 바람직하다. 실제로, 레이저를 자기장 검출기의 반대편에 배치한 구성은 손쉬운 비파괴 검사 장치의 구성예이다.

다음으로, 도 3 을 참조하여, 실시예 3 의 비파괴 검사 장치 (303) 에 대해 설명한다.

비파괴 검사 장치 (302) 와 상이한 점은, 비파괴 검사 장치 (303) 에서는 SQUID (55, Superconducting Quantum Interference Device) 를 이용한 점이며, 이에 부수적으로, 액체질소 (9), 단열재 (8a, 8b) 및 자기 차폐재 (10) 를 추가한 점이다.

현재의 기술 수준에서는, 열기전력 전류에 의한 미소한 자기장을 검출하기 위해서는, 자기장 관측 방법으로서 가장 고감도인 SQUID 가 적합하다. SQUID 의 종류로는, Nb (니오븀) 등의 저온초전도체를 이용한 저온계 SQUID 와, 산화물 초전도체를 이용한 고온 초전도체 SQUID 로 크게 분류된다. 액체 헬륨에서의 냉각이 필요한 저온계 SQUID 에서는, 비용 및 유지면에서 취급이 어렵기 때문에 여기서는 액체 질소에서의 냉각으로 충분한 고온 초전도 SQUID 를 이용했다.

고온 초전도 SQUID 의 구체적인 재료로는, YBCO (Y-Ba-Cu-O) 나 HBCO (Ho-Ba-Cu-O) 등이 있다.

도 3 에서, SQUID (55) 를 냉각하기 위한 액체질소 (9), 액체질소 (9) 와 반도체 장치 칩 (4) 의 사이를 단열하기 위한 단열재 (8a), 액체질소 (9) 와 주위의 사이를 단열하기 위한 단열재 (8b) 도 필요하다. 단열재의 구체적인 재료로는, 스티렌 폼 (styrene foam) 이 용이하게 박형으로 절단될 수 있으며 단열효과가 높기 때문에 스티렌 폼을 사용하는 것이 바람직하다.

주위로부터 침입하는 자기장 노이즈를 차단하기 위해, SQUID (55) 및 그 부속부재들을 자기장 차폐재 (10) 로 가능한 한 전체를 완전히 피복하는 것도 필요하다. 도 3 은 레이저빔이 통과하는 구멍 (10a) 을 갖는 자기장 차폐재 (10) 를 나타낸다. 이러한 구멍 (10a) 은 자기 차폐재 (10) 의 자기 차폐효과에는 큰 영향이 없다.

다음으로, 도 4 를 참조하여 실시예 4 의 비파괴 검사 장치 (304) 에 대해 설명한다. 전술한 도 3 의 비파괴 검사 장치와 상이한 점은, 도 4 의 비파괴 검사 장치 (304) 는 SQUID (55) 를 냉각시키는 냉각기 (11) 를 이용한다는 것이다. SQUID (55) 를 냉각기 (11) 에 접촉시킴으로써, SQUID (55) 를 액체질소의 온도 (예컨대, 77 K) 아래로 쉽게 냉각시킬 수 있다. 레이저빔을 투과하는 유리부재 (13) 및 자기장 차폐재 (10) 를 이용하여 기밀구성 (airtight structure) 된다. 또한, 이 기밀구조는 진공펌프 (12) 에 의해 진공으로 만듦으로써, 열의 방산을 방지하고 있다.

또한, 검사대상이 되는 상이한 종류의 반도체 장치 칩을 제공하여 상이한 상태들 (1 내지 3) 에서의 동작에 대한 설명을 한다.

(1) 제조공정의 전공정 중인 웨이퍼 상태의 칩,

(2) 제조공정의 전공정 및 본딩 패드의 형성이 완료된 칩,

(2-a) 품질 (결함 유무) 이 검사되지 않은 칩 또는 웨이퍼내의 칩,

(2-b) 검사결과에 의해 불량칩으로 확정된 칩 또는 웨이퍼내의 칩,

(3) 제조공정의 후공정이 완료되고 패키지 내에 밀봉된 칩.

먼저, 도 1a 를 참조하여 제 1 내지 제 4 실시예의 공통 동작에 대하여 설명한다.

전술한 바와 같이, 레이저 (1) 는 광학 시스템 (2) 에서 조사 면적이 좁혀지는 레이저빔 (3) 을 발생시킨다. 레이저빔 (3) 은 주사하는 반도체 장치 칩 (4) 의 표면 (4f) 상에 조사된다. 레이저 (1) 로서는 633 ㎚ 의 He-Ne 레이저,1152 ㎚ 의 He-Ne 레이저, 1300 ㎚ 의 다이오드 레이저, 1300 ㎚ 의 YLF 레이저 등을 사용할 수 있는데, 이는 이 레이저들이 성능 및 비용면에서 적절하기 때문이다. 물론, 특수한 목적을 위해서 다른 형태의 레이저들을 사용할 수도 있다.

광학 시스템 (2) 에서의 주사는 수직방향 및 수평방향으로 편향시킴으로써 수행된다. 구체적으로, 광학 시스템 (2) 은 갈바노-미러, 음향광학소자, 전기광학소자 등을 이용하여 편향을 수행한다. 레이저빔의 직경은 적절한 렌즈를 선택함으로써 광범위하게 선택될 수 있다. 그러나, 최소직경은 회절한계에 의해 파장의 정도로 제한된다. 광학 시스템 (2) 에 공집점기능 (common focusing function) 도 구비됨으로써, 주사 레이저 현미경상의 공간 분해능으로서는, 633 ㎚ 의 레이저를 이용한 경우 400 ㎚ 정도의 분해능이, 1300 ㎚ 의 레이저에서는 800 ㎚ 정도의 분해능이 실현될 수 있다.

주사 자기장 화상의 분해능에서 중요한 인자는 주사 자기장 화상 자체의 분해능이 아니라, 주사 자기장 화상과 동일 장소의 주사 레이저 현미경상의 분해능이다. 이것에 의해 결함의 위치 인식 정밀도가 결정된다. 그 이유는 다음과 같다.

칩 상의 결함위치를 검출하기 위해서는, 주사 레이저 현미경상과 주사 자기장 화상을 통상의 화상 처리 기능에 의해 중첩시킨다. 여기서, 주사 레이저 현미경상은 256 단계의 농담으로, 주사 자기장 화상은 적색으로 표시한다. 결함 화상인 주사 자기장 화상의 콘트라스트에 대한 영역은 가장 콘트라스트 강도가 큰 1 개 픽셀 크기까지 축소될 수 있다. 이 크기는 더욱 작아져서 주사 레이저 현미경상의 공간 분해능보다 작아질 수 있다.

전술한 바와 같이, 1 개 픽셀의 콘트라스트까지 크기가 축소되는 주사 자기장 화상이 주사 레이저 현미경상과 중첩되어, 주사 레이저 현미경상의 결함위치를 명확하게 인식할 수 있게 된다. 즉, 결함위치 인식의 정확도는 주사 레이저 현미경상의 공간 분해능에 따라 결정된다.

주사 레이저 현미경상의 공간 분해능에 연관하여, 다음과 같은 조치를 취하는 것이 효과적이다.

전술한 바와 같이, OBIC 전류의 발생은 노이즈를 야기하게 되므로, 열기전력 전류를 직접적으로 검출하는 것은 곤란하다. 이 때문에, 파장 1300 ㎚ 의 레이저를 사용하는 것이 바람직하다. 이 1300 ㎚ 의 레이저는 실리콘 재료의 투과에 있어서 작은 감쇄 특성을 갖는다. 도 2, 3 및 4 에 나타낸 전술한 비파괴 검사 장치 (302, 303 및 304) 는 칩의 후면에 레이저빔이 조사되도록 하는 특성을 이용하여 설계되었다. 1300 ㎚ 의 레이저빔이 사용되더라도, 필요에 따라서는 OBIC 전류의 발생에 의한 노이즈를 방지하기 위하여 칩의 표면에 레이저빔을 조사하도록 하는 비파괴 검사 장치를 구성할 수도 있다.

그러나, 1300 ㎚ 의 레이저빔이 사용되게 되면 주사 레이저 현미경상은 공간 분해능의 문제가 있다. 주사 레이저 현미경상의 공간 분해능을 개선하기 위해서는 633 ㎚ 의 레이저를 사용하는 것이 바람직하다. 그래서, 어떤 종류의 레이저를 사용할 것인지를 선택하는 것은 어려운 일이다. 이러한 딜레마를 없애기 위해서는 다음과 같은 몇가지 조치를 취하는 것이 효과적이다.

즉, 633 ㎚ 의 He-Ne 레이저 및 1300 ㎚ 의 YLF 레이저를 모두 레이저 (1) 의 전단에 배치한다. 여기서, 633 ㎚ 의 레이저는 주사 레이저 현미경상을 생성하기 위해 사용되며, 1300 ㎚ 의 YLF 레이저는 주사 자기장 화상을 생성하기 위해 사용된다. 그 후, 주사 레이저 현미경상 및 주사 자기장 화상은 모두 스크린 상에서 서로 중첩된다. 이러한 조치를 취함으로써, 633 ㎚ 의 레이저 분해능에 대응되는 400 ㎚ 의 공간 분해능으로써 칩의 결함 (또는 결함들) 을 검출해 낼 수 있게 된다.

파장 1300 ㎚ 의 레이저빔을 칩의 후면에 조사하여 주사 자기장 화상을 생성하는 경우, 칩의 표면에 633 ㎚ 의 레이저빔을 조사함으로써 주사 레이저 현미경상이 먼저 생성된 다음 미러 화상으로 변환되어, 주사 자기장 화상과 중첩되게 된다. 이러한 조치를 취함으로써, 1300 ㎚ 의 레이저만을 사용하여 얻은 정확도에 비해 약 2 배의 정확도로 결함위치를 인식할 수 있다.

칩의 표면에 레이저빔을 조사하여 얻은 주사 레이저 현미경상을 이용하여 결함위치를 명확하게 식별해내지 못하는 경우, 칩의 후면에 레이저빔을 조사하여 다른 주사 레이저 현미경상을 얻는 비파괴 검사 장치로 변형할 수도 있다. 즉, 2 개의 주사 레이저 현미경상 및 1 개의 주사 자기장 화상을 포함하는 3 개의 화상들이 사용되어, 스크린 상에서 서로 중첩될 수 있다. 이러한 변형은 일부 결함위치에서의 결함위치 식별에 다소 개선을 가져올 수 있다.

칩의 후면에 레이저빔을 조사하여 얻은 주사 레이저 현미경상의 공간 분해능을 실현하는데 1300 ㎚ 의 레이저의 전력이 불충분한 경우, 고출력 레이저를 이용하여 실리콘 재료를 투과하는 레이저빔의 감쇄를 보상할 수 있다. 즉, 레이저빔의 파장을 가능한 한 짧게 하는 조치를 취할 수 있다. 그러나, 공간 분해능의 개선은 파형의 비에 따라 결정되어 원래의 분해능에 비해서 최대 1.3 배 개선되므로, 공간 분해능의 개선에는 큰 효과가 없다.

도 4 의 비파괴 검사 장치 (304) 에서, 레이저빔 (53) 은 유리부재 (13) 를 투과하여 반도체 장치 칩 (4) 의 표면에 조사된다. 여기서, 유리부재의 선택은 파장 1300 ㎚ 의 레이저빔의 투과율에 중점을 두고 선택된다. 또한, 유리부재는 파장 633 ㎚ 의 레이저빔에 대하여 높은 투과율을 가질 필요가 없다. 충분한 열기전력 전류를 발생시키는 데에는 고전력 레이저빔이 필요하나, 주사 레이저 현미경상을 생성하는 데에는 고전력을 요하지 않기 때문이다. 따라서, 유리부재는 레이저 발생기 (1) 와 주사 레이저 현미경상을 구성하는 수광소자를 포함하는 비파괴 검사 장치의 전체 비용을 고려하여 트래이드 오프함으로써 선택된다.

이하, 도 1a 를 참조하여 비파괴 검사 장치의 동작에 대해 설명한다. 레이저빔 (3) 은 반도체 장치 칩 (4) 의 표면에 조사되어 "A" 방향으로 주사된다. 여기서, 레이저빔이 열기전력 전류를 발생시키는 결함 근처의 특정위치에 조사되는 경우에만 열기전력 전류가 흐르게 된다. 통상, 정규의 방법으로 제조된 반도체 장치 칩에서는 상당한 정도의 열기전력 전류가 발생되는 위치는 없다. 열기전력 전류를 야기하는 결함은 배선 내의 보이드, 배선 내의 각종 석출물 및 이물질 등과 관련된다.

반도체 장치 칩 (4) 의 결함에 레이저빔 (3) 이 조사되는 경우, 열기전력 전류가 발생되어 자기장이 유도된다. 이 유도된 자기장은 자기장 검출기 (5) 에 의해 검출된다. 고감도 자기장 측정 수단으로는 SQUID 자속계, 플럭스-게이트 자속계, 핵자기공명 자속계 및 반도체 자기 센서 (홀 소자; Hall element) 등의 4 종을 들 수 있다. 여기서, SQUID 는 1 팸토-테슬러 (fT) 내지 1 나노-테슬러 (nT) 의 고감도의 측정범위를 갖는다. SQUID 에 비하여, 플럭스-게이트 자속계 및 핵자기공명 자속계는 0.1 nT 내지 0.1 mT 의 측정범위를 갖는 한편, 반도체 자기 센서는 1 nT 내지 1 T 의 측정범위를 갖는다. 따라서, 이들은 SQUID 에 비해 감도가 나쁘다.

본원 발명가는 전술한 장치에 대해 감도 실험을 하였다. 실험 결과, 현재의 기술수준에서는, SQUID 만이 반도체 장치 칩의 배선의 결함위치에 레이저빔을 조사하였을 때 열기전력 전류에 의하여 발생되는 자기장을 검출할 수 있을 정도의 감도를 가진 것으로 나타났다.

전술한 실시예는 비용면에서 우세하며 작동이 용이한 고온 SQUID 를 이용한다. 그러나, 더욱 높은 감도를 필요로 하는 경우에는, 저온 SQUID 를 사용하는 것이 바람직하다.

이하, 도 3 및 4 를 참조하여 고온 SQUID 를 이용한 비파괴 검사 장치의 동작을 설명한다.

보통, 고온 SQUID 는 액체질소 내에 담근 상태로 사용한다. 도 3 에서, 반도체 장치 칩 (4) 과 SQUID (55) 사이에 단열재 (8a) 를 삽입하여, 반도체 장치 칩 (4) 의 온도를 거의 상온 (또는 실온) 으로 유지할 필요가 있다. 본원 발명가는 얼마나 낮은 온도에서 반도체 장치 칩이 견딜 수 있는가를 실험하였다. 실험결과, 과거에 입증된 온도는 -55 ℃ 정도에서였다.

반도체 장치 칩의 내구성에 관한 테스트의 실제 조건은 다음의 테스트 사이클을 10 회 내지 1000 회 반복수행하는 것을 이용하였다.

반도체 장치 칩을 150 ℃ 에서 10 분 둔다. 다음, 온도를 15 분이내에 -55 ℃ 까지 감소시킨다. 그래서, 반도체 장치 칩을 10 분 이상동안 -55 ℃ 에서 둔다. 그 후, 온도를 15 분이내에 150 ℃ 까지 상승시킨다. 반도체 장치 칩을 10 분 이상 동안 150 ℃ 에 둔다.

전술한 바와 같이 엄격한 조건으로 실험을 수행하였다. 이 엄격한 조건에서도, 반도체 장치 칩은 충분한 내구성을 나타냈다. 이 때문에, 검사시에 짧은 기간 동안 반도체 장치 칩을 저온에 방치하더라도 아무런 문제가 생기지 않을 것이다. 지금까지, 반도체 장치 칩의 온도 내구성에 있어서 한계를 나타내는 데이터는 없었다.

도 3 의 비파괴 검사 장치 (303) 는 반도체 장치 칩 (4) 을 상온에 가까운 온도에 유지할 필요가 있다. 그 이유는, 칩의 온도에 대한 내구성 때문이 아니라, 칩 상에 서리 (frost) 가 형성되는 것을 방지하기 위함이다. 본원 발명가는 단열재로는 스티렌 폼을 이용하는 것이 효과적임을 확인했다. 스티렌 폼을 3 ㎜ 정도로 박형으로 형성한 경우에도, 칩 상에 서리가 형성되지 않는 온도로 칩을 유지할 수 있었다.

비파괴 검사 장치 (304) 는 칩 상에 서리가 형성되는 것에 대한 우려는 없다. 따라서, 반도체 장치 칩 (4) 의 온도를 적어도 -55 ℃ 정도로 감소시키더라도 아무런 문제가 없다.

SQUID 의 정상적인 동작을 확보하기 위하여, SQUID 의 온도를 소정의 온도 이하로 유지할 필요가 있다. 도 3 의 비파괴 검사 장치 (303) 의 경우, SQUID 를 액체질소 내에 담근 상태로 이용한다. 따라서, SQUID 의 용기를 액체질소로 충분히 채워서 SQUID (55) 가 충분히 잠길 정도로 충분한 양의 액체질소 (9) 로 유지할 필요가 있다. 액체질소의 자동공급장치로서는, 원소분석에 있어서 충분한 실용 실적이 있는 EDX (energy-distributed X-ray analysis device, 에너지 분산형 X선 분석장치) 를 이용하는 것이 가능하다.

도 4 의 비파괴 검사 장치 (304) 는 냉각기 (4) 를 이용하여 SQUID (55) 를 냉각시킨다. 냉각기를 이용함으로써 다음의 2 가지 장점이 있다. 첫번째 장점은, SQUID 를 담그고 있는 액체질소에 비해 SQUID 를 더 낮은 온도로 냉각시킬 수 있으므로, SQUID 의 동작을 안정화시킬 수 있다는 것이다. 두번째 장점은, 반도체 장치 칩 (4) 과 SQUID (55) 사이의 거리를 감소시킬 수 있다는 것이다. 일반적으로, 열기전력 전류에 의해 유도되는 자기장의 강도는 전류 경로로부터의 거리가 짧아질수록 커지게 된다. 따라서, 반도체 장치 칩 (4) 과 SQUID (55) 사이의 거리가 짧으면, 비교적 강도가 큰 자기장을 검출할 수 있게 된다. 따라서, 결함 검출의 감도를 개선할 수 있다.

액체질소 내에 SQUID 를 담그고 있는 도 3 의 비파괴 검사 장치의 경우, 반도체 장치 칩 (4) 과 SQUID (55) 사이에 액체질소 (9) 및 단열재 (8a) 가 존재한다. 한편, 냉각기에 의해 SQUID 를 냉각시키고 있는 도 4 의 비파괴 검사 장치 (304) 의 경우는, 반도체 장치 칩 (4) 과 SQUID (55) 사이에 진공의 공간이 존재한다. 이 경우에는, 이들을 서로 매우 가까이 접근시킬 수 있다.

자기장의 강도 및 방향은 전류 경로의 길이 및 방향에 따라 결정된다. 가능한 결함의 존재로 인해 전류가 흐르는 방향을 예측하는 것은 불가능하다. 이 때문에, 모든 방향에서 자기장을 검출해야 한다. SQUID (55) 는 자기장을 실제 검출하는 검출코일을 내장하고 있다. 여기서, 검출코일은 각기 3 개의 방향으로 설정된다. 따라서, 3 개의 방향에 대하여 자기장을 독립적으로 검출할 수 있도록 SQUID (55) 가 구성된다.

주사 자기장 화상으로서 반드시 3 개의 독립 화상을 표시할 필요는 없다. 즉, 예를 들어 3 개 벡터의 합의 절대값에 대응되는 휘도에 따라서 표시되는 단일 주사 자기장 화상을 표시함으로써 비파괴 검사 장치가 이들 요구를 충족하게 된다.

이 자기장의 강도는 열기전력 전류가 흐르는 전류 경로에 검출기를 더욱 근접시킬수록 더욱 강해진다. 이 때문에, SQUID (55) 의 검출코일을 반도체 장치 칩 (4) 에 근접시키는 것이 바람직하다.

자기장 검출기 (5) 는 검출된 자기장의 강도에 따라서 전기신호를 생성한다. 이 전기신호는 제어 화상 처리 시스템 (6) 에 공급된다. 이 제어 화상 시스템 (6) 은 이 신호를 휘도값으로 변환시켜, 주사 위치에 대응되는 화상을 화상 표시 장치 (7) 의 스크린 상에 표시한다. 1 회의 주사 동작에 의해 충분한 S/N 비가 얻어지지 않는 경우, 다중 주사 동작에 의해 반복하여 화상을 생성하여 축적한다.이 다중 주사 동작에 의해서도 충분한 S/N 비가 얻어지지 않는 경우, 레이저빔을 변조하고 록-인 (lock-in) 증폭기에 의해 신호를 증폭하여 S/N 비를 현저하게 개선할 수 있다.

이하, 각 종류의 반도체 장치 칩의 동작에 대해 순차적으로 설명하기로 한다.

(1) 제조공정의 전공정 중인 웨이퍼 상의 칩

이러한 유형의 칩에 대해서는, 웨이퍼상의 어느 칩에 결함이 있는지에 대해 검출하는 것이 필요하다. 따라서 초기 단계에서, 웨이퍼 상의 넓은 영역을 주사할 수 있도록 레이저빔의 직경을 가능한 한 크게 한다. 동일한 경우에, 레이저빔으로 웨이퍼를 주사하는 대신에 웨이퍼 상의 칩들 상에 레이저빔을 한 번에 조사할 수 있다. 이러한 경우에, 레이저빔을 조사하기 위해 칩과 동일한 크기를 갖는 슬릿이 제공된다. 이러한 슬릿을 이용하면, 본딩 패드를 제외한 칩의 내부 크기 또는 칩의 크기로 레이저빔을 정확하게 조사시킬 수 있다. 따라서 각 칩에 대한 결함의 존재 유무를 판정할 수 있다. 따라서, 칩이 양호하게 제조되었는지, 결함이 있는지의 여부를 판정함으로써 간이 검사가 완료된다.

상술한 간이 검사에 의해 불량 칩 내에 존재하는 결함의 위치를 정확하게 발견하기 위해서, 레이저빔의 조사 크기를 점차로 좁혀서, 주사 범위를 점차로 좁힌다. 따라서, 결함위치는 최종적으로 미크론 이하의 크기의 영역으로 좁혀진다.

(2-a) 제조공정의 전공정이 완료되었으나 결함이 검사되지 않은 칩 또는 웨이퍼내의 칩

이러한 유형의 칩에 대해서는, 전술한 검사 (1) 와 유사한 동작의 검사를 실행하는 것이 필요하다. 그러나 일부 경우에는, 칩 내부에 발생하는 열기전력 전류만을 이용하면 결함 검사를 충분히 실행할 수 없다. 따라서, 하기에 설명될 예 5 또는 다른 예들과 관련하여 검사를 실행하는 것이 바람직하다.

(2-b) 제조공정의 전공정이 완료되었으나 검사 결과를 통해 불량 칩으로 확인된 칩 또는 웨이퍼내의 칩

이러한 유형의 칩에 대해서, 검사는 결함위치까지 좁혀져야 하고, 결함의 원인을 찾아야 한다. 이러한 경우에, 전술한 검사 (1) 동작의 후반부만을 실행하는 것이 필요하다. 전술한 칩 (2-a) 과 같이, 칩 (2-b) 에 대해서 예 5 또는 다른 예들과 관련하여 검사를 실행하는 것이 바람직하다.

(3) 제조공정의 후공정이 완료되고, 패키지 내에 밀봉된 칩

이러한 유형의 칩에 대해서, 칩이 정상 제조된 것인지 불량인지의 판정은 전기 측정에 의해 이미 결정된다. 테스트 가능성의 문제 때문에, 판정이 100 % 정확하다고 말할 수 없다. 따라서, 불량이라고 평가되지 않은 칩을 처리함으로써 정확하게 판정할 수 있다. 따라서, 이러한 유형의 칩에 대해 전술한 검사 (1) 와 근본적으로 동일한 동작을 실행하는 것이 필요하다. 칩 (2-a) 과 유사한 칩 (3) 의 경우에도, 칩 내부에 발생하는 열기전력 전류만을 이용하여서는 결함 검사를 충분히 할 수 없는 경우가 때때로 있다. 따라서, 예 5 또는 다른 예들과 관련하여 검사를 실행하는 것이 바람직하다.

특히, 패키지 내에 밀봉된 칩의 경우에는 패키지 내에 밀봉되지 않은 칩에비해, 예 5 및 다른 예들과 관련하여 검사를 용이하게 실행할 수 있다.

다음은, 도 1b 및 도 5 내지 7 을 참조하여 예 5 내지 7 의 비파괴 검사 장치를 상세히 설명한다.

도 1b 는 예 5 의 비파괴 검사 장치의 구성을 도시한 개략도이다. 도 5 는 예 5 에 의해 검사되는 반도체 장치 칩 (4) 의 후면과 그 주변을 도시한 저면도이다. 도 6 은 예 6 을 구성하는 전류 경로 집속 보드의 구성을 도시한 개략도이다. 도 7 은 예 7 을 구성하는 전류 경로 집속 보드의 구성을 도시한 개략도이다. 도 1b 및 5 에서는, 도 2 내지 4 에서 도시된 것과 대등한 부분들을 동일한 도면 부호로써 표시하고, 그 설명은 생략한다.

이제, 예 5 내지 7 의 비파괴 검사 장치의 구성이 도 1b 및 도 5 내지 7 을 참조하여 설명될 것이다.

전술한 도 1a 의 비파괴 검사 장치 (301) 와 상이한 도 1b 의 비파괴 검사 장치 (305) 는, 열기전력 전류에 의해 유도된 자기장이, 반도체 장치 칩 (4) 의 주변에 배치된 자기장 검출기에 의해, 직접 검출되지 않도록 설계되지 않는다.

도 1b 에서, 반도체 장치 칩 (4) 으로부터 본딩 패드들 (14) 및 프로버들 (15) 까지 연장된 전류 경로들이 전류 경로 집속 보드 (16) 에 의해서 한 위치에 집속 (또는 집중) 된다. 따라서, 전류 경로 집속 보드 (16) 의 근처에서 자기장 검출기 (5) 를 이용하여 열기전력 전류를 검출한다.

프로버들 (15) 을 이용하여 모든 본딩 패드들 (14-1 내지 14-12) 과 접속하는 모든 전류 경로들은 도 5 에 도시된 전류 경로 집속 보드 (16) 상에 집속된다.또한, 예 5 는 도 10 에 도시된 전술한 모델 칩을 이용한다. 따라서, 패드들의 개수는 12 개로서, 비교적 적은 개수이다. 그러나, 본 발명이 반드시 이러한 개수에 제한되는 것은 아니다.

예 6 은 예 5 의 변형으로서, 도 6 에 도시된 특별 설계된 전류 경로 집속 보드 (16) 를 이용하며, 여기서 금속 배선 (16b) 이 절연 기판 (16a) 상에 배치되도록 구성된다. 여기서, 프로버들과 각각 접속되는 접속 단자들 (16c) 과 접속된 모든 배선들은 하나의 집속점 (16d) 에서 집속되고, 단락된다. 이러한 예 6 의 구성 때문에, 열기전력 전류는 반드시 집속점 (16d) 을 통과하는 폐쇄회로로 흐른다. 따라서, 자기장 검출기를 집속점 (16d) 근처에 배치하여, 자기장을 측정한다. 또한, 접속 단자들 (16c) 은 본딩 패드들 (14-1 내지 14-12) 과 각각 접속되는 프로버들 (15) 과 각각 접속된다.

예 7 은 예 5 의 또다른 변형이며, 이러한 예 7 은 도 7 에 도시된 특별 설계된 전류 경로 집속 보드 (17) 를 이용하여 설계된다. 여기서, 배선들 (17b) 은 절연 기판 (17a) 상에 배치되어, 각각 프로버와 접속되는 접속 단자들 (17c) 과 접속된다. 도 6 에 도시된 전술한 전류 경로 집속 보드 (16) 와 상이한 전류 경로 집속 보드 (17) 는, 접속 단자들 (17c) 과 접속된 모든 배선들 (17b) 이 집속점 (17d) 에서 단락되지 않도록 설계된다. 즉, 열기전력 전류가 개방회로로 흐른다. 물론, 자기장 검출기를 집속점 (17d) 근처에 배치하여, 자기장을 측정한다.

다음은, 예 5 내지 7 의 동작에 관한 설명이 주어진다. 여기서, 설명은주로 예 5 내지 7 과 전술한 예 1 내지 4 와의 차이점에 대해서 이루어진다.

도 1b 의 비파괴 검사 장치 (305) 에서는, 반도체 장치 칩 (4) 의 결함위치 상에 레이저빔을 조사하여, 열기전력 전류가 발생되게 한다. 이 열기전력 전류는 본딩 패드 (14) 및 프로버 (15) 를 통해 전류 경로 집속 보드 (16) 로 유입된다.

레이저빔 (53) 이 반도체 장치 칩 (4) 상의 특정 결함위치에 조시될 경우를 가정하며, 이 경우에, 열기전력 전류는 제한된 전류 경로를 통해 흐른다. 따라서, 열기전력 전류는 전류 경로 집속 보드 (16) 상의 경로들 내에서 제한된 경로를 통해서 흐른다. 통상적으로, 전류는 전류가 용이하게 흐를 수 있는 경로들 중 하나를 통해 흐른다.

그러나, 전류가 실제로 흐르는 경로는 예측할 수 없다. 따라서, 예 5 내지 7 은, 발생되는 자기장의 강도와 방향을 예측할 수 없는 전술한 예 1 내지 4 와 근본적으로 유사하다. 예 5 내지 7 에서는, 전술한 예 1 내지 4 와 유사하게, 매우 약하게 자기장이 발생된다. 따라서, 전술한 예 1 내지 4 와 같이, 예 5 도 자기장 검출기 (5) 로서 SQUID 를 이용한다. SQUID 에서는, 자기장 검출용 검출코일들이 예컨대 서로 수직한 3 가지 방향으로 각각 배치되어 있다. 또한, 예 5 내지 7 은 전술한 예 1 내지 4 에서 사용된 방법 (및 구성) 과 유사한 어떤 방법에 의해 냉각되어야 한다.

다음은, 반도체 장치 칩 (4) 으로부터 열기전력 전류를 추출함으로써 측정되는 자기장을 측정함에 있어서의 장점에 대한 설명이 주어진다.

통상적으로, 전류의 흐름으로 인해 발생되는 자기장은 2 가지 이유로 인해 매우 강해진다. 즉, 검출기가 전류 경로에 인접하게 배치될 때 매우 강해지며, 전류 경로의 길이가 길 때 강해진다. 예 5 내지 7 은, 반도체 장치 칩 (4) 으로부터 열기전력 전류가 추출되어, 칩 외부에 배치된 보드로 주입되는 추출된 전류에 기초하여 자기장이 측정되도록 설계된다. 따라서, 검출기가 전류 경로에 인접하여 배치될 수 있고, 전류 경로가 길게 연장될 수 있기 때문에, 검출되는 자기장을 더 강하게 만들 수 있다.

먼저, 전류 경로의 길이에 관한 한 가지 이유에 대해 설명이 주어진다. 반도체 장치 칩 내부에 존재하는 전류 경로들의 길이는 통상적으로 마이크로미터 정도로 짧으며, 따라서 형태와 크기를 제어할 수 없다. 이 경우에, 상기 전류 경로들 주위에 발생하는 자기장들은 서로를 약화시키며, 따라서 용이하게 검출할 수 없다. 다른 한편, 배선들을 추출함으로써 센티미터 정도로 전류 경로의 길이를 연장시킬 수 있다. 이러한 경우에, 상기 전류 경로들 주위에서 발생하는 자기장들이 서로를 약화시키지 않도록 전류 경로들을 제어할 수 있다. 즉, 자기장들이 서로 약화되지 않는 위치에서 자기장들을 검출할 수 있다. 도 6 에서 도시된 전류 경로들의 경우에, 자기장들이 서로를 약화시키는 위치가 있고, 자기장들이 서로를 강하게 하는 위치가 있다. 따라서, 자기장들이 서로를 강하게 하는 위치에서 자기장들을 측정할 수 있다.

다음은, 다른 원인 즉, 전류 경로 (또는 배선) 및 자기장 검출기 사이의 거리에 대한 설명이 주어진다. SQUID 를 이용하는 예 1 내지 4 의 경우에, SQUID가 거의 전류 경로와 접촉할 정도로 SQUID 를 전류 경로에 접근시킬 수 없다. 왜냐하면, 반도체 장치 칩은 통상적으로 SQUID 의 동작 온도에서 충분한 내구성을 갖지 않기 때문이다. 예 5 내지 7 의 경우에, SQUID 의 동작 온도에서 충분한 내구성을 갖는 전류 경로 집속 보드 (16, 17) 를 제조하는 것은 어렵지 않다. 이러한 이유로, SQUID 가 거의 전류 경로와 접촉할 정도로 SQUID 를 전류 경로에 접근시킬 수 있다. 상술한 바와 같이, 예 5 내지 7 은 전류 경로와 자기장 검출기 사이의 거리에 있어서 장점이 있다.

상술한 바와 같이, 예 5 내지 7 은, 전류 경로가 반도체 장치 칩 (4) 의 외부로 추출되도록 설계되며, 전류 경로는 전류 경로에 의해 발생되는 자기장의 강도가 증가되도록 설정된다. 결과적으로, 매우 작은 크기를 갖는 약한 열기전력 전류를 검출할 수 있다. 따라서, 검출가능한 결함의 수가 증가하는 장점이 있다.

다음은, 예 6 에 관한 실험들의 예에 관한 간략한 설명이 주어진다. 실험은 폭이 0.2 ㎛ 이고 막두께가 0.1 ㎛ 인 티타늄 실리사이드 (TiSi) 배선층을 이용하며, 그 내부에 크기가 약 0.1 ㎛ 인 실리콘 (Si) 이 증착된다. 파장이 1300 ㎚ 인 레이저빔을 Si 상에 조사시키고, 전류 경로는 본딩 패드 및 프로버를 이용하여 추출된다. HBCO (Ho-Ba-Cu-O) 로 제조된 고온 SQUID 는 전류 경로로부터 약 3.5 ㎜ 만큼 분리되어 배치된다. 따라서, 본 발명가는 SQUID 를 이용함으로써 전류 경로의 자기장을 검출하고자 한다. 실험 결과는 자기장이 충분한 강도로 검출될 수 있다는 것을 보여준다. 이 실험에서, SQUID 는 예 3 에따라서 냉각된다.

다음은, 예 7 의 동작이 도 7 을 참조하여 설명될 것이다. 예 7 에서, 열기전력 전류는 개방회로로 흐른다. 그러나, 개방회로들의 단부는 집속점 (17d) 으로 집속된다. 따라서, 예 7 은 자기장 검출기 (5) 가 집속점 (17d) 의 주변의 한 지점에 배치될 수 있다는 장점이 있다. 종래 기술에 의해 실행된 검사 결과는, 폐쇄회로 구성을 이용하는 것보다 개방회로 구성을 이용함으로써 용이하게 검출될 수 있는 결함들이 존재한다는 것을 보여준다. 따라서, 예 6 및 7 의 전류 경로 집속 보드를 각각 이용한 검사를 실제로 실행하는 것은 실용적이고 바람직하다.

최종적으로, 실시예 A 및 그 예들은 다양한 효과들과 기술적 특성을 갖고 있으며, 하기와 같다.

(1) 비파괴 검사 장치 또는 방법은 근본적으로, 먼저 광원에 의해 발생된 레이저빔이 반도체 장치 칩 상에 조사되어 비파괴식으로 검사하도록 구성된다. 여기서, 자기장 검출기는 레이저빔 조사에 의해 반도체 장치 칩 내에 발생한 열기전력 전류에 의해 유도된 자기장의 강도를 검출한다. 따라서, 검출된 자기장 강도에 기초하여 반도체 장치 칩 내의 결함 존재 유무에 관한 검사가 실행된다.

(2) 전술한 비파괴 검사 장치 또는 방법에서는, 반도체 장치 칩 상의 결함위치 상에 레이저빔이 조사되었을 때, 결함위치가 가열되어 전류가 일시적으로 열기전력으로 인한 전류 경로를 따라 흐른다. 결과적으로, 자기장이 전류 경로에 의해 발생된다. 따라서, 반도체 장치 칩 내에 존재하는 결함이 자기장 강도를검출함으로써 검출된다.

(3) 요약하면, 본 발명 및 그 예들은, 열기전력으로 인해 발생한 전류를 직접 측정하는 종래 기술과는 달리, 이 전류에 의해 유도된 자기장을 측정하도록 설계되었다. 이러한 이유로, 전류변화 검출기를 반도체 장치 칩과 접속시킬 필요가 없다. 따라서, 본딩 패드들을 선택하고, 전류변화 검출기를 이 본딩 패드들과 접속하는 등의 종래 기술에서 요규되는 동작들을 실행할 필요가 없다. 따라서, 검사에 필요한 작업 단계수 뿐만 아니라 비용도 현저하게 감소시킬 수 있다.

(4) 본딩 패드들의 형성 이전에 반도체 장치 칩의 결함 검출을 시작할 수 있다. 따라서, 본딩 패드들의 형성 이전에 제조의 상류 단계에서 반도체 장치 칩에 대한 검사를 실행할 수 있다. 따라서, 종래 기술에 비해, 반도체 장치 칩들의 제조의 상류 단계에서 검사 결과를 피드백할 수 있다.

(5) 비파괴 검사 장치 또는 방법에서, 일단이 반도체 장치 칩 상의 소정 위치에 전기접속된 단일 전류회로 (또는 다중 전류회로) 가 설치되어 있다. 또한, 자기장 검출기는 전류회로 주변에 배치된다. 따라서, 장치 또는 방법은 전류회로를 관통하여 흐르는 전류에 의해 유발되는 자기장의 강도를 검출한다.

(6) 전술한 비파괴 검사 장치 또는 방법에서, 레이저빔이 반도체 장치 칩 상의 결함위치 상에 조사되어, 결함위치를 가열한다. 따라서, 반도체 장치 칩 내에 열기전력으로 인한 전류가 일시적으로 흐른다. 반도체 장치 칩으로부터 전류회로로 전류가 흘러서, 자기장을 유도한다. 따라서, 장치 또는 방법이 자기장의 강도를 검출하여 반도체 장치 칩 내에 존재하는 결함을 검출한다.

(7) 상술한 바와 같이, 본 실시예 및 그 예들은 반도체 장치 칩의 내부에 일시적으로 흐르는 전류가 반도체 장치 칩의 외부에 배치된 전류회로에 의해 추출되도록 설계된다. 여기서, 전류회로를 관통하여 흐르는 전류에 의해 강한 자기장이 유발되도록 전류회로의 경로를 설정할 수 있다. 따라서, 그러한 강한 자기장을 검출할 수 있다. 반도체 장치 칩의 내부에만 일시적으로 흐르는 전류에 의해 매우 약한 강도의 자기장이 유도되어 검출되기 어렵더라도, 고감도로 반도체 장치 칩의 결함을 검출할 수 있다.

(8) 또한, 전술한 전류회로는 특정 본딩 패드와 접속된다. 따라서, 본딩 패드의 형성 이후에 검사가 실행된다. 종래 기술과는 달리, 본딩 패드를 선택할 필요가 없기 때문에, 검사 작업의 효율을 현저하게 향상시킬 수 있다.

[B] 실시예 B

실시예 B 는 다양한 예들을 포함하고 있으며, 이 예들은 본 발명의 실시예 A 에 따른 비파괴 검사에 적합한 반도체 장치의 구조를 제공한다.

도 12 는 본 발명의 실시예 B 의 예 1 에 따라 반도체 장치 칩을 포함한 반도체 장치 웨이퍼 (40) 의 피검사 영역을 도시한 부분확대단면도이다. 반도체 장치 웨이퍼 (40) 는 예컨대 도 1 에서 도시된 전술한 비파괴 검사 장치 (301) 와 유사한 비파괴 검사 장치 (102) 에 의해 검사된다.

먼저, 도 1 을 참조하여 비파괴 검사 장치 (102) 의 구성에 대한 간략한 설명이 주어지며, 전술한 반도체 장치 칩 (4) 은 반도체 장치 웨이퍼 (40) 로 대체된다.

레이저 (1) 가 레이저빔을 발생시키고, 광학 시스템 (2) 에 의해 레이저의 조사 크기가 좁혀져서 레이저빔 (3) 을 생성한다. 레이저빔 (3) 을 반도체 장치 웨이퍼 (40) 의 표면 상에 조사한다. 이것은 자기장을 유도하며, 이 자기장은 자기장 검출기 (5) 에 의해 검출된다.

화상을 얻기 위해, 레이저빔 (3) 은 2 차원 주사를 한다. 레이저빔 (3) 의 주사는 광학 시스템 (2) 내부에서의 편향에 의해 실행된다. 레이저빔 (3) 을 이동시키는 주사 대신에, 반도체 장치 웨이퍼 (40) 를 이동시킬 수도 있다. 즉, 반도체 장치 웨이퍼 (40) 를 이동시킴으로써 레이저빔 (3) 을 이동시키는 주사와 동일한 효과를 실현할 수 있다. 이러한 경우에, 반도체 장치 웨이퍼 (40) 가 장착된 웨이퍼 스테이지 (미도시) 가 기계 장치에 의해 이동된다.

자기장 검출기 (5) 의 출력이 제어 화상 처리시스템 (6) 에 공급되고, 그로 인해 화상이 화상 표시 장치 (7) 의 스크린 상에서 휘도 또는 의사 칼라에 응답하여 화상을 표시한다. 따라서, 실질적으로 전술한 종래 기술에 이용된 주사 전류변화 화상에 대응하는 주사 자기장 화상을 얻을 수 있다.

다음은, 도 12 를 참조하여 예 1 의 반도체 장치 웨이퍼 (40) 의 구조에 관한 설명이 주어진다.

제조공정에 따라서 제조된 반도체 장치 웨이퍼 (40) 에서, 제 1 층 배선 (34a, 34b) 은 절연층 (32) 을 통해 실리콘 기판 (31) 상에 형성된다. 또한, 비아 (35a, 35b) 가 형성되어 배선 (34a, 34b) 와 각각 상호접속된다. 접촉부 (33) 가 실리콘 기판 (31) 상의 2 개의 위치에 설치된다. 접촉부 (33) 의 상단들은 각각 배선 (34a, 34b) 의 제 1 단부 주변에서 그 하면과 각각 접속된다.

비아 (35a, 35b) 는 각각 배선 (34a, 34b) 의 제 1 단부의 반대쪽인 제 2 단부 주변에서 그 상면 상에 형성된다.

제 1 층 배선 (34a, 34b) 상에 절연층 (32) 이 형성된다. 제 1 예에서는, 절연층 (32) 상에 제 2 층을 형성하는 대신에, 열기전력 발생 구조 (또는 열기전력 발생기) 의 형성을 위한 배선 (20) 을 형성한다. 배선 (20) 은 비아들 (35a 및 35b) 사이에서 연장된다. 따라서, 배선 (20) 의 단부들 주변에서 그 하면이 비아 (35a, 35b) 의 상단과 접속된다. 열기전력 발생기 (21) 가 배선 (20) 의 중앙부 내에 매립된다.

제 1 층 배선 (34a, 34b) 은 평면도에서 거의 일직선으로 연장되어 있다. 예 1 에서는, 배선들 (34a, 34b) 의 반대 단부들 사이에 존재하는 단락 결함 (42) 이 포함되어 있다. 따라서, 제 1 층 배선 (34a, 34b) 이 단락 결함 (42) 에 의해 전기적으로 단락된다.

레이저빔 (3) 이 열기전력 발생기 (21) 상에 조사될 때, 열기전력 전류가 화살표 (61) 에 의해 도시된 경로를 따라 단락 결함 (42) 을 포함하는 폐쇄회로로 흐른다. 이러한 열기전력 전류로 인해 자기장이 유도되어, 자기장 검출기 (5) 에 의해 검출된다.

다음은, 전술한 도 1 의 비파괴 검사 장치와 근본적으로 유사한 방법으로 동작하는 비파괴 검사 장치 (102) 의 동작에 대한 간략한 설명이 주어진다.

비파괴 검사 장치 (102) 에서, 광학 시스템은 갈바노미러, 음향광학소자 및전기광학소자를 이용하여 레이저빔 (3) 을 종ㆍ횡 방향으로 편향시킴으로써 주사를 실행한다.

주사 영역이 비교적 넓은 경우에는, 레이저빔 (3) 을 이용한 주사가 용이하지 않고, 레이저빔 (3) 의 조사 위치와 자기장 검출기 (5) 를 고정시키고 반도체 장치 웨이퍼 (40) 를 이동시키는 것이 바람직하다. 이러한 경우에, 자기장 검출기 (5) 는 자기장이 통상적으로 가장 강한 위치에서 자기장을 검출할 수 있다. 여기서, 열기전력 전류의 흐름이 하기의 3 가지 조건 하에서 유발될 수 있다.

ⅰ) 레이저빔 (3) 을 열기전력 발생기 (21) 상에 조사한다.

ⅱ) 열기전력 발생기 (21) 에 접속된 배선이 단락 결함 (42) 을 갖는다.

ⅲ) 전류가 도 1 의 구성에서 폐쇄회로로 흐른다.

통상적으로, 정상적으로 제조된 반도체 장치 웨이퍼 상에는 검출가능한 열기전력이 발생하는 위치가 존재하지 않는다. 열기전력은 반도체 장치 웨이퍼 (40) 상에 전술한 보이드 (들) 를 포함하는 위치 (또는 영역) 에서 발생된다. 그러나, 그러한 일은 본 예에 따른 단락 결함 (42) 검출에 어떤 장애도 형성하지 않는다.

레이저빔 (3) 이 열기전력 발생기 (21) 상에 조사되면, 열기전력 전류가 흘러서 자기장이 유도된다. 따라서, 자기장 검출기 (5) 는 자기장을 검출한다.

고감도를 갖는 자기장 측정 방법에 대해서는 SQUID 자속계, 플럭스-게이트 자속계, 핵자기공명 자속계 및 반도체 자기 센서 등과 같은 전술한 장치들을 이용할 수 있다.

본 발명가가 지금까지 실행한 실험의 결과는 SQUID 만이 반도체 장치 웨이퍼 (40) 내에 내장된 열기전력 발생기 (21) 상에 레이저빔을 조사시킴으로써 발생되는 열기전력 전류에 의해 유도된 자기장을 검출하기에 충분한 감도를 갖고 있다는 것을 보여준다.

다음은, 반도체 장치 웨이퍼 (40) 의 동작에 관한 설명이 도 12 를 참조하여 주어진다.

레이저빔 (3) 이 열기전력 발생기 (21) 상에 조사되면, 열기전력 전류가 화살표 (61) 에 의해 도시된 방향의 경로를 따라서 폐쇄회로로 하기와 같이 흐른다.

열기전력 발생기 (21) - 비아 (35a) - 단락 결함 (42) - 제 1 층 배선 (34b) - 비아 (35b) - 열기전력 발생기 (21) .

단락 결함 (42) 이 폐쇄회로 내에 존재할 때에만 이러한 폐쇄회로 전류가 흐른다.

단락 결함이 존재하지 않는 경우에, 과도 전류가 폐쇄회로를 관통하여 흐른다. 이러한 전류는 레이저빔 (3) 의 조사 시간에 의존하는 시간 상수 뿐만 아니라 기생 용량 및 저항에 의존하는 시간 상수도 갖는다. 따라서, 과도 전류는 전술한 폐쇄회로 전류에 비해 극히 단시간 내에 감쇄된다. 따라서, 이러한 과도 전류에 의해 유도된 자기장에 비해, 단락 결함 (42) 을 포함하는 폐쇄회로를 관통하여 흐르는 전류에 의해 유도된 자기장은 더 강하기 때문에 장시간의 발생 지속 시간을 갖는다. 즉, 단락 결함 (42) 을 포함하지 않는 폐쇄회로를 관통하여 흐르는 과도 전류에 의해 유도된 자기장을 무시할 수 있다.

단락 결함 (42) 이 폐쇄회로 내에 존재할 때, 전류는 화살표 (61) 에 의해 표시된 경로를 따라 흐른다. 결과로서, 자기장이 유도되고, 자기장 검출기 (5) 에 의해 검출된다. 그런 후, 자기장 검출기 (5) 의 출력이 제어 화상 처리시스템에 공급되어, 스크린 상에 표시된 화상이 열기전력 발생기 (21) 에 대응하는 위치에서 고휘도로 강조된다. 따라서, 비파괴 검사 장치 (102) 의 조작원은 제 1 층 배선들 (34a 및 34b) 사이에 존재하는 단락 결함의 존재를 인식할 수 있다.

상술한 바와 같이, 본 예는 종래 기술이 열기전력에 기초한 검사만을 실행하기 때문에 검출할 수 없는 단락 결함의 검출을 제공한다.

또한, 본 예는 반도체 장치 웨이퍼 (40) 에 대해 비접촉 검사를 제공한다. 따라서, 도 12 에서 도시된 바와 같이 반도체 장치 웨이퍼 (40) 상에 본딩 패드들을 형성하기 전에 검사를 실행할 수 있다.

다음은, 열기전력 발생기 (21) 의 구체예에 대한 설명이 주어진다.

일반적으로, 반도체 장치용으로 통상적으로 사용되는 알루미늄, 구리 및 금 등의 금속재료들은 열전능이 작다. 따라서, 이러한 재료들은 충분한 S/N 비율을 제공할 수 없기 때문에, 열기전력 발생기 (21) 의 형성에 적합하지 않다.

폴리실리콘 상에 형성된 티타늄 실리사이드 배선들 ("TiSi 배선들" 이라고 약칭) 은 통상적으로 배선으로서도 사용된다. 본 발명가가 과거에 실행한 실험의 결과는 TiSi 배선들이 큰 열전능을 제공할 수 있다는 것을 보여주었다. 따라서, TiSi 배선들은 열기전력 발생기 (21) 의 형성에 적합한 재료로서 이용될 수 있다.

열기전력을 발생시키기 위해서는 온도 구배가 필요하다. 그러한 온도 구배는 하기와 같이 실현될 수 있다.

TiSi 배선의 폭 (또는 두께) 을 부분적으로 감소시켜, 얇은 부분을 형성한다. 그런 후, TiSi 배선의 그 얇은 부분 주변 상에 레이저빔 (3) 을 조사한다.

반도체 칩 내에 형성된 열기전력 발생기의 개수 및 위치들은 대상 장치가 배치된 상황에 따라 다르다.

개발 초기의 단계에는, 반도체 칩 내에 상당한 수의 열기전력 발생기의 조합을 설치하는 것이 바람직하다. 따라서, 단락 결함을 용이하게 검사할 수 있기 때문에, 제조 초기 단계에 검사 결과를 피드백할 수 있다.

웨이퍼 상의 모든 칩에서 하나 이상의 단락 결함이 검사될 경우에, 후속 제조 단계를 실행할 필요가 없다. 따라서, 단락 결함의 원인을 분석하는 것이 필요하고, 단락 결함의 원인과 관련된 제조 단계들의 조건 및 레이아웃 설계가 보정된다. 그런 후, 처음부터 제조 단계들을 시작할 수 있다. 따라서, 본딩 패드 형성 후에 결함 분석을 실행하는 종래 기술보다 더 신속하게 제조 상에 보정을 할 수 있다.

웨이퍼 상에 장착된 칩이 단락 결함을 갖지 않는 경우에, 후속 제조 단계로 진행하기 전에 반도체 장치 칩 (40) 으로부터 열기전력 발생기 (21) 및 그 배선 (20) 을 제거할 필요가 있다.

또한, 칩 상에서 특정 기능으로서 사용되지 않는 게이트 어레이 등과 같은 미사용 영역 (또는 텅빈 영역) 내에 더미 배선 및 열기전력 발생기를 형성할 수 있다. 따라서, 칩 상의 단락 결함의 존재를 모니터링함으로써 후속 제조 단계로 진행할 것인지를 결정할 수 있다. 이러한 경우에, 열기전력 발생기 및 그 배선을 그대로 칩 상에 남겨둔 채로 후속 제조 단계로 진행할 수 있다. 따라서, 효과적으로 검사 및 제조를 실행할 수 있다.

칩의 내부에 전술한 텅빈 영역을 갖는 경우에, 더 효과적으로 측정할 수 있다. 즉, 열기전력 발생기가 통상의 제조 단계들에 부가하여 제공되는 추가 단계에서 형성되지 않는다. 대신에, 열기전력 발생기가 통상의 제조 단계의 일부로서 텅빈 영역 내에 형성되고, 그런 후, 배선이 연장되어 단락 결함 (42) 을 검출해야 하는 배선 (예컨대, 도 12 에 도시된 제 1 층 배선들 (34a, 34b) ) 과 접속된다. 그러한 측정에 따라서, 열기전력 발생기의 형성이 통상의 제조 단계에 의해 완료될 수 있다. 따라서, 열기전력 발생기 등의 형성에 대한 추가 비용이 필요하지 않는 검사를 실행할 수 있다. 또한, 상기 측정의 상세한 설명은 하기에 주어진다.

TEG (Test Element Groups : 테스트 전용 구조) 구조의 반도체 장치 칩의 경우에, 전술한 측정 (들) 을 자유롭게 이용할 수 있다.

통상적으로, TEG 구조의 반도체 칩에 전기검사를 실행하기 위해, 반도체 칩에는 프로빙용 프로빙 패드 또는 본딩 배선들을 이용하여 전기 전류가 추출되는 본딩 패드들이 설치되어 있다.

본 예에 따르면, 열기전력 발생기가 반도체 칩 내에 형성되어, 자기장 검출기 (5) 가 레이저빔의 조사에 의해 발생하는 열기전력 전류를 검출한다. 따라서, 본 예는 프로빙 패드 또는 본딩 패드들을 이용하지 않고, TEG 구조 상에 전기 테스트를 실행할 수 있다. 즉, 본딩 패드들을 형성하지 않고, 반도체 칩에 검사를 실행할 수 있다. 또한, 본 예는 프로빙에 대한 수동 동작을 요구하지 않는다. 따라서, 검사 단계수를 감소시킬 수 있다. 따라서, 반도체 장치의 제조 비용을 절감할 수 있다. 또한, 반도체 장치의 제조 시간을 현저하게 단축시킬 수 있다.

또한, 열기전력 발생기 (21) 를 포함한 단일 반도체 장치 칩을 독립적으로 제공할 수 있으며, 또는 그러한 반도체 장치 칩을 웨이퍼 상에 형성할 수 있다. 어떠한 경우에도, 열기전력 발생기를 이용함으로써 단락 결함 (42) 을 검출할 수 있다. 따라서, 본 예는 그것이 독립적으로 제공되거나, 웨이퍼 상에 형성되는 상태에 제한될 필요가 없다.

다음에는, 실시예 B 의 예 2 에 따라 설계된 반도체 장치 웨이퍼 (44) 상에 실행된 비파괴 검사에 대한 설명이 주어진다.

비파괴 검사는 도 2 에 도시된 전술한 비피괴 검사 장치 (302) 와 유사한 비파괴 검사 장치 (104) 에 의해 실행되며, 이러한 비파괴 검사 장치 (104) 에서 반도체 장치 칩 (4) 은 반도체 장치 웨이퍼 (44) 로 대체되어 있다. 특히, 도 13a 는 반도체 장치 웨이퍼 (44) 의 피검사 영역을 도시한 부분 확대 단면도이고, 도 13b 는 반도체 장치 웨이퍼 (44) 의 선택된 부분들을 도시한 부분 확대 평면도이다.

이제, 검사대상인 반도체 장치 웨이퍼 (44) 의 구성에 대한 설명이 도 13a및 13b 를 참조하여 주어진다. 반도체 장치 웨이퍼 (44) 는 도 12 의 전술한 반도체 장치 웨이퍼 (40) 와 거의 유사하기 때문에, 동일한 부분은 동일 도면 부호로 표시되고, 따라서 그 설명은 생략된다. 따라서, 반도체 장치 웨이퍼 (44) 의 구성은 주로 웨이퍼 (44) 와 웨이퍼 (40) 의 차이점에 대해 설명될 것이다.

본 예는 파장이 1.3 ㎛ (또는 1300 ㎚) 인 레이저빔 (53) 을 이용한다. 이 레이저빔 (53) 은 반도체 장치 웨이퍼 (44) 의 후면 (4f) 상에 입사된다.

도 13a 및 13b 에 도시된 바와 같이, 열기전력 발생기 (21) 가 제 1 층 배선 (34b) 과 수직 방향으로 겹치지 않기 위해서 배선 (20a) 의 중앙 위치에서 이동됨으로써, 웨이퍼 (44) 의 후면 상에 조사된 레이저빔 (53) 은 열기전력 발생기 (21) 에 도달할 수 있다.

또한, 열기전력 발생기 (21) 의 형성을 위한 배선 (20a) 의 폭이 제 1 층 배선 (34b) 에 비해 폭이 넓어진다. 이유는 하기에 설명된다.

파장이 1300 ㎚ 인 레이저의 사용에 대해 보충 설명이 주어진다.

공간 분해능을 결정하는 레이저빔의 직경들은 대물 렌즈를 적합하게 선택함으로써 넓은 범위에서 선택될 수 있다. 그러나, 최소 직경은 회절 한계로 인해 파장 정도로 제한된다.

광학 시스템에 공집점기능 (common focusing function) 을 제공하거나, NA 가 큰 대물 렌즈를 이용함으로써, 주사 레이저 현미경상 (scan laser microphotograph) 의 공간 분해능을 향상시킬 수 있다. 예를 들어, 633 ㎚ 의 레이저에서는 400 ㎚ 정도의 분해능을, 1300 ㎚ 의 레이저에서는 800 ㎚ 정도의 분해능을 용이하게 실현할 수 있다.

반도체 장치 웨이퍼의 후면 상에 레이저빔을 조사시킴으로써 생성되는 주사 레이저 현미경상을 위한 공간 분해능을 1300 ㎚ 의 레이저가 충분히 제공할 수 없는 경우에, 웨이퍼의 두께를 감소시켜 레이저빔의 감쇄를 억제시킴으로써 단파장의 다른 레이저를 이용할 수 있다.

예를 들어, 633 ㎚ 의 파장의 레이저는 두께가 15 ㎛ 까지 감소된 웨이퍼를 60 % 의 투과율로 투과할 수 있다. 따라서, 웨이퍼의 후면 상에 레이저빔을 조사시킴으로써 높은 공간분해능의 주사 레이저 현미경상을 얻을 수 있다.

그러나, 웨이퍼의 두께가 감소되지 않은 경우에도, 주사 자기장 화상을 생성하기 위해 장파장의 레이저를 이용하는 것이 필요하다. 즉, OBIC 전류가 노이즈를 유발시키는 구조로 웨이퍼가 구성된 경우에, 즉, 전류 경로가 배선들만을 이용하여 구성되지 않고 실리콘부를 포함하여 구성된 경우에, OBIC 전류의 발생을 방지하기 위해 장파장의 레이저빔 조사에 의해 자기장이 유도되어야 하며, 따라서 주사 자기장 화상은 그러한 자기장을 검출함으로써 얻어져야 한다.

다음은, 레이저빔 (53) 에 의해 후면이 조사되는 반도체 장치 웨이퍼 (44) 의 동작에 대한 설명을 도 13b 를 참조하여 설명한다.

예 2 의 반도체 장치 웨이퍼 (44) 는 배선 (20a) 의 폭이 도 13b 에 도시된 바와 같이 넓혀지도록 설계된다. 이유는 하기에 설명된다.

도 12 의 전술한 예 1 과 유사하게, 레이저빔 (53) 이 열기전력 발생기 (21) 상에 조사될 때, 열기전력 전류가 발생되어 폐쇄회로 내의 하기와 같은 전류 경로를 따라서 흐른다.

열기전력 발생기 (21) - 배선 (20a) - 비아 (35a) - 단락 결함 (42) - 제 1 층 배선 (34b) - 비아 (35b) - 배선 (20a) - 열기전력 발생기 (21) .

도 13a 및 13b 에서, 전류 경로는 2 개의 경로, 즉, 제 1 층 배선 (34b) 과 관련된 전류 경로 (611) 및 배선 (20a) 와 관련된 전류 경로 (612) 로 분류된다.

전류 경로 (611) 는 상대적으로 폭이 좁아서, 이 전류에 의해 유도된 자기장은 배선 (34b) 를 따라 국부적으로 존재한다.

대조적으로, 전류 경로 (612) 는 상대적으로 넓은 영역에 분포되어, 이 전류에 의해 유도된 자기장은 넓은 영역 내에 확산되어 있다.

이 전류 경로 (611) 에 의해 유도된 자기장의 방향은 폐쇄회로 외부의 전류 경로 (612) 에 의해 유도된 자기장의 방향과 반대이며, 따라서 이러한 자기장들은 서로 상쇄된다. 그러나, 이러한 자기장들은 분포 영역들이 서로 다르기 때문에, 서로 그렇게 많이 상쇄되지는 않는다.

또한, 단락 결함 (42) 이 검출되어야 하는 배선의 폭이 좁지 않고 넓으면, 예 2 와는 반대로 배선 (20a) 의 폭을 감소시키는 것이 바람직하다.

다음은, 열기전력 발생기 (21) 의 구체예에 대한 설명이 주어진다.

본 발명가가 과거에 수행한 실험 결과에 따르면, 부분적으로 그 폭을 감소시켜 열기전력 발생기 (21) 를 형성한 배선 (20a) 으로서 TiSi 배선을 이용하는 것이 바람직하다.

왜냐하면, TiSi 재료는 큰 열전능을 갖기 때문이다. 또한, 부분적으로TiSi 배선의 폭을 감소시킴으로써 형성되고, 열전도성이 저하된 얇은 부분을 형성할 수 있다. 레이저빔 (53) 을 그러한 TiSi 배선의 얇은 부분 상에 조사시킴으로써 큰 온도 구배와, 얇은 부분의 좌측 및 우측 사이의 온도 구배의 불균형을, 용이하게 실현할 수 있다. 결과적으로, 열기전력 전류를 발생시키는 큰 열기전력을 일시적으로 발생시킬 수 있다.

본 발명가는 하기와 같이 실험을 수행한다.

직경이 0.4 ㎛ 인 레이저빔이, 3 ㎽ 정도의 조사 파워로, TiSi 배선으로 제조된 열기전력 발생기 (21) 상에 조사된다. 실험 결과는 열기전력으로 인해 10 ㎷ 정도의 전압이 발생되는 것을 보여주었다.

상기 전압치는 고온 SQUID 에 의해 검출될 수 있는 자기장을 유도하기에 충분한 양의 전류를 발생시킬 수 있다.

상기 예에서, 열기전력 발생기 (21) 는 배선 (20a) 의 필수 구성 요소로서 형성된다. 대신에, 열기전력 발생기 (21) 및 열기전력 발생기 (21) 를 검사대상과 연결시키기 위한 배선을 각각 상이한 재료로 형성할 수 있다.

다음은, 실시예 B 의 예 3 에 따른 반도체 장치 웨이퍼 (46) 에 대한 설명이 도 14a 및 14b 를 참조하여 주어질 것이다. 특히, 도 14a 는 비파괴 검사대상인 반도체 장치 칩을 포함하는 반도체 장치 웨이퍼 (46) 의 구성을 도시한 부분 확대 단면도이다. 또한, 도 14b 는 반도체 장치 웨이퍼 (46) 의 선택된 부분들을 도시한 부분 확대 평면도이다.

또한, 전술한 비파괴 검사 장치 (104) 를 이용하여 반도체 장치 웨이퍼 (46)상에 비파괴 검사가 실행된다.

예 3 의 반도체 장치 웨이퍼 (46) 에서는, 제 1 층 배선 (34c) 이 제 1 층 배선 (34a) 과 분리되어 배치된 제 1 층 배선 (34b) 과 거의 평행하게 배치되는 것으로 특징된다. 배선들 (34b 및 34c) 사이에 소정의 간격이 배치된다.

단락 결함 (42) 은 제 1 층 배선들 (34b 및 34c) 사이에 배치된다. 단락 결함 (42) 을 검출하기 위해서, 도 14a 및 14b 에서 도시된 바와 같이, 열기전력 발생기가 배선들 (34b, 34c) 의 단부 근처에 배치된다. 특히, 열기전력 발생기 (21) 형성용 2 개의 배선들 (20) 은 절연층 (32) 을 경유하여 제 1 층 배선들 (34b, 34c) 의 단부들 상에 각각 형성된다. 그런 후, 열기전력 발생기 (21) 는 그로 인해 접속될 2 개의 배선들 (20) 사이에 형성된다. 비아들 (35b, 35c) 은 제 1 층 배선들 (34b, 34c) 의 단부의 상면 상에 각각 설치된다. 비아들 (35b, 35c) 의 상단은 배선들 (20) 의 하면과 각각 접속된다.

반도체 장치 웨이퍼 (46) 는, 예를 들어, 단락 결함 (42) 이 열기전력 발생기 (21) 와 반대쪽인 제 1 층 배선들 (34b, 34c) 의 다른 단부에 존재하는 것을 보여준다. 이러한 경우에, 레이저빔 (53) 이 열기전력 발생기 (21) 상에 조사될 때, 전류가 발생되어 화살표 (61) 로 도시된 전류 경로를 따라서 흐른다.

자기장 검출기는 화상 처리를 실행하는 전류를 검출하여, 단락 결함 (42) 에 대해 주사 자기장 화상을 생성할 수 있다. 따라서, 예 3 은 일정 간격으로 나란히 배치된 2 개의 배선들의 폭 방향으로 길게 연장된 단락 결함 (42) 을 효과적으로 검출할 수 있다. 따라서, 예 3 은 전술한 예 1 과 유사한 효과를 얻을 수 있다.

또한, 예 3 은 웨이퍼 표면과 평행한 평면 상에 형성된 폐쇄회로 내에 전류가 흐르는 것으로 특징된다. 따라서, 자기장이 유도되어 수직 방향으로 확산된다. 그러한 자기장은 외부 장치에 의해 용이하게 검출될 수 있다. 전술한 예 2 와 상이한 예 3 은 예컨대 배선의 폭을 고려한 구조의 변형을 요구하지 않는다.

또한, 예 3 은 도 14b 에서 도시된 바와 같이, 열기전력 발생기 (21) 가 배선들 (34b, 34c) 사이의 갭 내에 배치되는 것으로 특징된다. 이러한 이유로, 레이저빔 (53) 을 도 14a 에서 도시된 바와 같이 반도체 장치 웨이퍼 (46) 의 후면 상에 조사시킬 수 있다.

다음은, 실시예 B 의 예 4 에 따른 반도체 장치 웨이퍼 (48) 에 대한 설명이 도 15a 및 15b 를 참조하여 주어진다. 특히, 도 15a 는 비파괴 검사대상인 반도체 장치 칩을 포함하는 반도체 장치 웨이퍼 (48) 의 구성을 도시한 부분 확대 단면도이다. 또한, 도 15b 는 반도체 장치 웨이퍼 (48) 의 선택된 부분들을 도시한 부분 확대 평면도이다.

또한, 예컨대 전술한 비파괴 검사 장치 (104) 를 이용함으로써 반도체 장치 웨이퍼 (48) 상에 비파괴 검사를 실행한다.

전술한 예 2 와는 상이한 예 4 의 반도체 장치 웨이퍼 (48) 는 기판 (31) 내에 상이한 확산층들과 접속되도록 제 1 층 배선 (34b) 이 설치되어 제 1 층 배선 (34b) 및 그 상층 배선 사이에 형성된 접속을 위한 비아가 설치되지 않는 것으로특징된다. 확산층들 사이에 접속을 형성하기 위해, 이 확산층들과 접속될 접촉부들 (33) 이 제 1 층 배선 (34b) 의 단부들 밑에 형성된다.

제 1 층 배선 (34b) 및 그 상층 배선 사이의 접속을 위한 비아가 설치되지 않는 예 4 에서, 검사용 비아 (305) 가 예컨대 제 1 층 배선 (34b) 의 한 단부의 상면 상에 형성된다. 예 4 에서 그러한 검사용 비아 (305) 를 형성함으로써, 전술한 예 2 의 반도체 장치 웨이퍼 (44) 와 거의 대등한 구성을 형성할 수 있다. 결과적으로, 예 4 는 예 2 와 유사한 검사를 실행함으로써 예 2 와 유사한 효과를 제공할 수 있다.

또한, 상층 배선에 영향을 미치지 않는 위치에 검사용 비아 (305) 를 형성하는 것이 필요하다. 따라서, 검사가 완료된 후 및 열기전력 발생기 (21) 및 배선 (20) 이 반도체 장치 웨이퍼 (48) 로부터 제거된 후에 상층 배선이 형성된 경우에도, 검사용 비아 (305) 는 상층 배선과 접속될 수 없다. 즉, 선택된 위치에서 검사용 비아 (305) 의 형성은 반도체 장치의 원래 기능에 악영향을 미치지 않는다.

다음은, 실시예 B 의 예 5 에 따른 반도체 장치 웨이퍼 (50) 에 대한 설명이 도 16a 및 16b 를 참조하여 주어진다.

도 16a 는 비파괴 검사대상인 반도체 장치 칩을 포함하는 반도체 장치 웨이퍼 (50) 의 구성을 도시한 부분 확대 단면도이다. 또한 도 16b 는 반도체 장치 웨이퍼 (50) 의 선택된 부분을 도시한 부분 확대 평면도이다.

또한, 예컨대 비파괴 검사 장치 (104) 를 이용함으로써 반도체 장치 웨이퍼(50) 상에 비파괴 검사가 실행된다.

예 5 의 반도체 장치 웨이퍼 (50) 에서, 열기전력 발생기 (21) 및 그 배선 (20) 이 제조공정에 따라서 제 1 층 배선 (34) 과 동일층 내에 형성된다. 배선들 (20) 및 열기전력 발생기 (21) 의 형성에 사용된 재료로는 전술한 TiSi 재료를 사용하는 것이 바람직하다.

검사대상에 해당하는 배선은 제 2 층 배선이다. 특히, 2 개의 제 2 층 배선들 (36a, 36b) 이 절연층 (32) 을 경유하여 제 1 층 배선 (34) 위에 형성된다. 여기서, 제 2 층 배선들 (36a, 36b) 은 동일 레벨에 배치되고, 서로 거의 평행하게 연장된다. 또한, 제 2 층 배선들 (36a, 36b) 은 도 16a, 16b 에서 좌향으로 더 연장된다. 원래 기능을 달성하기 위하여, 이 두 개의 배선들 (36a, 36b) 은 서로 전기적으로 절연되어 있다.

도 16b 에서 도시된 바와 같이, 열기전력 발생기 (21) 는 제 2 층 배선들 (36a, 36b) 사이에 배치된다. 배선들 (20) 은, 열기전력 발생기 (21) 가 사이에 개재된 배선들 (36a, 36b) 사이에서 연장된다.

검사용 비아들 (305a, 305b) 은 배선들 (20) 상에 각각 설치된다. 검사용 비아들 (305a, 305b) 상에, 검사 배선들 (36c, 36d) 이 제 2 층 배선들 (36a, 36b) 과 동일 제조공정에 따라서 형성된다. 검사 배선들 (36c, 36d) 은 서로 특정 거리 간격으로 분리되어 배치되고, 제 2 층 배선들 (36a, 36b) 을 향해 각각 연장된다. 검사 배선들 (36c, 36d) 의 하면이, 상기 열기전력 발생기 (21) 인 단부 주변에서, 검사용 비아들 (305a, 305b) 의 상면과 각각 접속된다.

제 2 층 배선들의 형성 후에, 절연층 (32) 이 더 형성된다. 또한, 4 개의 검사용 비아들이 형성되어, 제 2 층 배선들 (36a, 36b) 및 검사 배선들 (36c, 36d) 상의 절연층 (32) 을 각각 관통한다. 특히, 검사용 비아들 (305d, 305e) 은 제 2 층 배선들 (36a, 36b) 의 단부들 상에 각각 형성되고, 검사용 비아들 (305c, 305f) 은 배선들 (36a, 36b) 과 인접한 검사 배선들 (36c, 36d) 의 단부들 상에 각각 형성된다.

절연층 (32) 의 표면 상에 검사 배선들 (37a, 37b) 이 서로 거의 평행하게 형성된다. 즉, 검사 배선 (37b) 이 형성되어, 검사용 비아들 (305d, 305c) 사이에 전기접속을 형성하고, 검사 배선 (37a) 이 형성되어, 검사용 비아들 (305e, 305f) 사이에 전기접속을 형성한다.

반도체 장치 웨이퍼 (50) 는 제 2 층 배선들 (36a, 36b) 사이에 있는 단락 결함 (42) 을 갖는다. 이러한 경우에, 레이저빔 (53) 이 반도체 장치 웨이퍼 (50) 의 후면으로부터 열기전력 발생기 (21) 를 향해 조사될 때, 전류가 유도되어, 화살표 (61) 로 표시된 전류 경로를 따라서 폐쇄회로로 흐르고, 따라서 자기장이 유도된다. 따라서, 그러한 자기장을 검출함으로써, 단락 결함 (42) 에 대해 주사 자기장 화상을 생성할 수 있다. 따라서, 예 5 는 전술한 예 1 과 동일한 효과를 제공할 수 있다.

또한, 예 5 는, 배선 (20) 및 열기전력 발생기 (21) 가 제 1 층 배선들과 동일 제조공정에 따라서 형성될 수 있고, 검사 배선들 (36c, 36d) 이 제 2 층 배선들과 동일 제조공정에 따라서 형성될 수 있다는 것으로 특징된다. 따라서, 검사용 부품 (예컨대, 배선들) 의 형성에 사용된 추가 제조 단계수의 증가를 최소화시킬 수 있다.

그러나, 예 5 는 검사 배선들 (37a, 37b) 의 형성에 사용되는 추가 제조 단계를 요구한다. 그러한 배선들 (37a, 37b) 은 단순한 구조를 갖는 알루미늄 배선들을 이용하여 형성될 수 있다. 따라서, TiSi 배선이 새로 형성된 배선 (20) 의 형성에 비해서, 전체적으로 제조 단계수의 증가를 최소화시킬 수 있다.

또한, 전술한 검사 배선들 (37a, 37b) 을 제거하는 것은 극히 용이하다. 따라서, 그러한 배선들의 형성 및 제거는 반도체 장치의 원래 기능에 거의 영향을 미치지 않는다.

다음은, 실시예 B 의 예 6 에 따른 반도체 웨이퍼 (52) 에 대한 설명이 도 17a 및 17b 를 참조하여 주어진다.

도 17a 는 비파괴 검사대상인 반도체 장치 칩을 포함하는 반도체 장치 웨이퍼 (52) 의 구성을 도시한 부분 확대 단면도이다. 도 17b 는 반도체 장치 웨이퍼 (52) 의 선택된 부분들을 도시한 부분 확대 평면도이다.

또한, 예컨대 전술한 비파괴 검사 장치 (104) 를 이용함으로써 반도체 장치 웨이퍼 (52) 상에 비파괴 검사가 실행될 수 있다.

전술한 예 5 의 반도체 장치 웨이퍼 (50) 와 상이한 예 6 의 반도체 장치 웨이퍼 (52) 는 검사 배선들이 검사대상인 제 2 층 배선들과 동일층 내에만 형성되는 것으로 특징된다.

반도체 장치 웨이퍼 (52) 에서, 열기전력 발생기 (21) 및 그 배선들 (20) 은그 제조공정에 따라서 제 1 층 배선 (34) 과 동일층에서 형성된다. 그런 후, 전술한 반도체 장치 웨이퍼 (50) 와 같이, 제 2 층 배선들 (36a, 36b) 이 절연층 (32) 을 경유하여 형성된다. 반도체 장치 웨이퍼 (50) 에 비해, 반도체 장치 웨이퍼 (52) 의 제 2 층 배선들 (36a, 36b) 이 더 길게 연장되어, 검사 배선들 (36c, 36d) 로서 기능하는 연장부를 형성한다.

검사 배선들 (36c, 36d) 은 배선들 (20) 위로 연장된다. 따라서, 배선들 (20) 은, 검사용 비아들 (305a, 305b) 에 의해, 검사 배선들 (36c, 36d) 과 각각 접속된다.

반도체 장치 웨이퍼 (52) 에서, 조작원은 전술한 예 2 와 유사하게 실행되는 소정의 검사 과정을 실행한다. 도 19a 및 19b 에서 도시된 바와 같이, 단락 결함 (42) 이 반도체 장치 웨이퍼 (52) 의 제 2 층 배선들 (36a, 36b) 사이에 존재한다고 가정한다. 이러한 경우에, 레이저빔 (53) 이 열기전력 발생기 (21) 상에 조사될 때, 전류가 발생되어 배선들을 경유하여 화살표 61 로 도시된 전류 경로를 따라 흐른다. 따라서, 단락 결함 (42) 을 검출할 수 있다. 결과로서, 예 6 은 전술한 예 1 과 유사한 효과를 제공할 수 있다.

반도체 장치 웨이퍼 (52) 에서, 경계들 (38a, 38b) 은 제 2 층 배선들 (36a, 36b) 및 검사 배선들 (36c, 36d) 사이에 각각 배치된다. 검사 완료 후에, 검사 배선들 (36c, 36d) 은 경계 (38a, 38b) 까지 반도체 장치 웨이퍼 (52) 로부터 제거된다. 결과로서, 반도체 장치 웨이퍼 (52) 는, 각각 도 17a 및 17b 에 대응하는 도 18a 및 18b 에 도시된 바와 같이, 부분적으로 구성이 변경된다.

상술한 바와 같이, 예 6 은, 검사 배선들 (36c, 36d) 이 제 2 층 배선들 (36a, 36b) 로부터 각각 연장된 연장부들로서 형성되는 것으로 특징된다. 따라서 예 6 은 예 5 에 비해 제조 단계들이 매우 단순하다. 또한, 예 6 은 검사 배선들 (36c, 36d) 을 용이하게 제거할 수 있게 한다.

또한, 예 6 은, 검사용으로 사용되는 배선들이 반드시 검사대상인 제 2 층 배선들 (36a, 36b) 상에 형성될 필요가 없다는 것으로 특징된다. 따라서, 제 2 층 배선들 (36a, 36b) 의 형성 완료 후에 즉시 검사를 시작할 수 있다.

도 19a 및 19b 에 도시된 바와 같이, 단락 결함 (42) 을 이용하여 단순 폐쇄회로가 형성되고, 화살표 (61) 로 도시된 단순 전류 경로가 형성된다. 따라서, 폐쇄회로를 관통하여 흐르는 전류에 의해 유도된 자기장을 용이하게 검출할 수 있다. 따라서, 우수한 주사 자기장 화상을 생성할 수 있다.

다음은, 실시예 B 의 예 7 에 따른 반도체 장치 웨이퍼 (54) 에 대한 설명이 도 20a 및 20b 를 참조하여 주어진다. 여기서, 도 20a 는 각각 특정 기능을 갖는 다수의 블럭들을 포함하는 반도체 장치 웨이퍼 (54) 의 레이아웃을 도시한 개념도이고, 도 20b 는 비파괴 검사용으로 반복적으로 사용되는 2 개의 블록들 사이의 전기접속을 도시한 개략도이다.

또한, 비파괴 검사는 예컨대 전술한 비파괴 검사 장치 (102) 를 이용하여 실행된다.

전술한 예들과는 달리 예 7 의 반도체 장치 웨이퍼 (54) 는, 열기전력 발생기 (21) 를 포함한 검사툴 영역 (120) 이 검사대상 배선들 등과 같은 피검사 소자들을 포함한 피검사 영역 (100) 과 무관하게 배치되는 것으로 특징된다.

도 20a 에서 도시된 바와 같이, 각각이 1 개의 피검사 영역 (100) 및 1 개의 검사툴 영역 (120) 의 쌍으로 이루어진 다수의 쌍들이 반도체 장치 웨이퍼 (54) 상에 배치되고, 정렬된다. 도 20b 는 반도체 장치 웨이퍼 (54) 로부터 추출된 피검사 영역 (100) 및 검사툴 영역 (120) 으로 이루어진 쌍을 도시한다. 다수의 열기전력 발생기 (21) 가 검사툴 영역 (120) 내에 형성되고, 다수의 피검사 소자들 (101) 이 피검사 영역 (100) 내에 대응하여 형성된다. 그런 후, 각 열기전력 발생기 (21) 는 검사 배선 (37) 에 의해서 각 피검사 소자 (101) 와 대응하여 접속된다. 또한, 피검사 소자 (101) 는 서로의 주변에 배치된 2 개의 배선들 등과 같은 검사대상들을 포함한다.

따라서, 반도체 장치 웨이퍼 (54) 는 전술한 예 1 과 과정이 유사한 검사의 대상이다. 따라서, 피검사 소자 (101) 내에 포함된 2 개의 배선들 사이에 단락 결함이 있는 경우에, 레이저빔이 열기전력 발생기 (21) 상에 조사될 때, 전류가 발생되어 화살표 (61) 에 의해 표시된 경로를 따라서 배선들을 경유하여 폐쇄회로로 흐른다. 따라서, 단락 결함 (42) 을 검출할 수 있다. 따라서, 예 7 은 전술한 예 1 과 유사한 효과를 제공할 수 있다.

예 5 및 6 에 대해서 이전에 설명한 바와 같이, 열기전력 발생기 (21) 는 최하층 배선 (들) 과 일치되게 형성될 수 있다. 따라서, 게이트 어레이 및 TEG 등과 같이, 텅빈 영역을 비교적 자유롭게 설정할 수 있는 반도체 장치의 설계의 자유도를 어느 정도 얻을 수 있다. 즉, 열기전력 발생기 (21) 을 포함한 검사툴영역 (120) 이 먼저 반도체 장치 웨이퍼 상에 형성되고 나서, 반도체 장치로서 원래의 기능을 갖는 영역인 피검사 영역 (100) 그 후의 필요에 따라서 설계된다.

상술한 바와 같이, 본 예는 전술한 효과 뿐만 아니라, 반도체 장치 웨이퍼 (54) 의 제조 및 설계에 대한 유연성이 증가하는 효과를 제공할 수 있다.

또한, 예 7 은 열기전력 발생기 (21) 가 피검사 소자 (101) 로부터 비교적 분리되어 배치되는 특징을 갖는다. 따라서, 열기전력 발생기 (21) 및 피검사 소자 (101) 사이의 대응 관계가 용이하게 포착될 수 있는 레이아웃을 설치하여, 단락 결함이 존재하는 피검사 소자를 다른 피검사 영역과 용이하게 식별할 수 있도록 하는 것이 바람직하다.

적합한 검사 시스템을 이용함으로써, 400 ㎚ 정도의 위치 인식 정밀도를 얻을 수 있다. 그러한 정밀도로 레이저빔의 조사 위치, 즉 열기전력 발생기 (21) 의 위치를 인식할 수 있다. 따라서, 단락 결함이 실제로 존재하는 피검사 소자 (101) 는, 인식된 열기전력 발생기 (21) 에 기초하여, 식별된다. 이러한 이유 때문에, 열기전력 발생기 (21) 및 피검사 소자 (101) 사이의 대응 관계가 용이하게 포착될 수 있는 레이아웃을 제공하는 것이 바람직하다.

구체적으로는, 도 20b 의 경우에, 열기전력 발생기 (21) 는 우에서 좌로 단순하게 정렬되고, 피검사 소자 (101) 는 좌에서 우로 대응하여 정렬된다. 따라서, 그들 사이의 대응 관계를 명확히 할 수 있다. 그러한 대응 관계 (들) 을 이용하면, 단락 결함이 실제로 존재하는 피검사 소자 (101) 를, 자기장 검출에 의해 인식되는 열기전력 발생기 (21) 에 기초하여, 확실하게 인식할 수 있다.

도 20a 에 도시된 반도체 장치 웨이퍼 (54) 에서, 각각이 열기전력 발생기를 포함하는 검사툴 영역이 피검사 영역들과 관련하여 규칙적으로 배치된다. 그러나, 그러한 영역들이 반드시 규칙적으로 배치되는 것은 아니다. 즉, 웨이퍼의 빈 공간에 응답하여 자유롭게 그들을 배치시킬 수 있다.

상술한 바와 같이, 실시예 B 및 그 예들은 하기와 같은 다양한 효과들을 제공한다.

(1) 열기전력에 기초하여 동작되는 종래의 검사에 의해 검출될 수 없는 단락 결함을 검출할 수 있다.

(2) 반도체 장치의 기판에 대해 비접촉 방식으로 검사를 실행할 수 있다. 따라서, 반도체 장치의 기판 상에 본딩 패드들을 형성하기 전에 검사를 실행할 수 있다.

(3) 결과적으로, 제조의 초기 단계에서, 반도체 장치의 전기적 단락 지점들을 검출할 수 있다. 따라서, 적절한 측정을 신속하게 실행할 수 있다. 따라서, 제품의 수율 및 신뢰성을 현저하게 개선시킬 수 있다.

[C] 실시예 C

도 1a 의 전술한 비파괴 검사 장치를 이용하여, 예컨대 제조 중간 단계인 도 27 에 도시된 반도체 장치 칩 (40) 상에 비파괴 검사를 실행하는 비파괴 검사 방법을 실현한다. 여기서, 반도체 장치 칩 (40) 은 도 1a 에서 원래 도시된 전술한 반도체 장치 칩 (4) 에 비해 가격상승이 감소된다.

비파괴 검사 장치에서, 레이저 (1) 는 레이저광을 발생시키고, 광학 시스템(2) 을 이용하여 조사 범위를 좁혀 레이저빔 (3) 을 발생시킨다. 제조가 종료되지 않는 반도체 장치 칩 (40) 의 후면 (40b) (기판에 해당) 상에 레이저빔 (3) 을 조사한다. 레이저빔 (3) 은 반도체 장치 칩 (40) 표면 (40f) 주변의 배선부에 집중된다. 레이저빔 (3) 을 이용하여, 반도체 장치 칩 (40) 상을 주사한다.

또한, 자기장 검출기 (5) 를 레이저가 조사된 부분, 즉 열기전력이 발생된 부분에 가능하면 인접하게 접근시킴으로써 우수한 자기장 검출 감도를 얻을 수 있다. 이러한 이유로, 레이저 피조사 부분 및 자기장 검출기 (5) 사이의 위치 관계를 고정시킴으로써, 반도체 장치 칩 (40) 상을 주사할 수 있다.

도 27 에서, 절연층 (32) 은 실리콘 기판 (31) 상에 형성된다. 제 1 층 배선 (34) 은 접촉부 (33) 에 의해 실리콘 기판 (31) 과 접속된다. 회로용 비아 (35) 가 형성되어, 제 1 층 배선 (34) 과 전기적으로 접속된다.

도 28 및 29 는 도 27 의 반도체 장치 칩 (40) 에 비해 제조가 더 진행된 반도체 장치 칩의 다른 예들을 도시한다.

특히, 도 28 의 반도체 장치 칩에는 전술한 도 27 의 반도체 장치 칩 (40) 의 소자들 뿐만 아니라, 제 2 층 배선으로서 역할을 하는 금속막 (36) 이 형성되어 있다. 여기서, 금속막 (36) 은 반도체 장치 칩 (40) 의 전표면 상에 형성된다. 도 29 의 반도체 장치 칩은 제조가 더 진행되어, 제 2 층 배선 (37) 의 형성이 완료된다.

각각 제조 중간 단계들인 도 27 내지 29 의 반도체 장치 칩들 각각은 열기전력 발생 결함 (41) 을 포함한다. 레이저빔 (3) 이 열기전력 발생 결함 (41) 상에 조사될 때, 레이저빔 (3) 의 조사 가열로 인해 열기전력 전류가 유도된다. 열기전력 전류로 인해, 과도 전류가 도 27 내지 29 에 화살표 (61) 로 표시된 전류 경로 내의 개방회로를 관통하여 흐른다. 그 결과, 자기장이 폐쇄 회로 주변에 유도된다.

열기전력 전류에 의해서 유도된 자기장이 자기장 검출기 (5) 에 의해서 검출된다. 제어 화상 처리시스템 (106) 은 각 레이저 주사 위치에 응답하여 화상 표시장치 (7) 의 스크린 상에 화상을 표시하도록 하기 위하여 검출된 자기장을 기초로한 휘도를 생성하여 한다. 그러므로, 자기장 분포를 나타내는 주사 자기장 화상을 얻을 수 있다.

주사 자기장 화상이 생성됨과 동시에, 혹은 그 시간과 관련하여, 상기 장치는 주사 레이저 현미경상을 생성하는데, 이 주사 레이저 현미경상은 레이저빔 (3) 을 이동시켜 주사하거나 혹은 반도체 장치 칩 (40) 을 이동시켜 주사하는 것에 응답하여 형성되는 광학적 반사상이다.

그런 후, 일반적인 화상 처리 기능은 주사 레이저 현미경상 상에 주사 자기장 화상을 중첩시키는데 사용되어, 합성 화상이 스크린 상에 표시되도록 한다. 그런 합성 화상을 사용하면, 명암의 콘트라스트가 주사 자기장 화상 내에 나타나는 위치를, 주사 레이저 현미경상 상에서 명확하게 인식할 수 있게 한다. 그러므로, 반도체 장치 칩 내의 열기전력 전류 발생의 원인이 되는 결함의 위치를 인식할 수 있다.

그러나, 전술한 비파괴 검사 방법은, 상기 시스템을 실현하기 위해 많은 비용이 요구되는 단점이 있다. 왜냐하면, 레이저빔 (3) 의 조사 가열에 의해 유도되는 열기전력 전류는 개방회로에서만 흐른다. 상기 전류는 비교적 단시간 동안 개방회로 내에서 흐른다. 이 경우에, 높은 응답속도의 자기장 검출기의 사용이 요구되는데, 결국 그러한 자기장 검출기의 가격이 높기 때문이다.

그러므로, 반도체 집적 회로에 대한 비파괴 검사에 요구되는 과대한 비용을 감소시키는 것이 요구된다.

이제, 비파괴 검사 방법 및 그런 비파괴 검사 방법에 적당한 반도체 장치 칩에 대한 설명이 제공될 것이다.

상술한 도 1a 의 비파괴 검사 장치는, 제조의 중간 단계에 있는, 도 21 에서 도시된 반도체 장치 칩 (50) 내에 결함이 포함되어 있는지 아닌지에 대하여 비파괴 검사를 실행하는데 사용된다. 1300 nm 의 파장을 갖는 레이저빔 (3) 은 처음에 레이저 (1) 에 의해서 생성되며, 광학시스템 (2) 에 의해서 조사 영역으로 좁혀지게 된다. 그러한 레이저빔 (3) 은, 제조의 중간 단계에 있는, 반도체 칩 (50) 의 후면 (50b ; 기판에 대응하는 면) 에 조사된다. 레이저빔 (3) 은 반도체 장치 칩 (50) 의 표면 (50f) 에 인접한 배선 위치 상에 집중된다. 레이저빔 (3) 을 사용하여, 반도체 장치 칩 (50) 상을 주사한다.

다음, 도 21 에 관련하여 반도체 장치 칩 (50) 의 구조에 대하여 설명할 것이다. 절연막 (32) 은 실리콘 기판 (31) 상에 형성된다. 제 1 층 배선 (34) 은 접촉부 (33) 에 의해서 실리콘 기판에 접속된다. 회로용 비아 (35) 와 검사용 비아 (305) 는 제 1 층 배선 (34) 상에 형성된다. 상기 비아 (35 및 305) 는 제 1 층 배선 (34) 의 단부에 개별적으로 접속된다. 제 2 층 배선 형성을 위하여 금속막 (36) 은 비아 (35 및 305) 상의 반도체 장치 칩 (50) 의 전표면 상에 형성된다. 금속막 (36) 은 비아 (35 및 305) 에 전기적으로 접속된다.

도 22a 및 도 22b 에 도시된 바와 같이, 열기전력 발생 결함 (41) 이 반도체 장치 칩 (50) 내에 존재한다고 가정하자. 레이저빔 (3) 이 열기전력 발생 결함 (41) 상에 조사될 때, 열기전력 전류는 레이저빔 (3) 의 조사열에 의해서 유도된다. 열기전력 전류는, 화살표 611 및 612 에 의해서 도시된 전류 경로를 따라서, 제 1 층 배선 (34), 회로용 비아 (35), 검사용 비아 (305) 및 금속막 (36) 으로 구성된 폐쇄회로 내에서 흐른다.

도 22a 및 도 22b 에 도시된 바와 같이, 전류 경로 (611) 의 전류는 제 1 층배선 (34) 에 대응하는 좁은 영역으로 흐르며, 반면 전류 경로 (612) 의 전류는 흘러서 금속막 (36) 의 전체 영역에 대응하는 넓은 영역으로 확산된다. 또한, 제 1 층 배선 (34) 을 흐르는 전류의 방향은 금속막 (36) 을 흐르는 전류의 방향과 반대이다.

전술한 전류에 의해서 유도된 자기장은 자기장 검출기 (5) 에 의해서 검출된다. 그런 후, 제어 화상 처리시스템 (106 ; 도 1a 에 도시된 다음의 제어 화상 처리시스템 (6) 에 대응함) 은 검출된 가기장을 기초로 하여 휘도값을 생성하며, 그 휘도값에 의해서 레이저 주사 위치에 응답하여 화상 표시 장치 (7) 의 스크린 상에 화상을 표시한다. 그러므로 자기장 분포를 나타내는 주사 자기장 화상을 생성할 수 있다.

주사 자기장 화상이 생성됨과 동시에, 혹은 그 시간과 관련하여, 상기 장치는 주사 레이저 현미경상을 생성하며, 상기 주사 레이저 현미경상은 레이저빔 (3) 을 이동시키는 주사와, 반도체 장치칩 (50) 을 이동시키는 주사에 응답하는 광학적 반사상이다.

그런 후, 일반적인 화상 처리 기능은 주사 레이저 현미경상 상에 주사 자기장화상을 중첩시키게 하여, 합성화상을 생성하여 스크린 상에 표시한다. 그러한 합성 화상을 사용하여, 명암 사이의 콘트라스트가, 주사 자기장 화상 내에 나타나는 위치를, 주사 레이저 현미경상 상에서 명확하게 인식할 수 있게 한다. 그러므로, 열기전력 전류 발생의 원인이 되는 결함의 위치를 인식할 수 있다.

전술한 비파괴 검사 방법은 기본적으로 다음과 같이 행해진다.

레이저빔 (3) 은, 제조의 중간 단계에 있는 반도체 장치 칩 (50) 상에 조사된다. 그래서, 레이저빔 (3) 의 조사에 의해서 반도체 장치 칩 (50) 상에 발생하는 열기전력 전류에 의해서 자기장이 유도된다. 자기장 검출기는 자기장의 강도를 검출하고, 그것을 기초로하여, 결함이 반도체 장치 칩 (50) 에 존재하는지 아닌지에 대하여 검사를 실행한다.

전술한 비파괴 검사 방법은 반도체 장치 칩 (50) 에 접속되는 전류변화 검출기를 요구하지 않는다. 그러므로, 검사 작업에서 많은 수의 단계를 감소시킬 수 있으며, 비파괴 검사를 위해 요구되는 비용을 현저하게 감소시킬 수 있다.

또한, 본딩 패드의 형성이 완성되기 이전의 상류 단계에서 검사를 실행할 수 있다. 그래서, 제조의 상류 단계, 즉 종래 기술과 비교하여 부가가치가 상대적으로 적은 단계에서 검사 결과를 피드백할 수 있다.

또한, 회로용 비아 (35) 와 검사용 비아 (305) 가 제 1 배선 (34) 상에 형성된 후에, 제 2 층 배선의 형성을 위한 금속막 (36) 이 형성되도록, 반도체 장치 칩 (50) 을 제조한다. 이것은 자기장의 검출을 편리하게 한다. 그 이유는 아래에서 설명될 것이다.

열기전력에 의해서 발생된 전류는 폐쇄회로 내에서 흐르며, 이 회로는 제 1 층 배선 (34), 회로용 비아 (35), 검사용 비아 (305) 및 금속막 (36) 으로 구성된다. 폐쇄회로 내에서 흐르는 상기 전류는, 개방회로 내에 흐르는 전류와 비교하여, 장시간 동안 흐를 수 있다. 또한, 제 1 층 배선 (34) 의 전류 경로 (611) 는 비교적 폭이 좁고, 그래서 그런 좁은 전류 경로 (611) 를 흐르는 전류에 의해서 유도된 자기장은 제 1 층 배선 (34) 을 따라서 국소적으로 존재하게 된다. 반대로, 금속막 (36) 의 전류 경로 (612) 를 흐르는 전류는 비교적 넓은 범위로 확산되어서, 전류에 의해서 유도된 자기장도 넓은 영역 내에서 분포된다. 제 1 층 배선 (34) 을 흐르는 전류에 의해서 유도된 자기장은 금속막 (36) 을 흐르는 전류에 의해서 유도된 자기장과 역방향이어서, 이들 자기장은 서로 상쇄된다. 그러나, 전술한 바와 같이, 이것은 분포영역이 서로 상이하다. 그러므로, 이들 자기장은 서로 완전하게 상쇄되지 않을 수도 있다.

본 실시예에서는 열기전력 흐름에 의해서 발생된 전류가 폐쇄회로로 흐르도록 설계되어 있기 때문에, 전류의 감쇄 시간을 증가시킬 수도 있다. 또한, 폐쇄회로 내에서 상이한 전류 경로에 따라서 각각 흐르는 전류에 의해서, 상이한 자기장이 유도되지만, 그들은 서로 완전하게 상쇄되지는 않는다. 그러므로, 강도가 높은 자기장을 생성할 수 있다. 따라서, 자기장의 검출이 용이하게 된다. 이것은 반도체 장치의 신뢰성 및 생산성의 개선에 기여한다. 또한, 열기전력 전류에 의해서 유도된 자기장은, 응답속도가 느린 자기장 검출기 즉, 가격이 그렇게 높지 않은 자기장 검출기를 사용하여 검출될 수 있다. 그러므로, 이것은 비파괴 검사에 요구되는 총비용을 감소시킬 수 있다.

도 25 및 도 26 은 제조의 중간 단계에 있는, 반도체 장치 칩의 다른 예를 보여준다. 레이저빔 (3) 은 상술된 반도체 장치 칩의 후면에 조사되며, 열기전력에 의해서 발생된 전류는, 폐쇄회로에 대응되지 않는 제 1 층 배선 (34) 의 전류 경로 (61) 를 따라서 흐른다. 그러므로, 그런 전류는 주로 과도 전류로서 흐르게 되며, 기생 용량 뿐만 아니라 배선 및 열기전력 발생 결함 (41) 의 저항에 의해서 결정된다.

어떤 경우에는, 상기 전류는 극단적으로 짧은 주기 동안 전류 경로 (61) 를 따라서 흐른다. 그런 전류에 의해서 유도된 자기장을 검출하기 위하여는, 응답속도가 매우 빠르며, 가격이 높은 자기장 검출기를 준비할 필요가 있다.

비파괴 검사 방법을 위한 폐쇄회로를 형성하기 위하여, 제조의 중간 단계에 있는 반도체 장치 칩 (50) 에 검사용 비아 (305) 를 설치한다. 여기서, 검사용 비아 (305) 는 제 1 층 배선 (34) 에 접속되지만, 제 2 층 배선에는 접속되지 않는다. 그러므로, 검사용 비아 (305) 는 반도체 장치 칩의 본래의 기능에 (나쁜) 영향을 주지 않는다.

도 23 은 도 21 의 반도체 장치 칩 (50) 의 구조를 보여주며, 이것은 금속막(36) 에 대하여 패터닝이 가해져서 제 2 층 배선 (37) 을 형성한다.

여전히 제조의 중간 단계에 있는 도 23 의 반도체 장치 칩에서, 회로용 비아 (35) 는 제 2 층 배선 (37) 에 접속되고, 이것은 제 1 층 배선 (34) 에 수직하게 배열된다. 회로용 비아 (35) 와는 반대로, 검사용 비아 (305) 는 제 2 층 배선 (37) 에 접속되지 않는다. 그러므로, 검사용 비아는 반도체 장치 칩의 본래의 기능에 (나쁜) 영역을 미치지 않는다.

도 23 의 반도체 장치 칩에서, 회로용 비아 (35) 및 검사용 비아 (305) 는 제 1 층 배선 (34) 의 상이한 단부에 각각 접속된다. 그래서, 전류 경로의 길이를 가능한 한 최대가 되도록 증가시킬 수 있다. 그러므로, 전류 경로를 따라서 흐르는 열기전력 전류에 의해서 유도되는 자기장의 강도를 증가시킬 수 있다. 즉, 자기장의 검출을 좀 더 용이하게 할 수 있다.

본 실시예의 비파괴 검사 방법은, 전표면이 금속막 (36) 으로 도포되어 있으며, 제조의 중간 단계에 있는 반도체 장치 칩 (50) 상에서 실행되도록 설계된다. 그러므로, 전류 경로를 따라서 흐르는 전류에 의해서 유도된 자기장 분포의 범위를 넓게 할 수 있다. 즉, 제 1 층 배선 (34) 의 전류와 제 2 층 배선 (36) 의 전류에 의해서 각각 유도되는 자기장의 분포 영역 사이의 차이를 가능하면 최대로 증가시킬 수 있다. 그러므로, 전체적으로 좀 더 강한 강도의 자기장을 얻을 수 있으며, 자기장의 검출을 좀 더 용이하게 할 수 있다.

본 실시예의 비파괴 검사 방법은 레이저빔을 사용하도록 설계된다. 그래서, 반도체 장치 칩의 결함을 효과적으로 가열할 수 있다. 그러므로, 좋은 감도를 가지고 열기전력을 생성할 수 있다. 따라서, 이것은 반도체 장치의 검사의 정확도를 개선시킨다.

본 실시예는 레이저빔 (3) 의 파장을 1300nm 로 설정한다. 따라서, 노이즈의 원인이 되는, 실리콘 기판 (31) 상의 OBIC 전류의 발생을 피할 수 있다. 그러므로, 이것은 반도체 장치의 검사의 정확도를 좀 더 개선시킬 수 있다.

파장이 1300 nm 인 상기 레이저빔은 실리콘 기판 (31) 을 통하여 투과될 수 있다. 따라서, 반도체 장치 칩의 후면 (기판에 대응함) 상에 레이저빔 (3) 을 조사할 수 있으며, 반도체 장치 칩 (50) 의 표면 (50f) 의 근처에 자기장 검출기 (5) 를 배치할 수 있다. 그러므로, 이것은 자기장의 강도가 높은 위치에서 자기장 검출을 실행할 수 있다. 그러므로, 자기장에 대한 검출 감도를 또한 개선할 수 있다.

다음, 제조의 중간 단계에 있는 도 24 에 도시된 반도체 장치 칩 상에서 실행되는, 비파괴 검사 방법의 또다른 예에 대하여 설명될 것이다.

도 24 의 반도체 장치 칩에서, 두 개의 접촉부 (33a 및 33b) 가 실리콘 기판 (31) 상에 형성된다. 그래서, 제 1 층 배선 (34) 은 접촉부 (33a, 33b) 에 의해서 확산층들 사이에 접속된다. 또한, 도 24 의 반도체 장치 칩에는 금속막 (36) 에 접속된 회로용 비아 (35) 가 설치되지 않는다.

도 24 의 반도체 장치 칩은, 제 1 층 배선 (34) 의 단부에 각각 접속되는 두 개의 검사용 비아 (305a,305b) 를 제공하는 것을 특징으로 한다.

또한, 도 24 의 반도체 장치 칩은 열기전력 발생 결함 (41) 을 포함한다.따라서, 열기전력 발생 결함 (41) 상에 조사된 레이저빔 (3) 의 조사 가열에 의해서 열기전력 전류가 발생된다. 열기전력 전류는, 제 1 층 배선 (34), 검사용 비아 (305a, 305b) 및 금속막 (36) 에 의해서 구성되는 폐쇄회로 내에서 흐른다.

전술한 비파괴 검사 방법과 같이, 본 발명의 비파괴 검사 방법은 반도체 장치 칩의 결함을 검사하도록 설계된다. 따라서, 반도체 장치 칩에 전술한 전류변화 검출기를 접속할 필요가 없다. 그러므로, 검사 작업의 많은 단계와 비용을 현저하게 감소시킬 수 있다.

종래 기술과 비교하여, 부가가치가 적은 제조의 상류 단계에서 검사 결과를 피드백할 수 있다.

또한, 본 비파괴 검사 방법은, 검사용 비아 (305a, 305b) 의 형성 후에 금속막 (36) 이 반도체 장치 칩 상에 형성되도록 설계된다. 따라서, 자기장 검출이 용이하게 된다.

개방회로 내에서 흐르는 전류에 비해, 열기전력 전류는, 제 1 층 배선 (34), 검사용 비아 (305a,305b) 및 금속막 (36) 으로 구성된 폐쇄회로 내에서 장시간 흐른다. 또한, 제 1 층 배선 (34) 의 전류 경로 (611) 는 비교적 좁은 폭을 가져서, 전류 경로 (611) 를 따라서 흐르는 전류에 의해서 유도된 자기장이 제 1 층 배선 (34) 을 따라서 배치된다. 반대로, 금속막 (36) 의 전류 경로 (612) 를 따라서 흐르는 전류는 비교적 넓은 범위의 영역으로 분포되어서, 전류에 의해서 유도된 자기장 또한 넓은 영역으로 분포된다. 제 1 층 배선 (34) 을 흐르는 전류에 의해서 유도된 자기장은 금속막 (36) 을 흐르는 전류에 의해서 유도된 자기장과는방향에 있어서 상이하기 때문에 그들 자기장은 서로 상쇄된다. 그러나, 이들 자기장은, 분포 범위가 다르기 때문에, 완전하게 상쇄되지는 않는다.

열기전력 전류가 폐쇄회로 내에서 흐르기 때문에, 전류의 감쇄 시간을 증가시킬 수 있다. 또한, 상이한 전류 경로를 따라서 폐쇄회로를 관통하여 흐르는 전류들에 의해 유도되는 자기장들은 서로 완전하게 상쇄되지는 않는다. 따라서, 전체적으로 강한 자기장을 생성할 수 있다. 그러므로, 자기장 검출을 용이하게 실행할 수 있는 많은 상황들을 증가시킬 수 있다. 이것은 반도체 장치의 생산성과 신뢰성에서의 개선에 기여한다. 또한, 응답속도가 느리고 가격이 상대적으로 낮은 자기장 검출기를 사용하는 검사가 실행될 수 있다. 그러므로, 검사에 요구되는 총비용이 감소될 수 있다.

또한, 검사용 비아 (305a, 305b) 는 제 1 층 배선 (34) 의 단부에 각각 접속되도록 배치된다. 그래서, 가능한 한 최대가 되도록 전류 경로의 길이를 증가시킬 수 있다. 따라서, 열전기 전류에 의해서 유도된 자기장의 강도를 증가시킬 수 있다. 이것은 자기장 검출을 좀 더 용이하게 한다.

본 비파괴 검사 방법은, 제조의 중간 단계에 있으며, 두 개의 배선층, 즉 제 1 층 배선 및 제 2 층 배선이 설치된 반도체 장치 칩 상에서 실행된다. 물론, 제조의 중간 단계에 있으며 두 층 이상의 배선을 위한 다층구조로 설치된 다른 반도체 장치 칩 상에서 상기 비파괴 검사가 실행될 수도 있다. 간단히 말하면, 본 실시예는 배선층의 수를 반드시 한정하지 않는다.

본 발명의 비파괴 검사 방법은 금속재료로 제조된 제 2 층 배선이 설치된 반도체 장치 칩 상에서 실행된다. 물론, 비파괴 검사는 제 2 층 배선이 실리사이드와 다결정 실리콘 등의 다른 재료로 만들어진 다른 반도체 장치 칩 상에서 실행될 수 있다. 다시 말하면, 본 실시예는 제 2 층 배선에 사용되는 재료를 필연적으로 한정하지는 않는다.

본 실시예는 검사를 위하여 레이저빔을 사용한다. 레이저빔 대신에, 전자빔 혹은 이온빔을 사용할 수 있다.

반도체 장치 칩의 결함을 검출할 가능성을 증가시키기 위하여, 다수의 검사용 비아를 갖는 단일 반도체 장치 칩을 장착하는 것이 바람직하다.

본 발명이 필수적인 특성의 영역을 벗어나지 않는 여러 개의 형태로 실시될 수도 있으며, 따라서, 본 발명의 영역은 전술된 설명 이외에도 첨부된 청구항에 의해서 정의되기 때문에, 본 발명의 실시예와 예들은 실증적인 예이고, 그것으로 한정되지는 않으며, 청구항의 경계 내에서의 변화 혹은 그런 경계와 동등한 것들은 청구항에 의해서 모두 수용된다.

본 발명에서는 결함 주위에 레이저빔을 조사함으로써 생기는 열기전력의 발생에 의한 전류흐름의 지속시간을 연장시킬 수 있는 반도체 장치를 제공한다. 따라서, 자기장의 검출이 용이하게 되며, 반도체 장치 칩의 제조비용을 절감할 수 있게 되어, 반도체 장치의 제조에 있어서 수율 및 신뢰도를 향상시킬 수 있다.

Claims (16)

1. 삭제
2. 삭제
3. 제조 중간 단계의 반도체 집적 회로 상에 빔을 조사시키는 단계,

   상기 빔 조사에 의해 상기 반도체 집적 회로 내에 발생된 열기전력 전류에 의해 유도된 자기장의 강도를 검출하는 단계, 및

   상기 검출된 자기장의 강도에 기초하여 상기 반도체 집적 회로의 결함여부를 검사하는 단계를 구비하는 비파괴 검사 방법으로서,

   상기 반도체 집적 회로는

   기판 (31) 상에 형성된 n ("n" 은 임의로 선택된 정수) 층 배선 (34),

   상기 n 층 배선과, 절연층 (32) 을 경유하여 상기 n 층 배선 위에 형성된 n+1 (37) 층을 접속시키기 위한 회로용 비아 (35),

   n 층 배선과 접속되지만, n+1 층 배선과 접속되지 않는 1 개 이상의 검사용 비아 (305), 및

   상기 n+1 층 배선의 형성에 사용되고, 상기 n 층 배선 영역보다 넓은 상기 반도체 집적 회로의 표면 영역 상에 형성되는 도전막 (36) 을 구비하는 것을 특징으로 하는 비파괴 검사 방법.
4. 제조 중간 단계의 반도체 집적 회로 상에 빔을 조사시키는 단계,

   상기 빔 조사에 의해 상기 반도체 집적 회로 내에 발생된 열기전력 전류에 의해 유도된 자기장의 강도를 검출하는 단계, 및

   상기 검출된 자기장의 강도에 기초하여 상기 반도체 집적 회로의 결함여부를 검사하는 단계를 구비하는 비파괴 검사 방법으로서,

   상기 반도체 집적 회로는

   기판 (31) 상에 형성된 n ("n" 은 임의로 선택된 정수) 층 배선 (34),

   상기 n 층 배선과 접속되지만, 절연층 (32) 을 경유하여 상기 n 층 배선 위에 형성된 n+1 층 배선과 접속되지 않는 2 개 이상의 검사 비아들 (305a, 305b),

   상기 n+1 층 배선의 형성에 사용되고, n 층 배선 영역보다 넓은 상기 반도체 집적 회로의 표면 영역 상에 형성되는 도전막 (36) 을 구비하는 것을 특징으로 하는 비파괴 검사 방법.
5. 제 4 항에 있어서, 상기 n 층 배선의 단부들이 상기 기판 상에 형성된 확산층들과 접속되는 것을 특징으로 하는 비파괴 검사 방법.
6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 검사용 비아가 상기 n 층 배선의 일단과 접속되는 것을 특징으로 하는 비파괴 검사 방법.
7. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 도전막이 제조 중간 단계의 상기 반도체 집적 회로의 전표면 상에 형성되는 것을 특징으로 하는 비파괴 검사 방법.
8. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 빔이 레이저빔에 대응하는 것을 특징으로 하는 비파괴 검사 방법.
9. 제 8 항에 있어서, 상기 레이저빔이 1200 ㎚ 보다 긴 파장을 갖는 것을 특징으로 하는 비파괴 검사 방법.
10. 기판 (31) 상에 형성된 n ("n" 은 임의로 선택된 정수) 층 배선 (34),

    절연층 (32) 을 경유하여 상기 n 층 배선 위에 형성된 n+1 층 배선 (37),

    상기 n 층 배선과 상기 n+1 층 배선을 함께 접속시키기 위한 회로용 비아 (35), 및

    상기 n 층 배선과 접속되지만, 상기 n+1 층 배선과 접속되지 않는, 상기 n 층 배선 상에 형성된 1 개 이상의 검사용 비아 (305) 를 구비하는 것을 특징으로 하는 반도체 집적 회로.
11. 기판 (31) 상에 형성된 n ("n" 은 임의로 선택된 정수) 층 배선 (34) 과,

    절연층 (32) 을 경유하여 상기 n 층 배선 위에 형성된 n+1 층 배선 (37) 과,

    상기 n 층 배선 상에 형성된 2 개 이상의 검사용 비아들 (305a, 305b) 을 구비한 반도체 집적 회로로서,

    상기 검사용 비아들은 상기 n 층 배선과 접속되지만 상기 n+1 층 배선과 접속되지 않고,

    상기 검사용 비아들을 갖는 n 층 배선 상에는 상기 n 층 배선과 상기 n+1 층을 함께 접속시키기 위한 회로용 비아 (35) 가 설치되지 않는 것을 특징으로 하는 반도체 집적 회로.
12. 제 11 항에 있어서, 상기 n 층 배선의 단부들은 상기 기판 상에 형성된 확산층들과 접속되는 것을 특징으로 하는 반도체 집적 회로.
13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 검사용 비아가 상기 n 층 배선의 일단과 접속되는 것을 특징으로 하는 반도체 집적 회로.
14. 실리콘 기판 (31),

    상기 기판 위에 형성된 제 1 층 배선 (34),

    상기 제 1 층 배선과, 상기 기판 상에 형성된 확산층을 접속시키기 위한 접촉부 (33),

    상기 제 1 층 배선의 제 1 단부 상에 형성된 회로용 비아 (35),

    상기 제 1 층 배선의 제 2 단부 상에 형성된 검사용 비아 (305), 및

    상대적으로 넓은 범위의 표면적을 갖고 형성되어, 그 중 선택된 영역이 제 2 층 배선 (37) 의 형성을 위해 사용되는 금속막 (36) 을 구비한 반도체 장치 칩으로서,

    상기 제 1 층 배선의 상기 제 1 단부가 상기 회로용 비아를 경유하여 상기제 2 층 배선의 형성에 대응하는 상기 금속막과 접속되고, 상기 제 1 층 배선의 상기 제 2 단부가 상기 검사용 비아를 경유하여 상기 제 2 층 배선의 형성에 대응하지 않는 상기 금속막과 일시적으로 접속되는 것을 특징으로 하는 반도체 장치 칩.
15. 제 14 항에 있어서, 상기 제 1 층 배선이 티타늄 실리사이드로 제조되는 것을 특징으로 하는 반도체 장치 칩.
16. 제 15 항에 있어서, 상기 제 1 층 배선의 일부가 레이저빔이 조사되는 열기전력 발생 결함 (41) 에 대응하는 것을 특징으로 하는 반도체 장치 칩.