CN101894763B - 一种芯片装配方法 - Google Patents

一种芯片装配方法 Download PDF

Info

Publication number
CN101894763B
CN101894763B CN2009100515539A CN200910051553A CN101894763B CN 101894763 B CN101894763 B CN 101894763B CN 2009100515539 A CN2009100515539 A CN 2009100515539A CN 200910051553 A CN200910051553 A CN 200910051553A CN 101894763 B CN101894763 B CN 101894763B
Authority
CN
China
Prior art keywords
chip
assembling
silicon
mucous membrane
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100515539A
Other languages
English (en)
Other versions
CN101894763A (zh
Inventor
李德君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100515539A priority Critical patent/CN101894763B/zh
Publication of CN101894763A publication Critical patent/CN101894763A/zh
Application granted granted Critical
Publication of CN101894763B publication Critical patent/CN101894763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种芯片装配方法,在硅片测试后利用激光在每个芯片背面的金属膜上刻印芯片标识数码时,也利用激光在芯片背部的金属膜上刻印了一个包含了芯片标识数码的凹下的边界框,使得硅片被划片后,其上的各芯片被剥离粘膜时,芯片背面边界框内的金属膜不会脱离,这样有效减少并可控制金属膜的脱离面积,可保证芯片到底座的导电率,同时也很好的保护了芯片背面标识数码的完整性。

Description

一种芯片装配方法
技术领域
[0001] 本发明涉及半导体制造中的芯片封装领域,特别涉及一种芯片装配方法。 背景技术
[0002] 硅片的集成电路制造工艺完成后,通过电测试的硅片进入集成电路制造过程的后道工序——单个芯片的装配和封装。现有技术中,经过了电测试和拣选的硅片通常会在其背面,在对应于每个芯片的位置,利用激光将代表每个芯片功能、型号的标识数码刻印到硅片背面淀积的金属膜上。此后,进入到将硅片划片的程序。在划片前,将硅片从片架上取出并按正确的方向放到固定在刚性框架的粘膜上。该粘膜的功用为在硅片被分片为小块的芯片时仍能保持整个硅片的完整性。划片后,由于粘膜的粘附作用,硅片仍能够被完整地转移进行装架操作。装架时,每个通过了电测试的合格的芯片被挑选出来,与粘膜剥离,最终被粘贴到底座或者引线框架上。但在上述将芯片与粘膜剥离时,由于粘膜的粘附力量较强,通常会使芯片背面淀积的金属膜的边缘部分脱离,甚至可能会导致激光在该金属膜上刻印好的表明芯片功能、型号的标识数码脱落。请参看图1,图1为现有技术中芯片与粘膜剥离时芯片背面的金属膜脱落情况的示意图,由图1中可见,图中芯片与粘膜的剥离导致了该芯片下方两个角上较大面积的金属膜的脱落(如图中圆圈所标示),且金属膜脱落的形状、大小完全不可控制,使得激光刻印的标识数码也有一部分脱落。这样,金属膜的过多脱落不但影响了芯片到底座的导电率,也影响了芯片标识数码的完整性。
发明内容
[0003] 本发明要解决的技术问题是提供一种芯片装配方法,以解决硅片被划片后,在装架时,将芯片从粘膜剥离时芯片背面的金属膜由于粘膜的粘附力而过多的脱落的问题。
[0004] 为解决上述技术问题,本发明提供一种芯片装配方法,包括:
[0005] 步骤一,在硅片背面对应于每个芯片的位置做标记,并采用凹陷的边界框标出每一个芯片的边界;
[0006] 步骤二,对硅片进行划片,分离出单个芯片;
[0007] 最后,装配所述芯片。
[0008] 可选的,所述步骤一中使用激光在硅片背面淀积的金属膜上做标记。
[0009] 可选的,所述标记是用于标识每个芯片功能、型号的标识数码。
[0010] 可选的,所述步骤一中使用激光在硅片背面淀积的金属膜上刻印出所述凹陷的边界框。
[0011] 可选的,所述步骤二之前还包括:将硅片从片架上取出并按正确的方向放到固定在刚性框架上的粘膜上。
[0012] 可选的,所述步骤二中分离出单个芯片的步骤具体包括:利用粘膜将硅片完整地转移装架,每个通过了电测试的合格的芯片被挑选出来,与粘膜剥离。
[0013] 可选的,所述粘膜为蓝膜或UV膜。[0014] 可选的,装配所述芯片的步骤包括将分离出的芯片粘贴到底座或者引线框架上。
[0015] 可选的,根据对硅片测试后得出的成品率的高低选择对硅片上所有芯片实施步骤一或只对成品芯片实施步骤一。
[0016] 本发明提供的芯片装配方法,由于在硅片测试后利用激光在每个芯片背面的金属膜上刻印芯片标识数码时,也利用激光在芯片背部的金属膜上刻印了一个包含了芯片标识数码的凹下的边界框,使得 硅片被划片后,其上的各芯片被剥离粘膜时,芯片背面凹下的边界框内的金属膜不会脱落,这样有效减少并可控制金属膜的脱落面积,可保证芯片到底座的导电率,同时也很好的保护了芯片背面标识数码的完整性。
附图说明
[0017] 图1是现有技术中芯片与粘膜剥离时芯片背面的金属膜脱落情况的示意图;
[0018] 图2a〜图2b是本发明的芯片装配方法中的激光刻印方法示意图;
[0019] 图3a〜图3e是本发明的芯片装配方法过程示意图;
[0020] 图4是采用本发明所述芯片装配方法后芯片与粘膜剥离时芯片背面的金属膜脱落情况的示意图。
具体实施方式
[0021] 为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
[0022] 本发明的芯片装配方法可被广泛地应用到许多工艺中,下面是通过较佳的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
[0023] 其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,示意图不依一般比例局部放大,不应以此作为对本发明的限定。
[0024] 为清楚说明本发明的实施及利用方法,以下将结合图2a〜图2b和图3a〜图3e 共同对本发明予以说明。
[0025] 请参看图3a〜图3e,图3a〜图3e是本发明的芯片装配方法过程示意图。
[0026] 如图3a所示,完成了集成电路制造工艺的硅片1,进入到了单个芯片的装配工序。 图3a所示的硅片1为已经经过了电测试和拣选的硅片。此后,如图3b所示,在硅片1背面对应于每个芯片的位置做标记,并采用凹陷的边界框标出每一个芯片的边界。作为本发明方法的一种实施例,采用激光5对硅片1上每个芯片的背面进行标记及边界框的刻印。请参看图2a〜图2b,图2a〜图2b是本发明的芯片装配方法中的激光刻印方法示意图。首先, 为清楚区分识别该硅片1上所有芯片的功能、型号,利用激光5将硅片1上每个芯片的标记刻印到硅片1背面对应于每个芯片位置的金属膜上。硅片1上单个芯片4背面被激光刻印好的标记如图2a所示。现有技术中,在每个芯片背面的激光刻印仅限于刻印芯片标记,本发明的激光刻印方法中,如图2b所示,利用激光5在每一个单个芯片4背部的金属膜上还刻印了一个包含了芯片标记的凹陷的边界框6以标出每一个芯片的边界。所述边界框6不能超过单个芯片4的边界,优选略小于单个芯片4的边界,这样在其后芯片与粘膜剥离的过程中可最大程度的保护芯片背面的金属膜,减少其脱落面积。[0027] 完成了激光刻印之后,硅片1进入到划片的程序,分离出单个芯片。在划片前,如图3c所示,将硅片1从片架上取出并按正确的方向放到固定在刚性框架2上的粘膜3上。 粘膜3可为蓝膜或UV膜,所述粘膜3具有极强的粘附力,将硅片1固定于刚性框架2上。经划片后的硅片1如图3d所示,划片时,硅片1虽被分切为单个的芯片,但由于粘膜3并未被完全切割,所以由于粘膜3的粘附作用,硅片1在被分片为小块的芯片后仍能保持整个硅片的完整性。因而,划片后,利用粘膜3,硅片1仍能够被完整地转移进行装架操作。如图!Be 所示,装架时,每个通过了电测试的合格的单个芯片4被挑选出来,与粘膜3剥离,最终被粘贴到底座或者引线框架上,完成对分离出的单个芯片4的装配。
[0028] 在将单个芯片4与粘膜3剥离时,由于粘膜3的粘附力量较强,通常会使单个芯片 4背面淀积的金属膜的边缘部分脱离,但由于图2b中所示的利用激光刻印的凹下的边界框 6的存在,金属膜的脱离将不可能逾越凹下的边界框6,这样很好的保护了单个芯片4背面标识数码的完整性,并可有效减少并控制金属膜的脱落面积,因而也保证了单个芯片4到底座的导电率。
[0029] 本发明所述的芯片装配方法中,可以根据对硅片测试后得出的成品率的高低选择对硅片上所有芯片的背面作标记并采用凹陷的边界框标出每一个芯片的边界或只对成品芯片的背面作标记并采用凹陷的边界框标出每一个芯片的边界。
[0030] 图4为实际操作中采用本发明所述芯片装配方法后芯片与粘膜剥离时芯片背面的金属膜脱落情况的示意图。从图4中可看出,该芯片与粘膜剥离后的标识数码非常完整, 芯片背面金属膜的脱落面积非常小且所脱落之处均在激光刻印的凹下的边界框之外。
[0031] 显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (7)

1. 一种芯片装配方法,包括:步骤一,使用激光在硅片背面淀积的金属膜上对应于每个芯片的位置做标记,并使用激光在硅片背面淀积的金属膜上刻印出标出每一个芯片边界的凹陷的边界框;步骤二,对硅片进行划片,分离出单个芯片;最后,装配所述芯片。
2.如权利要求1所述芯片装配方法,其特征在于,所述标记是用于标识每个芯片功能、 型号的标识数码。
3.如权利要求1所述芯片装配方法,其特征在于,所述步骤二之前还包括:将硅片从片架上取出并按正确的方向放到固定在刚性框架上的粘膜上。
4.如权利要求3所述芯片装配方法,其特征在于,所述步骤二中分离出单个芯片的步骤具体包括:利用粘膜将硅片完整地转移装架,每个通过了电测试的合格的芯片被挑选出来,与粘膜剥离。
5.如权利要求3所述芯片装配方法,其特征在于,所述粘膜为蓝膜或UV膜。
6.如权利要求1所述芯片装配方法,其特征在于,装配所述芯片的步骤包括将分离出的芯片粘贴到底座或者引线框架上。
7.如权利要求1所述芯片装配方法,其特征在于,根据对硅片测试后得出的成品率的高低选择对硅片上所有芯片实施步骤一或只对成品芯片实施步骤一。
CN2009100515539A 2009-05-19 2009-05-19 一种芯片装配方法 Active CN101894763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100515539A CN101894763B (zh) 2009-05-19 2009-05-19 一种芯片装配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100515539A CN101894763B (zh) 2009-05-19 2009-05-19 一种芯片装配方法

Publications (2)

Publication Number Publication Date
CN101894763A CN101894763A (zh) 2010-11-24
CN101894763B true CN101894763B (zh) 2011-09-07

Family

ID=43103915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100515539A Active CN101894763B (zh) 2009-05-19 2009-05-19 一种芯片装配方法

Country Status (1)

Country Link
CN (1) CN101894763B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885342B2 (ja) * 2012-05-07 2016-03-15 アルプス電気株式会社 電子部品モジュールおよびその製造方法
CN110429045B (zh) * 2019-06-10 2021-04-09 福建省福联集成电路有限公司 一种晶圆监控片的管理方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048137A2 (de) * 1998-03-14 1999-09-23 Michael Stromberg Verfahren und vorrichtung zum behandeln von wafern mit bauelementen beim abdünnen des wafers und beim vereinzeln der bauelemente
CN1249535A (zh) * 1998-09-28 2000-04-05 日本电气株式会社 用于非破坏性的检查半导体器件的装置和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048137A2 (de) * 1998-03-14 1999-09-23 Michael Stromberg Verfahren und vorrichtung zum behandeln von wafern mit bauelementen beim abdünnen des wafers und beim vereinzeln der bauelemente
CN1249535A (zh) * 1998-09-28 2000-04-05 日本电气株式会社 用于非破坏性的检查半导体器件的装置和方法

Also Published As

Publication number Publication date
CN101894763A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
CN107650484A (zh) 膜层的贴附方法、显示面板和显示装置的制作方法
JP4879702B2 (ja) ダイソート用シートおよび接着剤層を有するチップの移送方法
CN100530593C (zh) 切割晶圆的方法
TW200901365A (en) Method for making a chip with bonding agent
CN101335191A (zh) 半导体集成电路装置的制造方法
CN106531647B (zh) 一种扇出型芯片的封装结构及其封装方法
CN202979485U (zh) 软性线路板表面贴装工艺及其使用的磁性治具和钢网
CN101894763B (zh) 一种芯片装配方法
CN106450043A (zh) 一种有机发光显示面板的制程方法
CN103295893A (zh) 一种晶圆级微组装工艺
US20130264686A1 (en) Semiconductor wafer processing
KR101503151B1 (ko) 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
TW201207922A (en) Method for manufacturing semiconductor device
US9530680B2 (en) Method of fabricating semiconductor package, semiconductor chip supporting carrier and chip mounting device
US7592236B2 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
EP1503412A3 (en) Semiconductor device and manufacturing method of the same
WO2018063744A1 (en) Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
JP2010140957A (ja) 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
CN105374773A (zh) Mcsp功率半导体器件及制备方法
JP2006269490A (ja) ウェーハ識別方法および半導体装置の製造方法
JP2004063799A (ja) 半導体装置の製造方法
CN103107098A (zh) 先进方形扁平无引脚的封装方法及其封装结构
CN110729203B (zh) 一种敞开式心电图感应器封装工艺
US20100261337A1 (en) Method for manufacturing dies formed with a dielectric layer
TWI310582B (en) Method for laser marking on a wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant