JPH04312942A - Ｏｂｉｃ電流検出方法 - Google Patents
Ｏｂｉｃ電流検出方法Info
- Publication number
- JPH04312942A JPH04312942A JP6023691A JP6023691A JPH04312942A JP H04312942 A JPH04312942 A JP H04312942A JP 6023691 A JP6023691 A JP 6023691A JP 6023691 A JP6023691 A JP 6023691A JP H04312942 A JPH04312942 A JP H04312942A
- Authority
- JP
- Japan
- Prior art keywords
- current
- substrate
- semiconductor substrate
- obic
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 230000005684 electric field Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000001443 photoexcitation Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 24
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 23
- 238000004458 analytical method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの試験
故障解析技術、特にＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａ
ｍＩｎｄｕｃｅｄ Ｃｏｎｄｕｃｔｉｖｉｔｙ）電流検
出方法に関するものである。
故障解析技術、特にＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａ
ｍＩｎｄｕｃｅｄ Ｃｏｎｄｕｃｔｉｖｉｔｙ）電流検
出方法に関するものである。
【０００２】
【従来の技術】半導体デバイスの製造工程中および製造
完了後の各種試験によって、不良と判定された製品の不
良解析を実施することは、製造歩留り，品質の向上を図
るうえで必須である。この不良解析の一般的な手順は次
の通りである。まず、電気的解析により不良発生の原因
となる半導体チップ上のポイントを見つける。次に、エ
ッチングによる配線金属，層間絶縁膜等の除去や、集束
イオンビ−ムによる断面開孔を行い、この不良発生の原
因となるポイントの電子顕微鏡観察等を行う。これによ
り、不良発生の原因を見つけ出す。ここで、最近の複雑
化，高密度化された半導体デバイスでは、特に最初のス
テップである電気的解析による不良発生の原因箇所の発
見が重要となる。この電気的解析には種々の手法がある
が、本発明は、半導体デバイス中の電圧印加されたｐｎ
接合部にレ−ザビ−ムを照射することで発生する光励起
電流を測定し、接合欠陥等を発見する手法、いわゆるＯ
ＢＩＣ法に関するものである。
完了後の各種試験によって、不良と判定された製品の不
良解析を実施することは、製造歩留り，品質の向上を図
るうえで必須である。この不良解析の一般的な手順は次
の通りである。まず、電気的解析により不良発生の原因
となる半導体チップ上のポイントを見つける。次に、エ
ッチングによる配線金属，層間絶縁膜等の除去や、集束
イオンビ−ムによる断面開孔を行い、この不良発生の原
因となるポイントの電子顕微鏡観察等を行う。これによ
り、不良発生の原因を見つけ出す。ここで、最近の複雑
化，高密度化された半導体デバイスでは、特に最初のス
テップである電気的解析による不良発生の原因箇所の発
見が重要となる。この電気的解析には種々の手法がある
が、本発明は、半導体デバイス中の電圧印加されたｐｎ
接合部にレ−ザビ−ムを照射することで発生する光励起
電流を測定し、接合欠陥等を発見する手法、いわゆるＯ
ＢＩＣ法に関するものである。
【０００３】図４は従来のＯＢＩＣ電流計７の結線方法
をＣＭＯＳインバ−タの例を用いてチップの断面構造に
より示したものである。また、ここではチップ裏面から
赤外線レ−ザビ−ム１０を照射した場合を示している。
をＣＭＯＳインバ−タの例を用いてチップの断面構造に
より示したものである。また、ここではチップ裏面から
赤外線レ−ザビ−ム１０を照射した場合を示している。
【０００４】次に、図４のＣＭＯＳインバ−タの動作に
ついて説明し、続いてＯＢＩＣ電流の発生原理について
述べる。図４において、ＣＭＯＳインバ−タは、ｎチャ
ネルのＭＩＳトランジスタとｐチャネルのＭＩＳトラン
ジスタからなる。ｎチャネルＭＩＳトランジスタは、ｐ
型半導体基板１表面上に形成されたＬＯＣＯＳ法による
酸化分離膜２で囲まれる領域内に設けられたドレイン電
極のｎ型不純物拡散層３ａ，ソ−ス電極のｎ型不純物拡
散層３ｂと、両者間のｐ型半導体基板１上にゲ−ト誘電
体膜９を介して接続されたゲ−ト電極５ａにより構成さ
れる。さらに、ｐ型半導体基板１上に島状に形成された
ｎ型ウエル１ａ上のドレイン電極のｐ型不純物拡散層４
ｂ，ソ−ス電極のｐ型不純物拡散層４ｃと両者間のｎ型
ウエル１ａ上にゲ−ト誘電体膜９を介して接続されたゲ
−ト電極５ｂより構成される。ゲ−ト電極５ａと５ｂお
よびｎ型不純物拡散槽３ａとｐ型不純物拡散層４ｃとは
それぞれ接続され、入力端子Ｖｉｎと出力端子Ｖｏｕｔ
としている。ｐ型半導体基板１はｐ型不純物拡散層３ｃ
を介して接地され、これにソ−ス電極のｎ型不純物拡散
層３ｂも接続している。一方、ｎ型ウエル１ａは、ｎ型
不純物拡散層４ａを介して電源６に接続され、これにド
レイン電極のｐ型不純物拡散層４ｂも接続されている。 ここで、入力端子Ｖｉｎに負の電圧が印加された場合、
ｐチャネルＭＩＳトランジスタがＯＮし、出力端子Ｖｏ
ｕｔ に電源電圧が現れる。ｎチャネルＭＩＳトランジ
スタはＯＦＦ状態である。したがって、この状態におい
ては、ｎ型不純物拡散層３ａ−ｐ型半導体基板１間の接
合は逆バイアスされ電界が生じる。図４に示すように、
この接合部にｐ型半導体基板１のバンドギャップのエネ
ルギ−より高いエネルギ−の赤外線レ−ザビ−ム１０を
照射すると、これにより発生した電子１１，正孔１２対
が分極し、正孔１２が基板電流となって設置されたｐ型
不純物拡散層３ｃに向かって流れ出す。なお、図４の例
に示した赤外線レ−ザビ−ム１０は、一般にｐ型半導体
基板１の材料に用いられているいシリコンを透過するた
め、赤外線レ−ザビ−ム１０をチップの裏面から照射し
ている。この基板電流がいわゆるＯＢＩＣ電流であって
、図４に示すように、ＯＢＩＣ電流計７を接続すること
によって検出することができる。このＯＢＩＣ電流の検
出により、非測定部の接合部が逆バイアスされているか
どうか、すなわち、ロジックが“Ｈ”であるか“Ｌ”で
あるか、さらにはＯＢＩＣ電流値の微妙な変化を測定す
ることで接合欠陥の有無を判断することができる。
ついて説明し、続いてＯＢＩＣ電流の発生原理について
述べる。図４において、ＣＭＯＳインバ−タは、ｎチャ
ネルのＭＩＳトランジスタとｐチャネルのＭＩＳトラン
ジスタからなる。ｎチャネルＭＩＳトランジスタは、ｐ
型半導体基板１表面上に形成されたＬＯＣＯＳ法による
酸化分離膜２で囲まれる領域内に設けられたドレイン電
極のｎ型不純物拡散層３ａ，ソ−ス電極のｎ型不純物拡
散層３ｂと、両者間のｐ型半導体基板１上にゲ−ト誘電
体膜９を介して接続されたゲ−ト電極５ａにより構成さ
れる。さらに、ｐ型半導体基板１上に島状に形成された
ｎ型ウエル１ａ上のドレイン電極のｐ型不純物拡散層４
ｂ，ソ−ス電極のｐ型不純物拡散層４ｃと両者間のｎ型
ウエル１ａ上にゲ−ト誘電体膜９を介して接続されたゲ
−ト電極５ｂより構成される。ゲ−ト電極５ａと５ｂお
よびｎ型不純物拡散槽３ａとｐ型不純物拡散層４ｃとは
それぞれ接続され、入力端子Ｖｉｎと出力端子Ｖｏｕｔ
としている。ｐ型半導体基板１はｐ型不純物拡散層３ｃ
を介して接地され、これにソ−ス電極のｎ型不純物拡散
層３ｂも接続している。一方、ｎ型ウエル１ａは、ｎ型
不純物拡散層４ａを介して電源６に接続され、これにド
レイン電極のｐ型不純物拡散層４ｂも接続されている。 ここで、入力端子Ｖｉｎに負の電圧が印加された場合、
ｐチャネルＭＩＳトランジスタがＯＮし、出力端子Ｖｏ
ｕｔ に電源電圧が現れる。ｎチャネルＭＩＳトランジ
スタはＯＦＦ状態である。したがって、この状態におい
ては、ｎ型不純物拡散層３ａ−ｐ型半導体基板１間の接
合は逆バイアスされ電界が生じる。図４に示すように、
この接合部にｐ型半導体基板１のバンドギャップのエネ
ルギ−より高いエネルギ−の赤外線レ−ザビ−ム１０を
照射すると、これにより発生した電子１１，正孔１２対
が分極し、正孔１２が基板電流となって設置されたｐ型
不純物拡散層３ｃに向かって流れ出す。なお、図４の例
に示した赤外線レ−ザビ−ム１０は、一般にｐ型半導体
基板１の材料に用いられているいシリコンを透過するた
め、赤外線レ−ザビ−ム１０をチップの裏面から照射し
ている。この基板電流がいわゆるＯＢＩＣ電流であって
、図４に示すように、ＯＢＩＣ電流計７を接続すること
によって検出することができる。このＯＢＩＣ電流の検
出により、非測定部の接合部が逆バイアスされているか
どうか、すなわち、ロジックが“Ｈ”であるか“Ｌ”で
あるか、さらにはＯＢＩＣ電流値の微妙な変化を測定す
ることで接合欠陥の有無を判断することができる。
【０００５】
【発明が解決しようとする課題】従来のＯＢＩＣ電流の
測定では、図４に示すように、ＯＢＩＣ電流計７を接続
していたため、ｐ型半導体基板１の基板抵抗１３によっ
て正孔１２による基板電流が充分に流れないことがあり
、したがって、充分なＯＢＩＣ電流を検出できないこと
があった。
測定では、図４に示すように、ＯＢＩＣ電流計７を接続
していたため、ｐ型半導体基板１の基板抵抗１３によっ
て正孔１２による基板電流が充分に流れないことがあり
、したがって、充分なＯＢＩＣ電流を検出できないこと
があった。
【０００６】本発明は、上記のような問題点を解決する
ためになされたもので、基板抵抗の影響を少なくし、充
分なＯＢＩＣ電流を得ることができる電流検出方法を提
供することを目的とする。
ためになされたもので、基板抵抗の影響を少なくし、充
分なＯＢＩＣ電流を得ることができる電流検出方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るＯＢＩＣ電
流の検出方法は、レ−ザビ−ムを照射しない際の半導体
基板の電位よりも高電位もしくは低電位の可変電位を半
導体基板に印加して、この半導体基板に流れる基板電流
を検出するようにするとともに、レ−ザビ−ムを照射し
ない際の可変電位印加による基板電流に対してレ−ザビ
−ムによるＯＢＩＣ電流の割合が最大になるように可変
電位の値を制御するようにしたものである。
流の検出方法は、レ−ザビ−ムを照射しない際の半導体
基板の電位よりも高電位もしくは低電位の可変電位を半
導体基板に印加して、この半導体基板に流れる基板電流
を検出するようにするとともに、レ−ザビ−ムを照射し
ない際の可変電位印加による基板電流に対してレ−ザビ
−ムによるＯＢＩＣ電流の割合が最大になるように可変
電位の値を制御するようにしたものである。
【０００８】
【作用】本発明におけるＯＢＩＣ電流検出方法は、半導
体基板への可変電位の印加により基板抵抗の影響が少な
くなるような充分なＯＢＩＣ電流が流れる回路環境が作
れるとともに、レ−ザビ−ムを照射しない際の可変電位
印加による基板電流に対して、レ−ザビ−ムによるＯＢ
ＩＣ電流の割合が最大になるように可変電位の値を制御
するようにしたので、基板電流中のＯＢＩＣ電流成分を
より効果的に抽出する条件を得ることができる。
体基板への可変電位の印加により基板抵抗の影響が少な
くなるような充分なＯＢＩＣ電流が流れる回路環境が作
れるとともに、レ−ザビ−ムを照射しない際の可変電位
印加による基板電流に対して、レ−ザビ−ムによるＯＢ
ＩＣ電流の割合が最大になるように可変電位の値を制御
するようにしたので、基板電流中のＯＢＩＣ電流成分を
より効果的に抽出する条件を得ることができる。
【０００９】
【実施例】（実施例１）図１は前記従来技術で示したＣ
ＭＯＳインバ−タと同一のチップ断面構造を示した図で
、動作も全く同一である。電位状態も従来技術で示した
状態と同一としており、ｎ型不純物拡散層３ａ−ｐ型半
導体基板１間の接合は逆バイアスされ電界が生じている
。
ＭＯＳインバ−タと同一のチップ断面構造を示した図で
、動作も全く同一である。電位状態も従来技術で示した
状態と同一としており、ｎ型不純物拡散層３ａ−ｐ型半
導体基板１間の接合は逆バイアスされ電界が生じている
。
【００１０】本発明の一実施例を示す図１では、可変電
位は可変バックバイアス電源８によりＯＢＩＣ電流計７
を介してｐ型半導体基板１に与えられている。ｎ型不純
物拡散層３ａの接合部に赤外線レ−ザビ−ム１０を照射
すると、正孔１２によるＯＢＩＣ電流が基板電流として
流れるが、ここで可変電位を変化させながらこの基板電
流を見ていくと、図３に示すグラフのようになると考え
られる。同図において、ＶＢＢは可変バックバイアス電
源８による可変電位、ＩＯＢＩＣはＯＢＩＣ電流、Ｉｓ
ｕｂ は可変電位（ＶＢＢ）印加により本来の基板電位
とＶＢＢの電位差のため基板抵抗１３により流れる電流
である。すなわち、ＯＢＩＣ電流計７で測定される基板
電流は、目的とする光励起によるＩＯＢＩＣの他にＶＢ
ＢによるＩｓｕｂ の２つの電流成分を含む。
位は可変バックバイアス電源８によりＯＢＩＣ電流計７
を介してｐ型半導体基板１に与えられている。ｎ型不純
物拡散層３ａの接合部に赤外線レ−ザビ−ム１０を照射
すると、正孔１２によるＯＢＩＣ電流が基板電流として
流れるが、ここで可変電位を変化させながらこの基板電
流を見ていくと、図３に示すグラフのようになると考え
られる。同図において、ＶＢＢは可変バックバイアス電
源８による可変電位、ＩＯＢＩＣはＯＢＩＣ電流、Ｉｓ
ｕｂ は可変電位（ＶＢＢ）印加により本来の基板電位
とＶＢＢの電位差のため基板抵抗１３により流れる電流
である。すなわち、ＯＢＩＣ電流計７で測定される基板
電流は、目的とする光励起によるＩＯＢＩＣの他にＶＢ
ＢによるＩｓｕｂ の２つの電流成分を含む。
【００１１】図３において、Ｉｓｕｂ は、ＶＢＢの増
加に伴って上昇していく。しかし、ＩＯＢＩＣは同図に
示すように、最初のＶＢＢの増加に伴って上昇していく
が、ある値からその変化が小さくなると考えられる。す
なわち、接合部の空乏層は電圧（ここではＶＢＢとなる
）の２乗に比例して、この場合、ｐ型半導体基板１の深
い方向に伸びていくが、空乏層中の電界は、最初電圧の
上昇に伴ってｐ型半導体基板１表面の領域が高電界とな
るが、さらに電圧を増加させても、この高電界領域が深
い層まで伸びるのみで、ｐ型半導体基板１表面の電界強
度はさほど変化しない。赤外線レ−ザビ−ム１０は、Ｐ
型半導体基板１の表面部分に焦点が合わせられており、
基板の深い層では、レ−ザ強度が光励起するための臨界
強度に達していないと考えられる。したがって、光励起
電流（ＯＢＩＣ電流）は、ｐ型半導体基板１表面の電界
強度のみで決まり、図３に示すような特性になると考え
られる。
加に伴って上昇していく。しかし、ＩＯＢＩＣは同図に
示すように、最初のＶＢＢの増加に伴って上昇していく
が、ある値からその変化が小さくなると考えられる。す
なわち、接合部の空乏層は電圧（ここではＶＢＢとなる
）の２乗に比例して、この場合、ｐ型半導体基板１の深
い方向に伸びていくが、空乏層中の電界は、最初電圧の
上昇に伴ってｐ型半導体基板１表面の領域が高電界とな
るが、さらに電圧を増加させても、この高電界領域が深
い層まで伸びるのみで、ｐ型半導体基板１表面の電界強
度はさほど変化しない。赤外線レ−ザビ−ム１０は、Ｐ
型半導体基板１の表面部分に焦点が合わせられており、
基板の深い層では、レ−ザ強度が光励起するための臨界
強度に達していないと考えられる。したがって、光励起
電流（ＯＢＩＣ電流）は、ｐ型半導体基板１表面の電界
強度のみで決まり、図３に示すような特性になると考え
られる。
【００１２】以上のようなＩｓｕｂ とＩＯＢＩＣの特
性から、総基板電流に対するＯＢＩＣ電流の割合、すな
わちＩＯＢＩＣ／（Ｉｓｕｂ ＋ＩＯＢＩＣ）は、同図
に示すような上に凸の曲線となり、図中のＡ点のＶＢＢ
の値が最もＯＢＩＣ電流を検出するに適した条件となる
。したがって、このＡ点の値になるように、図１に示し
た可変バックバイアス電源８を制御してやればよい。
性から、総基板電流に対するＯＢＩＣ電流の割合、すな
わちＩＯＢＩＣ／（Ｉｓｕｂ ＋ＩＯＢＩＣ）は、同図
に示すような上に凸の曲線となり、図中のＡ点のＶＢＢ
の値が最もＯＢＩＣ電流を検出するに適した条件となる
。したがって、このＡ点の値になるように、図１に示し
た可変バックバイアス電源８を制御してやればよい。
【００１３】（実施例２）図２は本発明の他の実施例を
示した図で、可変電位の半導体基板への外部からの印加
方法が図１と異なっている。すなわち、可変バックバイ
アス電源８は、ＯＢＩＣ電流計７を介して基板電圧出力
端子のｐ型不純物拡散層３ｄに接続されている。基板電
圧出力端子のｐ型不純物拡散層３ｄの部分を除く、他の
部分のチップの断面構造，動作，電位状態は、前記図１
の実施例１と同一である。この場合も、可変バックバイ
アス電源８を最適化してやることにより、実施例１と同
様の効果を得ることができる。
示した図で、可変電位の半導体基板への外部からの印加
方法が図１と異なっている。すなわち、可変バックバイ
アス電源８は、ＯＢＩＣ電流計７を介して基板電圧出力
端子のｐ型不純物拡散層３ｄに接続されている。基板電
圧出力端子のｐ型不純物拡散層３ｄの部分を除く、他の
部分のチップの断面構造，動作，電位状態は、前記図１
の実施例１と同一である。この場合も、可変バックバイ
アス電源８を最適化してやることにより、実施例１と同
様の効果を得ることができる。
【００１４】（実施例３）図１，図２に示した実施例１
，２では、ｐ型半導体基板１の場合について示したが、
ｎ型半導体基板であってもよく、可変バックバイアス電
源８を負の電圧電源から正の電圧電源に変えてやればよ
く、全く同一の効果を奏する。
，２では、ｐ型半導体基板１の場合について示したが、
ｎ型半導体基板であってもよく、可変バックバイアス電
源８を負の電圧電源から正の電圧電源に変えてやればよ
く、全く同一の効果を奏する。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
半導体基板に外部から可変電位を印加し、この可変電圧
の値を最適化することにより、基板抵抗の影響が少なく
なるような充分なＯＢＩＣ電流を流すことができるとと
もに、基板電流中のＯＢＩＣ電流成分をより効果的に抽
出する条件を得ることができる。
半導体基板に外部から可変電位を印加し、この可変電圧
の値を最適化することにより、基板抵抗の影響が少なく
なるような充分なＯＢＩＣ電流を流すことができるとと
もに、基板電流中のＯＢＩＣ電流成分をより効果的に抽
出する条件を得ることができる。
【図１】本発明の一実施例を示すチップ断面構造を示す
図である。
図である。
【図２】本発明の他の実施例を示すチップ断面構造を示
す図である。
す図である。
【図３】本発明を説明するための特性図である。
【図４】従来の例を示すチップ断面構造図である。
１ ｐ型半導体基板
１ａ ｎ型ウエル
２ 酸化分離膜
３ａ ｎ型不純物拡散層
３ｂ ｎ型不純物拡散層
３ｃ ｐ型不純物拡散層
３ｄ ｐ型不純物拡散層
４ａ ｎ型不純物拡散層
４ｂ ｐ型不純物拡散層
４ｃ ｐ型不純物拡散層
５ａ ゲ−ト電極
５ｂ ゲ−ト電極
６ 電源
７ ＯＢＩＣ電流計
８ 可変バックバイアス電源
９ ゲ−ト誘電体膜
１０ 赤外線レ−ザビ−ム
１１ 電子
１２ 正孔
１３ 基板抵抗
Claims (1)
- 【請求項１】半導体デバイスを構成する半導体材料のバ
ンドギャップエネルギ−より高いエネルギ−のレ−ザビ
−ムを、前記半導体デバイスに照射することにより、前
記半導体デバイス中の電界印加されたｐｎ接合部に発生
する光励起電流を測定する方法において、前記半導体デ
バイスに前記レ−ザビ−ムを照射しない状態時の半導体
基板の電位よりも高電位、もしくは低電位の可変電位を
前記半導体基板に印加し、この可変電位を前記半導体デ
バイスに前記レ−ザビ−ムを照射しない際の前記基板電
流に対する前記レ−ザビ−ムによる前記光励起電流の割
合が最大になるよう制御して前記半導体基板に流れる基
板電流を検出することを特徴とするＯＢＩＣ電流検出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023691A JPH04312942A (ja) | 1991-03-25 | 1991-03-25 | Ｏｂｉｃ電流検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023691A JPH04312942A (ja) | 1991-03-25 | 1991-03-25 | Ｏｂｉｃ電流検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04312942A true JPH04312942A (ja) | 1992-11-04 |
Family
ID=13136336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6023691A Pending JPH04312942A (ja) | 1991-03-25 | 1991-03-25 | Ｏｂｉｃ電流検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04312942A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444895B1 (en) | 1998-09-28 | 2002-09-03 | Nec Corporation | Device and method for nondestructive inspection on semiconductor device |
| JP2009109432A (ja) * | 2007-10-31 | 2009-05-21 | Toyota Motor Corp | 半導体装置の検査方法、及び半導体装置の検査装置 |
| JP2009534827A (ja) * | 2006-04-19 | 2009-09-24 | ユーロピアン エアロノティック ディフェンス アンド スペース カンパニー イーズ フランス | 電子コンポーネントにおけるエネルギー相互作用に対する感度の特徴づけのプロセスおよび装置 |
| JP2009220252A (ja) * | 2008-03-18 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | メカニカル素子およびその振動を制御する方法 |
-
1991
- 1991-03-25 JP JP6023691A patent/JPH04312942A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444895B1 (en) | 1998-09-28 | 2002-09-03 | Nec Corporation | Device and method for nondestructive inspection on semiconductor device |
| US6610918B2 (en) | 1998-09-28 | 2003-08-26 | Nec Electronics Corporation | Device and method for nondestructive inspection on semiconductor device |
| US6759259B2 (en) | 1998-09-28 | 2004-07-06 | Nec Electronics Corporation | Device and method for nondestructive inspection on semiconductor device |
| JP2009534827A (ja) * | 2006-04-19 | 2009-09-24 | ユーロピアン エアロノティック ディフェンス アンド スペース カンパニー イーズ フランス | 電子コンポーネントにおけるエネルギー相互作用に対する感度の特徴づけのプロセスおよび装置 |
| JP2009109432A (ja) * | 2007-10-31 | 2009-05-21 | Toyota Motor Corp | 半導体装置の検査方法、及び半導体装置の検査装置 |
| JP2009220252A (ja) * | 2008-03-18 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | メカニカル素子およびその振動を制御する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schroder | Contactless surface charge semiconductor characterization | |
| JPS5823938B2 (ja) | 集積回路の試験方法 | |
| US4825018A (en) | Voltage detection circuit | |
| JPH04312942A (ja) | Ｏｂｉｃ電流検出方法 | |
| JPH11340293A (ja) | 半導体デバイス中のド―パント不純物濃度の非破壊測定方法 | |
| CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
| Polonsky et al. | Photon emission microscopy of inter/intra chip device performance variations | |
| Hoff et al. | Monitoring plasma damage: A real-time, noncontact approach | |
| JP2001133510A (ja) | 集積回路の検査方法及び集積回路 | |
| US6265729B1 (en) | Method for detecting and characterizing plasma-etch induced damage in an integrated circuit | |
| JP2006511077A (ja) | テスト構造を用いた半導体素子の製造方法 | |
| JPS601861A (ja) | 半導体集積回路装置 | |
| JP2006047294A (ja) | 半導体素子解析方法 | |
| US5130643A (en) | Method for determining the recombination rate of minority carriers at boundary surfaces between semiconductors and other substances | |
| US20050279935A1 (en) | Methodology and apparatus for leakage detection | |
| JP3250158B2 (ja) | Ｐｎ接合のリーク電流の解析方法 | |
| JP5014953B2 (ja) | 半導体素子解析方法 | |
| JP2943399B2 (ja) | 半導体集積回路 | |
| JP2009115459A (ja) | 半導体素子解析装置 | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| US20010050936A1 (en) | Logic determination device for semiconductor integrated device and logic determination method | |
| JPS6126252A (ja) | 半導体装置の検査方法 | |
| Glowacki | Expanding the scope of laser stimulation techniques for functional analysis and reliability of semiconductor devices by in-depth investigation of the optical interaction with the devices | |
| JPH08101250A (ja) | Ｉｃの高温検査方法 | |
| US20020125473A1 (en) | Semiconductor device and method of analyzing same |