JPS5823938B2 - 集積回路の試験方法 - Google Patents

Description

【発明の詳細な説明】 本発明は包括的に云えば集積回路の試験に関し、更に特
定して云えば集積回路内の選択された試験用補助素子へ
電子ビームを照射することによって大規模集積回路を試
験することに関する。

電子ビームを非常に高い精度で位置付ける技法は従来に
おいても多数開発されている。

半導体回路を製造する際にこれらの技法による電子ビー
ムの位置付けを使用しうる。

例えば、電子ビームはマスク上のホトレジストを選択的
に照射するのに用いられ、然る後にマスクは半導体表面
上のホトレジストを露出させるのに用いられる。

より精巧な集積回路においては、半導体構造体のホトレ
ジストを被覆した表面上にパターンを書込むのに電子ビ
ームが実際に用いられる。

然る後に、この半導体構造体はその中に所望の半導体進
積回路を作り上げていくための通常の各種処理を施され
る。

電子ビームを精確に位置付ける技法は月並みな各種各回
路の製造を可能にする。

この利点は半導体回路の製造に際し用いられるハードウ
ェア・マスクのパターンが固定的であるというよりもよ
り一層容易に変更しうるコンピュータ・プログラムによ
って電子ビームの位置付けを制御しうるという事実から
生ずる。

電子ビームを精確に位置付ける能力は又、電子ビームを
位置付ける際に用いられる半導体表面上の位置付は用マ
スクの検出も行う。

例えば、複数の位置付は用バーが電子ビームによって走
査され、その反射電子ビームが、電子ビームを位置付は
用マスクに関して精確に位置付けるため、電子ビーム検
出器によって感知される。

上記の説明から、精確に位置付けられ得る電子ビームが
試験用にも有オＵに用いうるということは当然可能であ
る。

例えば、米国特許第３７６３４２５号には、導電路の電
気的連続性を電子ビームにより試験する非接触式試験性
が開示されている。

米国特許第３７６４８９８号及びこれに引用されている
刊行物も類似の技法を記述している。

後者の米国特許によれば、導電路の少なくとも１端が電
子ビームの衝撃を与えられ、この端での電位が２次放出
による特定のレベルまで上がったのを感知するべく上記
導電路の端に関して近離した関係でコレクタが置かれて
いる。

導電路の連続状態の表示となる電流が該導電路を流れる
。

電子ビームを用いて試験する公知技術はいずれも２次電
子放出の原理を利用しているということに注目されたい
。

これらの公知技術は集積回路内の回路の機能を実際に試
験しうろことまでは示すものとは認め難い。

従って、半導体チップ上の回路密度が上がればコストが
低くなるばかりでなく回路の信頼性が改善されるから回
路密度が上がることは非常に望ましいが、低良品質レベ
ルが障害になって来る。

現在知られている半導体処理技術は回路密度を上げよう
とすれば半導体チップの有効使用率（ｙｉｅｌｄ）は非
常に低下してしまうという状態にある。

チップの有効使用率は写真マスク欠陥、処理欠陥及びシ
リコン結晶固有の欠陥のような各種欠陥に関係する。

チップのコストを低下させようとする１つの試みは上記
各種欠陥を低めることによって有効使用率を改善するこ
とにある。

コストを低下させようとする他の試みは半導体チップ内
に重複した回路を設けることによってチップの有効使用
率を高めることにある。

しかしながら、後者の技法の有する利点は製造中の比較
的に早い時期に実効的に非破壊的な試、験をなすことに
よってのみ達成されうる。

本発明の主たる目的は大規模集積回路内の各機能回路間
の相互接続に先立ってこれらの各機能回路を試験するこ
とにある。

本発明の他の目的は製造中の比較的に早い時期に電気回
路を非破壊的に試験することにある。

本発明の更に他の目的は半導体チップの有効使用率を改
善することにある。

本発明によれば、機能回路例えばナンド論理ゲート毎の
入力及び出力でのモノリシック基体に付加的な（試験用
）回路デバイスが形成される。

これらの付加的な回路デバイスを付設する唯一の目的は
各機能回路に試験を早期になし得さしめることにある。

かくして、機能回路の各入力にキャパシタが設置される
一方、出力にダイオードが設置□される。

入力ノードでの選択されたキャパシタを電子ビームで付
勢すれば電子−正孔対が発止され、電子が一時的に自由
に動きうるようになる。

これらのキャパシタのコン・ダクタンスは若干の抵抗を
含んでもよいが、この抵抗は試験を妨害するほどのもの
ではない。

これらのキャパシタの他方の側は外部においてプローブ
を接触させうる端子パッドへ通じる金属導体へ接続され
ている。

入力側に関してこのような構成されたチップ上の電子ビ
ームによって選択された機能回路へ所望の入カバターン
が直接に供給されることになる。

キャパシタについては上述した構成において、ダイオー
ドは出力ノードと出力端子パッドへ通じる金属導体との
間に接続されている。

ダイオード接合を電子ビームで照射すれば、電子−正孔
対が発生され、逆バイアスされたダイオード内に通常見
出される空乏領域に枯渇したキャリヤが補充される。

これによってダイオードは逆方向において（たとえ常態
においては阻止作用を呈していても）導通させ、機能回
路の出力を検出させる。

この方式で機能回路が試験され、チップ単位の機能形成
用金属の付着に先立って欠陥のある機能回路が見付りす
出される。

かくして、最終製品に使える各種の良品の・業態回路の
みが相互接続され、これによって半導体チップの有効使
用率（ｙｉｅｌｄ）が改善される。

本明細書に開示される試験法は機械的プローブと電子ビ
ームを組合わせた試験法である。

３本の機械的プローブはウェハ内の各回路へ電源線、接
地線及び感知制御線を接続するのに用いられる。

本発明の試験法においては、ウェハ内のいずれの回路も
たった３本のプローブで試験しうる。

大規模集積回路の成る構成を例示する第１図を参照する
ことにする。

複数の機態回路１０，２０゜３０．４０．５０．６０．
７０及び８０が水平トラック１及び１ａと参照される２
本の並行した導体間の適切な位置に置かれている。

これらの水平トラックは本発明の試験に続いて付着され
るのがよいのだが、本発明を説明する都合上水されてい
る。

同様に、垂直トラック（図示せず）は又、引続いて垂直
バス・バーとして付着されるのがよい。

機能回路１０等の各々は半導体チップ即ちウェハ上の成
る機能回路を他の１以上の機能回路を接続するための１
以上の入力及び１以上の出力を有する。

通常、僅かの数の機能回路だけがそのチップ即ちウェハ
以外のウェハから（１次入力として参照される）入力を
受け、又僅かの数の機能回路だけがそのチップ即ちウェ
ハ以外のウェハへ（１次出力として参照される）出力を
発生する。

相互接続導体を付着させることによってこれらの機能回
路間を結ぶ処理がチップ単位の機能形成処理（ｐｅｒｓ
ｏｎａｌ １ｚａｔ １ｏｎ）として参照される。

本発明はこのチップ単位の機能形成処理に先立って、チ
ップ上の各機能回路を試験することにある。

しかしながら、本発明の試験が実施されるときまでには
、各々の機能回路（単位論理ブロックとも称する）は各
人力ノード及び各出力ノードを形成済みであり、然かも
その内部の接続処理も完了しているものとする。

第１図の参照を続けるが、単位論理ブロック１０は１対
の入力及び１つの出力を有するが、これらはいずれも他
のいずれの単位論理フ七ツクへもまだ接続されてはいな
い。

ブロック１０は大地電位２、感知制御線３、及び試験用
電源線４へは接続されている。

フ七ツクの正規の動作においては試験用電源線も、ダイ
オードＤ１及びＤ２も、キャパシタＣ１及びＣ２も関与
しない。

これらの各要素は本発明のために付加されている。

同様にブロック２０にもダイオードＤ２１及びＤ２２、
並びにキャパシタＣ２１及びＣ２２が接続されている。

同様に、フ治ツク３０にも、ダイオードＤ３１及びＤ３
２、並びにキャパシタＣ３１が接続されている。

説明を簡単にするためブロック３０にはたった１つの入
力及び出力があるということに注意されたい。

同様に、第１図図示の残りの各単位論理ブロック４０，
５０，６０，７０及び８０には、１個のキャパシタ及び
１対のダイオードが接続されているが、これらは複数の
単位論理ブロックから成る構成を示すためにのみ併せて
図示されているに過ぎない。

第２図には、機能回路１０がより詳細に示されている。

第２図の機能回路１０は２人力ナンド・ゲートであり、
これは両入力が論理的なアップ・レベルになると出力は
ダウン・レベルとなり、又いずれか１方の入力がダウン
・レベルになると出力は論理的なアップ・レベルになる
というが如き動作をする。

又、図示の回路は相補型ＭＯ８（ＣＭＯ８）技術で作ら
れている。

図示の如く、Ｐチャネル電界効果トランジスタＱ１及び
Ｃ２のドレイン電極をダイオードＤ１へ接続し、且つこ
れらのソース電極（機能回路１０の出力を発生する）を
ダイオードＤ２へ接続するようにして、トラン。

ジスタＱ１及びＣ２は並ＷＩＪに接続さ五ている。

よく知られているように、製造されたソース電極及びド
レイン電極は構造的には同一であり、従って任意に交換
可能である。

Ｎチャネル雷界効巣トランジスタＱ３のドレインをダイ
オードＤ２の出力接続（ｉｌ極電極側）へ接続し、トラ
ンジスタＱ３のソース及びＮチャネル電界効果トランジ
スタＣ４のドレインを一緒に接続し、トランジスタＱ４
のソースを大地電位へ接続するようにして、トランジス
タＱ３及びトランジスタＱ４は直列に接続されている。

入力１のための、この回路への第１人力はＣ２及びＣ３
のゲートへ接続され、第２人力（入力２）はＱｌ及びＣ
４のゲートへ接続されている。

感知制御線３はキャパシタＣ１を通して入力１へ接続′
され、キャパシタＣ２を通して入力２へ接続される一方
、ダイオードＤ２を通して出力接続へ接続されている。

試験用電源Ｍ４はダイオードＤ１を通してＱｌ及びＣ２
のドレイン電極へ接続されている。

図示の試験用電源線４は試験用パッドから試験中の機能
回路へ通じる金属線であり、順方向バイアスされたダイ
オードＤ１を通して単位論理ブロックへ電力を供給する
のに用いられる。

試験後には、この試験用電源線は電気的に接地され、従
って最終製品ではその用をなさない。

試験用電源線を接地すれば、該線はいずれの回路にも大
地電位以外の電位を与えないということが保証される。

感知制御線は又金属から成り、その属する機能回路の入
力へ電子ビームの制御の下に信号を選択的に供給し、そ
してその属する機能回路からの出力を電子ビームの制御
の下に感知するのに用いられる。

信号がキャパシタＣ１及びＣ２へ供給され、機能回路の
夫々の入力端子へ選択的に供給されるのはこの線を通し
てである。

入カバターンを定めたと同一の感知制御線が機能回路の
出力状態を検出するのに用いられる。

試験後、感知制御線はＱｌ及びＣ２のドレイン電極へ接
続され、最終製品における機能回路への電源線となる。

次に、第４図を参照するが、この図は公知の半導体技術
を用いてチップ上に製造された集積回路の内の、第２図
の回路を示す部分の一部断面図である。

トランジスタＱ２及びＣ３、ダイオードＤ１及びＤ２、
並びにキャパシタＣ１は第４図に示されているが、入力
２及びこれに関連せる各要素は本発明の説明を簡単にす
るため第４図から省略されている。

線３は感知制御線であり線４は試験用電力線である。

にもかかわらず、第４図は完全な反転回路を示している
。

ｎ型不純物を低度にドープした半導体基板が第４図に例
示された回路のための支持体となる。

左から右へみていくと、トランジスタＱ３は先ずｐ型不
純物をドープすることによって形成される。

これは半導体材料内に不純物を入らせるところの選択さ
れた拡散、イオン・インプランテーション若しくは他の
任意の公知技術によって達成されつる。

然る後に、ｐ型頭域内に２つのｎ型ポケットが形成され
、そして薄い酸化物層（明示せず）が導電性ゲート領域
と半導体表面とを分離する。

ゲート材料は典型的には金属若しくは高度に導電性のド
ープされた多結晶シリコンである。

このゲート領域は接続を形成するための入力端子の一部
を形成する。

キャパシタＣ１はｐ型不純物ポケットを用いて形成され
、ゲート領域は約５０００人の比較的に厚い酸化物誘電
体によって分離されている。

ダイオードＤ２はｎ型ポケット内にｎ型ポケットを形成
し、これらの間にｐｎ接合を形成することによって作ら
れる。

Ｐチャネル・トランジスタＱ２は１対のｎ型ポケット及
びゲート領域で形成される。

ダイオードＤ１はｎ型ポケット内にｎ型ポケットを形成
するときによって作られる。

第４図に示される導電性接続は第２図の相互接続に対応
する。

次に、第５図を参照するが、この図は異なる形式の機能
回路内に試験回路を含めた回路を例示している。

この機能回路も又２つの入力及び１つの出力を有し、そ
して図示の如く接続されたトランジスタＱ５１及びＣ５
２並びに抵抗Ｒ５１及びＲ５２を含む。

キャパシタＣ５１及びＣ５２が入力デバイスを形成し、
他方ダイオードＤ５２が出力デバイスを形成する。

ダイオード５２はその試験中に試験用電力を機能回路へ
供給するための単方向導電性素子となる。

試験の動作状況 諸回路が説明されたように製造された後、これらの回路
が作られている半導体ウェハは試験の準備が出来上がも
ている。

試験は２つの段階から成る。

第１の段階は諸入力条件を確立することにあり、第２の
段階は゛出力を感知することにある。

第２図に示されるように、２人力ＣＭＯＳナンド・ゲー
トが試験しようとする機能回路とする。

試験用電源線が論理的なアップ・レベルにされ、順方向
バイアスされたダイオードＤ１を通して機能回路へ電力
が供給される。

感知制御線３上の論理レベルとキャパシタＣ１及びＣ２
の導電状態との組合わせによって、所望の入カバターン
が機能回路へ供給される。

２つのキャパシタのいずれか１方を導電状態にするため
に、電子ビームがそのキャパシタに集中照射される。

第４図に示されるように、電子ビームは酸化物誘電体層
にねらいをつけて照射され、そこに電子−正孔対を発生
させ、酸化物層をむしろ良導電体状態にする。

例えば２５ ｋｅｖ エネルギで且つ０．１５マイク
ロアンペア（μＡ）のビーム電流の電子ビームを照射し
たとき感知制御線に数ボルトの電圧を供給している状態
において金属酸化物層（５０００人）を通って拡散キャ
パシタに１．５μＡの電流が流れる。

入力キャパシタを５ボルトまで充電するのに１マイクロ
秒かかるように入力キャパシタの容量は０．３ｐｆであ
るとする。

第２図の論理回路は４種類の２進入カバターンを受取る
ものであることを御理解願いたい。

入力をアップ・レベルにするためには、試験用電源線を
アップ・レベルにし且ツ対応するキャパシタを電子ビー
ムで照射することを要する。

このようにして、キャパシタＣ１及びＣ２若しくはいず
れか一方を選択的に照射することと、感知制御線を選択
的にアップ・レベル若しくはダウン・レベルにすること
とを組合わせれば、４つの２進組合わせをすべて作るこ
とが出来る。

所望の入カバターンが印加された後に、出力を感知する
動作が開始される。

先ず、感知制御線がアンプ・レベルまで上昇される。

次に、機能回路の出力ノードと感知制御線とを接続して
いる逆バイアスされたダイオード電圧上に電子ビームが
集中照射される。

出力ノードの電圧がダウン・レベルになるならば、電流
が回路に流れる。

出力ノードがアップ・レベルになるにらば、電流は流れ
ない。

ダイオードを流れる電流値は電位差、ビーム電流及びビ
ーム・エネルギの関数である。

第３図はビーム電流を０．１５μＡに保持しエネルギ・
レベルを２４ｋｖ、２５ｋｖ若しくは２６ｋｖに変えた
場合の電子ビームについてのダイオード電流−ダイオー
ド量比曲線を示している。

ダイオードＤ２にかかる逆バイアス・ダイオード電圧が
約２．５ボルトである場合に２５ｋｖの電子ビームを照
射するものとすれば、約１ミリアンペア（ｍ ａ ）の
ダイオード電流が流れる。

この値の電流は、出力ノートがダウン・レベルにあるこ
とを決定する際に、容易に検出しうる電流である。

更ニ、キャパシタンス（入力デバイス）は厚い（５００
０人）酸化物キャパシタンスであり、他方電界効果トラ
ンジスタの入力ゲートのキャパシタンスは薄い（５００
人）の酸化物キャパシタンスであるから、感知制御線の
電圧レベル（ダウン・レベルにあったものとする）を上
昇させても予め設定した入力条件を乱さないということ
をここで注意されたい。

勿論、キャパシタＣ１及びＣ２はもはや抵抗性の導電状
態に維持されないが、入力条件を乱さないためにはこれ
らのキャパシタを再び抵抗性の導電状態にしなければな
らない。

勿論、感知制御線が既に所望の入力条件を設定するため
のアップ・レベルにあった場合には、感知動作を遂行す
るに際し感知制御線の論理レベルに変更を要せず、従っ
て上記の如き電圧に関係する問題は生じない。

本発明の第３ステツプとして、欠陥のある機能回路が欠
陥のない機能と区別され、使用に共されないようにされ
る。

検出された欠陥のある機能回路で電力を消費させないた
めに、試験用電力線を接地して機能回路動作に影響を及
ぼしめなくする。

然る後に、感知制御線は機能回路への電源線として接続
される。

然る後に、機能回路内のすべての電力線は月並みな接続
処理中に感知制御線へ接続される。

レーザ・ビーム若しくはイオン・エツチングが欠陥のあ
る機能回路を切離すのに使用されるならば、ダイオード
Ｄ１が除かれ、試験用電力線及び感知制御軸の双方が最
終製品のための電源線として用いられる。

所望の機能回路の選択は欠陥のある機能回路を電源線か
ら切離すことによって達成される。

上記に説明して来たところのものは精確に位置付は可能
な電子ビームを利用した改良された試験技法である。

大規模集積回路では、付加的な（試験用）入力デバイス
（例えば、キャパシタ）及び付加的な（試験用）出力デ
バイス（例えば、ダイオード）が各々の機能回路の入力
及び出力に接続され、これらの付加的なデバイスは電子
−正孔対を発生させる電子ビームをこれらのデバイスへ
照射することによって１時的に導電性を付与される。

キャパシタの場合には、その誘電体は誘電体内の電子を
１時的に自由化することにより導電状態にされる。

ダイオードの場合には、電子ビームが電子−正孔対を発
生させることによって空乏領域内の枯渇されたキャリア
を補充する。

電子ビームがもはや照射されなくなると、試、験用人力
デバイス及び試験用出力デバイスはそれらの元の動作特
性に戻るから、本発明の試験は完全に非破壊的である３
、複数の機能回路を含む最終製品の一部を構成する実際
のデバイスでは電子ビームを何ら必要でないということ
に注意されたい。

【図面の簡単な説明】

第１図は本発明の技法によって夫々試験される複数の機
能回路を示す図、第２図は本発明の技法により試験され
る１つの機能回路をより詳細に示す図、第３図は電子ビ
ーム強度を変えた場合の効果を示す図、第４図は第２図
に示す回路の集積回路構造を示す図、第５図は本発明の
電子ビーム技法により試験される異なる型式の機能回路
を示す図である。 １０・・・・・・機能回路、ＣＩ、Ｃ２・・・・・・キ
ャパシタ、３・・・・・・感知制御線、４・・・・・・
試験用電源線、Ｄ２・・・・・・ダイオード。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも１つの入力及び少なくとも１つの出力を
   有する機能回路を複数個有する集積回路の試１験方法に
   おいて、各機能回路の１つの入力に夫夫容量性素子の一
   端を接続すると共に該容量性素、子の他端を所望の論理
   電位レベルに接続しておき、上記容量性素子の内の選択
   されたものへ電子−正孔対を発生させてるように電子ビ
   ームを照射して該選択された容量性素子を抵抗性にする
   ことを特徴とする集積回路の試験方法。