KR100368853B1 - 능동매트릭스액정표시장치 - Google Patents

능동매트릭스액정표시장치 Download PDF

Info

Publication number
KR100368853B1
KR100368853B1 KR1019950034038A KR19950034038A KR100368853B1 KR 100368853 B1 KR100368853 B1 KR 100368853B1 KR 1019950034038 A KR1019950034038 A KR 1019950034038A KR 19950034038 A KR19950034038 A KR 19950034038A KR 100368853 B1 KR100368853 B1 KR 100368853B1
Authority
KR
South Korea
Prior art keywords
gray level
circuit
signal lines
signal
liquid crystal
Prior art date
Application number
KR1019950034038A
Other languages
English (en)
Other versions
KR960011827A (ko
Inventor
고야마쥰
스즈키리쯔코
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR960011827A publication Critical patent/KR960011827A/ko
Application granted granted Critical
Publication of KR100368853B1 publication Critical patent/KR100368853B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

능동 매트릭스 표시 장치용 구동 회로는 픽셀에 스위칭 장치를 구비한다. 상기 구동 회로는 시프트 레지스터를 사용하지 않는다. 신호 라인 또는 주사 라인에 랜덤 액세스가 가능하여 표시 품질이 개선되고, 생산성이 향상된다. 또한 저전력 소모와 고속 동작이 이루어진다. 그레이 레벨에 대한 데이터는 디지털 값 형태를 취하며 구동 회로에 공급된다. 상기 신호 라인 또는 주사 라인은 어드레스 디코더 회로에 의해 선택된다.

Description

능동 매트릭스 액정 표시 장치
1. 발명의 분야
본 발명은 표시 장치용 구동 회로, 특히, 능동 매트릭스 액정 표시 장치에 사용하기 위한 구동 회로에 관한 것이다.
2. 종래 기술의 설명
지금까지는, 능동 매트릭스 액정 표시 장치와 같은 표시 장치에 사용하기 위한 구동 회로는 시프트 레지스터를 사용하는 라인 순차 주사를 채용하였다.
종래 기술의 액정 표시 장치가 제 1 도에 개략적으로 도시되어 있다. 신호라인 구동 회로(101)와 주사 라인 구동 회로(102)는 동일한 유리 기판 상에 형성된다. 또한, 액정 픽셀부(103)는 표시 장치의 중앙에 형성된다.
상기 구동 회로(101 및 102)는 열방향의 신호 라인 X1, X2, ...와 행방향의 추사 라인 Y1, Y2, ...에 의해 액정 픽셀부(103)에 접속된다. 스위칭 장치로서 작동하는 박막 트랜지스터(TFTs)는 신호 라인 및 주사 라인의 교점에 형성된다. 즉, 상기 TFT는 행 및 열 내에 배열되어 있다.
상기 TFT의 소스 전극은 신호 라인에 접속된다. 상기 TFT의 드레인 전극은 픽셀 전극에 접속되고, 이 전극은 대향 전극(도시되지 않음)으로부터 액정 재료의 반대쪽에 위치한다.
상기 신호 라인은 신호 라인 구동 회로(101)에 의해 순차적으로 주사된다. 이 주사와 동기하여, 신호들은 주사 라인 구동 회로(102)로부터 주사 라인을 통해액정 픽셀부(103)에 공급된다. 이런 방법으로, 화상 표시를 제공하는데 필요한 신호들이 액정 픽셀부(103)에 공급된다.
다음은 상기 라인 순차 주사를 상세히 설명한다. 하나의 출력 신호는 지연되어 전송된다. 주사 라인 구동 회로의 신호 라인은 순차적으로 주사된다. 하나의 주사 라인의 모든 트랜지스터는 일시 도통된다. 신호들은 신호 라인 구동 회로로부터 신호 라인을 통해 신호 저장 커패시터들에 공급된다. 공급된 신호들은 다음 프레임의 주사가 시작될 때까지 액정 재료를 활성 상태로 유지한다.
이 때, 일정 전압이 액정 재료에 인가되어 유지되면, 왜곡되기 시작한다. 이를 막기 위해, 상기 액정 재료에 공급된 표시 신호의 극성은 매 프레임마다 반전된다. 특히, 픽셀을 형성하는 TFT의 소스에 공급된 전압은 +10V의 기준 전압에서 +5V 및 -5V등으로 변화한다.
전술한 라인 순차 주사 방법에서, 직렬로 접속된 n단의 시프트 레지스터 회로들이 신호를 지연시키는데 사용된다 상기 시프트 레지스터 회로들은 플립플롭으로 이루어진다. 신호 라인 구동 회로의 경우, 접속된 시프트 레지스터 회로의 단의 수 n은 수평 방향의 픽셀의 수이다. 주사 라인 구동 회로의 경우에 있어서, 단의 수 n은 수직 방향의 픽셀의 수이다.
직렬로 접속된 시프트 레지스터 회로로부터의 출력 신호들은 시프트 레지스터 회로의 다음 단에 보내지고, 지연되어 전송된다. 아날로그 메모리 및 인버터와 같은 신호 변환 회로 및 증폭 회로는 상기 시프트 레지스터 회로의 출력에 직렬로 접속된다.
제 2 도는 아날로그 라인 순차 구동 회로의 블록 다이어그램이다. 이 회로는 신호 라인 구동 회로(200) 및 주사 라인 구동 회로(201)를 포함한다. 상기 신호 라인 구동 회로(202)는 직렬로 접속된 플립플롭으로 이루어진 시프트 레지스터회로로 이루어져 있다. 전원 전압 Vdd(202) 및 Vss(203)는 신호 라인 구동 회로(200)에 공급된다. 또한, 클럭 펄스 CP(204)가 신호 라인 구동 회로(200)에 공급된다. 공급된 개시 펄스 SP(205)는 주사 방향(즉, 오른쪽)으로 지연되면서 플립플롭을 통과하며, 상기 플립플롭은 신호 라인 구동 회로(200) 내부에 직렬로 접속된다.
상기 시프트 레지스터는 출력 신호 Q0, Q1, ..., Qn을 각각 낸다. 타이밍 신호로서 이들 출력 신호를 사용하면, 그레이 레벨에 대한 데이터를 나타내는 비디오 신호(206)가 아날로그 스위치(207)를 이용하여 샘플링 회로에 의해 샘플링된다.
상기 샘플링된 그레이 레벨에 대한 데이터는 픽셀부에 공급되기 전에 아날로그 메모리(208)에 일단 기억된다. 상기 기억된 데이터는 외부에서 공급된 래치 펄스(209)에 의해 결정된 타이밍으로 주사된다. 상기 신호는 아날로그 버퍼(210)에서 임피던스 변환된다. 그 다음에, 상기 신호는 신호 라인(211)을 통해 픽셀 TFT(212)에 보내진다. 신호 라인 구동 회로(200)의 각 단에 있어서, 이러한 신호경로가 후속한다. 그 결과, 화상이 순차적으로 연속 라인들을 따라 주사된다.
최근에는, 아날로그 메모리 대신 래치를 사용하는 디지털 메모리가 더 많이 사용되고 있다. 즉, 데이터 신호가 아날로그 메모리에 기억되지 않고, 래치에 공급되며, 여기서 화상 데이터는 2진 코드 디지털 신호로서 유지된다.
이런 식으로 신호들을 디지털화함으로써, 아날로그 환경에서 나타나는 그레이 레벨 표시 데이터의 수명 감소를 피할 수 있다. 따라서, 안정한 그레이 레벨 신호가 얻어질 수 있다.
또한, 디지털 구조를 이용함으로써, 보다 낮은 전압 및 전력 소비를 얻을 수 있다. 즉, 비용을 절감시킬 수 있다. 또한, 동작속도를 더욱 향상시킬 수 있다.
시프트 레지스터 회로를 사용하는 종래 기술의 표시 장치 구동 회로에서, 직렬로 접속된 시프트 레지스터 중 하나의 레지스터에 겉함이 있으면, 시프트 레지스터 회로의 다음 단으로 신호가 전송되지 않는다 이는 전체 표시 장치의 생산 수율을 감소시킨다.
표시에 필요한 각 신호는 하나의 비디오 신호에 의해 반송되고 따라서 고전안이 필요하게 된다. 결과적으로, 전력 소비가 증가한다.
상기 비디오 신호는 샘플링 회로를 통해 아날로그 메모리(커패시터)로 진행하여 일단 저장된다. 이 아날로그 메모리로부터 전하가 누설된다. 그러므로, 필요한 전하량을 저장하는 것이 가능하지 않게 될 수도 있다. 이것은 표시 데이터 신호의 수명을 짧게 한다. 그 결과, 화질이 저하된다.
특히, 구동 회로가 유리 기판 등에 형성된 TFT로 이루어지면, 상기 구동 회로는 단결정 기판 상에 형성된 구동 회로 보다 더 넓은 영역을 차지한다. 따라서, 고장 발생 확률이 더 높다. 이런 이유로, 구동 회로와 액정 표시부가 유리 기판상에 일체적으로 형성된다. 능동 매트릭스 액정 표시 장치가 주변 회로와 결합되는 경우, 시프트 레지스터를 형성하는 TFT에 고장이 발생하기 쉽다. 따라서 완성된 표시 장치의 생산성을 저하시킨다. 그 결과 비용이 증가한다.
라인 순차 아날로그 구동 회로에 있어서, 각자의 필요한 그레이 레벨 데이터는 하나의 비디오 신호에 의해 반송된다. 그러므로,고전압이 필요하게 된다. 이는 TFT로 이루어진 회로의 수명을 단축시킨다. 소비 전력이 당연히 증가한다.
아날로그 메모리가 사용되면, 커패시터로부터의 전하 누설로 인해 상기 그레이 레벨 표시 데이터의 수명이 단축된다. 그러므로, 고화질을 얻기가 어렵다.
발명의 요약
본 발명의 목적은 전술한 문제점이 없고, 또한 주사 시간이 짧으며, 저소비 전력 및 고속 동작이 가능한 표시 장치 구동 회로를 제공하는데 있다.
본 발명의 다른 목적은 표시 장치가 높은 수율로 제조될 수 있도록 하는 표시 장치용 구동 회로를 제공하는데 있다.
본 발명의 일실시예는 픽셀에 스위칭 장치를 갖는 능동 매트릭스 액정 표시 장치용 구동 회로로서, 상기 능동 매트릭스 액정 표시 장치는 신호 라인들 및 주사 라인들을 가지며, 상기 구동 회로는 그레이 레벨들에 대한 데이터를 수신하며, 상기 데이터는 디지털 값들로 표현된다. 상기 구동 회로는 상기 신호 라인들 및 주사 라인들로부터 소망의 라인들을 선택하는 어드레스 디코더 회로를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예는 능동 매트릭스 액정 표시 장치용 구동 회로로서, 상기 능동 매트릭스 액정 표시 장치는 신호 라인들 및 주사 라인들을 가지며, 상기 구동 회로는 그레이 레벨들에 대한 데이터를 수신하며, 상기 데이터는 디지털 값들로 표현된다. 상기 구동 회로는 상기 그레이 레벨에 대한 데이터가 전송되는 신호라인들을 선택하는 어드레스 디코더 회로와, 상기 그레이 레벨에 대한 데이터를 유지하는 그레이 레벨 유지 회로와, 상기 유지된 데이터가 상기 액정 표시 장치의 주사 타이밍으로 전송되는 타이밍을 동기화하는 그레이 레벨 동기화 회로와, 상기 그레이 레벨 동기화 회로에 의해 동기화된 상기 데이터에 따라서 상기 신호 라인에 인가될 그레이 레벨 전위를 선택하는 디코더 회로를 구비하는 것을 특징으로 한다.
본 발명의 다른 실시예는 능동 매트릭스 액겅 표시 장치용 구동 회로로서, 상기 능동 매트릭스 액정 표시 장치는 신호 라인들 및 주사 라인들을 가지며, 상기 구동 회로는 그레이 레벨들에 대한 데이터를 수신하며, 상기 데이터는 디지털 값들로 표현된다. 상기 구동 회로는 상기 그레이 레벨에 대한 데이터가 전송되는 신호 라인들을 선택하는 어드레스 디코더 회로와, 상기 어드레스 디코더 회로로부터의 출력 신호와 동기하는 상기 그레이 레벨에 대한 데이터를 유지하는 그레이 레벨 유지 회로와, 상기 유지된 데이터가 상기 액정 표시 장치의 주사 타이밍으로 전송되는 타이밍을 동기화하는 그레이 레벨 동기화 회로와, 상기 그레이 레벨 동기화 회로에 의해 동기화된 상기 데이터에 따라서 상기 신호 라인들에 인가될 그레이 레벨 전위를 선택하는 디코더 회로를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예는 능동 매트릭스 액정 표시 장치용 구동 회로로서, 상기 능동 매트릭스 액정 표시 장치는 신호 라인들 및 주사 라인들을 가지며, 상기 구동 회로는 그레이 레벨들에 대한 데이터를 수신하며, 상기 데이터는 디지털 값들로 표현된다. 상기 구동 회로는 상기 그레이 레벨에 대한 데이터가 전송되는 신호 라인들을 선택하는 어드레스 디코더 회로와, 상기 그레이 레벨에 대한 데이터를 유지하는 그레이 레벨 유지 회로와, 상기 유지된 데이터가 상기 액정 표시 장치의 주사 타이밍으로 전송되는 타이밍을 동기화하는 그레이 레벨 동기화 회로와, 상기 그레이 레벨 동기화 회로에 의해 동기된 상기 데이터에 따라서 상이한 그레이 레벨들에 대해 상이한 전압값들을 갖는 복수의 그레이 레벨 전위 신호들로부터 하나의 전위 레벨을 선택하는 디코더 회로를 구비하는 것을 특징으로 한다.
본 발명의 일특징에서, 시프트 레지스터를 사용하는 종래의 라인 순차 주사 방법 대신에 어드레스 디코더 회로를 사용하는 랜덤 액세스 방법이 채택된다. 과거에는 라인들이 순차적으로 지정되었으나, 어드레스 디코더 회로를 사용함으로써 어드레스 지정된 신호 라인이나 주사 라인의 선택이 가능하게 된다. 시프트 레지스터 회로를 사용하는 라인 순차 주사의 경우에, 하나의 입력 신호는 지연되어 전송되므로, 하나의 회로에 결함이 있으면, 완성된 표시 장치의 생산성이 큰 영향을 받는다.
반면에, 본 발명에 사용된 어드레스 디코더 회로에서, 하나의 신호 라인 또는 주사 라인과 접속된 구동 회로가 고장나더라도, 다른 신호 라인 또는 주사 라인에 접속된 구동 회로는 영향을 받지 않는다. 결국, 시프트 레지스터 회로를 사용하는 라인 순차 주사에 의해 구동된 종래 기술의 구성보다 더 양호한 표시 장치를 제공하는 많은 표시 장치를 얻을 수 있다. 따라서, 표시 장치는 훨씬 양호한 생산성을 갖도록 제조될 수 있다.
또한, 소망의 픽셀들이 랜덤하게 액세스될 수 있다. 그러므로, 각 주사 동안 순차적으로 연속의 라인을 주사하는 종래 기술의 시프트 레지스터와 비교하여 주사시간이 짧아진다. 따라서, 고속 동작을 얻을 수 있다.
또한, 선택된 신호 라인 또는 주사 라인을 활성화시키는 회로만을 동작시키는 것이 필요하다. 따라서, 이전 단까지 동작시키는데 필요한 시프트 레지스터 회고가 사용되는 경우와 비교하여 전력 소비가 감소된다.
다음은 도면을 참조하여 본 발명을 보다 상세히 설명한다.
양호한 실시예의 설명
이하, 본 발명의 양호한 실시예를 기술한다. 제 3 도는 하나의 신호 라인과 연결된 신호 라인 구동 회로의 일부의 블록 다이어그램이다. 상기 구동 회로는 어드레스 디코더를 사용하며, 이 예에서는 500개의 신호 라인을 갖는다.
표시될 픽셀에 대한 어드레스 신호들은 외부 단자(도시하지 않음)를 통하여 어드레스 디코더(301)에 공급된다. 신호 라인은 어드레스 신호의 값에 따라 선택된다, 이들 어드레스 신호들은 병렬로 접속된 래치 1(302)에 대한 래치 펄스로서 동작한다. 래치 1의 수는 그레이 레벨에 대한 데이터를 반송하는 데이터 신호(304)의 비트수와 동일하다. 각각의 래치 1(302)은 D 플립플롭으로 이루어진다.
그레이 레벨에 대한 데이터를 반송하는 데이터 신호(304)는 이들 래치 1(302)에 공급된다. 상기 래치 1(302)은 어드레스 디코더(301)로부터 전송된 래치 필스(303)의 타이밍으로 데이터 신호(304)에 의해 반송된 그레이 레벨 신호를 수신한다. 그 결과들은 래치 1에 논리값들로서 기억된다.
상기 선택된 신호들은 래치 1(302)과 직렬로 접속된 래치 2(305)의 다음 단에 입력 신호로서 수신된다. 상기 래치 2(305)는 표시될 화상 그레이 레벨 데이터를 외부로부터 입력된 래치 펄스(306)에 응답하여 표시 장치의 제 1 주사와 동기하도록 디코더(307)로 전송한다.
상기 디코더(307)로부터의 출력은 공급된 그래이 레벨 데이터에 대응하는 아날로그 스위치(309)의 게이트에 공급된다. 그레이 레벨 신호들(308)은 아날로그스위치(309)에 공급된다. 이들 그레이 레벨 신호들(308)은 저항에 의해 각 그레이 레벨에 대응하는 전위를 분할함으로써 발생된다. 이런 식으로 선택된 그레이 레벨전위는 신호 라인(310)을 통해 활성화될 픽셀에 보내진다.
본 실시예에서, 주사 라인 구동 회로는 주사 라인을 선택하기 위해 어드레스 디코더 (301)를 사용한다.
상기 주사 라인들은 그레이 레벨 데이터를 필요로 하지 않는다. 그러므로, 상기 주사 라인 구동 회로는 하나의 신호 라인만이 어드레스 디코더(301)의 각 출력에 접속되도록 설계된다.
하나의 라인에 대한 TFT의 게이트 전극은 각 주사 라인과 접속된다. 상기 회로의 동작은 아래에 기술되어 있다.
상기 어드레스 디코더(301)의 논리 회로는 제 4 도에 도시되어 있다. 본 실시예에서는, 500개의 신호 라인이 존재하므로, 상기 신호 라인 구동 회로는 9비트 어드레스 디코더를 필요로 한다. NOT 신호를 포함하면 총 18개의 어드레스 신호 라인이 필요하다.
상기 어드레스 디코더(301)는 이들 어드레스 신호 라인들과, 3개의 NAND 게이트와, 하나의 NOR 게이트를 포함하며, 9개의 입력과 1개의 출력을 갖는다. 이런식으로 구성된 어드레스 디코더(301)에서, NAND 게이트 입력은 500개의 신호 라인에 대한 어드레스에 대응하는 어드레스 신호 라인과 접속된다. 상기 NOR 게이트의 출력은 상기 어드레스에 대응하는 신호 라인과 접속된다.
접속된 어드레스 신호 라인의 출력이 모두 하이(H)로 되면, 상기 NAND 게이트는 로우 레벨(L) 신호를 발생한다. 상기 어드레스 신호 라인으로부터의 어느 한 출력이 로우 레벨(L)이면 NAND 게이트는 하이(H)로 된다. 상기 접속된 어드레스 신호 라인으로부터의 출력이 모두 하이(H)이고, 3개의 NAND 게이트로부터의 출력이 모두 로우(L)이면, 상기 NOR 게이트는 하이 레벨 신호(H)를 전송한다.
즉, 결합된 어드레스 신호가 하이(H)로 되면, 어드레스 디코더(301)로부터의 출력이 상승한다. 즉, 활성화될 픽셀에 대한 어드레스 신호는 AND 연산된다.
상기 디코더부(307)는 전술한 원리로 4비트 입력에 응답하여 16개의 그레이 레벨 신호(308)에 액세스한다.
다음은 상기 래치 회로의 동작을 설명한다. 제 5 도는 래치의 등가 회로이다. 이 실시예에서, 클럭 인버터 1-4 및 인버터 1, 2를 포함하는 D 플립플롭이 래치 1(302) 또는 래치 2(305)로서 사용된다.
제 5 도에서, 리셋 상태는 L이다. 상기 클럭 펄스 CP의 레벨이 로우(L)이고, 입력 신호의 레벨이 하이(H)이면, 상기 클럭 인버터 1로부터의 출력은 로우 레벨(L)이다. 이 레벨은 인버터 1에 의해 하이 레벨(H)로 반전된다. 이 때, 상기 클럭 인버터 2는 도통되지 않기 때문에 출력 Q1은 하이 레벨(H)이 된다.
이 때, 하이 레벨 신호(H)가 클럭 인버터 3에 공급된다. 클럭 펄스 CP가 하이 레벨(H)이면, 상기 클럭 인버터 3은 도통되지 않는다. 따라서, 리셋 상태를 나타내는 로우 레벨 신호(L)가 출력 Q2에서 나타난다.
상기 클럭 펄스 CP가 하이 레벨(H)이고, 입력 신호가 하이 레벨(H)이면, 클럭 인버터 1은 도통되지 않는다. 반면에, 클럭 인버터 2가 도통되어 로우 레벨 신호(L)를 발생한다. 이 출력 신호는 인버터 1에 의해 하이 레벨(H)로 반전된다. 즉, 출력 Q1이 하이(H)로 된다.
이 때, 하이 레벨 신호(H)가 클럭 인버터 3에 공급된다. 상기 클럭 펄스 CP가 로우 레벨(L)이므로, 상기 클럭 인버터 3은 도통되어 로우 레벨(L)을 발생한다. 이 출력 신호는 인버터 2에 의해 하이 레벨(H)로 반전된다. 상기 클럭 인버터 4는 도통되지 않으므로, 출력 Q2는 하이 레벨(H)이 된다.
상기 클럭 펄스 CP의 레벨이 로우 레벨(L)이고, 입력 신호가 로우 레벨(L)이면, 상기 클럭 인버터 1은 도통되어 하이 레벨 신호(H)를 발생한다. 이 신호는 인버터 1에 의해 반전된다. 이 때, 상기 클럭 인버터 2는 도통되지 않고, 따라서 출력 Q1은 로우 레벨(L)이 된다.
이 때, 로우 레벨 신호(L)가 클럭 인버터 3에 공급된다. 클럭 펄스 CP가 하이 레벨(H)이므로, 클럭 인버터 3은 도통되지 않는다.
클럭 인버터 4는 도통되어 로우 레벨 신호(L)를 발생한다. 이 신호는 인버터 2에 의해 하이 레벨(H)로 반전된다. 즉, 출력 Q2는 하이 레벨(H)이 된다.
상기 클럭 펄스 CP가 하이 레벨(H)이고, 입력 신호가 로우 레벨(L)이면, 상기 클럭 인버터 1은 도통되지 않는다. 상기 클럭 인버터 2는 도통되어 하이 레벨신호(H)를 발생한다. 이 신호는 인버터 1에 의해 로우 레벨(L)로 반전된다. 즉, 출력 Q1은 로우 레벨(L)이다.
이 때, 로우 레벨 신호(L)가 클럭 인버터 3에 공급된다. 클럭 펄스 CF는 로우 레벨이므로, 클럭 인버터 3이 도통되어 하이 레벨 신호(H)를 발생한다. 이 신호는 인버터 2에 의해 로우 레벨(L)로 반전된다. 클럭 인버터 4는 도통되지 않으므로, 출력 Q2는 로우(L)로 된다,
지금까지 기술한 D 플립플롭으로부터의 출력 파형이 제 6 도에 도시되어 있다. 이런 식으로, 각 클럭 펄스 CP의 선행 구간(leading edge) 상의 지연 신호(D)의 레벨이 판독되고, 상기 신호는 다음 클럭 펄스 CP가 도착할 때까지 유지된다.
제 3 도에 도시된 래치 1의 동작에 따라, 제 7 도에 도시된 출력 파형이 얻어진다. 클럭 펄스 CP 대신에, 어드레스 디코더로부터의 출력이 래치 1에 공급된다, 지연 회로(D) 대신에, 데이터 신호가 래치 1에 공급된다. 그러나, 회로 동작은 같게 된다. 제 7 도에 도시된 바와 같이 래치 펄스가 하이(H)로 될 때의 입력신호 (a), (b), (c), 및 (d)의 상태가 취해져서 출력으로서 발생된다.
래치 2의 동작에 따라, 제 8 도에 도시된 파형이 얻어진다. 이 경우, 래치 펄스가 클럭 펄스 CP 대신에 공급된다. 지연 신호(D) 대신에, 래치 1로부터의 출력이 공급된다.
제 8 도에 도시된 바와 같이, 래치 펄스가 하이(H)일 때의 상기 입력 신호(e), (f), (g), 및 (h)의 상태가 취해지며 출력 신호로서 발생한다. 즉, 주사 타이밍은 수신된 래치 펄스에 의해 제어된다.
여기서는, 전술한 바와 같은 신호 라인 구동 회로 및 주사 라인 구동 회로를 사용하여 액정 표시 장치를 제조하였다. 이 액정 표시 장치는 능동 매트릭스 구조를 형성하기 위해 액정 표시부, 신호 라인 구동 회로, 주사 라인 구동 회로가 형성되어 있는 단일 유리 기판을 포함한다. 따라서, 단일체 집적 회로가 형성된다. 결과적으로, 본 실시예에서 제조된 액정 표시 장치는 시프트 레지스터를 사용하는 장치보다 더욱 양호한 표시를 제공할 수 있다. 본 실시예는 생산성을 상당히 개선시키고 비용을 절감한다.
또한, 시프트 레지스터가 사용되는 경우와는 달리 선택되지 않은 신호 라인이나 주사 라인에 접속된 회로에 어떠한 신호도 공급할 필요가 없다. 따라서, 전력 소비가 감소될 수 있다. 더욱이, 랜덤 액세스도 가능하다. 그러므로, 수정될 표시 내용에 대한 픽셀만이 재기록될 수 있다. 따라서, 저전력 소비 및 고속 동작이 이루어질 수 있다.
또한, 사용된 액정 재료는 네마틱(nematic) 액정에 국한되는 것은 아니다. 랜덤 액세스가 가능하기 때문에, 메모리로서 동작할 수 있는 강유전성 액정 재료도 유용하다.
본 실시예에서는, 신호 라인 구동 회로 및 주사 라인 구동 회로 모두 어드레스 디코더 회로를 사용한다. 이들 중 하나는 종래 기술의 시프트 레지스터 회로일 수도 있다.
기술된 바와 같이, 시프트 레지스터 대신 어드레스 디코더를 사용하여 신규한 표시 장치용 구동 회로가 구성된다. 그러므로, 표시될 픽셀에 렌덤 액세스가 가능해진다. 따라서, 시프트 레지스터를 사용하는 표시 장치보다 더 양호한 표시를 제공할 수 있는 많은 표시 장치가 얻어질 수 있다. 결국, 표시 장치는 이전보다 훨씬 더 높은 수율을 갖도록 제조될 수 있다. 더욱이, 저전력 소비와 고속 동작이 이루어질 수 있다. 또한, 표시 장치의 생산비용도 절감될 수 있다.
제 1 도는 종래의 액정 표시 장치의 개략도.
제 2 도는 시프트 레지스터를 사용하는 아날로그 라인 순차 주사 구동 회로의 다이어그램.
제 3 도는 본 발명에 따른 디코더를 사용하는 구동 회로의 다이어그램.
제 4 도는 제 3 도에 도시된 디코더의 논리 회로 다이어그램.
제 5 도는 래치의 등가 회로 다이어그램.
제 6 도는 D 플립플롭으로부터의 출력 파형과 클릭 펄스 CP의 파형과 제 5도에 도시된 회로의 출력 Q2에서 나타나는 신호의 파형을 보여주는 파형도.
제 7 도는 제 3 도에 도시된 회로에 포함된 래치 1로부터의 출력 파형을 보여주는 파형도.
제 8 도는 제 3 도에 도시된 회로에 포함된 래치 2로부터의 출력 파형을 보여주는 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
301 : 어드레스 디코더
309 : 아날로그 스위치

Claims (4)

  1. 능동 매트릭스 액정 표시 장치에 있어서,
    기판과,
    상기 기판 상에 복수의 신호 라인들과,
    상기 복수의 신호 라인들을 교차하는 복수의 주사 라인들과,
    상기 복수의 신호 라인들과 상기 복수의 주사 라인들의 각 교점에 배치된 적어도 하나의 박막 트랜지스터로서, 상기 복수의 주사 라인들 중 하나에 접속된 게이트 전극을 가지는 상기 트랜지스터와,
    그레이 레벨 전위들을 선택하고 디지털 그레이 레벨 데이터에 따라 상기 복수의 신호 라인들로부터 선택된 신호 라인들에 상기 그레이 레벨 전위들을 공급하는 상기 기판 상의 제 1 구동 회로와,
    상기 복수의 주사 라인들에 접속된 상기 기판 상의 제 2 구동 회로를 포함하고,
    상기 제 1 구동 회로는 상기 그레이 레벨 전위들을 선택하는 디코더 회로 및 상기 신호 라인들을 선택하는 어드레스 디코더 회로를 포함하는 능동 매트릭스 액정 표시 장치.
  2. 능동 매트릭스 액정 표시 장치에 있어서,
    기판과,
    상기 기판 상에 복수의 신호 라인들과,
    상기 복수의 신호 라인들을 교차하는 복수의 주사 라인들과,
    상기 복수의 신호 라인들과 상기 복수의 주사 라인들의 각 교점에 배치된 적어도 하나의 박막 트랜지스터로서, 상기 복수의 주사 라인들 중 하나에 접속된 게이트 전극을 가지는 상기 트랜지스터와,
    디지털 그레이 레벨 데이터에 따라 상기 복수의 신호 라인들로부터 선택된 신호 라인들에 그레이 레벨 전위들을 공급하는 상기 기판 상의 제 1 구동 회로와,
    상기 복수의 주사 라인들에 접속된 상기 기판 상의 제 2 구동 회로를 포함하고,
    상기 제 1 구동 회로는 상기 신호 라인들을 선택하는 어드레스 디코더 회로와, 상기 어드레스 디코더로부터 전송된 상기 디지털 그레이 레벨 데이터를 유지하는 그레이 레벨 유지 회로와, 상기 능동 매트릭스 액정 표시 장치를 구동시키는데 적당한 타이밍으로 상기 디지털 그레이 레벨 데이터를 기억 및 전송하는 그레이 레벨 동기화 회로와, 상기 그레이 레벨 동기화 회로로부터 전송된 상기 디지털 그레이 레벨 데이터에 따라 상기 신호 라인들에 전송될 상기 그레이 레벨 전위들을 선택하는 디코더 회로를 포함하는 능동 매트릭스 액정 표시 장치.
  3. 능동 매트릭스 액정 표시 장치에 있어서,
    기판과,
    상기 기판 상에 복수의 신호 라인들과,
    상기 복수의 신호 라인들을 교차하는 복수의 주사 라인들과,
    상기 복수의 신호 라인들과 상기 복수의 주사 라인들의 각 교점에 배치된 적어도 하나의 박막 트랜지스터로서, 상기 복수의 주사 라인들 중 하나에 접속된 게이트 전극을 가지는 상기 트랜지스터와,
    디지털 그레이 레벨 데이터에 따라 상기 복수의 신호 라인들로부터 선택된 신호 라인들에 그레이 레벨 전위들을 공급하는 상기 기판 상의 제 1 구동 회로와,
    상기 복수의 주사 라인들에 접속된 상기 기판 상의 제 2 구동 회로를 포함하고,
    상기 제 1 구동 회로는 상기 신호 라인들을 선택하는 어드레스 디코더 회로라, 상기 어드레스 디코더로부터의 래치 펄스에 응답하여 상기 디지털 그레이 레벨 데이터를 기억하는 제 1 래치 회로와, 상기 제 1 래치로부터 상기 디지털 그레이 레벨 데이터를 수신하는 제 2 래치 회로와, 상기 제 2 래치로부터 수신된 상기 디지털 그레이 레벨 데이터에 따라서 상기 신호 라인들에 전송될 상기 그레이 레벨 전위들을 선택하는 디코더 회로를 포함하는 능동 매트릭스 액정 표시 장치.
  4. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서, 상기 어드레스 디코더 회로는 상기 복수의 신호 라인들 각각에 대응하는 세 개의 NAND 게이트와 하나의 NOR 게이트를 포함하는 능동 매트릭스 액정 표시 장치.
KR1019950034038A 1994-09-30 1995-09-29 능동매트릭스액정표시장치 KR100368853B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6261169A JPH08101669A (ja) 1994-09-30 1994-09-30 表示装置駆動回路
JP94-261169 1994-09-30

Publications (2)

Publication Number Publication Date
KR960011827A KR960011827A (ko) 1996-04-20
KR100368853B1 true KR100368853B1 (ko) 2003-04-07

Family

ID=17358087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034038A KR100368853B1 (ko) 1994-09-30 1995-09-29 능동매트릭스액정표시장치

Country Status (3)

Country Link
US (3) US6344843B1 (ko)
JP (1) JPH08101669A (ko)
KR (1) KR100368853B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898787B1 (ko) * 2002-11-11 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101452645B1 (ko) 2012-10-31 2014-10-22 시트로닉스 테크놀로지 코퍼레이션 디코딩 및 스캔 드라이버

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
US6852075B1 (en) * 1996-02-20 2005-02-08 Cardiothoracic Systems, Inc. Surgical devices for imposing a negative pressure to stabilize cardiac tissue during surgery
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6760005B2 (en) * 2000-07-25 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit of a display device
TW522374B (en) * 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
US6992652B2 (en) 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US6987496B2 (en) 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2002189452A (ja) * 2000-12-19 2002-07-05 Seiko Epson Corp 半導体集積回路
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP2003044017A (ja) * 2001-08-03 2003-02-14 Nec Corp 画像表示装置
US6777885B2 (en) * 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
TWI261217B (en) 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI256607B (en) 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
TWI273539B (en) 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP3930332B2 (ja) * 2002-01-29 2007-06-13 富士通株式会社 集積回路、液晶表示装置、及び信号伝送システム
SG110023A1 (en) * 2002-03-01 2005-04-28 Semiconductor Energy Lab Display device, light emitting device, and electronic eqipment
JP2004264361A (ja) * 2002-03-29 2004-09-24 Pioneer Electronic Corp ディスプレイパネルの駆動装置
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US6982727B2 (en) * 2002-07-23 2006-01-03 Broadcom Corporation System and method for providing graphics using graphical engine
JP4350370B2 (ja) * 2002-12-27 2009-10-21 株式会社半導体エネルギー研究所 電子回路及び電子機器
US7333099B2 (en) * 2003-01-06 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, and electronic apparatus
CN100437701C (zh) 2003-01-17 2008-11-26 株式会社半导体能源研究所 电流源电路、信号线驱动电路及其驱动方法以及发光装置
US7557790B2 (en) * 2003-03-12 2009-07-07 Samsung Electronics Co., Ltd. Bus interface technology
US7557801B2 (en) * 2003-05-16 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100606972B1 (ko) * 2004-06-28 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
US7483013B2 (en) * 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
US8120938B2 (en) * 2008-04-18 2012-02-21 Vns Portfolio Llc Method and apparatus for arranging multiple processors on a semiconductor chip
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
US20110066971A1 (en) * 2009-09-14 2011-03-17 Babak Forutanpour Method and apparatus for providing application interface portions on peripheral computing devices
US9514697B2 (en) * 2012-07-09 2016-12-06 Sharp Kabushiki Kaisha Display device and display method
KR20150066901A (ko) 2013-12-09 2015-06-17 삼성전자주식회사 디스플레이 패널의 구동 장치 및 구동 방법
CN109064991B (zh) * 2018-10-23 2020-12-29 京东方科技集团股份有限公司 栅极驱动电路及其控制方法、显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654416B2 (ja) 1983-12-23 1994-07-20 株式会社日立製作所 液晶駆動装置とそれを用いた液晶表示装置
JPS61174674U (ko) * 1985-04-22 1986-10-30
US4923285A (en) * 1985-04-22 1990-05-08 Canon Kabushiki Kaisha Drive apparatus having a temperature detector
WO1987007067A1 (en) * 1986-05-13 1987-11-19 Sanyo Electric Co., Ltd. Circuit for driving an image display device
JPH0766252B2 (ja) 1986-05-13 1995-07-19 三洋電機株式会社 画像表示装置の駆動回路
JPS635390A (ja) 1986-06-25 1988-01-11 カシオ計算機株式会社 ドツトマトリツクス型液晶表示素子の駆動方法
JP2505756B2 (ja) * 1986-07-22 1996-06-12 キヤノン株式会社 光学変調素子の駆動法
JPS63262688A (ja) 1987-04-20 1988-10-28 富士通株式会社 デイスプレイ走査方式
JPS63298287A (ja) * 1987-05-29 1988-12-06 シャープ株式会社 液晶表示装置
JPH06105390B2 (ja) 1987-09-25 1994-12-21 キヤノン株式会社 液晶装置の信号転送方式
US5264839A (en) 1987-09-25 1993-11-23 Canon Kabushiki Kaisha Display apparatus
JPH01116690A (ja) * 1987-10-30 1989-05-09 Fujitsu Ltd 論理演算回路
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2555420B2 (ja) * 1988-08-29 1996-11-20 株式会社日立製作所 液晶マトリックス・パネルの中間調表示駆動回路
EP0391655B1 (en) 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus
JP2520169B2 (ja) 1989-04-04 1996-07-31 シャープ株式会社 表示装置のための駆動回路
JP2685609B2 (ja) 1989-12-06 1997-12-03 シャープ株式会社 表示装置の駆動回路
JP2584871B2 (ja) * 1989-08-31 1997-02-26 キヤノン株式会社 表示装置
JP2904821B2 (ja) 1989-09-22 1999-06-14 シチズン時計株式会社 表示素子駆動用集積回路対
JP2805895B2 (ja) 1989-10-02 1998-09-30 松下電器産業株式会社 液晶表示回路
JPH03119382A (ja) 1989-10-03 1991-05-21 Chubu Shintoukai Felt:Kk フェルトへの表示テープ固着方法
KR100212866B1 (ko) * 1989-12-22 1999-08-02 윌리암 제이. 버크 이미지 형성을 위해 백라이트 lcd 화소 어레이를 사용하는 필드-순차식 디스플레이 시스템
JP2941883B2 (ja) * 1990-04-16 1999-08-30 キヤノン株式会社 表示装置
JPH0460581A (ja) 1990-06-29 1992-02-26 Hitachi Ltd 液晶表示装置
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
JPH05158433A (ja) * 1991-12-03 1993-06-25 Rohm Co Ltd 表示装置
JP2989952B2 (ja) * 1992-01-13 1999-12-13 日本電気株式会社 アクティブマトリクス液晶表示装置
JP3277382B2 (ja) * 1992-01-31 2002-04-22 ソニー株式会社 固定重複パタン除去機能付水平走査回路
JPH06118904A (ja) 1992-09-14 1994-04-28 Hitachi Ltd 液晶駆動回路
JP3276725B2 (ja) * 1992-10-07 2002-04-22 株式会社日立製作所 液晶表示装置
JPH06266310A (ja) 1993-03-11 1994-09-22 Toshiba Corp 液晶表示装置
US5592190A (en) * 1993-04-28 1997-01-07 Canon Kabushiki Kaisha Liquid crystal display apparatus and drive method
JP3130705B2 (ja) * 1993-06-25 2001-01-31 株式会社東芝 半導体メモリ回路
JP2911089B2 (ja) * 1993-08-24 1999-06-23 シャープ株式会社 液晶表示装置の列電極駆動回路
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP2996881B2 (ja) * 1994-09-26 2000-01-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 画像表示方法及び回路
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH08106272A (ja) * 1994-10-03 1996-04-23 Semiconductor Energy Lab Co Ltd 表示装置駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898787B1 (ko) * 2002-11-11 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101452645B1 (ko) 2012-10-31 2014-10-22 시트로닉스 테크놀로지 코퍼레이션 디코딩 및 스캔 드라이버

Also Published As

Publication number Publication date
JPH08101669A (ja) 1996-04-16
US20040183766A1 (en) 2004-09-23
KR960011827A (ko) 1996-04-20
US7432905B2 (en) 2008-10-07
US6344843B1 (en) 2002-02-05
US6731264B2 (en) 2004-05-04
US20020057244A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
KR100368853B1 (ko) 능동매트릭스액정표시장치
US6965365B2 (en) Display apparatus and driving method thereof
US5798746A (en) Liquid crystal display device
KR100724026B1 (ko) 소스 드라이버, 전기 광학 장치 및 전자 기기
US6744417B2 (en) Display device and method for driving the same
US5828357A (en) Display panel driving method and display apparatus
US5510805A (en) Scanning circuit
US20100073389A1 (en) Display device
US6456301B1 (en) Temporal light modulation technique and apparatus
JP4158658B2 (ja) 表示ドライバ及び電気光学装置
JP3428593B2 (ja) 表示装置及びその駆動方法
US11145267B2 (en) Liquid crystal display device and driving method therefor
JPH06313876A (ja) 液晶表示装置の駆動方法
US6433768B1 (en) Liquid crystal display device having a gray-scale voltage producing circuit
US7545355B2 (en) Image display apparatus and driving method thereof
JP2002156954A (ja) 液晶表示装置
US7271791B2 (en) Image display method, image display device, and electronic equipment
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
KR100455883B1 (ko) 액티브매트릭스 표시장치
JP4167952B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
JP2004109824A (ja) 電気光学装置、電気光学装置の駆動方法、電気光学装置の駆動回路および電子機器
JP2002156953A (ja) 表示装置およびその駆動方法
JP4016930B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
US7471278B2 (en) Display driver, electro-optical device, and drive method
KR100196027B1 (ko) 표시장치 주사회로

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010516

Effective date: 20020930

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee