KR100363340B1 - 플라즈마처리방법 - Google Patents

플라즈마처리방법 Download PDF

Info

Publication number
KR100363340B1
KR100363340B1 KR1019950705168A KR19950705168A KR100363340B1 KR 100363340 B1 KR100363340 B1 KR 100363340B1 KR 1019950705168 A KR1019950705168 A KR 1019950705168A KR 19950705168 A KR19950705168 A KR 19950705168A KR 100363340 B1 KR100363340 B1 KR 100363340B1
Authority
KR
South Korea
Prior art keywords
etching
plasma
gas
wafer
chamber
Prior art date
Application number
KR1019950705168A
Other languages
English (en)
Other versions
KR960702674A (ko
Inventor
사이또고
요시가이모또히꼬
후지모또겐지
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5118161A external-priority patent/JP2948053B2/ja
Priority claimed from JP11815693A external-priority patent/JPH08279487A/ja
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR960702674A publication Critical patent/KR960702674A/ko
Application granted granted Critical
Publication of KR100363340B1 publication Critical patent/KR100363340B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • H01J37/32862In situ cleaning of vessels and/or internal parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Epidemiology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 높은 처리량을 가지며 에칭가스로 브롬화수소(HBr)를 사용하여 에칭하면서 정전기적 고정에 의해 전극에 웨이퍼를 지지하는 플라즈마 처리장치의 에칭실을 청정하는 방법을 제공하다. 에칭이 완료된 후 전극상에 정전기적으로 고정된 웨이퍼상의 정전하가 제거되는 경우, O2가스는 가스 유량제어장치로부터 에칭실로 유입된다. O2가스의 플라즈마가 생성되어, 웨이퍼상의 전하가 플라즈마를 통하여 접지로 흐르게 하며, 동시에 에칭실의 내부가 청정된다.

Description

플라즈마 처리방법{PLASMA PROCESSING METHOD}
발명의 배경
본 발명은 플라즈마 처리방법에 관한 것으로서, 특히, 정전기력에 의해 전극상에 웨이퍼를 지지하고, 에칭가스로서 브롬화수소(HBr)를 사용하면서 웨이퍼를 에칭하는데 적합한 플라즈마 처리방법에 관한 것이다.
브롬화수소(HBr)를 이용하는 종래의 에칭처리에 관해서는, 예를 들어, 53회 응용의학회 예비프린트물 제 16a-SK-7호에 기재된 바와 같이, 레지스트마스크를 구비하는 폴리실리콘막을 HBr가스를 사용하여 에칭하는 경우, 반응생성물이 반응실 내측에 부착하는 경향이 있다는 것이 알려져 있다. 따라서, 종래에는, 실내측에 부착된 생성물을 제거하기 위하여, SF6, NF3, CF4및 CHF3중의 하나를 함유한 가스 또는 이 중의 하나와 산소를 함유한 혼합가스를 사용하여 실내부의 플라즈마청정을 위하여 사용되는 플라즈마를 생성한다.
상술된 종래기술은, 그러나, 플라즈마 처리시간 또는 처리량을 고려하고 있지 않다. 즉, 실의 청정이 플루오르화물 또는 산소가스와의 그 혼합물을 사용하는 종래의 방법으로 행해지는 경우, 전극상에 장착되어 에칭처리된 웨이퍼에 대한 청정작업이 실행될 때, 에칭된 웨이퍼의 규격화된 형상에 역효과가 초래되는 문제가있고, 또는 웨이퍼가 전극상에 장착되지 않은 상태로 청정이 실행될 때, 전극이 에칭에 의해 손상되는 문제가 있다. 따라서, 전극상에 보호용 모조웨이퍼를 장착할 필요가 있다. 이에 의해, 반응생성물청정의 매 사이클동안 모든 웨이퍼를 위한 모조웨이퍼를 장착할 필요가 있으므로, 웨이퍼 및 모조품을 교환하는데 실질적인 시간이 소요되며, 이에 의해 생산물의 처리량이 저하된다. 게다가, 전극상에 웨이퍼를 지지하는데 정전기력이 사용되는 경우, 웨이퍼가 교환되는 매 시간 웨이퍼상의 전하를 제거하기 위한 비전화처리를 실행해야 하므로, 추가적인 시간이 요구된다.
발명의 개요
본 발명의 목적은, 높은 처리량을 가지면서 생산물에 역효과를 발생시키지 않는 청정작업을 실행가능한 플라즈마 처리방법을 제공하는 것이다.
본 발명의 다른 목적은, 후처리 뿐만 아니라 에칭처리시간도 실질적으로 감소할 수 있는 Si-함유물의 막을 플라즈마처리하는 플라즈마 처리방법을 제공하는 것이다.
본 발명의 일 특징에 따라, 웨이퍼의 에칭처리를 실행하면서 정전기적인 고정에 의해 전극상에 웨이퍼를 지지하는 플라즈마 처리방법에서, 에칭완료후 웨이퍼상에 잔재하는 잔여 정전기력은 산소가스의 가스플라즈마내로 방전된다.
본 발명의 다른 특징에 따라, Si-함유물로 만들어진 막은 브롬함유가스의 플라즈마를 사용하여 에칭된 후 연속적으로 진공에서 O2및 CHF3을 함유하는 혼합가스의 플라즈마를 사용하여 후처리된다.
에칭가스로서 HBr을 사용하는 플라즈마처리의 경우, 에칭되는 물질을 마스크하는 포토레지스트 마스크물질의 주성분인 탄소 및 HBr 가스에 존재하는 수소 사이의 폴리머라이드는 에칭실내측에 부착된다. 따라서, 전극상에 웨이퍼가 정전기적으로 고정되면서 웨이퍼의 에칭이 완료된 후, 에칭가스 대신 O2가스가 실 내로 유입되어 O2가스의 플라즈마를 생성한다. 이에 의해, 정전기력으로부터 발생한 웨이퍼상의 잔여 전하가 비전화될 수 있을 뿐만 아니라, 동시에 O2와 반응하여 실의 내측에 부착되며 제거되는 반응생성물의 주성분인 C 및 H를 발생시킴으로써 실의 내부의 청정작업이 실행가능하다. 이에 의해, 생산물에 다른 역효과를 발생시키지 않으면서 높은 처리량을 이룰 수 있는 실의 효과적인 청정을 실행가능하다.
브름함유가스의 플라즈마를 사용하여 에칭된 후 Si-함유물질의 막이 연속적으로 진공에서 O2및 CHF3를 함유한 혼합가스의 플라즈마를 사용하여 후처리되므로, 포토레지스트상의 부착물 및 포토레지스트의 측벽이 제거가능하며, 더욱이, 에칭되지 않고 남게 되는 계단형 구조의 구석에 있는 Si-함유물의 잔여막도 반응생성물 SiFx 로서 제거가능하다. 이에 의해, 과에칭에 요구되는 시간이 제거가능하며, 이로써 본 발명에 따라 전체적인 처리시간이 최소화될 수 있다.
도면의 간단한 설명
제 1도는 본 발명에 따른 플라즈마 처리방법의 일 실시예의 블록도,
제 2도는 본 발명의 실시예의 작동을 도시한 타이밍차트,
제 3도는 본 발명에 따른 플라즈마 처리방법의 다른 실시예의 블록도,
제 4도는 본 발명의 플라즈마 처리방법에 따른 에칭처리동안의 각각의 에칭상태도,
제 5도는 본 발명의 플라즈마 처리방법에 따른 후-처리단계의 후-애싱상태도,
제 6도는 본 발명의 플라즈마 처리방법이 적용되는 계단형 구조를 갖는 예시적인 워크피이스의 에칭단계의 후-에칭상태를 나타내는 도면이다.
바람직한 실시예의 설명
이제, 제 1 및 제 2도를 참조하여 본 발명의 일 실시예를 상세히 설명한다.
본 발명을 이행하는 플라즈마 처리장치의 일 실시예의 마이크로파 플라즈마 에칭장치가 제 1도에 도시된다. 에칭실(11)과 밀봉하여 연결되어 있는 진공실(12)은 고진공펌프(13) 및 보조펌프(14)를 포함하는 배기시스템에 의해 고진공으로 미리 비워진다. 그리고나서, 에칭가스가 유량조절장치(15)를 통하여 에칭실(11)로 유입된다. 진공실(12)의 내측이 설정기압으로 유지되는 경우, 마그네트론(16)에 의해 발진되는 마이크로파는 도파관(17)을 통하여 에칭실(11)로 유입되며, 여기서, 계자(界磁)코일(18)에 의해 형성된 자장과 마이크로파 사이의 상호작용을 통하여, 에칭실(11)내의 방전부에 플라즈마가 생성된다. 그리고, 웨이퍼(20)가 장착되는 전극(21)에 연결된 고 주파수 전원(19)에 의해, 플라즈마내의 이온이 웨이퍼(20)로 흡수되며, 흡수된 활성이온은 처리되는 웨이퍼(20)의 표면과 반응하여, 웨이퍼를 에칭한다. 또한, 전극(21)에 연결된 정전기력원(22)에 의해, 웨이퍼(20)와 전극(21)사이에 정전기력이 유도되어, 웨이퍼(20)및 전극(21) 사이의 흡착을 증대시키고 냉각효율을 향상시킨다. 또한, 웨이퍼(20)에 대한 에칭처리가 완료된 후 웨이퍼(20)의 이송을 용이하게 하도록 웨이퍼(20)상에 잔재하는 잔여 정전기력을 제거하기 위하여, 플라즈마는 에칭실(11)의 내측에 생성되어 웨이퍼상의 전하가 플라즈마내로 방전되게 한다(이러한 처리를 비전화처리로 칭한다).
상술된 장치설치에서, 제 2도에 도시된 바와 같이 소정의 기압이 얻어질 때까지 에칭가스로서 HBr이 가스 유량제어장치(15)를 통하여 에칭실(11)내로 공급되며, 마그네트론(16)에 의한 마이크로파의 발진을 통하여 에칭실(11)에 플라즈마가 생성된다. 이때, 자장은 계자코일(18)에 의해 에칭실(11)에 이미 형성된다. 플라즈마가 생성될 때, 웨이퍼에 대한 에칭처리가 개시되며, 동시에, 전극(21)상의 웨이퍼는 정전기력원(22)에 의해 정전기적으로 고정되어 고정된대로 에칭처리를 진행하게 한다. 이러한 에칭처리를 통하여, 에칭되는 물질을 마스크(mask)하는 포토레지스트(photoresist) 마스크물질의 주성분인 탄소(C) 및 HBr 가스에 존재하는 수소(H)는 에칭실(11)의 내측면상에 부착하는 폴리머라이드(polymeride)를 형성시킨다.
웨이퍼(20)의 에칭이 완료된 후, 그 웨이퍼는 여전히 전극(21)상에 정전기적으로 고정되며, 에칭처리가스 대신 O2가스가 에칭실(11)내로 공급되어 내부에 O2가스의 플라스마를 생성한다. 내부에 생성된 이러한 플라즈마를 통하여, 웨이퍼(20)상의 잔여 전하는 접지로 흐르게 되어, 본 발명에 따라 웨이퍼(20)상의 전하를 제거하거나 비전화한다. 또한, O2플라즈마의 생성을 통하여, 실의 내측에부착된 반응생성물의 주성분인 C 및 H는 O와 반응하여, 실에서 용이하게 제거가능한 COx 및 H2O를 형성하며, 이로써 청정작업을 완료한다. 이에 의해, 본 발명에 따라 처리량이 향상되고 종래에 경험된 바와 같은 생산물상의 역효과를 최소화하는 실의 청정효율이 실현가능하다.
본 발명의 이러한 실시예에 따라, 본 발명의 비전화처리를 사용함으로써 모든 웨이퍼의 에칭 후에 실의 청정을 실행가능하여, 다음 웨이퍼를 위한 다음의 에칭처리는 항상 청정하게 유지되는 에칭실(11)에서 실행되도록 준비가능하다. 그러나, 정전기력이 이용되지 않는 경우에는, 에칭단계에 청정단계를 추가하여 다음 웨이퍼를 위한 다음의 에칭처리를 실행가능하게 되며, 이에 의해 에칭실(11)의 내부는 청정하게 유지가능하다.
다음에, 제 3 내지 제 6도를 참조하여 본 발명의 다른 실시예를 설명한다.
제 3도에, 본 발명을 이행하는 장치의 개략적인 설치의 일 례가 도시된다. 이러한 예시적인 장치는 자장-내 마이크로파 플라즈마기술을 이용하는 에칭실, 및 진공부를 경유하여 에칭실에 결합되며 하류 마이크로파 플라즈마 기술을 이용하는 후-처리실을 포함한다. 도면에서, 진공실(40)은 장하(裝荷)커버(41) 및 장하단(42)을 포함하는 부하-록(load lock)실(43), 이 격판(44)과 일체형성된 벨로우(bellow) 및 종형상의 항아리부(46)를 포함하는 후처리실(33), 및 비 장하커버(69) 및 비 장하단(30)을 포함하는 비 부하-록실(31)을 포함하며, 또한, 에칭실(32)에는 워크피이스(workpiece)단전극(49)이 구비되고 후처리실(53)에는 워크피이스단(57)이 구비된다.
특히, 에칭실은 항아리부(46), 항아리부(46)를 둘러싸도록 제공되는 코일(48) 및 도파관(47), 워크피이스단 전극(49), 정전기력을 위한 고 주파수전원(50) 및 DC전원(51)을 포함하며, 두 전원은 워크피이스단 전극(49)에 접속된다. DC전원(51)은 정전기력 또는 고정으로 워크피이스단 전극(49)상에 배치된 웨이퍼(36)를 지지하도록 사용된다. 도파관(47)은 단부에서 마이크로파를 발진하는 마그네트론을 구비한다.
특히, 후처리실은 항아리부(54), 항아리부(54)를 둘러싸도록 제공된 도파관(56), 워크피이스단(67) 및 워크피이스단(57)상에 배치되는 웨이퍼(36)를 지지하는 압력바(68)를 포함한다. 도파관(66)온 단부에서 마이크로파를 발진하는 마그네트론을 구비한다. 항아리부(54)의 내측에는 플라즈마의 라디칼(radical)만을 통과시키는 천공된 금속(66)이 제공된다.
전기된 설치를 구비한 장치에서, 각각의 장하커버(41), 장하단(42), 이격판(44, 52), 비 장하커버(59), 및 비 장하단(30)은 들어올려질 수 있으며, 부하-록실(43), 에칭실(32), 후처리실(33) 및 비 장하실(31)을 구성한다. 웨이퍼는 에칭 및 후처리동안 부하-록실(43), 에칭실(32), 후처리실(33), 및 비 부하-록실(31)의 순서로 이송장치(미도시된)에 의해 이송된다.
에칭실(32)에서, 에칭처리는, 0.01 Torr의 압력, 0.7 KW의 마이크로 파력, 25 W의 고주파력, 및 20℃의 웨이퍼온도에서, 120 sccm의 HBr 및 4 sccm의 O2의 혼합가스를 에칭가스로서 사용하여 행해진다. 따라서, 제 4(a) 내지 (c)도에 나타낸 바와 같은 에칭처리가 이루어진다. 제 4(a)도는, 에칭이전에, 폴리-실리콘(62)이 산화막(61)을 경유하여 실리콘기판상에 적층되는 상태를 나타내며, 또한, 포토레지스트(63)는 그 위에 마스크로서 형성된다. 제 4(b)도는, 에칭진행하에, 폴리실리콘(62)이 플라즈마내에 활성된 입자들과 반응하여, 제거될 반응생성물 SiBrx을 생산하는 상태를 나타낸다. 이러한 예에서, 반응생성물 SiBrx의 일부는 레지스트의 측면에 부착된다. 제 4(c)도는 폴리-실리콘의 에칭이 완료된 상태를 나타낸다. 실시예에서, 에칭가스에 O2를 부가하는 것은 산화막(61)에 대한 에칭속도를 억제한다.
다음 단계에서, 후처리실(33)에서 압력 0.7 Torr, 마이크로파전력 1000 W, 및 웨이퍼온도 25℃에서 O2300 sccm 및 CHF315 sccm의 혼합가스를 애싱가스로 사용하여 애싱처리가 행해진다. 이에 의해, 제 5도에 도시된 바와 같이, 레지스트는 에칭되지 않은 폴리-실리콘(62)만을 남기고 제거된다. 이때, 천공된 금속(55)을 통과하는 산소의 라디칼과 반응하게 되는 포토레지스트는 반응생성물 CO로서 제거된다. 또한, 포토레지스트의 측벽에 부착된 부착물 SiBrx도 마찬가지로 브름의 라디칼과 반응하게 되어 SiFx 등으로 제거되어, 에칭처리후 다른 잔여 부착물을 남기지 않는 효과적인 애싱처리를 달성한다.
또한, 에칭되는 표면이 제 6도에 지시된 바와 같이 계단구조를 갖는 경우, 잔여 폴리-실리콘(62a)은 연속되는 후처리에서 브름라디칼과 반응하게 되어 SiFx의형태로 용이하게 제거되므로, 에칭처리후 계단의 구석에 잔재하는 잔여 폴리-실리콘(62a)을 제거하기 위한 종래의 과에칭처리는 생략가능하며, 이에 의해 과에칭시간을 제거하여 에칭처리시간을 감소시킨다.
또한, 이러한 장치의 작동에서 특히 주목할 것은, 에칭실(32)에서의 에칭처리동안 웨이퍼(35)는 정전기력 또는 정전고정을 통하여 워크피이스단 전극(49)상에 지지되며, 에칭이 완료되고 정전기적 고정을 위한 DC전원(51)이 오프된 후 워크피이스단 전극(49)으로부터 웨이퍼(36)를 제거하기 위하여, O2 플라즈마가 에칭실(32)에 생성되어 플라즈마방전을 발생시켜, 웨이퍼(35)상의 전하가 이를 통해 비전화되게 한다. 웨이퍼(35)상의 전하를 비전화하는 O2 플라즈마의 사용은 또한 에칭실 내부를 청정하여, 특별한 청정처리를 부가하지 않으면서 모든 웨이퍼를 위한 에칭실내부의 청정가능하게 하며, 이에 의해, 에칭처리가 계속되더라도 처리수행의 노화가 발생하지 않으며, 이로써 루틴청정작동을 최소화하며, 이에 의해 장치의 유용성요소가 실질적으로 향상된다. 또한, 에칭처리를 필요로 하는 웨이퍼(35)는 O2플라즈마에 노출되어, 애싱작동을 효과적으로 수반하며, 따라서, 후처리실(33)의 애싱처리시간이 감소되어, 전체적인 처리량을 실질적으로 향상시킬 수 있다. 실험에 따르면, O2플라즈마가 비전화처리에 적용되지 않는 경우, 즉 He이 사용된 경우 애싱처리시간은 100초가 소요되었다. 그러나, 웨이퍼가 비전화처리에서 15초동안 O2플라즈마에 노출되는 경우, 계속되는 애싱처리시간은 60초로 감소되어, 전체적으로 25초의 시간절약을 달성할 수 있다.
본 발명의 이러한 실시예에 사용된 Si-함유물질의 막은 폴리-실리콘의 예를 들어 기술되었지만, 이에 제한되지는 않으며, 텅스텐 규소화합물(WSix) 또는 텅스텐 규소화합물과 폴리-실리콘(WSix/Poly-Si)의 적층구조가 동일한 효과로 사용될 수 있다.
또한, 본 발명의 이러한 실시예에서, 브롬함유가스 HBr및 O2의 혼합가스의 플라즈마가 Si-함유물의 막을 에칭하는데 사용되지만, 이에 제한되지는 않으며, 염소함유가스도 에칭가스로 사용가능하다.
그리고, 본 발명의 에칭장치 및 후처리장치는 마이크로파를 사용하는 장치를 예로 들어 기술되었지만, 이에 제한되지는 않으며, 동일한 처리를 실행할 수 있는 다른 장치도 이용가능하다.

Claims (6)

  1. 진공실 내에 브롬화 가스를 에칭 가스로 한 플라즈마를 발생시키고,
    포토레지스트를 마스크로서 이용하여 상기 진공실 내의 전극상에 정전흡착에 의하여 유지된 웨이퍼의 처리면의 실리콘-함유 재료의 박막을 상기 플라즈마에 의하여 에칭처리하고,
    상기 에칭처리 종료후의 웨이퍼마다, 상기 진공실 내의 상기 에칭가스 대신에 O2와 가스를 공급하여, 상기 웨이퍼를 상기 전극에 배치한 채로 상기 O2가스를 플라즈마화하고,
    상기 에칭처리에 의하여 상기 진공실 내에 부착한 상기 에칭가스와 상기 포토레지스트와의 반응생성물을 제거하고, 이 제거하는 동안에 상기 정전흡착을 위한 전원을 오프하는 것을 특징으로 하는 플라즈마 처리방법.
  2. 에칭실 내에 브롬-함유 가스 또는 염소-함유 가스의 플라즈마를 발생시키고,
    상기 에칭실 내의 전극 상에 정전흡착에 의하여 유지된 웨이퍼의 처리면의 실리콘-함유 재료의 박막을 상기 플라즈마에 의하여 에칭처리하고,
    상기 에칭처리 후, 진공공간을 거쳐 상기 에칭실에 접속된 후처리실에서 02와 CHF3의 혼합가스의 플라즈마에 의하여 상기 에칭처리된 실리콘-함유 재료의 박막의 후처리를 행하는 것을 특징으로 하는 플라즈마 처리방법.
  3. 제 2항에 있어서,
    상기 브롬-함유 가스는 HBr 및 O2의 혼합가스인 것을 특징으로 하는 플라즈마 처리방법.
  4. 제 2항에 있어서,
    상기 실리콘-함유 재료의 박막은 폴리-실리콘 재료인 것을 특징으로 하는 플라즈마 처리방법.
  5. 제 2항에 있어서,
    상기 실리콘-함유 재료의 박막은 계단구조로 형성된 것을 특징으로 하는 플라즈마 처리방법.
  6. 제 2항에 있어서,
    상기 실리콘-함유 재료의 박막은 계단구조로 형성된 것으로서, 상기 에칭처리에서 상기 계단구조부에 잔류한 실리콘-함유 재료의 박막을 상기 후처리에서 제거하는 것을 것을 특징으로 하는 플라즈마 처리방법.
KR1019950705168A 1993-05-20 1994-05-20 플라즈마처리방법 KR100363340B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5118161A JP2948053B2 (ja) 1993-05-20 1993-05-20 プラズマ処理方法
JP93-118156 1993-05-20
JP11815693A JPH08279487A (ja) 1993-05-20 1993-05-20 プラズマ処理方法
JP93-118161 1993-05-20

Publications (2)

Publication Number Publication Date
KR960702674A KR960702674A (ko) 1996-04-27
KR100363340B1 true KR100363340B1 (ko) 2003-02-19

Family

ID=26456137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950705168A KR100363340B1 (ko) 1993-05-20 1994-05-20 플라즈마처리방법

Country Status (5)

Country Link
US (1) US5681424A (ko)
EP (2) EP0709877A4 (ko)
KR (1) KR100363340B1 (ko)
TW (1) TW255839B (ko)
WO (1) WO1994028578A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539962B1 (ko) * 2003-07-03 2005-12-28 매그나칩 반도체 유한회사 포토레지스트 트리밍 공정을 이용한 반도체 소자의 제조방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163973B2 (ja) * 1996-03-26 2001-05-08 日本電気株式会社 半導体ウエハ・チャック装置及び半導体ウエハの剥離方法
JPH1014266A (ja) * 1996-06-21 1998-01-16 Sony Corp 静電チャック装置及び静電チャックを用いたウエハの保持方法及び静電チャックからのウエハの脱着方法
US5790365A (en) * 1996-07-31 1998-08-04 Applied Materials, Inc. Method and apparatus for releasing a workpiece from and electrostatic chuck
US5869401A (en) * 1996-12-20 1999-02-09 Lam Research Corporation Plasma-enhanced flash process
KR100267784B1 (ko) * 1996-12-26 2001-04-02 김영환 정전척의 정전력 회복방법
JP3394263B2 (ja) * 1997-04-28 2003-04-07 芝浦メカトロニクス株式会社 真空処理方法及び装置
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6093655A (en) 1998-02-12 2000-07-25 Micron Technology, Inc. Plasma etching methods
US6168672B1 (en) 1998-03-06 2001-01-02 Applied Materials Inc. Method and apparatus for automatically performing cleaning processes in a semiconductor wafer processing system
US6081334A (en) 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6254717B1 (en) * 1998-04-23 2001-07-03 Sandia Corporation Method and apparatus for monitoring plasma processing operations
US6235213B1 (en) 1998-05-18 2001-05-22 Micron Technology, Inc. Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers
GB9812850D0 (en) * 1998-06-16 1998-08-12 Surface Tech Sys Ltd A method and apparatus for dechucking
US6277759B1 (en) * 1998-08-27 2001-08-21 Micron Technology, Inc. Plasma etching methods
TW439143B (en) * 1999-03-01 2001-06-07 United Microelectronics Corp Method to prevent first-wafer effect
EP1124255A3 (en) * 1999-04-05 2001-10-17 Applied Materials, Inc. Etching process in the fabrication of electronic devices
US6790374B1 (en) 1999-11-18 2004-09-14 Chartered Semiconductor Manufacturing Ltd. Plasma etch method for forming plasma etched silicon layer
KR100353805B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US6326627B1 (en) 2000-08-02 2001-12-04 Archimedes Technology Group, Inc. Mass filtering sputtered ion source
US6852242B2 (en) 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
EP1321977A1 (en) * 2001-12-17 2003-06-25 AMI Semiconductor Belgium BVBA Method for reducing residual electric charge created by a previous process step on a conductive structure
US6905624B2 (en) * 2003-07-07 2005-06-14 Applied Materials, Inc. Interferometric endpoint detection in a substrate etching process
US7326358B2 (en) * 2004-09-27 2008-02-05 Tokyo Electron Limited Plasma processing method and apparatus, and storage medium
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
KR101194020B1 (ko) * 2005-07-08 2012-10-24 매그나칩 반도체 유한회사 반도체 장치 제조 방법
JP4884180B2 (ja) * 2006-11-21 2012-02-29 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2008181996A (ja) * 2007-01-24 2008-08-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US8118946B2 (en) 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
JP5179219B2 (ja) * 2008-02-20 2013-04-10 東京エレクトロン株式会社 付着物除去方法及び基板処理方法
US9129902B2 (en) * 2013-05-01 2015-09-08 Lam Research Corporation Continuous plasma ETCH process
JP2015060934A (ja) * 2013-09-18 2015-03-30 株式会社日立ハイテクノロジーズ プラズマ処理方法
CN104616956B (zh) * 2013-11-05 2017-02-08 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体刻蚀设备及方法
CN106206290A (zh) * 2016-08-24 2016-12-07 京东方科技集团股份有限公司 一种包含铝的膜层图案、其制作方法及其后处理方法
US11521838B2 (en) * 2018-12-18 2022-12-06 Applied Materials, Inc. Integrated cleaning process for substrate etching
CN111463128A (zh) * 2020-04-14 2020-07-28 Tcl华星光电技术有限公司 一种干刻蚀方法及多晶硅薄膜晶体管

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786814A (en) * 1983-09-16 1988-11-22 General Electric Company Method of reducing electrostatic charge on ion-implanted devices
JPS62281331A (ja) * 1986-05-29 1987-12-07 Fujitsu Ltd エツチング方法
EP0328350B1 (en) * 1988-02-09 1999-04-28 Fujitsu Limited Dry etching with hydrogen bromide or bromine
EP0416646B1 (en) * 1989-09-08 2000-02-09 Tokyo Electron Limited Apparatus and method for processing substrates
JPH042123A (ja) * 1990-04-18 1992-01-07 Nec Corp 表面処理方法
JPH049473A (ja) * 1990-04-27 1992-01-14 Sony Corp 基板処理装置
JPH0412527A (ja) * 1990-05-02 1992-01-17 Matsushita Electron Corp プラズマエッチング装置
JP2506219B2 (ja) * 1990-06-19 1996-06-12 富士通株式会社 静電吸着方法
JPH0451520A (ja) * 1990-06-19 1992-02-20 Fujitsu Ltd 半導体装置の製造方法
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
KR100188455B1 (ko) * 1991-05-20 1999-06-01 이노우에 아키라 드라이 에칭방법
JP3137682B2 (ja) * 1991-08-12 2001-02-26 株式会社日立製作所 半導体装置の製造方法
JP3169993B2 (ja) * 1991-08-19 2001-05-28 忠弘 大見 静電吸着装置
JP3179872B2 (ja) * 1991-12-19 2001-06-25 東京エレクトロン株式会社 エッチング方法
KR0164618B1 (ko) * 1992-02-13 1999-02-01 이노우에 쥰이치 플라즈마 처리방법
EP0647163B1 (en) * 1992-06-22 1998-09-09 Lam Research Corporation A plasma cleaning method for removing residues in a plasma treatment chamber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539962B1 (ko) * 2003-07-03 2005-12-28 매그나칩 반도체 유한회사 포토레지스트 트리밍 공정을 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR960702674A (ko) 1996-04-27
EP0709877A4 (en) 1997-11-26
WO1994028578A1 (fr) 1994-12-08
US5681424A (en) 1997-10-28
EP0938134A3 (en) 2000-01-19
TW255839B (ko) 1995-09-01
EP0709877A1 (en) 1996-05-01
EP0938134A2 (en) 1999-08-25

Similar Documents

Publication Publication Date Title
KR100363340B1 (ko) 플라즈마처리방법
US5385624A (en) Apparatus and method for treating substrates
KR0145645B1 (ko) 드라이에칭 장치의 에칭실을 클리닝하는 방법
US6692903B2 (en) Substrate cleaning apparatus and method
JPH0831451B2 (ja) プラズマ反応容器のクリーニング方法
KR20020062367A (ko) 플라즈마 반응 챔버의 세정 및 조절 방법
JPH09186143A (ja) プラズマチャンバ表面から副生成物をクリーニングするための方法及び装置
JPH11219942A (ja) ドライエッチング方法および半導体装置の製造方法
US7097716B2 (en) Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
JPH03261138A (ja) 半導体装置のクリーニング方法およびクリーニング装置
JPH0936089A (ja) アッシング方法及びその装置
JPH0778802A (ja) ドライクリーニング方法
JPH1187324A (ja) プラズマ処理方法
JPH0897189A (ja) 真空処理装置のクリーニング方法
JPH0555184A (ja) クリーニング方法
WO2001097270A2 (en) Substrate cleaning apparatus and method
JP2948053B2 (ja) プラズマ処理方法
JPH1140502A (ja) 半導体製造装置のドライクリーニング方法
JPH08279487A (ja) プラズマ処理方法
JPH0529285A (ja) クリーニング方法及び半導体製造装置
JPH0845904A (ja) ドライエッチング方法および装置
JPH05326451A (ja) プラズマ処理装置被処理基板固定方法
JPH08255786A (ja) プラズマエッチング方法
JP3727312B2 (ja) プラズマ処理装置のプラズマ処理方法
JP2001326211A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101118

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee