KR100188455B1 - 드라이 에칭방법 - Google Patents

드라이 에칭방법 Download PDF

Info

Publication number
KR100188455B1
KR100188455B1 KR1019920008545A KR920008545A KR100188455B1 KR 100188455 B1 KR100188455 B1 KR 100188455B1 KR 1019920008545 A KR1019920008545 A KR 1019920008545A KR 920008545 A KR920008545 A KR 920008545A KR 100188455 B1 KR100188455 B1 KR 100188455B1
Authority
KR
South Korea
Prior art keywords
gas
lower electrode
etching
dry etching
semiconductor wafer
Prior art date
Application number
KR1019920008545A
Other languages
English (en)
Other versions
KR920021737A (ko
Inventor
후미히코 히구치
요시오 후카자와
Original Assignee
이노우에 아키라
도오교오 에레구토론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 아키라, 도오교오 에레구토론 가부시키가이샤 filed Critical 이노우에 아키라
Publication of KR920021737A publication Critical patent/KR920021737A/ko
Application granted granted Critical
Publication of KR100188455B1 publication Critical patent/KR100188455B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

본 발명은, 예를들면 반도체웨이퍼, 특히 폴리실리콘에 대하여 양호한 이방성 에칭을 행하기 위한 드라이 에칭방법에 관한 것이다. 본 발명에 의하면, 진공 챔버 내에 Br을 포함하는 제1가스와, Br 이외의 할로겐을 포함하는 제2가스, 예를들면 HBr가스 및 HCl가스로 이루어지는 혼합가스를 도입하며, 상부 고주파인가에 의해 전극(5,6) 사이에서 혼합가스를 플라즈마화함과 동시에, 필요에 따라서 자외선램프에 의해 자외선을 조사하고, 이에 의해 반도체웨이퍼에 대하여 에칭을 행한다. 피처리체인 반도체웨이퍼의 표면온도를 70~120℃의 범위를 유지하면서 혼합가스의 유량비를 제어하는 등, 최적조건에서 에칭을 행하는 것을 특징으로 한다.

Description

드라이 에칭방법
제1도는 본 발명의 실시예에 적용된 장치의 1예를 나타낸 단면도.
제2도(a) 및 제2도(b)는 제1도의 장치에 이용한 가스확산판의 1예를 각각 나타낸 평면도.
제3도는 전원전력과 에칭속도 및 선택비와의 관계를 나타낸 그래프.
제4도는 HBr의 유량비와 에칭속도 및 선택비와의 관계를 나타낸 그래프.
제5도는 에칭종료 후의 반도체웨이퍼의 표면상태를 나타낸 단면도.
제6도는 피처리체(반도체웨이퍼)를 기계적 램프수단으로 하부전극 상에 고정하는 형식의 에칭장치의 단면도.
제7도는 정전척에 의해 반도체웨이퍼를 하부전극 상에 고정하는 형식의 에칭장치의 단면도.
제8도는 하부전극의 온도변화가 에칭속도, 에칭속도비, 에칭형상등에 부여되는 영향을 나타낸 그래프.
제9도(a) 내지 제9도(d)는 하부전극의 온도변화가 에칭속도, 에칭속도비, 에칭형상에 부여되는 영향을 나타낸 반도체웨이퍼 단면도.
제10도는 하부전극과 상부전극의 간격변화가 에칭속도, 에칭속도비, 에칭형상에 부여하는 영향을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 진공챔버 2 : 가스도입관
3 : 가스도입실 5 : 상부전극
6 : 하부전극 7 : 자외선램프
8 : 가스배기관 9 : 진공펌프
10 : 자동압력조절기(APC) 41 : 제1가스확산판
42 : 제2가스확산판 71 : 창부
91 : 바탕막 92 : 폴리실리콘막
93 : 레지스트막 101 : 반응용기
102 : 승강기구 103 : 연결봉
104 : 전극체 111 : 절연링
112 : 시일드링 115 : 탄성필름
118 : 클램프링 119 : 냉각쟈켓
120 : 도입관 121 : 배출관
122 : 가스도입관 123 : 압력조정기구
125 : 메인배관 126 : RF전원
127 : 메인개폐밸브 128 : 압력게이지
129 : 서브배관 130 : 서브개폐밸브
131 : 냉각장치 132 : 플로우스위치
133 : 콘트롤러 146 : 유량조정기
220 : 절연부 222 : 정전척
224 : 유체통로 226 : 온도조절부
232 : 척본체 240 : 정전흡착시트
242 : 전기공급용 시트 250 : 폴리이미드 시트
252,253 : 도전성시트 265 : 리드선
266 : ON/OFF 스위치 267 : 직류전원
311 : 실리콘기판 312 : 실리콘산화막
본 발명은 실리콘 반도체웨이퍼에 대하여 에칭처리를 행하기 위한 드라이 에칭방법에 관한 것이다.
실리콘 반도체웨이퍼의 처리공정에 있어서, 예를들면 캐패시터나 소자의 분리, 혹은 콘택트홀의 형성등을 위하여, 드라이 에칭이 행해지고 있다. 이와같은 에칭에 있어서는 다양한 요구, 예컨대 레지스트 막이나 바탕막에 대한 큰 선택비, 홈 측벽의 원활한 수직성(양호한 이방성), 큰 에칭속도 및 잔사(殘渣)가 적을 것이 요구된다.
그리하여, 종래에는 예를들어 CCl4등의 가스를 이용하여 이것에 예를들면 전기장을 걸어서 플라즈마를 생성하고, 플라즈마에 포함되는 Cl에 의해 막을 제거해 가는 한편, C에 의해 레지스트막의 유기성분이나, 규소(Si)와 함께 보호막을 형성하여 이방성(異方性)을 유지함과 동시에, 가스유량이나 전력값을 조정하여 큰 에칭속도 및 높은 선택비가 얻어지는 조건을 찾아내어 에칭을 행하도록 하고 있었다.
그러나, 종래의 방법에서는, 1종류의 가스 중에서 측벽 보호작용과 막의 제거 작용을 가지고 이방성형상을 얻도록 하고 있기 때문에, 예를들어 측벽 보호작용을 강하게 하면 폴리머의 일부가 예상할 수 없는 곳에 잔사로서 부착하는 등의 쌍방의 작용이 가장 좋게 발휘되는 조건을 알아내는 것이 곤란하다.
더구나, 각 작용의 정도는 전력값의 크기, 즉 플라즈마의 에너지 등의 조건에 의해 변하기 때문에, 결국 큰 에칭속도, 양호한 이방성 및 높은 선택비를 동시에 만족하는 최적조건을 찾아내는 것이 매우 곤란하다.
예를들어, 큰 에칭속도를 얻기 위해서는 플라즈마의 에너지를 크게하면 좋으나, 이렇게 하면 스퍼터 작용이 너무 강하여 바탕막에 대한 선택비를 취할 수 없게 되어 오버에칭으로 되거나, 또는 반대로 플라즈마의 에너지를 작게하면 선택비가 높아지지만 이번에는 에칭속도가 작아짐과 동시에, 에칭하려는 막의 표면에 산화부분이 있으면, 제거작용이 약하여 기둥형상의 잔사로서 남을 수도 있다.
이러한 문제를 해결하기 위하여 USP 4,490,209에는 HBr과 Cl의 함유가스(예를들면 HCl)로 이루어지는 혼합가스를 특정비율, 특정유량으로 이용하여 실리콘층을 에칭하는 것이 알려져 있다. 그러나 이 특허에는 그 이외의 에칭조건의 임계성에 대한 어떠한 언급도 없다.
본 발명은 이와같은 배경에 기초하여 이루어진 것으로, 그 목적은 높은 선택비 및 큰 에칭속도를 얻으면서 양호한 이방성 에칭을 달성할 수 있는 방법을 제공함에 있다.
즉, 본 발명은 상부전극과 하부전극을 대향 배치하여 이루어진 에칭장치의 하부전극상에, 폴리실리콘 노출층을 포함한 피처리체를 올려놓는 공정과, 브롬을 함유하는 제1가스와, 브롬 이외의 할로겐을 함유하는 제2가스를 포함한 혼합가스를 피처리체상으로 공급함과 동시에, 상기 상부전극에 고주파인가에 의해 이 혼합가스를 플라즈마화하고, 이 플라즈마화 가스에 의해 상기 폴리실리콘 노출층을 에칭하는 공정을 포함하는 것을 특징으로 하는 드라이 에칭방법을 제공하는 것이다.
또, 상기 드라이 에칭방법에 있어서, 상기 피처리체(또는 반도체웨이퍼)의 표면온도는 70~120℃의 범위를 유지하면서 에칭을 행하는 것이 바람직하다.
피처리체를 기계적 클램프수단에 의해 하부전극상에 고정하는 방식의 드라이 에칭장치를 사용하는 경우는, 상기 피처리체의 표면온도를 70~120℃의 범위로 유지하기 위해, 상기 하부전극의 온도를 20~60℃의 범위로 유지하는 것이 바람직하다. 이것은 피처리체와, 피처리체가 놓여진 하부전극(서셉터)과의 온도차가 피처리체와 하부전극과의 접촉상태 관계상, 피처리체의 표면온도를 하부전극의 온도와 동일하게 유지하는 것이 곤란하고, 50~60℃ 정도 다른 것으로 되기 때문이다.
또, 상기 피처리체를 정전척수단에 의해 하부전극상에 고정하는 방식의 드라이 에칭장치를 사용하는 경우는, 상기 피처리체의 표면온도를 70~120℃의 범위로 유지하기 위해, 상기 하부전극의 온도를 60~100℃의 범위로 유지하는 것이 바람직하다. 이것도 피처리체와, 피처리체가 놓여진 하부전극(서셉터)과의 온도차가 피처리체와 하부전극과의 접촉상태 관계상, 10~20℃ 정도 다른 것으로 되기 때문이다.
상부전극과 하부전극과의 간격은, 피처리체가 직경 150mm인 원판형상을 이루고, 하부전극을 150mm~220mm의 원판형상으로 한 경우, 0.6mm~0.8mm로 하고, 이 상태에서 에칭을 하는 것이 바람직하다.
제1가스로서는 Br2가스, 또는 HBr가스를 이용할 수 있다. 제2가스로서는 HCl가스, 또는 Cl2등의 Cl을 포함하는 가스, CF4, C2F4, CHF3등의 F를 포함하는 가스를 이용할 수 있다.
제1가스로서 HBr가스를 이용하고, 제2가스로서 예를들어 HCl가스, 또는 Cl2를 이용한 경우, 그 유량비(HBr/HBr+HCl 또는 Cl2)는 5~50%로 하는 것이 바람직하다.
고주파인가는, 주파수 13.56MHz, 피처리체의 단위 면적당 전력값 0.85~1.41W/cm2로 행하는 것이 바람직하다. 피처리체의 표면온도를 70~120℃의 범위로 유지하기 위하여, 피처리체와 하부전극과의 경계면을 냉각용 가스를 흐르게 하여도 좋다.
또, 혼합가스를 플라즈마화함과 동시에 플라즈마 방전영역에 자외선을 조사하여 에칭을 행하는 것도 바람직한 것이다.
본 발명에 의하면, 이상과 같은 여러가지 종류의 에칭조건을 조절하는 것에 의해 가장 바람직한 에칭을 행할 수 있다.
[실시예]
이하, 본 발명의 실시예에 대하여 설명하면, 제1도는 에칭처리를 행하기 위한 장치의 1예를 나타낸 도면이다.
제1도에 나타낸 진공챔버(1)에는 처리가스를 도입하기 위한 가스도입관(2)이 연결되어 있고, 이 가스도입관(2)의 출구영역에는 가스를 균일하게 도입하기 위한 가스도입실(3)이 형성되어 있다.
이 가스도입실(3)과 진공챔버(1)의 내부 사이에는, 예를들면 알루마이트로 이루어지는 제1 및 제2가스확산판(41,42)이 위에서 차례로 약간의 간격을 두고 설치되어 있다. 앞끝단쪽의 제1가스확산판(41)은 제2도(a)에 나타낸 바와 같이, 예를들면 직경이 3~5cm정도인 구멍(41a)이 중앙부와 그 주위의 4개소에 형성되어 있다. 뒤끝단쪽의 제2가스확산판(42)은 제2도(b)에 나타낸 바와 같이, 예를들면 직경이 0.5~1mm 정도인 구멍(42a)이 방사상으로 형성되어 있다. 상기 가스확산판(41,42)이나 이들을 감는 부재는, 이 예에서는 상부전극(5)을 구성하는 것이다.
상기 상부전극(5)의 아래쪽에는, 반도체웨이퍼(W)의 올려놓는부를 겸한 하부전극(6)이 상부전극(5)과 대향하도록 배치되어 있다. 상부전극(5)은 콘덴서(C)를 통하여 고주파전원(RF)에 접속됨과 동시에, 하부전극(6)은 접지되어 있다. 또 상기 하부전극(6)의 내부에는 반도체웨이퍼(W)를 냉각하여, 그 표면온도를 70~120℃의 범위로 유지하기 위한 냉각유체의 유로(도시하지 않음)가 형성되어 있다.
또, 상기 진공챔버(1)의 측면에는, 창부(71)를 통하여 자외선램프(7)가 배치되어 있고, 이 자외선램프(7)로부터의 자외선을 플라즈마 방전영역에 조사하도록 되어 있다. 이와같이 자외선의 에너지를 이용하면 낮은 전력에너지로 플라즈마를 발생할 수 있고, 반도체웨이퍼에 대한 활성종류의 스퍼터 손상을 억제할 수 있다. 또 도면중 (8)은 가스배기관이고, (9)는 가스배기관(8)에 접속된 진공펌프, (10)은 가스배기관(8)과 진공펌프(9)의 사이에 설치된 자동압력조절기(automatic pressure controller:APC)이다.
다음에, 상술한 장치를 이용하여 에칭을 행하는 구체적인 예에 대하여 설명한다. 실리콘기판 상에 산화실리콘(SiO2)막, 폴리실리콘막이 각각 예를들면 막두께 200Å, 4000Å 순서로 적층되고, 또 폴리실리콘막의 표면에 예를들면 두께 10000Å의 레지스트막이 형성된 직경 15cm의 반도체웨이퍼(W)를 피처리체로서 직경 18cm인 원판형상의 하부전극(6) 상에 올려놓고, 상부전극(5)과 하부전극(6)의 간격을 7mm로 하여, 제1가스인 HBr 가스 및 제2가스인 HCl가스를 각각 예를들면 30sccm, 200sccm의 유량으로 가스도입관(2) 및 가스확산판(41,42)을 통하여 진공챔버(1) 내로 도입함과 동시에, 배기관(8)을 통하여 진공펌프(9), APC(10)를 통하여 진공흡인하는 것에 의해 가스압력을 예를들면 600mTorr로 설정한다. 그리고 전극(5,6) 사이에, 예를들면 주파수 13.56MHz, 전력값 200W의 고주파전력을 인가함과 동시에, 자외선램프(7)를 조사하여 플라즈마를 발생시켜, 반도체웨이퍼(W)의 폴리실리콘막의 에칭을 행하였다. 이 때 반도체웨이퍼(W)의 표면온도는 약 100℃, 상부전극(5), 하부전극(6)의 온도는 각각 40℃, 60℃였다. 또 반도체웨이퍼(W)의 표면온도 측정은 서모라벨을 이용하여 하였다.
이와같은 에칭에 있어서 에칭속도 및 선택비는 다음과 같다. 즉 폴리실리콘의 에칭속도가 3549Å/분이고, 산화실리콘에 대한 선택비(폴리실리콘의 에칭속도/산화실리콘의 에칭속도) 및 레지스트에 대한 선택비(폴리실리콘의 에칭속도/레지스트의 에칭속도)는 각각 20.8 및 6.5였다.
또, 상술한 에칭에서 전력값을 150W, 250W로 한 것 이외에는 상기 설명과 같은 조건으로 에칭을 하였다. 그 에칭속도, 선택비의 측정결과를 상기 실시예의 결과에 맞추어 제3도에 나타낸다. 또 제3도중 ○는 폴리실리콘의 에칭속도, △는 산화실리콘에 대한 선택비, ×는 레지스트에 대한 선택비이다.
그리고, 각 조건에서 에칭을 종료한 후, 반도체웨이퍼 표면을 SEM 사진으로 관찰한 바, 바탕막을 오버에칭하는 일 없이 바탕막에 대하여 거의 수직으로 폴리실리콘막이 커트되어 있으며, 또 코너부에 잔사가 거의 부착되지 않고, 직각성이 좋게 커트되었다.
즉, 이 실시예에 의하면 약 2400Å/분~약 4300Å/분으로 큰 에칭속도로, 또 산화실리콘에 대하여 약 16~35의 높은 선택비로 폴리실리콘을 에칭할 수 있으며, 오버에칭하는 일이 없고, 또 이방성이 좋은 에칭을 달성함과 동시에 레지스트에 대해서도 높은 선택비가 얻어지는 것이 이해된다. 이어서 제1도의 장치를 이용하여 HCl가스 대신에 Cl2가스를 제2가스로서 진공챔버(1) 내로 도입함과 동시에, 총유량에 대한 HBr의 유량비를 25%, 50%, 75%로 각각 설정하며(Cl2의 유량비는 각각 75%, 50%, 25%로 됨), 또 전력값은 175W로 하고, 기타 조건은 상기 실시예와 같이 하여 상기와 같은 반도체웨이퍼(W)에 대하여 에칭을 행한 바, 에칭속도, 선택비의 결과는 제4도에 나타낸 바와 같았다. 또 제4도중 ○는 폴리실리콘의 에칭속도, △는 산화실리콘에 대한 선택비, ×는 레지스트에 대한 선택비이다.
이 결과에서 알 수 있는 바와 같이, HBr가스 및 Cl2가스를 혼합가스로서 이용한 경우에도, 산화실리콘에 대하여 약 25~50의 높은 선택비로 또 2000Å/분~3000Å/분으로 큰 에칭속도로서 폴리실리콘을 에칭할 수 있고, 레지스트에 대해서도 큰 선택비가 얻어진다.
그러나, 각 에칭종료후에 반도체웨이퍼(W)의 표면을 SEM 사진으로 관찰한 바, HBr가스 유량비가 75%(HBr 75/Cl225)의 조건인 것은 제5도에 나타낸 바와 같이, 바탕막(산화실리콘막)(91)에 다수개의 기둥형상의 잔사(91a)가 생성되어 있다. 제5도중(92)는 폴리실리콘막, (93)은 레지스트막이다. 또 HBr 가스 유량비가 25%(HBr 25/Cl275)의 조건인 것에 대해서는 상기 기둥형상의 잔사는 전혀 보이지 않았으나, HBr가스 유량비가 50%(HBr 50/Cl250)의 조건인 것은 약간 기둥형상의 잔사가 보였다.
다음에, 이러한 현상을 앞서 설명한 바와 같이, 높은 선택비가 얻어지는 것에 맞추어 고찰한다. 우선 HBr가스 유량비를 많게 하면 잔사의 양이 많아지기 때문에, Cl(염소)를 주로하여 폴리실리콘을 제거해 가는 한편, Br(브롬)이 규소나 레지스트막중의 유기성분과 함께 폴리머를 생성하고, 이것이 폴리실리콘막의 측벽에 부착하여 보호막으로되며, 이것에 의해 이방성이 얻어지고 있다고 생각된다.
그리고, HBr가스의 유량비가 상당히 커지면 전술한 폴리머의 양이 과잉으로 되고, 이 결과 폴리머가 측벽 이외에 부착퇴적하여 기둥형상의 잔사로 되어 나타나는 것이라 추측된다.
이와같은 잔사는 장치에 대하여 불순물로 되어 그 특성을 손상시키기 때문에, HBr가스와 Cl2가스의 혼합가스에 의해 에칭을 행하는 경우에는, 상기에서 설명한 잔사의 생성을 억제하기 위하여, 혼합가스(HBr+Cl2)에 대한 HBr가스의 유량비가 50%이하인 것이 바람직하다. 또 HBr가스의 유량비가 너무 작으면, 측벽 유지기능이 저하하고, 측벽을 파고들어 언더컷으로 되어 버리기 때문에, 결국 HBr가스의 유량비는 5~50%의 범위인 것이 바람직하다.
이상과 같이, Br에 의한 측벽 보호기능과 Cl에 의한 막의 제거기능과의 상호작용에 의해 이방성 에칭을 확보함에 있어서는, 기둥형상의 생성을 억제하기 위하여 Cl에 대한 Br의 양이, 어느 한계값을 넘지 않도록 하는 것이 중요하지만, 그 한계값에 대해서는 Br을 생성하는 가스의 종류와 Cl을 생성하는 가스의 종류에 의해 좌우되는 것이라 생각되며, 미리 실험을 행하여 기둥형상의 잔사가 생성되는 유량비를 파악하여 둘 필요가 있다.
그리고, HBr가스와 Cl2가스의 혼합가스에 의해 상술한 반도체웨이퍼에 대한 에칭을 행한 바, 적어도 HBr가스가 10~50sccm, Cl2가스가 150~300sccm의 범위에서는, 기둥형상의 잔사가 생성되는 일이 없고, 코너의 직각성이 좋은 양호한 에칭을 행할 수 있었다. 이 HBr가스와의 관계는 Cl2가스 대신에 HCl가스를 이용한 경우도 마찬가지이다.
여기에서 제거기능을 발휘하는 할로겐으로서는 Cl에 한정되지 않고, Br 이외의 예를들면 F 등이라도 좋고, 그 할로겐을 포함하는 가스라면 제2가스로서 여러가지 가스를 이용할 수 있다.
또한, 측벽보호기능을 나타내는 Br을 포함하는 제1가스로서는, HBr가스에 한정되지 않고, Br2가스 등 여러종류의 가스를 이용할 수도 있다.
또, 에칭의 대상으로 되는 막의 재질로서는 폴리실리콘, 불순물이 첨가된 폴리실리콘 등이며, 바탕막의 재질로서는 실리콘산화막에 한정되지 않고, 단결정 실리콘이라도 좋다.
또한, 본 발명에서는 에칭에 직접 관여하는 가스 이외에, 예를들면 플라즈마를 안정시키기 위하여 He 등의 불활성가스를 진공챔버 내에 도입하도록 하여도 좋다. 또 제1가스로서는 Br을 포함하는 가스라면 다른 할로겐을 포함하는 화합물이라도 좋고, 제2가스로서는 Br 이외의 할로겐을 포함하는 가스라면 좋다.
제6도는 피처리체(반도체웨이퍼)(W)를 기계적 클램프수단으로 고정함과 동시에, 반도체웨이퍼(W)의 이면과, 이것을 지지하는 하부전극 상면 사이의 공간에 전열매체로서의 기체를 도입하는 장치를 이용하여, 폴리실리콘의 에칭을 행하는 예를 나타내고 있다.
본 도면중, (101)은 알루미늄 표면을 알루마이트처리하고 내부를 기밀하게 유지한 반응용기로서, 그 상부에 승강기구(102), 예를들면 에어 실린더나 볼나사 등과 연결봉(103)을 통하여 승강가능한 전극체(104)가 설치되어 있다. 이 전극체(104)는 표면을 알루마이트 처리한 알루미늄으로 만들어져 있다. 이 전극체(104)에는 냉각수단이 설치되어 있다. 이 냉각수단은 예를들면 전극체(104) 내부로 순환하는 유로(105)와, 이것에 배관(106)을 통하여 접속된 냉각장치(131)로 이루어지며, 예를들면 물을 소정온도로 제어하여 순환하는 구조로 되어있다.
상기 전극체(104)의 아래면에는, 예를들면 아모퍼스 카본제의 상부전극(107)이, 상기 전극체(104)와 전기적 접속상태로 설치되어 있다. 이 상부전극(107)과 전극체(104)의 사이에는 다소의 공간(108)이 형성되고, 이 공간(108)에는 가스공급관(109)이 접속되어 있다. 이 가스공급관(109)은 반응용기(101) 외부의 가스공급원(도시하지 않음)으로부터의 반응가스를 공간(108)으로 자유롭게 공급하도록 되어 있다. 이 공간(108)으로 공급된 반응가스를 상부전극(107)을 통하여 반응용기(101) 내부로 유출시키기 위해, 상부전극(107)에는 여러개의 구멍(110)이 형성되어 있다. 이 상부전극(107) 및 전극체(104)의 주위에는 절연링(111)이 설치되어 있다. 이 절연링(111)의 아래면에서 상부전극(107) 아래면의 둘레가장자리부로 연이어지도록 하여 시일드링(112)이 배열설치되어 있다. 이 시일드링(112)은 에칭처리되는 반도체웨이퍼(W)와 거의 같은 구멍지름으로 플라즈마를 발생가능하도록 절연체, 예를들면 사불화 에틸렌수지제로 형성되어 있다. 또 반응용기(101)의 아래쪽에는 반응용기(101)의 내부를 소정의 진공상태로 배기하기 위한 배기계(113)가 마련되어 있다. 또 상부전극(107)은 RF전원(126)에 접속되어 있다.
또, 배관(106)의 도중에는 상부전극의 냉각불량을 검출하기 위하여 플로우스위치(132)가 설치되어, 배관(106) 내부로 흐르는 냉각수의 유량이 설정범위 내인가 아닌가를 검출, 또는 냉각수 흐름의 유무를 검출하며, 설정값에서 벗어난 경우에 플라즈마의 발생을 정지하도록 되어 있다.
상부전극(107)의 아래쪽에, 이것에 대하여 반도체웨이퍼(W)의 올려놓는대를 겸한 하부전극(114)이 설치되어 있다. 또 하부전극(114)의 상면에는 두께 약 25미크론의 절연성 탄성필름(115)(폴리이미드계 수지)이 아크릴계 접착제에 의해 부착되어 있다. 이 탄성필름(115)은 반도체웨이퍼(W)와 하부전극(114) 사이의 임피던스를 일정하게 하기 위하여 설치되어 있다. 즉 반도체웨이퍼(W)와 하부전극(114) 사이의 임피던스는 양자 사이의 간격에 의존하기 때문에 불균일하기 쉬우나, 양자 사이에 절연성 탄성필름(115)을 개재함으로써, 양자간의 임피던스는 양자의 면사이의 간격보다도 탄성필름(115)에 의해 지배되므로 일정하게 하는 것이 쉽다.
하부전극(114)의 바깥둘레쪽에는, 예를들면 에어실린더 등의 구동기구(117)에 의해 승강가능한 클램프링(118)이 배치되어 있으며, 이 클램프링(118)으로 반도체웨이퍼(W)의 둘레가장자리부를 탄성필름(115) 쪽으로 누르는 것에 의해 반도체웨이퍼(W)는 소정의 클램프 하중으로 하부전극(114)의 상면에 유지된다.
또, 하부전극(114)의 상면은, 반도체웨이퍼(W)의 둘레가장자리부에 클램프링(118)에 의해 가해진 클램프 하중이, 반도체웨이퍼(W)의 주변부에서의 고정에 의한 등분포하중으로서 가해졌다고 가정할 때의 반도체웨이퍼(W)의 변형곡면(등분포하중곡면)과 거의 동일한 곡면으로서 볼록형상으로 형성되어 있다.
하부전극(114)은 반도체웨이퍼(W)를 냉각가능하게 유지하는 것으로서, 이 때문에 하부전극(114)의 내부에는 냉각자켓(119)이 내장되어 있다. 냉각자켓(119)에는 냉각매체의 도입관(120)과 배출관(121)이 접속되어 있으며, 냉각자켓(119)의 내부에 냉각매체, 예를들면 냉각수를 도입관(120)과 배출관(121)을 통해 순환시킴으로써, 반도체웨이퍼(W)의 냉각이 이루어진다.
여기에서, 하부전극(114)의 상면에 배치된 탄성필름(115)과 반도체웨이퍼(W)의 사이에는, 미시적으로 보면 반도체웨이퍼(W) 이면의 표면거칠기에 의해 미소한 공간이 필연적으로 형성된다. 이 때문에 하부전극(114)의 내부에는 탄성필름(115)과 반도체웨이퍼(W) 사이의 전달을 돕는 매체로 이루어진 기체를 상기 미소공간 내로 도입하기 위한 가스도입관(122)이 중앙부를 관통하여 설치되어 있다. 이 가스도입관(122)은 반응용기(101)의 바깥에 배치된 압력조정기구(123)를 통하여 가스공급원(124)에 접속되어 있다.
가스도입관(122)에 접속된 압력조정기구(123)의 메인배관(125)에는, 가스공급원(124) 쪽으로부터 차례로, 도입가스유량을 조정하는 유량조정기(146), 메인개폐밸브(127) 및 압력게이지(128)가 설치되어 있다. 또한 메인배관(125)의 메인개폐밸브(127)와 압력게이지(128)의 사이에는, 서브배관(129)이 접속되어 있다. 이 서브배관(129)은 서브개폐밸브(130) 및 압력조정밸브(131)를 통하여 진공펌프(142)에 접속되어 있다. 압력조정밸브(131)는 압력게이지(128)에 의해 계측된 탄성필름(115)과 반도체웨이퍼(W) 사이의 상기 미소공간 내의 압력에 따라 미리 기억된 제어프로그램에 의해 자동적으로 컴퓨터 제어가 콘트롤러(133)에 의해 이루어지며, 또 메인개폐밸브(127)와 서브개폐밸브(130)가 연동하도록 구성되어 있다.
전열매체용 가스로서는, 질소가스, 헬륨, 아르곤 등의 불활성가스가 이용되지만, 반도체웨이퍼 처리에 이용되는 반응가스를 이용하는 것도 가능하며, 특별히 가스의 종류에는 한정되지 않는다.
상기와 같은 기계적 클램프에 의한 반도체웨이퍼(W)의 고정방식 이외에, 제7도에 나타난 바와 같은 정전척에 의해 반도체웨이퍼(W)를 고정하도록 하여도 좋다.
제7도는 하부전극 부분만을 나타내고 있으며, 다른 구성은 제6도의 것과 모두 같은 것을 이용할 수 있다.
이 제7도의 장치를 설명하면 하부구성부재(214) 상에 절연부(220)를 통하여 테이블(206)이 설치되어 있다. 이 테이블(206)에는 반도체웨이퍼(W)를 고정, 유지하는 정전척(222)과, 반도체웨이퍼(W)의 온도조절을 위한 온도조절부(226)가 설치되며, 온도조절부(226)에는 냉각유체를 순환시키는 유체통로(224)가 형성되어 있다.
또, 하부구성부재(214)와 절연부(220) 테이블(206)을 관통하여 열전달 가스 공급구멍(228)이 형성되며, 이 가스공급구멍(228)에는 헬륨 등의 열전달가스를 정전척(222)과 반도체웨이퍼(W)의 사이로, 예를들면 10Torr의 압력으로 매초 1cc를 공급함으로써, 반도체웨이퍼(W)와 정전척(222) 사이의 온도차를 10℃ 이하로 억제할 수도 있다. 이 가스 공급구멍(228)의 기초단부는 열전달 가스공급장치(heat transfer gas supply unit:230)에 접속되어 있다.
정전척(222)은, 하부전극을 구성하는 척본체(232)와, 척본체(232)의 상면에 배치되는 유연성을 가지는 정전흡착시트(240)와, 이 정전흡착시트(240)에 전기를 공급하기 위한 전기공급용 시트(242)를 가진다. 척본체(232)는 예를들면 알루미늄으로 형성되며, 이면까지 관통하는 직사각형 구멍(도시하지 않음)을 가진다.
정전흡착시트(240)는 절연성인 2매의 폴리이미드시트(250)와, 이들의 폴리이미드시트(250) 사이에 끼워진 유전층(誘電層)으로서의 도전성시트(252)를 가지며, 척본체(232)의 표면형상에 맞추어서 원형으로 형성되어 있다. 2매의 폴리이미드시트(250)의 둘레가장자리부는 도전성시트(252)의 둘레가장자리부를 덮도록 융착되어 있다. 도전성시트(252)는 동(銅) 등의 도전체로 형성되고, 약 20미크론의 두께를 가지며, 폴리이미드시트(250)는 1매당 약 50미크론의 두께를 가지고 있다.
전기공급용 시트(242)는, 정전흡착시트(240)와 같이 2매의 폴리이미드시트(250)와, 이들 사이에 도전성시트(253)를 끼운 구성으로 되어 있다. 또 전기공급용 시트(242)와 정전흡착시트(240)는, 열팽창계수가 거의 같은 재질이라면 좋고, 반드시 같은 재료로 형성할 필요는 없다.
전기공급용 시트(242)의 한끝단부에 접점이 형성되어, 정전흡착시트(240)의 이면에 형성된 접점에 전기적으로 접속되어 있다. 전기공급용 시트(242)의 다른 끝단부에도 접점이 형성되어, 이 접점이 리드선(265)에 전기적으로 접속되어 있다. 이 리드선(265)은 ON/OFF스위치(226)를 통하여 직류전원(267)에 접속되어 있다. 따라서, ON/OFF스위치(226)를 ON으로 하여 직류전원(267)으로부터, 예를들면 2KV의 직류전압을 전기공급용 시트(242)를 통해 정전흡착시트(240)로 인가할 수 있다. 또 상기 전기공급용 시트(242)의 다른끝단부의 접점 부근은 도시하지 않은 O-링에 의해 밀폐되도록 시일(seal)되어 있다.
상기 정전척(222)에서는, 반도체웨이퍼(W)와, 정전흡착시트(240)의 도전성시트(252) 사이에 직류전원(267)에 의해 고전압(2KV)을 인가하여, 도전성시트(252)와 반도체웨이퍼(W)에 정(正)과 부(負)의 전하를 발생시키고, 이 사이에 운동하는 쿨롱력에 의해 반도체웨이퍼(W)를 흡착유지할 수 있다. 이 때의 흡착력 F는, S:도전성시트(252)의 면적, ε:절연막의 유전율, V:전압, d:절연막의 두께로 하면, 이론적으로는 아래의 식으로 나타내어 진다.
F=(1/2) Sε (V/d)2
상기 흡착력 F는, 절연막으로서 폴리이미드시트를 이용한 경우에는, F=50g/ cm2, 세라믹을 이용한 경우에는 200~500g/cm2으로 된다.
본 실시예에서는 상기 흡착력 F를 얻기 위한 전기공급 수단으로서, 정전흡착시트(240)와 척본체(232)에 의해 덮혀져 있는 전기공급용 시트(242)를 사용하고 있다. 따라서 정전척을 플라즈마 에칭장치의 척에 사용하는 경우에는, 전기공급용 시트(242)가 플라즈마 생성공간으로 노출되어 있지 않으므로, 플라즈마 손상을 받는 일이 없고, 시트의 수명을 대폭 늘릴 수 있다.
또, 본 실시예에서는 플라즈마 에칭을 행할 때에, 온도조절부(226)에 의해 반도체웨이퍼(W)의 온도조절, 예를들면 냉각을 행하고 있다. 이와같은 냉각을 행하기 위해서는, 반도체웨이퍼(W)와 정전흡착시트(240)의 사이에 열전도율을 높이기 위한 가스를 충전하는 것(예를들면 제6도에 나타낸 장치를 통하여)이 불가결하다. 다시말해 상술한 상기 흡착력 F에서는 열전달이 양호하게 행해지지 않기 때문이다. 그래서 상기 흡착력 F는 반도체웨이퍼(W) 및 정전흡착시트(240) 사이로 도입되는 열전달가스의 압력을 높이기 위한 밀봉작용도 가지고 있다.
정전흡착시트(240) 및 전기공급용 시트(242)의 절연층과 도전층을 형성하는 절연재료, 도전재료로서는, 폴리이미드, 동에 한정되는 것은 아니고, 절연층으로서는 세라믹시트도 이용할 수도 있다. 또 정전흡착시트(240) 및 전기공급용 시트(242)의 재료로서는, 양자의 열변형에 의해서 접점간의 전기적 접속에 지장을 일으키지 않는 열팽창계수가 거의 같은 재료라면 어느 것이라도 좋다.
또, 상기 정전척을 플라즈마 에칭장치에 적용한 경우에는, 플라즈마가 상부전극과 하부전극의 사이에 발생하였을 때에, 이들의 전극 사이에 배치된 반도체웨이퍼는 발생된 플라즈마에 의해 상부전극과 도통하여, 반도체웨이퍼에 부(負)의 전하가 축적된다. 이 때문에 정(正)의 전하가 축적되는 정전흡착시트와 반도체웨이퍼 사이의 힘이 증가하여, 정전척의 흡착력이 높아진다.
이어서, 제6도에 나타낸 장치를 이용하여, 하부전극의 온도변화가 에칭속도, 에칭선택비, 에칭형상 등에 부여되는 영향에 대해 조사한 실시예에 대하여 설명한다.
실리콘기판상에 산화실리콘막, 폴리실리콘막이 각각, 예를들면 두께 200Å, 4000Å이고, 이 순서로 적층되며, 또 폴리실리콘막의 표면에, 예를들면 두께 10000Å의 레지스트막이 형성된 직경 15cm의 반도체웨이퍼(W)를 피처리체로서, 예를들면 직경 18cm의 원형의 하부전극(114)상에 올려놓고, 제1가스인 HBr가스 및 제2가스인 HCL가스를 각각, 예를들면 30sccm, 200sccm의 유량으로 가스공급관(109) 및 구멍(110)을 통하여 반응용기(101) 내로 도입함과 동시에, 배기관(113)을 통하여 진공흡인함으로써 가스압력을 500mTorr로 설정한다.
그리고, 전극(107,114) 사이의 간격을 8mm로 하고, 클램프압력을 5Kg/cm2으로 하며, 냉각용 가스매체로서 헬륨을 백압력 3Torr로 가스도입관(122)을 통하여 5sccm을 흘렀다.
그리고, 전극(107,114) 사이에, 예를들면 주파수 13.56MHz, 전력값 200W인 고주파전력을 인가하여 플라즈마를 발생시키고, 반도체웨이퍼(W)의 폴리실리콘막의 에칭을 하였다. 이 때 상부전극(107)의 온도를 40℃로 하고, 하부전극(114)의 온도를 20℃에서 80℃로 변화시켰다. 이 때 반도체웨이퍼(W)의 표면온도는 약 60℃에서 약 120℃로 변화하였다. 또 반도체웨이퍼(W)의 표면온도 측정은 서모라벨을 이용하였다.
이 결과를 제8도 및 제9도(a) 내지 제9도(d)에 나타낸다. 여기에서 제9도(a)는 하부전극(114)의 온도를 20℃로 한 경우, 제9도(b)는 하부전극(114)의 온도를 40℃로 한 경우, 제9도(c)는 하부전극(114)의 온도를 60℃로 한 경우, 제9도(d)는 하부전극(114)의 온도를 80℃로 한 경우를 나타낸다. 도면중에서 (311)은 실리콘기판, (312)는 실리콘산화막, (313)은 폴리실리콘, (314)는 레지스트막이다.
즉, 폴리실리콘의 에칭속도는, 하부전극(114)의 온도가 80℃인 경우에 증대하였으나, 그 이하 온도에서는 차이가 확인되지 않았다. SiO2에 대한 에칭속도는 하부전극(114)의 온도가 상승함에 따라 증대하였다. 폴리실리콘의 산화실리콘에 대한 선택비(폴리실리콘의 에칭속도/산화실리콘의 에칭속도)는, 하부전극(114)의 온도가 상승함과 동시에 현저하게 감소하였다. 폴리실리콘의 레지스트에 대한 선택비(폴리실리콘의 에칭속도/레지스트의 에칭속도)는, 하부전극(114)의 온도가 상승함과 동시에 약간 증대하였다. 또 하부전극(114)의 온도가 80℃인 경우 제9도(d)에 나타낸 바와 같이, 사이드 에칭이 커지게 된다.
이와같은 점에서, 하부전극(114)의 온도는 20℃에서 60℃의 범위가 적당하다는 것이 확인되었다.
또, 하부전극(114)의 온도가 20℃ 미만이면, 폴리실리콘의 에칭속도가 떨어져 에칭에 장시간을 요하며, 또 웨이퍼상에 이물질이 남기 쉽다는 등의 문제가 있으므로 바람직하지 않다.
이어서, 제6도에 나타낸 장치를 이용하여, 하부전극과 상부전극의 간격 변화가 에칭속도, 에칭선택비, 에칭형상 등에 부여되는 영향에 대해 조사한 실시예에 대하여 설명한다.
실리콘기판 상에 산화실리콘막, 폴리실리콘막이 각각, 예를들면 두께 200Å, 4000Å으로, 이러한 순서로 적층되고, 또 폴리실리콘막의 표면에 예를들면 두께 10000Å의 레지스트막이 형성된 직경 15cm의 반도체웨이퍼(W)를 피처리체로서, 예를들면 직경 18cm인 원판형상의 하부전극(114) 올려놓고, 제1가스인 HBr 가스 및 제2가스인 HCl가스를 각각, 예를들면 30sccm, 200sccm의 유량으로 가스공급관(109) 및 구멍(110)을 통하여 반응용기(101) 내로 도입함과 동시에, 배기관(113)을 통하여 진공흡인함으로써, 가스압력을 500mTorr로 설정한다.
또, 클램프압력을 5Kg/cm2으로 하고, 냉각용 가스매체로서 헬륨을 백압력 3Torr로 가스도입관(122)을 통하여 5sccm을 흘렸다.
그리고, 전극(107,114) 사이에, 예를들면 주파수 13.56MHz, 전력값 200W인 고주파전력을 인가하여 플라즈마를 발생시키고, 반도체웨이퍼(W)의 폴리실리콘막의 에칭을 하였다. 이 때 상부전극(107)의 온도를 40℃, 하부전극(114)의 온도를 60℃로 하고, 하부전극과 상부전극의 간격을 6mm~8mm로 변화시켰다. 이 결과를 제10도에 나타낸다.
즉, 폴리실리콘의 에칭속도는, 하부전극과 상부전극의 간격이 커짐에 따라 떨어지고, SiO2에 대한 에칭속도는, 하부전극과 상부전극의 간격이 8mm인 때에 약간 저하하였다. 또 폴리실리콘의 산화실리콘에 대한 선택비(폴리실리콘의 에칭속도/산화실리콘의 에칭속도)는, 하부전극과 상부전극의 간격이 8mm인 때에 최대값을 나타내었다. 그리고 폴리실리콘의 에칭균일성은 하부전극과 상부전극의 간격이 커짐에 따라 떨어졌다.
이와같은 점에서, 하부전극과 상부전극과의 간격은 6mm~8mm의 범위가 적당하다는 것이 확인되었다.
이상에서 설명한 바와 같이, 본 발명에 의하면, Br을 포함하는 제1가스와 Br 이외의 할로겐을 포함하는 제2가스, 예를들면 HBr가스 및 HCl가스로 이루어지는 혼합가스를 에칭반응실로 도입하여, 고주파인가에 의해 상부전극, 하부전극 사이에서 혼합가스를 플라즈마화하고, 또 필요에 따라 자외선을 조사하며, 이것에 의해 반도체웨이퍼(폴리실리콘)에 대하여 에칭을 행함과 동시에, 피처리체인 반도체웨이퍼의 표면온도를 70~120℃의 범위로 유지하고, 상부전극과 하부전극의 간격을 6~8mm의 범위로 설정하며, 고주파인가의 전력값을 피처리체의 단위면적당 0.85~1.41W/cm2로 제어하고, 또한 상기 혼합가스의 유량비를 제어하는 등, 최적조건에서 에칭을 행하도록 하였기 때문에, 높은 선택성으로 또 에칭속도가 크고, 더구나 잔사가 작고 직각성이 좋은 커트가 얻어지며, 양호한 이방성 에칭을 달성할 수 있고, 장치의 고집적화에 따른 미세 패턴의 에칭에 대하여 매우 유효한 방법으로 된다.

Claims (10)

  1. 상부전극(5)과 하부전극(6)을 대향시켜서 배치하여 되는 에칭장치의 하부전극(6)상에, 폴리실리콘 노출층을 포함한 피처리체를 올려놓는 공정과, 브롬을 함유하는 제1가스와, 브롬 이외의 할로겐을 함유하는 제2가스를 포함한 혼합가스를 피처리체상으로 공급함과 동시에, 상기 상부전극(5)으로 고주파인가에 의해 상기 혼합가스를 플라즈마화하고, 이 플라즈마화 가스에 의해 상기 폴리실리콘 노출층을 에칭하는 공정을 포함하는 것을 특징으로 하는 드라이 에칭방법.
  2. 제1항에 있어서, 상기 피처리체의 표면온도를 70~120℃의 번위를 유지하면서 에칭을 행하는 드라이 에칭방법.
  3. 제1항에 있어서, 상기 피처리체를 기계적 클램프수단에 의해 상기 하부전극(6) 상에 고정하고, 이 하부전극(6)의 온도를 20~60℃의 범위를 유지하면서 에칭을 행하는 드라이 에칭방법.
  4. 제1항에 있어서, 상기 피처리체를 정전척수단에 의해 상기 하부전극(6)상에 고정하고, 이 하부전극(6)의 온도를 60~100℃의 범위를 유지하면서 에칭을 행하며, 하부전극(6)은 피처리체의 직경과 같거나 1.47배이고, 상부전극(5)과 하부전극(6)의 간격은 6mm~8mm를 유지하면서 에칭을 행하는 드라이 에칭방법.
  5. 제1항에 있어서, 상기 피처리체가 직경 150mm의 원판형상을 이루고, 하부전극이 150mm~220mm의 원판형상을 이루며, 이것에 대하여 상부전극(5)과 하부전극(6)의 간격은 6mm~8mm를 유지하면서 에칭을 행하는 드라이 에칭방법.
  6. 제1항에 있어서, 상기 제1가스가 Br2가스로 되며, 상기 제2가스가 HCl가스, 또는 Cl2로 되는 것을 특징으로 하는 드라이 에칭방법.
  7. 제1항에 있어서, 상기 HBr가스의 HCl가스, 또는 Cl2에 대한 유량비(HBr/HBr+HCl 또는 Cl2)를 5~50%로 하는 것을 특징으로 하는 드라이 에칭방법.
  8. 제1항에 있어서, 상기 고주파인가를 주파수 13.56MHz, 피처리체의 단위표면적당의 전력값 0.85~1.41W/cm2로 행하는 것을 특징으로 하는 드라이 에칭방법.
  9. 제2항에 있어서, 상기 피처리체의 표면온도를 70~120℃의 범위를 유지하기 위하여, 상기 피처리체와 하부전극(6) 사이에 냉각용 가스를 흐르게 하는 것을 특징으로 하는 드라이 에칭방법.
  10. 제1항에 있어서, 상기 혼합가스를 플라즈마화함과 동시에 플라즈마 방전영역에 자외선을 조사하여 에칭을 행하는 것을 특징으로 하는 드라이 에칭방법.
KR1019920008545A 1991-05-20 1992-05-20 드라이 에칭방법 KR100188455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-145660 1991-05-20
JP14566091 1991-05-20

Publications (2)

Publication Number Publication Date
KR920021737A KR920021737A (ko) 1992-12-18
KR100188455B1 true KR100188455B1 (ko) 1999-06-01

Family

ID=15390148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008545A KR100188455B1 (ko) 1991-05-20 1992-05-20 드라이 에칭방법

Country Status (2)

Country Link
US (1) US5314573A (ko)
KR (1) KR100188455B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755594B1 (ko) * 2000-03-22 2007-09-06 동경 엘렉트론 주식회사 용량 결합형 평행 평판 구조를 갖는 플라즈마 에칭 장치및 플라즈마 에칭 방법
KR100838380B1 (ko) * 2007-03-26 2008-06-13 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성 방법
KR101913676B1 (ko) 2011-02-21 2018-10-31 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242166B2 (ja) * 1992-11-19 2001-12-25 株式会社日立製作所 エッチング装置
US5681424A (en) * 1993-05-20 1997-10-28 Hitachi, Ltd. Plasma processing method
US5691876A (en) * 1995-01-31 1997-11-25 Applied Materials, Inc. High temperature polyimide electrostatic chuck
US5796074A (en) * 1995-11-28 1998-08-18 Applied Materials, Inc. Wafer heater assembly
US6083815A (en) * 1998-04-27 2000-07-04 Taiwan Semiconductor Manufacturing Company Method of gate etching with thin gate oxide
TW516113B (en) * 1999-04-14 2003-01-01 Hitachi Ltd Plasma processing device and plasma processing method
US6514378B1 (en) 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US20050036267A1 (en) * 2003-05-20 2005-02-17 Savas Stephen Edward Clamp for holding and efficiently removing heat from workpieces
DE102004034223B3 (de) * 2004-07-15 2006-04-27 Infineon Technologies Ag Verfahren zum Trockenätzen
US20060213617A1 (en) * 2005-03-25 2006-09-28 Fink Steven T Load bearing insulator in vacuum etch chambers
US8202226B2 (en) * 2007-01-23 2012-06-19 Kci Licensing, Inc. Providing automated or manual guidance on dynamic patient positioning based on measured variables for ventilation control
US9698386B2 (en) * 2012-04-13 2017-07-04 Oti Lumionics Inc. Functionalization of a substrate
US8853070B2 (en) * 2012-04-13 2014-10-07 Oti Lumionics Inc. Functionalization of a substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4502915B1 (en) * 1984-01-23 1998-11-03 Texas Instruments Inc Two-step plasma process for selective anisotropic etching of polycrystalline silicon without leaving residue
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
US4971653A (en) * 1990-03-14 1990-11-20 Matrix Integrated Systems Temperature controlled chuck for elevated temperature etch processing
JP3004699B2 (ja) * 1990-09-07 2000-01-31 東京エレクトロン株式会社 プラズマ処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755594B1 (ko) * 2000-03-22 2007-09-06 동경 엘렉트론 주식회사 용량 결합형 평행 평판 구조를 갖는 플라즈마 에칭 장치및 플라즈마 에칭 방법
KR100838380B1 (ko) * 2007-03-26 2008-06-13 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성 방법
KR101913676B1 (ko) 2011-02-21 2018-10-31 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체

Also Published As

Publication number Publication date
US5314573A (en) 1994-05-24
KR920021737A (ko) 1992-12-18

Similar Documents

Publication Publication Date Title
KR100188455B1 (ko) 드라이 에칭방법
US10090161B2 (en) Plasma etching apparatus and plasma etching method
KR0151769B1 (ko) 플라즈마 에칭장치
US8664117B2 (en) Method for manufacturing semiconductor device using anisotropic etching
US9101038B2 (en) Electrostatic chuck including declamping electrode and method of declamping
KR100578129B1 (ko) 플라즈마 식각 장치
KR101919644B1 (ko) 디척 어시스트된 웨이퍼 후측 플라즈마를 갖는 정전 척
JP4547182B2 (ja) プラズマ処理装置
JP5492578B2 (ja) プラズマ処理装置
US9530657B2 (en) Method of processing substrate and substrate processing apparatus
JP3121524B2 (ja) エッチング装置
JP3231202B2 (ja) プラズマ処理装置
JP2004319972A (ja) エッチング方法及びエッチング装置
JPH07201818A (ja) ドライエッチング装置
JP2580791B2 (ja) 真空処理装置
JPH0670984B2 (ja) 試料の温度制御方法及び装置
JP3251762B2 (ja) 接合部の形成方法及び処理装置の部材間の接合方法
JP3093445B2 (ja) プラズマエッチング方法
JP3171762B2 (ja) プラズマ処理装置
JP4615290B2 (ja) プラズマエッチング方法
US10720328B2 (en) Etching method and etching apparatus
JP3173692B2 (ja) プラズマ処理方法
KR20180003827A (ko) 기판 처리 장치 및 방법
JP2636781B2 (ja) 真空処理方法
JPH0670985B2 (ja) 試料の温度制御方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee