KR100838380B1 - 반도체 소자의 트렌치 형성 방법 - Google Patents

반도체 소자의 트렌치 형성 방법 Download PDF

Info

Publication number
KR100838380B1
KR100838380B1 KR1020070029021A KR20070029021A KR100838380B1 KR 100838380 B1 KR100838380 B1 KR 100838380B1 KR 1020070029021 A KR1020070029021 A KR 1020070029021A KR 20070029021 A KR20070029021 A KR 20070029021A KR 100838380 B1 KR100838380 B1 KR 100838380B1
Authority
KR
South Korea
Prior art keywords
trench
gas
etching
flow rate
semiconductor substrate
Prior art date
Application number
KR1020070029021A
Other languages
English (en)
Inventor
한기현
김동현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070029021A priority Critical patent/KR100838380B1/ko
Priority to US11/824,054 priority patent/US20080242095A1/en
Application granted granted Critical
Publication of KR100838380B1 publication Critical patent/KR100838380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 본 발명에 의한 트렌치 형성 방법은 반도체 기판 상에 트렌치를 위한 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 식각 마스크로 상기 반도체 기판을 식각하되, 상대적으로 큰 유량의 HBr 가스와 상대적으로 작은 유량의 O2 가스, SF6 가스 및 NF3 가스를 포함하는 식각 가스를 이용하고 적어도 40Å/sec 이하의 낮은 식각 속도로 식각을 수행하여 수직 프로파일을 갖는 트렌치를 형성하는 단계를 포함하고, 상술한 본 발명에 의한 반도체 소자의 트렌치 형성 방법은, 반도체 기판을 식각하여 트렌치를 형성하는 공정에 있어서 트렌치 측벽의 보잉 발생을 억제하면서 트렌치 측벽을 수직 프로파일로 형성함으로써 반도체 소자의 소자 분리막 형성 기술 등 다양한 반도체 소자의 제조 기술에 적용하여 소자의 특성을 향상시킬 있다.
트렌치, 수직 프로파일, 식각 속도, 폴리머, 소자 분리막, STI

Description

반도체 소자의 트렌치 형성 방법{METHOD FOR FORMING TRENCH IN SEMICONDUCTOR DEVICE}
도1a 및 도1b는 종래 기술에 따른 트렌치 형성 방법의 문제점을 설명하기 위한 단면도.
도2a 및 도2b는 본 발명의 일실시예에 따른 트렌치 형성 방법을 설명하기 위한 단면도.
도3은 HBr 가스의 양을 일정하게 한 상태에서 온도가 감소됨에 따라 변화하는 트렌치의 프로파일을 나타낸 도면.
도4는 HBr 가스의 양을 일정하게 한 상태에서 기판의 식각 속도를 증가시키는 Cl2 가스의 양이 증가함에 따라 변화하는 트렌치의 프로파일을 나타낸 도면.
도5는 HBr 가스의 양을 일정하게 한 상태에서 O2 가스의 양이 증가함에 따라 변화하는 트렌치의 프로파일을 나타낸 도면.
도6은 HBr 가스의 양을 일정하게 한 상태에서 SF6 가스 및 NF3 가스의 양이 감소함에 따라 변화하는 트렌치의 프로파일을 나타낸 도면.
도7은 본 발명의 일실시예에 따른 소자 분리막이 형성된 반도체 기판의 단면 도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 반도체 기판 21 : 하드마스크 패턴
22 : 트렌치
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 트렌치(trench) 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 패턴의 축소(shrinkage)가 필연적으로 요구되고 있다. 이러한 패턴의 축소에 있어서, 소자 사이를 분리하는 소자 분리막의 제조 기술은 중요한 항목 중의 하나이다. 종래의 소자 분리 기술로 이용되던 로코스(LOCOS: Local Oxidation of Silicon) 공정은 소자 분리막의 폭을 감소시키는데 한계가 있어, 최근에는 소자 분리 기술로 STI(Shallow Trench Isolation) 공정을 널리 사용하고 있다.
STI 공정은 반도체 기판에 식각 공정으로 트렌치를 형성한 후, 이 트렌치 내부를 절연막으로 매립함으로써 소자 분리막을 형성하는 기술이다. 그러나, 소자의 집적도가 더욱 증가하면서 트렌치의 깊이 대비 트렌치의 폭이 상대적으로 크게 감 소되고, 특히 트렌치 형성시 패턴 축소에 따른 식각 특성의 변화로 트렌치의 측벽 프로파일에 보잉(bowing)이 발생함에 따라(도1a 참조), 트렌치 내부에 절연막을 갭필(gap-fill)하는데 어려움이 생기게 되었다.
이와 같은 문제에 대하여, 트렌치 측벽의 경사도를 증가시킴으로써(도1b 참조) 트렌치 내부의 절연막 갭필 특성을 향상시킬 수 있다. 그러나, 트렌치 측벽의 경사도를 증가시키는 경우, 최근 소자의 집적도 증가에 따라 필수적으로 이용되고 있는 리세스 게이트(recess gate) 공정시 소자 분리막과 리세스의 경계부에 첨점 형태의 뿔(horn)이 발생한다. 이러한 뿔은 문턱전압(Threshold Voltage : Vt)을 감소시키는 등 소자의 전기적 특성을 열화시키는 문제점을 초래한다.
따라서, 트렌치 내부의 절연막 갭필 특성을 향상시키면서 동시에 소자의 전기적 특성 열화를 방지하기 위해서는 트렌치 측벽의 보잉 발생을 억제하면서 트렌치 측벽이 수직 프로파일을 갖게 하는 기술이 요구된다.
한편, 이러한 트렌치 형성 공정은 소자 분리 기술에만 적용되는 것은 아니다. 예를 들어, 반도체 기판을 식각하여 트렌치를 형성하고 이 트렌치에 게이트 전극용 도전막을 매립하는 리세스 게이트 공정, 반도체 기판을 식각하여 트렌치를 형성하고 이 트렌치에 스토리지 노드용 도전막을 매립하는 스토리지 노드 형성 공정 등에서 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 것은 필수적이다. 이러한 리세스 게이트 공정 또는 스토리지 노드 형성 공정에서도 다양한 이유로 트렌치 측벽이 수직 프로파일을 가질 것이 요구되는 경우가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 기판을 식각하여 트렌치를 형성하는 공정에 있어서 트렌치 측벽의 보잉 발생을 억제하면서 트렌치 측벽을 수직 프로파일로 형성함으로써 반도체 소자의 소자 분리막 형성 기술 등 다양한 반도체 소자의 제조 기술에 적용하여 소자의 특성을 향상시킬 있는 반도체 소자의 트렌치 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 트렌치 형성 방법은, 반도체 기판 상에 트렌치를 위한 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 식각 마스크로 상기 반도체 기판을 식각하되, 상대적으로 큰 유량의 HBr 가스와 상대적으로 작은 유량의 O2 가스, SF6 가스 및 NF3 가스를 포함하는 식각 가스를 이용하고 적어도 40Å/sec 이하의 낮은 식각 속도로 식각을 수행하여 수직 프로파일을 갖는 트렌치를 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 및 도2b는 본 발명의 일실시예에 따른 트렌치 형성 방법을 설명하기 위한 단면도이다. 본 명세서에서는 일례로서, 소자 분리막 형성에 이용되는 소자 분리용 트렌치의 형성 방법을 설명하기로 한다.
도2a에 도시된 바와 같이, 반도체 기판(일반적으로, 실리콘 기판)(20) 상에 트렌치 예정 영역을 노출시키는 하드마스크 패턴(21)을 형성한다. 이때, 하드마스크 패턴(21)은 산화막, 질화막 또는 실리콘질화막 중 선택된 하나 이상의 막으로 형성될 수 있다.
도2b에 도시된 바와 같이, 하드마스크 패턴(21)을 식각 마스크로 반도체 기판(20)을 소정 깊이 식각하여 소자 분리용 트렌치(22)를 형성한다. 이때, 트렌치(22)는 전술한 바와 같이 절연막 갭필 특성을 향상시키면서 동시에 소자의 전기적 특성 열화를 방지하기 위해 자신의 측벽이 보잉 발생 없이 수직 프로파일을 갖도록 형성되어야 한다.
우선, 트렌치(22) 측벽의 보잉 발생을 방지하기 위해서는 폴리머를 발생시키는 가스를 다량 포함하는 식각 가스를 이용하여 식각을 수행하여야 한다. 좀더 상세하게는, 폴리머를 발생시키는 가스로 HBr 가스를 200~600sccm 정도 포함하는 식각 가스를 이용하여 반도체 기판(20)을 식각함이 바람직하다. 이때, 반도체 기판(20)이 안착된 정전척(ESC : Electro Static Chuck)의 온도를 조절함으로써 폴리머의 발생 정도를 조절할 수 있다.
도3은 HBr 가스의 양을 일정하게 한 상태에서 온도가 감소됨에 따라 변화하는 트렌치의 프로파일을 나타낸 도면이다. 도3을 참조하면, 정전척의 온도가 감소할수록(즉, 본 도면의 우측으로 갈수록) 트렌치의 보잉 발생이 억제됨을 알 수 있다.
따라서, 반도체 기판(20)이 안착된 정전척의 온도를 감소시키는 것이 바람직 하며, 특히 트렌치(22) 측벽의 보잉 발생을 억제하면서 수직 프로파일을 갖게 하는 정도의 폴리머 발생을 가능하게 하는 정전척의 바람직한 온도는 10~70℃ 정도가 된다.
한편, 트렌치(22) 측벽을 수직 프로파일로 형성하기 위해서는 폴리머를 발생시키는 가스를 다량 포함하는 식각 가스를 이용하는 것뿐 아니라 낮은 식각 속도로 반도체 기판(20)을 식각하여야 한다. 이는, 높은 식각 속도로 반도체 기판(20)을 식각시 트렌치(22) 측벽의 경사도가 증가하기 때문이다.
도4는 HBr 가스의 양을 일정하게 한 상태에서 기판의 식각 속도를 증가시키는 Cl2 가스의 양이 증가함에 따라 변화하는 트렌치의 프로파일을 나타낸 도면이다. 도4를 참조하면, Cl2 가스의 양이 증가할수록(즉, 본 도면의 우측으로 갈수록) 기판의 식각 속도가 증가하여 트렌치 측벽(특히, 트렌치 하부 측벽)의 경사도가 증가함을 알 수 있다. 이때, 식각 속도는 40~60Å/sec 정도이다.
따라서, 반도체 기판(20)의 식각 속도를 적어도 40Å/sec 이하로 감소시키는 것이 바람직하며, 특히 15~30Å/sec 정도의 식각 속도가 바람직하다. 이와 같은 낮은 식각 속도를 만족시키기 위하여 10~50mT의 압력, 300~600W의 소스 파워(Source Power) 및 0~200W의 바텀 파워(Bottom Power)를 인가하는 공정 조건에서 식각을 수행한다. 또한, 식각 가스에 O2 가스를 첨가하거나, 또는, 일반적으로 기판의 식각에 포함되는 SF6 가스 및 NF3 가스를 감소시키는 경우 트렌치(22) 측벽의 보잉 발생을 억제하면서 반도체 기판(20)의 식각 속도를 감소시켜 트렌치(22) 측벽 하부의 경사 도를 감소시킬 수 있다.
도5는 HBr 가스의 양을 일정하게 한 상태에서 O2 가스의 양이 증가함에 따라 변화하는 트렌치의 프로파일을 나타낸 도면이고, 도6은 HBr 가스의 양을 일정하게 한 상태에서 SF6 가스 및 NF3 가스의 양이 감소함에 따라 변화하는 트렌치의 프로파일을 나타낸 도면이다. 도5 및 도6을 참조하면, O2 가스의 양이 증가하거나 SF6 가스 및 NF3 가스의 양이 감소할수록(즉, 본 도면들의 우측으로 갈수록) 트렌치 측벽의 보잉 발생이 억제되면서 특히, 트렌치 하부 측벽의 경사도가 감소함을 알 수 있다. 이때, 적절한 O2 가스의 유량은 15~30sccm 정도이고, 적절한 SF6 가스 및 NF3 가스의 유량은 각각 10~30sccm 및 20~60sccm 정도이다.
전술한 공정 조건을 적절히 조합하여 반도체 기판(20)을 식각하여 트렌치(22)를 형성하는 경우 트렌치(22) 측벽을 보잉 발생 없이 수직 프로파일로 형성할 수 있다.
이어서, 본 도면에 도시되지 않았으나, 후속 공정으로 트렌치(22) 내에 소자 분리막을 매립시킴으로써 소자 분리막 형성 공정을 완료한다.
도7은 본 발명의 일실시예에 따른 소자 분리막이 형성된 반도체 기판의 단면도이다. 도7을 참조하면, 트렌치가 수직 프로파일을 갖도록 형성되어 소자 분리막이 트렌치 내부에 용이하게 갭필되는 것을 알 수 있다. 아울러 후속 공정으로 리세스 게이트 공정이 수행되는 경우 소자 분리막과 리세스의 경계부에 형성되는 뿔의 높이가 감소될 수 있다.
본 명세서에서는 일례로서, 수직 프로파일을 갖는 트렌치 형성 공정을 소자 분리막 형성 공정에 적용하는 경우를 설명하고 있으나, 이에 한정되는 것은 아니다. 예를 들어, 수직 프로파일을 갖는 트렌치 형성 공정은 리세스 게이트용 트렌치 또는 스토리지 노드용 트렌치 형성 공정 등에 모두 적용될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 트렌치 형성 방법은, 반도체 기판을 식각하여 트렌치를 형성하는 공정에 있어서 트렌치 측벽의 보잉 발생을 억제하면서 트렌치 측벽을 수직 프로파일로 형성함으로써 반도체 소자의 소자 분리막 형성 기술 등 다양한 반도체 소자의 제조 기술에 적용하여 소자의 특성을 향상시킬 있다.

Claims (12)

  1. 반도체 기판 상에 트렌치를 위한 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 식각 마스크로 상기 반도체 기판을 식각하되, 상대적으로 큰 유량의 HBr 가스와 상대적으로 작은 유량의 O2 가스, SF6 가스 및 NF3 가스를 포함하는 식각 가스를 이용하고 적어도 40Å/sec 이하의 낮은 식각 속도로 식각을 수행하여 수직 프로파일을 갖는 트렌치를 형성하는 단계
    를 포함하는 트렌치 형성 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 HBr 가스의 유량은 200~600sccm이고, 상기 O2 가스의 유량은 15~30sccm이고, 상기 SF6 가스의 유량은 10~30sccm이고, 상기 NF3 가스의 유량은 20~60sccm인
    트렌치 형성 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 반도체 기판이 안착된 정전척의 온도는 10~70℃인
    트렌치 형성 방법.
  5. 제1항 또는 제3항에 있어서,
    상기 낮은 식각 속도는 15~30Å/sec인
    트렌치 형성 방법.
  6. 제5항에 있어서,
    상기 반도체 기판의 식각은 10~50mT의 압력, 300~600W의 소스 파워 및 0~200W의 바텀 파워를 인가하는 조건에서 수행되는
    트렌치 형성 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 트렌치는 소자 분리용 트렌치, 리세스 게이트용 트렌치 또는 스토리지 노드용 트렌치 중 어느 하나인
    트렌치 형성 방법.
  12. 제1항에 있어서,
    상기 마스크 패턴은 산화막, 질화막 또는 실리콘질화막 중 선택된 하나 이상의 막으로 형성된
    트렌치 형성 방법.
KR1020070029021A 2007-03-26 2007-03-26 반도체 소자의 트렌치 형성 방법 KR100838380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070029021A KR100838380B1 (ko) 2007-03-26 2007-03-26 반도체 소자의 트렌치 형성 방법
US11/824,054 US20080242095A1 (en) 2007-03-26 2007-06-29 Method for forming trench in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029021A KR100838380B1 (ko) 2007-03-26 2007-03-26 반도체 소자의 트렌치 형성 방법

Publications (1)

Publication Number Publication Date
KR100838380B1 true KR100838380B1 (ko) 2008-06-13

Family

ID=39771338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029021A KR100838380B1 (ko) 2007-03-26 2007-03-26 반도체 소자의 트렌치 형성 방법

Country Status (2)

Country Link
US (1) US20080242095A1 (ko)
KR (1) KR100838380B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748989B2 (en) * 2012-02-28 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188455B1 (ko) * 1991-05-20 1999-06-01 이노우에 아키라 드라이 에칭방법
KR20060025720A (ko) * 2004-09-17 2006-03-22 동부아남반도체 주식회사 반도체 소자의 트렌치 형성 방법
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR20060113261A (ko) * 2005-04-30 2006-11-02 주식회사 하이닉스반도체 리세스게이트공정을 이용한 반도체장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820377A (en) * 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
US5246801A (en) * 1991-09-20 1993-09-21 At&T Bell Laboratories Method of repairing indentations in phase-shifting lithographic masks
US5915192A (en) * 1997-09-12 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming shallow trench isolation
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188455B1 (ko) * 1991-05-20 1999-06-01 이노우에 아키라 드라이 에칭방법
KR20060025720A (ko) * 2004-09-17 2006-03-22 동부아남반도체 주식회사 반도체 소자의 트렌치 형성 방법
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR20060113261A (ko) * 2005-04-30 2006-11-02 주식회사 하이닉스반도체 리세스게이트공정을 이용한 반도체장치의 제조 방법

Also Published As

Publication number Publication date
US20080242095A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR101113794B1 (ko) 반도체 장치 제조 방법
KR100707803B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100700332B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20060030717A (ko) 반도체 소자의 제조 방법
KR100838380B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100842762B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100588642B1 (ko) 트렌치 코너 라운딩 향상 방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100912987B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20090074341A (ko) 반도체 소자의 제조방법
KR100579851B1 (ko) 반도체 소자의 분리 방법
KR20070079949A (ko) 반도체 소자의 형성 방법
KR20090072092A (ko) 반도체 소자 및 이의 제조 방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR100792357B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR20050002437A (ko) 반도체소자의 제조방법
KR100849188B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20070087329A (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR20070066048A (ko) 플래시 메모리 소자 제조 방법
KR20050004673A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050059750A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee