DE68928977T2 - Trockenätzen mit Wasserstoffbromid oder Brom - Google Patents

Trockenätzen mit Wasserstoffbromid oder Brom

Info

Publication number
DE68928977T2
DE68928977T2 DE68928977T DE68928977T DE68928977T2 DE 68928977 T2 DE68928977 T2 DE 68928977T2 DE 68928977 T DE68928977 T DE 68928977T DE 68928977 T DE68928977 T DE 68928977T DE 68928977 T2 DE68928977 T2 DE 68928977T2
Authority
DE
Germany
Prior art keywords
etching
mass
polycrystalline silicon
etching gas
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68928977T
Other languages
English (en)
Other versions
DE68928977D1 (de
Inventor
Katsuhiko Iizuka
Takashi Kurimoto
Moritaka Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP24094088A external-priority patent/JPH0666302B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE68928977D1 publication Critical patent/DE68928977D1/de
Publication of DE68928977T2 publication Critical patent/DE68928977T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft das Trockenätzen von einem Material wie etwa von polykristallinem Silizium mit Bromwasserstoff oder Brom.
  • Als Resultat des erhöhten Integrationsgrades und der erhöhten Schaltgeschwindigkeit von IC's muß ein Isolierfiln wie etwa ein Gateisolierfilm dünner gemacht werden, zum Beispiel 30 nm bis 50 nm, und ferner muß eine Mehrschichttechnik für elektrisch leitfähige Materialien wie z. B. polykristallines Silizium eingesetzt werden. Diese Verarbeitung von solchem polykristallinen Silizium bestimmt eine Gatelänge, welche die Charakteristiken eines FET beeinflußt, und daher muß während des Ätzens des polykristallinen Siliziums die Breite eines Musters genau gesteuert werden, und es muß eine hohe Ätzselektivität des polykristallinen Siliziums bezüglich einer darunterliegenden Gateisolierschicht erreicht werden. Um dies zu verwirklichen, können Vertikalätzverfahren wie z. B. das reaktive Ionenätzen eingesetzt werden, falls aber eine untere Schicht, zum Beispiel eine erste polykristalline Siliziumschicht, vertikal geätzt wird, wird die Dicke einer oberen Schicht, zum Beispiel einer zweiten polykristallinen Siliziumschicht, an einem Abschnitt einer Stufe der vertikal geätzten ersten polykristallinen Siliziumschicht dicker als an dem anderen flachen Abschnitt. Dieser dickere Abschnitt der zweiten polykristallinen Siliziumschicht bleibt bestehen, nachdem die zweite polykristalline Siliziumschicht geätzt ist, und führt zu einem Kurzschluß von benachbarten Mustern der zweiten polykristallinen Siliziumschicht durch den verbleibenden Abschnitt. Falls die zweite polykristalline Siliziumschicht während eines erweiterten Zeitraumes überätzt wird, um das polykristalline Silizium an dem Stufenabschnitt vollständig zu entfernen, wird die Breite eines Musters eingeengt, und die darunterliegende Isolierschicht wird übermäßig geätzt.
  • Eine Lösung für die obigen Probleme ist der Einsatz eines Vertikalätzprozesses, der eine hohe Selektivität aufweist, so daß eine darunterliegende Schicht nicht übermäßig geätzt wird. Um diese hohe Selektivität zu erreichen, findet ein chlorhaltiges oder fluorhaltiges Ätzgas breite Verwendung, aber das Ätzen mit einem chlor- oder fluorhaltigen Gas tendiert dazu, auf Grund seiner isotropen Natur ein seitliches Ätzen zu verursachen, und es wird schwierig, die Breite eines Musters zu steuern. Um die Seitenwand eines Musters vor solch einem Ätzgas zu schützen, kann ein kohlenstoffhaltiges Gas verwendet werden, aber die Verwendung eines kohlenstoffhaltigen Gases erhöht die Ätzrate einer Isolierschicht, wodurch die Selektivität des Ätzens von polykristallinem Silizium, etc., bezüglich einer Isolierschicht reduziert wird. Ferner wird ein kohlenstoffhaltiges Polymer an einer Wand einer Ätzkammer abgeschieden, wodurch eine Verschmutzung und eine Reduzierung des Produktertrages bewirkt wird.
  • Eine andere Lösung ist es, ein Muster aus einer ersten polykristallinen Siliziumschicht zu bilden, das eine abgeschrägte Form hat, d. h., eine geneigte, nichtvertikale Seitenwand, auf der eine zweite polykristalline Siliziumschicht abgeschieden und dann geätzt wird.
  • Die bekannten Verfahren zum Abschrägungsätzen sind wie folgt:
  • (1) Phosphor wird diffundiert, und Phosphorionen werden dann in eine erste polykristalline Siliziumschicht implantiert, um den Ionenimplantationsoberflächenabschnitt der Schicht gegenüber dem Ätzen empfänglicher zu machen. Dann wird auf der polykristallinen Siliziumschicht ein isotropes Ätzen ausgeführt, und somit wird die polykristalline Siliziumschicht schräg geätzt. [Japanische ungeprüfte Patentveröffentlichung Nr. 58-4932 und 53-73086 und japanische geprüfte Patentveröffentlichung Nr. 60-782] Dennoch ist dieser Prozeß kompliziert, da eine Diffusion von Phosphor und eine Ionenimplantation vor dem Ätzen erforderlich sind. Ferner ist es schwierig, eine Breite eines Musters während des isotropen Ätzens zu steuern.
  • (2) Ätzen mit einem Ätzgas, zu dem ein Abscheidungsgas wie etwa C&sub2;H&sub6;, C&sub2;H&sub4; hinzugefügt wird, um gleichzeitig ein Ätzen und eine Abscheidung vorzusehen, um ein abgeschrägtes Muster zu bilden. [Japanische ungeprüfte Patentveröffentlichung Nr. 59-103338, 62-30330 und 62-32618] Dieses Verfahren läßt eine Abscheidung an einer Wand einer Ätzkammer zu, wodurch eine Verschmutzung durch Partikel herbeigeführt wird und der Produktertrag reduziert wird.
  • (3) Eine Resistmaske wird abgeschrägt, und das Ätzen wird mit einer niedrigen Ätzselektivität zwischen polykristallinem Silizium und dem Resist ausgeführt. [Japanische ungeprüfte Patentveröffentlichung (Kokai) Nr. 61-61424] Bei diesem Verfahren ist es schwierig, die Breite eines Musters zu steuern, da die Dicke des Resists verändert wird.
  • (4) Alternierendes Ätzen und Veraschen einer Resistmaske. [Japanische ungeprüfte Patentveröffentlichung (Kokai) Nr. 56-93319 und 57-59331] Dieser Prozeß ist kompliziert, und die Steuerung der Breite eines Musters ist schwierig, da die Dicke der Resistmaske reduziert wird.
  • (5) Anisotropes Ätzen im Anschluß an isotropes Ätzen. Das isotrope Ätzen wird gestoppt, wenn erst ein oberer Teil einer polykristallinen Siliziumschicht geätzt ist, und dann wird das anisotrope Ätzen ausgeführt. [Japanische ungeprüfte Patentveröffentlichung Nr. 57-7936 und 56-90525] Dieser Prozeß ist auch kompliziert, und die Steuerung der Breite eines Musters ist schwierig.
  • (6) Eine Maske mit einem überhängenden Abschnitt, wobei eine untere Oberfläche nach oben zeigt, wird verwendet, so daß der Ionenfluß gestört wird, und daher wird ein abgeschrägtes Muster gebildet. [Japanische geprüfte Patentveröffentlichung Nr. 57-42154] Es ist jedoch nicht leicht, eine Resistmaske mit einem überhängenden Abschnitt wie oben zu bilden, und es ist schwierig, die Breite eines geätzten Musters zu steuern.
  • Gemäß der vorliegenden Erfindung wird eine hohe Selektivität des Ätzens bei einem Prozeß zum selektiven Ätzen einer Siliziummasse erreicht, der die folgenden Schritte umfaßt: Vorsehen einer Ätzmaske über der Masse, die exponierte Bereiche der Masse definiert, die zu ätzen sind; und Vorsehen eines Plasmas aus einem Ätzgas in Kontakt mit den exponierten Bereichen der Masse in einer Ätzkammer; dadurch gekennzeichnet, daß die Ätzkammer kein kohlenstoffhaltiges Material hat, das mit dem Plasma des Ätzgases in Kontakt gelangt, und daß das Ätzgas Bromwasserstoff, Brom oder eine Kombination daraus als Hauptreaktionskomponente enthält, die mit der Masse reagiert, und einen Kohlenstoffgehalt von unter 120 ppm Kohlenstoff auf der Basis des Gesamtgewichtes des Ätzgas hat.
  • Bei einem Prozeß, der diese Erfindung verkörpert, sollte gewährleistet sein, um in der geätzten Siliziummasse eine Seitenwand zu erhalten, die eine Neigung von unter 90º hat, daß das Ätzgas keine kohlenstoffhaltige Komponente enthält und das Ätzen bei einer Temperatur zwischen -40ºC und +50ºC ausgeführt wird.
  • Ein kohlenstoffhaltiges Gas kann, wie oben beschrieben, eine Abscheidung eines Polymers an einer Wand einer Ätzkammer bewirken, wodurch eine Verschmutzung durch Partikel in Produkten herbeigeführt werden kann. Ferner kann ein kohlenstoffhaltiges Ätzgas die Ätzselektivität von Materialien wie etwa von polykristallinem Silizium reduzieren. Demzufolge liegt jeder Kohlenstoffgehalt des Ätzgases, das bei einem Prozeß der vorliegenden Erfindung verwendet wird, unter 120 ppm, vorzugsweise unter 40 ppm, auf der Basis des Gesamtgewichtes des Ätzgases. Idealerweise sollte der Kohlenstoffgehalt des Ätzgases Null sein. Ähnlich enthält die Ätzkammer kein kohlenstoffhaltiges Material, das mit einem Plasma aus einem Ätzgas in Kontakt gelangen kann. Solch ein kohlen stoffhaltiges Material könnte die Ätzselektivität eines zu ätzenden Materials nachteilig reduzieren.
  • In einer bevorzugten Ausführungsform der Erfindung wird, um den exponierten Bereich der Masse selektiv zu ätzen, um die Masse mit einem geätzten Abschnitt und einer Seitenwand längs einer Peripherie der Ätzmaske mit einem vorbestimmten Neigungswinkel zu bilden, der Masse während des Ätzens eine Temperatur verliehen, die festgelegt wird, damit die Seitenwand der geätzten Masse den vorbestimmten Neigungswinkel erhält.
  • In der japanischen geprüften Patentveröffentlichung Nr. 58-14507, die der US-Patentanmeldung S. N. 594418 entspricht, die am 9. Juli 1975 eingereicht wurde, wird vorgeschlagen, daß Brom oder eine Bromverbindung für ein vertikales Ätzen von Silizium verwendet werden kann, aber in dieser Veröffentlichung wird bei Experimenten tatsächlich nur Tetrachlorkohlenstoff verwendet, und Brom oder eine Bromverbindung wird lediglich als mögliche Alternative erwähnt. Ferner wird in dieser Veröffentlichung angegeben, daß eine Zielelektrode erhitzt werden muß, da der Siedepunkt von SiBr, bei dem es verdampfen müßte, 153ºC beträgt. Die jetzigen Erfinder fanden überraschenderweise jedoch heraus, daß ein vertikales Ätzen von Silizium, etc., bei einer Temperatur unter 150ºC ausgeführt werden kann, und ferner, daß ein Abschrägungsätzen bei einer Temperatur zwischen -40ºC und 50ºC erreicht werden kann, bei welchem Prozeß der abgeschrägte Winkel des Ätzens gemäß der Temperatur präzise gesteuert wird.
  • Die US-Patentschrift Nr. 4,490,209, die am 25. Dezember 1984 für Hartman herausgegeben wurde, offenbart ein Plasmaätzen, das ein anisotropes Ätzen von Silizium zuläßt, bei dem ein Gasgemisch aus einer chlorhaltigen Art und Bromwasserstoff verwendet wird. Bei diesem Patent muß jedoch eine chlorhaltige Art als Hauptreaktionskomponente verwendet werden, und Bromwasserstoff muß in einer kleinen Menge von ungefähr 1 bis etwa 10% hinzugefügt werden, um ein annähernd perfektes anisotropes Ätzen zu gestatten. Dieser Prozeß unterscheidet sich von dem Prozeß der vorliegenden Erfindung, bei dem Bromwasserstoff oder Brom als Hauptätz- oder -reaktionskomponente verwendet wird und nicht nur ein Vertikalätzen sondern auch ein Abschrägungsätzen ausgeführt werden kann und der Abschrägungswinkel nach Wunsch gesteuert werden kann.
  • Deshalb wird in einer Ausführungsform der vorliegenden Erfindung ein Abschrägungsätzen mit einem Neigungswinkel der Seitenwand einer geätzten Masse von unter 90º bei einer Temperatur der geätzten Masse zwischen -40ºC und +50ºC erreicht, und ein im wesentlichen vertikales Ätzen wird bei einer Temperatur der geätzten Masse zwischen 50ºC und 150 ºC ausgeführt. Die Beziehung zwischen dem Neigungswinkel dler Seitenwand der geätzten Masse und der Temperatur der geätzten Masse wird wie folgt ausgedrückt:
  • θ = t/2 + 65
  • wobei θ für den Neigungswinkel der Seitenwand der geätzten Masse steht und t für die Temperatur der Masse während des Ätzens steht, welcher Neigungswinkel θ eine Streuung von ±5º hat. Es sei erwähnt, daß die oben erwähnte Temperatur diejenige der zuätzenden Masse ist und nicht die einer Atmosphäre, welche die zu ätzende Masse umgibt. Des weiteren kann bei einem p-Typ- oder nichtdotierten polykristallinen Silizium bei einer Temperatur einer geätzten Masse von über 150ºC ein Schrägätzen mit einem Neigungswinkel der Seitenwand der geätzten Masse von mehr als 90º erreicht werden. Bei einem polykristallinen Silizium des n-Typs wird bei einer Temperatur von über 150ºC ein seitliches Ätzen oder ein unterschnittenes Profil erreicht.
  • Zum besseren Verstehen der Erfindung und um zu zeigen, wie dieselbe verwirklicht werden kann, wird nun nur als Beispiel Bezug auf die beiliegenden Zeichnungen genommen, in denen:
  • Fig. 1A bis 1C die Hauptschritte des Trockenätzens einer oberen Schicht aus polykristallinem Silizium auf einer unteren Schicht aus polykristallinem Silizium zeigen, wie es herkömmlicherweise ausgeführt wird;
  • Fig. 2 eine perspektivische Ansicht ist, die einen Ätzrückstand zeigt, der aus dem Trockenätzen resultiert, wie es in Fig. 1A bis 1C dargestellt ist;
  • Fig. 3 eine schematische Ansicht einer Vorrichtung zum Plasmaätzen ist, die bei einem Prozeß gemäß der vorliegenden Erfindung verwendet wird;
  • Fig. 4A bis 4E Schnittansichten von Mustern sind, die gemäß einem Prozeß der vorliegenden Erfindung geätzt wurden;
  • Fig. 5 Beziehungen zwischen dem abgeschrägten Winkel, der durch das Trockenätzen erhältlich ist, und der Temperatur eines Wafers während des Ätzens zeigt;
  • Fig. 6 eine schematische Ansicht einer Vorrichtung zum Plasmaätzen ist, die in einer Ausführungsform der vorliegenden Erfindung verwendet wird; und
  • Fig. 7 die Beziehung zwischen der Ätzselektivität von polykristallinem Silizium gegenüber SiO&sub2; und dem Kohlenstoffgehalt im Ätzgas zeigt.
  • Bevor eine Ausführungsform der vorliegenden Erfindung eingehend beschrieben wird, wird unter Verwendung von Zeichnungen der Stand der Technik kurz erläutert. Fig. 1A bis 1C zeigen die Schritte eines RIE einer oberen polykristallinen Siliziumschicht auf einem Stufenabschnitt einer unteren polykristallinen Siliziumschicht. In Fig. 1A bezeichnet 1 ein Siliziumsubstrat, 2 einen Isolierfilm, 3 eine erste polykristalline Siliziumschicht, 4 einen Isolierfilm und 5 eine zweite polykristalline Siliziumschicht, die durch CVD abgeschieden wurde. Die zweite Schicht 5 hat verschiedene Dicken A und B über flachen und gestuften Abschnitten der ersten Schicht 3; die Dicke B der zweiten Schicht über dem Stufenabschnitt ist größer als die Dicke A über dem flachen Abschnitt. Wenn diese Struktur einem RIE unterzogen wird, bleibt ein Abschnitt 7 der zweiten polykristallinen Siliziumschicht nahe des Stufenabschnittes der ersten polykristallinen Siliziumschicht 3 ungeätzt, wie es in Fig. 1B zu sehen ist. Dieser verbleibende Abschnitt 7 kann einen Kurzschluß zwischen benachbarten Verdrahtungsmustern der zweiten polykristallinen Siliziumschicht verursachen, wie aus Fig. 2 hervorgeht. Falls die zweite polykristalline Siliziumschicht 5 einem Überätzen ausgesetzt wird, um den Abschnitt 7 vollständig zu entfernen, werden die Isolierfilme 2 und 4 ungewollt übermäßig geätzt, wie es in Fig. 1C gezeigt ist. Dies geschieht auf Grund einer relativ niedrigen Ätzselektivität zwischen dem polykristallinen Silizium und den Isolierfilmen.
  • Nun wird eine Ausführungsform der vorliegenden Erfindung eingehender beschrieben.
  • Fig. 3 zeigt eine Vorrichtung zum reaktiven Ionenätzen (RIE), die bei dem folgenden Beispiel verwendet wird. In dieser Vorrichtung wird ein Wafer 11 elektrostatisch auf eine elektrostatische Aufspannplatte 12 montiert, indem eine Spannung von ±1500 V durch Tiefpaßfilter 13 von einer Gleichstromenergiequelle 14 auf die Aufspannplatte 12 angewendet wird. Ein Gas, zum Beispiel Helium, mit einem Druck von 0 bis 20 Torr (1 Torr = 133,3 Pa) wird durch eine Gaseinlaßöffnung 21 von einer Druckregeleinheit (nicht gezeigt) zwischen den Wafer und die Aufspannplatte 12 geleitet, um die Wärmeleitung zu erleichtern. Die Temperatur der Elektrode 15 wird durch Kühlwasser 16 gesteuert. Wenn die Elektrode 15 auf weniger als 0ºC zu kühlen ist, umfaßt die Kühlflüssigkeit Methanol, ein Gemisch aus Wasser und Ethylenglykol oder ein Gemisch aus Wasser und Methanol. Eine Ätzkammer 22 wird durch eine Austrittsöffnung 20 durch eine Vakuumpumpe (nicht gezeigt) evakuiert. Ein Ätzgas wird durch eine Gaseinlaßöffnung 19 in die Kammer 22 eingeleitet, uncl eine Hochfrequenzwelle wird durch einen HF-Generator 18 durch eine Anpassungsbox 17 auf das Gas angewendet, um ein Plasma zu erzeugen und dadurch ein Ätzen auszuführen.
  • Die Temperatur des Wafers 11 während des Ätzens wird durch ein Fluoreszenzthermometer 24 detektiert. Ein Fluoreszenzmaterial 26 wird auf eine hintere Oberfläche des Wafers 11 aufgetragen, und ein Impulslicht wird durch eine Glasfaser 23, die eine Pore 25 der Elektrode 15 durchdringt, auf das Fluoreszenzmaterial 26 eingestrahlt, und ein Fluoreszenzlicht, das von dem Fluoreszenzmaterial 26 erzeugt wird, wird durch dieselbe Glasfaser 23 beobachtet, um die Temperatur des Wafers 11 zu bestimmen. Das verwendete Fluoreszenzthermometer 24 ist das LUXTRON 750, welches durch LUXTRON (1060 Terra Bella Avenue, Mountain View, CA 94043, U. S. A.) vertrieben wird. Dieses Thermometer kann die Wafertemperatur ohne Störung durch ein Rauschen von der HF vorteilhafterweise präzise bestimmen, da bei ihm, anders als bei einem herkömmlichen Thermopaar, welches das Rauschen von der HF nicht blockieren kann, eine Glasfaser verwendet wird. Diese präzise Bestimmung der Wafertemperatur ist für die bevorzugte Ausführungsform der vorliegenden Erfindung wichtig. Die Temperatur eines Wafers hängt von dem Ätzgas, dem Druck, der HF-Leistung, etc., ab, kann aber selbst dann, wenn diese Bedingungen feststehen, gesteuert werden, indem die Temperatur der Kühlflüssigkeit 16 verändert wird, um die Temperatur der Elektrode 15 zu ändern, indem die Art oder der Druck von dem Gas wie etwa He verändert wird, das zwischen den Wafer 11 und die elektrostatische Aufspannplatte 12 geleitet wird, oder indem die Spannung verändert wird, die auf die Aufspannplatte 12 angewendet wird, um die Kraft zu ändern, die den Wafer 11 anzieht, um die Wärmeleitung zwischen dem Wafer 11 und der Elektrode 15 zu verändern.
  • Fig. 4A bis 4D zeigen Querschnitte durch ein mit Phosphor dotiertes polykristallines Siliziummuster des n- Typs (Widerstand 60 Ω/cm²), das gemäß der vorliegenden Erfindung und unter Verwendung einer in Fig. 3 gezeigten Vorrichtung geätzt wurde. In Fig. 4A und 4B bezeichnet Bezugszeichen 38 eine Maske aus einem Fotoresist, SiO&sub2;, Si&sub3;N&sub4;, etc., bezeichnet 33 eine zu ätzende polykristalline Siliziumschicht, bezeichnet 32 einen darunterliegenden Isolierfilm aus SiO&sub2;, etc., und bezeichnet 31 ein Siliziumsubstrat. Die Ätzbedingungen sind wie folgt: ein Gas aus Br&sub2; (16 SCCM) + He (57 SCCM), ein Druck von 0,1 Torr, eine Leistung von 300 W und 100%iges Überätzen nach dem Ätzen dler polykristallinen Siliziumschicht 33. Fig. 4A zeigt ein Muster, das bei 80ºC geätzt wurde; Fig. 4B zeigt ein Muster, das bei 0ºC geätzt wurde; und Fig. 4C zeigt ein Muster, das bei 160ºC geätzt wurde; und Fig. 4D zeigt ein Muster, das bei 200ºC geätzt wurde. In diesen Figuren ist der Neigungswinkel einer Seitenwand 39 des geätzten Musters 33 durch das Zeichen θ gekennzeichnet. Der Winkel θ beträgt in Fig. 4A etwa 90º, in Fig. 4B etwa 60º. Wie aus diesen Figuren hervorgeht, sind nur durch Verändern der Temperatur eines Wafers verschiedene Ätzformen erhältlich.
  • Fig. 5 zeigt die Beziehung zwischen dem Neigungswinkel θ von geätztem polykristallinen Silizium und einer Temperatur des Wafers, wobei n-Typ-dotiertes und nichtdotiertes polykristallines Silizium mit einer Maske aus einem Fotoresist oder SiO&sub2; geätzt wurden. In Fig. 5 kennzeichnen die schwarzen Dreiecke n-Typ-dotiertes polykristallines Silizium, das mit einer Fotoresistmaske geätzt wurde; kennzeichnen die schwarzen Kreise n-Typ-dotiertes polykristallines Silizium, das mit einer SiO&sub2;-Maske geätzt wurde; kennzeichnen die weißen Dreiecke nichtdotiertes polykristallines Silizium, das mit einer Fotoresistmaske geätzt wurde; und die weißen Kreise kennzeichnen ein nichtdotiertes polykristallines Silizium, das mit einer SiO&sub2;-Maske geätzt wurde. Wie aus Fig. 5 ersichtlich ist, wird ein Neigungswinkel eines geätzten Musters von unter 90º bei einer Wafertemperatur zwischen -40 und +50º erhalten, und der Neigungswinkel nimmt mit einer Erhöhung der Wafertemperatur in dem obigen Temperaturbereich zu. Diese Beziehung wird durch die folgende Formel dargestellt: ≤ = t/2 + 65 ± 5, d. h., t/2 + 60 ≤ θ ≤ t/2 + 70, wobei t für die Wafertemperatur steht. Bei einer Wafertemperatur zwischen 50ºC und 150ºC wird das polykristalline Silizium im wesentlichen vertikal geätzt, d. h., der Neigungswinkel A beträgt etwa 90º. Bei einer Wafertemperatur von mehr als 150ºC kann bei nichtdotiertem polykristallinen Silizium der Neigungswinkel ≤ des geätzten polykristallinen Siliziums mehr als 90º betragen, wie es in Fig. 4E gezeigt ist. Es sei erwähnt, daß bei einer Wafertemperatur von über etwa 150ºC das Fotoresist verbrennen kann und eine spezielle Wärmebehandlung wie etwa ein Aushärten im tiefen UV-Bereich erforderlich ist. Demzufolge kann ein gewünschter Neigungswinkel θ eines geätzten polykristallinen Siliziummusters durch Verändern der Wafertemperatur erhalten werden. Bei einer Wafertemperatur von unter -40ºC kann kein geeignetes Ätzen ausgeführt werden, und es bleiben nadelartige Rückstände zurück.
  • Bei den folgenden Beispielen dienen die Beispiele 15 bis 32 dazu, das Prinzip zu begründen, auf dem die vorliegende Erfindung beruht. Das Prinzip der bevorzugten Ausführungsform, bei der die Temperaturselektion verwendet wird, um eine Seitenwandneigung zu steuern, wird unter Beispiel 18 begründet und wird bei den Beispielen 1 bis 14 umfassender erläutert.
    • Beispiel 1
  • Eine SiO&sub2;-Schicht mit einer Dicke von 20 nm, auf der eine mit Phosphor dotierte polykristalline Siliziumschicht (Widerstand 20 Ω/cm²) mit einer Dicke von 400 nm abgeschieden wurde, war thermisch auf der Oberfläche eines Siliziumsubstrates gewachsen. Ein Fotoresistmuster wurde auf der mit Phosphor dotierten polykristallinen Siliziumschicht durch ein übliches Fotolithografieverfahren gebildet. Das Substrat oder der Wafer wurde in die Vorrichtung montiert, wie in Fig. 3 gezeigt, und unter Zufuhr eines Ätzgases von 16 SCCM - Br&sub2; + 57 SCCM - He, bei einem Druck von 0,1 Torr, einer Leistung von 300 W, wobei He mit 10 Torr zwischen den Wafer und die elektrostatische Aufspannplatte geleitet wurde, bei einer Kühlflüssigkeitstemperatur von -15ºC und einer Elektrodentemperatur von -10ºC wurde ein RIE ausgeführt. Die maximale Wafertemperatur betrug 0ºC.
  • Die Resultate sind in der folgenden Tabelle 1 gezeigt. Die Breite des geätzten polykristallinen Siliziummusters war dieselbe wie die der Maske.
    • Beispiel 2
  • Die Prozeduren von Beispiel 1 wurden wiederholt, außer daß die Kühlflüssigkeitstemperatur 25ºC betrug, die Elektrodentemperatur 25ºC betrug und der He-Druck 2 Torr betrug. Die maximale Wafertemperatur belief sich auf 50ºC. Die Resultate sind in der folgenden Tabelle 1 gezeigt.
    • Beispiel 3
  • Eine mit Phosphor dotierte polykristalline Siliziumschicht wurde abgeschieden, und auf ihr wuchs eine CVD-SiO&sub2;- Schicht, die eine Dicke von 100 nm hatte und durch ein übliches Fotolithografieverfahren unter Einsatz eines RIE mit Fotoresist gemustert wurde. Nach Entfernen des Fotoresists wurden die Prozeduren von Beispiel 1 wiederholt.
  • Die Resultate sind in Tabelle 1 gezeigt.
    • Beispiel 4
  • Ein Prüfstück, das gemäß den Prozeduren von Beispiel 3 vorbereitet wurde, wurde unter denselben Bedingungen wie bei Beispiel 2 geätzt, woran sich ein Überätzen des polykristallinen Siliziums für dieselbe Zeit anschloß, die für das erstere Ätzen erforderlich war.
  • Die Resultate sind in Tabelle 1 gezeigt.
    • Beispiel 5
  • Dasselbe Prüfstück wie bei Beispiel 1 wurde unter Zufuhr eines Ätzgases von 25 SCCM - HBr + 57 SCCM - He, bei einem Druck von 0,12 Torr, einer Leistung von 350 W, wobei He mit 10 Torr zwischen den Wafer und die Aufspannplatte geleitet wurde, bei einer Kühlflüssigkeitstemperatur von -15 ºC und einer Elektrodentemperatur von -10ºC geätzt. Die maximale Wafertemperatur betrug 5ºC.
  • Die Resultate sind in Tabelle 1 gezeigt.
    • Beispiel 6
  • Wie bei Beispiel 5 wurde ein Ätzen bei einer Kühlflüssigkeitstemperatur von 20ºC, einer Elektrodentemperatur von 20ºC und einem He-Druck von 2 Torr ausgeführt. Die maximale Wafertemperatur betrug 50ºC. Ein Überätzen wurde für dieselbe Zeit ausgeführt, die für das erstere Ätzen erforderlich war.
  • Die Resultate sind in Tabelle 1 gezeigt. Tabelle 1
  • 1) Die Ätzrate ist die von polykristallinem Silizium.
  • 2) Die Ätzselektivität ist die von polykristallinem Silizium gegenüber SiO&sub2;.
  • *) Die Winkel 82º, 89º und 92º werden im wesentlichen als vertikal angesehen.
    • Beispiele 7-14
  • Ein Prüfstück, das wie bei Beispiel 3 hergestellt wurde, wurde unter der Zufuhr eines Ätzgases von 50 SCCM - HBr, bei einem Druck von 0,1 Torr, einer Leistung von 300 W (Leistungsdichte 0,66 W/cm²) und mit He, das bei 10 Torr zwischen den Wafer und die Aufspannplatte geleitet wurde, geätzt. Die Elektrodentemperatur wurde durch Heizen mit einem Heizer gesteuert, der in der Elektrode angeordnet war, um zwischen 80ºC und 300ºC zu liegen.
  • Die Resultate sind in Tabelle 2 gezeigt. Tabelle 2
    • Beispiel 15
  • Fig. 6 zeigt eine Parallelvorrichtung des Plantyps für ein RIE, das bei diesen Beispielen eingesetzt wird, wobei 41 einen Wafer kennzeichnet, 42 eine Ätzkammer kennzeichnet, 43 eine obere Elektrode, 44 eine untere Elektrode, 45 eine elektrostatische Aufspannplatte, 46 einen Block aus Quarzglas zum Halten eines Wafers, 47 eine Gleichstromenergiequelle zum elektrostatischen Anziehen eines Wafers, 48 eine Hochfrequenzenergie, 49 eine Gaseinlaßöffnung und 50 eine Gasauslaßöffnung kennzeichnet. Die Wafertemperatur wurde durch ein Fluoreszenzthermometer bestimmt, das nicht gezeigt ist. Die Wände der Ätzkammer 42 und die Oberfläche der oberen Elektrode 42 sind mit Quarzglas oder mit einem Material bedeckt, das keinen Kohlenstoff enthält.
  • Ein Prüfstück zum Ätzen wurde wie folgt hergestellt: Auf einem Siliziumsubstrat oder Wafer wuchs thermisch ein SiO&sub2;-Film mit einer Dicke von 100 nm, auf dem eine polykristalline Siliziumschicht mit einer Dicke von etwa 400 nm abgeschieden wurde, auf der ihrerseits ein Maskenmuster aus SiO&sub2; oder Si&sub3;N&sub4; mit einer Dicke von etwa 200 nm und einer Breite von 1 um abgeschieden wurde.
  • Das obige Prüfstück wurde durch den Halter 46 oder durch die elektrostatische Aufspannplatte 45 gehalten, und das Prüfstück wurde einem RIE unterzogen, um das polykristalline Silizium selektiv zu ätzen. Das Ätzgas war HBr und wurde mit 50 SCCM von der Gaseinlaßöffnung 49 in die Ätzkammer 42 eingeleitet und durch die Gasauslaßöffnung 50 evakuiert, um innerhalb der Kammer 42 einen Druck auf 0,1 Torr zu halten, und auf dieses wurde eine Hochfrequenz-(13,56 MHz)- Energie von 300 W durch die Energiequelle 48 angewendet. Dementsprechend wurde das RIE ausgeführt, wobei die Wafertemperatur verändert wurde, und als Resultat wurde ein vertikales Ätzen bei einer Wafertemperatur zwischen 50ºC und 150ºC erreicht. Die Ätzrate des polykristallinen Siliziums betrug 220 nm/min und jene des SiO&sub2; 2 nm/min. und somit belief sich die erreichte Ätzselektivität des polykristallinen Siliziums gegenüber dem SiO&sub2; auf eine Höhe von 110 und war wiederholbar.
  • Die Resultate sind in Tabelle 3 gezeigt.
    • Beispiel 16
  • Die Prozeduren von Beispiel 15 wurden wiederholt, außer daß die Flußrate von HBr erhöht wurde. Diese Erhöhung der Flußrate von HBr erhöhte die Ätzrate des polykristallinen Siliziums. Bei einer HBr-Flußrate von 100 SCCM betrug die Ätzrate des polykristallinen Siliziums etwa 290 nm/min. während sich die Ätzselektivität des polykristallinen Siliziums gegenüber dem SiO&sub2; auf 82 belief.
  • Die Resultate sind in Tabelle 3 gezeigt.
    • Beispiel 17
  • Die Prozeduren von Beispiel 15 wurden wiederholt, außer daß zu dem HBr-Ätzgas Sauerstoff (O&sub2;) oder Wasser (H&sub2;O), das ein Sauerstoffatom aber kein Kohlenstoffatom enthielt, hinzugefügt wurde. Als Resultat wurde die Ätzrate des polykristallinen Siliziums nicht verändert (220 nm/min), aber die Ätzrate des SiO&sub2; wurde auf 1 nm/min verringert, und deshalb war die Ätzselektivität des polykristallinen Siliziums gegenüber dem SiO&sub2; höher als 200.
  • Die Resultate sind in Tabelle 3 gezeigt. Tabelle 3
    • Beispiel 18
  • Bei den Beispielen 15 bis 17 wurde ein vertikales Ätzen bei einer Temperatur des Wafers zwischen 50ºC und 150ºC erreicht. Als die Temperatur des Wafers auf unter 50ºC verringert wurde, wurde ein Abschrägungsätzen mit einem Neigungswinkel θ der Seitenwand des geätzten Musters von unter 90º erhalten.
    • Beispiel 19
  • Die Prozeduren der Beispiele 15 bis 18 wurden wiederholt, außer daß die Ätzkammer aus Aluminium war, das mit einem Polytetrafluorethylenfilm beschichtet war.
  • Die Resultate sind in Tabelle 4 gezeigt. Tabelle 4
  • Wie aus Tabelle 4 hervorgeht, wurde unter Verwendung einer Kammer mit einer Beschichtung aus einem kohlenstoffhaltigen Material die Ätzrate des polykristallinen Siliziums nicht verändert, aber die SiO&sub2;-Ätzrate wurde erhöht, und daher wurde die Ätzselektivität des polykristallinen Siliziums gegenüber SiO&sub2; verringert.
  • Als andere kohlenstoffhaltige Materialien wie etwa Polyacetalharz, Kohlenstoff, Siliziumcarbid, etc., in der Kammer oder auf der Elektrode verwendet wurden, wurde die SiO&sub2;-Ätzrate erhöht und die Ätzselektivität verringert.
    • Beispiele 23 bis 28
  • Die Prozeduren der Beispiele 15 bis 22 wurden wiederholt, außer daß das Ätzgas von HBr auf andere Gase umgestellt wurde.
  • Die Resultate sind in Tabelle 5 gezeigt. Die Resultate veränderten sich nicht, ungeachtet des Materials der Ätzkammer.
  • Obwohl das Ätzen mit SF&sub6; bei -130ºC eine ausgezeichnete Ätzrate und Ätzselektivität vorsah, sei erwähnt, daß das Ätzen bei einer niedrigen Temperatur von -130ºC einen Kühlmechanismus unter Verwendung von flüssigem Stickstoff, etc., erfordert, wodurch die Vorrichtung kompliziert, weniger zuverlässig und teuer wird. Tabelle 5
    • Beispiel 29
  • Die Prozeduren von Beispiel 15 wurden wiederholt, außer daß der verwendete HBr eine Reinheit von 99,99% und einen Kohlenstoffgehalt von 30 ppm hinsichtlich des Volumens auf der Basis von CO&sub2; hatte.
  • Die Resultate sind in Tabelle 6 gezeigt.
    • Beispiel 30
  • Die Prozeduren von Beispiel 29 wurden wiederholt, außer daß der verwendete HBr eine Reinheit von 99,8% und einen Kohlenstoffgehalt von 350 ppm hinsichtlich des Volumens auf der Basis von CO&sub2; hatte.
  • Die Resultate sind in Tabelle 6 gezeigt.
  • Das Ätzen des polykristallinen Siliziums per se wurde nicht beeinträchtigt, aber die SiO&sub2;-Ätzrate wurde erhöht, so daß die Ätzselektivität des polykristallinen Siliziums gegenüber dem SiO&sub2; auf 31 reduziert wurde. Tabelle 6
    • Beispiel 31
  • Die Prozeduren von Beispiel 29 wurden wiederholt, außer daß die verwendeten Ätzgase 50 SCCM des 99,99%igen HBr waren, der einen Kohlenstoffgehalt von 30 ppm (hinsichtlich des Volumens, als CO&sub2;) hatte und mit 5 SCCM eines Gemisches aus Argon, das 3000 ppm hinsichtlich des Volumens CH&sub4; oder CO&sub2; enthielt, und einem hochreinen Argon, das keinen Kohlenstoff enthielt, mit verschiedenem Verhältnis vermischt war.
  • Das verwendete HBr-Ätzgas hatte nämlich einen unterschiedlichen Kohlenstoffgehalt.
  • Das Ätzen des polykristallinen Siliziums wurde durch Untermischen des Kohlenstoffanteils des HBr nicht verändert, aber die Ätzrate des SiO&sub2; wurde erhöht, als der Kohlenstoffgehalt zunahm, und die Ätzselektivität des polykristallinen Siliziums gegenüber dem SiO&sub2; wurde verringert. Die Selektivität betrug nämlich 100 bei einem Kohlenstoffgehalt von 40 ppm und 60 bei einem Kohlenstoffgehalt von 120 ppm. Diese Resultate sind in Fig. 7 gezeigt.
    • Beispiel 32
  • Drei Arten von Prüfstücken wurden für die folgenden Beispiele hergestellt.
  • Prüfstück A: Auf einem Siliziumwafer wuchs ein thermisch oxidierter Film mit einer Dicke von 10 nm, auf dem eine polykristalline Siliziumschicht mit einer Dicke von 200 nm durch CVD abgeschieden wurde. In die polykristalline Siliziumschicht wurden Arsenionen bei 70 keV und 4 · 10¹&sup5;/cm² implantiert. Auf der mit As dotierten polykristallinen Siliziumschicht wurde eine Fotoresistschicht des Positivtyps mit einer Dicke von 1,2 um aufgetragen und auf eine Mindestbreite von 0,6 um gemustert.
  • Prüfstück B: Dieses Prüfstück war dem Prüfstück A ähnlich, aber die Ionenimplantation wurde nicht mit As ausgeführt. Phosphor wurde in dem polykristallinen Silizium thermisch diffundiert, um einen Widerstand von 60 Ω/cm² zu erhalten.
  • Prüfstück C: Ein thermisch oxidierter Film mit einer Dicke von 400 nm wuchs auf einem Siliziumwafer. Auf dem oxidierten Film wurde auf dieselbe Weise wie bei dem Prüfstück A ein Resistmuster gebildet.
  • Die verwendete Ätzvorrichtung war der in Fig. 6 gezeigten ähnlich. Die Ätzbedingungen waren wie folgt: HBr-Ätzgas mit 120 SCCM und Wafertemperatur zwischen 20ºC und 150ºC. Das Ätzen der Prüfstücke A und B wurde gestoppt, bevor die polykristalline Siliziumschicht vollständig entfernt War, und die Ätzraten des mit As dotierten und mit P dotierten polykristallinen Siliziums wurden bestimmt.
  • Das Prüfstück C wurde 5 Minuten lang geätzt, und die Ätzrate des oxidierten Films und die Ätzselektivität des polykristallinen Siliziums gegenüber dem oxidierten Film wurden bestimmt.
  • Die Resultate sind in Tabelle 7 gezeigt. Tabelle 7

Claims (10)

1. Prozeß zum selektiven Ätzen einer Siliziummasse, der die folgenden Schritte umfaßt:
Vorsehen einer Ätzmaske über der Masse, die exponierte Bereiche der Masse definiert, die zu ätzen sind; und
Vorsehen eines Plasmas aus einem Ätzgas in Kontakt mit den exponierten Bereichen der Masse in einer Ätzkammer;
dadurch gekennzeichnet, daß die Ätzkammer kein kohlenstoffhaltiges Material hat, das mit dem Plasma aus dem Ätzgas in Kontakt gelangt, und daß das Ätzgas Bromwasserstoff, Brom oder eine Kombination daraus als Hauptreaktionskomponente enthält, die mit der Masse reagiert, und einen Kohlenstoffgehalt von unter 120 ppm Kohlenstoff auf der Basis des Gesamtgewichtes des Ätzgases hat.
2. Prozeß nach Anspruch 1, bei dem das Ätzgas keine kohlenstoffhaltige Komponente enthält und das Ätzen bei einer Temperatur zwischen -40ºC und +50ºC ausgeführt wird.
3. Prozeß nach Anspruch 2, bei dem zum Bewirken, daß ein geätzter Seitenwandabschnitt der Masse einen Neigungswinkel θ ± 5º hat, die Masse während des Ätzens auf einer Temperatur gehalten wird, die gemäß der folgenden Formel gewählt wird:
θ = t/2 + 65
wobei t die Temperatur der Masse in Grad Celsius ist.
4. Prozeß nach Anspruch 1, 2 oder 3, bei dem die Masse aus polykristallinem Silizium ist.
5. Prozeß nach irgendeinem vorhergehenden Anspruch, bei dem die Ätzmaske aus einem nichtkohlenstoffhaltigen Material gebildet ist.
6. Prozeß nach Anspruch 4, bei dem die Ätzmaske aus Siliziumoxid oder -nitrid ist.
7. Prozeß nach Anspruch 1 oder Anspruch 3, 4, 5 oder 6, nicht in Verbindung mit Anspruch 2, bei dem das Ätzgas einen Kohlenstoffgehalt von unter 40 ppm Kohlenstoff auf der Basis des Gesamtgewichtes des Ätzgases hat.
8. Prozeß nach Anspruch 1, bei dem das Ätzgas keine kohlenstoffhaltige Verbindung enthält und die Masse aus p- Typ-Silizium oder undotiertem Silizium gebildet ist und während des Ätzens auf einer Temperatur gehalten wird, die größer als +150ºC ist, um zu bewirken, daß ein geätzter Seitenwandabschnitt der Masse längs einer Peripherie der Ätzmaske einen Neigungswinkel (A) von über 90º hat.
9. Prozeß nach Anspruch 3 oder irgendeinem der Ansprüche 4 bis 8 in Verbindung mit Anspruch 3, bei dem das Ätzgas nur Bromwasserstoff als Reaktionskomponente und ferner ein Edelgas enthält.
10. Prozeß nach Anspruch 3 oder irgendeinem der Ansprüche 4 bis 8 in Verbindung mit Anspruch 3, bei dem das Ätzgas nur Brom als Reaktionskomponente und ferner ein Edelgas enthält.
DE68928977T 1988-02-09 1989-02-08 Trockenätzen mit Wasserstoffbromid oder Brom Expired - Lifetime DE68928977T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2665488 1988-02-09
JP17824488 1988-07-19
JP24094088A JPH0666302B2 (ja) 1988-09-28 1988-09-28 半導体装置の製造方法
JP28688088 1988-11-15

Publications (2)

Publication Number Publication Date
DE68928977D1 DE68928977D1 (de) 1999-06-02
DE68928977T2 true DE68928977T2 (de) 1999-08-19

Family

ID=27458542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68928977T Expired - Lifetime DE68928977T2 (de) 1988-02-09 1989-02-08 Trockenätzen mit Wasserstoffbromid oder Brom

Country Status (3)

Country Link
EP (1) EP0328350B1 (de)
KR (1) KR930001500B1 (de)
DE (1) DE68928977T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890432B2 (ja) * 1989-01-10 1999-05-17 富士通株式会社 有機物の灰化方法
JP2541851B2 (ja) * 1989-03-10 1996-10-09 富士通株式会社 有機物の剥離方法
JPH03140477A (ja) * 1989-10-16 1991-06-14 Motorola Inc 臭素を用いた多結晶シリコンのエッチング方法
DE69126149T2 (de) * 1990-01-22 1998-01-02 Sony Corp Trockenätzverfahren
JPH0779102B2 (ja) * 1990-08-23 1995-08-23 富士通株式会社 半導体装置の製造方法
JP2920848B2 (ja) * 1991-03-19 1999-07-19 東京エレクトロン株式会社 シリコン層のエッチング方法
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
US5756401A (en) * 1992-03-23 1998-05-26 Fujitsu Limited Process for the etching of polycide film
US5342801A (en) * 1993-03-08 1994-08-30 National Semiconductor Corporation Controllable isotropic plasma etching technique for the suppression of stringers in memory cells
EP0938134A3 (de) * 1993-05-20 2000-01-19 Hitachi, Ltd. Verfahren zum Plasma-Äzen
EP0940846A1 (de) 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Verfahren zum Entschichten von implantierten Photolacken
FR2791177A1 (fr) * 1999-03-19 2000-09-22 France Telecom Procede de realisation d'une grille en forme de champignon ou grille en "t"
FR2811474B1 (fr) * 2000-07-07 2003-07-04 Commissariat Energie Atomique Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite
DE10114778A1 (de) 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge
FR2833752A1 (fr) * 2002-05-28 2003-06-20 Commissariat Energie Atomique Procede de realisation de metallisations de section triangulaire en microelectronique
JP6957252B2 (ja) * 2017-07-20 2021-11-02 岩谷産業株式会社 切断加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419201A (en) * 1981-08-24 1983-12-06 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
JPH0644591B2 (ja) * 1984-06-04 1994-06-08 株式会社日立マイコンシステム 半導体装置の製造方法
JPS62111432A (ja) * 1985-11-08 1987-05-22 Fujitsu Ltd 半導体装置の製造方法
JPS62271435A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd レジストの剥離方法
DE3752259T2 (de) * 1986-12-19 1999-10-14 Applied Materials Bromine-Ätzverfahren für Silizium
JPS63238288A (ja) * 1987-03-27 1988-10-04 Fujitsu Ltd ドライエツチング方法

Also Published As

Publication number Publication date
EP0328350A2 (de) 1989-08-16
EP0328350A3 (de) 1990-07-18
DE68928977D1 (de) 1999-06-02
EP0328350B1 (de) 1999-04-28
KR930001500B1 (ko) 1993-03-02
KR890013728A (ko) 1989-09-25

Similar Documents

Publication Publication Date Title
DE68928977T2 (de) Trockenätzen mit Wasserstoffbromid oder Brom
DE69121047T2 (de) Ätzverfahren für Materialien aus Oxid
DE68928944T2 (de) Auf Plasmaerzeugung basierendes Verfahren
DE3856022T2 (de) Selektives Ätzen dünner Schichten
DE3856483T2 (de) Verfahren zur Herstellung von Dünnschichten
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE68928291T2 (de) Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung
DE68928826T2 (de) Reaktives Ionenätzen von Silicium enthaltenden Materialien mittels Bromwasserstoff
DE60129566T2 (de) Verfahren zur selektiven ätzung von oxidschichten
DE68924468T2 (de) Verfahren und Struktur zur Herstellung einer Isolierung aus VLSI- und ULSI-Schaltungen.
DE69232347T2 (de) Verfahren zur Behandlung eines Substrats aus Silizium
DE68926855T2 (de) Trockenätzverfahren
DE3856395T2 (de) Entschichtungsverfahren für Lackmaske
DE68928402T2 (de) Verfahren zur Entfernung einer Oxidschicht auf einem Substrat
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
US4214946A (en) Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE69033615T2 (de) Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer
DE69011529T2 (de) Verfahren zum ätzen von halbleiterscheiben mit halogenid in gegenwart von wasser.
DE3118839C2 (de)
DE69228333T2 (de) Trockenätzverfahren
DE3854875T2 (de) Verfahren zur Selbstreinigung einer Reaktionskammer
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
EP0078161A2 (de) Materialien und Verfahren zum Plasmaätzen von Oxyden und Nitriden von Silizium
DE69130787T2 (de) Ätzverfahren für eine leitende Doppelschicht-Struktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP