JP3137682B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3137682B2
JP3137682B2 JP03201717A JP20171791A JP3137682B2 JP 3137682 B2 JP3137682 B2 JP 3137682B2 JP 03201717 A JP03201717 A JP 03201717A JP 20171791 A JP20171791 A JP 20171791A JP 3137682 B2 JP3137682 B2 JP 3137682B2
Authority
JP
Japan
Prior art keywords
plasma
semiconductor wafer
processing
potential distribution
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03201717A
Other languages
English (en)
Other versions
JPH0547712A (ja
Inventor
弘充 榎並
清美 八木
雅則 勝山
秋彦 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP03201717A priority Critical patent/JP3137682B2/ja
Priority to KR1019920011467A priority patent/KR930005125A/ko
Priority to US07/922,487 priority patent/US5401356A/en
Publication of JPH0547712A publication Critical patent/JPH0547712A/ja
Application granted granted Critical
Publication of JP3137682B2 publication Critical patent/JP3137682B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体集積回路装置を製造する際のプラ
ズマ処理方法および装置に適用して有効な技術に関する
ものである。。
【０００２】
【従来の技術】半導体集積回路装置の製造プロセスで
は、プラズマ化学反応を応用した種々のプラズマ処理が
実施されている。
【０００３】例えばプラズマエッチング処理やプラズマ
ＣＶＤ（Chemical Vapor Deposition)処理等は、半導体
集積回路装置の製造技術として既に定着している。
【０００４】プラズマ処理は、反応ガスを減圧下におい
て放電することにより、常圧下では安定に得られない電
子、イオンおよびラジカル等の反応種を発生させ、所定
の化学反応を促進させて上述のエッチング処理やＣＶＤ
処理等を行う技術である。
【０００５】したがって、低温プロセスやドライプロセ
ス等を実現でき、半導体集積回路装置を製造する上で非
常に好ましい技術である。
【０００６】しかし、プラズマ処理の場合、化学的な反
応を利用して処理を行うため、処理中に反応生成物等の
異物が生成され、その異物が、半導体ウエハやプラズマ
処理装置の処理室内壁に付着し、種々の問題をもたらす
ことが知られている。
【０００７】例えばプラズマエッチング処理によって重
ね膜をパターンニングする際、エッチングガスの違い等
を考慮する観点から重ね膜の上層膜と下層膜とで処理室
を変えて、すなわち、二回に分けてパターンニングする
場合がある。
【０００８】この場合、上層膜のプラズマエッチング処
理期間に半導体ウエハ上に付着した異物が、下層膜のプ
ラズマエッチング処理中にエッチングマスク（以下、単
にマスクという）となり、パターンの加工形状や寸法等
を変動させたり、縦横方向でのパターンの短絡不良を発
生させたりする等、種々の問題を引き起こす。
【０００９】プラズマ処理における異物の除去技術とし
ては、例えば特開昭６２−２０３２１号公報や特開平２
−２５８０４８号公報に記載がある。
【００１０】特開昭６２−２０３２１号公報には、プラ
ズマの反応処理室内において、半導体ウエハの載置台の
周囲に、ロードロック室内への移動が可能な反応生成物
集積部を設置し、プラズマ処理中に発生する異物を除去
する技術について説明されている。
【００１１】また、特開平２−２５８０４８号公報に
は、プラズマ処理室内において、半導体ウエハの載置台
の周囲に、異物吸着用の静電吸着部を設置し、プラズマ
処理中に発生する異物を除去する技術について説明され
ている。さらに、特開平３−１５３８８５号公報には、
補助プラズマ源を用いて補助プラズマを形成することに
より、ウエハの粒子汚染を減少することが記載されてい
る。
【００１２】
【発明が解決しようとする課題】ところで、プラズマ処
理中に発生した異物あるいは処理室の内壁から剥離した
異物等は、通常、負に帯電している。このため、その異
物は、プラズマの発生により処理室内に形成された電界
の影響を受ける。
【００１３】プラズマ処理では、エッチング処理であ
れ、ＣＶＤ処理であれ、処理対象が半導体ウエハである
ことから半導体ウエハの直上方に高密度のプラズマを形
成するため、処理室内の外周には、その中央よりも強い
負の電界が形成される。
【００１４】したがって、負に帯電した異物は、処理室
内の外周における負の電界によって処理室の中央、すな
わち、半導体ウエハの直上方に押しやられ、プラズマと
イオンシースとの界面に挟まれた状態で滞留する。
【００１５】なお、負に帯電した異物の数が、プラズマ
処理中にプラズマとイオンシースとの界面で増加する現
象については、例えばエス・ピー・アイ・イー（ＳＰＩ
Ｅ）、１９８９年１０月発行、ドライ プロセッシング
フォー サブミクロメータリソグラフィ（Dry Proces
sing for Submicrometer Lithography）「インサイチュ
ウ パリキュウレイト コンタミネイション スタディ
ーズ イン プロセス プラズマ（Insitu Pariculate
contamination studies in process plasmas）」Ｐ８６
〜Ｐ９７に記載されている。
【００１６】ところで、プラズマ処理中に半導体ウエハ
の直上方で滞留する負に帯電した異物は、プラズマ放電
の停止とともに、プラズマによる電界の束縛から解放さ
れて半導体ウエハの上に落下し付着する。
【００１７】そして、その異物は、そのプラズマ処理に
おけるパターン欠陥にはならず、そのプラズマ処理に続
く次の工程でパターン欠陥を発生させ、半導体集積回路
装置の歩留りおよび信頼性を著しく低下させる原因とな
っている。
【００１８】しかも、本発明者の研究によれば、一つの
プラズマ処理期間全体を通じて半導体ウエハに付着する
異物のうち、プラズマ処理中に付着するのは、１０％程
度であり、残りの９０％は、半導体ウエハの直上方に滞
留していた異物がプラズマ放電停止直後に落下して付着
するものであることが見い出された。
【００１９】上記公報の従来技術においては、いずれの
場合も、プラズマエッチング処理室内において、半導体
ウエハの載置台の周囲に、異物を除去する手段を設ける
ので、載置台の周囲に存在する異物の除去においては効
果がある。
【００２０】しかし、これらの従来技術においては、半
導体ウエハの直上方に滞留する負に帯電した異物を除去
することについて充分な考慮がなされておらず、プラズ
マ放電の停止とともに半導体ウエハに異物が付着する現
象の対策として充分な効果が得られない、すなわち、異
物除去の上で充分な効果が得られていない問題があっ
た。また、上記特開平３−１５３８８５号公報に記載の
従来技術においては、本発明者らの検討によれば、補助
プラズマ源がガス源の近くにあるため、異物がウエハに
付着しやすくなることがわかった。
【００２１】その他、半導体ウエハを横向きに載置した
り、下向きに載置したりすることで、異物の付着を抑制
させるプラズマ処理装置構造もあるが、構造が複雑にな
るだけで異物を除去する上で充分な効果が得られていな
い。異物自体は軽いので、重力の影響で移動する確率よ
りも、電界等の影響で移動する確率の方が圧倒的に高い
からである。
【００２２】そこで、現時点では、例えば上述の重ね膜
のプラズマエッチング処理等のようにプラズマエッチン
グ処理を二回に分けて行う場合には、異物による転写不
良を防止するために、第一のプラズマエッチング処理に
よって上層膜をパターンニングした後、一旦、半導体ウ
エハを処理室から取り出し、ウエットクリーニング処理
を施している。
【００２３】そして、その際、上層膜をパターンニング
するためにマスクとして用いたフォトレジスト（以下、
単にレジストという）のパターンも除去している。これ
は、ウエットクリーニング処理中にレジストに吸収され
た水分が、第二のプラズマエッチング処理の際に脱離し
て、エッチングの均一性を劣化させたり、エッチ残りを
発生させたりする等、プラズマ処理特性に悪影響を及ぼ
すからである。
【００２４】このため、この場合には、ウエットクリー
ニング処理後に、下層膜をパターンニングする際のマス
クとなるレジストのパターンを形成するために、半導体
ウエハに対して、レジスト塗布、露光、現像および乾燥
処理といった一連の露光処理を施している。
【００２５】このようなプラズマ処理後にウエットクリ
ーニング処理を行う従来技術の場合、異物除去の上では
充分な効果を得ることができるが、以下の問題があっ
た。
【００２６】まず、ウエットクリーニング機構が必要と
なるため、プラズマ処理装置が大形となる問題があっ
た。
【００２７】また、上述のプラズマエッチング処理の例
では、ウエットクリーニング処理、レジスト除去処理、
第二のプラズマエッチング処理の際のマスクとなるレジ
ストパターンの形成のための露光処理等、種々の処理工
程が必要となるので、半導体集積回路装置の製造工程や
製造時間が増大する上、処理効率が低下する問題があっ
た。
【００２８】また、プラズマ処理後に半導体ウエハを処
理室外に取り出すので、酸化等により半導体ウエハ上の
素子の寸法が変動し、半導体集積回路装置の歩留りおよ
び信頼性が低下する問題があった。
【００２９】さらに、半導体ウエハを処理室外に取り出
した時に半導体ウエハの表面に付着した水分等によっ
て、後続する第二のプラズマ処理の際にプラズマが不安
定となり、半導体集積回路装置の歩留りおよび信頼性が
低下する問題があった。
【００３０】本発明は上記課題に着目してなされたもの
であり、その目的は、プラズマ処理期間中に被処理基板
に付着する異物の量を大幅に低減することのできる技術
を提供することにある。
【００３１】本発明の他の目的は、連続してプラズマ処
理を行うプラズマ処理装置を小形にすることのできる技
術を提供することにある。
【００３２】本発明の他の目的は、連続してプラズマ処
理を行う場合の処理工程を低減し、かつ、処理時間を短
縮することのできる技術を提供することにある。
【００３３】本発明の他の目的は、連続してプラズマ処
理を行う場合の処理効率を向上させることのできる技術
を提供することにある。
【００３４】本発明の他の目的は、連続してプラズマ処
理を行う場合のプラズマ処理の安定性を確保することの
できる技術を提供することにある。
【００３５】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００３６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００３７】すなわち、半導体ウエハを収容する処理室
内にプラズマを形成した状態で所定のプラズマ処理を行
う工程を含む半導体装置の製造方法であって、前記処理
室内には前記半導体ウエハよりも排気側に設けられた副
ポテンシャル分布形成手段を有し、前記プラズマ処理工
程において、前記副ポテンシャル分布形成手段から副ポ
テンシャル分布が形成され、前記半導体ウエハ内のポテ
ンシャル分布を、前記半導体ウエハの主面近傍に滞留す
る異物を前記半導体ウエハの外周方向に押し出して前記
排気側へ引き込む副ポテンシャル分布に切り換える工程
を有することを特徴とする半導体装置の製造方法とする
ものである。
【００３８】第２の手段は、半導体ウエハが収容された
第一処理室内に第一プラズマを形成した状態で、前記半
導体ウエハに対して所定のプラズマ処理を施す第一プラ
ズマ処理工程と、前記第一処理室内には、前記半導体ウ
エハよりも排気側に設けられた副ポテンシャル分布形成
手段を有し、前記第一プラズマ処理工程において、前記
副ポテンシャル分布形成手段から副ポテンシャル分布が
形成され、前記第一処理室内のポテンシャル分布を、前
記半導体ウエハの主面近傍に滞留する異物を半導体ウエ
ハの外周方向に押し出して前記排気側に引き込む副ポテ
ンシャル分布に切り換える第一ポテンシャル分布切り換
え工程と、前記第一プラズマ処理工程の後の半導体ウエ
ハを真空を含む非酸化性雰囲気下において第二処理室へ
搬送する第一搬送工程と、前記第二処理室内に第二プラ
ズマを形成した状態で、前記半導体ウエハに対して所定
のプラズマ処理を施す第二プラズマ処理工程と、前記第
二処理室内のポテンシャル分布を、前記半導体ウエハの
主面近傍に滞留する異物を半導体ウエハの外周方向に押
し出して前記排気側へ引き込む副ポテンシャル分布に切
り換える第二ポテンシャル分布切り換え工程とを有する
ことを特徴とする半導体装置の製造方法とするものであ
る。
【００３９】また、本願において開示される他の発明
は、以下のとおりである。
【００４０】すなわち、第３の手段は、前記第２の手段
の第一プラズマ処理工程が、前記半導体ウエハ上に堆積
された重ね膜のうちの上層被加工膜を、前記上層被加工
膜上にパターン形成されたレジストパターンをマスクと
してパターンニングするプラズマエッチング処理工程で
あり、前記第二プラズマ処理工程が、前記上層被加工膜
の下層の下層被加工膜を、前記レジストパターンおよび
前記上層被加工膜のパターンをマスクとしてパターンニ
ングするプラズマエッチング処理工程である半導体装置
の製造方法とするものである。
【００４１】第４の手段は、前記第２の手段の第一プラ
ズマ処理工程が、前記半導体ウエハ上に堆積された下層
レジスト膜を、前記下層レジスト膜上にパターン形成さ
れた上層レジスト膜パターンをマスクとしてパターンニ
ングするプラズマエッチング処理工程であり、前記第二
プラズマ処理工程が、前記下層ジレスト膜の下層の被加
工膜を、前記上層レジスト膜のパターンおよび下層レジ
スト膜のパターンをマスクとしてパターンニングするプ
ラズマエッチング処理工程である半導体装置の製造方法
とするものである。
【００４２】第５の手段は、半導体ウエハが収容された
第一処理室内に第一プラズマを形成した状態で、前記半
導体ウエハに対して所定のプラズマ処理を施す第一プラ
ズマ処理工程と、前記第一処理室内のポテンシャル分布
を、前記半導体ウエハの主面近傍に滞留する異物を前記
半導体ウエハの外周方向に押し出す副ポテンシャル分布
に切り換える第一ポテンシャル分布切り換え工程と、前
記第一プラズマ処理工程の後の半導体ウエハを真空を含
む非酸化性雰囲気下において第二処理室へ搬送する第一
搬送工程と、前記第二処理室内に第二プラズマを形成し
た状態で、前記半導体ウエハに対して所定のプラズマ処
理を施す第二プラズマ処理工程と、前記第二処理室内の
ポテンシャル分布を、前記半導体ウエハの主面近傍に滞
留する異物を半導体ウエハの外周方向に押し出す副ポテ
ンシャル分布に切り換える第二ポテンシャル分布切り換
え工程と、前記第二プラズマ処理工程後の前記半導体ウ
エハを真空を含む非酸化性雰囲気下において第三処理室
へ搬送する第二搬送工程と、前記第三処理室内に第三プ
ラズマを形成した状態で、前記半導体ウエハに対して所
定のプラズマ処理を施す第三プラズマ処理工程と、前記
第三処理室内のポテンシャル分布を、前記半導体ウエハ
の主面近傍に滞留する異物を前記半導体ウエハの外周方
向に押し出す副ポテンシャル分布に切り換える第三ポテ
ンシャル分布切り換え工程とを有する半導体装置の製造
方法とするものである。
【００４３】第６の手段は、前記第５の手段の第一プラ
ズマ処理工程が、前記半導体ウエハ上の被加工膜上に堆
積された下層レジスト膜、中間レジスト膜および上層レ
ジスト膜からなる三層レジスト膜のうちの中間レジスト
膜を、前記上層レジスト膜のパターンをマスクとしてパ
ターンニングするプラズマエッチング処理工程であり、
前記第二プラズマ処理工程が、前記下層レジスト膜を、
前記上層レジスト膜および中間レジスト膜のパターンを
マスクとしてパターンニングするプラズマエッチング処
理工程であり、前記第三プラズマ処理工程が、前記被加
工膜を、前記上層レジスト膜、中間レジスト膜および下
層レジスト膜のパターンをマスクとしてパターンニング
するためのプラズマエッチング処理工程である半導体装
置の製造方法とするものである。
【００４４】第７の手段は、前記所定のプラズマ処理中
に処理室内の異物の量および粒径を検出し、その検出デ
ータと、予め記憶されている異物の量および粒径の上限
が記された設定データとを比較し、その比較の結果、前
記検出データの異物の量または粒径の少なくとも一方
が、前記設定データの異物の量または粒径を上回った時
点で、前記処理室内に前記副ポテンシャル分布を形成す
る半導体装置の製造方法とするものである。
【００４５】
【作用】上記した手段によれば、例えば半導体集積回路
装置を製造する際のプラズマエッチング処理に際して、
プラズマ放電停止直前に副ポテンシャル分布を形成し、
被処理基板である半導体ウエハの主面近傍に滞留する負
に帯電した異物を半導体ウエハの外周方向に押し出し、
さらに排気口等を通じて除去することにより、プラズマ
処理期間全体を通じて半導体ウエハに付着する異物の量
を従来の１／１０程度に低減することが可能となる。
【００４６】また、例えばプラズマエッチング処理に際
して異物の付着量を大幅に低減できるので、第一、第二
のプラズマエッチング処理を連続して行う場合に、第一
のプラズマエッチング処理後、ウエットクリーニング処
理、レジスト除去処理およびレジストパターン形成処理
等のような煩雑な処理工程を介することなく、したがっ
て、真空を破ることなく、第二のプラズマエッチング処
理に移行することが可能となる。
【００４７】さらに、例えば第一、第二のプラズマエッ
チング処理を連続して行う場合に、第一のプラズマエッ
チング処理後にウエットクリーニング処理等を施す必要
がないので、連続してプラズマエッチング処理を行う場
合のプラズマエッチング装置にウエットクリーニング機
構等を設ける必要がなくなり、そのプラズマエッチング
装置を小形にすることが可能となる。
【００４８】
【実施例１】図１は本発明の一実施例であるプラズマ処
理装置の要部を説明する説明図、図２は図１のプラズマ
処理装置の全体構成を説明する説明図、図３は図１のプ
ラズマ処理装置の異物検出機構部を説明する説明図、図
４はプラズマ処理前の被処理基板の要部断面図、図５は
プラズマ処理工程におけるプラズマ処理装置各構成部の
電源投入のタイミングを説明するタイミングチャート、
図６はプラズマ処理中の磁場の状態を説明する説明図、
図７は主プラズマ形成中の処理室内のプラズマ密度分布
を示すグラフ図、図８は主プラズマ形成中の処理室内の
主ポテンシャル分布を示すグラフ図、図９は第一のプラ
ズマ処理後の被処理基板の要部断面図、図１０は副プラ
ズマ形成中の処理室内のプラズマ密度分布を示すグラフ
図、図１１は副プラズマ形成中の処理室内の副ポテンシ
ャル分布を示すグラフ図、図１２は第二のプラズマ処理
後の被処理基板の要部断面図、図１３〜図１５は第二の
プラズマ処理後の半導体集積回路装置の製造工程を説明
する被処理基板の要部断面図である。
【００４９】本実施例１のプラズマ処理装置は、例えば
半導体集積回路装置の製造工程で用いられる枚葉式のプ
ラズマエッチング装置である。
【００５０】図２に本実施例１のプラズマエッチング装
置１を示す。プラズマエッチング装置１は、真空ロード
・アンロードチャンバ２と、真空搬送チャンバ３と、例
えば二段のプラズマエッチング処理部４ａ，４ｂとを有
している。
【００５１】真空ロード・アンロードチャンバ２内に
は、ウエハカセット５が収容されている。なお、真空ロ
ード・アンロードチャンバ２は、その内部の空気を排気
口２ａを通じて真空ポンプ（図示せず）に排気すること
が可能になっている。
【００５２】ウエハカセット５は、真空ロード・アンロ
ードチャンバ２に開閉可能な状態で設置された仕切りバ
ルブ６ａを通じて、真空ロード・アンロードチャンバ２
の内外に搬入および搬出されるようになっている。
【００５３】ウエハカセット５には、複数枚の半導体ウ
エハ（被処理基板）７が収容されている。半導体ウエハ
７は、例えばシリコン（Ｓｉ）単結晶からなり、各半導
体ウエハ７には複数の半導体チップ（図示せず）が形成
されるようになっている。
【００５４】真空ロード・アンロードチャンバ２の後段
には、真空搬送チャンバ（搬送機構部）３が設置されて
いる。真空搬送チャンバ３も真空ロード・アンロードチ
ャンバ２と同様にその内部の空気を排気口３ａを通じて
真空ポンプに排気することが可能になっている。
【００５５】また、真空搬送チャンバ３には、真空搬送
チャンバ３内に窒素（Ｎ2)ガスやアルゴン（Ａｒ）ガス
等のような非酸化性のガスを供給するためのガス供給管
（図示せず）が設置されている。
【００５６】真空搬送チャンバ３内において、第一のプ
ラズマエッチング処理部４ａの前段には、ロボットアー
ム（搬送機構部）８ａが設置されている。
【００５７】ロボットアーム８ａは、真空ロード・アン
ロードチャンバ２から仕切りバルブ６ｂを通じて一枚ず
つ搬送された半導体ウエハ７を、仕切りバルブ６ｃを通
じてプラズマエッチング処理部４ａ内に搬送するための
搬送手段である。
【００５８】また、真空搬送チャンバ３において、第二
のプラズマエッチング処理部４ｂの前段にもロボットア
ーム（搬送機構部）８ｂが設置されている。
【００５９】ロボットアーム８ｂは、第一のプラズマエ
ッチング処理部４ｂから仕切りバルブ６ｄを通じて一枚
ずつ搬送された半導体ウエハ７を、仕切りバルブ６ｅを
通じて第二のプラズマエッチング処理部４ｂ内に搬送す
るための搬送手段である。
【００６０】プラズマエッチング処理部４ａ，４ｂは、
それぞれ、高圧電源９ａと、マグネトロン発振機（主プ
ラズマ発生手段）９と、アイソレータ１０と、パワーモ
ニタ１１と、ベント形導波管１２ａとを備えている。
【００６１】マグネトロン発振機９は、高圧電源９ａか
ら高電圧が印加されると、例えば2.４５ＧＨｚのマイク
ロ（以下、μとする）波を発生するようになっている。
【００６２】そして、マグネトロン発振機９から発生し
たμ波は、アイソレータ１０、パワーモニタ１１、ベン
ト形導波管１２ａおよび図１に示すホーン形導波管１２
ｂを介してプラズマエッチング処理室（以下、単に処理
室という）１３に供給されるようになっている。
【００６３】処理室１３は、放電管１４によって形成さ
れている。放電管１４は、μ波を通すために、例えば石
英やアルミナ等のような誘電体によって構成されてい
る。
【００６４】処理室１３の下部には、下部電極１５が設
置されている。下部電極１５上には、上記した半導体ウ
エハ７が電気的に絶縁された状態で載置されている。
【００６５】下部電極１５（プラズマ発生手段）は、静
電吸着用直流電源１６およびマッチング回路部１７を介
して高周波電源１８と電気的に接続されており、高周波
電源１８から、例えば４００ＫＨｚ程度の高周波が印加
されるようになっている。
【００６６】高周波電源１８は、プラズマエッチング処
理に際して下部電極１５上に直流バイアスを発生させる
ための電源であり、これにより、プラズマ中のイオンの
入射エネルギー等を独立して制御することができ、被加
工膜のエッチング形状等を制御することが可能になって
いる。
【００６７】また、下部電極１５には、真空二重配管１
９ａ，１９ｂを介して循環冷却機構部２０が機械的に接
続されている。これは、プラズマエッチング処理時に発
生した反応熱等を冷却するための機構部である。
【００６８】さらに、下部電極１５には、ガス流通管２
１を介して冷却ガス流入機構部２２が機械的に接続され
ている。これは、半導体ウエハ７と下部電極１５との熱
接触を良好にするために、それらの対向面間に、例えば
冷却したヘリウム（Ｈｅ）ガス等を流入するめの機構部
である。
【００６９】なお、下部電極１５は、絶縁体２３ａ〜２
３ｃによって電気的にシールドされている。
【００７０】エッチング処理に寄与するプロセスガス
は、ガス流入機構部２４からガス供給管２４ａを通じて
処理室１３内に供給されるようになっている。
【００７１】エッチング処理によって生じた反応生成ガ
スやエッチング処理に寄与しなかったプロセスガス等
は、排気口２５を通じて真空ポンプに排気されるように
なっている。
【００７２】一方、放電管１４の外周には、それを取り
囲むように、例えば二段に重ねられた電磁石（主プラズ
マ発生手段）２６ａ，２６ｂが設置されている。
【００７３】電磁石２６ａ，２６ｂは、プラズマエッチ
ング処理に際して処理室１３内に上記μ波の電界に直交
する磁場を形成し、ＥＣＲ（ElectronCycrotoron Reson
ance)現象を発生させる手段である。
【００７４】これにより、処理室１３内の電子密度分布
およびプラズマ密度分布を制御することが可能になって
いる。
【００７５】プラズマエッチング処理に際しては、後述
するように処理室１３内にミラー磁場が形成されるよう
に電磁石２６ａ，２６ｂをそれぞれ制御することによっ
て、半導体ウエハ７の主面上方における電子密度等を増
加させ、その上方に高密度の主プラズマを形成できるよ
うになっている。
【００７６】また、放電管１４の外周には、図３に示す
ように、異物検出機構部２７が設置されている。異物検
出機構部２７は、検出光放射部２７ａと、反射光検出部
２７ｂと、高さ調節部２７ｃとから構成されている。
【００７７】検出光放射部２７ａは、処理室１３内にレ
ーザ光等のような異物検出光ＤＬ1 を入射するための手
段である。検出光放射部２７ａは、高さ調節部２７ｃに
よってその高さを変えられる上、異物検出光ＤＬ1 の入
射角度等を調節することも可能になっている。
【００７８】反射光検出部２７ｂは、例えば異物検出光
ＤＬ1 の照射によって異物から反射された散乱光ＤＬ2
を検出するための手段であり、検出された検出信号をプ
ラズマ処理部４ａ，４ｂの全体を制御する制御部（図示
せず）に伝送するようになっている。
【００７９】ところで、本実施例１のプラズマエッチン
グ処理部４ａ，４ｂの処理室１３内には、下部電極１５
の外周に沿って延在する平面リング状の副プラズマ発生
用電極（副ポテンシャル分布形成手段）２８が設置され
ている。
【００８０】副プラズマ発生用電極２８は、マッチング
回路部２９を介して副高周波電源３０と電気的に接続さ
れており、副高周波電源３０から、例えば2.４５ＧＨｚ
程度のμ波電圧が印加されるようになっている。
【００８１】ただし、副プラズマ発生用電極２８に印加
される高周波電圧は、2.４５ＧＨｚのμ波電圧に限定さ
れるものではなく種々変更可能であり、例えば１3.５６
ＭＨｚ〜１００ＭＨｚ等、１０ＭＨｚ程度以上の高周波
電圧でも良い。
【００８２】副プラズマ発生用電極２８は、後述するよ
うに、下部電極１５の外周に図示しない高密度の副プラ
ズマを形成して処理室１３内のプラズマ密度を制御する
ことにより、処理室１３内のポテンシャル分布状態を制
御するための電極である。
【００８３】本実施例１においては、副プラズマ発生用
電極２８に高周波電圧を印加すると、下部電極１５の外
周に高密度の副プラズマが形成されることにより、半導
体ウエハ７の主面近傍に滞留する負に帯電した異物を半
導体ウエハ７の外周に押し出すような副ポテンシャル分
布が処理室１３内に形成されるようになっている。
【００８４】また、本実施例１においては、副プラズマ
発生用電極２８が、プロセスガスや反応生成ガス等を排
気するガス流速の速い領域、すなわち、ガス排気領域に
設置されている。これは、副ポテンシャル分布の形成に
より、半導体ウエハ７の主面近傍から押し出され副プラ
ズマ発生用電極２８の周囲に移動してきた負に帯電した
異物を排気口２５を通じて真空ポンプに排気するためで
ある。
【００８５】すなわち、本実施例１においては、処理室
１３内のプラズマ密度分布状態を制御することにより、
処理室１３内のポテンシャル分布状態を制御し、これに
よって半導体ウエハ７の主面近傍に滞留する負に帯電し
た異物を下部電極１５の外周に押し出し、さらに排気口
２５を通じて除去することが可能となっている。
【００８６】なお、副プラズマ発生用電極２８、マッチ
ング回路部２９および副高周波電源３０は、プラズマエ
ッチング処理部４ａ，４ｂのそれぞれに設置されてい
る。また、図１の破線は、処理室１３の空間位置Ａ〜Ｆ
を指している。
【００８７】次に、本実施例１のプラズマエッチング処
理方法を、例えば半導体ウエハ７上にＭＯＳ・ＦＥＴを
形成する場合を例として図１〜図１５によって説明す
る。
【００８８】図４は、プラズマエッチング処理前の半導
体ウエハ７の要部断面を示している。半導体ウエハ７上
には、例えば二酸化ケイ素（ＳｉＯ2)からなるフィール
ド絶縁膜３１がＬＯＣＯＳ法等によって形成されてい
る。
【００８９】フィールド絶縁膜３１に囲まれた素子領域
には、例えば厚さ５〜２０nm程度のＳｉＯ2 からなるゲ
ート絶縁膜３２が、熱酸化法等によって形成されてい
る。
【００９０】フィールド絶縁膜３１およびゲート絶縁膜
３２上には、例えば厚さ１００〜５００nm程度のドープ
トポリシリコンからなる導体膜３３が、熱ＣＶＤ法等に
よって堆積されている。
【００９１】また、導体膜３３上には、例えばＳｉＯ2
からなるキャップ用の絶縁膜３４が、熱ＣＶＤ法等によ
って堆積されている。
【００９２】さらに、キャップ用の絶縁膜３４上には、
後述するプラズマエッチング処理に際してマスクとなる
レジストパターン３５，３５がフォトリソグラフィ技術
によって形成されている。
【００９３】まず、このような半導体ウエハ７を複数枚
収容したウエハカセット５（図２参照）を仕切りバルブ
６ａを通じてプラズマエッチング装置１の真空ロード・
アンロードチャンバ２内に収容する。
【００９４】続いて、真空ロード・アンロードチャンバ
２内および真空搬送チャンバ３内を真空状態とした後、
ウエハカセット５内の半導体ウエハ７を仕切りバルブ６
ｂを通じて、真空搬送チャンバ３内のロボットアーム８
ａに一枚ずつ受け渡す。
【００９５】ロボットアーム８ａは、その半導体ウエハ
７を仕切りバルブ６ｃを通じて第一のプラズマエッチン
グ処理部４ａに搬送する。
【００９６】次いで、プラズマエッチング処理部４ａに
おいては、例えば以下のようなプラズマエッチング処理
によって、上記した半導体ウエハ７のキャップ用の絶縁
膜３４をレジストパターン３５，３５をマスクとしてパ
ターンニングする。
【００９７】まず、半導体ウエハ７を、図１に示した下
部電極１５の適正位置に載置した後、仕切りバルブ６ｃ
を閉じ、処理室１３内の空気を排気口２５から真空ポン
プへ排気して処理室１３内を高真空状態とする。
【００９８】続いて、ガス供給管２４ａを通じて、例え
ばＣＦ4,ＣＨＦ3,ＣＨ2 Ｆ2,Ｃ2 Ｆ6,Ｃ3 Ｆ8,Ｃ
4 Ｆ10, Ｃ4 Ｆ8 等のようなフレオンガスと、Ｏ2,Ａ
ｒ，Ｈｅ等のような添加ガスとの混合ガスを処理室１３
内に供給する。この時の全ガス流量は、例えば１０〜１
００ｓｃｃｍ程度に設定する。
【００９９】その後、ガス圧力を、例えば0.５ｍＴｏｒ
ｒ〜１０ｍＴｏｒｒ程度に調整した後、図５に示す時点
Ｓ1 で高圧電源９ａに電力を投入してマグネトロン発振
機９を起動するとともに、電磁石２６ａ，２６ｂを起動
する。
【０１００】この時、マグネトロン発振機９から発生す
るμ波の周波数は、例えば2.４５ＧＨｚ程度であり、入
力電力は、例えば４００Ｗ〜２０００Ｗ程度である。
【０１０１】また、電磁石２６ａ，２６ｂは、図６に示
すように、電磁石２６ａ，２６ｂによって形成される磁
場Ｍ1 ，Ｍ2 の磁力線の方向が同一となるように、すな
わち、処理室１３内にミラー磁場が形成されるように設
定する。そして、その時の磁場Ｍ1 ，Ｍ2 の最大磁束密
度が、例えば１０００〜２０００ガウス程度となるよう
に調節する。
【０１０２】このようにして、処理室１３内のプロセス
ガスを励起し、イオン、電子およびラジカルに分解して
エッチング処理のための主プラズマを形成する。なお、
この時、μ波による電界と、電磁石２６ａ，２６ｂによ
る磁界とがＥＣＲ条件を満たす空間的ＥＣＲ面におい
て、電子密度等が極端に増加し、高密度な主プラズマが
形成される。
【０１０３】次いで、主プラズマが安定した後、図５に
示す時点Ｓ2 において、高周波電源１８から下部電極１
５に高周波電圧を印加するとともに、静電吸着用直流電
源１７を起動する。この時、下部電極１５に印加される
高周波電圧の周波数は、例えば４００ＫＨｚ〜１3.５６
ＭＨｚであり、入力電力は、例えば５０Ｗ〜１０００Ｗ
程度である。
【０１０４】また、同時に、プラズマ処理による反応熱
等を冷却するために、循環冷却機構部２０を作動し、真
空二重配管１９ａ，１９ｂを通じて下部電極１５に冷却
用循環液を流入する。この時の冷却用循環液の温度は、
例えば−６０℃〜５０℃程度である。
【０１０５】さらに、冷却ガス流入機構部２２を起動
し、半導体ウエハ７と下部電極１５との対向面間にＨｅ
ガス等を流入し、半導体ウエハ７と下部電極１５との熱
接触状態を良好にする。
【０１０６】ところで、下部電極１５に高周波電圧を印
加すると、下部電極１５に直流バイアスが発生すること
により、主プラズマ中のイオンが引き出され、かつ、加
速されて下部電極１５上の半導体ウエハ７に向かって入
射し、プラズマエッチング処理が開始される。
【０１０７】このエッチング処理時における処理室１３
内の主プラズマ密度分布および主ポテンシャル分布をそ
れぞれ図７、図８に示す。なお、図７および図８の空間
位置Ａ〜Ｆは、図１の空間位置Ａ〜Ｆに対応している。
【０１０８】図７に示すように、この時の主プラズマ密
度分布３６ａは、上に凸の分布となる。すなわち、処理
室１３内には、下部電極１５の中央領域にその周囲より
も密度の濃い主プラズマが形成された状態になってい
る。
【０１０９】この時、図８に示すように、主プラズマと
イオンシースとの界面の電位分布、すなわち、プラズマ
電位分布３７ａは、ほぼフラットな分布となる。
【０１１０】これに対し、半導体ウエハ７の主面を含め
た下部電極１５上面の電位の電位分布３８ａは、上に凸
の分布となる。
【０１１１】したがって、この場合、プラズマ電位と、
下部電極１５上面の電位との差によって形成される負の
電界は、下部電極１５の中央領域よりも周囲の方が強い
状態になっている。
【０１１２】なお、この時のイオンシースの幅は、例え
ば１〜１０mm程度、プラズマ電位は、例えば５Ｖ〜２０
Ｖ程度、空間位置Ａ，Ｆにおける下部電極１５上面の電
位は、例えば−１０００Ｖ程度、空間位置Ｃ〜Ｄにおけ
る下部電極１５上面の電位は、例えば−１００Ｖ〜−５
００Ｖ程度である。
【０１１３】ところで、エッチング処理中に発生した異
物は、通常、負に帯電するため、プラズマ電位と、下部
電極１５の上面における電位との差によって生ずる電界
の影響を受ける。
【０１１４】図８に示した主ポテンシャル分布（プラズ
マ電位分布３７ａおよび電位分布３８ａ）の場合、下部
電極１５の外周における負の電界がその中央領域におけ
る負の電界よりも強いので、負に帯電した異物は、下部
電極１５の中央領域、すなわち、半導体ウエハ７の直上
方に押しやられ、主プラズマとイオンシースとに挟まれ
た状態で滞留する。
【０１１５】次いで、本実施例１においては、以上のよ
うにしてプラズマエッチング処理を所定時間続け、半導
体ウエハ７上に、図９に示すキャップ用の絶縁膜パター
ン３４ａが形成された図５の時点Ｓ3 で、以下のような
処理を行う。
【０１１６】まず、副高周波電源３０から副プラズマ発
生用電極２８に高周波電圧を印加し、下部電極１５の周
囲に高密度の副プラズマを生成する。
【０１１７】ただし、この時点Ｓ3 では、主プラズマ用
の高圧電源９ａも下部電極１５用の高周波電源１８も共
に電力供給を続ける。プラズマ放電を停止してしまう
と、半導体ウエハ７の主面近傍に滞留する異物が半導体
ウエハ７の主面上に落下し付着してしまうからである。
【０１１８】この時の副プラズマ発生用電極２８に印加
する高周波電圧の周波数は、例えば2.４５ＧＨｚ程度の
μ波であり、入力電力は、例えば１０００Ｗ〜２０００
Ｗ程度である。
【０１１９】ただし、副プラズマ発生用電極２８に印加
する高周波電圧の周波数は、2.４５ＧＨｚに限定される
ものではなく種々変更可能であり、例えば１3.５６ＭＨ
ｚ〜１００ＭＨｚ程度の高周波でも良い。
【０１２０】続いて、副プラズマが安定した時点Ｓ
4 で、主プラズマ発生用の高圧電源９ａおよび下部電極
１５用の高周波電源１８の電力を、プラズマ放電が停止
しない程度で、かつ、プラズマエッチング反応が起こら
ない程度に下げる。
【０１２１】この時の処理室１３内の副プラズマ密度分
布および副ポテンシャル分布を、それぞれ図１０、図１
１に示す。なお、図１０および図１１の空間位置Ａ〜Ｆ
は、図１の空間位置Ａ〜Ｆに対応している。
【０１２２】図１０に示すように、副プラズマ密度分布
３６ｂは、下に凸の分布となる。すなわち、処理室１３
内には、下部電極１５の周囲にその中央領域よりも密度
の濃い副プラズマが形成された状態になっている。
【０１２３】この時、図１１に示すように、副プラズマ
とイオンシースとの界面の電位分布、すなわち、プラズ
マ電位分布３７ｂは、ほぼフラットな分布となる。
【０１２４】これに対し、半導体ウエハ７の主面を含め
た下部電極１５上面の電位分布３８ｂは、下に凸の分布
となる。
【０１２５】したがって、この場合、プラズマ電位と、
下部電極１５上面の電位との差によって形成される負の
電界は、下部電極１５の周囲よりも中央領域の方が強い
状態になっている。
【０１２６】この時のイオンシースの幅は、例えば１〜
１０mm程度、プラズマ電位は、例えば５Ｖ〜２０Ｖ程
度、空間位置Ｃ〜Ｄにおける下部電極１５上面の電位
は、例えば−１０００Ｖ程度、空間位置Ａ，Ｆにおける
下部電極１５上面の電位は、例えば−１００Ｖ〜−５０
０Ｖ程度である。
【０１２７】ところで、図１１に示す副ポテンシャル分
布（プラズマ電位分布３７ｂおよび電位分布３８ｂ）の
場合、下部電極１５上の中央領域における負の電界がそ
の周囲の負の電界よりも強いので、エッチング処理時に
半導体ウエハ７の主面近傍に滞留していた負に帯電した
異物は、半導体ウエハ７の外周方向に押し出されるよう
な力を受け、副プラズマ発生用電極２８の近傍に集ま
る。
【０１２８】副プラズマ発生用電極２８の近傍に集まっ
た負に帯電した異物は、副プラズマ発生用電極２８の設
置箇所がガス流速の速いガス排気領域であることから排
気口２５を通じて真空ポンプに排気されてしまう。この
ことは、半導体ウエハ７の主面近傍に滞留する異物をそ
の半導体ウエハ７の外周方向に押し出して、排気側、す
なわち排気口２５に引き込むことを意味している。
【０１２９】すなわち、本実施例１においては、従来、
プラズマ処理期間全体を通じて半導体ウエハ７に付着す
る異物のうちの約９０％を占めるプラズマ放電停止直後
に半導体ウエハ７上に落下し付着する異物を、プラズマ
放電停止直前、すなわち、落下前に除去することが可能
となる。
【０１３０】したがって、本実施例１によれば、プラズ
マエッチング処理期間全体を通じて半導体ウエハ７に付
着する異物の量を、従来の１／１０程度に低減すること
ができ、異物に起因する欠陥密度を大幅に低減すること
が可能となる。
【０１３１】その後、副プラズマの発生による異物除去
処理が完了した時点Ｓ5 （図５参照）で、静電吸着用直
流電源１７の電力供給および冷却ガス供給機構２２の動
作を停止する。
【０１３２】最後に、図５の時点Ｓ6 で、主プラズマ発
生用の高圧電源９ａおよび下部電極１５用の高周波電源
１８の電力供給を停止し、半導体ウエハ７上の絶縁膜３
４（図４参照）のプラズマエッチング処理を終了する。
【０１３３】ところで、本実施例１においては、上述の
ようにプラズマエッチング処理中に半導体ウエハ７の主
面近傍に滞留する異物を、半導体ウエハ７上に落下する
前に除去することができるので、以下のようにして続く
導体膜３３（図９参照）のプラズマエッチング処理に移
行することができる。
【０１３４】まず、絶縁膜３４のプラズマエッチング処
理の終了した半導体ウエハ７を、プラズマエッチング処
理部４ａの仕切りバルブ６ｄ（図２参照）を通じて真空
搬送チャンバ３のロボットアーム８ｂに受け渡す。
【０１３５】続いて、ロボットアーム８ｂは、半導体ウ
エハ７を仕切りバルブ６ｅを通じて第二のプラズマエッ
チング処理部４ｂに搬入する。
【０１３６】すなわち、本実施例１においては、ウエッ
トクリーニング処理、レジスト除去処理およびレジスト
パターン形成処理等のような煩雑な工程を介することな
く、しかも真空を破ることなく、続く導体膜３３のプラ
ズマエッチング処理に移行することが可能となる。
【０１３７】したがって、連続してプラズマエッチング
処理を行う場合の処理工程数を低減することができ、か
つ、処理時間を短縮することができる上、その場合の処
理効率を大幅に向上させることが可能となる。
【０１３８】また、半導体ウエハ７を大気に接触させな
いので、酸化や水分付着等に起因する半導体集積回路装
置の歩留りや信頼性の低下を防止することが可能とな
る。
【０１３９】その後、プラズマエッチング処理部４ｂに
おいては、半導体ウエハ７に対して上記と同様のプラズ
マエッチング処理および異物除去処理を施し、レジスト
パターン３５，３５および絶縁膜パターン３４ａをマス
クとして導体膜３３をパターンニングし、図１２に示す
ように、ゲート電極パターン３３ａを形成する。
【０１４０】この時のエッチング条件は、以下のとおり
である。プロセスガスは、例えばＣｌ2,ＨＢｒ, ＳＦ6
等のハロゲンガスと、Ｏ2,Ｎ2,Ａｒ，Ｈｅ等の添加ガス
との混合ガスを用いる。全ガス流量は、例えば１０〜２
００sccmであり、ガス圧力は、例えば0.５Ｔｏｒｒ〜１
００ｍＴｏｒｒである。
【０１４１】マグネトロン発振機９から発生するμ波の
周波数は、例えば2.４５ＧＨｚ、入力電力は、例えば４
００Ｗ〜２０００Ｗ程度である。
【０１４２】下部電極１５に印加する高周波電圧の周波
数は、例えば４００ＫＨｚ〜１3.５６ＭＨｚ程度であ
り、入力電力は、例えば５Ｗ〜１００Ｗ程度である。
【０１４３】電磁石２６ａ，２６ｂによる磁場３５ａ，
３５ｂの最大磁束密度は、例えば１０００〜２０００ガ
ウスに調節する。冷却循環液の温度は、例えば−６０℃
〜５０℃程度である。
【０１４４】また、プラズマ放電停止の直前に行う異物
除去処理に際しての副プラズマ発生用電極２８に印加す
る高周波電圧の周波数は、例えば2.４５ＧＨｚのμ波で
あり、入力電力は、例えば５００Ｗ〜２０００Ｗ程度で
ある。
【０１４５】ただし、副プラズマ発生用電極２８に印加
する高周波電圧の周波数は、2.４５ＧＨｚに限定される
ものではなく種々変更可能であり、例えば１3.５６ＭＨ
ｚ〜１００ＭＨｚ程度の高周波でも良い。
【０１４６】したがって、本実施例１においては、ドー
プトポリシリコンからなる導体膜３３のプラズマエッチ
ング処理期間においても半導体ウエハ７に付着する異物
の量を従来の約１／１０以下に低減することができ、そ
の場合の異物に起因する欠陥密度を大幅に低減すること
が可能となる。
【０１４７】その後の工程においては、従来と同様であ
る。すなわち、まず、プラズマ処理装置１から半導体ウ
エハ７を取り出し、レジストパターン３５を除去する。
【０１４８】次いで、図１３に示すように、絶縁膜パタ
ーン３４ａおよびゲート電極パターン３３ａをイオン注
入用マスクとして、所定の不純物イオンを半導体ウエハ
７の主面にイオン注入し、薄い拡散層３９を形成する。
【０１４９】続いて、図１４に示すように、サイドウォ
ール４０を形成した後、絶縁膜パターン３４ａおよびゲ
ート電極パターン３３ａをイオン注入用マスクとして再
び所定の不純物イオンを半導体ウエハ７の主面にイオン
注入して拡散層３９ａを形成し、ＬＤＤ（Lightly Dope
d Drain)構造のＭＯＳトランジスタＱを形成する。
【０１５０】その後、図１５に示すように、例えばキャ
パシタ形成用のドープトポリシリコンからなる導体膜４
１を半導体ウエハ７上に堆積し、半導体ウエハ７上に所
定の半導体集積回路装置を形成する。
【０１５１】このように本実施例１によれば、以下の効
果を得ることが可能となる。
【０１５２】(1).プラズマエッチング処理において、エ
ッチング処理が完了した後のプラズマ放電停止直前に、
第二プラズマ発生用電極２８に高周波電圧を印加し、処
理室１３内に、エッチング処理時の主ポテンシャル分布
に代えて、半導体ウエハ７の主面近傍に滞留する異物を
半導体ウエハ７の外周に押し出すような副ポテンシャル
分布を形成し、その異物を排気口２５を通じて除去する
ことにより、プラズマエッチング処理期間全体を通じて
半導体ウエハ７に付着する異物の量を従来の約１／１０
以下に低減することができ、異物に起因する欠陥密度を
大幅に低減することが可能となる。
【０１５３】(2).上記(1) により、絶縁膜３４のプラズ
マエッチング処理後に、半導体ウエハ７に対してウエッ
トクリーニング処理を施す必要が無くなる。すなわち、
プラズマエッチング処理後のウエットクリーニング処理
工程を削減することが可能となる。
【０１５４】(3).上記(2) により、レジストパターン３
５の吸水およびそれに起因するプラズマの安定性劣化等
の問題を回避することができるので、レジストパターン
３５の除去工程も必要なくなる。すなわち、プラズマエ
ッチング処理後のレジストパターン３５の除去工程を削
減することが可能となる。
【０１５５】(4).上記(3) により、レジストパターン３
５を続く導体膜３３のプラズマエッチング処理時のマス
クとして使用することが可能となる。このため、導体膜
３３をパターンニングするための新たなレジストパター
ンを形成する工程（露光、現像および乾燥処理等）が必
要なくなる。すなわち、プラズマエッチング処理後のレ
ジストパターン形成工程を削減することが可能となる。
【０１５６】(5).上記(2) 〜(4) により、絶縁膜３４の
プラズマエッチング処理後、ウエットクリーニング処
理、レジスト除去処理およびレジストパターン形成工程
等のような煩雑な工程を介することなく、したがって、
真空を破ることなく、続く導体膜３３のプラズマエッチ
ング処理に移行することが可能となる。
【０１５７】(6).上記(2) 〜(5) により、絶縁膜３４お
よび導体膜３３をプラズマエッチング処理によって連続
してパターニングする場合の処理工程数を低減でき、か
つ、処理時間を短縮でき、処理効率を大幅に向上させる
ことが可能となる。
【０１５８】(7).上記(2) により、ウエットクリーニン
グ機構等を必要としないので、プラズマエッチング装置
１を小形にすることが可能となる。
【０１５９】(8).上記(5) により、絶縁膜３４のプラズ
マエッチング処理後に半導体ウエハ７を大気に接触させ
ないので、酸化等に起因する素子寸法の変動を防止する
ことが可能となる。
【０１６０】(9).上記(5) により、絶縁膜３４のプラズ
マエッチング処理後に半導体ウエハ７を大気に接触させ
ないので、半導体ウエハ７に水分等が付着する現象を防
止することができ、続く導体膜３３のプラズマエッチン
グ処理時にプラズマがその水分に起因して不安定となる
現象も防止することが可能となる。したがって、良好な
プラズマエッチング処理が可能となる。
【０１６１】(10). 上記(1),(8),(9) により、半導体集
積回路装置の製造歩留りおよび信頼性を大幅に向上させ
ることが可能となる。
【０１６２】
【実施例２】図１６は本発明の他の実施例であるプラズ
マ処理方法を説明するためのプラズマ処理装置各構成部
の電源投入のタイミングを説明するタイミングチャート
である。
【０１６３】前記実施例１においては、プラズマ放電停
止直前に処理室内のポテンシャル分布を制御して異物除
去を行う場合について説明したが、これに限定されるも
のではなく、プラズマエッチング処理中に処理室内のポ
テンシャル分布を制御して異物除去を行っても良い。
【０１６４】以下、本実施例２においては、プラズマエ
ッチング処理中に処理室内のポテンシャル分布を制御し
て異物除去を行う例を図１〜図１６によって説明する。
【０１６５】まず、本実施例２においても前記実施例１
と同様にして図１６に示す時点Ｓ1 からプラズマエッチ
ング処理を開始する。
【０１６６】ここで、本実施例２においては、例えば半
導体ウエハ７の主面近傍に滞留する異物の量や粒径等の
状態を図３に示した異物検出機構部２７によって所定時
間毎に検出し、その検出信号を前記した制御部に伝送す
る。
【０１６７】制御部では、異物検出機構部２７から伝送
された検出信号に基づいて、検出時点における処理室１
３内の異物の量や粒径等のデータを算出するとともに、
その算出データと、予め記憶されている異物の量や粒径
等の上限が記された設定データとを比較する。
【０１６８】ここで、例えば図１６に示す時点Ｓ8 で検
出された異物の量や粒径等が、設定データの異物の量や
粒径等を上回り、このままでは半導体ウエハ７に異物が
落下すると制御部が判断したとする。
【０１６９】すると、制御部は、副プラズマ発生用の副
高周波電源３０に電力を投入するとともに、主プラズマ
発生用の高圧電源９ａおよび下部電極１５用の高周波電
源１８の電力を下げて、処理室１３内に前記実施例１で
説明した副プラズマを形成し異物除去を開始する。
【０１７０】したがって、本実施例２においては、半導
体ウエハ７の主面近傍で滞留する異物をプラズマエッチ
ング処理中に除去することが可能となる。
【０１７１】そして、制御部は、副プラズマによる異物
除去処理を所定時間行う。副プラズマによる異物除去処
理時間（時点Ｓ8 〜Ｓ9)は、例えば次のように設定す
る。
【０１７２】すなわち、副プラズマの副ポテンシャル分
布が主プラズマによるエッチングの均一性や選択性を阻
害せず、半導体ウエハ７にダメージ等の悪影響を与えな
い程度、また、処理対象の半導体ウエハ７に要求される
プラズマ処理性能を損なわない程度に設定する。
【０１７３】その後、制御部は異物除去処理が終了した
時点Ｓ9 において、処理室１３内のポテンシャル分布を
元の主ポテンシャル分布に戻すべく、主プラズマ発生用
の高圧電源９ａおよび下部電極１５用の高周波電源１８
への電力供給量を元の状態に戻し、かつ、副プラズマ発
生用の副高周波電源３０への電力供給を停止する。
【０１７４】その後は、プラズマエッチング処理を続行
し、最終段階、すなわち、プラズマ放電停止直前に前記
実施例１と同様に副プラズマによる異物除去処理を再び
行い絶縁膜３４のプラズマエッチング処理を終了する。
【０１７５】このように本実施例２によれば、前記実施
例１で得られた効果の他に、以下の効果を得ることが可
能となる。
【０１７６】すなわち、プラズマエッチング処理中に処
理室１３内のポテンシャル分布を制御し異物除去を行う
ことにより、プラズマ処理期間全体を通じて半導体ウエ
ハ７に付着する異物の量を前記実施例１よりもさらに低
減することが可能となる。
【０１７７】この結果、異物付着に起因する半導体ウエ
ハ７上の欠陥密度を大幅に低減することができ、半導体
集積回路装置の製造歩留りおよび信頼性を大幅に向上さ
せることが可能となる。
【０１７８】
【実施例３】図１７は本発明の他の実施例であるプラズ
マ処理装置を説明するための説明図、図１８〜図２１は
三層レジスト膜によるプラズマエッチング処理工程中の
被処理基板の要部断面図である。
【０１７９】本実施例３のプラズマ処理装置は、図１７
に示すように、例えば３チャンバ形のプラズマエッチン
グ装置１である。
【０１８０】プラズマエッチング装置１の真空搬送チャ
ンバ３の周囲には、例えば三段のプラズマエッチング処
理部４ａ〜４ｃと、真空ロード・アンロードチャンバ２
とが設置されている。
【０１８１】真空搬送チャンバ３とプラズマエッチング
処理部４ａ〜４ｃとは、それぞれ仕切りバルブ６ｇ〜６
ｉを通じて機械的に接続されている。また、真空搬送チ
ャンバ３と真空ロード・アンロードチャンバ２とは、仕
切りバルブ６ｊを通じて機械的に接続されている。
【０１８２】プラズマエッチング処理部４ａ〜４ｃは、
前記実施例１で説明したプラズマエッチング処理部４
ａ，４ｂと同一構造となっている。
【０１８３】真空搬送チャンバ３の内部には、ロボット
アーム（搬送機構部）８ｃが設置されており、半導体ウ
エハ７の搬送が可能になっている。
【０１８４】次に、本実施例３のプラズマ処理方法を、
半導体集積回路装置の一製造技術である三層レジスト膜
を用いたエッチングプロセスを例として図１７〜図２１
により説明する。
【０１８５】図１８は、ウエハカセット５内に収容され
た半導体ウエハ７の要部断面を示している。半導体ウエ
ハ７上には、例えばＳｉＯ2 からなる層間絶縁膜４２ａ
がＣＶＤ法等によって堆積されている。
【０１８６】層間絶縁膜４２ａ上には、例えばアルミニ
ウム（Ａｌ）またはＡｌ合金からなる第一層配線パター
ン４３ａと、その第一層配線パターン４３ａを被覆する
層間絶縁膜４２ｂとが堆積されている。
【０１８７】層間絶縁膜４２ｂ上には、後述する第二層
配線パターンを形成するためのＡｌまたはＡｌ合金から
なる導体膜４３が堆積されている。
【０１８８】導体膜４３上には、例えば有機系のレジス
トからなる下層レジスト膜４４が堆積されている。
【０１８９】また、下層レジスト膜４４上には、例えば
ＳｉＯ2 、Ｓｉまたは窒化ケイ素（Ｓｉ3 Ｎ4)からなる
中間レジスト膜４５が堆積されている。
【０１９０】また、中間レジスト膜４５上には、通常の
レジストからなる上層レジスト膜パターン４６がフォト
リソグラフィ技術によってパターンニングされている。
【０１９１】本実施例３において、中間レジスト膜４
５、下層レジスト膜４４および導体膜４３のプラズマエ
ッチング処理時のエッチング条件は、従来の三層レジス
ト膜を用いたプラズマエッチング方法のエッチング条件
と同一である。
【０１９２】従来と異なるのは、本実施例３においても
各プラズマエッチング処理部４ａ〜４ｃにおいて、プラ
ズマ放電停止直前あるいはプラズマエッチング処理中
に、前記実施例１，２で説明した異物除去処理を行うこ
とである。
【０１９３】この結果、中間レジスト膜４５、下層レジ
スト膜４４および導体膜４３のプラズマエッチング処理
時に半導体ウエハ７に付着する異物の量を大幅に低減す
ることが可能となり、以下のような三層レジスト法を用
いたプラズマエッチング処理が可能となる。
【０１９４】まず、プラズマエッチング処理部４ａにお
いては、上層レジスト膜パターン４６をマスクとして中
間レジスト膜４５をプラズマエッチング法によってパタ
ーニングし、図１９に示すように、中間レジスト膜パタ
ーン４５ａを形成する。
【０１９５】続いて、中間レジスト膜４５のパターニン
グが終了した後、半導体ウエハ７を真空搬送チャンバ３
を介して、すなわち、ウエットクリーニング処理やレジ
ストパターン形成処理等を行わないで、しかも真空を破
らないで、第二のプラズマエッチング処理部４ｂに搬送
する。
【０１９６】第二のプラズマエッチング処理部４ｂにお
いては、上層レジスト膜パターン４６および中間レジス
ト膜パターン４５ａをマスクとして下層レジスト膜４４
をプラズマエッチング法によってパターンニングし、図
２０に示すように、下層レジスト膜パターン４４ａを形
成する。
【０１９７】その後、半導体ウエハ７を真空チャンバ３
を介して、すなわち、ここでもウエットクリーニング処
理やレジストパターン形成処理等を行わないで、しかも
真空を破ることなく、第三のプラズマエッチング処理部
４ｃに搬送する。
【０１９８】第三のプラズマエッチング処理部４ｃにお
いては、上層レジスト膜パターン４６、中間レジスト膜
パターン４５ａおよび下層レジスト膜パターン４４ａを
マスクとして導体膜４３をプラズマエッチング法によっ
てパターンニングし、図２１に示すように、第二層配線
パターン４３ｂを形成する。
【０１９９】このように本実施例３によれば、前記実施
例１，２で得られた効果と同様の効果を得ることが可能
となる。
【０２００】特に、三層レジスト膜を用いたプラズマエ
ッチング処理に際して、プラズマエッチング処理の度毎
にウエットクリーニング処理を介在させる必要が無くな
るので、処理効率の上で大きな効果を得ることが可能と
なる。
【０２０１】また、ウエットクリーニング処理を介在さ
せないので、レジスト吸水によるプラズマの安定性劣化
を防止することができ、半導体集積回路装置の製造歩留
りおよび信頼性を向上させることが可能となる。
【０２０２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１〜３に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【０２０３】例えば前記実施例１〜３においては、第二
プラズマ発生用電極を平面リング状とした場合について
説明したが、これに限定されるものではなく、例えば図
２２に示すように、下部電極１５の外周に棒状の第二プ
ラズマ発生用電極２８を複数配置しても良い。ただし、
この場合の第二プラズマ発生用電極２８には、例えば2.
４５ＧＨｚのμ波電圧を印加する方が好ましい。この場
合、副プラズマの均一性をさらに良好にすることが可能
となる。
【０２０４】また、前記実施例１〜３においては、第二
プラズマ発生用電極に高周波電圧を印加することによっ
て処理室内のプラズマ密度を制御し、ポテンシャル分布
を制御した場合について説明したが、これに限定される
ものではなく、例えば電磁石の磁場の方向や強さ等を制
御することによって処理室内のプラズマ密度を制御し、
ポテンシャル分布を制御しても良い。この場合、例え
ば、図２３に示すように、電磁石２６ａ，２６ｂによっ
てカプス形の磁場Ｍ1 ，Ｍ2 が形成されるように設定す
る。
【０２０５】また、前記実施例１〜３においては、プラ
ズマエッチング処理部をμ波プラズマエッチング装置構
造とした場合について説明したが、これに限定されるも
のではなく、例えば図２４に示すように、平行平板形の
プラズマエッチング装置１としても良い。
【０２０６】図２４において下部電極（主プラズマ発生
手段）１５ａの上方には、上部電極（主プラズマ発生手
段）４７が設置されている。上部電極４７は、マッチン
グ回路部４８を介して高周波電源４９と電気的に接続さ
れている。処理室１３内には、下部電極１５の外周に沿
って延在する平面リング状の副プラズマ発生用電極２８
が設置されている。
【０２０７】また、前記実施例１〜３においては、複数
のプラズマエッチング処理部を真空を破ることなく接続
させた場合について説明したが、これに限定されるもの
ではなく、例えば本実施例１〜３の少なくとも一つのプ
ラズマエッチング処理部と、他の半導体製造装置とを真
空を破ることなく接続させても良い。
【０２０８】また、前記実施例１〜３においては、主プ
ラズマ発生源から2.４５ＧＨｚのμ波を発生させた場合
について説明したが、これに限定されるものではなく種
々変更可能であり、例えば２７ＭＨｚの高周波を発生さ
せても良い。
【０２０９】また、前記実施例１においては、ゲート電
極を形成する導体膜がドープトポリシリコンのみによっ
て構成されている場合について説明したが、これに限定
されるものではなく種々変更可能であり、例えば導体膜
がドープトポリシリコン膜とシリサイド膜との積層膜に
よって構成されていても良いし、ドープトポリシリコン
膜とタングステンやモリブデン等のような高融点金属膜
との積層膜によって構成されていても良い。
【０２１０】ただし、導体膜がドープトポリシリコン膜
と高融点金属膜との積層膜の場合には、エッチングガス
の違い等を考慮する観点からプラズマエッチング処理室
を分ける必要がある。したがって、この場合は、前記実
施例３で説明した３チャンバ形のプラズマエッチング装
置でエッチング処理を行うことが好ましい。
【０２１１】また、前記実施例１においては、絶縁膜と
導体膜との重ね膜をプラズマエッチング処理によってパ
ターニングする場合について説明したが、これに限定さ
れるものではなく種々適用可能であり、例えば上記した
ドープトポリシリコン膜と高融点金属膜との積層膜をパ
ターニングする場合、二層レジスト膜をパターニングす
る場合あるいは配線用導体膜とチタン等のようなバリア
メタル膜との積層膜をパターニングする場合等にも適用
することが可能である。
【０２１２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるプラズ
マエッチング装置に適用した場合について説明したが、
これに限定されず種々適用可能であり、例えばプラズマ
ＣＶＤ装置等のような他のプラズマ処理装置に適用する
ことも可能である。
【０２１３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【０２１４】(1).すなわち、前記した手段によれば、例
えば半導体集積回路装置の製造する際のプラズマエッチ
ング処理において、プラズマ放電停止直前に副ポテンシ
ャル分布を形成し、被処理基板である半導体ウエハの外
周に押し出された異物を排気口等を通じて除去すること
により、プラズマ処理期間全体を通じて半導体ウエハに
付着する異物の量を従来の１／１０程度に低減すること
ができ、異物による欠陥密度を大幅に低減できるので、
半導体集積回路装置の製造歩留りおよび信頼性を向上さ
せることが可能となる。
【０２１５】また、例えばプラズマエッチング処理に際
して異物の付着量を大幅に低減できるので、第一、第二
のプラズマエッチング処理を連続して行う場合に、第一
のプラズマエッチング処理後、ウエットクリーニング処
理、レジスト除去処理およびレジストパターン形成処理
等のような煩雑な処理工程を介することなく、したがっ
て、真空を破ることなく、第二のプラズマエッチング処
理に移行することが可能となる。
【０２１６】このため、連続してプラズマエッチング処
理を行う場合の処理工程数を低減することができ、か
つ、処理時間を短縮するができ、その場合の処理効率を
大幅に向上させることが可能となる。したがって、半導
体集積回路装置の製造効率を向上させることができ、半
導体集積回路装置の開発期間を短縮することが可能とな
る。
【０２１７】また、例えば第一のプラズマエッチング処
理後、半導体ウエハを大気に接触させることなく第二の
プラズマエッチング処理に移行できるので、酸化等に起
因する素子寸法の変動等を防止することが可能となる
上、半導体ウエハに水分等が付着する現象を防止するこ
とができ、続く第二のプラズマエッチング処理時にプラ
ズマがその水分に起因して不安定となる現象も防止する
ことが可能となる。したがって、半導体集積回路装置の
製造歩留りおよび信頼性を向上させることが可能とな
る。
【０２１８】さらに、例えば第一、第二のプラズマエッ
チング処理を連続して行う場合に、第一のプラズマエッ
チング処理後にウエットクリーニング処理等を施す必要
がないので、連続してプラズマエッチング処理を行う場
合のプラズマエッチング装置にウエットクリーニング機
構等を設ける必要がなくなり、そのプラズマエッチング
装置を小形にすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例であるプラズマ処理装置の要
部を説明する説明図である。
【図２】図１のプラズマ処理装置の全体構成を説明する
説明図である。
【図３】図１のプラズマ処理装置の異物検出機構部を説
明する説明図である。
【図４】プラズマ処理前の被処理基板の要部断面図であ
る。
【図５】プラズマ処理工程における各構成部の電源投入
のタイミングを説明するタイミングチャートである。
【図６】プラズマ処理中の磁場の状態を説明する説明図
である。
【図７】主プラズマ形成中の処理室内のプラズマ密度分
布を示すグラフ図である。
【図８】主プラズマ形成中の処理室内の主ポテンシャル
分布を示すグラフ図である。
【図９】第一のプラズマ処理後の被処理基板の要部断面
図である。
【図１０】副プラズマ形成中の処理室内のプラズマ密度
分布を示すグラフ図である。
【図１１】副プラズマ形成中の処理室内の副ポテンシャ
ル分布を示すグラフ図である。
【図１２】第二のプラズマ処理後の被処理基板の要部断
面図である。
【図１３】第二のプラズマ処理後の半導体集積回路装置
の製造工程を説明する被処理基板の要部断面図である。
【図１４】図１３に続く半導体集積回路装置の製造工程
を説明する被処理基板の要部断面図である。
【図１５】図１４に続く半導体集積回路装置の製造工程
を説明する被処理基板の要部断面図である。
【図１６】本発明の他の実施例であるプラズマ処理方法
を説明するための各構成部の電源投入のタイミングを説
明するタイミングチャートである。
【図１７】本発明の他の実施例であるプラズマ処理装置
を説明する説明図である。
【図１８】三層レジスト膜によるプラズマエッチング処
理工程中の被処理基板の要部断面図である。
【図１９】図１８に続く三層レジスト膜によるプラズマ
エッチング処理工程中の被処理基板の要部断面図であ
る。
【図２０】図１９に続く三層レジスト膜によるプラズマ
エッチング処理工程中の被処理基板の要部断面図であ
る。
【図２１】図２０に続く三層レジスト膜によるプラズマ
エッチング処理工程中の被処理基板の要部断面図であ
る。
【図２２】本発明の他の実施例であるプラズマ処理装置
を説明する説明図である。
【図２３】本発明の他の実施例であるプラズマ処理方法
を説明する説明図である。
【図２４】本発明の他の実施例であるプラズマ処理装置
を説明する説明図である。
【符号の説明】
１ プラズマエッチング装置（プラズマ処理装置） ２ 真空ロード・アンロードチャンバ ２ａ 排気口 ３ 真空搬送チャンバ ３ａ 排気口 ４ａ プラズマエッチング処理部 ４ｂ プラズマエッチング処理部 ４ｃ プラズマエッチング処理部 ５ ウエハカセット ６ａ 仕切りバルブ ６ｂ 仕切りバルブ ６ｃ 仕切りバルブ ６ｄ 仕切りバルブ ６ｅ 仕切りバルブ ６ｇ 仕切りバルブ ６ｈ 仕切りバルブ ６ｉ 仕切りバルブ ６ｊ 仕切りバルブ ７ 半導体ウエハ（被処理基板） ８ａ ロボットアーム（搬送機構部） ８ｂ ロボットアーム（搬送機構部） ８ｃ ロボットアーム（搬送機構部） ９ マグネトロン発振機（主プラズマ発生手段） ９ａ 高圧電源 １０ アイソレータ １１ パワーモニタ １２ａ ベント形導波管 １２ｂ ホーン形導波管 １３ 処理室 １４ 放電管 １５ 下部電極 １５ａ 下部電極（主プラズマ発生手段） １６ 静電吸着用直流電源 １７ マッチング回路部 １８ 高周波電源 １９ａ 真空二重配管 １９ｂ 真空二重配管 ２０ 循環冷却機構部 ２１ ガス流通管 ２２ 冷却ガス流入機構部 ２３ａ 絶縁体 ２３ｂ 絶縁体 ２３ｃ 絶縁体 ２４ ガス流入機構部 ２４ａ ガス供給管 ２５ 排気口 ２６ａ 電磁石（主プラズマ発生手段） ２６ｂ 電磁石（主プラズマ発生手段） ２７ 異物検出機構部 ２７ａ 検出光放射部 ２７ｂ 反射光検出部 ２７ｃ 高さ調節部 ２８ 副プラズマ発生用電極（副ポテンシャル分布形成
手段） ２９ マッチング回路部 ３０ 副高周波電源 ３１ フィールド絶縁膜 ３２ ゲート絶縁膜 ３３ 導体膜 ３３ａ ゲート電極パターン ３４ 絶縁膜 ３４ａ 絶縁膜パターン ３５ レジストパターン ３６ａ 主プラズマ密度分布 ３６ｂ 副プラズマ密度分布 ３７ａ プラズマ電位分布（主ポテンシャル分布） ３７ｂ プラズマ電位分布（副ポテンシャル分布） ３８ａ 電位分布（主ポテンシャル分布） ３８ｂ 電位分布（副ポテンシャル分布） ３９ 拡散層 ３９ａ 拡散層 ４０ サイドウォール ４１ 導体膜 ４２ａ 層間絶縁膜 ４２ｂ 層間絶縁膜 ４３ 導体膜 ４３ａ 第一層配線パターン ４３ｂ 第二層配線パターン ４４ 下層レジスト膜 ４４ａ 下層レジスト膜パターン ４５ 中間レジスト膜 ４５ａ 中間レジスト膜パターン ４６ 上層レジスト膜パターン ４７ 上部電極（主プラズマ発生手段） ４８ マッチング回路 ４９ 高周波電源 Ａ 空間位置 Ｂ 空間位置 Ｃ 空間位置 Ｄ 空間位置 Ｅ 空間位置 Ｆ 空間位置 ＤＬ1 検出光 ＤＬ2 散乱光 Ｍ1 磁場 Ｍ2 磁場 Ｑ ＭＯＳトランジスタ
フロントページの続き (72)発明者 紺野 秋彦 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 平３−153885（ＪＰ，Ａ) 特開 平２−308533（ＪＰ，Ａ) 特開 昭63−81926（ＪＰ，Ａ) 欧州特許出願公開432488（ＥＰ，Ａ ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 C23C 16/50 C23F 4/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウエハを収容する処理室内にプラ
    ズマを形成した状態で所定のプラズマ処理を行う工程を
    含む半導体装置の製造方法であって、前記処理室内には
    前記半導体ウエハよりも排気側に設けられた副ポテンシ
    ャル分布形成手段を有し、前記プラズマ処理工程におい
    て、前記副ポテンシャル分布形成手段から副ポテンシャ
    ル分布が形成され、前記半導体ウエハ内のポテンシャル
    分布を、前記半導体ウエハの主面近傍に滞留する異物を
    前記半導体ウエハの外周方向に押し出して前記排気側へ
    引き込む副ポテンシャル分布に切り換える工程を有する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記副ポテンシャル分布を、前記所定の
    プラズマ処理中または前記所定のプラズマ処理完了後の
    プラズマ放電停止直前に形成することを特徴とする請求
    項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記所定のプラズマ処理が、プラズマエ
    ッチング処理またはプラズマＣＶＤ処理であることを特
    徴とする請求項１または２記載の半導体装置の製造方
    法。
  4. 【請求項４】 半導体ウエハが収容された第一処理室内
    に第一プラズマを形成した状態で、前記半導体ウエハに
    対して所定のプラズマ処理を施す第一プラズマ処理工程
    と、前記第一処理室内には、前記半導体ウエハよりも排
    気側に設けられた副ポテンシャル分布形成手段を有し、
    前記第一プラズマ処理工程において、前記副ポテンシャ
    ル分布形成手段から副ポテンシャル分布が形成され、前
    記第一処理室内のポテンシャル分布を、前記半導体ウエ
    ハの主面近傍に滞留する異物を半導体ウエハの外周方向
    に押し出して前記排気側に引き込む副ポテンシャル分布
    に切り換える第一ポテンシャル分布切り換え工程と、前
    記第一プラズマ処理工程の後の半導体ウエハを真空を含
    む非酸化性雰囲気下において第二処理室へ搬送する第一
    搬送工程と、前記第二処理室内に第二プラズマを形成し
    た状態で、前記半導体ウエハに対して所定のプラズマ処
    理を施す第二プラズマ処理工程と、前記第二処理室内の
    ポテンシャル分布を、前記半導体ウエハの主面近傍に滞
    留する異物を半導体ウエハの外周方向に押し出して前記
    排気側へ引き込む副ポテンシャル分布に切り換える第二
    ポテンシャル分布切り換え工程とを有することを特徴と
    する半導体装置の製造方法。
JP03201717A 1991-08-12 1991-08-12 半導体装置の製造方法 Expired - Lifetime JP3137682B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03201717A JP3137682B2 (ja) 1991-08-12 1991-08-12 半導体装置の製造方法
KR1019920011467A KR930005125A (ko) 1991-08-12 1992-06-29 플라즈마 처리방법 및 플라즈마 처리장치
US07/922,487 US5401356A (en) 1991-08-12 1992-07-31 Method and equipment for plasma processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03201717A JP3137682B2 (ja) 1991-08-12 1991-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0547712A JPH0547712A (ja) 1993-02-26
JP3137682B2 true JP3137682B2 (ja) 2001-02-26

Family

ID=16445765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03201717A Expired - Lifetime JP3137682B2 (ja) 1991-08-12 1991-08-12 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5401356A (ja)
JP (1) JP3137682B2 (ja)
KR (1) KR930005125A (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0938134A3 (en) * 1993-05-20 2000-01-19 Hitachi, Ltd. Plasma processing method
KR0141659B1 (ko) * 1993-07-19 1998-07-15 가나이 쓰토무 이물제거 방법 및 장치
US5688358A (en) * 1995-03-08 1997-11-18 Applied Materials, Inc. R.F. plasma reactor with larger-than-wafer pedestal conductor
US5983906A (en) * 1997-01-24 1999-11-16 Applied Materials, Inc. Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment
EP0856877A1 (en) * 1997-01-31 1998-08-05 Texas Instruments Incorporated Process for forming integrated circuits using multistep plasma etching
DE19713637C2 (de) * 1997-04-02 1999-02-18 Max Planck Gesellschaft Teilchenmanipulierung
US6261934B1 (en) 1998-03-31 2001-07-17 Texas Instruments Incorporated Dry etch process for small-geometry metal gates over thin gate dielectric
DE19814871A1 (de) 1998-04-02 1999-10-07 Max Planck Gesellschaft Verfahren und Vorrichtung zur gezielten Teilchenmanipulierung und -deposition
JP4130255B2 (ja) * 1998-04-08 2008-08-06 キヤノンアネルバ株式会社 プラズマ処理装置
TW516113B (en) * 1999-04-14 2003-01-01 Hitachi Ltd Plasma processing device and plasma processing method
US6372151B1 (en) 1999-07-27 2002-04-16 Applied Materials, Inc. Storage poly process without carbon contamination
US6709522B1 (en) * 2000-07-11 2004-03-23 Nordson Corporation Material handling system and methods for a multichamber plasma treatment system
DE10040465A1 (de) * 2000-08-18 2002-03-07 Infineon Technologies Ag Prozessführung für eine Metall/Metall-Kontaktherstellung
US6852242B2 (en) * 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
KR100755119B1 (ko) * 2002-09-16 2007-09-04 동부일렉트로닉스 주식회사 플라즈마 식각장치의 파티클 제거방법
US6924157B1 (en) * 2002-10-21 2005-08-02 Advanced Micro Devices, Inc. Real time particle monitor inside of plasma chamber during resist strip processing
TWI251117B (en) * 2002-12-20 2006-03-11 Asml Netherlands Bv Method for cleaning a surface of a component of a lithographic projection apparatus, lithographic projection apparatus, device manufacturing method and cleaning system
JP3935850B2 (ja) * 2003-01-31 2007-06-27 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2006524914A (ja) * 2003-03-31 2006-11-02 東京エレクトロン株式会社 プラズマ処理システム及び方法
US7276135B2 (en) * 2004-05-28 2007-10-02 Lam Research Corporation Vacuum plasma processor including control in response to DC bias voltage
DE102004060377A1 (de) * 2004-12-15 2006-06-29 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren und Vorrichtung zum Betrieb einer Plasmaeinrichtung
US20090212015A1 (en) * 2005-03-18 2009-08-27 Dougherty Sr Mike L Plasma-Assisted Processing in a Manufacturing Line
JP4593413B2 (ja) 2005-09-15 2010-12-08 株式会社日立ハイテクノロジーズ プラズマ処理方法及び処理装置
US7416677B2 (en) * 2006-08-11 2008-08-26 Tokyo Electron Limited Exhaust assembly for plasma processing system and method
US8118946B2 (en) * 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
JP5227367B2 (ja) * 2010-06-01 2013-07-03 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9478408B2 (en) 2014-06-06 2016-10-25 Lam Research Corporation Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US20180323045A1 (en) * 2017-05-02 2018-11-08 Tokyo Electron Limited Manufacturing methods to reduce surface particle impurities after a plasma process
JP6902450B2 (ja) * 2017-10-10 2021-07-14 東京エレクトロン株式会社 プラズマ処理方法
KR20200128270A (ko) 2019-05-02 2020-11-12 삼성전자주식회사 Euv 노광 장치 및 그를 이용한 반도체 소자의 제조 방법
US11107713B2 (en) * 2019-05-29 2021-08-31 Taiwan Semiconductor Manufacturing Company Ltd. Conveying system and method for operating the same
CN117238743B (zh) * 2023-11-10 2024-02-09 合肥晶合集成电路股份有限公司 改善晶圆边缘环状缺陷的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1159012A (en) * 1980-05-02 1983-12-20 Seitaro Matsuo Plasma deposition apparatus
US4421592A (en) * 1981-05-22 1983-12-20 United Technologies Corporation Plasma enhanced deposition of semiconductors
US5259881A (en) * 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
JPS6220321A (ja) * 1985-07-19 1987-01-28 Hitachi Ltd 処理装置
JPS634054A (ja) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp 真空薄膜形成装置
DE3708716C2 (de) * 1987-03-18 1993-11-04 Hans Prof Dr Rer Nat Oechsner Hochfrequenz-ionenquelle
JP2701363B2 (ja) * 1988-09-12 1998-01-21 三菱電機株式会社 半導体装置の製造方法及びそれに使用する薄膜形成装置
JPH02258048A (ja) * 1989-03-31 1990-10-18 Hitachi Ltd 真空処理方法及び装置
KR940006667B1 (ko) * 1991-02-18 1994-07-25 삼성전자 주식회사 미 반응가스의 제거 및 반응 억제장치
US5221425A (en) * 1991-08-21 1993-06-22 International Business Machines Corporation Method for reducing foreign matter on a wafer etched in a reactive ion etching process

Also Published As

Publication number Publication date
JPH0547712A (ja) 1993-02-26
US5401356A (en) 1995-03-28
KR930005125A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
JP3137682B2 (ja) 半導体装置の製造方法
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5378311A (en) Method of producing semiconductor device
US20010008805A1 (en) Process for producing semiconductor device
US20050178505A1 (en) Electrode for dry etching a wafer
US5783496A (en) Methods and apparatus for etching self-aligned contacts
US6217704B1 (en) Plasma processing apparatus
KR100762524B1 (ko) 반도체장치의 제조방법
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
US6020111A (en) Method of manufacturing semiconductor device with patterned lamination of Si film and metal film
JP3400918B2 (ja) 半導体装置の製造方法
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP3319083B2 (ja) プラズマ処理方法
JP2000216249A (ja) 電子装置の製造方法及びその装置
JPH10312899A (ja) プラズマ処理方法及びプラズマ処理装置
JPH11330047A (ja) エッチング装置及びエッチング方法
JP4577328B2 (ja) 半導体装置の製造方法
JP3362093B2 (ja) エッチングダメージの除去方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
US6596625B2 (en) Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
JP2000164580A (ja) プラズマ処理装置及びそれを用いた処理方法
JP3104298B2 (ja) ドライエッチング方法
JPH09199484A (ja) 半導体装置の製造方法
JP3038984B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11