KR100339244B1

KR100339244B1 - 고부하저항 타입의 에스램 제조방법

Info

Publication number: KR100339244B1
Application number: KR1019990025835A
Authority: KR
Inventors: 최익수; 강병주
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2002-05-31
Also published as: US6329236B1; TW465050B; KR20010005047A

Abstract

본 발명은 반도체 메모리 기술에 관한 것으로, 특히 SRAM 제조 기술에 관한 것이며, 더 자세히는 SRAM 제조를 위한 핵심공정인 고부하 레지스터(HLR, high load register) 형성 공정에 관한 것이다. 본 발명은 고부하저항의 저항값을 안정적으로 확보하면서 버팅콘택 및 Vcc 라인의 국지적인 저항 증가를 방지할 수 있는 고부하저항 타입의 에스램 제조방법을 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 고부하저항 타입의 에스램 제조방법에 있어서, 액세스 트랜지스터 및 드라이버 트랜지스터가 형성된 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 선택 식각하여 버팅콘택영역을 형성하는 단계; 상기 버팅콘택영역이 형성된 전체 구조 상부에 도핑된 폴리실리콘막을 형성하는 단계; 상기 도핑된 폴리실리콘막의 고부하저항 영역에 선택적으로 카운터 도핑을 실시하는 단계; 및 상기 도핑된 폴리실리콘막을 패터닝하여 고부하저항, 전원공급라인 및 버팅콘택을 정의하는 단계를 포함하여 이루어진 고부하저항 타입의 에스램 제조방법이 제공된다.

Description

고부하저항 타입의 에스램 제조방법{A method of fabricating high load register type SRAM}

본 발명은 반도체 메모리 기술에 관한 것으로, 특히 SRAM 제조 기술에 관한 것이며, 더 자세히는 SRAM 제조를 위한 핵심공정인 고부하 레지스터(HLR, high load register) 형성 공정에 관한 것이다.

반도체 메모리는 크게 비휘발성 메모리(non-volatile memory)와 휘발성 메모리로 구분되며, 휘발성 메모리는 다시 DRAM과 SRAM으로 나뉘어진다. 이중에서 DRAM은 메인 메모리로 널리 사용되고 있으며, SRAM은 주로 프로세서의 캐시(cache) 메모리로 사용되고 있다. 한편, 잘 알려진 바와 같이 SRAM은 그 셀 타입에 따라 CMOS 셀(6 트랜지스터 셀) 타입, HLR 타입 등으로 나뉘어진다.첨부된 도면 도 1a 내지 도 1c는 종래기술에 따른 패스트 SRAM의 고부하 레지스터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.

종래기술에 따른 패스트 SRAM의 고부하 레지스터 형성 공정은 먼저, 도 1a에 도시된 바와 같이 소자분리막(10)이 형성된 반도체기판(16)에 대하여 통상의 액세스 트랜지스터 및 드라이버 트랜지스터 형성 공정을 수행한 후, 층간절연을 위해 산화막(12)을 증착하고 이를 선택적으로 식각하여 버팅콘택(butting contact)(또는 노드 콘택이라고도 함)영역(13)을 형성한다. 도면 부호 '11'은 액세스 트랜지스터 및 드라이버 트랜지스터의 게이트를 구성하는 도핑된 폴리실리콘막을 나타낸 것으로, 도면에는 게이트 산화막을 도시하지 않았다.다음으로, 도 1b에 도시된 바와 같이 버팅콘택영역(13)을 포함한 전체 구조 상부에 도핑되지 않은 폴리실리콘막(undoped polysilicon layer)(14)을 800Å 정도 증착하고, 도핑되지 않은 폴리실리콘막(14)에 대해 As를 블랭킷 이온주입하여 폴리실리콘막(14)이 수십 GΩ정도의 저항을 가지도록 한다.

이어서, 도 1c에 도시된 바와 같이 Vcc 이온주입 마스크 공정을 통해 폴리실리콘막(14) 상에 고부하저항 영역을 덮는 포토레지스트 패턴(15)을 형성하고, 이를 이온주입 마스크로 사용하여 Vcc 이온주입을 실시함으로써 Vcc 라인과 콘택 영역의 폴리실리콘막(14)의 저항을 낮춘다.이후, 폴리실리콘막(14)을 패터닝하여 Vcc 라인, 버팅콘택 및 HLR을 정의한다.

상기와 같이 수행되는 종래의 HLR 형성 기술은 다음과 같은 문제점을 가진다.

종래기술은 도핑되지 않은 폴리실리콘막의 증착 후, 고부하저항의 저항을 맞추기 위한 블랭킷 이온주입을 실시한 다음, Vcc 라인과 콘택 영역의 저항을 낮추기 위한 선택적 이온주입을 실시하는데, 이 경우 Vcc 라인과 콘택 영역에서 폴리실리콘막(14)의 저항을 일정하게 확보하기가 어렵다. 즉, Vcc 라인과 콘택 영역의 폴리실리콘막(14)의 높은 저항을 보상하기 위하여 Vcc 이온주입을 실시하지만 버팅콘택 마스크 공정시 오정렬이 발생하는 경우, Vcc 이온주입 후 폴리실리콘막(14)의 저항이 국지적으로 다르게 나타난다.첨부된 도면 도 2는 버팅콘택을 나타낸 SEM(scanning electron microscope) 사진을 나타낸 것으로, 도시된 바와 같이 버팅콘택이 쌍으로 형성되기 때문에 버팅콘택 마스크 공정시 오정렬이 발생하게 되면, 인접한 버팅콘택영역의 바닥 부분의 폭이 서로 다르게 나타난다. 도 1a를 참조하면, 쌍으로 형성된 버팅콘택영역(13)의 한쪽의 바닥 부분(A)이 다른 한쪽의 버팅콘택영역(13)의 바닥 부분(B)에 비해 넓게 형성된 것을 알 수 있다. 이 경우, 도 1b에 도시된 바와 같이 필연적으로 버팅콘택영역(13)의 바닥 부분에서 폴리실리콘막(14)의 유효두께(C, D)가 각각 다르게 나타나는 결과를 초래하게 되며, 이러한 폴리실리콘막(14)의 두께 차이는 후속 Vcc 이온주입 후 폴리실리콘막(14)의 저항이 국지적으로 다르게 나타나는 원인이 된다. 이와 같은 콘택 저항의 불안정은 소자의 시간지연 증가와 같은 소자의 신뢰성에 치명적인 문제를 야기한다. 실제적으로, 마스크 공정을 진행함에 있어서 어느 정도의 오정렬 발생은 불가피하기 때문에 상기와 같은 폴리실리콘막(14)의 저항 문제를 마스크 공정의 개선을 통해 해결하기는 거의 불가능하다고 할 수 있다.

상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은 고부하저항의 저항값을 안정적으로 확보하면서 버팅콘택 및 Vcc 라인의 국지적인 저항 증가를 방지할 수 있는 고부하저항 타입의 에스램 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래기술에 따른 패스트 SRAM의 고부하 레지스터 형성 공정도.

도 2는 버팅콘택을 나타낸 SEM 사진.

도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 패스트 SRAM의 고부하 레지스터 형성 공정도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 소자분리막 21, 24 : 도핑된 폴리실리콘막

22 : 산화막 23 : 버팅콘택영역

25 : 포토레지스트 패턴 26 : 반도체기판

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 고부하저항 타입의 에스램 제조방법에 있어서, 액세스 트랜지스터 및 드라이버 트랜지스터가 형성된 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 선택 식각하여 버팅콘택영역을 형성하는 단계; 상기 버팅콘택영역이 형성된 전체 구조 상부에 도핑된 폴리실리콘막을 형성하는 단계; 상기 도핑된 폴리실리콘막의 고부하저항 영역에 선택적으로 카운터 도핑을 실시하는 단계; 및 상기 도핑된 폴리실리콘막을 패터닝하여 고부하저항, 전원공급라인 및 버팅콘택을 정의하는 단계를 포함하여 이루어진 고부하저항 타입의 에스램 제조방법이 제공된다.이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.첨부된 도면 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 패스트 SRAM의 HLR 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.먼저 도 3a를 참조하면, 소자분리막(20)이 형성된 형성된 반도체기판(26)에 대하여 통상의 액세스 트랜지스터 및 드라이버 트랜지스터 형성 공정을 수행한 후, 층간절연을 위해 산화막(22)을 증착하고 이를 선택적으로 식각하여 버팅콘택영역(23)을 형성한다. 도면 부호 '22'은 액세스 트랜지스터 및 드라이버 트랜지스터의 게이트를 구성하는 도핑된 폴리실리콘막을 나타낸 것으로, 도면에는 게이트 산화막을 도시하지 않았다.다음으로 도 3b를 참조하면, 버팅콘택영역(23)을 포함한 전체 구조 상부에 도핑된 폴리실리콘막(doped polysilicon layer)(24)을 800Å 정도 증착한다. 이때, 도핑된 폴리실리콘막(24)은 예컨대, P을 도펀트로 사용(네거티브 도핑)하여 수십Ω의 낮은 저항값 - Vcc 라인 및 버팅콘택에 요구되는 - 을 가지도록 하며, SiH₄가스와 N₂가스를 증착가스로 사용하고, 증착온도는 500∼800℃, 증착압력은 100∼500mTorr로 하여 500∼1500Å 두께로 증착한다.이어서 도 3c를 참조하면, 마스크 공정 - 네거티브 포토레지스트를 사용하면 기존의 Vcc 이온주입 마스크를 그대로 사용할 수 있음 - 을 통해 도핑된 폴리실리콘막(24) 상에 HRL 영역을 노출시키는 포토레지스트 패턴(25)을 형성하고, 이를 이온주입 마스크로 사용하여 부하저항값의 조절을 위한 선택적인 도핑을 실시한다. 이때, 도핑법으로 이온주입법이나 플라즈마 도핑법을 사용할 수 있으며, B(또는 In)와 같은 포지티브 소오스를 사용하여 카운터 도핑을 실시한다. 한편, 포지티브 도펀트의 도즈(dose)를 조절하여 수십 GΩ의 높은 저항값을 가지는 HLR를 형성할 수 있도록 한다.이후, 폴리실리콘막(24)을 패터닝하여 Vcc 라인, 버팅콘택 및 HLR을 정의한다.상기와 같이 본 발명은 도핑된 폴리실리콘막을 증착하여 폴리실리콘 버팅콘택 및 Vcc라인의 저항을 안정적으로 확보한 다음, HLR 영역의 저항값을 높이기 위한 선택적인 도핑을 실시하기 때문에 버팅콘택 마스크 공정시 오정렬이 발생하더라도 버팅콘택 및 Vcc 라인의 국지적인 저항 증가 현상을 근본적으로 방지할 수 있다. 또한, HLR의 저항값 확보에도 어려움이 없다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.예컨대, 전술한 실시예에서는 네거티브 소오스가 도핑된 폴리실리콘막을 증착하고 이후 HLR 영역에만 포지티브 소오스를 사용하여 카운터 도핑하는 경우를 일례로 들어 설명하였으나, 본 발명은 도펀트를 역으로 사용하는 경우에도 당연히 적용된다.

전술한 본 발명은 버팅콘택 및 Vcc라인의 안정적인 저항값을 확보하여 소자의 신뢰도를 확보하는 효과가 있으며, 종래기술에 비해 도핑 공정을 1회만큼 줄일 수 있어 공정단순화를 통한 원가절감 효과를 기대할 수 있다.

Claims

고부하저항 타입의 에스램 제조방법에 있어서,

액세스 트랜지스터 및 드라이버 트랜지스터가 형성된 기판 상에 층간절연막을 형성하는 단계;

상기 층간절연막을 선택 식각하여 버팅콘택영역을 형성하는 단계;

상기 버팅콘택영역이 형성된 전체 구조 상부에 도핑된 폴리실리콘막을 형성하는 단계;

상기 도핑된 폴리실리콘막의 고부하저항 영역에 선택적으로 카운터 도핑을 실시하는 단계; 및

상기 도핑된 폴리실리콘막을 패터닝하여 고부하저항, 전원공급라인 및 버팅콘택을 정의하는 단계

를 포함하여 이루어진 고부하저항 타입의 에스램 제조방법.
제1항에 있어서,

상기 도핑된 폴리실리콘막을 형성하는 단계에서 상기 도핑된 폴리실리콘막에는 네거티브 소오스가 도핑되며, 상기 카운터 도핑을 실시하는 단계에서 상기 도핑된 폴리실리콘막에 포지티브 소오스가 도핑되는 것을 특징으로 하는 고부하저항 타입의 에스램 제조방법.
제2항에 있어서,

상기 네거티브 소오스는 P(Phosphrous)이며, 상기 포지티브 소오스는 B(Boron) 또는 In(Indium) 것을 특징으로 하는 고부하저항 타입의 에스램 제조방법.
제2항에 있어서,

상기 카운터 도핑을 실시하는 단계에서,

상기 카운터 도핑은 이온주입법 또는 플라즈마 도핑법을 사용하여 실시하는 것을 특징으로 하는 고부하저항 타입의 에스램 제조방법.
제1항에 있어서,

상기 도핑된 폴리실리콘막을 형성하는 단계에서,

상기 도핑된 폴리실리콘막의 두께는 500∼1500Å인 것을 특징으로 하는 고부하저항 타입의 에스램 제조방법.
제1항에 있어서,

상기 도핑된 폴리실리콘막을 형성하는 단계에서,

상기 도핑된 폴리실리콘막은 SiH₄가스 및 N₂가스를 증착가스로 사용하여 형성하는 것을 특징으로 하는 고부하저항 타입의 에스램 제조방법.
제6항에 있어서,

상기 도핑된 폴리실리콘막을 형성하는 단계에서,

상기 도핑된 폴리실리콘막은 500∼800℃의 증착온도와 100∼500mTorr의 증착압력 조건을 사용하여 형성하는 것을 특징으로 하는 고부하저항 타입의 에스램 제조방법.