TW465050B - Method for fabricating resistive load static random access memory device - Google Patents

Description

A7 B7 4 6 5 0 5 0 五、發明說明（） 1 發明領域 本發明有關一種半導體記億裝置，待別是有闊製造一 種能提供電阻性負載而不會有局部電阻變化之電阻性負 載之靜態隨機存取記億體的方法。 發明背景 半導體記憶體有兩種，非揮發性與揮發性。揮發性随 機存取記億體（R A Μ )有兩種，靜態與動態。動態隨機存 取記憶體（D R A Μ )廣泛地使用作為主要記億體，而靜態隨 機存取記億體（S R A Η )則通常用來作為快取（c a c h e )記億 體。 如同所知道的，靜態隨機存取記億體内的記億胞條呈 行舆列排列成一矩陣的形式，目前有若干型式的記億胞 ，例如一具有電阻性負載之6電晶體記憶胞，具電阻性 負載之4電晶體記億胞，以及具有T FT負載·之4電晶體 記億胞等等。 饋參考第1A圔至第1C圖，描逑製作一傳統電阻性負載 之S K A Μ的順序步驟簡圖。 — 如第1Α圖所示，一笔置隔離層10形成在一基板16上， 然後提供驅動器及存取1電晶體，之後，在基板16上沈積 一氣化物層12作為隔離，並且锗由選擇性地蝕刻氧化物 層1 2提供一邊界/接觸（或者節點接觸）區域1 3。圔號1 1説 明一摻雜的多晶矽層，其包括驅動器的閘極以及存取電 晶體。 參考第1 Β圖，一未摻雜的多晶矽層1 4沈積在第1 Α圖所 示裝置的表面，其厚度約為8 0 0埃，然後，為了使層1 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----^---------_么-----r---訂---------線 <請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 4 0 5 0 5 〇 A7 B7 五、發明說明（） 2 具有大約數十GQ的阻抗，經由全面性離子植入的方式 在未攙雜的多晶砂層14加入砷離子（As) ^ 請參考第1C圖，接下來在多晶矽層14上形成一光胆圖 案15覆篕一高負載霄阻的區域，藉由使用光阻圔案15作 為離子植入的遮罩，進行Vcc離子植入，為vcc線及邊界 接觸區域減少多晶矽層Η之一區域的阻抗。然後，製作 多晶矽層14圖案以提供Vcc線，邊界接觸以及高負載電阻 e 此時，在未摻雜的多晶矽層沈積之後為其進行全面性 的離子植入使其具有高電阻時.，進行一選擇地離子植入 以減少V c c線與邊界接觸之區域的電阻。 然而，當邊界接觸的遮罩製程没有對準時，多晶矽層 i 4便具有差異電阻。 第2圖顯示在掃描式電子顯微鏡（SEM)下'邊界接觸的 影像，如圖所示，由於邊界接觸是一對，當邊界接觸的 遮罩製程没有對準時，邊界接觸的二鶴底部A舆B (見 第1A圔）便産生不同的寬度，在這種情況下，多~晶矽靥 14在邊界接觸13底部的，厚度C與D(見第1C圖）是不同的 ,因此多晶矽層1 4在V (； c離子植入之後具有差異電阻， 要藉由改善邊界接觸的遮罩製程來解決上述之電阻差異 是非常困難的。/ _昍目的逛概沭 根據本發明之一目的在於提供一種用於製造電阻性負 載之靜態隨機存取記億體的方法，能夠提供一電阻負載 -4 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · ^-----r---訂---------線. 經濟部智慧財產局員工消費合作社印製 4 6 5 Ο 5 Α7 _Β7__ 五、發明說明（） 3 而不會有局部電阻變化β 根據本發明的一觀點，提供一種用於製造電阻性負載 之靜態隨機存取記憶體的方法，包括下列步驟：a )形成 一隔離層於一半導體基板上，該半導體基板具有驅動器 及存取電晶體；b)選擇性地蝕刻該隔離層以提供一邊界 接觸區域；c)形成一摻雜之多晶矽層於上逑形成之結構 ;d )選擇性地反向摻雜該摻雜的多晶矽層；以及e )製作 該摻雜的多晶矽層的圖案，提供一電源供應線，一邊界 接觸，以及一高負載電阻。 圖忒簡Μ説明 對於熟習本技藝之人士而言，從以下所作的詳細敘述 配合伴隨的圖式，本發明將能夠更清楚地被瞭解，其上 逑及其他目的及優點將會變得更明顯，其中： 第1Α圖至第1C圖描述用於製造一傳統電阻性負載之 SRAM的歩驟； (請先閱讀背面之注意事項再填寫本頁) 濁 As 接 界- 邊1 示 顯 像 圖 鏡 微 顯 子 電 式 描 掃 - 為 圖 2 第及 以 經濟部智慧財產局員工消費合作杜印製 造 製 於 用 例 施 實1 明 發 本 據 。 根驟 一ΛΠ:.:步明 顯的説 圖AH細 3CSR1 第之^ 至載例 圖負偷 3 性奮 第阻佳 電較

造 製 於 用 例 施 實1 明 發 本 據 〇 根驟 示步 顯的 kAH ,c R 3 s 第之 至載 圖負 3A性 第阻 1FI ，積 上沈 6 . 2 上 6 板 2 基板 一 基 在在 成 ， 形後 20之 靥 ， 離體 隔晶 置電 裝取 1 存 ，及 圖器 3 動 第驅 閲供 參提 諳.後 然 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 4 6 5 0 5 〇 A7 B7 五、發明說明（） 4 一氧化物層2 2作為隔離，並且藉由選擇性地蝕刻氧化物 層2 2提供邊界接觸區域2 3。圖號2 1説明一摻雜的多晶矽 層，其包括驅動器的閘極以及存取電晶體。 請參閲第3B圔，一摻雜的多晶矽層24沈積在第3A圔所 示之裝置上，其厚度約為800埃，為了提供Vcc線與邊界 接觸需要的低電阻，大約為10Ω, —負摻雜物，例如磷 (P 3 1),用來摻雜至多晶矽，例如，在攝氏5 0 0 - 8 0 ϋ度， 壓力100〜500mToi'r，使用SiH4舆氮氣作為沈積氣體， 負摻雜穆雜至多晶矽的厚度約為5Q0〜15G0埃。 請參者第3C圖，經由遮罩製程，一光阻圖案25曝光一 高負載電阻的區域形成於多晶矽層2 '4上，假使是使用負 光阻圖案，則可以使用傳統的V c c離子植入遮罩。之後 ，以一正來源例如硼或者絪，進行反向摻雜（counterdoping), 藉由光 阻圔案 25提供高.電 阻給曝·光的 高負載 電阻區域，在這個反向摻雜中，可以使用離子植入或者 電漿接雜的技術。藉由調整正摻雜的量，高負載電阻區 域可以有1 0 G Ω的阻抗，然後，摻雜的多晶矽層4 4定義 圔案提供Vcc線，邊界_觸以及高負載電阻。 ，根據本發明，沈積一1摻雜之多晶矽層使邊界接觸與Vcc 線獲得一恆定的阻抗，然後進行選擇性地反向摻雜製程 以増加高負載電/阻區域的電阻，因此，即使是邊界接觸 的遮罩製程沒有對準時，邊界接觸與Vcc線的區域也可以 避免阻抗變化。 根據本發明的較:佳實施例，在一摻雑負來源的多晶矽 -6 - 本紙張尺度適用中國國家標準（CMS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -----:.!1 訂--------線. 經濟部智慧財產局員工消費合作社印製 4.6 50 5 〇 A7 _B7五、發明說明（） 5 離物施如 源雜實離 來摻佳背。 正用較會疇 一使干不範 雜地若而及 摻向於成神 向反‘對完精 反可相以的 ，這已予明 後 ，明可發明 之後發化本說 積然本變之之 沈，雖及逑號 層域 飾所符 區 的 阻 電 戟 ΤΠΟΓ 負 高 至 子 修中 他圍 其範 但利 ，專 逑請 描申 而文 例下

ο HX 4 經濟部智慧財產局員工消費合作社印製 裝撥氣邊未光基裝摻氣邊未光基 層 層矽 離晶 隔多 置雜 層 '域矽 區晶 層觸多 物接雜 化界摻 案 圖 阻 層 層砂 離晶 隔多 板置雜 層 域矽 區畢、 層觸多案 物接雜圖 化界摻阻板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - — — [ — — —— — LI — — -. π-ιι — l·- * - (請先閱讀背面之注意事項再填寫本頁) 訂---------線·

Claims (1)

1. 46505 0 六、申請專利範圍 第891 12882號「用於製造電阻性負載之靜態隨機存取記憶體 裝置的方法」專利案 （90年8月修正） Λ申請專利範圍 1. ~種用於製造電阻性負載之靜態隨機存取記憶體裝置之 方法，包括下列步驟： a) 形成一隔離層於一半導體基板上’該半導體基板具 有驅動器及存取電晶體； b) 選擇性地蝕刻該隔離層以提供一邊界接觸區域； c) 形成一摻雜之多晶矽層於上述形成之結構上； d) 選擇性地反向摻雜該摻雜的多晶矽層；以及 e) 製作該摻雜的多晶矽層的圖案，提供—電源洪應線’ —邊界接觸，以及一高負載電阻° 2. 如申請專利範圍第1項之方法*其中在步驟c中該多晶 矽層的摻雜物是負來源，而在步驟d中反向摻雜的摻雜 物是正來源。 3. 如申請專利範圍第2項之方法，其中該負來源爲磷（？）離 子，而該正來源爲硼（B)或者銦（In)離子。 4. 如申請專利範圍第2項之方法，其中在步驟d進行反向 摻雜係使用離子植入或者電漿摻雜方法。 5. 如申請專利範圍第1項之方法，其中該摻雜的多晶矽層 的厚度爲500〜1 500埃。 6. 如申請專利範圍第2項之方法，其中該負來源摻雜物係 使用SiH4與氮氣作爲沈積氣體而摻雜。 7. 如申請專利範圍第6項之方法，其中摻雜該負來源摻雜 物係在攝氏500〜800度，壓力100〜500mTorr的情況下。