KR100317761B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100317761B1
KR100317761B1 KR1020010025936A KR20010025936A KR100317761B1 KR 100317761 B1 KR100317761 B1 KR 100317761B1 KR 1020010025936 A KR1020010025936 A KR 1020010025936A KR 20010025936 A KR20010025936 A KR 20010025936A KR 100317761 B1 KR100317761 B1 KR 100317761B1
Authority
KR
South Korea
Prior art keywords
input
output
internal circuit
data
control signal
Prior art date
Application number
KR1020010025936A
Other languages
English (en)
Inventor
모리가오리
이노우에가즈나리
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Application granted granted Critical
Publication of KR100317761B1 publication Critical patent/KR100317761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

외부에서 보았을 경우의 입출력 패드의 배치를 제어 신호에 의해 경상(鏡像) 대칭으로 반전하는 것이 가능한 반도체 장치를 제공한다.
반도체 집적 회로 장치(1000)는, 입출력 패드(200a∼200f)를 매개로 외부로부터 인가되는 신호를 일단 레지스터(202a∼202f)에서 래치한다. 레지스터(202a∼202f)로부터 출력되는 신호는, 전환 회로(210)를 매개로 내부 회로(220)로 제공된다. 전환 회로(210)는 신호(MIRROR-EN)로 제어되어 내부 회로로 제공하는 신호와 입출력 패드의 대응 관계를 경상 대칭으로 반전시킨다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 외부에서 보았을 경우의 입출력 핀 배치를 경상(鏡像) 대칭으로 반전하는 기능을 갖는 반도체 장치의 구성에 관한 것이다.
종래, 반도체 장치는, 보오드상에 실장했을 때, 각 칩에 대한 임피던스의 매칭 등을 위해 스텁(stub) 배선을 설치할 필요가 없기 때문에 정밴드 제품과 역밴드 제품을 별도로 제조하는 일이 많다.
도 9는 이와 같이 하여 정밴드 제품(100)과 역밴드 제품(101)을 보오드(10)의 전면(前面)과 배면(背面)에서 대향시켜 실장한 경우의 구성을 도시하는 개념도이다.
이와 같은 구성으로 하는 것으로, 상기 두개의 칩에 대한 배선 길이를 같게 할 수 있을 뿐만 아니라, 배선 길이 자체를 줄일 수 있고, 링잉(ringing)의 제어나 실장 면적의 축소를 도모하는 것이 가능하게 된다.
도 10은, 이와 같은 정밴드 제품(100)과 역밴드 제품(101)의 패키지의 핀 배치를 도시하는 도면이다.
정밴드 제품(100)에서, 패키지의 우반면에 배치되어 있는 검게 칠해진 입출력 핀은, 역밴드 제품(101)에서는 중심선에 대해 각각 경상 대칭 위치의 좌반면에 배치되는 구조로 되어 있다.
그러나, 상술한 바와 같이 정밴드 제품 및 역밴드 제품을 별도로 제조하는 것은, 칩에 대한 어셈블리 비용이나 시험 비용의 점에서 이하와 같은 문제점이 있었다.
즉, 먼저 패키지가 소위 QFP(Quad Flat Package)인 경우, 패키지의 핀에 대한 밴드 공정에 있어서는, 정밴드 제품과 역밴드 제품에 대해 각각 핀을 굽히는 방향을 바꾸는 것만으로 된다.
이 때문에, 정밴드 제품(100)과 역밴드 제품(101)을 각각 제조하는 것은, 어셈블리 비용에 크게 영향을 미치는 것은 아니다.
그러나, 정밴드 제품과 역밴드 제품에서는, 그 배선 상태가 다르기 때문에, 시험 공정에서는 밴드 방향에 따라 다른 시험 보오드를 사용할 필요가 있다. 즉, 작성할 시험 보오드 매수가 증가하고, 결과로서 시험 비용이 증대해 버린다.
다음에, 패키지가, 소위 BGA(Ball Grid Array) 패키지 등일 경우, 정확하게는 패키지의 핀 밴드 공정으로 이루어지는 것은 존재하지 않지만, 편의상 이하의 설명에서는 QFP일 경우에 대응하여 결국 정밴드 제품 및 역밴드 제품이라 부르는 것으로 한다.
도 11은 BGA 패키지의 실장의 구성을 도시하는 개념도이다.
BGA 패키지는 반도체 소자(801)와 패키지 기판(802), 땜납 볼 단자(804)를 구비하고 있다.
패키지 기판(802)상에 반도체 소자(801)가 설치되어 있다. 패키지 기판(802) 아래에 땜납 볼 단자(804)가 설치되어 있다. 반도체 소자(801)와 땜납 볼(804)은 도전 접속되어 있다.
실장될 때에는, 예를 들어 폴리이미드 등의 유기 재료의 테잎 위에 동(Cu)의 배선을 실시한 테잎 캐리어(810)와 땜납 볼이 용착된다.
BGA 패키지는, 상술한 바와 같은 구성이기 때문에, 역밴드 제품의 제조는, 예를 들어 폴리이미드 테잎 위의 배선 패턴(Trace pattern)을 바꿈으로써 실현하는 것이 가능하다. 따라서, 이 때 시험 비용 자체는 밴드 방향에는 의존하지 않게 된다.
한편으로, 어셈블리 비용에 대해서는, 상술한 바와 같이, 종래는 BGA 패키지에서 역밴드 제품을 제조하는 것은, 배선 패턴을 변경하는 것과 등가(等價)이기 때문에 폴리이미드 테잎을 다층 구조로 하는 것이 필요로 되는 등 어셈블리 비용의 상승을 초래한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로, 그 목적은 시험 비용 및 어셈블리 비용의 상승을 억제하면서, 외부에서 보았을 경우의 입출력 핀 배치를 경상 대칭으로 반전하는 기능을 갖는 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 실시 형태의 반도체 집적 회로 장치(1000)의 구성을 도시하는 개략 블록도.
도 2는 반도체 집적 회로 장치(1000)를 QFP에 어셈블리했을 경우의 핀 배치를 나타내는 도면으로, a는 정밴드 제품일 경우, b는 역밴드 제품일 경우의 핀 배치를 나타내는 개념도.
도 3은 도 1에 도시한 반도체 집적 회로 장치의 전환 회로(210)의 구성을 보다 상세히 도시하는 개략 블록도.
도 4는 도 1에 도시한 레지스터(202a)의 구성을 도시하는 회로도.
도 5는 도 3에 도시한 멀티플렉서(300)의 구성을 도시하는 회로도.
도 6은 BGA 패키지에 의한 어셈블리의 구성을 도시하는 단면도.
도 7은 반도체 집적 회로 장치(1000)를 BGA 패키지에 어셈블리했을 경우의 정밴드 제품의 핀 배치를 나타내는 도면.
도 8은 반도체 집적 회로 장치(1000)를 BGA 패키지에 어셈블리했을 때의 역밴드 제품의 핀 배치를 나타내는 도면.
도 9는 정밴드 제품 및 역밴드 제품을 보오드에 실장했을 경우의 구성을 나타내는 개념도.
도 10은 종래의 QFP 패키지의 핀 배치를 도시하는 도면으로, a는 정밴드 제품의, b는 역밴드 제품의 핀 배치를 각각 도시하는 도면.
도 11은 BGA 패키지에 의한 어셈블리의 구성을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 정밴드 제품
101 : 역밴드 제품
200a∼200f : 입출력 패드
202a∼202f : 레지스터
210 : 전환 회로
220 : 내부 회로
230 : 모드 전환 입출력 패드
1000 : 반도체 집적 회로 장치
본 발명에 따른 반도체 장치는, 반도체 집적 회로 장치가 탑재된 기판과, 기판을 유지하고, 또 반도체 집적 회로 장치에 각각 도전 접속하여 외부와의 사이에서 입출력 데이타 및 제어 신호의 수수(授受)를 행하는 복수의 입출력 단자를 갖는 기판 유지 부재를 구비하고, 반도체 집적 회로 장치는 외부로부터 제공되는 데이타를 받아 제어 신호에 따라 소정의 연산 처리를 행하여 연산 처리 결과에 대응하는 데이타를 출력하는 내부 회로와, 내부 회로로 제공하는 데이타의 입력, 제어 신호의 입력 및 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제1 입출력 패드, 복수개의 제1 입출력 패드의 각각에 대응하여 설치되고, 또 내부 회로로 제공되는 데이타의 입력, 제어 신호의 입력 및 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제2 입출력 패드, 외부로부터의 전환 제어 신호에 따라 제1 입출력 패드와 내부 회로 사이의 접속의 대응 관계와, 대응하는 제2 입출력 패드와 내부 회로 사이의 접속의 대응 관계를 교체하는 전환 수단 및, 전환 제어 신호를 받는 제3 입출력 패드를 포함하고, 복수의 입출력단자는 각각 대응하는 제1 입출력 패드, 제2 입출력 패드 및 제3 입출력 패드 중 어느 하나와 도전 접속하고, 복수의 입출력 단자 중, 제1 입출력 패드에 대응하는 입출력 단자와, 제2 입출력 패드에 대응하는 입출력 단자는, 기판 유지 부재의 중심선에 대해 좌우 대칭 위치에 배치되고, 제3 입출력 패드에 대응하는 입출력 단자는 비대칭 위치에 배치된다.
또한 본 발명에 따른 반도체 장치는, 청구항 1 기재의 반도체 장치의 구성에 있어서, 반도체 집적 회로 장치는 제1 및 제2 입출력 패드에 따라 각각 배치되고, 외부로부터 제공되는 클록 신호에 동기하여 외부로부터 제공되는 데이타 및 제어 신호를 유지하는 복수의 유지 수단을 더 포함하며, 복수의 유지 수단은 대응하는 제1 및 제2 입출력 패드와 내부 회로 사이에 배치된다.
<실시예>
도 1은 본 발명의 실시 형태의 반도체 장치에 탑재되는 반도체 기판상에 형성된 반도체 집적 회로 장치(1000)의 구성을 도시하는 개략 블록도이다.
반도체 집적 회로 장치(1000)는 외부로부터의 입력 데이타 또는 제어 신호를 받는 입출력 패드(200a∼200f)와, 외부로부터의 전환 제어 신호(MIRROR-EN)를 받는 입출력 버퍼(230), 각 입출력 패드(200a∼200f)에 대응하여 설치되고, 외부로부터 제공되는 클록 신호에 따라 반도체 집적 회로 장치(1000)중에서 발생되는 클록 신호(T, /T)에 따라 대응하는 입출력 패드에 주어지는 데이타를 유지하는 레지스터(202a∼202f), 레지스터(202a∼202f)로부터의 신호를 받아 외부로부터 제공되는 전환 제어 신호(MIRROR-EN)에 따라 출력처를 전환하는 전환 회로(210), 전환 회로(210)로부터의 신호를 받아 소정의 연산 처리를 행하여 외부로 출력하는 내부 회로(220)를 포함한다.
여기서, 입출력 패드(200a)로부터 제공되는 신호(SA)는, MIRROR-EN이 불활성 상태(예를 들어, “L”레벨)일 경우는, 전환 회로(210)로부터 신호(SAB)로서 출력되어 내부 회로(220)로 제공되고, 입출력 패드(200b)로 외부로부터 제공되는 신호(SB)는 전환 회로(210)에서는 신호(SBA)로서 내부 회로로 제공되는 것으로 한다.
마찬가지로 하여, 신호(MIRROR-EN)가 불활성 상태에서는, 입출력 패드(200c)로 제공되는 신호(SC)는 전환 회로(210)로부터 신호(SCD)로서 내부 회로로 제공되고, 입출력 패드(200d)로부터 주어지는 신호(SD)는 신호(SDC)로서 내부 회로로 제공되는 것으로 한다.
모두 마찬가지로 하여, 신호(MIRROR-EN)가 불활성 상태에서는, 입출력 패드(200e)로 제공되는 신호(SE)는 전환 회로(210)로부터 신호(SEF)로서 내부 회로로 제공되고, 입출력 패드(200f)로 제공되는 신호(SF)는 전환 회로(210)에서는 신호(SFE)로서 내부 회로(220)로 제공되는 것으로 한다.
이에 대해서, 신호(MIRROR-EN)가 활성 상태에 있어서는, 입출력 패드(200a)로 제공되는 신호(SA)는 전환 회로(210)로부터 신호(SBA)로서 내부 회로로 제공되고, 입출력 패드(200b)로 제공되는 신호(SB)는 신호(SAB)로서 내부 회로로 제공되는 것으로 한다.
입출력 패드(200c 및 200d)로 제공되는 신호(SC 및 SD)와 함께 입출력패드(200e 및 200f)로 각각 제공되는 신호(SE 및 SF)에 대해서도 신호(MIRROR-EN)가 활성 상태일 경우는, 불활성 상태일 경우와는 상호 관계를 교체시킨 상태에서 내부 회로(220)로 제공되는 것으로 한다.
즉, 도 1에 도시한 반도체 집적 회로 장치(1000)에 있어서는, 신호(MIRRO-EN)에 따라 대응하는 입출력 패드인 200a와 200b, 200c와 200d, 200e와 200f 등의 각각에 대해서 외부로부터 제공되는 데이타가 내부 회로(220)에 대해서 교체되어 제공되는 구성으로 되어 있다.
도 2는 도 1에 도시한 반도체 집적 회로 장치(1000)를, 패키지로서 QFP에 실장했을 경우의 패키지의 핀 배치의 일례를 도시하는 도면으로, a는 정밴드 제품(100)에 대응하는 핀 배치의 일례를 도시하며, b는 역밴드 제품(101)에 대응하는 핀 배치의 일례를 도시하는 도면이다.
도 2의 a에 있어서, 핀(1002)에는, 도 1에서 도시한 신호(MIRROR-EN)가 제공되고, b에 있어서는 핀(1004)에 대해 신호(MIRRO-EN)가 제공되는 구성으로 되어 있는 것으로 한다.
따라서, 도 2에 도시한 바와 같은 정밴드 제품(100) 및 역밴드 제품(101)를, 도 9에 도시하는 바와 같이 보오드(10)에 대해 실장하면, 핀(1002, 1004)은, 보오드(10)를 사이에 두고 조금 대향하는 배치로 되어 있게 된다.
이 핀(1002, 1004)으로 제공되는 신호 레벨을 각각 반전시키는 것으로, 기본적으로 마찬가지로 어셈블리된 반도체 장치를 정밴드 제품(100)으로서도 역밴드 제품(101)으로서도 이용하는 것이 가능하게 된다.
도 3은, 도 1에 도시한 구성중, 입출력 패드(200a와 200b), 신호(MIRROR-EN)를 받는 입출력 패드(230)와 함께 입출력 패드(200a와 200b)에 각각 대응하는 레지스터(202a, 202b), 전환 회로(210)중에 존재하는 멀티플렉서(300, 320)의 구성을 골라 도시하는 개략 블록도이다.
즉, 멀티플렉서(300 및 302)는, 전환 회로(210)중에 포함되어 있는 것으로 한다.
멀티플렉서(300)는, 입출력 패드(200a)를 매개로 외부로부터 제공되어 (SA)를 받는 레지스터(202a)로부터의 출력 신호와, 입출력 패드(200b)를 매개로 제공되는 신호(SB)를 받는 레지스터(202b)로부터의 출력 신호를 받아, 신호(MIRROR-EN)가 활성 상태에서는 신호(SA)를, 불활성 상태에서는 신호(SB)를 출력하는 것으로 한다.
한편, 멀티플렉서(302)는, 입출력 패드(200a)를 매개로 제공되는 신호(SA)를 받는 레지스터(202a)의 출력 신호와, 입출력 패드(200b)를 매개로 제공되는 신호(SB)를 받는 레지스터(202b)의 출력 신호를 받아, 신호(MIRROR-EN)가 활성 상태에서는 신호(SB)를, 불활성 상태에서는 신호(SA)를 각각 출력하는 것으로 한다.
따라서, 멀티플렉서(300)로부터 출력되는 신호를 신호(SAB)로 하고, 멀티플렉서(302)로부터 출력되는 신호를 신호(SBA)로 하여 내부 회로(220)로 제공함으로써, 신호(MIRROR-EN)에 따라 이들 신호를 전환해 내부 회로(220)로 제공하는 것이 가능하게 된다.
도 4는, 도 1에 도시한 레지스터(202a)의 구성의 일례를 도시하는 회로도이다.
레지스터(202b∼202f)도 이 레지스터(202a)와 동일한 구성을 갖는 것으로 한다.
레지스터(202a)는, 외부로부터 제공되는 신호(SA)를 받는 노드(P1)와 노드(P2) 사이에 접속되고, 그 게이트 전위가 신호(/T)에 의해 제어되는 N채널 MOS 트랜지스터(2022)와, 노드(P2)와 노드(P3) 사이에 접속되는 서로 직렬 접속된 인버터(2024, 2026), 인버터(2024, 2026)와 병렬로 노드(P2)와 노드(P3) 사이에 접속되고, 게이트 전위가 신호(T)에 의해 제어되는 N채널 MOS 트랜지스터(2028), 노드(P3)와 노드(P4) 사이에 접속되고, 게이트 전위가 신호(T)에 의해 제어되는 N채널 MOS 트랜지스터(2030), 노드(P4)와 노드(P5) 사이에 접속되고, 서로 직렬로 접속된 인버터(2032, 2034), 인버터(2032, 2034)에 병렬로 노드(P4)와 노드(P5) 사이에 접속되고, 게이트 전위가 신호(/T)에 의해 제어되는 N채널 MOS 트랜지스터(2036)를 포함한다. 노드(P5)가 전환 회로(210)와 접속하고 있다.
레지스터(202a)는, 이상과 같은 구성으로 되어 있기 때문에, 신호(/T)가 활성 상태(“H”레벨, 신호(T)는 불활성 레벨)에 있는 기간에, 외부로부터 신호(SA)를 받아 들이고, 신호(/T)가 불활성 상태로 되며, 신호(/T)가 반전한 신호인 신호(T)가 활성 상태로 되는 것에 따라 인버터(2024, 2026) 및 트랜지스터(2028)에 의해 구성되는 래치 회로에 신호(SA)의 레벨을 유지한다. 이어서, 신호(/T)가 다시 활성 상태로 되는 것에 따라 이 신호 레벨이 인버터(2032, 2034) 및 트랜지스터(2036)에 의해 구성되는 래치 회로에 유지되어 전환 회로(210)에 대해출력되게 된다.
도 5는, 도 3에 도시한 멀티플렉서(300)의 구성을 도시하는 회로도이다.
멀티플렉서(302)의 구성도, 그 접속되는 신호의 접속 관계가 다른 점을 빼고 기본적으로 멀티플렉서(300)의 구성과 마찬가지이다.
멀티플렉서(300)는, 레지스터(202a)로부터 출력되는 신호(SA)를 받는 노드(Q1)와 선택된 신호중 어느 하나를 출력하는 노드(Q3) 사이에 접속되고, 게이트 전위가 신호(MIRROR-EN)에 의해 제어되는 N채널 MOS 트랜지스터(3002)와, 신호(MIRROR-EN)를 받아, 반전하여 출력하는 인버터(3004) 및, 레지스터(202b)로부터 출력되는 신호(SB)를 받는 노드(Q2)와 노드(Q3) 사이에 접속되고, 게이트 전위가 인버터(3004)의 출력에 의해 제어되는 N채널 MOS 트랜지스터(3006)를 포함한다.
따라서, 신호(MIRROR-EN)가 활성 상태(“H”레벨)에 있는 사이는, 노드(Q1)로 제공되는 신호(SA)가 노드(Q3)로 출력되게 된다.
한편, 신호(MIRROR-EN)가 불활성 상태에서는 노드(Q2)로 제공되는 신호(SD)가 노드(Q3)로부터 출력되는 것으로 된다.
도 6은, 도 1에 도시한 반도체 집적 회로 장치(1000)가 탑재되는 반도체 기판(1010)을, 도 11에 도시한 종래예와 마찬가지로 하여 BGA 패키지 기판(1020)을 이용해 테잎 케리어(810)상에 실장할 경우의 구성을 도시하는 도면이다.
패키지 기판(1020)은, 도 11의 종래예와 마찬가지로, 반도체 장치(1000)의 입출력 패드(200a∼200f 및 230)를 테잎 케리어(810)를 매개로 도전 접속된 땜납 볼(1040)을 구비하고 있다.
도 7은, 도 1에 도시한 반도체 집적 회로 장치(1000)를 도 11에 도시한 바와 같은 BGA 패키지에 어셈블리했을 경우의 핀 배치의 일례를 도시하는 도면이고, 도 8은 도 7에 도시한 BGA 패키지에 대해 신호(MIRROR-EN)를 활성 상태로 하는 것으로, 좌우 반전한 핀 배치로 했을 경우를 도시하는 도면이다.
도 7 및 도 8에 있어서는, 반도체 집적 회로 장치(1000)가, 예를 들어 화상 처리를 행하는 반도체 집적 회로 장치일 경우를 나타내고 있다.
도 7 및 도 8을 참조하여, 도 7에 있어서는 신호(MIRROR-EN)가 불활성 상태에 있기 때문에, 예를 들어 외부로부터 제공되는 화상 신호중 신호 P-R[0]∼신호 P-R[4]를 받는 입출력 핀은, 우반면에 존재하고, 신호 P-R[5]∼신호 P-R[9]를 받는 입출력 핀은 좌반면에 존재하는 구성으로 되어 있다.
이에 대해, 도 8에 있어서는, 신호(MIRROR-EN)가 활성 상태로 되고, 반도체 집적 회로 장치(1000)에서의 패드 등 내부 회로로 제공되는 신호와의 대응 관계가 좌우 반전하고 있기 때문에, 신호 P-R[0]∼신호 P-R[4]를 받는 입출력 핀은 좌반면에 배치되고, 신호 P-R[5]∼신호 P-R[9]를 받는 입출력 핀은 우반면에 배치되는 구성으로 되어 있다.
이상 설명한 바와 같은 구성으로 하는 것으로, 신호(MIRROR-EN)의 레벨을 외부로부터 제어하는 것만으로 핀 배치를 경상 대칭으로 반전시키는 것이 가능하고, 정밴드 제품 및 역밴드 제품을 신호(MIRROR-EN)가 제어하는 것만으로 생성하는 것이 가능하게 된다.
게다가, 정/역밴드 제품의 모드 전환용 핀은 좌우 비대칭의 위치에 자리잡고있다. 이 때문에, BGA형의 패키지를 사용할 경우, QFP형과 같이 핀 배치(볼의 배치에 대응)가 완전히 좌우 대칭으로 되지 않았을 때에도 모드 전환용 핀이 좌우 비대칭의 위치에 자리잡기 때문에 정/역밴드 제품을 용이하게 구성할 수 있다는 효과가 있다.
또한, 모드 전환을 행하기 위한 전환 회로(210)가, 외부로부터 입력되는 신호를 받는 레지스터와 내부 회로 사이에 자리잡는 구성으로 되어 있다. 예를 들어, 내부 회로(220) 중에는, 전환 회로(10)로부터 출력되는 신호를 받아 유지하는 레지스터가 존재하고, 외부로부터의 신호는, 소위 파이프라인으로서 전달되게 된다.
따라서, 이와 같은 외부 입력을 직접 받는 제1 레지스터와 내부 회로(220) 중에 존재하는 제2 레지스터 사이에 전환 회로(210)가 존재하는 구성으로 되어 있기 때문에, 외부로부터의 신호를 일단 제1 레지스터로 래치하면서 모드 전환이 행하여지는 구성으로 되어 있다.
요컨대, 디바이스로의 신호 입력시의 셋업/홀드 타임이 패키지의 모드(정밴드 또는 역밴드의 모드)에 의해 변화하지 않게 된다. 이 경우, 제1 레지스트를 일단 매개로 하고 있지 않으면, 패드로부터 칩 내부로 끌려가는 배선의 길이에 의해 셋업/홀드 타임은 변화하는 것이 되고, 정밴드 제품으로서 사용하는가 역밴드 제품으로 사용하는가에 의해 제품의 명세가 변화해 버리는 것을 방지하는 것이 가능하다.
본 발명에 의한 반도체 장치는, 외부로부터 제공되는 전환 제어 신호에 따라 기판 지지 부재의 입출력 단자가 좌우 대칭으로 반전되는 구성으로 되어 있기 때문에, 외부로부터 제공되는 신호만으로 정밴드 제품 및 역밴드 제품을 구성하는 것이 가능하다.
또한, 본 발명에 의한 반도체 장치는, 내부 회로와 입출력 패드에 대응하여 설치되어 있는 유지 수단 사이에 전환 회로(210)가 접지되는 구성으로 되어 있기 때문에, 정밴드 또는 역밴드에 대응하여 패드의 기능을 반전시켰을 경우에도 동작 속도가 열화해 버리는 일은 없다.

Claims (3)

  1. 반도체 장치에 있어서,
    반도체 집적 회로 장치가 탑재된 기판과,
    상기 기판을 유지하고, 또 상기 반도체 집적 회로 장치에 각각이 도전 접속되어 외부와의 사이에서 입출력 데이타 및 제어 신호의 수수(授受)를 행하는 복수의 입출력 단자를 갖는 기판 유지 부재를 구비하며,
    상기 반도체 집적 회로 장치는,
    외부로부터 제공되는 데이타를 받아 상기 제어 신호에 따라 소정의 연산 처리를 행하여 연산 처리 결과에 대응하는 데이타를 출력하는 내부 회로와,
    상기 내부 회로에 제공되는 데이타의 입력, 상기 제어 신호의 입력 및 상기 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제1 입출력 패드,
    상기 복수개의 제1 입출력 패드의 각각에 대응하여 설치되고, 또 상기 내부 회로에 제공되는 데이타의 입력, 상기 제어 신호의 입력 및 상기 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제2 입출력 패드,
    외부로부터의 전환 제어 신호에 따라 상기 제1 입출력 패드와 상기 내부 회로 사이의 접속의 대응 관계와, 대응하는 제2 입출력 패드와 상기 내부 회로 사이의 접속의 대응 관계를 교체하는 전환 수단, 및
    상기 전환 제어 신호를 받는 단지 하나의 제3 입출력 패드
    를 포함하고,
    상기 복수의 입출력 단자는, 각각 대응하는 상기 제1 입출력 패드, 제2 입출력 패드 및 제3 입출력 패드 중 어느 하나와 도전 접속하고,
    상기 복수의 입출력 단자 중, 상기 제1 입출력 패드에 대응하는 입출력 단자와 상기 제2 입출력 패드에 대응하는 입출력 단자는 상기 기판 유지 부재의 중심선에 대해서 좌우 대칭 위치에 배치되고, 상기 제3 입출력 패드에 대응하는 입출력 단자는 비대칭 위치에 배치되며,
    상기 반도체 집적 회로 장치는,
    상기 제1 및 제2 입출력 패드에 따라 각각 배치되고, 외부로부터 제공되는 클록 신호에 동기하여 외부로부터 제공되는 데이타 및 제어 신호를 유지하는 복수의 유지 수단을 더 포함하고,
    상기 복수의 유지 수단은,
    상기 대응하는 제1 및 제2 입출력 패드와, 상기 내부 회로와의 사이에 배치되는 것을 특징으로 하는 반도체 장치.
  2. 반도체 장치에 있어서,
    반도체 집적 회로 장치가 탑재된 기판과,
    상기 기판을 유지하고, 또 상기 반도체 집적 회로 장치에 각각이 도전 접속되어 외부와의 사이에서 입출력 데이타 및 제어 신호의 수수(授受)를 행하는 복수의 입출력 단자를 갖는 기판 유지 부재를 구비하며,
    상기 반도체 집적 회로 장치는,
    외부로부터 제공되는 데이타를 받아 상기 제어 신호에 따라 소정의 연산 처리를 행하여 연산 처리 결과에 대응하는 데이타를 출력하는 내부 회로와,
    상기 내부 회로에 제공되는 데이타의 입력, 상기 제어 신호의 입력 및 상기 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제1 입출력 패드와,
    상기 복수개의 제1 입출력 패드의 각각에 대응하여 설치되고, 또 상기 내부 회로에 제공되는 데이타의 입력, 상기 제어 신호의 입력 및 상기 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제2 입출력 패드와,
    외부로부터의 전환 제어 신호에 따라 상기 제1 입출력 패드와 상기 내부 회로 사이의 접속의 대응 관계와, 대응하는 제2 입출력 패드와 상기 내부 회로 사이의 접속의 대응 관계를 교체하는 전환 수단과,
    상기 제1 및 제2 입출력 패드에 따라 각각 상기 대응하는 제1 및 제2 입출력 패드와 상기 내부 회로와의 사이에 배치되어, 외부에서 주어지는 클럭 신호에 동기하여, 외부로부터 주어지는 데이타 및 제어 신호를 유지하는 복수의 유지 수단과,
    상기 전환 제어 신호를 받는 제3 입출력 패드
    를 포함하되,
    상기 복수의 입출력 단자는, 각각 대응하는 상기 제1 입출력 패드, 제2 입출력 패드 및 제3 입출력 패드 중 어느 하나와 도전 접속하고,
    상기 복수의 입출력 단자 중, 상기 제1 입출력 패드에 대응하는 입출력 단자와 상기 제2 입출력 패드에 대응하는 입출력 단자는 상기 기판 유지 부재의 중심선에 대해서 좌우 대칭 위치에 배치되고, 상기 제3 입출력 패드에 대응하는 입출력 단자는 비대칭 위치에 배치되는 것을 특징으로 하는 반도체 장치.
  3. 반도체 장치를 구비하는 모듈에 있어서,
    상기 반도체 장치는,
    반도체 집적 회로 장치가 탑재된 기판과,
    상기 기판을 유지하고, 또 상기 반도체 집적 회로 장치에 각각이 도전 접속되어 외부와의 사이에서 입출력 데이타 및 제어 신호의 수수(授受)를 행하는 복수의 입출력 단자를 갖는 기판 유지 부재를 구비하며,
    상기 반도체 집적 회로 장치는,
    외부로부터 제공되는 데이타를 받아 상기 제어 신호에 따라 소정의 연산 처리를 행하여 연산 처리 결과에 대응하는 데이타를 출력하는 내부 회로와,
    상기 내부 회로에 제공되는 데이타의 입력, 상기 제어 신호의 입력 및 상기 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제1 입출력 패드,
    상기 복수개의 제1 입출력 패드의 각각에 대응하여 설치되고, 또 상기 내부 회로에 제공되는 데이타의 입력, 상기 제어 신호의 입력 및 상기 내부 회로로부터 출력되는 데이타의 출력 중 어느 하나를 행하는 복수개의 제2 입출력 패드,
    외부로부터의 전환 제어 신호에 따라 상기 제1 입출력 패드와 상기 내부 회로 사이의 접속의 대응 관계와, 대응하는 제2 입출력 패드와 상기 내부 회로 사이의 접속의 대응 관계를 교체하는 전환 수단, 및
    상기 전환 제어 신호를 받는 제3 입출력 패드
    를 포함하고,
    상기 복수의 입출력 단자는, 각각 대응하는 상기 제1 입출력 패드, 제2 입출력 패드 및 제3 입출력 패드 중 어느 하나와 도전 접속하고,
    상기 복수의 입출력 단자 중, 상기 제1 입출력 패드에 대응하는 입출력 단자와 상기 제2 입출력 패드에 대응하는 입출력 단자는 상기 기판 유지 부재의 중심선에 대해서 좌우 대칭 위치에 배치되고, 상기 제3 입출력 패드에 대응하는 입출력 단자는 비대칭 위치에 배치되며,
    상기 2개의 반도체 장치가 하나의 보드의 한 표면과 그 이면에 각각 실장되고, 상기 2개의 반도체 장치의 전환 수단이 각각 상이한 접속 상태가 되도록, 각각의 제3 입출력 패드에 대응하는 입출력 단자에 전환 제어 신호가 주어지는 것을 특징으로 하는 모듈.
KR1020010025936A 1997-04-30 2001-05-11 반도체 장치 KR100317761B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1997-112431 1997-04-30
JP9112431A JPH10303366A (ja) 1997-04-30 1997-04-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059792A Division KR19980079460A (ko) 1997-04-30 1997-11-13 반도체 장치

Publications (1)

Publication Number Publication Date
KR100317761B1 true KR100317761B1 (ko) 2001-12-22

Family

ID=14586476

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970059792A KR19980079460A (ko) 1997-04-30 1997-11-13 반도체 장치
KR1020010025936A KR100317761B1 (ko) 1997-04-30 2001-05-11 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970059792A KR19980079460A (ko) 1997-04-30 1997-11-13 반도체 장치

Country Status (6)

Country Link
US (1) US6127883A (ko)
JP (1) JPH10303366A (ko)
KR (2) KR19980079460A (ko)
CN (1) CN1149676C (ko)
DE (1) DE19756529B4 (ko)
TW (1) TW360998B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904737B2 (ja) * 1998-08-18 2007-04-11 株式会社ルネサステクノロジ 半導体装置及びその製造方法
DE19922186C1 (de) * 1999-05-12 2000-10-19 Siemens Ag IC-Chip
JP2001185680A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置
DE10047147B4 (de) * 2000-09-22 2005-04-07 Infineon Technologies Ag Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung und diese verwendendes Halbleiterschaltungsmodul
US7123729B2 (en) * 2001-10-09 2006-10-17 Thomson Licensing Dual use of an integrated circuit pin and the switching of signals at said pin
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
DE10238812B4 (de) * 2002-08-23 2005-05-25 Infineon Technologies Ag Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
JP5087869B2 (ja) * 2005-08-05 2012-12-05 セイコーエプソン株式会社 基板の両面に実装可能な集積回路装置及び電子機器
JP5087961B2 (ja) * 2005-08-05 2012-12-05 セイコーエプソン株式会社 基板の両面に実装可能な集積回路装置及び電子機器
DE202012004532U1 (de) * 2012-03-08 2013-06-10 Rohde & Schwarz Gmbh & Co. Kg Halbleiterschaltung mit elektrischen Anschlüssen mit mehrfacher Signal- oder Potentialbelegung
CN108874731A (zh) * 2018-07-30 2018-11-23 深圳比特微电子科技有限公司 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器
US20200349984A1 (en) * 2019-05-01 2020-11-05 Western Digital Technologies, Inc. Semiconductor package configuration for reduced via and routing layer requirements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225949A (ja) * 1990-01-31 1991-10-04 Fuji Electric Co Ltd ディスプレイドライバー集積回路
DE4032370A1 (de) * 1990-10-12 1992-04-16 Philips Patentverwaltung Schaltungsanordnung mit wenigstens zwei identischen, integrierten schaltungen oder schaltungsmodulen
US5760643A (en) * 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5808897A (en) * 1996-03-05 1998-09-15 Micron Technology, Inc. Integrated circuit device having interchangeable terminal connection

Also Published As

Publication number Publication date
DE19756529B4 (de) 2005-06-23
DE19756529A1 (de) 1998-11-12
JPH10303366A (ja) 1998-11-13
KR19980079460A (ko) 1998-11-25
CN1198028A (zh) 1998-11-04
CN1149676C (zh) 2004-05-12
US6127883A (en) 2000-10-03
TW360998B (en) 1999-06-11

Similar Documents

Publication Publication Date Title
KR100317761B1 (ko) 반도체 장치
EP1979757B1 (en) An integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
KR20000053444A (ko) 반도체 장치
CN112020213B (zh) 印制电路板及电子设备
KR100300895B1 (ko) 마이크로컴퓨터및멀티칩모듈
JPH04159752A (ja) 半導体集積回路及びその装置
JP3782211B2 (ja) 電子回路装置
JPH1140913A (ja) 階層構造を有するプリント基板
JPH10242282A (ja) 信号配線の配線構造
JPH0349255A (ja) 半導体集積回路の封止方式
JPH0668942A (ja) カードエッジコネクタ
JPH01293647A (ja) 半導体装置
KR100253012B1 (ko) 반도체 메모리 장치
KR100234411B1 (ko) Rs 래치회로
KR20030026534A (ko) 커플링 노이즈를 감소시킬 수 있는 배선 구조
JP3175678B2 (ja) 半導体集積回路装置
JPH10313091A (ja) 半導体装置
JPS6380622A (ja) 半導体集積回路装置
JPH0262118A (ja) ゲート回路
WO2004025315A1 (en) Method and system for integrated circuit information transfer
JPH01259410A (ja) インターロック回路
JPH04340253A (ja) 半導体装置
JPH11297940A (ja) 集積回路
JPH05312919A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee