CN1198028A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1198028A
CN1198028A CN98103640A CN98103640A CN1198028A CN 1198028 A CN1198028 A CN 1198028A CN 98103640 A CN98103640 A CN 98103640A CN 98103640 A CN98103640 A CN 98103640A CN 1198028 A CN1198028 A CN 1198028A
Authority
CN
China
Prior art keywords
input
output
welding zone
signal
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98103640A
Other languages
English (en)
Other versions
CN1149676C (zh
Inventor
森香织
井上一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1198028A publication Critical patent/CN1198028A/zh
Application granted granted Critical
Publication of CN1149676C publication Critical patent/CN1149676C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

提供一种半导体装置,该装置可根据控制信号镜像对称地反转从外部观察时的输入输出管脚配置。半导体集成电路1000将通过输入输出焊区200a～200f从外部输入的信号暂时锁存在寄存器202a～202f中。从寄存器202a～202f输出的信号通过切换电路210输入到内部电路220。切换电路210被信号MIRROR－EN所控制,镜像对称地使输入到内部电路的信号和输入输出焊区之间的对应关系反转。

Description

半导体装置
本发明涉及从外部观察具有反向镜像对称输入输出管脚配置的功能的半导体装置。
迄今为止，由于在电路板上封装半导体装置时不需要为了各芯片的阻抗匹配而设置短的布线，往往分别制造正弯产品和逆弯产品。
图9是表示从电路板10的上面和背面相对地封装这样的正弯品100和逆弯品101的构成示意图。
通过做成这样的结构，不但能使上述两芯片的布线长度相等，而且能减少布线本身长度，还能减少变成环形(ringing)的现象，缩小封装面积。
图10是表示这样的正弯产品和逆弯产品封装管脚配置图。
在正弯产品100中配置在封装右半面的涂黑的输入输出管脚在逆弯产品101中变成相对于中心线分别配置在镜像对称位置的左半面的构造。
但是，分别制造上述正弯产品和逆弯产品这样的做法，从芯片的装配成本和测试成本考虑，存在下述问题。
即，首先在封装是所谓QFP(四方扁平封装)的情况下，在关于封装的管脚的弯曲工序中，对于正弯和逆弯产品来说，只改变各管脚弯曲方向即可。
因此，分别制造正弯产品和逆弯品这样的做法不给装配成本造成大的影响。
可是，由于正弯产品和逆弯产品其布线形状不同，在测试工序中必须使用对应各弯曲方向的不同测试板。即，制成的测试板个数增加，结果增大测试成本。
其次，在所谓BGA(球状网格阵列)封装等情况下，正确地说，不存在封装管脚的弯曲工序，但是为了方便，在以下说明中，与QFP情况相对应，仍然叫作正弯产品和逆弯产品。
图11是表示BGA封装构成的示意图。
BGA封装包括半导体元件801，封装基片802，焊锡球焊区804。
在封装基片802上设置半导体元件801。在封装基片802下面设置焊锡球焊区804。半导体元件801与焊锡球焊区804相互电连接。
封装时，例如，在聚酰亚胺等有机材料带上设置铜(Cu)布线的载带810和焊锡球相互焊接在一起。
由于BGA封装象上述那样来构成，逆弯产品的制造例如可以通过改变聚酰亚胺带上的布线图形(Trace Pattern)来实现。因而，此时测试成本本身不依赖于弯曲方向。
另一方面，关于装配成本，按以上所述，由于过去在BGA封装中制造逆弯产品这一点与变更布线图形等效，故必须将聚酰亚胺带制成多层结构，从而引起装配成本上升。
本发明是为了解决上述问题而提出的，其目的是抑制测试成本和装配成本的上升，同时提供具有将从外部观察时的输入输出管脚配置反转为镜像对称的功能的半导体装置。
本发明的第1方面所述的半导体装置具有装载了半导体集成电路的基片和基片支撑构件，该基片支撑构件具有分别以导电方式连接到半导体集成电路、用来在与外部之间接收或发送输入输出数据和控制信号的多个输入输出端，半导体集成电路包括：内部电路，该电路接收从外部输入的数据，根据控制信号进行规定的运算处理，输出对应于运算处理结果的数据；多个第1输入输出焊区，这些焊区或是进行向内部电路输入数据和输入控制信号或是输出从内部电路输出的数据；多个第2输入输出焊区，这些焊区对应多个第1输入输出的每一个焊区进行设置，而且或是进行向内部电路输入数据和输入控制信号；或是输出从内部电路输出的数据；切换部件，响应由外部来的切换控制信号，转换第1输入输出焊区与内部电路之间连接的对应关系和对应的第2输入输出焊区与内部电路之间连接的对应关系；以及接收切换控制信号的第3输入输出焊区，多个输入输出端分别与对应的第1输入输出焊区，第2输入输出焊区和第3输入输出焊区之一电连接，在多个输入输出端中，对应于第1输入输出焊区的输入输出端和对应于第2输入输出焊区的输入输出端，在相对于基片支撑构件中心线的左右对称位置进行设置，将对应于第3输入输出焊区的输入输出端设置在非对称位置。
本发明的第2方面所述的半导体装置是在本发明的第1方面所述的半导体装置的构成中，半导体集成电路，还包括多个保存部件，以与外部输入的时钟信号同步的方式保存由外部输入的数据和控制信号，该保存部件分别对应于第1和第2输出焊区而设置、该多个保存部件设置在对应的第1和第2输入输出焊区和内部电路之间。
图1是表示本发明实施例的半导体集成电路100的构成的简略方框图。
图2是表示把半导体集成电路装配成QFP情况的管脚配置图，图2(a)和图2(b)是分别表示正弯产品和逆弯产品的管脚配置示意图。
图3是更详细地表示图1所示半导体集成电路切换电路210的构成的简略方框图。
图4是表示图1所示的寄存器202a构成的电路图。
图5是表示图3所示的多路转换器300的构成电路图。
图6是表示怎样将半导体集成电路1000装入BGA封装的剖面图。
图7是表示把半导体集成电路1000装配到BGA封装内时的正弯产品的管脚配置图。
图8是表示把半导体集成电路1000装配到BGA封装内时的逆弯产品的管脚配置图。
图9是表示把正弯产品和逆弯产品封装到电路板上时的构成示意图。
图10是表示过去的QFP封装管脚配置图，图10(a)和图10(b)分别表示正弯产品和逆弯产品的管脚配置图。
图11是表示按照BGA封装的装配构成的截面图。
图1是表示装载在本发明实施例半导体装置上的、在半导体衬底上形成的半导体集成电路1000的结构方框图。
半导体集成电路1000包括：输入输出焊区200a～200f，接收由外部输入的数据或者控制信号；输入输出焊区230，接收外部来的切换控制信号MIRROR-EN；保存数据的寄存器202a～202f，对应各输入输出焊区200a～200f而设置，按照依据外部输入的时钟信号在半导体集成电路器件1000中产生的时钟信号T、/T，保存向对应的输入输出焊区提供的数据；切换电路210，接收来自寄存器202a～202f的信号，按照从外部输入的切换控制信号MIRROR-EN来切换输出目的地；和内部电路220，接收来自切换电路210的信号，进行规定的运算处理并向外部输出。
这里，从输入输出焊区200a输入的信号SA，在MIRROR-EN处于非激活状态(例如“L”电平)时，从切换电路210作为信号SAB输出，输入到内部电路220，从外部输入到输入输出焊区200b的信号SB作为信号SBA从切换电路210输入到内部电路。
同样，在信号MIRROR-EN处于非激活状态时，由输入输出焊区200c输入的信号SC，从切换电路210作为信号SCD输入到内部电路，从输入输出焊区200d来的信号SD，作为信号SDC输入到内部电路。
完全一样，在信号MIRROR-EN处于非激活状态时，提供给输入输出焊区200e的信号SE，作为信号SEF由切换电路210输入到内部电路，提供给输入输出焊区200f的信号SF，作为信号SFE从切换电路210输入到内部电路220。
与此相反，当信号MIRROR-EN处于激活状态时，提供给输入输出焊区200a的信号SA，作为信号SBA，从切换电路210输入到内部电路，提供给输入输出焊区200b的信号SB，作为信号SAB输入到内部电路。
提供给输入焊区200c和200d的信号，以及提供给输入焊区200e和200f的信号SE和SF，在信号MIRROR-EN处于激活状态时，与处于非激活状态时相比交换其相互之间关系之后输入到内部电路220。
即，对于图1所示的半导体集成电路1000，根据信号MIRROR-EN，关于对应的输入输出焊区，即200a和200b、200c和200d、200e和200f等的每一个，把从外部提供的数据以相反的方式输入到对应的内部电路220。
图2是表示把图1所示的半导体集成电路1000封装成QFP型封装的情况下的封装管脚配置例图，图2(a)是表示对应于正弯产品100的管脚配置的例图，图2(b)是表示对应于逆弯产品101管脚配置的例图。
在图2(a)中表示，在管脚1002上输入如图1所示的信号MIRROR-EN，在图2(b)中表示，在管脚1004上输入信号MIRROR-EN。
因而，如图2所示的正弯产品100与逆弯产品101若按图9所示那样相对电路板10进行封装，则管脚1002和1004成为夹住电路板10的正好相对的配置。
通过将输入到管脚1002和1004的信号电平分别反转，可将基本相同的装配的半导体装置作为正弯产品100或逆弯产品来使用。
图3是表示由图1所示的构成中选出分别对应于输入输出焊区200a、200b，接收信号MIRROR-EN的输入输出焊区230和输入输出焊区200a、200b的寄存器202a、202b、存在于切换电路210中的多路转换器300和302的构成的简略方框图。
即认为，多路转换器300和302包含在切换电路210之中。
认为多路转换器300接收来自寄存器202a和寄存器202b的输出信号，其中寄存器202a接收通过输入输出焊区202a从外部送来的信号SA，寄存器202b接收通过输入输出焊区200b送来的信号SB，在信号MIRROR-EN处于激活状态时，输出信号SA，在信号MIRROR-EN处于非激活状态时，输出信号SB。
另一方面，多路转换器302接收来自寄存器202a和寄存器202b的输出信号，其中寄存器202a接受通过输入输出焊区200a送来的信号SA，寄存器202b通过输入输出焊区200b接收信号SB，在信号MIRROR-EN处于激活状态时输出信号SB，在信号MIRROR-EN处于非激活状态时输出信号SA。
因此通过把多路转换器300输出的信号作为信号SAB，把多路转换器302输出的信号作为SBA输入到内部电路220，可依据信号MIRROR-EN，通过切换这些信号来输入到内部电路220。
图4是表示如图1所示的寄存器202a的构成例如电路图。认为寄存器202b～202f和寄存器202a有相同的构成。
寄存器202a包括：N沟MOS晶体管2022，连接在接收外部信号SA的节点P1和节点P2之间，利用信号/T控制其栅电位；串联在节点P2和节点P3之间的反相器2024和2026；N沟道MOS晶体管2028，其与反相器2024和2026并联，并且连接在节点P2和P3之间，利用信号T控制栅电位；N沟道MOS晶体管2030，连接在节点P3和P4之间，利用信号T控制其栅电位；串联在节点P4和P5之间的反相器2032和2034；N沟道MOS晶体管2036，与反相器2032和2034并联，并且连接在节点P4和P5之间，利用信号T控制其栅电位。节点P5与切换电路210连接。
由于寄存器202a如以上那样来构成，在信号/T是激活状态(“H”电平，信号T是非激活电平)期间，从外部接收信号SA，依据信号/T成为非激活状态。即作为将信号/T反转了的信号的信号T成为激活状态，将信号SA的电平保存于由反相器2024、2026和晶体管2028构成的锁存电路中。接着，根据信号/T再次成为激活状态，将该信号电平保存于由反相器2032、2034和晶体管2036构成的锁存电路中，输出到切换电路210。
图5是表示图3所示的多路转换器300构成的电路图。
多路转换器300包括：N沟道MOS晶体管3002，连接在接收寄存器202a输出的信号SA的节点Q1和输出所选择的信号之一的节点Q3之间，利用信号MIRROR-EN控制其栅电位；反相器3004，接收信号MIRROR-EN，将其反相后输出；和N沟道MOS晶体管3006，连接在接收寄存器202b输出信号SB的节点Q2和节点Q3之间，利用反相器3004的输出控制其栅电位。
因此，在信号MIRROR-EN处于激活状态(“H”电平)期间，将输入到节点Q1的信号SA输出到节点Q3。
另一方面，当信号MIRROR-EN处于非激活状态时，将输入到节点Q2的信号SB输出到节点Q3。
图6是表示与图11所示现有例一样采用BGA封装基片1020，把图1所示装载半导体集成电路1000的半导体基片1010安装在载带810上的构成图。
封装基片1020具有焊锡球1040，和图11所示的现有例一样，通过载带810使其和半导体装置1000的输入输出焊区200a～200f以及230相互电连接。
图7是表示将图1所示的半导体集成电路1000安装到图11中所示的那种BGA封装内的情况下的管脚配置例的图，图8是表示关于图7所示的BGA封装，通过将信号MIRROR-EN设为激活状态而左右反转了的管脚配置情况的图。
在图7和图8中，表示半导体集成电路是进行例如图象处理的半导体集成电路的情况。
参照图7和图8，图7所示构成如下，由于信号MIRROR-EN处于非激活状态，接收例如由外部输入的图象信号中的信号P-R〔0〕～信号P-R〔4〕的输入输出管脚存在于右半面，接收信号P-R〔5〕～P-R〔9〕的输入输出管脚存在于左半面。
与此相反，图8所示构成如下，由于信号MIRROR-EN变成激活状态，与输入到半导体集成电路1000中的焊区等内部电路的信号的对应关系左右反转，接收信号P-R〔0〕～信号P-R〔4〕的输入输出管脚配置在左半面，接收信号P-R〔5〕-P-R〔9〕的输入输出管脚配置在右半面。
通过作成上述说明的那种构成，通过只从外部来控制信号MIRROR-EN的电平，就能以镜像对称的方式来使管脚配置反转，只要控制信号MIRROR-EN，就能产生正弯产品和逆弯产品。
并且，正/逆弯产品的方式切换用的管脚，设置在左右非对称的位置。因此，在使用BGA类型封装的情况下，当不象QFP型那样完全是左右对称地进行管脚设置(对应于球形配置)时，因为方式切换用的管脚设置成左右非对称的位置，具有能容易构成正/逆弯产品的效果。
而且，用于方式切换的切换电路210设置在接收外部输入信号的寄存器和内部电路之间。例如，在内部电路220中，存在接收并保存由切换电路210输出的信号的寄存器，作为所谓流水线来传送外部输入的信号。
因此，由于在直接接收这种外部输入的第1寄存器和存在于内部电路220中的第2寄存器之间存在切换电路210，所以一旦外部输入的信号在第1寄存器中锁存后就进行方式切换。
即，不因封装的方式(正弯或逆弯方式)，而改变向器件输入信号时的建立(setup)/保存(hold)时间。此时，可防止发生下述情况：如果一旦不通过第1寄存器，则由于焊区到芯片内部引线长度的不同、建立(setup)/保存(hold)时间就发生变化，根据作为正弯产品来使用或作为逆弯产品来使用的情况而改变产品的规格。
本发明的第1方面所述的半导体装置，由于响应于外部输入的切换控制信号，基片支撑构件的输入输出端成为左右对称地反转的构成，可只用外部输入的信号来构成正弯产品和逆弯产品。
本发明的第2方面所述的半导体装置，由于作成在内部电路和对应于输入输出焊区而设置的保存部件之间将切换电路210接地的构成，故即使在对应于正弯产品或者逆弯产品而使焊区功能反转的情况下，也不会使工作速度变差。

Claims (2)

1.一种半导体装置，其特征在于：具有装载了半导体集成电路的基片和基片支撑构件，该构件支撑所述基片并具有许多分别以导电方式连接到所述半导体集成电路的输入输出端，这些输入输出端与外界之间进行输入输出数据及控制信号的接收或发送；
所述半导体集成电路包括：
内部电路，接收从外部输入的数据，根据所述控制信号进行规定的运算处理，输出对应于运算处理结果的数据；
多个第1输入输出焊区，进行供给所述内部电路的数据的输入、所述控制信号的输入、以及由所述内部电路输出的数据的输出中的任何一项；
多个第2输入输出焊区，分别对应所述多个第1输入输出焊区进行设置，并且进行供给所述内部电路的数据的输入、所述控制信号的输入以及由所述内部电路输出的数据的输出中的任何一项；
切换部件，用于根据外部输入的切换控制信号，转换所述第1输入输出焊区与所述内部电路间的连接的对应关系和对应的第2输入输出焊区与所述内部电路间的连接的对应关系；和
接收所述切换控制信号的第3输入输出焊区，
所述多个输入输出端子分别与对应的第1输入输出焊区、第2输入输出焊区和第3输入输出焊区的某一个进行导电连接；
所述多个输入输出端中，对应于所述第1输入输出焊区的输入输出端和对应于所述第2输入输出焊区的输入输出端关于所述基片支撑构件的中心线配置在左右对称的位置上，对应于所述第3输入输出焊区的输入输出端配置在非对称的位置上。
2.如权利要求1所述的半导体装置，其特征在于：所述半导体集成电路还包括多个保存部件，该部件分别对应所述第1和第2输入输出焊区进行配置，以与外部输入的时钟信号同步的方式，保存外部输入的数据和控制信号；
所述的多个保存部件配置在所述对应的第1和第2输入输出焊区和所述内部电路之间。
CNB981036406A 1997-04-30 1998-01-14 半导体装置 Expired - Fee Related CN1149676C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9112431A JPH10303366A (ja) 1997-04-30 1997-04-30 半導体装置
JP112431/1997 1997-04-30
JP112431/97 1997-04-30

Publications (2)

Publication Number Publication Date
CN1198028A true CN1198028A (zh) 1998-11-04
CN1149676C CN1149676C (zh) 2004-05-12

Family

ID=14586476

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981036406A Expired - Fee Related CN1149676C (zh) 1997-04-30 1998-01-14 半导体装置

Country Status (6)

Country Link
US (1) US6127883A (zh)
JP (1) JPH10303366A (zh)
KR (2) KR19980079460A (zh)
CN (1) CN1149676C (zh)
DE (1) DE19756529B4 (zh)
TW (1) TW360998B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375391C (zh) * 2001-10-09 2008-03-12 汤姆森特许公司 集成电路管脚的双用途以及在所述管脚上的信号切换
CN108040418A (zh) * 2017-12-05 2018-05-15 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器
CN108874731A (zh) * 2018-07-30 2018-11-23 深圳比特微电子科技有限公司 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904737B2 (ja) * 1998-08-18 2007-04-11 株式会社ルネサステクノロジ 半導体装置及びその製造方法
DE19922186C1 (de) * 1999-05-12 2000-10-19 Siemens Ag IC-Chip
JP2001185680A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置
DE10047147B4 (de) * 2000-09-22 2005-04-07 Infineon Technologies Ag Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung und diese verwendendes Halbleiterschaltungsmodul
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
DE10238812B4 (de) * 2002-08-23 2005-05-25 Infineon Technologies Ag Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
JP5087961B2 (ja) * 2005-08-05 2012-12-05 セイコーエプソン株式会社 基板の両面に実装可能な集積回路装置及び電子機器
JP5087869B2 (ja) * 2005-08-05 2012-12-05 セイコーエプソン株式会社 基板の両面に実装可能な集積回路装置及び電子機器
DE202012004532U1 (de) * 2012-03-08 2013-06-10 Rohde & Schwarz Gmbh & Co. Kg Halbleiterschaltung mit elektrischen Anschlüssen mit mehrfacher Signal- oder Potentialbelegung
US20200349984A1 (en) * 2019-05-01 2020-11-05 Western Digital Technologies, Inc. Semiconductor package configuration for reduced via and routing layer requirements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225949A (ja) * 1990-01-31 1991-10-04 Fuji Electric Co Ltd ディスプレイドライバー集積回路
DE4032370A1 (de) * 1990-10-12 1992-04-16 Philips Patentverwaltung Schaltungsanordnung mit wenigstens zwei identischen, integrierten schaltungen oder schaltungsmodulen
US5760643A (en) * 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5808897A (en) * 1996-03-05 1998-09-15 Micron Technology, Inc. Integrated circuit device having interchangeable terminal connection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375391C (zh) * 2001-10-09 2008-03-12 汤姆森特许公司 集成电路管脚的双用途以及在所述管脚上的信号切换
CN108040418A (zh) * 2017-12-05 2018-05-15 深圳比特微电子科技有限公司 数据处理装置以及虚拟货币挖矿机和计算机服务器
CN108874731A (zh) * 2018-07-30 2018-11-23 深圳比特微电子科技有限公司 多芯片单层板运算装置、虚拟货币挖矿机及计算机服务器
CN111797053A (zh) * 2018-07-30 2020-10-20 深圳比特微电子科技有限公司 多芯片运算装置、虚拟货币挖矿机及计算机服务器

Also Published As

Publication number Publication date
KR100317761B1 (ko) 2001-12-22
DE19756529A1 (de) 1998-11-12
KR19980079460A (ko) 1998-11-25
US6127883A (en) 2000-10-03
JPH10303366A (ja) 1998-11-13
CN1149676C (zh) 2004-05-12
DE19756529B4 (de) 2005-06-23
TW360998B (en) 1999-06-11

Similar Documents

Publication Publication Date Title
CN1149676C (zh) 半导体装置
US7868463B2 (en) High performance sub-system design and assembly
US6586266B1 (en) High performance sub-system design and assembly
US7109059B2 (en) Methods for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US7936074B2 (en) Programmable system in package
CN1832121A (zh) 利用桥层的多芯片模块的信号再分配
CN1507041A (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
KR20040080955A (ko) 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판
KR100432800B1 (ko) 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형 전자부품 실장체
US9204543B2 (en) Integrated IC package
CN103928431A (zh) 一种倒装封装装置
US20090289357A1 (en) Semiconductor element and semiconductor device using the same
US7800205B2 (en) Quad flat pack (QFP) package and flexible power distribution method therefor
CN113496958B (zh) 基板及封装结构
US6538307B1 (en) Packaging substrate comprising staggered vias
KR20020028021A (ko) 적층 패키지
CN102915988A (zh) 一种引线框架以及应用其的倒装封装装置
CN101467251A (zh) 半导体器件
KR930011117B1 (ko) 반도체 패키지 및 그 실장방법
CN113496958A (zh) 基板及封装结构
KR100826982B1 (ko) 메모리 모듈
CN100539123C (zh) 多芯片结构及具有多芯片结构的多芯片电子装置
CN116072641A (zh) 一种隔离式cup焊盘
CN115360190A (zh) 一种专用芯片封装架构、电子设备及封装方法
KR20210048712A (ko) 더블 사이드 반도체 패키지 및 더블 사이드 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee