JPH11297940A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH11297940A JPH11297940A JP10515898A JP10515898A JPH11297940A JP H11297940 A JPH11297940 A JP H11297940A JP 10515898 A JP10515898 A JP 10515898A JP 10515898 A JP10515898 A JP 10515898A JP H11297940 A JPH11297940 A JP H11297940A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- terminal
- selection
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】回路基板の表裏に実装し、信号線同士を共通に
接続する場合でも配線パターンが簡単になる集積回路を
提供する。 【解決手段】集積回路１は複数の内部信号端子５を備え
る内部回路９と、外部回路に接続される複数の外部接続
端子６とを備える。また、内部信号端子５と外部接続端
子６との間には、選択信号Ｓに応じて内部信号端子５と
外部接続端子６との対応関係を切り換える選択回路７が
設けられる。選択回路７は、切換信号ＳがＬレベルであ
ると、Ａ−、Ｂ−、……の対応関係とし、切換信号
がＨレベルであると、Ａ−、Ｂ−、……の対応関係
とする。
接続する場合でも配線パターンが簡単になる集積回路を
提供する。 【解決手段】集積回路１は複数の内部信号端子５を備え
る内部回路９と、外部回路に接続される複数の外部接続
端子６とを備える。また、内部信号端子５と外部接続端
子６との間には、選択信号Ｓに応じて内部信号端子５と
外部接続端子６との対応関係を切り換える選択回路７が
設けられる。選択回路７は、切換信号ＳがＬレベルであ
ると、Ａ−、Ｂ−、……の対応関係とし、切換信号
がＨレベルであると、Ａ−、Ｂ−、……の対応関係
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、１枚の回路基板に
複数個を実装する際に信号用の端子の少なくとも一部同
士が共通に接続される集積回路に関するものである。
複数個を実装する際に信号用の端子の少なくとも一部同
士が共通に接続される集積回路に関するものである。
【０００２】
【従来の技術】一般に、１枚の回路基板にメモリのよう
な集積回路を複数個実装する場合にデータバスやアドレ
スバスなどを共通に接続し、コネクタを介して他の回路
に接続することが多い。
な集積回路を複数個実装する場合にデータバスやアドレ
スバスなどを共通に接続し、コネクタを介して他の回路
に接続することが多い。
【０００３】いま、図１１に示すように、回路基板とし
て両面プリント基板２を用い、このプリント基板２の表
裏にそれぞれ集積回路１ａ，１ｂを実装するとすれば、
集積回路１ａ，１ｂの実装面積を比較的小さくすること
ができる。両集積回路１ａ，１ｂが同じものであれば、
外部接続端子（リード）の信号配列も同じになるから、
プリント基板２の表面側の集積回路１ａに対して、裏面
側の集積回路１ｂの信号配列は逆順になる（図示例では
丸付き数字で端子を区別している）。したがって、両集
積回路１a，１ｂの外部接続端子のうち同じ信号に対応
するもの同士を共通に接続するとともにコネクタ３に接
続するとすれば、プリント基板２の表裏の導電パターン
４a，４ｂを共通に接続するために、導電パターン４
ａ，４ｂが複雑に交差することになる。図示例では、た
とえば、集積回路１ｂの１番の外部接続端子に接続され
た導電パターン４ｂと、８番の外部接続端子に接続され
た導電パターン４ｂとが交差するなどしている。つま
り、従来から提供されている集積回路１ａ，１ｂを用い
て図１１のような実装形式を採用すると、導電パターン
４ａ，４ｂが複雑になるという問題がある。
て両面プリント基板２を用い、このプリント基板２の表
裏にそれぞれ集積回路１ａ，１ｂを実装するとすれば、
集積回路１ａ，１ｂの実装面積を比較的小さくすること
ができる。両集積回路１ａ，１ｂが同じものであれば、
外部接続端子（リード）の信号配列も同じになるから、
プリント基板２の表面側の集積回路１ａに対して、裏面
側の集積回路１ｂの信号配列は逆順になる（図示例では
丸付き数字で端子を区別している）。したがって、両集
積回路１a，１ｂの外部接続端子のうち同じ信号に対応
するもの同士を共通に接続するとともにコネクタ３に接
続するとすれば、プリント基板２の表裏の導電パターン
４a，４ｂを共通に接続するために、導電パターン４
ａ，４ｂが複雑に交差することになる。図示例では、た
とえば、集積回路１ｂの１番の外部接続端子に接続され
た導電パターン４ｂと、８番の外部接続端子に接続され
た導電パターン４ｂとが交差するなどしている。つま
り、従来から提供されている集積回路１ａ，１ｂを用い
て図１１のような実装形式を採用すると、導電パターン
４ａ，４ｂが複雑になるという問題がある。
【０００４】一方、図１２に示すように、２個の集積回
路１ａ，１ｂをプリント基板２の一面側にのみ実装すれ
ば導電パターン４は図１１に示した実装形態よりも簡単
になるが、この実装形態では図１１に示す実装形態と比
較すると実装面積が２倍以上になるという問題が生じ
る。
路１ａ，１ｂをプリント基板２の一面側にのみ実装すれ
ば導電パターン４は図１１に示した実装形態よりも簡単
になるが、この実装形態では図１１に示す実装形態と比
較すると実装面積が２倍以上になるという問題が生じ
る。
【０００５】
【発明が解決しようとする課題】上述の問題を解決する
には、図１３に示すように、外部接続端子の端子配列が
互いに逆順である集積回路１ａ、１ｂを用いればよい
が、このような集積回路１ａ、１ｂは一般に品番が異な
るから、在庫管理が面倒になり、また実装時に表裏を誤
るおそれがある。
には、図１３に示すように、外部接続端子の端子配列が
互いに逆順である集積回路１ａ、１ｂを用いればよい
が、このような集積回路１ａ、１ｂは一般に品番が異な
るから、在庫管理が面倒になり、また実装時に表裏を誤
るおそれがある。
【０００６】本発明は上記事由に鑑みて為されたもので
あり、その目的は、１種類の製品のみで回路基板の表裏
に実装しても導電パターンが複雑にならないようにした
集積回路を提供することにある。
あり、その目的は、１種類の製品のみで回路基板の表裏
に実装しても導電パターンが複雑にならないようにした
集積回路を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、複数
の内部信号端子を備える内部回路と、外部回路に接続さ
れる複数の外部接続端子と、内部信号端子と外部接続端
子とを選択信号に応じて互いに逆順である２種類の順序
関係に選択的に接続する選択回路とを備えるものであ
る。この構成によれば、内部信号端子と外部接続端子と
の接続順序を選択回路によって選択することができる。
その結果、回路基板の表裏に実装する場合には、回路基
板の表面側と裏面側とで内部信号端子と外部接続端子と
の接続順序を互いに逆順にすることによって、実装面積
を小さくしながらも接続関係を簡単にすることができ
る。また、外部接続端子の信号配列は選択信号を与える
ことで切り換えるから、回路基板の表裏に同じ製品を実
装すればよく、在庫管理が容易であり、かつ誤配線が生
じないものである。
の内部信号端子を備える内部回路と、外部回路に接続さ
れる複数の外部接続端子と、内部信号端子と外部接続端
子とを選択信号に応じて互いに逆順である２種類の順序
関係に選択的に接続する選択回路とを備えるものであ
る。この構成によれば、内部信号端子と外部接続端子と
の接続順序を選択回路によって選択することができる。
その結果、回路基板の表裏に実装する場合には、回路基
板の表面側と裏面側とで内部信号端子と外部接続端子と
の接続順序を互いに逆順にすることによって、実装面積
を小さくしながらも接続関係を簡単にすることができ
る。また、外部接続端子の信号配列は選択信号を与える
ことで切り換えるから、回路基板の表裏に同じ製品を実
装すればよく、在庫管理が容易であり、かつ誤配線が生
じないものである。
【０００８】請求項２の発明は、請求項１において、選
択回路を通して内部信号端子に接続される外部接続端子
が、パッケージの中心線に対して対称に配列されている
ものである。この構成によれば、回路基板の表裏に実装
したときに、外部接続端子の信号配列を表裏で一致させ
ることができる。
択回路を通して内部信号端子に接続される外部接続端子
が、パッケージの中心線に対して対称に配列されている
ものである。この構成によれば、回路基板の表裏に実装
したときに、外部接続端子の信号配列を表裏で一致させ
ることができる。
【０００９】請求項３の発明は、請求項１または請求項
２において、内部信号端子のうち入力端子と出力端子と
のいずれか一方と外部接続端子との間に前記選択回路を
設けたものである。
２において、内部信号端子のうち入力端子と出力端子と
のいずれか一方と外部接続端子との間に前記選択回路を
設けたものである。
【００１０】請求項４の発明は、請求項１または請求項
２において、内部信号端子のうち入出力端子と外部接続
端子との間に前記選択回路を設けたものである。
２において、内部信号端子のうち入出力端子と外部接続
端子との間に前記選択回路を設けたものである。
【００１１】請求項５の発明は、請求項１または請求項
２において、内部信号端子の入力端子および出力端子と
外部接続端子との間に前記選択回路を設け、外部接続端
子からの入力信号が選択回路を通して内部回路の入力端
子に入力される状態と、内部回路からの出力信号が選択
回路を通して外部接続端子から出力される状態とを切換
信号により切り換えて外部接続端子を入出力に共用させ
る入出力切換回路を設けたものである。この構成によれ
ば、内部回路端子において同時に用いない入力端子と出
力端子とでひとつの外部接続端子を共用することが可能
になり、外部接続端子の端子数を低減することが可能に
なる。
２において、内部信号端子の入力端子および出力端子と
外部接続端子との間に前記選択回路を設け、外部接続端
子からの入力信号が選択回路を通して内部回路の入力端
子に入力される状態と、内部回路からの出力信号が選択
回路を通して外部接続端子から出力される状態とを切換
信号により切り換えて外部接続端子を入出力に共用させ
る入出力切換回路を設けたものである。この構成によれ
ば、内部回路端子において同時に用いない入力端子と出
力端子とでひとつの外部接続端子を共用することが可能
になり、外部接続端子の端子数を低減することが可能に
なる。
【００１２】請求項６の発明は、請求項１または請求項
２において、内部信号端子の一部と外部接続端子の一部
との間に選択回路を設けたものである。
２において、内部信号端子の一部と外部接続端子の一部
との間に選択回路を設けたものである。
【００１３】請求項７の発明は、請求項１ないし請求項
６において、選択信号が２値信号であって、選択回路が
選択信号の信号値に応じて２入力の一方を選択的に出力
するスイッチ回路を複数個備え、各スイッチ回路が、選
択信号の一方の信号値で信号を通過させ他方の信号値で
信号を阻止する第１のゲート回路と、選択信号の一方の
信号値で信号を阻止し他方の信号値で信号を通過させる
第２のゲート回路と、第１のゲート回路および第２のゲ
ート回路の論理和を出力するオア回路とからなるもので
ある。
６において、選択信号が２値信号であって、選択回路が
選択信号の信号値に応じて２入力の一方を選択的に出力
するスイッチ回路を複数個備え、各スイッチ回路が、選
択信号の一方の信号値で信号を通過させ他方の信号値で
信号を阻止する第１のゲート回路と、選択信号の一方の
信号値で信号を阻止し他方の信号値で信号を通過させる
第２のゲート回路と、第１のゲート回路および第２のゲ
ート回路の論理和を出力するオア回路とからなるもので
ある。
【００１４】請求項８の発明は、請求項１ないし請求項
６において、選択信号は２値信号であって、選択回路は
選択信号の信号値に応じて２入力の一方を選択的に出力
するスイッチ回路を複数個備え、各スイッチ回路は、選
択信号の一方の信号値で信号を通過させ他方の信号値で
信号を阻止する第１の３ステートバッファと、第１の３
ステートバッファと出力端が共通接続され選択信号の一
方の信号値で信号を阻止し他方の信号値で信号を通過さ
せる第２の３ステートバッファとからなるものである。
６において、選択信号は２値信号であって、選択回路は
選択信号の信号値に応じて２入力の一方を選択的に出力
するスイッチ回路を複数個備え、各スイッチ回路は、選
択信号の一方の信号値で信号を通過させ他方の信号値で
信号を阻止する第１の３ステートバッファと、第１の３
ステートバッファと出力端が共通接続され選択信号の一
方の信号値で信号を阻止し他方の信号値で信号を通過さ
せる第２の３ステートバッファとからなるものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１６】（実施形態１）図１に示すように、本発明
の集積回路１は、基本的には、内部回路９の内部信号端
子５と外部回路に接続される外部接続端子６との間に選
択回路７を備えるものである。内部回路９は電源端子な
ど他の端子も備えているが、本発明では信号経路を対象
にするから、内部信号端子５のみを図示している。外部
接続端子６はパッケージから突出するリード片を意味し
ている。また、内部信号端子５および外部接続端子６は
それぞれ複数個の端子を備える。選択回路７は、外部か
ら入力される２値の選択信号Ｓにより、内部信号端子５
と外部接続端子６との接続関係を切り換えるものであっ
て、内部信号端子５と外部接続端子６との接続順序を互
いに逆順になる２種類の接続関係から選択するように構
成されている。
の集積回路１は、基本的には、内部回路９の内部信号端
子５と外部回路に接続される外部接続端子６との間に選
択回路７を備えるものである。内部回路９は電源端子な
ど他の端子も備えているが、本発明では信号経路を対象
にするから、内部信号端子５のみを図示している。外部
接続端子６はパッケージから突出するリード片を意味し
ている。また、内部信号端子５および外部接続端子６は
それぞれ複数個の端子を備える。選択回路７は、外部か
ら入力される２値の選択信号Ｓにより、内部信号端子５
と外部接続端子６との接続関係を切り換えるものであっ
て、内部信号端子５と外部接続端子６との接続順序を互
いに逆順になる２種類の接続関係から選択するように構
成されている。
【００１７】いま、内部信号端子５の各端子の信号内容
をアルファベットで区別し、外部接続端子６の各端子を
丸付きの数字で区別するものとする。選択回路７は、選
択信号Ｓの信号値がＬレベル（図中には［Ｌ］と表記し
ている）のときに図１（ａ）のように、Ａ−、Ｂ−
、Ｃ−、Ｄ−の対応関係とし、また選択信号Ｓの
信号値がＨレベル（図中には［Ｈ］と表記している）の
ときに図１（ｂ）のように、Ａ−、Ｂ−、Ｃ−、
Ｄ−の対応関係とするように構成される。
をアルファベットで区別し、外部接続端子６の各端子を
丸付きの数字で区別するものとする。選択回路７は、選
択信号Ｓの信号値がＬレベル（図中には［Ｌ］と表記し
ている）のときに図１（ａ）のように、Ａ−、Ｂ−
、Ｃ−、Ｄ−の対応関係とし、また選択信号Ｓの
信号値がＨレベル（図中には［Ｈ］と表記している）の
ときに図１（ｂ）のように、Ａ−、Ｂ−、Ｃ−、
Ｄ−の対応関係とするように構成される。
【００１８】図示例では、外部接続端子６は各端子をパ
ッケージの中心線ＣＬに対して左右対称になるように配
列してあり、回路基板として両面プリント基板を用いる
とともにプリント基板の各面に上述した集積回路１を実
装し、表裏の一方の集積回路１へＬレベルの選択信号Ｓ
を与え、他方の集積回路１へＨレベルの選択信号Ｓを与
えるようにすれば、図１３に示した接続関係の導電パタ
ーン４ａ，４ｂを形成することができ、導電パターン４
ａ，４ｂが簡単になる。しかも、プリント基板の表裏の
集積回路１には同一構成のものを用いるから、誤接続の
おそれも少なくなる。
ッケージの中心線ＣＬに対して左右対称になるように配
列してあり、回路基板として両面プリント基板を用いる
とともにプリント基板の各面に上述した集積回路１を実
装し、表裏の一方の集積回路１へＬレベルの選択信号Ｓ
を与え、他方の集積回路１へＨレベルの選択信号Ｓを与
えるようにすれば、図１３に示した接続関係の導電パタ
ーン４ａ，４ｂを形成することができ、導電パターン４
ａ，４ｂが簡単になる。しかも、プリント基板の表裏の
集積回路１には同一構成のものを用いるから、誤接続の
おそれも少なくなる。
【００１９】図１には説明を容易にするためにパッケー
ジの１つの辺にのみ外部接続端子６を設けた例を示して
いるが、図２に示すようにパッケージの４つの辺に外部
接続端子６をそれぞれ設けたＱＦＰのような集積回路１
であっても同様に構成することができる。ただし、図２
に示す例では、集積回路１のパッケージの各辺に外部接
続端子６を４個ずつ設けてあり、選択信号Ｓの信号値に
よって、端子〜が並ぶ辺の中点を通る中心線ＣＬに
対して内部信号端子５と外部接続端子６との接続関係が
対称に変化する。つまり、選択信号ＳがＬレベルのとき
に、図２（ａ）のように、内部信号端子５と外部接続端
子６とは、Ａ−、Ｂ−……という対応関係になり、
選択信号ＳがＨレベルのときに、図２（ｂ）のようにＡ
−、Ｂ−……という対応関係になる。なお、図２
（ａ）は集積回路１を表面側から見た図であり、図２
（ｂ）は集積回路１を裏面側から見た図になっている。
つまり、プリント基板の両面に集積回路１を実装する際
には、プリント基板の裏面側の集積回路１はプリント基
板の表面側から見ると図２（ｂ）の状態になるから、プ
リント基板の表裏の集積回路１は図２（ｂ）の上に図２
（ａ）を重ね合わせた関係に相当し、内部信号端子５の
各信号はプリント基板の表裏で一致することがわかる。
なお、図２における端子Ｔは、電源等の信号以外の端子
を示している。ところで、上述した選択回路７は、図
３、図４のように、複数個（図示例では４個）のスイッ
チ回路７ａを用いて構成されている。各スイッチ回路７
ａは２入力１出力の回路であって、選択信号Ｓの信号値
に応じて２入力のうちの一方を出力するように構成され
る。スイッチ回路７ａの入力のうち［Ｌ］は選択信号Ｓ
がＬレベルのときに出力されることを示し、［Ｈ］は選
択信号ＳがＨレベルのときに出力されることを示す。
ジの１つの辺にのみ外部接続端子６を設けた例を示して
いるが、図２に示すようにパッケージの４つの辺に外部
接続端子６をそれぞれ設けたＱＦＰのような集積回路１
であっても同様に構成することができる。ただし、図２
に示す例では、集積回路１のパッケージの各辺に外部接
続端子６を４個ずつ設けてあり、選択信号Ｓの信号値に
よって、端子〜が並ぶ辺の中点を通る中心線ＣＬに
対して内部信号端子５と外部接続端子６との接続関係が
対称に変化する。つまり、選択信号ＳがＬレベルのとき
に、図２（ａ）のように、内部信号端子５と外部接続端
子６とは、Ａ−、Ｂ−……という対応関係になり、
選択信号ＳがＨレベルのときに、図２（ｂ）のようにＡ
−、Ｂ−……という対応関係になる。なお、図２
（ａ）は集積回路１を表面側から見た図であり、図２
（ｂ）は集積回路１を裏面側から見た図になっている。
つまり、プリント基板の両面に集積回路１を実装する際
には、プリント基板の裏面側の集積回路１はプリント基
板の表面側から見ると図２（ｂ）の状態になるから、プ
リント基板の表裏の集積回路１は図２（ｂ）の上に図２
（ａ）を重ね合わせた関係に相当し、内部信号端子５の
各信号はプリント基板の表裏で一致することがわかる。
なお、図２における端子Ｔは、電源等の信号以外の端子
を示している。ところで、上述した選択回路７は、図
３、図４のように、複数個（図示例では４個）のスイッ
チ回路７ａを用いて構成されている。各スイッチ回路７
ａは２入力１出力の回路であって、選択信号Ｓの信号値
に応じて２入力のうちの一方を出力するように構成され
る。スイッチ回路７ａの入力のうち［Ｌ］は選択信号Ｓ
がＬレベルのときに出力されることを示し、［Ｈ］は選
択信号ＳがＨレベルのときに出力されることを示す。
【００２０】内部回路９の内部信号端子５のうちの入力
端子について、上述の構成を採用する場合には、各入力
端子に図３のようにそれぞれスイッチ回路７ａの出力端
を接続する。また、外部接続端子６のを内部信号端子
５のＡに対応するスイッチ回路７ａの［Ｌ］の入力端と
内部信号端子５のＤに対応するスイッチ回路７ａの
［Ｈ］の入力端とに接続し、を内部信号端子５のＢに
対応するスイッチ回路７ａの［Ｌ］の入力端と内部信号
端子５のＣに対応するスイッチ回路７ａの［Ｈ］の入力
端とに接続するというように、外部接続端子６の各端子
をそれぞれ２つのスイッチ回路７ａの入力端に接続し、
かつ一方のスイッチ回路７ａについては［Ｌ］、他方の
スイッチ回路７ａについては［Ｈ］の入力端に接続す
る。このような接続関係を採用すれば、入力信号につい
て、選択信号ＳがＬレベルのときには、Ａ−、Ｂ−
２、……の関係が得られ、選択信号ＳがＨレベルのとき
には、Ａ−、Ｂ−、……の対応関係になる。
端子について、上述の構成を採用する場合には、各入力
端子に図３のようにそれぞれスイッチ回路７ａの出力端
を接続する。また、外部接続端子６のを内部信号端子
５のＡに対応するスイッチ回路７ａの［Ｌ］の入力端と
内部信号端子５のＤに対応するスイッチ回路７ａの
［Ｈ］の入力端とに接続し、を内部信号端子５のＢに
対応するスイッチ回路７ａの［Ｌ］の入力端と内部信号
端子５のＣに対応するスイッチ回路７ａの［Ｈ］の入力
端とに接続するというように、外部接続端子６の各端子
をそれぞれ２つのスイッチ回路７ａの入力端に接続し、
かつ一方のスイッチ回路７ａについては［Ｌ］、他方の
スイッチ回路７ａについては［Ｈ］の入力端に接続す
る。このような接続関係を採用すれば、入力信号につい
て、選択信号ＳがＬレベルのときには、Ａ−、Ｂ−
２、……の関係が得られ、選択信号ＳがＨレベルのとき
には、Ａ−、Ｂ−、……の対応関係になる。
【００２１】一方、内部回路９の内部信号端子５のうち
の出力端子について、上述の構成を採用する場合には、
図４のように、各スイッチ回路７ａの出力端をそれぞれ
外部接続端子６の各端子に接続する。また、内部信号端
子５のＡを外部接続端子６のに対応するスイッチ回路
７ａの［Ｌ］の入力端と外部接続端子６のに対応する
スイッチ回路７ａの［Ｈ］の入力端とに接続し、Ｂを外
部接続端子６のに対応するスイッチ回路７ａの［Ｌ］
の入力端と外部接続端子６のに対応するスイッチ回路
７ａの［Ｈ］の入力端とに接続するというように、内部
信号端子５の各端子をそれぞれ２つのスイッチ回路７ａ
の入力端に接続し、かつ一方のスイッチ回路７ａについ
ては［Ｌ］、他方のスイッチ回路７ａについては［Ｈ］
の入力端に接続する。このような接続関係を採用すれ
ば、出力信号について、選択信号ＳがＬレベルのときに
は、Ａ−、Ｂ−２、……の関係が得られ、選択信号Ｓ
がＨレベルのときには、Ａ−、Ｂ−、……の対応関
係になる。
の出力端子について、上述の構成を採用する場合には、
図４のように、各スイッチ回路７ａの出力端をそれぞれ
外部接続端子６の各端子に接続する。また、内部信号端
子５のＡを外部接続端子６のに対応するスイッチ回路
７ａの［Ｌ］の入力端と外部接続端子６のに対応する
スイッチ回路７ａの［Ｈ］の入力端とに接続し、Ｂを外
部接続端子６のに対応するスイッチ回路７ａの［Ｌ］
の入力端と外部接続端子６のに対応するスイッチ回路
７ａの［Ｈ］の入力端とに接続するというように、内部
信号端子５の各端子をそれぞれ２つのスイッチ回路７ａ
の入力端に接続し、かつ一方のスイッチ回路７ａについ
ては［Ｌ］、他方のスイッチ回路７ａについては［Ｈ］
の入力端に接続する。このような接続関係を採用すれ
ば、出力信号について、選択信号ＳがＬレベルのときに
は、Ａ−、Ｂ−２、……の関係が得られ、選択信号Ｓ
がＨレベルのときには、Ａ−、Ｂ−、……の対応関
係になる。
【００２２】要するに、図３、図４のような接続関係を
採用すれば、選択信号Ｓによって外部接続端子６の各端
子と内部信号端子５の各端子との接続関係を互いに逆順
になる２種類の接続関係から選択することが可能にな
る。
採用すれば、選択信号Ｓによって外部接続端子６の各端
子と内部信号端子５の各端子との接続関係を互いに逆順
になる２種類の接続関係から選択することが可能にな
る。
【００２３】上述した各スイッチ回路７ａは、たとえ
ば、図５のように論理回路を用いて講師することができ
る。図示例では２個のゲート回路Ｇ１，Ｇ２とオア回路
ＯＲとを用いている。両ゲート回路Ｇ１，Ｇ２は２入力
１出力であって、一方のゲート回路Ｇ１は信号Ｘと選択
信号Ｓの否定との論理積を出力し、他方のゲート回路Ｇ
２は信号Ｙと選択信号Ｓとの論理積を出力する。オア回
路ＯＲは両ゲート回路Ｇ１，Ｇ２の出力の論理和を出力
する。したがって、オア回路ＯＲの出力信号Ｚは、選択
信号ＳがＬレベルのときには信号Ｘになり、選択信号Ｓ
がＨレベルのときには信号Ｙになる。
ば、図５のように論理回路を用いて講師することができ
る。図示例では２個のゲート回路Ｇ１，Ｇ２とオア回路
ＯＲとを用いている。両ゲート回路Ｇ１，Ｇ２は２入力
１出力であって、一方のゲート回路Ｇ１は信号Ｘと選択
信号Ｓの否定との論理積を出力し、他方のゲート回路Ｇ
２は信号Ｙと選択信号Ｓとの論理積を出力する。オア回
路ＯＲは両ゲート回路Ｇ１，Ｇ２の出力の論理和を出力
する。したがって、オア回路ＯＲの出力信号Ｚは、選択
信号ＳがＬレベルのときには信号Ｘになり、選択信号Ｓ
がＨレベルのときには信号Ｙになる。
【００２４】スイッチ回路７ａは、図６のように、２個
の３ステートバッファＳＢ１，ＳＢ２を用いて構成する
こともできる。一方の３ステートバッファＳＢ１には制
御端子への入力がＬレベルのときに信号を通過させるも
のを用い、他方の３ステートバッファＳＢ２には制御端
子への入力がＨレベルのときに信号を通過させるものを
用いている。また、信号を通過させないときにはハイイ
ンピーダンスになる。両３ステートバッファＳＢ１，Ｓ
Ｂ２の出力端は共通に接続され、スイッチ回路７ａの出
力Ｚになる。したがって、選択信号ＳがＬレベルのとき
には入力信号Ｘが３ステートバッファＳＢ１を通過して
出力Ｚになり、選択信号ＳがＨレベルのときには３ステ
ートバッファＳＢ２を通過して出力Ｚになる。また、信
号を通過させていない３ステートバッファＳＢ１、ＳＢ
２は、ハイインピーダンスになるから、入力された信号
Ｘ，Ｙが重複して出力されることはない。
の３ステートバッファＳＢ１，ＳＢ２を用いて構成する
こともできる。一方の３ステートバッファＳＢ１には制
御端子への入力がＬレベルのときに信号を通過させるも
のを用い、他方の３ステートバッファＳＢ２には制御端
子への入力がＨレベルのときに信号を通過させるものを
用いている。また、信号を通過させないときにはハイイ
ンピーダンスになる。両３ステートバッファＳＢ１，Ｓ
Ｂ２の出力端は共通に接続され、スイッチ回路７ａの出
力Ｚになる。したがって、選択信号ＳがＬレベルのとき
には入力信号Ｘが３ステートバッファＳＢ１を通過して
出力Ｚになり、選択信号ＳがＨレベルのときには３ステ
ートバッファＳＢ２を通過して出力Ｚになる。また、信
号を通過させていない３ステートバッファＳＢ１、ＳＢ
２は、ハイインピーダンスになるから、入力された信号
Ｘ，Ｙが重複して出力されることはない。
【００２５】（実施形態２）実施形態１では内部信号端
子５のうちの入力端子または出力端子に本発明の技術思
想を適用した例を示したが、内部信号端子５には入出力
の両方が可能な端子もある。本実施形態は入出力端子に
本発明の技術思想を適用したものである。内部信号端子
５と外部接続端子６とを一対一に対応させる場合には、
内部信号端子５のうちの対象とする入出力端子の個数と
外部接続端子６の個数とは等しくなる。一方、実施形態
１で示したスイッチ回路７ａは、双方向に信号を通過さ
せることができないから、図７のように、選択回路７と
しては、各入出力端子ごとに入力信号用のスイッチ回路
７ａと出力信号用のスイッチ回路７ａとを備える構成を
採用する。また、入力信号用のスイッチ回路７ａと出力
信号用のスイッチ回路７ａとのどちらを用いるかを選択
するために、選択回路７と内部信号端子５との間および
選択回路７と外部接続端子６との間にそれぞれ入出力切
換回路８ａ，８ｂを設けている。入出力切換回路８ａ，
８ｂは切換信号ＩＯに応じて入力と出力とを切り換え
る。切換信号ＩＯは、内部回路９の内部信号端子５のう
ちの入出力端子に入力信号を入力するか出力信号を出力
するかに応じて内部回路９から出力される。
子５のうちの入力端子または出力端子に本発明の技術思
想を適用した例を示したが、内部信号端子５には入出力
の両方が可能な端子もある。本実施形態は入出力端子に
本発明の技術思想を適用したものである。内部信号端子
５と外部接続端子６とを一対一に対応させる場合には、
内部信号端子５のうちの対象とする入出力端子の個数と
外部接続端子６の個数とは等しくなる。一方、実施形態
１で示したスイッチ回路７ａは、双方向に信号を通過さ
せることができないから、図７のように、選択回路７と
しては、各入出力端子ごとに入力信号用のスイッチ回路
７ａと出力信号用のスイッチ回路７ａとを備える構成を
採用する。また、入力信号用のスイッチ回路７ａと出力
信号用のスイッチ回路７ａとのどちらを用いるかを選択
するために、選択回路７と内部信号端子５との間および
選択回路７と外部接続端子６との間にそれぞれ入出力切
換回路８ａ，８ｂを設けている。入出力切換回路８ａ，
８ｂは切換信号ＩＯに応じて入力と出力とを切り換え
る。切換信号ＩＯは、内部回路９の内部信号端子５のう
ちの入出力端子に入力信号を入力するか出力信号を出力
するかに応じて内部回路９から出力される。
【００２６】さらに具体的に説明する。選択回路７と外
部接続端子６との間に設けた入出力切換回路８ａは、内
部回路９からの出力信号を通過させる各スイッチ回路７
ａの出力端と外部接続端子６との間にそれぞれ３ステー
トバッファＳＢ３を挿入したものであり、各３ステート
バッファＳＢ３は、切換信号ＩＯがＬレベルのときに信
号を通過させるように構成されている。また、選択回路
７と内部信号端子５との間に設けた入出力切換回路７ｂ
は、内部回路９への入力信号を通過させる各スイッチ回
路７ａの出力端と外部接続端子６との間にそれぞれ３ス
テートバッファＳＢ４を挿入したものであり、各３ステ
ートバッファＳＢ３は、切換信号ＩＯがＨレベルのとき
に信号を通過させるように構成されている。
部接続端子６との間に設けた入出力切換回路８ａは、内
部回路９からの出力信号を通過させる各スイッチ回路７
ａの出力端と外部接続端子６との間にそれぞれ３ステー
トバッファＳＢ３を挿入したものであり、各３ステート
バッファＳＢ３は、切換信号ＩＯがＬレベルのときに信
号を通過させるように構成されている。また、選択回路
７と内部信号端子５との間に設けた入出力切換回路７ｂ
は、内部回路９への入力信号を通過させる各スイッチ回
路７ａの出力端と外部接続端子６との間にそれぞれ３ス
テートバッファＳＢ４を挿入したものであり、各３ステ
ートバッファＳＢ３は、切換信号ＩＯがＨレベルのとき
に信号を通過させるように構成されている。
【００２７】したがって、図７に示す構成では、切換信
号ＩＯがＨレベルのときに、スイッチ回路７ａを通過し
た入力信号が３ステートバッファＳＢ４を通過し、この
とき３ステートバッファＳＢ３はハイインピーダンスに
なる。つまり、内部信号端子５のＡ，Ｄに外部接続端子
６の，からの入力信号が入力される。一方、切換信
号ＩＯがＬレベルのときには、スイッチ回路７ａを通過
した出力信号が３ステートバッファＳＢ３を通過し、こ
のとき３ステートバッファＳＢ４はハイインピーダンス
になる。つまり、内部信号端子５のＡ、Ｄからの出力信
号が外部信号端子、から出力される。
号ＩＯがＨレベルのときに、スイッチ回路７ａを通過し
た入力信号が３ステートバッファＳＢ４を通過し、この
とき３ステートバッファＳＢ３はハイインピーダンスに
なる。つまり、内部信号端子５のＡ，Ｄに外部接続端子
６の，からの入力信号が入力される。一方、切換信
号ＩＯがＬレベルのときには、スイッチ回路７ａを通過
した出力信号が３ステートバッファＳＢ３を通過し、こ
のとき３ステートバッファＳＢ４はハイインピーダンス
になる。つまり、内部信号端子５のＡ、Ｄからの出力信
号が外部信号端子、から出力される。
【００２８】図７に示す回路構成においても選択回路７
を設けているから、選択信号Ｓに応じてＡ−、Ｄ−
と、Ａ−、Ｄ−との対応関係の選択が可能であるこ
とはいうまでもない。また、他の構成および動作は実施
形態１と同様である。（実施形態３）実施形態２では内
部信号端子５と外部接続端子６とが一対一に対応する例
を示したが、実施形態２のような入出力切換回路８ａを
用いると、内部信号端子５の入力端子と出力端子とで外
部接続端子６の１つの端子を共用することも可能であ
る。
を設けているから、選択信号Ｓに応じてＡ−、Ｄ−
と、Ａ−、Ｄ−との対応関係の選択が可能であるこ
とはいうまでもない。また、他の構成および動作は実施
形態１と同様である。（実施形態３）実施形態２では内
部信号端子５と外部接続端子６とが一対一に対応する例
を示したが、実施形態２のような入出力切換回路８ａを
用いると、内部信号端子５の入力端子と出力端子とで外
部接続端子６の１つの端子を共用することも可能であ
る。
【００２９】すなわち、図８に示すように、内部信号端
子５が２端子ずつで外部接続端子６の１端子を共用する
ものであって、図示例では内部信号端子５のうちの入力
端子ＡIN，ＤINおよび出力端子ＡOUT，ＤOUTと外部接続
端子６の，の端子とを示している。
子５が２端子ずつで外部接続端子６の１端子を共用する
ものであって、図示例では内部信号端子５のうちの入力
端子ＡIN，ＤINおよび出力端子ＡOUT，ＤOUTと外部接続
端子６の，の端子とを示している。
【００３０】さらに具体的に説明する。選択回路７は入
力用と出力用とのスイッチ回路７ａをそれぞれ２個ずつ
備え、入力用の各スイッチ回路７ａの出力端はそれぞれ
内部信号端子５のうちの入力端子ＡIN，ＤINに接続され
る。また、出力用の各スイッチ回路７ａの出力端は入出
力切換回路８ａに設けた３ステートバッファＳＢ３を介
して外部接続端子６の，の端子にそれぞれ接続され
る。さらに、入力用の各スイッチ回路７ａの入力端に
は、外部接続端子６の，の端子が接続され、出力用
の各スイッチ回路７ａの入力端には、内部信号端子５の
うちの出力端子Ａ OUT，ＤOUTが接続される。
力用と出力用とのスイッチ回路７ａをそれぞれ２個ずつ
備え、入力用の各スイッチ回路７ａの出力端はそれぞれ
内部信号端子５のうちの入力端子ＡIN，ＤINに接続され
る。また、出力用の各スイッチ回路７ａの出力端は入出
力切換回路８ａに設けた３ステートバッファＳＢ３を介
して外部接続端子６の，の端子にそれぞれ接続され
る。さらに、入力用の各スイッチ回路７ａの入力端に
は、外部接続端子６の，の端子が接続され、出力用
の各スイッチ回路７ａの入力端には、内部信号端子５の
うちの出力端子Ａ OUT，ＤOUTが接続される。
【００３１】この構成では、内部回路９の出力端子Ａ
OUT，ＤOUTから信号出力があるか入力端子ＡIN，ＤINへ
の入力信号を受けるかに応じて入出力切換回路８ａに切
換信号ＩＯを与えることで、外部接続端子６を入力用と
出力用とに選択的に用いることができる。つまり、切換
信号ＩＯがＨレベルのときには３ステートバッファＳＢ
３がハイインピーダンスになり、内部信号端子５のうち
の入力端子ＡIN，ＤINへの入力信号が有効になる。また
切換信号ＩＯがＬレベルのときには内部信号端子５のう
ちの出力端子ＡOUT、ＤOUTからの出力信号が３ステート
バッファＳＢ３を通過可能になる。他の構成および動作
は実施形態１と同様である。 （実施形態４）本実施形態は、図９に示すように、実施
形態１の構成と実施形態２の構成とを組み合わせたもの
である。つまり、外部接続端子６については端子、
が入出力端子、端子、が入力端子、端子、が出
力端子であり、内部信号端子５については端子Ａ、Ｆが
入出力端子、端子Ｂ、Ｅが入力端子、端子Ｃ、Ｄが出力
端子になっている。入出力端子については実施形態２と
同様に、入出力切換回路８ａ，８ｂを設けてある。本実
施形態の構成では、選択信号ＳがＬレベルであると、
−Ａ、−Ｂ、−Ｃ、−Ｄ、−Ｅ、−Ｆの対応
関係になり、選択信号ＳがＨレベルであると、−Ｆ、
−Ｅ、−Ｄ、−Ｃ、−Ｂ、−Ａの対応関係に
なる。図示例では内部信号端子５の端子Ａ，Ｆは入出力
端子であるが、選択回路７への入力と選択回路７からの
出力とを別信号としてもよい。他の構成および動作は実
施形態１と同様である。
OUT，ＤOUTから信号出力があるか入力端子ＡIN，ＤINへ
の入力信号を受けるかに応じて入出力切換回路８ａに切
換信号ＩＯを与えることで、外部接続端子６を入力用と
出力用とに選択的に用いることができる。つまり、切換
信号ＩＯがＨレベルのときには３ステートバッファＳＢ
３がハイインピーダンスになり、内部信号端子５のうち
の入力端子ＡIN，ＤINへの入力信号が有効になる。また
切換信号ＩＯがＬレベルのときには内部信号端子５のう
ちの出力端子ＡOUT、ＤOUTからの出力信号が３ステート
バッファＳＢ３を通過可能になる。他の構成および動作
は実施形態１と同様である。 （実施形態４）本実施形態は、図９に示すように、実施
形態１の構成と実施形態２の構成とを組み合わせたもの
である。つまり、外部接続端子６については端子、
が入出力端子、端子、が入力端子、端子、が出
力端子であり、内部信号端子５については端子Ａ、Ｆが
入出力端子、端子Ｂ、Ｅが入力端子、端子Ｃ、Ｄが出力
端子になっている。入出力端子については実施形態２と
同様に、入出力切換回路８ａ，８ｂを設けてある。本実
施形態の構成では、選択信号ＳがＬレベルであると、
−Ａ、−Ｂ、−Ｃ、−Ｄ、−Ｅ、−Ｆの対応
関係になり、選択信号ＳがＨレベルであると、−Ｆ、
−Ｅ、−Ｄ、−Ｃ、−Ｂ、−Ａの対応関係に
なる。図示例では内部信号端子５の端子Ａ，Ｆは入出力
端子であるが、選択回路７への入力と選択回路７からの
出力とを別信号としてもよい。他の構成および動作は実
施形態１と同様である。
【００３２】（実施形態５）本実施形態は、図１０に示
すように、実施形態２の構成において入出力切換回路８
ａ，８ｂに与える切換信号を、第１切換信号ＡＩＯと第
２切換信号ＤＩＯと切換信号Ｓとの関係により生成する
ようにしたものである。つまり、第１切換信号ＡＩＯと
第２切換信号ＤＩＯとの２種類の信号を、２個のスイッ
チ回路７ａを用いて構成した信号生成回路１０に入力
し、両スイッチ回路７ａから第１切換信号ＡＩＯと第２
切換信号ＤＩＯとの一方を選択信号Ｓに応じて選択的に
出力するようにしている。
すように、実施形態２の構成において入出力切換回路８
ａ，８ｂに与える切換信号を、第１切換信号ＡＩＯと第
２切換信号ＤＩＯと切換信号Ｓとの関係により生成する
ようにしたものである。つまり、第１切換信号ＡＩＯと
第２切換信号ＤＩＯとの２種類の信号を、２個のスイッ
チ回路７ａを用いて構成した信号生成回路１０に入力
し、両スイッチ回路７ａから第１切換信号ＡＩＯと第２
切換信号ＤＩＯとの一方を選択信号Ｓに応じて選択的に
出力するようにしている。
【００３３】しかして、図１０に示す回路において、第
１切換信号ＡＩＯをＨレベル、第２切換信号ＤＩＯをＬ
レベルに設定しているとすれば、選択信号ＳがＬレベル
であると、入出力切換回路８ａ，８ｂへの切換信号はＨ
レベルになる。つまり、入出力切換回路８ｂのみが信号
を通過させる状態になる。また、選択信号ＳがＬレベル
であると、選択回路７によってＡ−、Ｄ−の対応関
係になるから、結局、端子から端子Ａへの入力信号
と、端子から端子Ｄへの入力信号のみが通過可能にな
る。
１切換信号ＡＩＯをＨレベル、第２切換信号ＤＩＯをＬ
レベルに設定しているとすれば、選択信号ＳがＬレベル
であると、入出力切換回路８ａ，８ｂへの切換信号はＨ
レベルになる。つまり、入出力切換回路８ｂのみが信号
を通過させる状態になる。また、選択信号ＳがＬレベル
であると、選択回路７によってＡ−、Ｄ−の対応関
係になるから、結局、端子から端子Ａへの入力信号
と、端子から端子Ｄへの入力信号のみが通過可能にな
る。
【００３４】一方、選択信号ＳがＨレベルであると、入
出力切換回路８ａ，８ｂへの切換信号はＬレベルにな
る。つまり、入出力切換回路８ａのみが信号を通過させ
る状態になる。また、選択信号ＳがＨレベルであると、
選択回路７によってＤ−、Ａ−の対応関係になるか
ら、結局、端子Ａから端子への出力信号と、端子Ｄか
ら端子への出力信号のみが通過可能になる。
出力切換回路８ａ，８ｂへの切換信号はＬレベルにな
る。つまり、入出力切換回路８ａのみが信号を通過させ
る状態になる。また、選択信号ＳがＨレベルであると、
選択回路７によってＤ−、Ａ−の対応関係になるか
ら、結局、端子Ａから端子への出力信号と、端子Ｄか
ら端子への出力信号のみが通過可能になる。
【００３５】上述の動作は一例であるが、第１切換信号
ＡＩＯおよび第２切換信号ＤＩＯの組み合わせによっ
て、端子，と端子Ａ，Ｄとの入出力関係や対応関係
を各種組み合わせることが可能になる。つまり、各信号
の属性（入力のみ、出力のみ、入出力）を制御する切換
信号ＡＩＯ，ＤＩＯを別途に用意し、かつ切換信号Ｓに
連動して属性が変化するようにしているいるのであっ
て、信号の属性を自由に設定することが可能になる。他
の構成および動作は実施形態１と同様である。
ＡＩＯおよび第２切換信号ＤＩＯの組み合わせによっ
て、端子，と端子Ａ，Ｄとの入出力関係や対応関係
を各種組み合わせることが可能になる。つまり、各信号
の属性（入力のみ、出力のみ、入出力）を制御する切換
信号ＡＩＯ，ＤＩＯを別途に用意し、かつ切換信号Ｓに
連動して属性が変化するようにしているいるのであっ
て、信号の属性を自由に設定することが可能になる。他
の構成および動作は実施形態１と同様である。
【００３６】
【発明の効果】請求項１の発明は、複数の内部信号端子
を備える内部回路と、外部回路に接続される複数の外部
接続端子と、内部信号端子と外部接続端子とを選択信号
に応じて互いに逆順である２種類の順序関係に選択的に
接続する選択回路とを備えるものであり、内部信号端子
と外部接続端子との接続順序を選択回路によって選択す
ることができるから、回路基板の表裏に実装する場合に
は、回路基板の表面側と裏面側とで内部信号端子と外部
接続端子との接続順序を互いに逆順にすることによっ
て、実装面積を小さくしながらも接続関係を簡単にする
ことができるという利点がある。また、外部接続端子の
信号配列は選択信号を与えることで切り換えるから、回
路基板の表裏に同じ製品を実装すればよく、在庫管理が
容易であり、かつ誤配線が生じないという利点がある。
を備える内部回路と、外部回路に接続される複数の外部
接続端子と、内部信号端子と外部接続端子とを選択信号
に応じて互いに逆順である２種類の順序関係に選択的に
接続する選択回路とを備えるものであり、内部信号端子
と外部接続端子との接続順序を選択回路によって選択す
ることができるから、回路基板の表裏に実装する場合に
は、回路基板の表面側と裏面側とで内部信号端子と外部
接続端子との接続順序を互いに逆順にすることによっ
て、実装面積を小さくしながらも接続関係を簡単にする
ことができるという利点がある。また、外部接続端子の
信号配列は選択信号を与えることで切り換えるから、回
路基板の表裏に同じ製品を実装すればよく、在庫管理が
容易であり、かつ誤配線が生じないという利点がある。
【００３７】請求項２の発明は、請求項１において、選
択回路を通して内部信号端子に接続される外部接続端子
が、パッケージの中心線に対して対称に配列されている
から、回路基板の表裏に実装したときに、外部接続端子
の信号配列を表裏で一致させることができるという利点
がある。
択回路を通して内部信号端子に接続される外部接続端子
が、パッケージの中心線に対して対称に配列されている
から、回路基板の表裏に実装したときに、外部接続端子
の信号配列を表裏で一致させることができるという利点
がある。
【００３８】請求項５の発明は、請求項１または請求項
２において、内部信号端子の入力端子および出力端子と
外部接続端子との間に前記選択回路を設け、外部接続端
子からの入力信号が選択回路を通して内部回路の入力端
子に入力される状態と、内部回路からの出力信号が選択
回路を通して外部接続端子から出力される状態とを切換
信号により切り換えて外部接続端子を入出力に共用させ
る入出力切換回路を設けたものであり、内部回路端子に
おいて同時に用いない入力端子と出力端子とでひとつの
外部接続端子を共用することが可能になり、外部接続端
子の端子数を低減することが可能になるという利点があ
る。
２において、内部信号端子の入力端子および出力端子と
外部接続端子との間に前記選択回路を設け、外部接続端
子からの入力信号が選択回路を通して内部回路の入力端
子に入力される状態と、内部回路からの出力信号が選択
回路を通して外部接続端子から出力される状態とを切換
信号により切り換えて外部接続端子を入出力に共用させ
る入出力切換回路を設けたものであり、内部回路端子に
おいて同時に用いない入力端子と出力端子とでひとつの
外部接続端子を共用することが可能になり、外部接続端
子の端子数を低減することが可能になるという利点があ
る。
【図１】本発明の実施形態１を示すブロック図である。
【図２】（ａ）（ｂ）は同上の信号配列を説明する平面
図である。
図である。
【図３】同上に用いる選択回路の具体例を示す回路図で
ある。
ある。
【図４】同上に用いる選択回路の具体例を示す回路図で
ある。
ある。
【図５】同上の選択回路に用いるスイッチ回路の構成例
を示す回路図である。
を示す回路図である。
【図６】同上の選択回路に用いるスイッチ回路の構成例
を示す回路図である。
を示す回路図である。
【図７】本発明の実施形態２を示す要部ブロック図であ
る。
る。
【図８】本発明の実施形態３を示す要部ブロック図であ
る。
る。
【図９】本発明の実施形態４を示す要部ブロック図であ
る。
る。
【図１０】本発明の実施形態５を示す要部ブロック図で
ある。
ある。
【図１１】従来例における実装形態の一例を示す斜視図
である。
である。
【図１２】従来例における実装形態の他例を示す斜視図
である。
である。
【図１３】従来例における実装形態のさらに他例を示す
斜視図である。
斜視図である。
１ 集積回路 ５ 内部信号端子 ６ 外部接続端子 ７ 選択回路 ７ａ スイッチ回路 ８ 入出力切換回路 ９ 内部回路 Ｇ１，Ｇ２ ゲート回路 ＯＲ オア回路 ＳＢ１，ＳＢ２ ３ステートバッファ
Claims (8)
- 【請求項１】 複数の内部信号端子を備える内部回路
と、外部回路に接続される複数の外部接続端子と、内部
信号端子と外部接続端子とを選択信号に応じて互いに逆
順である２種類の順序関係に選択的に接続する選択回路
とを備えることを特徴とする集積回路。 - 【請求項２】 選択回路を通して内部信号端子に接続さ
れる外部接続端子は、パッケージの中心線に対して対称
に配列されていることを特徴とする請求項１記載の集積
回路。 - 【請求項３】 内部信号端子のうち入力端子と出力端子
とのいずれか一方と外部接続端子との間に前記選択回路
を設けたことを特徴とする請求項１または請求項２記載
の集積回路。 - 【請求項４】 内部信号端子のうち入出力端子と外部接
続端子との間に前記選択回路を設けたことを特徴とする
請求項１または請求項２記載の集積回路。 - 【請求項５】 内部信号端子の入力端子および出力端子
と外部接続端子との間に前記選択回路を設け、外部接続
端子からの入力信号が選択回路を通して内部回路の入力
端子に入力される状態と、内部回路からの出力信号が選
択回路を通して外部接続端子から出力される状態とを切
換信号により切り換えて外部接続端子を入出力に共用さ
せる入出力切換回路を設けたことを特徴とする請求項１
または請求項２記載の集積回路。 - 【請求項６】 内部信号端子の一部と外部接続端子の一
部との間に選択回路を設けたことを特徴とする請求項１
または請求項２記載の集積回路。 - 【請求項７】 前記選択信号は２値信号であって、前記
選択回路は選択信号の信号値に応じて２入力の一方を選
択的に出力するスイッチ回路を複数個備え、各スイッチ
回路は、選択信号の一方の信号値で信号を通過させ他方
の信号値で信号を阻止する第１のゲート回路と、選択信
号の一方の信号値で信号を阻止し他方の信号値で信号を
通過させる第２のゲート回路と、第１のゲート回路およ
び第２のゲート回路の論理和を出力するオア回路とから
なることを特徴とする請求項１ないし請求項６のいずれ
かに記載の集積回路。 - 【請求項８】 前記選択信号は２値信号であって、前記
選択回路は選択信号の信号値に応じて２入力の一方を選
択的に出力するスイッチ回路を複数個備え、各スイッチ
回路は、選択信号の一方の信号値で信号を通過させ他方
の信号値で信号を阻止する第１の３ステートバッファ
と、第1の３ステートバッファと出力端が共通接続され
選択信号の一方の信号値で信号を阻止し他方の信号値で
信号を通過させる第２の３ステートバッファとからなる
ことを特徴とする請求項１ないし請求項６のいずれかに
記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10515898A JPH11297940A (ja) | 1998-04-15 | 1998-04-15 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10515898A JPH11297940A (ja) | 1998-04-15 | 1998-04-15 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297940A true JPH11297940A (ja) | 1999-10-29 |
Family
ID=14399911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10515898A Withdrawn JPH11297940A (ja) | 1998-04-15 | 1998-04-15 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006046356A (ja) * | 2004-07-30 | 2006-02-16 | Hitachi Ltd | 電動ディスクブレーキ |
-
1998
- 1998-04-15 JP JP10515898A patent/JPH11297940A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006046356A (ja) * | 2004-07-30 | 2006-02-16 | Hitachi Ltd | 電動ディスクブレーキ |
| JP4577605B2 (ja) * | 2004-07-30 | 2010-11-10 | 日立オートモティブシステムズ株式会社 | 電動ディスクブレーキ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796267A (en) | Tri-Statable input/output circuitry for programmable logic | |
| JPH11122096A (ja) | プログラマブル機能ブロック | |
| JP3269526B2 (ja) | プログラマブルロジックｌｓｉ | |
| US6342792B1 (en) | Logic module circuitry for programmable logic devices | |
| US6842040B1 (en) | Differential interconnection circuits in programmable logic devices | |
| US6990543B2 (en) | Memory module with improved data bus performance | |
| US6417462B1 (en) | Low cost and high speed 3-load printed wiring board bus topology | |
| KR100317761B1 (ko) | 반도체 장치 | |
| US4894563A (en) | Output macrocell for programmable logic device | |
| JP2952521B2 (ja) | コンピユータグラフイツクス用のバスインターフエイス制御装置 | |
| JPH11297940A (ja) | 集積回路 | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| US5918027A (en) | Data processor having bus controller | |
| EP1662659A2 (en) | Selector circuit | |
| JPH11340796A (ja) | フリップフロップ回路 | |
| JP3471628B2 (ja) | 書き換え可能な論理回路およびラッチ回路 | |
| JPH07506712A (ja) | 相補型マクロセル帰還回路 | |
| US5936425A (en) | Tri-statable input/output circuitry for programmable logic | |
| JPH1194914A (ja) | スキャンパス制御回路 | |
| JP2003123475A (ja) | プロセッサをメモリ素子と接続する装置及びメモリ素子 | |
| US20020113618A1 (en) | Programmable logic device including bi-directional shift register | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| US6157208A (en) | Programmable logic device macrocell with improved logic capability | |
| JP2655609B2 (ja) | 入出力回路 | |
| JPH11150468A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |