KR100294519B1

KR100294519B1 - 반도체장치용입력초단회로

Info

Publication number: KR100294519B1
Application number: KR1019980002563A
Authority: KR
Inventors: 구니히꼬 하마구찌
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1997-01-30
Filing date: 1998-01-30
Publication date: 2001-07-12
Also published as: US6028458A; JPH10215165A; JP3076258B2; TW413813B; KR19980070941A

Abstract

본 발명의 입력 초단 회로는 입력 신호에 반응하여 활성과 비활성간의 스위칭을 수행한다. 이러한 목적을 위하여, 입력 초단 회로는 입력 신호와 기준 전압과를 비교하기 위한 차동 증폭기와, 전원 제어용 전원 차단 신호를 수신하기 위한 스위치용 트랜지스터 및, 입력 신호의 저레벨을 검출하기 위한 저레벨 스탠바이 검출기와 입력 신호의 고레벨을 검출하기 위한 고레벨 스탠바이 검출기를 포함하는 레벨 검출 회로를 포함하고 있다. 스탠바이 검출기들은 각각 입력 신호가 입력되는 입력단 트랜지스터를 포함하고, 입력 신호 레벨이 입력단 트랜지스터의 역치 전압보다 낮다는 것이 검출되면 저레벨 스탠바이 검출기는 차동 증폭기에 전원을 차단하기 위한 전원 차단 신호를 생성한다. 입력 신호 레벨이 전원 전압과 입력단 트랜지스터 역치 전압과의 차분전압의 레벨보다 높다는 것이 검출되면 고레벨 스탠바이 검출기는 전원 차단 신호를 생성한다.

Description

반도체 장치용 입력 초단 회로{INPUT FIRST STAGE CIRCUIT FOR SEMICONDUCTOR DEVICE}

본 발명은 입력 초단 회로에 관한 것으로, 특히 반도체 장치가 스탠바이 상태에 있을 때 입력 초단 회로에 대한 소비 전류 감소 대책에 관한 것이다.

일반적으로, 반도체 장치의 입력 초단 회로는 차동 증폭기와 각종의 스위치에 의해 구성되며, 반도체 장치가 스탠바이 상태에 있을 때 입력 신호의 차동 증폭 작용과 소비 전류 감소 작용을 한다.

도 1a 에는 종래의 입력 초단 회로의 일례가 도시되어 있다. 입력 초단 회로는 입력 신호 (Vin) 와 기준 전압 (Vref) 을 비교하여 그들간의 전압차를 증폭하는 차동 증폭기 (2a) 와, 차동 증폭기 (2a) 로의 전류 공급을 제어하기 위해 제 1 스위치 회로 (8) 및, 차동 증폭기 (2a) 의 출력 (Vout) 을 확정하기 위한 제 2 스위치 회로 (9) 를 포함하고 있다.

차동 증폭기 (2a) 는 입력 신호 (Vin) 와 기준 전압 (Vref) 이 각각 공급되는 N-채널 MOS 트랜지스터 (이하에서는 NMOS 라 칭함) N1 및 N2 와, 전류 미러 회로를 형성하는 P-채널 MOS 트랜지스터 PMOS P1 및 P2 와, 정전압 (Vbias) 을 게이트에 공급함으로써 정전류원으로서 작동하는 NMOS N4 를 포함하는 CMOS 이다.

차동 증폭기 (2a) 에 부가적으로 접속되어 있는 제 1 스위치 회로 (8) 는, 활성 신호 (EB) 가 게이트들에 공급될 때, 차동 증폭기 (2a) 로의 전류 공급을 중단하는 PMOS P8 및 P9 를 포함한다. 제 2 스위치 회로 (9) 는 차동 증폭기 (2a) 로의 전류 공급을 중단하면서, 출력 (Vout) 레벨을 저레벨로 확정하는 NMOS N8 을 포함한다. 또한, 도 1a 의 신호 (S1) 는 PMOS 전류 미러에 대한 게이트 제어 신호를 나타내고, 신호 (S4) 는 차동 증폭기 (2a) 의 공통 접점 신호를 나타내며, 신호 (S9) 및 (S10) 은 차동 증폭기 (2a) 에 대한 전원 신호들을 나타낸다.

도 1b 에 도시된 입력 전압-소비 전류 특성은 입력 초단 회로가 활성시 및 비활성시에 입력 신호의 전압 (Vin) 에 대한 정규화된 소비 전류를 나타낸다. 여기에서, Vcc 는 전원 전압, Vtn 은 NMOS 의 역치 전압, Vtp 는 PMOS 의 역치전압을 나타낸다. 또한, 입력 신호의 전압 (Vin) 이 Vtn 보다 작거나, 전원 전압 (Vcc) 에서 역치 전압 (Vtp) 의 차이값 (Vcc - Vtp) 보다 크고 Vcc 이하인 범위내에 있을 때의 상태는 이하에서는 스탠바이 상태, 즉 CMOS 스탠바이 상태로 칭한다. CMOS 스탠바이 상태는 반도체 장치의 입력 초단 회로의 소비 전류를 감소시키고 전체 반도체 장치의 소비 전류를 낮은 값으로 제어하기 위한 기술로서 일반적으로 알려져 있고, 예를 들면 휴대 기구 등에서 배터리에 의한 백업 시간을 증대시키기 위하여 널리 사용된다.

활성 신호 (EB) 가 활성을 나타내는 저레벨일 때, 제 1 스위치 회로 (8) 는 온 상태를 나타내고, 입력 신호 (Vin) 의 레벨이 기준 전압 (Vref) 보다 크다면 출력 신호 (Vout) 에 고레벨을 출력하고, 입력 신호 (Vin) 레벨이 기준 전압 (Vref) 보다 낮으면 반대로 저레벨을 출력한다. 이런 예에서의 소비 전류는 도 1b 로부터 알수 있듯이 입력 신호 (Vin) 의 레벨에 따라 결정된다. 특히, 입력 신호 (Vin) 레벨이 NMOS 의 역치 전압 (Vtn) 보다 낮으면, 소비 전류는 0 이 되지만, 입력 신호 (Vin) 레벨이 NMOS 의 역치 전압 (Vtn) 보다 높으면, 소비 전류는 정전류원으로 동작하는 NMOS N4 의 고정 전류치 (Ia) 이하인 전류치를 갖는다.

다른 한편으로, 활성 신호 (EB) 가 비활성을 나타내는 고레벨인 경우, 제 1 스위치 회로 (8) 는 오프 상태를 나타내며, 제 2 스위치 회로 (9) 는 온 상태를 나타낸다. 결과적으로, 출력 (Vout) 은 입력 신호 (Vin) 레벨에 관계없이 저레벨을 나타낸다. 이 경우의 소비 전류는 도 1b 의 비활성 특성에서 알 수 있듯이 0 이다.

상술한 것처럼 동작하는 입력 초단 회로에서, 입력 레벨이 저레벨일 때 CMOS 스탠바이 상태의 소비 전류는 0 인 반면에, 입력 레벨이 고레벨일 때 CMOS 스탠바이 상태의 소비 전류는 Ia 이다. 소비 전류를 감소시키기 위하여, 활성 신호 (EB) 가 비활성으로 제어된다. 그런데, 활성 신호 (EB) 가 비활성으로 되는 때를 결정하는 것은 입력 신호 (Vin) 에 의해서가 아니라 다른 신호에 의해서인데, 실제적으로, 상기의 다른 신호는 입력 초단 회로에 대해 시간적으로 선행하여 동작하는 회로에 의해 생성된다.

상기 설명된 바와 같은 스탠바이 상태의 소비 전류 감소 대책에 대한 구체적 예로서, 반도체 메모리 장치용 범용 DRAM 으로 구성된 초단 회로를 설명한다.

도 2a 및 2b 는 각각 도 1a 및 1b 의 것들을 자세히 보여주는 입력 초단 회로의 회로도 및 입력 초단 회로의 각종 신호들의 타이밍도이다. 도 2a 에 나타나 있는 것처럼, 범용 DRAM 은 로우 어드레스 스트로브 반전신호 (이하에서는 RASB 신호라 칭함) 용 초단 회로 (10) 와, 칼럼 어드레스 스트로브 반전신호 (이하 CASB 라 칭함) 용 초단 회로 (11) 를 포함한다. RASB 초단 회로 (10) 는 상기에 설명된 도 1a 의 차동 증폭기 (2a) 에 대응하는 차동 증폭기로 구성된다. 반면에, CASB 초단 회로 (11) 는 도 1a 의 스탠바이 상태에서 소비 전류 감소를 위한 입력 초단 회로 전체에 대응한다. 그런데, RASB 는 상기 설명된 활성 신호 (EB) 대신에 입력된다.

도 2b 에서 알 수 있듯이, RASB 신호가 고레벨인 동안에, RASB 초단 회로 (10) 및 CASB 초단 회로 (11) 를 포함하는 범용 DRAM 이 상기 방식으로 스탠바이 상태를 나타내기 때문에, RASB 신호가 저레벨인 기간중에, CASB 신호가 저레벨로 바뀌어 쓰기/읽기 동작을 수행한다. RASB 신호가 고레벨인 기간 동안에, 초단 회로 (11) 는 동작할 필요가 없게 되어, RASB 신호에 의해 비활성으로 되어 소비 전류가 스탠바이 상태에서 감소되어진다. 다른 한편으로는, RASB 신호가 초단 회로 (10) 전체에 대한 기준으로 되기 때문에, RASB 초단 회로 (10) 는 초단 회로 (10) 자체의 활성/비활성을 제어하는 또다른 신호를 가지고 있지 않아, 결과적으로, 스탠바이 상태에서의 초단 회로 (10) 의 소비 전류는 감소될 수 없다.

상기 설명된 도 1a 의 입력 초단 회로는 스탠바이 상태에서 소비 전류를 감소시키기 위하여 활성 신호 (EB) 와 이 활성 신호 (EB) 에 의해 제어되는 각종의 스위치 회로들을 필요로 하고, 또한 활성 신호를 제어하기 위한 또다른 신호가 준비되어야만 한다는 문제점을 가지고 있다.

한편, 도 2a 의 입력 초단 회로들, 특히 RASB 초단 회로 (10) 는, RASB 신호가 기준 신호로서 사용되기 때문에, 초단 회로 (10) 를 활성/비활성으로 제어할 신호를 다른 회로로부터 획득할 수 없어, 결과적으로, 도 1a 및 1b 를 참조하여 상기 설명된 바와 같이 스탠바이 상태에서 소비 전류를 감소시키는 초단 회로가 채택될 수 없다는 문제점을 가지고 있다. 반면에, CASB 초단 회로 (11) 는 RASB 신호와 같은 외부 활성 신호가 활성/비활성 제어를 위하여 요구되고, 바로 앞에서 언급된 것과 같은 활성 신호를 얻기 위하여, CASB 초단 회로의 활성 기간 및 비활성 기간을 제어하는 타이밍을 정확하게 설계하여야만 하여, 결과적으로, CASB 초단 회로 자체가 복잡하게 된다는 단점이 있다.

본 발명의 목적은 상기 설명된 문제점들을 제거하고, 입력 신호와는 독립적인 다른 활성 신호를 사용하지 않고서 단순한 회로 구성으로 스탠바이 상태에서 소비 전류를 감소시킬 수 있는 입력 초단 회로를 제공하고자 하는 것이다.

도 1a 는 종래의 입력 초단 회로의 회로도.

도 1b 는 상기 입력 초단 회로의 입력 신호-소비 전류를 도시하는 도면.

도 2a 는 도 1a 의 종래 회로의 상세예를 보여주는 회로도.

도 2b 는 상기 회로의 각종 신호들에 대한 타이밍들을 도시하는 타이밍도.

도 3a 는 본 발명의 입력 초단 회로의 제 1 실시예의 회로도.

도 3b 는 도 3a 의 입력 초단 회로의 입력 신호-소비 전류 특성을 도시하는 도면.

도 4a 는 본 발명의 입력 초단 회로의 제 2 실시예의 회로도.

도 4b 는 도 4a 의 입력 초단 회로의 입력 신호-소비 전류 특성을 도시하는 도면.

도 5 는 본 발명의 입력 초단 회로의 제 3 실시예의 회로도.

도 6 은 본 발명의 입력 초단 회로의 제 4 실시예의 레벨 검출 회로의 회로도.

도 7 은 본 발명의 입력 초단 회로의 제 5 실시예의 레벨 검출 회로의 회로도.

※도면의 주요부분에 대한 부호의 설명※

1 : 입력 초단 회로 2, 7 : 차동 증폭기

3, 6 : 레벨 검출 회로 4 : 저레벨 스탠바이 검출기

5 : 고레벨 스탠바이 검출기

P1∼P7 : PMOS N1∼N7 : NMOS

R1∼R3 : 고저항 S5∼S8 : 전원 차단 신호

본 발명에 따르면, 반도체 장치용 입력 초단 회로는 기준 전압과 입력 신호를 비교하여 입력 신호와 기준 전압과의 차이를 증폭하기 위한 차동 증폭기와, 입력 신호의 소정의 전압 레벨을 검출하여 상기 차동 증폭기에 대한 전원 차단 신호를 생성하기 위한 레벨 검출 회로를 포함하는데, 이때 차동 증폭기에 대한 전원은 상기 레벨 검출 회로가 전원 차단 신호를 생성하는 동안에 중단된다.

또한, 본 발명의 입력 초단 회로의 차동 증폭기는 입력 신호와 기준 전압을 비교하기 위한 차동 쌍 트랜지스터들과, 전원 차단 신호를 수신하여 전원을 제어하는 스위치용 트랜지스터를 포함하고 있으며, 입력 신호에 기초하여 활성 및 비활성으로 스위치된다.

또한, 본 발명의 입력 초단 회로의 레벨 검출 회로는 입력 신호의 저레벨을 검출하는 저레벨 스탠바이 검출기와 입력 신호의 고레벨을 검출하는 고레벨 스탠바이 검출기를 포함하고 있으며, 이때 저레벨 스탠바이 검출기 및 고레벨 스탠바이 검출기 각각은 입력 신호가 입력되는 입력단 트랜지스터를 포함하고 있고, 저레벨 스탠바이 검출기는 입력 신호 레벨이 입력단 트랜지스터의 역치 전압보다 낮은 가를 검출하고, 한편 고레벨 스탠바이 검출기는 입력 신호 레벨이 전원 전압과 입력단 트랜지스터의 역치 전압과의 차분 전압 레벨보다 높은 고레벨인가를 검출하며, 게다가, 상기 레벨들을 검출하고 있는 동안에는, 차동 증폭기에 대한 전원은 차단된다.

또한, 본 발명의 레벨 검출 회로는 입력단 트랜지스터의 역치 전압에 의해 결정되는 전압치에 따라서 전원 차단 신호를 생성한다.

본 발명에 대한 상기 설명 및 다른 목적, 특징 및 장점들은 본 발명의 바람직한 실시예를 도시하는 첨부 도면들과 상세한 설명으로부터 명백해질 것이다.

본 발명의 입력 초단 회로의 제 1 실시예는 입력 신호 (Vin) 와 기준 전압 (Vref) 을 서로 비교하여, 그들간의 차이를 증폭하고 출력 신호 (Vout) 를 생성하는 차동 증폭기 (2) 와, 공급된 입력 신호 (Vin) 레벨이 CMOS 스탠바이 상태에 있는가 아닌가를 검출하여, 차동 증폭기 (2) 를 활성 및 비활성 상태로 스위치하기 위한 전원 차단 신호 (S5) 및 (S6) 를 발생시키는 레벨 검출 회로 (3) 를 포함하고 있다.

본 회로는 다음의 구성으로 이루어져 있다.

차동 증폭기 (2) 는 차동 쌍을 형성하는 N-채널 트랜지스터 (NMOS) N1 및 N2, 전류 미러 회로를 형성하는 P-채널 트랜지스터 (PMOS) P1 및 P2, 전원 차단 신호 (S5) 및 (S6) 에 의해 각각 제어되는 전원 스위치용 트랜지스터 (P3) 및 (N3), 차동 비교를 위해 바이어스 전압 (Vbias) 및 기준 전압 (Vref) 을 각각 제공하기 위한 다른 전원 (E1) 및 (E2) 그리고 dc 전원 (E1) 에서의 바이어스 전압 (Vbias) 에 의해 제어되는 NMOS N4 를 포함하고 있다.

레벨 검출 회로 (3) 는, 전원 차단 신호 (S5) 를 발생시키기 위하여, 전원 (Vcc) 와 접지 전위 (GND) 사이에, 고저항 (R1), 및 입력 신호 (Vin) 를 게이트에 공급받는 NMOS N5 를 직렬로 접속시켜서 형성된 저레벨 스탠바이 검출기 (4) 와, 전원 차단 신호 (S6) 를 발생시키기 위하여, 입력 신호 (Vin) 를 게이트에 공급받는 PMOS P4 및 고저항 (R2) 을 앞서와 유사하게 직렬로 접속시켜 형성된 고레벨 스탠바이 검출기 (5) 를 포함하고 있다.

역치 전압을 이용하여 레벨 검출 회로 (3) 는 입력 신호 (Vin) 레벨이 트랜지스터의 CMOS 스탠바이 상태를 나타내는가 아닌가를 판단하여, 전원 차단 신호 (S5) 및 (S6) 를 발생시켜서, 입력 신호 (Vin) 가 CMOS 스탠바이 상태를 나타낼 때, 차동 증폭기 (2) 로의 전원을 차단한다.

상기 설명된 구성을 갖는 입력 초단 회로 (1) 의 소비 전류는 도 3b 에 나타난 특징을 갖는다. 특히, 입력 신호 (Vin) 의 고레벨 입력 기간내에, 즉 입력 신호 (Vin) 레벨이 전원 전압 (Vcc) 과 PMOS 의 역치 전압 (Vtp) 과의 차분 전압치 (Vcc - Vtp) 보다 크고 전원 전압 (Vcc) 이하인때에, 입력 초단 회로 (1) 의 소비 전류는 전원 차단 신호 (S5) 및 (S6) 에 의해 미소 전류 (Is) 를 나타낸다.

입력 신호 (Vin) 레벨이 고레벨과 저레벨의 중간정도인 Vcc - Vtp 보다 작고 NMOS 의 역치 전압 (Vtn) 보다 클 때에는, 미소 전류 (Is) 와 일정 전류의 합인 고정 전류 (Ia) 가 소비된다.

다른 한편으로, 입력 신호 (Vin) 의 저레벨 입력 기간내에는, 즉 입력 신호 (Vin) 레벨이 접지 전위 (GND) 보다 크고 NMOS 의 역치 전압 (Vtn) 보다 작은 때는, 소비 전류는 전원 차단 신호 (S5) 및 (S6) 에 의해 미소 전류 (Is) 이다.

상기 동작을 더욱 더 자세하게 설명한다. 우선, 입력 신호 (Vin) 레벨이 Vcc - Vtp 보다 높은 고레벨일 때는, 고레벨 스탠바이 검출기 (5) 의 PMOS P4 는 오프 상태에 있고, 고저항 (R2) 에 의해 전원 차단 신호 (S6) 가 제어되어 접지 전위 (GND) 로 된다. 반면에, 저레벨 스탠바이 검출기 (4) 의 NMOS N5 는 온 상태에 있어, 고저항 (R1) 에 의한 전류 공급보다 충분히 높은 전류가 전원 차단 신호 (S5) 를 접지 전위 (GND) 로 제어하기 위하여 NMOS N5 를 통하여 공급된다. 이 경우에, 차동 증폭기 (2) 의 PMOS P3 가 온 상태로 제어되고 NMOS N3 가 오프 상태로 제어되기 때문에, 차동 증폭기 (2) 에 의해 소비될 전류는 NMOS N3 에 의해 중단되어 0 으로 제어된다.

그리하여, 출력 전압 (Vout) 레벨은 NMOS N4, N3, N2 의 경로를 통하여 저레벨로 된다. 따라서, 입력 초단 회로 (1) 의 소비 전류는 고레벨 스탠바이 검출기 (5) 에 의해 주어지고, 이 경우의 소비 전류는 고저항 (R2) 에 따라 결정되는 미소 전류 (Is) 이다.

다른 한편으로, 입력 신호 (Vin) 레벨이 중간 레벨일 때는, 즉 입력 신호 (Vin) 레벨이 Vtn 보다 크고 Vcc - Vtp 보다 작은 경우, 고레벨 스탠바이 검출기 (5) 의 PMOS P4 는 온 상태에 있어, 차동 증폭기 (2) 에 의한 전류 공급보다 충분히 높은 전류가 공급되어 전원 차단 신호 (S6) 가 전원 전압 (Vcc) 과 같도록 한다. 반면에, 저레벨 스탠바이 검출기 (4) 의 NMOS N5 는 온 상태를 나타내어, 고저항 (R1) 에 의한 전류 공급보다 충분히 높은 전류 공급의 결과로서 전원 차단 신호 (S5) 가 접지 전위 (GND) 로 제어된다. 이 경우에서, 차동 증폭기 (2) 의 PMOS P3 및 NMOS N3 모두 온 상태를 나타내고 있기 때문에, 차동 증폭기 (2) 는 입력 신호 (Vin) 레벨에 대응하는 출력 신호 (Vout) 를 출력한다. 다른 말로 하면, 입력 신호 (Vin) 레벨이 기준 전압 (Vref) 보다 높으면, 고레벨이 출력 신호 (Vout) 로서 출력되지만, 입력 신호 (Vin) 레벨이 기준 전압 (Vref) 보다 낮으면, 저레벨이 출력 신호 (Vout) 로서 출력된다.

이 경우의 소비 전류는 소정의 전류치 (Ia) (Is × 2 + N4 의 고정 전류) 로서, 이는 레벨 검출 회로 (3) 에서 소비된 저레벨 스탠바이 검출기 (4) 및 고레벨 스탠바이 검출기 (5) 의 두 미소 전류 (Is) 의 합인 미소 전류 (Is × 2) 와 정전류원 동작을 수행하는 NMOS N4 의 고정 전류와를 합한 것이다.

주목할 것은, 설명을 단순화하기 위하여, R1 = R2 이고 각각의 미소 전류 (Is) 는 대략 Vcc/R1 = Vcc/R2 와 같다고 가정하지만, 고저항 (R1) 및 (R2) 의 수치들이 서로 같을 필요는 없다는 것이다.

다음으로, 입력 신호 (Vin) 레벨이 Vtn 보다 낮은 저레벨을 나타낼 때는, 고레벨 스탠바이 검출기 (5) 의 PMOS P4 는 온 상태를 나타내고, 고저항 (R2) 에 의한 전류보다 충분히 높은 전류가 공급되어 전원 차단 신호 (S6) 는 전원 전압 (Vcc) 의 수치와 동일하게 된다. 반면에, 저레벨 스탠바이 검출기 (4) 의 NMOS N5 는 오프 상태에 있게되어, 전원 차단 신호 (S5) 는 고저항 (R1) 에 의해 전원 전압 (Vcc) 의 수치로 제어된다. 이경우 차동 증폭기 (2) 에 의한 소비 전류는 0 이 되는데, 이는 PMOS P3 가 오프 상태이고 NMOS N3 가 온 상태이어서 공급된 전류가 PMOS P3 에 의해 중단되기 때문이다.

차동 증폭기에 대해 스위치용 PMOS P3 및 NMOS N3 가 제공되어 있고, 상기의 방식으로 PMOS P3 및 NMOS N3 의 전단계에서 스탠바이 전압 레벨을 검출하여 PMOS P3 및 NMOS N3 를 제어하기 위하여 전원 차단 신호 (S5) 및 (S6) 를 발생하기 위한 레벨 검출 회로가 제공되어 있으므로, 소비 전류의 감소와 활성 및 비활성간의 스위칭 제어가 간단하게 실현될 수 있다.

다음으로, 본 발명의 제 2 실시예를 설명한다.

도 4a 를 참조하면, 본실시예의 형태의 입력 초단 회로 (1) 는 차동 증폭기 (2) 와, 입력 신호 (Vin) 레벨이 CMOS 스탠바이 상태를 나타내는 레벨인가 아닌가를 검출하여 활성 및 비활성으로 차동 증폭기 (2) 를 스위치하기 위한 전원 차단 신호 (S7) 및 (S8) 를 생성하는 레벨 검출 회로 (6) 를 포함한다. 레벨 검출 회로 (6) 는 제 1 실시예의 레벨 검출 회로 (3) 와 비교하면 구성을 단순화하여, 전원 (Vcc) 과 접지 (GND) 간에, PMOS P4 와, 고저항 (R3) 및 NMOS N5 를 직렬접속하여, 전원 차단 신호 (S7) 및 (S8) 가 고저항 (R3) 의 양단에서 발생되도록 구성되어 있다. 본실시예의 회로 (1) 의 입력 신호-소비 전류 특성은 도 4b 에 나타나 있는 것처럼, 도 3b 의 것과 대략 같지만, 미소 전류 (Is) 가 삭제된다는 것이 다르다.

본실시예의 회로의 동작에 대해 아래에 설명한다.

우선, 입력 신호 (Vin) 레벨이 Vcc - Vtp 보다 높을 때는, 레벨 검출 회로 (6) 의 PMOS P4 는 오프 상태를 나타내고 NMOS N5 는 온 상태를 나타낸다. 결과적으로, 전원 차단 신호 (S7) 가 GND 로 제어되고, 또한 전원 차단 신호 (S8) 도 고저항 (R3) 에 의해 GND 로 제어된다. 따라서, 이 경우 동작이 비록 상기 설명된 레벨 검출 회로 (3) 의 것과 동일하더라도, PMOS P4 가 온 상태에 있기때문에, 소비 전류는 0 으로 감소된다.

입력 신호 (Vin) 레벨이 Vtn 보다 낮을 때는, PMOS P4 는 온 상태를 나타내고 NMOS N5 는 오프 상태를 나타내므로, 전원 차단 신호 (S8) 는 Vcc 로 제어되고, 또한 전원 차단 신호 (S7) 도 고저항 (R3) 에 의해 Vcc 로 제어된다. 따라서, 비록 이경우의 동작이 또한 레벨 검출 회로 (3) 의 것과 동일하더라도, NMOS N5 가 오프 상태에 있으므로, 소비 전류는 0 으로 감소된다.

입력 신호 (Vin) 레벨이 Vcc - Vtp 와 Vtn 사이의 중간 레벨일 때는, 레벨 검출 회로 (6) 의 PMOS P4 및 NMOS N5 둘다 온 상태를 나타내므로, 전원 차단 신호 (S8) 는 고저항 (R3) 을 통해 흐르는 전류에 의해 Vcc 로 제어되고, 전원 차단 신호 (S7) 는 GND 로 제어된다. 따라서, 비록 이 경우의 동작도 또한 레벨 검출 회로 (3) 의 것과 동일하더라도, 이 경우 소비 전류는 고저항 (R3) 을 통해 흐르며 레벨 검출 회로 (6) 에 의해 소비되는 미소 전류와, 정전류원 동작을 수행하는 차동 증폭기 (2) 의 NMOS N4 에 의해 소비되는 정전류의 합인 소정의 전류 (Ia) 이다. 다시 말하면, PMOS P4 및 NMOS N5 가 온 상태를 나타내기 때문에, 미소 전류는 0 과 같지 않게 되고, 온 상태의 PMOS P4 및 NMOS N5 의 저항이 충분히 낮다고 가정하면, 레벨 검출 회로 (6) 를 통해 흐르는 소비 전류는 대략 Vcc/R3 와 같다.

제 2 실시예처럼 차동 증폭기 (2) 의 전단계에, 전원 차단 신호 (S7) 및 (S8) 를 발생하는 단순화된 레벨 검출 회로 (6) 가 제공되어 있는 경우에, 소비 전류는 더욱더 감소될 수 있고, 활성 및 비활성간의 차동 증폭기의 스위칭은 간단하게 제어될 수 있다.

다음으로, 제 2 실시예의 것과 유사한 레벨 검출 회로 (6) 와, 차동 증폭기 (2) 의 변형인 차동 증폭기 (7) 을 사용하는 제 3 실시예가 도 5 를 참조하여설명된다.

차동 증폭기 (7) 는 입력 신호 (Vin) 및 기준 전압 (Vref) 을 PMOS P1 및 PMOS P2 에 각각 공급하도록 구성되고, 제 2 실시예의 차동 증폭기 (2) 의 PMOS 및 NMOS 를 서로 교환하고 있다.

우선, 입력 신호 (Vin) 가 고레벨을 가질때, 즉 입력 신호 (Vin) 가 Vcc - Vtp 보다 큰 레벨을 가질 때는, 레벨 검출 회로 (6) 의 전원 차단 신호 (S7) 및 (S8) 는 상기 설명된 바와 같이 GND 레벨을 갖는다. 이 경우, 차동 증폭기 (7) 의 PMOS P3 가 온 상태를 나타내고 NMOS N3 가 오프 상태를 나타내기 때문에, 전류가 NMOS N3 에 의해 중단되어, 차동 증폭기 (7) 의 소비 전류는 0 으로 된다. 따라서, 출력 전압 (Vout) 레벨이 PMOS P5, P3, P2 의 경로 또는 PMOS P5, P3, P2 그리고 NMOS N1, N2 의 또다른 경로에 의해 고레벨로 제어된다. 따라서, 입력 초단 회로 (1) 에 의해 어떤 전류도 소비되지 않고, 도 4b 에 나타난 것과 유사하게, 소비 전류는 0 이다.

입력 신호 (Vin) 레벨이 중간 정도의 레벨을 가질 때, 즉 입력 신호 (Vin) 레벨이 Vcc - Vtp 와 Vtn 사이의 레벨을 가질 때는, 레벨 검출 회로 (6) 의 전원 차단 신호 (S7) 는 GND 레벨을 가지고, 전원 차단 신호 (S8) 는 Vcc 레벨을 갖는다. 이 경우에는, 차동 증폭기 (7) 의 PMOS P3 및 NMOS N3 모두가 온 상태에 있어, 차동 증폭기 (7) 는 입력 신호 (Vin) 레벨에 반응하여 출력 신호 (Vout) 를 출력한다. 특히, 입력 신호 (Vin) 레벨이 기준 전압 (Vref) 보다 높으면, 출력 신호 (Vout) 는 고레벨을 나타내지만, 입력 신호 (Vin) 레벨이 기준 전압(Vref) 보다 낮으면, 출력 신호 (Vout) 는 저레벨을 나타낸다. 결과적으로, 소비 전류는, 도 4b 에 나타난 것처럼, 레벨 검출 회로 (6) 의 고저항 (R3) 에 의해 소비되는 미소 전류와 PMOS P5 의 정전류원 동작을 위한 고정 전류와의 합인 소정의 전류치 (Ia) 이다.

본발명의 제 3 실시예가 단지 제 2 실시예의 차동 증폭기를 형성하는 PMOS 및 NMOS 를 교환하고 있기 때문에, 제 2 실시예의 것과 유사한 결과가 얻어진다.

다음으로, 제 1 실시예의 레벨 검출 회로 (3) 가 변형되어 있는 제 4 실시예를 도 6 을 참조하여 설명한다.

본 실시예의 레벨 검출 회로 (3) 는 제 1 실시예의 저레벨 스탠바이 검출기 (4) 및 고레벨 스탠바이 검출기 (5) 에 대한 변형예를 포함하고, 고저항 (R1) 및 (R2) 대신에, 게이트에 GND 및 Vcc 를 각각 공급하는 PMOS P6 및 NMOS N6 를 사용하고 있다. PMOS P6 및 NMOS N6 는, 고저항 (R1) 및 (R2) 와 유사하게 작은 전류 공급능력을 갖는 트랜지스터들을 사용한다.

본 실시예의 레벨 검출 회로 (3) 에서는, 입력 신호 (Vin) 레벨이 Vcc - Vtp 보다 높은 고레벨을 가지면, 고레벨 스탠바이 검출기 (5) 의 PMOS P4 가 오프 상태를 나타내기 때문에, 전원 차단 신호 (S6) 는 NMOS N6 에 의해 GND 로 제어된다. 반면에, 저레벨 스탠바이 검출기 (4) 의 NMOS N5 가 온 상태를 나타내기 때문에, PMOS P6 로부터의 전류보다 충분히 높은 전류가 공급되어, 결과적으로는, 전원 차단 신호 (S5) 가 GND 로 제어된다. 이 경우의 소비 전류는, 도 3b 에 나타난 것과 유사하게, PMOS P6 에 따라 결정되는 미소 전류 (Is) 만에 의하여 주어진다.

한편, 입력 신호 (Vin) 가 Vtn 보다 낮은 저레벨을 가지면, 고레벨 스탠바이 검출기 (5) 의 PMOS P4 가 온 상태를 나타내기 때문에, NMOS N6 로부터의 전류보다 충분히 높은 전류가 공급되어, 전원 차단 신호 (S6) 가 Vcc 로 제어된다. 반면에, 저레벨 스탠바이 검출기 (4) 의 NMOS N5 가 오프 상태를 나타내기 때문에, 전원 차단 신호 (S5) 는 PMOS P6 에 의해 Vcc 로 제어된다. 이 경우의 소비 전류는, 도 3b 에 나타난 것과 유사하게, NMOS N6 에 따라 결정되는 미소 전류 (Is) 만에 의해 주어진다.

또한, 입력 신호 (Vin) 레벨이 중간정도 레벨, 즉 입력 신호 (Vin) 레벨이 Vcc - Vtp 와 Vtn 사이이면, 고레벨 스탠바이 검출기 (5) 의 PMOS P4 는 온 상태를 나타내기 때문에, 전원 차단 신호 (S6) 는 Vcc 로 제어된다. 반면에, 저레벨 스탠바이 검출기 (4) 의 NMOS N5 가 온 상태를 나타내므로, 전원 차단 신호 (S5) 는 GND 로 제어된다. 이경우의 소비 전류는, 도 3b 에 나타난 것과 유사하게, 레벨 검출 회로 (3) 에 의해 소비되는 미소 전류 (Is) 의 두배와 정전류원 동작을 위한 NMOS N6 의 고정전류와의 합인 소정의 전류치 (Ia) 이다.

다음으로, 도 7 을 참조하여 본 발명의 제 5 실시예를 설명한다.

제 5 실시예는 제 2 실시예의 레벨 검출 회로 (6) 에 대한 변형예로서, 고저항 (R3) 대신에, 게이트에 Vcc 및 GND 를 각각 공급하는 NMOS N7 및 PMOS P7 을 포함한다. 고저항 (R3) 과 유사하게, NMOS N7 및 PMOS P7 은 전류 공급능력이 낮은 트랜지스터를 사용한다.

또한, 본 실시예의 레벨 검출 회로 (6) 에서, 입력 신호 (Vin) 가 고레벨을 가질때, 즉, 입력 신호 (Vin)가 Vcc - Vtp 보다 높을 때는, 레벨 검출 회로 (6) 의 PMOS P4 가 오프 상태를 나타내고 NMOS N5 는 온 상태를 나타내기 때문에, 전원 차단 신호 (S7) 은 GND 로 제어되고, 또한 전원 차단 신호 (S8) 도 NMOS N7 에 의해 GND 로 제어된다. 따라서, 레벨 검출 회로 (6) 의 동작은 제 2 실시예의 레벨 검출 회로의 동작과 또한 유사하다. 도 4b 에 나타난 것과 유사하게, PMOS P4 가 오프 상태이므로, 이 경우의 소비 전류는 0 이 된다.

입력 신호 (Vin) 가 저레벨을 가질때, 즉 입력 신호 (Vin) 가 Vtn 보다 낮을때는, 레벨 검출 회로 (6) 의 PMOS P4 가 온 상태를 나타내고 NMOS N5 는 오프 상태를 나타내기 때문에, 전원 차단 신호 (S8) 은 Vcc 로 제어되고, 전원 차단 신호 (S7) 은 PMOS P7 에 의하여 Vcc 로 제어된다. 결과적으로, 본 실시예의 레벨 검출 회로 (6) 은 제 2 실시예의 레벨 검출 회로 (6) 과 동일한 동작을 수행한다. 도 4b 에 나타난 것과 유사하게, NMOS N5 가 오프 상태이므로, 이 경우의 소비 전류는 0 이 된다.

입력 신호 (Vin) 레벨이 중간정도의 레벨, 즉 입력 신호 (Vin) 레벨이 Vcc - Vtp 보다 크고 Vtn 보다 작은 때는, 레벨 검출 회로 (6) 의 PMOS P4 및 NMOS N5 모두가 온 상태를 나타낸다. 따라서, PMOS P7 및 NMOS N7 의 전류 공급들은 서로 상쇄되어, 전원 차단 신호 (S8) 은 Vcc 로 제어되고 전원 차단 신호 (S7) 은 GND 로 제어된다. 결과적으로, 본 실시예의 레벨 검출 회로 (6) 은 제 2 실시예의 검출 회로와 동일하게 동작한다. 도 4b 에 나타난 것과 유사하게, 이 경우 소비 전류는 레벨 검출 회로 (6) 의 PMOS P7 및 NMOS N7 에 의해 소비되는 미소 전류와 차동 증폭기 (2) 의 NMOS N4 의 고정 전류와의 합인 소정의 전류치 (Ia) 이다.

여기에 개시된 "반도체 장치용 입력 초단 회로" 의 변형예들 및 변화예들은 종래 기술에 숙련된 사람들에게는 명백할 것이다. 상기 변형예들 및 변화예들은 모두 다음의 특허청구범위들의 범위내에 포함된다.

상기 설명된 수단 및 방법에 의하여, 본 발명의 입력 초단 회로는 자기 자신의 활성 및 비활성 상태를 제어할 수 있고, 장치 전체에 대한 기준으로 사용되는, 예를 들면 범용 DRAM 의 RASB 신호와 같은 신호의 초단 회로로서 사용되는 경우에도, 입력 신호가 스탠바이 상태에 있을 때는, 전력 소비가 감소될 수 있다.

또한, 입력 초단 회로를 활성 및 비활성으로 제어하기 위한 신호가 레벨 검출 회로에 의하여 생성되기 때문에, 활성 및 비활성간의 스위칭 제어가 단순하게 수행될 수 있다.

Claims

반도체 장치용 입력 초단 회로로서,

입력 신호와 기준 전압을 비교하여, 상기 입력 신호와 상기 기준 전압과의 전압차를 증폭하는 차동 증폭기 및,

상기 입력 신호의 2개의 소정 전압 레벨중 하나를 검출하고, 그에 응답하여 상기 차동 증폭기에 대한 2개의 전원 차단 신호중 하나를 발생하는 레벨 검출 회로를 포함하고,

상기 레벨 검출 회로는,

상기 입력 신호의 저레벨을 검출하고 상기 2개의 전원 차단 신호중의 제 1 전원 차단 신호를 생성하는 저레벨 스탠바이 검출기, 및

상기 입력 신호의 고레벨을 검출하고 상기 2개의 전원 차단 신호중의 제 2 전원 차단 신호를 생성하는 고레벨 스탠바이 검출기를 구비하고,

상기 스탠바이 검출기 각각은 상기 입력 신호가 입력되는 입력단 트랜지스터를 포함하고, 상기 입력단 트랜지스터의 역치 전압에 의해 결정되는 전압치에 따라서 상기 2개의 전원 차단 신호를 발생하고,

상기 레벨 검출 회로가 상기 2개의 전원 차단 신호중 하나를 발생하는 동안에 상기 차동 증폭기에 공급되는 전원이 중단되는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.
제 1 항에 있어서,

상기 차동 증폭기는 상기 입력 신호와 상기 기준 전압을 비교하기 위한 차동 쌍 트랜지스터들 및,

공급되는 상기 전원을 제어하기 위해 상기 전원 차단 신호의 각각을 수신하는 2개의 스위치용 트랜지스터를 포함하고,

상기 입력 신호에 기초하여 활성 및 비활성간에 스위치되는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.
반도체 장치용 입력 초단 회로로서,

입력 신호와 기준 전압을 비교하여, 상기 입력 신호와 상기 기준 전압과의 전압차를 증폭하는 차동 증폭기 및,

상기 입력 신호의 2개의 소정 전압 레벨중 하나를 검출하여 상기 차동 증폭기에 대한 2개의 전원 차단 신호중 하나를 발생하는 레벨 검출 회로를 포함하고,

상기 레벨 검출 회로가 상기 2개의 전원 차단 신호중 하나를 발생하는 동안에 상기 차동 증폭기에 공급되는 전원이 중단되고,

상기 차동 증폭기는 차동 쌍을 형성하는 한 쌍의 N-채널 MOS 트랜지스터들 (NMOS), 전류 미러 회로를 형성하는 한 쌍의 P-채널 MOS 트랜지스터들 (PMOS), 각각의 상기 전원 차단 신호에 의해 제어되는 한 쌍의 전원 스위치용 트랜지스터들, 바이어스 전압을 공급하기 위한 dc 전원, 상기 dc 전원에 의해 제어되는 NMOS 트랜지스터, 및 차동 비교를 위해 상기 기준 전압을 공급하기 위한 또하나의dc 전원을 포함하고,

상기 2개의 전원 차단 신호는 제 1 전원 차단 신호 및 제 2 전원 차단 신호를 포함하고,

상기 레벨 검출 회로는 상기 입력 신호의 저레벨을 검출하기 위한 저레벨 스탠바이 검출기 및 상기 입력 신호의 고레벨을 검출하기 위한 고레벨 스탠바이 검출기를 포함하고,

상기 저레벨 스탠바이 검출기는 상기 입력 신호가 입력되는 입력단 트랜지스터를 포함하며, 상기 입력 신호의 검출 레벨이 상기 저레벨 스탠바이 검출기의 상기 입력단 트랜지스터의 상기 역치 전압보다 낮은 저레벨이면, 상기 차동 증폭기의 상기 전원 스위치용 트랜지스터들중 하나로 전송될 제 1 전원 차단 신호를 발생하고,

상기 고레벨 스탠바이 검출기는 상기 입력 신호가 입력되는 입력단 트랜지스터를 포함하며, 상기 입력 신호의 검출 레벨이 Vcc 전원 전압에서 상기 고레벨 스탠바이 검출기의 상기 입력단 트랜지스터의 상기 역치 전압을 뺀 레벨보다 높은 고레벨이면, 상기 차동 증폭기의 다른 전원 스위치용 트랜지스터로 전송될 제 2 전원 차단 신호를 발생하는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.
제 3 항에 있어서, 상기 저레벨 스탠바이 검출기의 상기 입력단 트랜지스터는 입력 신호를 게이트에서 수신하는 NMOS 트랜지스터를 포함하고, 상기 저레벨 스탠바이 검출기는 상기 Vcc 전원 전압과 접지사이에서 상기 NMOS 트랜지스터와 직렬접속되어 있는 고저항을 포함하고,

상기 고레벨 스탠바이 검출기의 상기 입력단 트랜지스터는 입력 신호를 게이트에서 수신하는 PMOS 트랜지스터를 구비하고, 상기 고레벨 스탠바이 검출기는 상기 Vcc 전원 전압과 상기 접지사이에서 상기 PMOS 트랜지스터와 직렬접속되어 있는 또하나의 고저항을 더 포함하는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.
제 3 항에 있어서,

상기 레벨 검출 회로는 상기 Vcc 전원 전압과 상기 접지사이에 직렬접속되어 있는 PMOS 트랜지스터, 고저항 및 NMOS 트랜지스터를 포함하여, 상기 제 1 및 제 2 전원 차단 신호들이 상기 고저항의 양단으로부터 추출되도록 하는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.
제 1 항에 있어서,

상기 차동 증폭기는 상기 입력 신호를 게이트에서 수신하는 PMOS 트랜지스터와 상기 기준 전압을 게이트에서 수신하는 또하나의 PMOS 트랜지스터를 구비하는 쌍 트랜지스터로 구성되어 있는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.
제 5 항에 있어서, 상기 레벨 검출 회로의 상기 고저항은,

접지 전압을 게이트에서 수신하며 전류 공급능력이 낮은 PMOS 트랜지스터와,

상기 Vcc 전원 전압을 게이트에서 수신하며 전류 공급능력이 낮은 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 장치용 입력 초단 회로.