KR100193654B1 - 전압 비교회로 - Google Patents

Abstract

본 발명은 전압 비교회로의 동작에 필요한 바이어스 전류를 효과적으로 턴오프시키므로 대기 전력의 소모를 줄이고 Q포인트 전류 테스트를 할 수 있는 회로를 구현하고, 부가적으로 전압 비교회로의 출력단을 유지하도록 하는 전압 비교회로를 제공하기 위한 것이다.

이와 같은 목적을 달성하기 위한 본 발명은 전류원에 의해 바이어스되고, 차동 신호가 입력됨에 따라 도통/차단되는 제1 및 제2P채널트랜지스터로 이루어진 차동 입력단과, 상기 차동 입력단의 제1 및 제2P채널트랜지스터의 동작에 따라 능동부하로 구동하도록 공동 게이트로 연결된 제1 및 제2N널트랜지스터로 이루어진 전류미러와, 상기 전류미러에서 출력된 전류를 반전 출력하는 인버터로 이루어진 전압 비교회로에 있어서, 상기 차동 입력단으로 공급하는 공급전원에 따른 상기 전류원을 제1제어신호에 따라 도통/차단하는 제1스위칭소자로 이루어진 스위칭수단과; 상기 스위칭수단이 도통됨에 따라 제2제어신호에 의해 제1P채널트랜지스터를 통과한 전류의 흐름을 제어하여 상기 전류미러의 정상동작을 제어하는 전류미러 제어수단과; 상기 차동입력단으로부터 상기 인버터로 출력되는 신호로 상기 인버터로부터 출력단으로 출력되는 신호에 의해 제어하는 출력단 제어수단을 포함한다.

Description

전압 비교회로

제1도는 종래 기술에 따른 전압 비교회로의 구성도.

제2도는 본 발명의 기술에 따른 전압 비교회로의 구성도.

제3a도 내지 제3c도는 제2도에서의 각부 파형도.

제4도는 제2도의 전압 비교회로에 있어서, 입력신호에 대한 공급전류를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 차동 입력단 20 : 전류미러

30 : 인버터 40 : 스위칭부

50 : 전류미러 제어부 60 : 출력단 제어부

본 발명은 전압 비교회로에 관한 것으로서, 특히 전압 비교기의 동작에 필요한 바이어스(Bias) 전류를 효과적으로 턴오프시켜 대기 전력소모를 줄이고 Q포인트 전류(Iddq; Quiescent supply current)를 검출할 수 있는 회로를 구현하고 부가적으로 전압 비교회로의 출력단을 유지하도록 하는 전압 비교회로에 관한 것이다.

일반적으로 시모스(CMOS; Complementary Metal Oxide Semiconductor)를 이용한 디지탈 시스템 및 혼합신호 시스템에서 복잡한 기능을 추구하기 위해서 아날로그 회로가 종종 사용되며, 이때 저전압 스윙과 고속 인터페이스를 위해서 전류 보드 트랜시버(Tranceiver) 로직으로 비교기를 많이 사용된다.

풀 로직 신호(Full Logic Signal)를 발생하기 위한 전압 비교기 형태의 회로는 비교기의 바이어스 전류의 영향으로 Q포인트 전류 테스트의 신뢰도가 부족하다.

제1도는 종래의 간단한 전압 비교회로의 구성도로서, 종래의 전압 비교회로는 접지 전위로 바이어스되어 공급전원(YD-D)에 따른 전류를 공급하는 전류원의 역할을 하는 제1P채널트랜지스터(P채널 MOS FET)와, 전류원에 의해 바이어스된 제2P채널트랜지스터(P채널 MOS FET)(M2)와 제3P채널트랜지스터(M3)로 구성된 차동 증폭쌍(Differential Pair)과, 제1N채널트랜지스터(M4)와 제2N채널트랜지스터(M5)로 구성된 전류미러(2)로 구성된다. 이 전류미러(2)는 싱글 앤디드 출력전압(Singlc Ended Output Voltage)을 출력하는 능동부하(Active Load)로 사용되며 상기의 능동부하의 출력은 비교회로의 출력단을 인버터 게인스테이지(3)의 입력으로 사용된다.

이와 같은 종래 2단 전압 비교회로에 있어서, 비교회로의 정지전류가 입력상태 바이어스로 사용되는 전류원에 영향을 받으며 또한 인버터 게인 스테이지가 스위칭 영역에서 존재하는 전류에 영향을 동시에 받으므로 전체 회로의 전력 소모가 증가할 뿐만 아니라 대기공급 전류의 테스트가 부정확한한 문제점이 있었다.

따라서 본 발명은 상기한 종래기술의 문제점을 개선코자 하이 전압 비교회로의 동작에 필요한 바이어스 전류를 효과적으로 턴오프시켜 대기 전력의 소모를 줄이고 Q포인트 전류 테스트를 할 수 있는 회로를 구현하고, 부가적으로 전압 비교회로의 출력단을 유지하도록 하는 전압 비교회로를 제공함에 그 목적이 있다.

상기한 본 발명의 목적을 달성하기 위한 전압비교회로는 전류원에 의해 바이어스되고, 차동 신호가 입력됨에 따라 도통/차단되는 제1 및 제2P채널트랜지스터로 이루어진 차동 입력단과, 상기 차동 입력단의 제1 제2P채널트랜지스터의 동작에 따라 능동부하로 구동하도록 공통 게이트로 연결된 제1 및 제2N채널트랜지스터로 이루어진 전류미러와, 상기 전류미러에서 출력된 전류를 반전 출력하는 인버터로 이루어진 전압 비교회로에 있어서, 상기 차동 입력단으로 공급하는 공급전원에 따른 상기 전류원을 제1제어신호에 따라 도통/차단하는 제1스위칭소자로 이루어진 스위칭수단과; 상기 스위칭수단이 도통됨에 따라 제2제어신호에 의해 제1P채널트랜지스터를 통과한 전류의 흐름을 제어하여 상기 전류미러의 정상 동작을 제어하는 전류미러 제어수단과, 상기 차동 입력단으로부터 상기 인버터로 출력되는 신호를 상기 인버터로부터 출력단으로 출력되는 신호에 의해 제어하는 출력단 제어수단을 포함한다.

이하 본 발명을 첨부된 도면 제2 내지 제4도를 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 기술에 따른 전압 비교회로의 구성도로서, 이에 도시한 바와 같이 차동 신호가 입력됨에 따라 도통/차단하는 제1 및 제2P채널트랜지스터(MP1),(MP2)로 이루어진 차동 입력단(10)과, 상기 차동 입력단(10)의 제1 및 제2P채널트랜지스터(MP1),(MP2)의 동작 상대에 따라 능동부하로 구동하도록 공통 게이트로 연결된 제1 및 제2N채널트랜지스터(MN1),(MN2)로 이루어진 전류미러(20)와, 상기 차동입력단(10)의 출력신호를 반전 출력하는 인버터(30)로 이루어진다.

또한, 본 발명의 전압 비교회로는 제1제어신호(EN1)에 따라 도통/차단되어 전원전압(VDD)에 따른 전류를 상기 차동 입력단(10)으로 제공하는 전류원으로서의 역할을 하는 제1스위칭소자로 이루어진 스위칭부(40)와, 상기 스위칭부(40)가 도통됨에 따라 제2제어신호(EN2)에 따라 상기 입력단(10)의 제1P채널트랜지스터(MP1)를 통과한 전류의 흐름을 제어하이 전류미러(20)의 정상 동작을 제어하는 전류미러 제어부(50)와, 상기 인버터(30)의 출력신호에 따라 차동 입력단(10)으로부터 상기 인버터(30)를 통해 출력되는 신호를 제어하기 위한 출력단 제어부(50)로 이루어진다.

상기 스위칭부(40)의 제1스위칭소자는 제1제어신호(EN1)에 따가 공급전압(VDD)에 따라 전류원을 상기 차동 입력단(10)으로 공급하기 위한 제3P채널트랜지스터(MB3)로 구성된다.

상기 전류미러 제어부(50)는 제2제어신호(EN2)에 따라 제1P채널트랜지스터(MP1)의 드레인 단자에서 제1 및 제2N채널트랜지스터(MN1),(MN2)의 공통 게이트 단자로 흐르는 전류를 스위칭하여 전류미러의 동작을 제어하는, 제3N채널트랜지스터(MN3)로 구성된 제2스위칭소자와, 상기 제1 및 제2N채널트랜지스터(MN1),(MN2)의 공통 게이트 단자에 흐르는 전류를 제1제어신호(EN1)에 따라 제어하는 제4N채널트랜지스터(MN4)로 구성되는 제3스위칭소자로 이루어진다.

또한 상기 출력단 제어부(60)는 상기 인버터(30)를 통해 출력된 신호에 따라 도통/차단되어 상기 차동 입력단(10)으로부터 인버터(30)로 입력되는 신호를 제어하는 제4P채널트랜지스터(MP4)와 제5N채널트랜지스터(MN5)로 각각 구성된 제4 및 제5스위칭소자와, 상기 제2제어신호(EN2)에 따라 공급전원(VDD)을 스위칭여 상기 제4스위칭소자의 제4P채널트랜지스터(MP4)에 공급하는 제5P채널트랜지스터(MP5)로 구성된 제6스위칭소자와, 상기 제5스위칭소자의 제5N채널트랜지스터(MN5)를 통과한 신호를 제1제어신호(EN1)에 따라 접지단으로 출력하는 제6N채널트랜지스터(MN6)로 구성된 제7스위칭소자로 이루어진다.

이와 같이 구성된 본 발명의 작용 및 효과를 첨부된 도면 제2 내지 제4도를 참조하여 상세히 설명하면 다음과 같다.

본 발명의 전압 비교회로는, 먼저 정상 동작시 차동 입력단(10)에 제3a와 같은 차동 입력신호가 공급되고, 제1제어신호(EN1)에 의해 상기 스위칭부(40)의 제3P채널트랜지스터(MP3)를 턴온시켜 공급전원(VDD)에 의한 전류원(Current source)을 차동 입력단(10)으로 공급한다.

또한 제3b도에 도시한 바와 같은 제2제어신호(EN2)에 의해 상기 전류미러 제어부(50)의 제3N채널트랜지스터(MN3)가 도통되며, 제4N채널트랜지스터(MN4)는 제1제어신호(EN1)에 의해 턴오프시키므로서, 전류미러(20)는 능동부하로서 정상적인 동작을 하게 되며, 차동 입력신호에 대한 싱글 앤디드 출력전압을 출력단 제어부(60)를 통해 본 발명의 전압 비교회로의 출력단(OUT)으로 출럭한다.

본 발명의 전압 비교회로의 출력단(OUT)에 연결된 인버터(30)는 정상 동작시에는 제1 및 제2제어신호(EN1),(EN2)에 의해 제5P채널트랜지스터(MP5)와 제6P채널트랜지스터(MP6)는 턴오프되어 제1도에서와 마찬가지로 인버터 게인 스테이지와 같은 동작을 하게 된다.

즉, 제3c도에 도시한 바와 같이 제3a도, 제3b도와 같은 차동 입력신호와 제2제어신호(EN2)가 입력된 경우, 본 발명의 전압비교회로는 출력신호를 인버터(30)를 통해 출력하게 된다.

본 발명의 전압 비교회로가 Q포인트 또는 대기 모드에서는 제3N채널트랜지스터(MN3)와 제4N채널트랜지스터(MN4)에 인가되는 바이어스 상태가 상기에서 설명한 정상모드 동작상태에서와는 반대로 된다.

즉, Q포인트 또는 대기모드에서는 제1 및 제2제어신호(EN1)(EN2)의 상태가 상기의 정상 동작모드와는 반대로 된다. 상기 전류미러 제어부(50)의 제3N채널트랜지스터(MN3)는 오프되고, 제4N채널트랜지스터(MN4)는 도통되므로, 본 발명의 전압 비교회로의 상기 차동 입력단(10)에 인가되는 전압에 관계 없이 제1 및 제2N채널트랜지스터(MN1,MN2)를 턴오프시 혀 준다.

본 발명의 전압 비교회로의 출력단(OUT)에서는, 제1 및 제2제어신호(EN1),(EN2)에 의해 출력단 제어부(60)의 제5P채널트랜지스터(MP5), 제6N채널트랜지스터(MN6)는 턴온되며, 이에 따라 제4P채널트랜지스터(MP4)와 제5N채널트랜지스터(MN5)는 인버터(30)의 출력신호에 따라 바이어스된다.

따라서, 본 발명의 전압 비교회로의 출력단에서는 포지티브 피드백 루프(Positive Feedback Loop)가 생성되는데, 이 포지티브 피이드백 루프는 대기 모드동안 정상동작 상태에서 출력단(OUT)을 통해 출력된 전압상태를 유지한다. 또한 출력단(OUT)에 연결된 인버터(30)가 스위칭 영역에서 바이어스 되는 것을 막아줌으로서 전류의 경로가 제거되어 전력 소비도 줄어든다.

제4도는 제3a도 내지 제3b도와 같은 신호가 입력될 경우 본 발명의 전압 비교회로의 공급 전류이며, 특히 제2제어신호가 디스에이블(Disable)되는 동안(Q포인트 또는 대기모드동안) 공급전류 'Idd'가 누설전류(Leakage Current) 정도인 거의 '0'에 근접하는 것을 볼 수 있다.

이상에서 설명한 바와 같이 본 발명은 전압 비교회로의 동작에 필요한 바이어스 전류를 효과적으로 턴오프시키므로 대기 전력의 소모를 줄일 수 있고, 정확한 Q포인트 전류 테스트를 할 수 있는 회로를 구현하고, 부가적으로 전압 비교회로의 출력단을 유지할 수 있는 효과가 있다.

Claims (5)

1. 전류원에 의해 바이어스되고, 차동 신호가 입력됨에 따가 도통/차단되는 제1 및 제2P채널트랜지스터(MP1),(MP2)로 이루어진 차동 입력단(10)과, 상기 차동 입력단의 제1 및 제2P채널트랜지스터(MP1),(MP2)의 동작에 따라 능동부하로 구동하도록 공통 게이트로 연결된 제1 및 제2N채널트랜지스터(MN1),(MN2)로 이루어진 전류미러(20)와, 상기 전류미러(20)에서 출력된 전류를 반전 출력하는 인버터(30)로 이루어진 전압 비교회로에 있어서, 상기 차동 입력단(10)으로 공급하는 공급전원(VDD)에 따른 상기 전류원을 제1제어신호(EN1)에 따라 도통/차단하는 제1스위칭소자로 이루어진 스위칭수단(40)과; 상기 스위칭수난(40)이 도통됨에 따라 제2제어신호(EN2)에 의해 제1P채널트랜지스터(MP1)를 통과한 전류의 흐름을 제어하여 상기 전류미러(20)의 정상 동작을 제어하는 전류미러 제어수단(50)과; 상기 차동 입력단(10)로부터 상기 인버터(30)로 출력되는 신호를 상기 인버터(30)로부터 출력단(OUT)으로 출력되는 신호에 의해 제어하는 출력단 제어수단(50)을 포함하는 것을 특징으로 하는 전압 비교회로.
2. 제1항에 있어서, 상기 전류미러 제어수단(50)은 제1제어신호(EN1)에 따라 제1P채널트랜지스터(MP1)의 드레인 단자에서 제1 및 제2N채널트랜지스터(MN1),(MN2)의 공통 게이트 단자로 흐르는 전류를 스위칭하여 전류미러(30)의 동작을 제어하는 제2스위칭소자와, 상기 제1 및 제2N채널트랜지스터(MN1),(MN2)의 공통 게이트 단자에 흐르는 전류를 제1제어신호(EN1)에 따라 제어하여 Q포인트 및 대기 모드동안 상기 제1, 제2N채널트랜지느터(MN1),(MN2)의 동작을 제어하는 제3스위칭소자로 구성된 것을 특징으로 하는 전압 비교회로.
3. 제2항에 있어서, 상기 출력단 제어수단(50)은 상기 인버터(30)로부토 출력된 신호에 따라 도통/차단하여 상기 차동 입력단(10)으로부터 인버터(30)로 출력되는 신호를 제어하는 제4 및 제5스위칭소자와, 상기 제2제어신호에 따라 공급전원을 스위칭하여 상기 제4스위칭소자에 공급하는 제6스위칭소자와, 상기 제5스위칭소자를 통과한 신호를 제1제어신호에 따라 접지단으로 출력하는 제7스위칭소자로 구성하여 된 것을 특징으로 하는 전압 비교회로.
4. 제2항 내지 제3항 중 어느 한 항에 있어서, 전압 비교회로가 정상동작시 제1제어신호는 상기 제1스위칭소자를 턴온시기고, 제3 및 제7스위칭소자를 턴오프시키고, 제2제어신는 제2스위칭소자를 턴온시키고 제6스위칭소자를 턴오프시기는 것을 특징으로 하는 전압 비교회로.
5. 제2항 내지 제3항 중 어느 한 항에 있어서, 상기 제1, 제4, 제6스위칭소자는 P채널 트랜지스터이고, 제2, 제3, 제5, 제7스위칭소자는 N채널 트랜지스터임을 특징으로 하는 전압 비교회로.