KR0148369B1 - 고항복 전압을 가진 반도체장치 및 그 제조 방법 - Google Patents

고항복 전압을 가진 반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR0148369B1
KR0148369B1 KR1019900007741A KR900007741A KR0148369B1 KR 0148369 B1 KR0148369 B1 KR 0148369B1 KR 1019900007741 A KR1019900007741 A KR 1019900007741A KR 900007741 A KR900007741 A KR 900007741A KR 0148369 B1 KR0148369 B1 KR 0148369B1
Authority
KR
South Korea
Prior art keywords
region
mask
junction
forming
semiconductor device
Prior art date
Application number
KR1019900007741A
Other languages
English (en)
Other versions
KR900019147A (ko
Inventor
댈레이 아더 스테픈
알버트 키쓰 템플 빅터
Original Assignee
아더 엠.킹
제네럴 일렉트릭 컴패니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아더 엠.킹, 제네럴 일렉트릭 컴패니 filed Critical 아더 엠.킹
Publication of KR900019147A publication Critical patent/KR900019147A/ko
Application granted granted Critical
Publication of KR0148369B1 publication Critical patent/KR0148369B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Abstract

내용 없슴.

Description

고항복 전압을 가진 반도체 장치 및 그 제조방법
제1도는 역차단 P-N 접합부 및 JTE 영역을 포함하는 종래의 반도체 장치의 일부분을 횡단면도로 나타낸 사시도.
제2도는 본 발명에 따른 반도체 장치 구조의 일부분을 횡단면도로 나타낸 사시도.
제3도는 본 발명의 방법에 따라 형성 및 사용된 제1의 단일 마스크를 가진 반도체 장치의 일부분을 횡단면도로 나타낸 사시도.
제4도는 본 발명의 방법에 따라 형성 및 사용된 제2의 단일 마스크를 포함하는 반도체 장치의 일부분을 횡단면도로 나타낸 사시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 장치 11 : 상부평면
12 : P-N 접합부 12' : 종단부
13 : 보호산화층 14 : P+ 영역
16 : N 영역 28 : 공핍영역
20, 22, 24, 26 : 제1 내지 제4존 118 : 접합종단확장영역
119 : 중첩영역
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 구체적으로는 접합종단확장영역을 이용하여 항복전압을 증가시킨 반도체 장치 및 접합종단확장영역을 포함하는 반도체 장치를 제조하는 방법에 관한 것이다.
P-N 접합부로 형성된 반도체 장치가 견딜수 있는 최대 역전압은 역차단 접합부의 항복전압에 의해 제한된다.
통상 접합부의 실제 항복전압은 이상적인 항복전압에 미치지 못한다. 차단 접합부는 예컨대, 다아리스터, 바이폴라트랜지스터, 절연게이트 트랜지스터의 P-N 접합부 또는 산화 금속 반도체 전계효과 트랜지스터내의 대응 접합부를 포함할 수 있다. 반도체 장치에서는 역바이어스 상태에서 장치내의 특정 위치, 즉 특정한 강한 전계점에 과도한 강한 전계가 가해짐으로 인해 이상적인 항복전압보다 낮은 전압에서 전자사태항복이 발생할 수 있다.
일반적으로 역바이어스 상태에서의 차단접합부의 강한 전계점은 금속 접합부와의 약간 상부, 즉 접합부의 단부에서와 같은 곡선 영역을 따라 발생한다.
종래의 반도체 장치는 P-N 접합부의 항복전압을 증가시키도록 여러가지 구조 및 방법을 이용한다. 예컨대, 접합종단확장(JTE)영역은 P-N 접합부의 종단부분 근처에서 사용된다. 일반적으로, JTE 영역은 전술한 P-N 접합부를 형성하도록 약간 도우핑된 반도체 영역에 인접한 두껍게 도우핑된 반도체 영역의 중간 형태로 도우핑된 확장부로써 간주될 수 있다. JTE 영역의 주요한 기능은 차단 접합부를 측면으로 연장함에 의해 P-N 접합부의 종단부분 근처에서, 특히 강한 전계점에서 혹시 존재할지도 모르는 강한전계의 집중을 감소시키는 것이다.
다수의 존을 가진 JTE 영역 및 신규한 제조방법은 브이.에이.케이.템플 등에게 허여되어 본 출원인에게 양도된 미합중국 특허 제4,648,174호에 개시되어 있으며, 자세한 세부사항은 참조로 고려된다. 상기 특허에 개시된 바에 의하면, 단일 마스크는 다수의 존을 가진 JTE 영역을 형성하는데 사용되는데, 이 마스크는 개별 부분에 다른 패턴의 개구를 갖는다. 상기 특허에 개시된 방법은 반도체 장치에 단일의 다수 존을 가진 JTE 마스크를 형성하는 단계를 포함하며, 그 다음에 마스크를 사용하여 장치내에 JTE 불순물을 주입 및 확산함에 의해 JTE 영역을 형성한다. JTE의 형성후에, 차단 접합부를 가진 마스크가 반도체 장치에 형성되고 그 다음에 차단 접합물질이 주입 및 확산된다. 비록 상기 특허에 개시된 방법이 종래의 JTE 제조방법보다 보다 좋은 효능이 있지만, 차단 접합부를 형성하는 약간 두껍게 도우핑된 영역내의 강 전계점 근처에 낮은 농도의 JTE 불순물을 확산하는데 어려움이 있으므로 모든 다른 JTE 형성과정에 이러한 접근 방법을 채택하는 것은 곤란하다. 통상, 연속적으로 JTE를 확산하는데는 1150℃에서 30-40시간이 요구된다. 다른 접합부가 JTE 제조 단계이전에 장치내에 형성되어진 경우 그들은 JTE 수행동안 확산되어 때때로 해로운 영향을 끼칠 수 있다.
P-N 접합부의 실제 항복전압을 증가시키는 다른 접근 방법은 차단 접합부를 형성하는 두껍게 형성된 도우핑 영역내에 낮은 경사 접합부를 포함하는 것이다. 이러한 접근 방법은 1985년에 개최된 국제전자장치회의에서 측면 도우핑의 변화법 - 평면 접합부의 고전압 항복을 제거하는 새로운 개념이란 명칭으로 알.스텐글 및 유.고셀레 등에 의한 논문의 pp.154-157에 상세히 기재되어 있다. 여기에 소개된 기술에서, 연속적으로 측면을 경사지게 도우핑하는 것은 역차단 접합부의 종단부에 유사하게 불순물이 주입된 마스크내의 구멍의 직경을 측면 감소시킴으로 인하여 달성된다. 주입 마스크내의 측면 감소된 직경 구멍은 불순물 주입후 드라이브인(drive-in) 확산을 위한 소오스로써 역할을 한다. 이러한 공정에서, 인접한 측면이 낮은 경사 영역을 포함하는 차단 접합부를 형성하는 두껍게 도우핑된 영역은 동시에 도우핑 및 확산된다. 어느 정도 단일의 다수의 존을 포함하는 마스크의 JTE 생성과정보다 시간 소모가 절약될 수 있지만, 이러한 낮은 경사 접합부에 대한 결점은 두껍게 도우핑된 차단 접합영역과 동일한 경사도가 있는 접합부를 제조하는데에 따른 설계의 융통성이 결여된다는 것이다. 추가로, 실시 공정의 어려운 특성으로 인하여 이상적인 항복전압에 가까운 전압을 계속적으로 얻기는 불가능하다. 예컨대, 두껍게 도우핑된 영역에 대한 불순물 주입 집중은 낮은 경사의 접합부에 대해 요구되는 것보다 통상 1 내지 2정도 만큼 크며, 사용되는 주입 과정, 즉 사진 석판술에 따라, 낮은 경사 접합부내에 소망의 불순물 농도를 얻도록 마스크에 충분히 작은 개구를 형성하는 것이 불가능할 수도 있다.
이와 같이, 공지된 반도체 장치의 제조 방법은 분리한 처리 제한의 문제점을 갖거나 또는 계속 이상적인 장치의 항복전압을 얻지 못한다. 따라서, 차단 접합부에 대해 요구되는 것과는 다른 어떤 추가의 확산 또는 확산 시간을 필요로 하지 않고 차단 접합부의 강한 전계점에 가깝게 확산하는 개선된 접합종단확산영역을 이용하는 제조 방법 및 반도체 장치가 바람직하게 요구된다.
본 발명의 제1목적은 접합종단확장영역이 차단 접합부의 고 전계점에 확산된 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 제2목적은 두껍게 도우핑된 차단 접합영역의 확산을 위해 요구되는 것보다 접합종단확장영역을 위해 추가의 시간이 요구되지 않는 제조 방법을 제공하는 것이다.
본 발명의 제3목적은 공지된 종래의 제조 방법보다 보다 효능있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 제4목적은 공지된 종래의 이상적 역차단 접합부 전압보다 계속적으로 근사한 이상적 역차단 접합부 전압을 장치를 통해서 얻을 수 있는 접합종단확장구조를 가진 반도체 장치를 제공하는 것이다.
본 발명의 제5목적은 완전하게 접합종단확장영역을 포함하며, 제조시 설계자에게 장치의 역바이어스 전압특성외에도 제어 및 설계의 융통성을 제공하는 반도체 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 그밖의 장점 및 목적은 본 발명에 따른 신규한 반도체 장치 종단확장영역구조 및 신규한 제조 방법의 제공을 통하여 실현될 수 있다. 간단하게, 반도체 장치 종단확장영역의 구조는 적어도 하나의 P-N 접합부를 가진 반도체 장치를 포함한다.
반도체 물질의 제1영역은 소정의 길이 및 측면으로 구성된 상부면을 가진 선택된 도전 형태로 제공된다. 전술한 제1영역의 것과 대향하며 제1영역의 상부면 부분으로부터 아래로 연장하는 도전 형태를 가진 반도체 물질의 제2영역이 제공될 수 있다. 제2영역은 상부 및 하부면을 갖는다. P-N 접합부는 제1영역과 제2영역 사이의 인터페이스에 위치하며, 접합 종단부는 제2영역의 상부면을 가진 P-N 접합부의 교차점에 형성된다. 장치는 역바이어스 상태일때 강한 전계점을 갖는다. 강한 전계점은 P-N 접합부와 관련되며 제2영역의 상부면을 가진 P-N 접합부의 교차점 부근에 위치 설정된다. 신규한 장치 구조는 P-N 접합부의 종단부에 인접한 제2영역내에 위치한 경사 영역과, 접합 종단부에 근사하게 위치한 접합확장영역을 포함한다. 경사 영역은 제2영역의 불순물 농도보다 낮은 불순물 농도를 가진 적어도 하나의 존을 갖는다. 접합확장영역은 제2영역과 동일한 도전 형태를 가지며 두께가 큰 측면 크기를 갖는다. 접합확장영역의 두께는 제2영역의 상부면으로부터 고 전계점의 거리에 근사하다. 접합확장영역의 실제 부분은 장치의 애벌랜치 항복전압을 증가시키도록 접합 종단부와 제1영역의 측면 사이의 위치 설정된다. 바람직한 형태에서, 접합확장영역은 경사진 제2영역을 중첩하고, 다른 불순물 농도로 된 복수의 존으로 구성된다. 반도체 장치 종단확장영역의 구조를 제조하는 신규한 방법은 반도체 장치상에 접합종단확장영역을 형성하는데 사용된 종단 부분에 인접하게 일정치 않은 두께로 제1마스크를 형성하는 단계를 포함하는데, 상기 단계는, 역차단 접합부의 종단 부분으로부터의 다른 거리에 반도체 장치의 다른 비율 영역을 노출하는 다른 패턴 개구를 갖도록 마스크를 구성하는 단계와, 역바이어스 접합부의 이상적 공핍폭을 1/4이하의 중심 대 중심간격으로 구성하도록 마스크에 인접 개구를 구성하는 단계를 포함하며 ; 접합 확장 마스크를 통하여 반도체 장치의 제1영역은 도우핑하는 단계와 ; 제2영역을 형성하는데 사용될 접합종단확장영역으로부터 이격되어 있으며 종단 부분에 인접되게 일정치 않은 두께로 상기 반도체 장치상에 제2마스크를 형성하는 단계를 포함하는데, 상기 단계는 역차단 접합부의 종단 부분으로부터 다른 거리에 반도체 장치의 다른 비율 영역은 노출하는 다른 패턴 개구를 갖도록 마스크를 구성하는 경사진 영역 및 제2마스크 형성 단계를 포함하며 ; 제2영역 및 그의 경사진 영역을 형성하도록 동일 불순물 농도로 제2마스크를 통해 제1영역을 도우핑하는 단계와 ; 동시에 접합종단확장 및 제2영역 불순물 투입부를 확산하는 단계를 포함한다.
본 발명은 첨부된 도면과 관련하여 기술된 다음의 설명으로부터 보다 잘 이해될 수 있을 것이다.
제1도는 종래의 반도체 장치(10)의 상부 및 좌측 부분을 나타내고 있다. 반도체 장치(10)는 P+영역(14)과 N영역(16) 사이에 인터페이스를 구성하는 P-N 접합부(12)를 포함한다. N영역(16)은 장치(10)가 역차단 모드일때 장치(10)에 전압을 공급하는 전압공급영역을 구성한다. 반도체 장치(10)는 상부 평면(11)을 가지며, 그 위에는 보호 산화층(13)이 형성된다. 이와다른 반도체 장치(10)의 구성은 공동 양수인에 의한 미합중국 특허 제4,374,389호의 제10도 내지 제32도에 예시한 바와 같은 비-평면을 포함하며, 이에 대한 자세한 사항은 참조로 고려된다.
반도체 장치(10)는 역바이어스 상태에서 장치(10)의 상부면에 위치한 P-N 접합부(12)의 종단부(12') 근처에서 발생하는 과도한 강한 전계로 인하여 P-N 접합부(12)의 역바이어스 상태에서 그의 이상적인 항복전압을 달성하지 못할 수도 있다. 통상적으로, 과도한 강한 전계는 금속 접합부(12)의 약간 상부에 위치한, 즉 그것에 인접한 종단부(12')와 같은 곡선 영역을 따라 강한 전계점에서 발생된다. 강한 전계점의 위치는 가상선으로 도시한 라인(15)을 따라 불순물 농도에 의해 약간 변할 수도 있다.
그러나, 이러한 강한 전계는 일반적인 실시예에서 각각 제1, 제2, 제3 및 제4존(20,22,24,26)을 포함하는 반도체 장치(10)의 접합종단확장(JTE)영역(18)의 제공으로 인해 당해 기술 분야에서 방지할 수 있다. 통산, 존(20-26)은 불순물 농도를 감소시키거나 또는 제1존(20)으로부터 제4존(26)까지의 단위면적을 채울 수 있다. 이러한 JTE 영역(18)의 배열로 인하여 P-N 접합부(12)를 둘러싸는 공핍 영역(28)은 인접한 접합 종단부(12')를 급격히 종단하지 않고 P-N 접합부(12)의 부근으로부터 JTE 영역(18)의 좌측까지 연장되며, 그로인해 강한 전계가 상기 접합 종단부 근처까지 미치게 된다.
제1도에 도시한 바와 같이 다수의 존(20-26)은 JTE 영역(18)에서 최저 크기, 즉 P-N 접합부(12)의 최저 크기 이하 또는 대략 그 크기에 부합되는 크기를 갖는 것이 바람직하다. 이러한 크기 제한은 P+ 영역(14) 및 JTE 영역(18)에서의 불순물 농도 크기의 다른 정도 만큼 중요시된다. 이러한 특징은 종래 기술에서 P-N 접합부(12)에 대한 소망의 항복전압을 얻는데 극히 도움이 된다. JTE 영역(18)이 P-N 접합부(12)의 최저 크기 이하로 연장되지 않는 경우 P-N 접합부(12)의 항복전압에 중요한 손실이 발생한다.
JTE 영역(18)을 형성하는 신규한 하나의 방법은 공동 양수인에 의한 미합중국 특허 제4,468,174호에 기재되어 있다. 반도체 장치(10)를 제조하기 위한 이러한 종래 기술의 방법은, 부분적으로 전압공급영역(16) 상부에 단일의 JTE 마스크를 형성하는 단계를 포함하는데, 여기서 마스크는 다른 영역에서 다른 패턴 개구를 갖도록 구성한다. 또한 JTE 불순물을 주입하는 단계와 ; JTE의 불순물을 영역(16)으로 확산하는 단계와 ; 전압공급영역(16) 상부에 P+ 영역 마스크를 형성하는 단계와 ; 영역(14)에 대해 P+ 불순물을 주입하는 단계 및 주입된 P+ 불순물로 영역(14)을 형성하여 접합부(12)를 차단하는 단계를 포함한다. JTE 도우핑은 상대적으로 작은 전하(즉, 2-5 e12전하/㎠)를 필요로 하고 차단 접합부는 깊게 파일 수 있기 때문에(즉, 10마이크론) P-N 접합부(12)의 최저 크기 이하 또는 해당 크기에서 JTE를 구동하는데 필요한 확산 시간은 길어진다(즉, 1150℃에서 약 30-40시간). 이러한 확산 시간동안, 반도체 장치(10)에는 특히 다른 접합부가 JTE 제조단계에 앞서 장치내에 형성되는 경우 해로운 영향이 발생될 수 있다. 제1도의 종래 기술구조와 비교할 때, 일반적으로 참조번호(100)으로 표시된 본 발명의 구조적인 제1실시예는 제2도에 사시적 횡단면도로 예시되어 있다. 장치(100)는 선택된 도전형태 및 농도를 가진, 즉 약간 완만하게 도우핑된 N 영역을 가진 반도체 물질의 제1영역(16)과 이 N 영역(16)에 대향하는 도전형태 (P+)을 가진 농도가 짙게 도우핑된 반도체 장치의 제2영역(14) 사이에 인터페이스를 구성하는 P-N 접합부(112)를 포함한다. N 영역(16)을 장치(100)의 전압공급영역을 구성하고 장치(100)가 역차단 모드인 경우 전압을 공급한다. 장치(100)가 상부평면(111)을 가지며, 그 상부에 산화층(113)을 형성하지만 전술한 비평면을 포함하는 또다른 구성이 장치(100)에 이용될 수 있다.
본 발명의 중요한 특징에 있어서, 접합종단확장영역(118)은 확장 및 통합된 P-N 접합부(115)가 형성되도록 P-N 접합부(112)로 일정하게 통합된다. 이러한 일정한 통합과정은 P-N 접합부(112)의 종단부분(112')에 인접한 영역(117) 상부에 P+ 영역(114)을 경사화함으로서 수행된다. 경사진 P+ 영역(117)내의 종래의 P-N 접합부(112)의 최저 크기(109)는 제2도에 가상선으로 도시하였다. 도시한 바와 같이, 접합종단확장영역(118)은 P+ 영역(114)의 일부분을 중첩하도록 형성되는 것이 바람직한데, 즉 실시예에서 경사진 P+ 영역(117)으로 확장된 중첩된 영역(119)내의 영역을 형성하는 것이 바람직하다. 양호한 중첩을 보장하도록 JTE 영역(118)은 완전히 도우핑된 P+ 영역(114)의 일부분의 상부의 오른쪽 옆의 경사진 영역(117)으로 수마이크론 확장하는 것을 고려할 수 있다. JTE(118)의 형성동안 완전히 도우핑된 P+ 영역(114)으로 도입된 불순물은 P+ 영역(114)의 아주 높은 배경 도우핑으로 인하여 일정하지 않게 된다.
도시된 중첩영역(119)은 단지예에 불과하며 본 발명의 영역에 제한되지 않는다. 진실로, JTE의 경사진 중첩영역은 본 발명에 필수적인 것이라고 간주할 수는 없지만 그러나 바람직할 수도 있다. 본 출원인의 방법에 따라 아래에 예시한 실시예에서, 4개의 존은 P+ 영역(114)에 형성된다. 이들 존은 100%존(120), 75%존(132), 50%존(134), 25%존(126)을 포함한다. JTE 영역(118))은 유사하게 4개의 존을 포함하는데, 즉 100% 존(130), 75%존(132), 50%존(134), 25%존(136)을 포함한다. 본 기술에 숙련된 자는 존의 수와 JTE 영역(114)의 각 존과 JTE 영역(118)내에서의 도우핑 %농도가 필요에 따라 변화될 수 있음을 알 수 있을 것이다. 특정한 존수 및 그들의 %농도는 소망의 특성에 따라 각 장치에 대해 결정된다. 그러나, 본 발명에서 중요한 것은 소망의 이상적인 역바이어스 항복전압을 달성할 수 있도록 장치의 구조를 융통성있게 설계하는 것이다. 본 발명은 P-N 접합부 또는 P-N 접합부를 가진 임의의 반도체 장치에 적용될 수 있는데, 여기서는 설계의 융통성 및 개선된 역방향 바이어스 차단전압이 요구된다.
장치(100)에서는 통합된 차단 접합부(115)가 상부면(111)에서 종단되기 전에 실질적으로 일정한 방식으로 JTE 영역(118)을 통하여 연장되는 것을 관찰할 수 있다. 실제로 불순물 농도 레벨에 따라, 존간의 접합부(115)에서의 경사는 제2도에 예시한 것보다 작게 형성된 것이다.
JTE(118)에 대한 경사 영역(117)내에서 중첩영역(119)내로의 불순물 농도의 점진적 혼합은 JTE가 차단 접합부의 강한 자계점에 위치 설정되는 것을 보장한다. 공지된 바와 같이 제한된 소오스로부터의 확산의 접합 길이는 농도가 확산율에 독립된 것으로 가정할때 다음식으로 주어질 수 있다.
즉,
Figure kpo00002
여기서, Nb= 배경 통핑 농도
Q = 통합된 불순물 농도
Dt= 확산율-시간적
Xj= 확산깊이
접합부를 경사화하면 제2도에 가상선으로 도시한 바와 같이 불순물 농도가 떨어지게 되므로 접합부 길이 Xj가 감소된다. 중첩영역(119)에서, 통합된 전체 불순물 농도 Q는 차단 접합부 Q 및 존(130)의 100% JTE 불순물 Q의 합을 포함한다. 차단 접합부의 경사화는 종단부분(112')에서 완만한 단조 형식으로 P+ 영역(114)의 100%존(120)으로부터 140% JTE 존(130)으로 영역(119)내의 통합된 전체 도우핑 농도를 감소시키기 때문에 차단 접합길이 Xj는 JTE에 유사한 양호한 전계점을 제공하는 JTE 길이로 완만하게 통합되게 된다. 중첩영역(119)내에서, JTE의 불순물 농도는 경사진 P+ 영역(117)에서의 불순물 농도와 같은 크기 정도가 된다. 따라서, 일정한 통합으로 인하여, 종래 기술은 차단 접합부의 수직 크기 이하의 JTE의 낮은 크기를 할 필요가 있다. 전술한 바와 같이, 강한 전계점의 위치는 접합부(112)의 종단부분(112')의 근처에서 P+ 영역(114)내의 불순물 농도 레벨에 따른다. P+ 영역(114)은 영역(117)내에서 경사화되어 있으므로 접합종단확장영역(118)의 불순물 농도는 P+ 영역(114)내의 불순물 농도보다 낮게될 수 있으며, JTE는 접합부의 강한 전계점에 이르게 된다. 종래 기술에 숙련된 자는 경사진 영역(117) 및 JTE(18)내의 다수의 %존 농도가 소망의 불순물 농도 레벨과 결합되어 사용될 수 있으므로 해서 JTE를 접합부(112)의 고 전계점과 유사하게 위치 설정할 수 있음을 알 수 있을 것이다.
제2도의 장치는 제3도 및 제4도와 관련하여 이제부터 기술된 신규한 제조과정에 따라 만들어질 수 있을 것이다.
본 발명에 따라, 제1의 도우핑 마스크(140)는 반도체 장치(100) 상부에 형성되며, JTE 영역(118)의 형성에 사용된다. 마스크(140)는 장치(100)의 반도체 물질의 %를 변화시키는 노출된 개구를 가진 4개의 영역을 포함한다. 이들 영역은 제1부분(142), 제2부분(144), 제3부분(146) 및 제4부분(148)과 이후의 JTE 주입으로 인한 주입 및 확산으로 형성된 존(130-136)을 구성한다. 이 실시예에서, 마스크(140)는 부분(142)이 기초가 되는 반도체 물질의 100%를 노출시키고 부분(144,146,148)이 대략 75%, 50%, 25%를 각각 노출시키도록 구성된다. 마스크(140)를 여러 단계를 통하여 구성함으로 인하여 단일의 불순물 도입단계내에 다수의 존을 가진 JTE 영역(118)이 형성될 수 있는 장점을 갖는다. 예시된 실시예에서, 100%의 제1마스크 영역(142)은 대략 중첩영역(119)의 길이까지 연장한다. 전술한 바와 같이, 마스크 영역의 다른 수 및 노출%는 바람직하게 이용될 수 있다. 예컨대, JTE 마스크(140)는 반도체 표면의 100%, 75%, 61.2%, 47.5%, 20% 및 6.25%를 노출시키도록 패턴형성될 수 있다. 추가로, JTE(18)는 중첩영역(119)내에 별개의 경사 영역을 포함할 수 있다.
JTE 영역(118)의 작동가능성은 부분적으로 마스크 부분(144,146,148)에서의 중심 대 중심간격 또는 인접개구에 따른다. 이러한 간격은 대략 0.25WD이하이어야 하는데, 여기서 WD는 P-N 접합부(112)가 그의 이상적인 항복전압으로 역바이어스 상태일때 P-N 접합부(112) 아래의 N 영역(116)에서의 공핍층(128)의 폭을 구성한다. 구체적으로, 상기 중심 대 중심의 간격은 대략 0.1WD이하이다. 제2부분(144)에서, 인접개구의 중심 대 중심간격은 체적(145)을 구성하고, 부분(146)에서의 상기 간격은 체적(145)를 구성하며, 제4부분(148)에서의 상기 간격은 체적(149)를 구성한다. JTE 영역(132,134)의 도우핑의 결과로 인한 비균일성은 마스크(140)의 패턴된 개구로 인하여 그들이 전술한 간격기준내에 있는한 무시할 수 있을 정도로 작아진다. 반도체 물질의 비도우핑 영역은 항상 JTE 영역(118)의 기능손실없이 상부면(111)을 설계하도록 연장될 수 있지만 그것은 상기 비도우핑된 영역이 이용가능한 높이로 제한되는 것이 바람직하다. 추가의 제한과 같이, 마스크 부분(144,146,148)에서의 인접 개구는 0.5 내지 10.1의 불술물 확산 길이이상 서로 떨어져서는 안된다. 이 거리보다 큰 분리거리는 소망의 완만한 방식으로 서로 외형적으로 접속되지 않은 전하의 아일랜드를 산출하게 된다.
마스크(140)는 그것이 별개로 산화 또는 금속 또는 다른 알맞는 마스크 물질을 포함할지도 모르지만 통상 포토레지스트와 같은 종래의 사진 석판술에 의한 마스크 물질을 포함한다. 예시된 마스크 패턴 부분(144,146,148)은 단지 실시예에 불과하며 본 발명에 숙련자에 의해 여러가지 변형이 가능함이 명백하다. 본 발명의 복적은 각 마스크 영역(142-148)에 소망의 부분적 개구를 유지하는 것이다. 예컨대, 제2부분(144)에서의 마스크(140)의 부분은 예시된 바와 같은 개개의 차단물질보다는 병렬 스트립의 마스크 물질로써 구성될 수 있다. 불순물의 주입 및 확산 후 JTE는 도시한 작은 크기(138)를 갖는다.
다른 신규한 특징으로는 마스크(140)를 통하여 JTE 영역(118)의 불순물의 주입이 직접적으로 수행동안 발생되지 않는다는 것이다. 오히려, 제2마스크는 P+ 영역(114) 및 차단 접합부(112)를 형성하는데 사용하기 위한 반도체 장치(110)의 상부에 형성된다. 예컨대, 제2마스크(150)는 제4도에 예시되어 있다. 또한, 마스크(150)는 4개의 패턴 영역, 즉 장치(100)의 반도체 물질의 다른 %를 노출하는 개구를 가진 부분(152-158)을 포함한다. 이들 마스크(150)의 부분 즉, 제1부분(152), 제2부분(154), 제3부분(156) 및 제4부분(158)은 각각 P+ 불순물의 후속 주입 및 확산에 따른 경사화된 존(120-126)을 한정한다. 도면을 간단히 하기 위해서, 마스크(150)의 부분(152-158)은 마스크(140)의 제1, 제2, 제3 및 제4마스크 영역과 유사하게 예시하였다. 마스크(150)는 제1부분(152)에서 100%, 제2부분(154)에서 75%, 제3부분(156)에서 50%, 제4부분(158)에서 25% 등의 비율 개구를 갖는다. 마스크(150)의 구성은 단일의 불순물 도입 단계를 갖는 경사진 영역(117)을 포함하는 P+ 영역(114)의 형성을 유리하게 한다. 일단 확산이 되는 경우, 주입된 P+ 분순물은 가상선(139)으로 도시한 바와 같이 실질적으로 작은 크기를 만들어 낸다.
JTE 마스크(140)에 따라, 제2마스크(150)의 마스크영역(154,156,158)에서의 중심 대 중심간격 또는 인접 개구는 대략 0.25WD미만이어야 한다. 제2부분(154)에서, 인접 개구의 중심 대 중신간격은 체적(155)을 구성하고, 부분(156)에서의 간격은 체적(157)을 구성하며, 제4부분(158)에서의 간격은 부분(159)을 체적(159)을 구성한다. 상부에 놓이는 JTE 영역(130)의 존재로 인하여 마스크(150)의 마스크 부분에서의 인접 개구가 0.5 내지 1.0의 불순물 확산 거리 이상이 되지 않도록 제한 이완된다. 상부에 놓이는 존(130)은 존재할 수도 있는 임의의 전하 아일랜드를 전기적으로 접속하는 역할을 한다.
전술한 바와 같이, 본 발명의 중요한 특징은 제작과정에서의 설계 융통성에 있다. 특히, 경사진 P+ 영역(117) 및 경사진 JTE 영역(118)에서 실질적으로 임의의 소망의 불순물 구성이 쉽게 얻어질 수 있다. 추가로, 영역(114,118)에 대하여 화학적으로 차이가 있는 불순물이 사용될 수 있다.
제2마스크(150)를 통한 P+ 불순물의 주입이후 산화층(113)이 장치에 형성되며, JTE 및 차단 접합부에 불순물 이동시에 확산된다.
요약하면, 반도체 장치(100)의 바람직한 제조방법은, 장치(100)의 반도체 물질에 산화층을 형성하는 단계와 ; 주입된 소망의 JTE에 대해 산화층을 패턴화하는 단계와 ; JTE 불순물이 주입된 산화층 내의 구멍을 에칭하는 단계와 ; JTE에 불순물을 주입하는 단계와 ; 장치(100)의 반도체 물질 상부에 포토레지스트를 형성하여 경사진 P+ 영역(117)을 포함하는 P+ 영역(114)을 형성하도록 포토레지스트를 패턴화하는 단계와 ; 영역(114) 및 경사진 영역(117)에 대해 P+ 불순물을 주입하는 단계와 ; 포토레지스트를 제거하는 단계와 ; 반도체 물질 상부에 보호 산화층을 형성하는 단계와 ; 끝으로 동시에 주입된 JTE 및 주입된 P+ 영역 양자를 확산하는 단계를 포함한다. 바람직한 경우, JTE 마스크 형성 및 주입 단계는 P+ 영역 마스크 형성 및 주입단계후에 수행될 수 있다. 이 방법은 JTE의 제조에 대해 이전에 요구되던 분리된 드라이브인(drive-in)을 제거함에 의해 유리하게 제조시간을 감소시킬 수 있다. 예시된 본 발명의 실시예에 따라 반 정렬된 JTE 및 P+ 주입의 드라이브인으로부터 발생하는 P-N 접합부는 제2도에 도시되어 있다.
본 발명의 목적은 특정실시예에 따라 기술되었지만, 본 발명의 숙련된 자에 의해 여러가지 수정 및 대체가 가능하다. 예컨대, P-도전형태의 반도체 물질 대신에 N-도전 형태의 반도체 물질이 사용되는 보완형 반도체 장치가 제조될 수 있다. 초기에, 여기에 개시된 마스크는 JTE 영역 및 P-N 접합부를 형성하도록 불순물 마스크로써 사용될 수 있는 것으로 개시하였지만, 그들은 예컨대, 애피택셜층의 반도체 물질을 선택적으로 제거함에 의해 JTE 영역 및 P+ 영역을 형성하도록 에칭된 마스크로써 달리 사용될 수 있다.
따라서, 첨부된 특허청구의 범위는 본 발명의 영역을 벗어남이 없이 여러가지 수정 및 변형을 포함할 수 있는 것으로 이해되어야 한다.

Claims (13)

  1. 적어도 하나의 P-N 접합부와, 상기 접합부의 일 측면을 형성하고 상부면을 가진 하나의 도전형의 반도체 물질로 구성되는 제1영역과, 상기 접합부의 다른 측면을 형성하며 하부면을 가진 반도체 물질로 구성되고 상기 제1영역과 대향하는 도전형으로 상기 제1영역내에 형성되는 제2영역을 구비하고, 상기 P-N 접합부는 상기 제1영역의 상기 상부면에 종단부분을 포함하고, 상기 제2영역은 상기 P-N 접합부의 종단부에 인접한 경사진 영역을 포함하며, 상기 P-N 접합부 아래의 위치에서의 상기 제1영역은 상기 접합부가 이상적인 항복전압으로 역바이어스 될 때 공핍영역폭(WD)을 포함하는 반도체 장치를 제조하는 방법에 있어서, 접합종단확장영역을 형성하는데 사용되도록 상기 종단부분에 인접되게 상기 반도체 장치에 일정하지 않은 두께의 제1마스크를 형성하는 단계를 포함하는데, 상기 제1마스크 형성단계는 상기 P-N 접합부의 상기 종단부로부터 이격된 상기 제1부분에 인접되게 상기 종단부분에 인접한 상기 제1영역의 제1부분의 퍼센테이지 X 및 상기 제1영역의 제2부분의 퍼센테이지 Y를 노출시키도록 상기 마스크를 구성하는 단계를 포함하며, 여기서 X는 Y보다 크고, 상기 제1마스크내의 인접 개구는 0.25WD보다 작은 중심 대 중심 간격을 가지며 ; 상기 제1영역에 상기 종단 부분과 인접한 제1존과 상기 제1존에 인접한 제2존을 형성하도록 상기 제1마스크를 통해 동일한 불순물 농도를 상기 제1영역의 제1 및 제2 부분을 동시에 도우핑하여 접합종단 확장부를 설치하는 단계를 포함하는데, 상기 제1 및 제2존은 대략 동일한 깊이를 가지며 ; 상기 경사진 영역을 포함하는 제2영역을 형성하는데 사용되도록 상기 접합종단확장영역으로부터 이격되고 상기 종단부분에 인접되게 상기 반도체 장치상에 일정하지 않은 두께의 제2마스크를 형성하는 단계를 포함하는데, 상기 제2마스크 형성단계는 상기 종단부분에 인접한 상기 제1영역의 제1부분의 퍼센테이지 m 및 P-N 접합부의 상기 종단부분으로부터 이격된 상기 제1부분에 인접한 상기 제1영역의 제2부분의 퍼센테이지 n을 노출시키도록 상기 마스크를 구성하는 단계를 포함하고, 여기서 n은 m보다 크며 ; 상기 제2영역이 상기 종단부분과 인접한 제1존과 상기 제1존과 인접한 제2존을 갖도록 상기 제1영역에 상기 제2영역을 형성하도록 상기 제2마스크를 통하여 동일한 불순물 농도를 상기 제1영역의 상기 제1 및 제2 부분을 동시에 도우핑하는 단계와 ; P-N 접합부의 확산을 위해 요구되는 확산 시간과는 다른 어떤 추가의 확산 시간을 필요로 하지 않고 접합종단확장영역이 확산되도록 상기 접합종단확장 주입부 및 상기 제2영역 불순물 주입부를 동시에 확산하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1마스크를 통해서 상기 제1영역의 제1 및 제2 부분을 동시에 도우핑하고, 상기 제2마스크를 통해서 상기 제1영역의 상기 제1 및 제2 부분을 동시에 도우핑하는 각각의 분리 단계는 상기 마스크내의 개구를 통해서 상기 제1영역으로 대향 도전형의 불순물을 삽입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1마스크 형성단계는 상기 접합종단확장영역이 상기 종단부분위에 놓이도록 상기 종단부분 상부에 일정하지 않은 두께의 상기 제1마스크를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제1마스크 형성단계는 상기 마스크내의 인접 개구가 상기 도우핑 단계에서 제1영역으로 삽입된 불순물의 1 확산길이보다 작은 중심 대 중심간격을 갖도록 상기 마스크를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 제2마스크 형성단계는 상기 제2마스크내의 인접 개구가 0.25WD보다 작은 중심 대 중심간격을 갖도록 상기 제2마스크를 구성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 제2마스크 형성단계는 인접 개구가 상기 제2마스크를 통한 도우핑 단계에서 상기 제1영역으로 주입된 불순물의 1 확산 길이보다 작거나 동일한 중심 대 중심간격을 갖도록 상기 제2마스크를 구성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제3항에 있어서, 상기 제1마스크 형성단계는 상기 제1영역의 제3 부분의 퍼센테이지 Z를 노출시키도록 상기 마스크를 구성하는 단계를 추가로 포함하며, 상기 제3 부분은 상기 제2 부분과 인접되게 배치되며 상기 종단부분으로부터 약간 이격되어 있고, X는 Y보다 크고 Y는 Z보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 제1마스크 형성단계는 상기 제3 부분과 인접한 상기 제1영역의 제4 부분의 퍼센테이지 A-를 노출하도록 상기 마스크를 구성하는 단계를 추가로 포함하는데, 여기서 Z는 A-보다 크며, 상기 제1영역의 상기 제1, 제2, 제3 및 제4존은 상기 마스크에 의해 노출된 각 부분의 하부에 놓이며, 상기 각존은 단위 장치 면적에 있어서 상기 제2영역에 유사한 임의의 인접한 영역보다 낮은 불순물 량을 수용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 퍼센테이지 X는 대략 100%이며, 상기 퍼센테이지 Y는 대략 75%이고, 상기 퍼센테이지 Z는 대략 50%이며, 상기 퍼센테이지 A-는 대략 25%인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제3항에 있어서, 상기 제2마스크 형성단계는 상기 접합 종단부에 인접한 복수의 존을 가진 경사진 제2영역이 형성되도록 상기 제2마스크 도우핑이 동시에 발생하는 상기 종단부에 인접한 상기 제1영역의 복수의 다른 퍼센테이지를 노출시키도록 상기 마스크를 구성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 제1마스크 형성단계는 상기 접합 종단부 및 상기 제2영역의 경사진 부분위에 놓이도록 상기 제1마스크의 상기 제1존을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서, 상기 제1마스크 형성단계는 상기 제1존 X를 통해서 상기 제1영역의 상기 노출된 퍼센테이지가 대략 100%가 되도록 상기 제1마스크를 구성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 제1마스크 형성단계 및 상기 제1마스크를 통한 도우핑 단계는 상기 제2마스크 형성단계 및 상기 제2마스크를 통한 표시 도우핑 단계후에 발생하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019900007741A 1989-05-30 1990-05-29 고항복 전압을 가진 반도체장치 및 그 제조 방법 KR0148369B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/358,057 US4927772A (en) 1989-05-30 1989-05-30 Method of making high breakdown voltage semiconductor device
US358,057 1989-05-30
US358057 1999-07-21

Publications (2)

Publication Number Publication Date
KR900019147A KR900019147A (ko) 1990-12-24
KR0148369B1 true KR0148369B1 (ko) 1998-12-01

Family

ID=23408114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007741A KR0148369B1 (ko) 1989-05-30 1990-05-29 고항복 전압을 가진 반도체장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US4927772A (ko)
EP (1) EP0400934B1 (ko)
JP (1) JP3398377B2 (ko)
KR (1) KR0148369B1 (ko)
DE (1) DE69027630T2 (ko)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3942861A1 (de) * 1989-12-23 1991-06-27 Bosch Gmbh Robert Verfahren zur bestimmung der lage eines pn-uebergangs
JPH0468566A (ja) * 1990-07-09 1992-03-04 Fujitsu Ltd 半導体装置及びその製造方法
US5204273A (en) * 1990-08-20 1993-04-20 Siemens Aktiengesellschaft Method for the manufacturing of a thyristor with defined lateral resistor
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
EP0519741B1 (en) * 1991-06-21 1997-05-02 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor element
KR100243961B1 (ko) * 1991-07-02 2000-02-01 요트.게.아. 롤페즈 반도체장치
US5150176A (en) * 1992-02-13 1992-09-22 Motorola, Inc. PN junction surge suppressor structure with moat
EP0584436A1 (en) * 1992-08-26 1994-03-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for forming buried regions, having different doping concentration, in monolitic semiconductor devices
US5426325A (en) * 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
GB9326344D0 (en) * 1993-12-23 1994-02-23 Texas Instruments Ltd High voltage transistor for sub micron cmos processes
US5500377A (en) * 1994-09-06 1996-03-19 Motorola, Inc. Method of making surge suppressor switching device
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
DE69531783T2 (de) * 1995-10-09 2004-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE69533134T2 (de) 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
EP0772244B1 (en) * 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS technology power device with low output resistance and low capacity and related manufacturing process
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0782201B1 (en) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. MOS-technology power device integrated structure
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
GB9700923D0 (en) * 1997-01-17 1997-03-05 Philips Electronics Nv Semiconductor devices
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US6011278A (en) * 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
US6555894B2 (en) * 1998-04-20 2003-04-29 Intersil Americas Inc. Device with patterned wells and method for forming same
EP0961325B1 (en) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. High integration density MOS technology power device
EP1017092A1 (en) 1998-12-29 2000-07-05 STMicroelectronics S.r.l. Process for manufacturing a resistive structure used in semiconductor integrated circuit
US6215168B1 (en) 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) * 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
DE10051909B4 (de) * 2000-10-19 2007-03-22 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US7692211B1 (en) 2001-07-03 2010-04-06 Silicon Power Corporation Super GTO-based power blocks
US7033950B2 (en) * 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US7037814B1 (en) * 2003-10-10 2006-05-02 National Semiconductor Corporation Single mask control of doping levels
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
DE102004012884B4 (de) * 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
US7144797B2 (en) * 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP4186919B2 (ja) 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US8192905B2 (en) * 2006-04-20 2012-06-05 Ricoh Company, Ltd. Electrophotographic photoconductor, image forming apparatus, and process cartridge
US7586156B2 (en) * 2006-07-26 2009-09-08 Fairchild Semiconductor Corporation Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
CN101501859B (zh) 2006-08-17 2011-05-25 克里公司 高功率绝缘栅双极晶体管
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
KR101494935B1 (ko) * 2007-11-09 2015-02-23 크리,인코포레이티드 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) * 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US7964485B1 (en) * 2009-10-23 2011-06-21 National Semiconductor Corporation Method of forming a region of graded doping concentration in a semiconductor device and related apparatus
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5072991B2 (ja) * 2010-03-10 2012-11-14 株式会社東芝 半導体装置
TWI405250B (zh) * 2010-04-13 2013-08-11 Richtek Technology Corp 半導體元件雜質濃度分布控制方法與相關半導體元件
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8461620B2 (en) 2010-05-21 2013-06-11 Applied Pulsed Power, Inc. Laser pumping of thyristors for fast high current rise-times
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
FR2977072A1 (fr) * 2011-06-27 2012-12-28 St Microelectronics Crolles 2 Procede de dopage d'un substrat semi-conducteur
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
WO2013164210A1 (de) 2012-05-02 2013-11-07 Elmos Semiconductor Ag Pmos-transistor mit niedriger schwellspannung sowie verfahren zu seiner herstellung
US9899477B2 (en) 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
JPWO2021107037A1 (ko) 2019-11-28 2021-06-03
US11817478B2 (en) 2020-12-23 2023-11-14 Semiconductor Components Industries, Llc Termination structures with reduced dynamic output capacitance loss

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374389A (en) * 1978-06-06 1983-02-15 General Electric Company High breakdown voltage semiconductor device
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
EP0176778B1 (de) * 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
US4648174A (en) * 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
GB2193596A (en) * 1986-08-08 1988-02-10 Philips Electronic Associated A semiconductor diode

Also Published As

Publication number Publication date
DE69027630D1 (de) 1996-08-08
JPH0394469A (ja) 1991-04-19
KR900019147A (ko) 1990-12-24
EP0400934A2 (en) 1990-12-05
EP0400934A3 (en) 1991-04-03
EP0400934B1 (en) 1996-07-03
DE69027630T2 (de) 1997-02-13
JP3398377B2 (ja) 2003-04-21
US4927772A (en) 1990-05-22

Similar Documents

Publication Publication Date Title
KR0148369B1 (ko) 고항복 전압을 가진 반도체장치 및 그 제조 방법
KR100306342B1 (ko) 고밀도트렌치dmos트랜지스터
US6498368B2 (en) Power semiconductor device
KR100551190B1 (ko) 전계효과트랜지스터및그제조방법
US6297534B1 (en) Power semiconductor device
US6190948B1 (en) Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US6977414B2 (en) Semiconductor device
KR100451450B1 (ko) 바디 영역내에 트렌치 형상의 게이트-전극 및 추가 고도핑 층을 갖는 전계 효과 트랜지스터
US4151540A (en) High beta, high frequency transistor structure
US20060043480A1 (en) Semiconductor device and fabrication method of the same
US5187552A (en) Shielded field-effect transistor devices
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2008544535A (ja) 絶縁破壊電圧が相対的に高い半導体デバイス及びその製造方法
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
KR100275758B1 (ko) 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법
KR0152640B1 (ko) 반도체장치 및 그의 제조방법
KR100432887B1 (ko) 다중격리구조를 갖는 반도체 소자 및 그 제조방법
GB2045525A (en) Field effect transistor construction
US6160306A (en) Diode of semiconductor device and method for manufacturing the same
CN110323138B (zh) 一种ldmos器件的制造方法
US6215167B1 (en) Power semiconductor device employing field plate and manufacturing method thereof
KR0169791B1 (ko) 수평구조 바이폴라 트랜지스터 및 그 제조방법
KR100464379B1 (ko) 전력 모스 트랜지스터를 갖는 반도체소자의 제조방법
US5243211A (en) Power fet with shielded channels
US7192853B1 (en) Method of improving the breakdown voltage of a diffused semiconductor junction

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee