JPWO2020012957A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2020012957A1
JPWO2020012957A1 JP2020530087A JP2020530087A JPWO2020012957A1 JP WO2020012957 A1 JPWO2020012957 A1 JP WO2020012957A1 JP 2020530087 A JP2020530087 A JP 2020530087A JP 2020530087 A JP2020530087 A JP 2020530087A JP WO2020012957 A1 JPWO2020012957 A1 JP WO2020012957A1
Authority
JP
Japan
Prior art keywords
edge
pad portion
semiconductor device
pad
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020530087A
Other languages
English (en)
Other versions
JP7001826B2 (ja
Inventor
登茂平 菊地
登茂平 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020012957A1 publication Critical patent/JPWO2020012957A1/ja
Application granted granted Critical
Publication of JP7001826B2 publication Critical patent/JP7001826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置は、導電支持部材、制御素子、絶縁素子、駆動素子および封止樹脂を備える。前記導電支持部材は、第１リードおよび第２リードを含む。前記第１リードは、第１パッド部を有する。前記第２リードは、第２パッド部を有する。前記第２パッド部は、前記第１パッド部の厚さ方向に対して直交する第１方向において前記第１パッド部の隣に位置する。前記制御素子は、前記第１パッド部に搭載されている。前記絶縁素子は、前記第１パッド部に搭載され、かつ前記制御素子に導通している。前記駆動素子は、前記第２パッド部に搭載され、かつ前記絶縁素子に導通している。前記封止樹脂は、前記第１パッド部、前記第２パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆っている。前記厚さ方向に沿って視て、前記第１パッド部は、前記第１方向において前記第２パッド部の隣に位置し、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向に延びる第１縁を有する。前記第１縁は、前記第２方向の一端に位置する第１端と、前記第２方向の他端に位置する第２端と、を有する。前記厚さ方向に沿って視て、前記第２パッド部は、前記第１方向において前記第１縁の隣に位置し、かつ前記第２方向に延びる第２縁を有する。前記第２縁は、前記第２方向の一端に位置する第３端と、前記第２方向の他端に位置する第４端と、を有する。前記第２方向において、前記第１端と前記第２端との間に前記第３端および前記第４端のいずれかが位置する。

Description

本開示は、制御素子および駆動素子と、これらの素子の双方に導通する絶縁素子とを備える半導体装置に関する。
ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を駆動させるための半導体装置（ゲートドライバ）が広く知られている。特許文献１には、スイッチング素子を駆動させるためのゲート電圧を出力する駆動素子と、ゲート電圧の基礎となる電気信号を駆動素子に伝送する制御素子と、駆動素子および制御素子の双方に導通する絶縁素子とを備える半導体装置の一例が開示されている。
当該半導体装置の絶縁素子は、一対のコイル（インダクタ）を備える。制御素子から伝送された電気信号は、一方のコイルにより磁力に変換される。他方のコイルは、当該磁力を基に制御素子から伝送された電気信号よりも高い電位差である電気信号に変換した後、当該電気信号を駆動素子に伝送する。駆動素子に供給される電源電圧（約６００Ｖ以上）は、制御素子に供給される電源電圧（約５Ｖ）よりも著しく高い。そこで、このような絶縁素子を備えることにより、制御素子と駆動素子との間において電気絶縁状態での電気信号の伝送が可能となり、比較的高い電圧から制御素子を保護することができる。
近年、電気自動車用などの用途において、当該半導体装置の小型化の要請が高まりつつある。当該半導体装置は、モールド成形による樹脂パッケージ品が一般的である。当該半導体装置の小型化を図った場合、制御素子を含む低電圧領域と、駆動素子を含む高電圧領域との間を埋める封止樹脂の体積がより小となるため、当該半導体装置の絶縁耐圧の低下が懸念される。また、当該半導体装置の製造において、封止樹脂の形成にあたっての合成樹脂の流動が要因となって、制御素子とリードなどの導電部材に接続されるワイヤと、駆動素子と導電部材に接続されるワイヤとが、それぞれ絶縁素子に近接することがあり得る。これらのワイヤが絶縁素子に近接することによっても、当該半導体装置の絶縁耐圧の低下が懸念される。
特開２０１３−５１５４７号公報
本開示は上記事情に鑑み、装置の小型化を図った場合であっても、絶縁耐圧の低下を抑制することが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、第１パッド部を有する第１リード、および前記第１リードの厚さ方向に対して直交する第１方向において前記第１パッド部の隣に位置する第２パッド部を有する第２リードを含む導電支持部材と、前記第１パッド部に搭載された制御素子と、前記第１パッド部に搭載され、かつ前記制御素子に導通する絶縁素子と、前記第２パッド部に搭載され、かつ前記絶縁素子に導通する駆動素子と、前記第１パッド部、前記第２パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆う封止樹脂と、を備え、前記厚さ方向に沿って視て、前記第１パッド部は、前記第１方向において前記第２パッド部の隣に位置し、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向に延びる第１縁を有し、前記第１縁は、前記第２方向の一端に位置する第１端と、前記第２方向の他端に位置する第２端と、を有し、前記厚さ方向に沿って視て、前記第２パッド部は、前記第１方向において前記第１縁の隣に位置し、かつ前記第２方向に延びる第２縁を有し、前記第２縁は、前記第２方向の一端に位置する第３端と、前記第２方向の他端に位置する第４端と、を有し、前記第２方向において、前記第１端と前記第２端との間に前記第３端および前記第４端のいずれかが位置する。
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図であり、封止樹脂を透過している。 図１に示す半導体装置の製造に用いられるリードフレームの平面図である。 図２の部分拡大図である。 図２の部分拡大図である。 図２の部分拡大図である。 図２の部分拡大図である。 図１に示す半導体装置の背面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の左側面図である。 図１に示す半導体装置の右側面図である。 図２のＸＩＩ−ＸＩＩ線に沿う断面図である。 図２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 図２のＸＩＶ−ＸＩＶ線に沿う断面図である。 図２のＸＶ−ＸＶ線に沿う断面図である。 図１に示す半導体装置の絶縁素子の平面図であり、コイル保護膜を透過している。 図１に示す半導体装置の絶縁素子の平面図であり、絶縁層の第１１層の上面を示している。 図１に示す半導体装置の絶縁素子の平面図であり、絶縁層の第４層の上面を示している。 図１６のＸＩＸ−ＸＩＸ線に沿う断面図である。 図１６のＸＸ−ＸＸ線に沿う断面図である。 図１に示す半導体装置の作用効果を説明する平面図である。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２２の部分拡大図である。 図２２の部分拡大図である。 図２２のＸＸＶ−ＸＸＶ線に沿う断面図である。
本開示を実施するための形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１〜図２０に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、導電支持部材１、制御素子４１、駆動素子４２、絶縁素子５０、複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３、複数の第４ワイヤ６４および封止樹脂７０を備える。導電支持部材１は、第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４を含む。ここで、図２は、理解の便宜上、封止樹脂７０を透過している。図２は、透過した封止樹脂７０を想像線（二点鎖線）で示している。図１４および図１５は、図２に示す一点鎖線に沿う断面図である。図１７は、半導体基板５１（説明は後述）から数えて第１１層目の絶縁層５２（説明は後述）の上面を示している。図１８は、半導体基板５１から数えて第４層目の絶縁層５２の上面を示している。
半導体装置Ａ１０の説明においては、便宜上、導電支持部材１（第１リード１０など）の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。第１方向ｘは、第１リード１０の第１パッド部１１、および第２リード２０の第２パッド部２１（ともに説明は後述）が互いに離れて位置する方向である。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。第２方向ｙは、厚さ方向ｚに沿って視て、導電支持部材１の一部が封止樹脂７０から突出する方向である。
図１に示す半導体装置Ａ１０の一例においては、直流電力を交流電力に変換する１つのスイッチング素子を駆動させるためのゲートドライバである。当該スイッチング素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。半導体装置Ａ１０の説明においては、当該スイッチング素子がＩＧＢＴである場合を例として説明する。
導電支持部材１は、制御素子４１および駆動素子４２と、半導体装置Ａ１０が実装される配線基板との導電経路を構成している。あわせて、導電支持部材１は、制御素子４１、駆動素子４２および絶縁素子５０を搭載している。図３に示すように、導電支持部材１は、半導体装置Ａ１０を製造する際に用いられるリードフレーム８０（説明は後述）の一部である。導電支持部材１の厚さの一例は、２００μｍである。導電支持部材１は、銅（Ｃｕ）、または銅合金からなる。導電支持部材１は、第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４を含む。
第１リード１０は、図２に示すように、第１パッド部１１を有する。
第１パッド部１１は、図２および図１５に示すように、制御素子４１および絶縁素子５０を搭載している。第１パッド部１１は、複数の第１ワイヤ６１のいずれかを介して制御素子４１に導通している。第１パッド部１１は、封止樹脂７０に覆われている。第１パッド部１１の表面の大半は、銀（Ａｇ）めっき層などの金属層により覆われている。第１パッド部１１は、第１縁１１１を有する。
図２に示すように、第１縁１１１は、厚さ方向ｚに沿って視て、第１方向ｘにおいて第２パッド部２１（説明は後述）の隣に位置する。第１縁１１１は、第２方向ｙに延びている。第１縁１１１は、第１端１１１Ａおよび第２端１１１Ｂを有する。第１端１１１Ａは、第１縁１１１の第２方向ｙの一端に位置する。第２端１１１Ｂは、第１縁１１１の第２方向ｙの他端に位置する。すなわち、第１端１１１Ａおよび第２端１１１Ｂは、第１縁１１１の両端に相当する。
第２リード２０は、図２に示すように、第２パッド部２１を有する。
第２パッド部２１は、図２および図１５に示すように、駆動素子４２を搭載している。第２パッド部２１は、第１方向ｘにおいて第１パッド部１１の隣に位置する。第２パッド部２１は、複数の第２ワイヤ６２のいずれかを介して駆動素子４２に導通している。第２パッド部２１は、封止樹脂７０に覆われている。第２パッド部２１の表面の大半は、銀めっき層などの金属層により覆われている。第２パッド部２１は、第２縁２１１を有する。
図２に示すように、第２縁２１１は、厚さ方向ｚに沿って視て、第１方向ｘにおいて第１パッド部１１の第１縁１１１の隣に位置する。第２縁２１１は、第２方向ｙに延びている。これにより、第２縁２１１は、第１縁１１１に対して平行である。第２縁２１１は、第３端２１１Ａおよび第４端２１１Ｂを有する。第３端２１１Ａは、第２縁２１１の第２方向ｙの一端に位置する。第４端２１１Ｂは、第２縁２１１の第２方向ｙの他端に位置する。すなわち、第３端２１１Ａおよび第４端２１１Ｂは、第２縁２１１の両端に相当する。
図２に示すように、第２方向ｙにおいて、第１縁１１１の第１端１１１Ａと、第１縁１１１の第２端１１１Ｂとの間に、第２縁２１１の第３端２１１Ａおよび第４端２１１Ｂのいずれかが位置する。半導体装置Ａ１０においては、第２方向ｙにおいて、第１端１１１Ａと第２端１１１Ｂとの間に、第４端２１１Ｂが位置する。
第１パッド部１１は、図２に示すように、第３縁１１２、第５縁１１３、複数の第１貫通孔１１４、および複数の第１凹溝１１５をさらに有する。
図２に示すように、第３縁１１２は、厚さ方向ｚに沿って視て、第１方向ｘに延びる区間を含む。第３縁１１２は、第２方向ｙにおいて第２パッド部２１の第２縁２１１の第３端２１１Ａと、第２縁２１１の第４端２１１Ｂとの間に位置する第１縁１１１の第１端１１１Ａまたは第２端１１１Ｂのいずれかにつながっている。半導体装置Ａ１０においては、第３縁１１２は、第１端１１１Ａにつながっている。図４に示すように、第３縁１１２は、第３縁連結部１１２Ａを有する。第３縁連結部１１２Ａは、第１端１１１Ａおよび第２端１１１Ｂのいずれかにつながっている。半導体装置Ａ１０においては、第３縁連結部１１２Ａは、第１端１１１Ａにつながっている。第３縁連結部１１２Ａは、第１パッド部１１の外方に向けて凸状である。第３縁連結部１１２Ａは、円弧をなしている。
図２に示すように、第５縁１１３は、厚さ方向ｚに沿って視て、第２方向ｙにおいて第３縁１１２から離れて位置し、かつ第１縁１１１につながっている。半導体装置Ａ１０においては、第５縁１１３は、第１縁１１１の第２端１１１Ｂにつながっている。第５縁１１３は、第１方向ｘに延びる区間を含む。図５に示すように、第５縁１１３は、第５縁連結部１１３Ａを有する。半導体装置Ａ１０においては、第５縁連結部１１３Ａは、第２端１１１Ｂにつながっている。第５縁連結部１１３Ａは、第１パッド部１１の外方に向けて凸状である。第５縁連結部１１３Ａは、円弧をなしている。第５縁連結部１１３Ａの曲率半径Ｒ１ｂは、図４に示す第３縁１１２の第３縁連結部１１２Ａの曲率半径Ｒ１ａよりも小とされている。
図２に示すように、複数の第１貫通孔１１４は、厚さ方向ｚに沿って視て第１パッド部１１と第１端子部１２（説明は後述）との境界の近傍に、かつ第２方向ｙにおいて制御素子４１から離れて位置する。複数の第１貫通孔１１４は、第１パッド部１１を厚さ方向ｚに貫通している。複数の第１貫通孔１１４は、第１方向ｘに配列されている。
図１２および図１５に示すように、複数の第１凹溝１１５は、制御素子４１および絶縁素子５０が搭載される第１パッド部１１の面から凹んでいる。図２に示すように、複数の第１凹溝１１５の各々は、第１方向ｘおよび第２方向ｙのいずれかに延びている。半導体装置Ａ１０においては、複数の第１凹溝１１５は、第１方向ｘに延びる２つの第１凹溝１１５と、第２方向ｙに延びる３つの第１凹溝１１５とを含む。第１方向ｘに延びる２つの第１凹溝１１５は、第２方向ｙにおいて制御素子４１と複数の第１貫通孔１１４との間に位置する。これらの第１凹溝１１５は、第１方向ｘに配列されている。第２方向ｙに延びる３つの第１凹溝１１５は、第１方向ｘにおいて制御素子４１と絶縁素子５０との間に位置する。これらの第１凹溝１１５は、第２方向ｙに配列されている。これにより、厚さ方向ｚに沿って視て絶縁素子５０の四方は、第１縁１１１、第３縁１１２、第５縁１１３および３つの第１凹溝１１５により囲まれている。
第２パッド部２１は、図２に示すように、第４縁２１２、第６縁２１３、複数の第２貫通孔２１４、および複数の第２凹溝２１５をさらに有する。
図２に示すように、第４縁２１２は、厚さ方向ｚに沿って視て、第１方向ｘに延びる区間を含む。第４縁２１２は、第２方向ｙにおいて第１パッド部１１の第１縁１１１の第１端１１１Ａと、第１縁１１１の第２端１１１Ｂとの間に位置する第２縁２１１の第３端２１１Ａまたは第４端２１１Ｂのいずれかにつながっている。半導体装置Ａ１０においては、第４縁２１２は、第４端２１１Ｂにつながっている。図５に示すように、第４縁２１２は、第４縁連結部２１２Ａを有する。第４縁連結部２１２Ａは、第３端２１１Ａおよび第４端２１１Ｂのいずれかにつながっている。半導体装置Ａ１０においては、第４縁連結部２１２Ａは、第４端２１１Ｂにつながっている。第４縁連結部２１２Ａは、第２パッド部２１の外方に向けて凸状である。第４縁連結部２１２Ａは、円弧をなしている。第４縁連結部２１２Ａの曲率半径Ｒ２ａは、図４に示す第３縁１１２の第３縁連結部１１２Ａの曲率半径Ｒ１ａと同一とされている。
図２に示すように、第６縁２１３は、厚さ方向ｚに沿って視て、第２方向ｙにおいて第４縁２１２から離れて位置し、かつ第２縁２１１につながっている。半導体装置Ａ１０においては、第６縁２１３は、第２縁２１１の第３端２１１Ａにつながっている。第６縁２１３は、第１方向ｘに延びる区間を含む。図４に示すように、第６縁２１３は、第６縁連結部２１３Ａを有する。半導体装置Ａ１０においては、第６縁連結部２１３Ａは、第３端２１１Ａにつながっている。第６縁連結部２１３Ａは、第２パッド部２１の外方に向けて凸状である。第６縁連結部２１３Ａは、円弧をなしている。第６縁連結部２１３Ａの曲率半径Ｒ２ｂは、図５に示す第４縁２１２の第４縁連結部２１２Ａの曲率半径Ｒ２ａよりも小とされている。
図２に示すように、複数の第２貫通孔２１４は、厚さ方向ｚに沿って視て第２パッド部２１と第２端子部２２（説明は後述）との境界の近傍に、かつ第２方向ｙにおいて駆動素子４２から離れて位置する。複数の第２貫通孔２１４は、第２パッド部２１を厚さ方向ｚに貫通している。複数の第２貫通孔２１４は、第１方向ｘに配列されている。
図１３に示すように、複数の第２凹溝２１５は、駆動素子４２が搭載される第１端子部１２の面から凹んでいる。図２に示すように、複数の第２凹溝２１５は、第１方向ｘに延びている。複数の第２凹溝２１５は、第２方向ｙにおいて駆動素子４２と複数の第２貫通孔２１４との間に位置する。複数の第２凹溝２１５は、第１方向ｘに配列されている。
第１リード１０は、図２に示すように、第１端子部１２をさらに有する。第１端子部１２は、第２方向ｙにおいて第１パッド部１１につながり、かつ封止樹脂７０から露出している。第１端子部１２は、制御素子４１の動作に必要な電源電圧の接地端子である。第１端子部１２は、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。図９に示すように、第１端子部１２は、第１方向ｘから視てガルウイング状に屈曲している。第１端子部１２の表面は、錫（Ｓｎ）めっき層により覆われている。
第２リード２０は、図２に示すように、第２端子部２２をさらに有する。第２端子部２２は、第２方向ｙにおいて第２パッド部２１につながり、かつ封止樹脂７０から露出している。第２端子部２２は、駆動素子４２の動作に必要な電源電圧の接地端子である。第２端子部２２は、半導体装置Ａ１０により駆動するスイッチング素子のエミッタ電極に導通している。第２端子部２２は、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。厚さ方向ｚに沿って視て、封止樹脂７０から第２端子部２２が延びる向きは、封止樹脂７０から第１端子部１２が延びる向きの反対である。図８に示すように、第２端子部２２は、第１方向ｘから視てガルウイング状に屈曲している。第２端子部２２の表面は、錫めっき層により覆われている。
第３リード３１は、図２に示すように、第３パッド部３１１および第３端子部３１２を有する。
第３パッド部３１１は、図２に示すように、第２方向ｙにおいて第２パッド部２１の第４縁２１２の隣に位置する。第３パッド部３１１は、複数の第１ワイヤ６１のいずれかを介して制御素子４１に導通している。第３パッド部３１１は、封止樹脂７０に覆われている。第３パッド部３１１は、第３端子部３１２から第１パッド部１１に向けて延びている。第３パッド部３１１の表面の大半は、銀めっき層などの金属層により覆われている。第３パッド部３１１は、第３パッド近接縁３１１Ａおよび複数の第３貫通孔３１１Ｂを有する。
図６に示すように、第３パッド近接縁３１１Ａは、厚さ方向ｚに沿って視て、第２パッド部２１の第４縁２１２に最も近接している。第３パッド近接縁３１１Ａは、第１方向ｘに延びている。これにより、第３パッド近接縁３１１Ａは、第４縁２１２に対して平行である。図１３に示すように、複数の第３貫通孔３１１Ｂは、第３パッド部３１１を厚さ方向ｚに貫通している。
第３端子部３１２は、図２に示すように、第２方向ｙにおいて第３パッド部３１１につながり、かつ封止樹脂７０から露出している。第３端子部３１２は、制御素子４１の動作に必要な電源電圧の正極である。第３端子部３１２は、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。厚さ方向ｚに沿って視て、封止樹脂７０から第３端子部３１２が延びる向きは、封止樹脂７０から第１端子部１２が延びる向きと同じである。図８に示すように、第３端子部３１２は、第１方向ｘから視てガルウイング状に屈曲している。第３端子部３１２の表面は、錫めっき層により覆われている。
第４リード３２は、図２に示すように、第４パッド部３２１および第４端子部３２２を有する。
第４パッド部３２１は、図２に示すように、第２方向ｙにおいて第１パッド部１１の第３縁１１２の隣に位置する。第４パッド部３２１は、複数の第２ワイヤ６２のいずれかを介して駆動素子４２に導通している。第４パッド部３２１は、封止樹脂７０に覆われている。第４パッド部３２１は、第４端子部３２２から第２パッド部２１に向けて延びている。第４パッド部３２１の表面の大半は、銀めっき層などの金属層により覆われている。第４パッド部３２１は、第４パッド近接縁３２１Ａおよび複数の第４貫通孔３２１Ｂを有する。
図７に示すように、第４パッド近接縁３２１Ａは、厚さ方向ｚに沿って視て、第１パッド部１１の第３縁１１２に最も近接している。第４パッド近接縁３２１Ａは、第１方向ｘに延びている。これにより、第４パッド近接縁３２１Ａは、第３縁１１２に対して平行である。図１２に示すように、複数の第４貫通孔３２１Ｂは、第４パッド部３２１を厚さ方向ｚに貫通している。
第４端子部３２２は、図２に示すように、第２方向ｙにおいて第４パッド部３２１につながり、かつ封止樹脂７０から露出している。第４端子部３２２には、駆動素子４２の動作に必要な電源電圧が印加される。第４端子部３２２は、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。厚さ方向ｚに沿って視て、封止樹脂７０から第４端子部３２２が延びる向きは、封止樹脂７０から第２端子部２２が延びる向きと同じである。図９に示すように、第４端子部３２２は、第１方向ｘから視てガルウイング状に屈曲している。第４端子部３２２の表面は、錫めっき層により覆われている。
複数の第５リード３３は、図２に示すように、第１方向ｘにおいて第１リード１０と第３リード３１との間に位置し、かつ第１方向ｘに配列されている。半導体装置Ａ１０が示す一例においては、複数の第５リード３３は２つである。複数の第５リード３３の各々は、第５パッド部３３１および第５端子部３３２を有する。
第５パッド部３３１は、図２に示すように、複数の第１ワイヤ６１のいずれかを介して制御素子４１に導通している。第５パッド部３３１は、封止樹脂７０に覆われている。第５パッド部３３１の表面の大半は、銀めっき層などの金属層により覆われている。第５パッド部３３１は、第５貫通孔３３１Ａを有する。図１４に示すように、第５貫通孔３３１Ａは、第５パッド部３３１を厚さ方向ｚに貫通している。
第５端子部３３２は、図２に示すように、第２方向ｙにおいて第５パッド部３３１につながり、かつ封止樹脂７０から露出している。第５端子部３３２は、第１端子部１２と第３端子部３１２との間に位置する。複数の第５リード３３の第５端子部３３２には、２種類のパルス信号が入力される。これらのパルス信号は、スイッチング素子の駆動の基礎となるＰＷＭ（Pulse Width Modulation）信号から生成される。第５端子部３３２は、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。厚さ方向ｚに沿って視て、封止樹脂７０から第５端子部３３２が延びる向きは、封止樹脂７０から第１端子部１２および第３端子部３１２が延びる向きと同じである。図１４に示すように、複数の第５端子部３３２は、第１方向ｘから視てガルウイング状に屈曲している。複数の第５端子部３３２の表面は、錫めっき層により覆われている。
複数の第６リード３４は、図２に示すように、第１方向ｘにおいて第２リード２０と第４リード３２との間に位置し、かつ第１方向ｘに配列されている。複数の第６リード３４は、第２方向ｙにおいて複数の第５リード３３から離れて位置する。半導体装置Ａ１０が示す一例においては、複数の第６リード３４は２つである。複数の第６リード３４の各々は、第６パッド部３４１および第６端子部３４２を有する。
第６パッド部３４１は、図２に示すように、複数の第１ワイヤ６１のいずれかを介して駆動素子４２に導通している。第６パッド部３４１は、封止樹脂７０に覆われている。第６パッド部３４１の表面の大半は、銀めっき層などの金属層により覆われている。第６パッド部３４１の各々は、第６貫通孔３４１Ａを有する。図１４に示すように、第６貫通孔３４１Ａは、第６パッド部３４１を厚さ方向ｚに貫通している。
第６端子部３４２は、図２に示すように、第２方向ｙにおいて第６パッド部３４１につながり、かつ封止樹脂７０から露出している。第６端子部３４２は、第２端子部２２と第４端子部３２２との間に位置する。複数の第６リード３４の第６端子部３４２には、スイッチング素子を駆動するためのゲート電圧が印加される。複数の第６リード３４の第６端子部３４２のいずれかは、上アーム回路（ハイサイド領域）を構成するスイッチング素子のゲート電極に導通している。複数の第６リード３４の第６端子部３４２のいずれかは、下アーム回路（ローサイド領域）を構成するスイッチング素子に導通している。第６端子部３４２は、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。厚さ方向ｚに沿って視て、封止樹脂７０から第６端子部３４２が延びる向きは、封止樹脂７０から第２端子部２２および第４端子部３２２が延びる向きと同じである。図１４に示すように、複数の第６端子部３４２は、第１方向ｘから視てガルウイング状に屈曲している。複数の第６端子部３４２の表面は、錫めっき層により覆われている。
次に、図３に基づき、半導体装置Ａ１０の製造に用いられるリードフレーム８０について説明する。
図３に示すリードフレーム８０は、半導体装置Ａ１０を構成する導電支持部材１（第１リード１０、第２リード２０、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４）を含む部分を抽出したものである。リードフレーム８０は、導電支持部材１に加えて、フレーム８１、複数の第１タイバー８２１、複数の第２タイバー８２２、および一対のダムバー８３を含む。
厚さ方向ｚに沿って視て、フレーム８１は、枠状である。フレーム８１は、導電支持部材１、複数の第１タイバー８２１、複数の第２タイバー８２２、および一対のダムバー８３を囲んでいる。導電支持部材１の第１方向ｘの両端は、フレーム８１に連結されている。
複数の第１タイバー８２１は、第１方向ｘに延びている。半導体装置Ａ１０が示す一例においては、複数の第１タイバー８２１は、第２方向ｙにおいて第１パッド部１１および第２パッド部２１の両側において、それぞれ２つずつ位置する。複数の第１タイバー８２１は、第１端子部１２、第２端子部２２、第３端子部３１２、第４端子部３２２、複数の第５リード３３の第５端子部３３２、および複数の第６リード３４の第６端子部３４２と交差している。
複数の第２タイバー８２２は、第２方向ｙに延びている。半導体装置Ａ１０が示す一例においては、複数の第２タイバー８２２は４つである。複数の第１タイバー８２１のうち隣り合う２つの当該第１タイバー８２１は、それらの第１方向ｘのいずれかの端が複数の第２タイバー８２２のいずれかにより連結されている。複数の第２タイバー８２２の各々は、その第２方向ｙのいずれかの端が一対のダムバー８３のいずれかに連結されている。
一対のダムバー８３は、第１方向ｘにおいてリードフレーム８０の両側に位置する。一対のダムバー８３の各々は、その第２方向ｙの両端がフレーム８１に連結されている。一対のダムバー８３の各々には、第１方向ｘに凹む切欠部８３１が形成されている。半導体装置Ａ１０の製造において、封止樹脂７０をモールド成形により形成する際、切欠部８３１が合成樹脂の流入出口となるゲートとなる。
図３において、厚さ方向ｚに沿って視た封止樹脂７０の周縁を想像線で示している。厚さ方向ｚに沿って視て、導電支持部材１は、第２方向ｙにおいて互いに離れて位置する封止樹脂７０の周縁の一対の区間を跨いでいる。これに対し、厚さ方向ｚに沿って視て、導電支持部材１を含むリードフレーム８０は、第１方向ｘにおいて互いに離れて位置する封止樹脂７０の周縁の一対の区間を跨いでいない。
制御素子４１は、図２および図１５に示すように、第１パッド部１１に搭載された半導体素子である。厚さ方向ｚに沿って視て、制御素子４１は、第２方向ｙを長手方向とする矩形状である。制御素子４１の上面には、複数の電極４１１が設けられている。複数の電極４１１のいずれかと、第１パッド部１１、第３パッド部３１１、および複数の第５パッド部３３１のいずれかとには、複数の第１ワイヤ６１のいずれかが接続されている。複数の第１ワイヤ６１は、たとえば金（Ａｕ）からなる。厚さ方向ｚに沿って視て、複数の第１ワイヤ６１のうち第３パッド部３１１に接続された当該第１ワイヤ６１は、絶縁素子５０の外方に位置する。制御素子４１と第１パッド部１１との間には、接合層４９が介在している。接合層４９は、たとえばエポキシ樹脂を主剤とする銀ペーストである。制御素子４１は、接合層４９により第１パッド部１１に接合されている。
駆動素子４２は、図２および図１５に示すように、第２パッド部２１に搭載された半導体素子である。厚さ方向ｚに沿って視て、駆動素子４２は、第２方向ｙを長手方向とする矩形状である。駆動素子４２の上面には、複数の電極４２１が設けられている。複数の電極４２１のいずれかと、第２パッド部２１、第４パッド部３２１、および複数の第６パッド部３４１のいずれかとには、複数の第２ワイヤ６２のいずれかが接続されている。複数の第２ワイヤ６２は、たとえば金からなる。厚さ方向ｚに沿って視て、複数の第２ワイヤ６２のうち第４パッド部３２１に接続された当該第２ワイヤ６２は、第２方向ｙにおいて第１パッド部１１の第３縁１１２と、第２パッド部２１の第６縁２１３の延長線との間を通過している。駆動素子４２と第２パッド部２１との間には、接合層４９が介在している。駆動素子４２は、接合層４９により第２パッド部２１に接合されている。
絶縁素子５０は、図２および図１５に示すように、第１パッド部１１に搭載され、かつ制御素子４１の隣に位置する半導体素子である。厚さ方向ｚに沿って視て、絶縁素子５０は、第１方向ｘにおいて制御素子４１と駆動素子４２との間に位置する。厚さ方向ｚに沿って視て、絶縁素子５０は、第２方向ｙを長手方向とする矩形状である。絶縁素子５０の上面には、複数の低電圧電極５３、および複数の高電圧電極５４が設けられている。複数の低電圧電極５３のいずれかと、制御素子４１の複数の電極４１１のいずれかとには、複数の第３ワイヤ６３のいずれかが接続されている。複数の高電圧電極５４のいずれかと、駆動素子４２の複数の電極４２１のいずれかとには、複数の第４ワイヤ６４のいずれかが接続されている。複数の第３ワイヤ６３、および複数の第４ワイヤ６４は、たとえば金からなる。絶縁素子５０と第１パッド部１１との間には、接合層４９が介在している。絶縁素子５０は、接合層４９により第１パッド部１１に接合されている。
封止樹脂７０は、図１２〜図１５に示すように、制御素子４１、駆動素子４２、絶縁素子５０、複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３、および複数の第４ワイヤ６４を覆っている。封止樹脂７０は、たとえばエポキシ樹脂を含む材料からなる。図８〜図１１に示すように、封止樹脂７０は、第１側面７１、第２側面７２、第３側面７３および第４側面７４を有する。
図２に示すように、第１側面７１および第２側面７２は、第１方向ｘにおいて互いに離れて位置する。第１側面７１は、第２パッド部２１および第３パッド部３１１の隣に位置する。第２側面７２は、第１パッド部１１および第４パッド部３２１の隣に位置する。図２、図８および図９に示すように、第１側面７１および第２側面７２から導電支持部材１が露出していない。
図８および図１１に示すように、第１側面７１は、第１上部７１１、第１下部７１２および第１中間部７１３を有する。第１上部７１１は、第１中間部７１３の上縁につながり、かつ厚さ方向ｚに対して第２側面７２に近づく向きに傾斜している。第１下部７１２は、第１中間部７１３の下縁につながり、かつ厚さ方向ｚに対して第２側面７２に近づく向きに傾斜している。第１中間部７１３は、厚さ方向ｚに対して平行であり、かつ第２方向ｙに延びる帯状である。
図８に示すように、第１側面７１の第１中間部７１３および第１下部７１２の各々の領域の一部には、第１ゲート痕７５が形成されている。第１ゲート痕７５は、第１側面７１の他の領域よりも表面が粗である。第１ゲート痕７５は、封止樹脂７０をモールド成形により形成する際、合成樹脂の流入出により現れる痕跡である。図２に示すように、厚さ方向ｚに沿って視て、第１ゲート痕７５は、第２方向ｙにおいて第２パッド部２１の第４縁２１２の延長線と、第１パッド部１１の第５縁１１３の延長線との間に位置する領域を含む。
図９および図１０に示すように、第２側面７２は、第２上部７２１、第２下部７２２および第２中間部７２３を有する。第２上部７２１は、第２中間部７２３の上縁につながり、かつ厚さ方向ｚに対して第１側面７１に近づく向きに傾斜している。第２下部７２２は、第２中間部７２３の下縁につながり、かつ厚さ方向ｚに対して第１側面７１に近づく向きに傾斜している。第２中間部７２３は、厚さ方向ｚに対して平行であり、かつ第２方向ｙに延びる帯状である。
図９に示すように、第２側面７２の第２中間部７２３および第２下部７２２の各々の領域の一部には、第２ゲート痕７６が形成されている。第２ゲート痕７６は、第２側面７２の他の領域よりも表面が粗である。第２ゲート痕７６は、第１ゲート痕７５と同様に、封止樹脂７０をモールド成形により形成する際、合成樹脂の流入出により現れる痕跡である。図２に示すように、厚さ方向ｚに沿って視て、第２ゲート痕７６は、第２方向ｙにおいて第１パッド部１１の第３縁１１２の延長線と、第２パッド部２１の第６縁２１３の延長線との間に位置する領域を含む。第１ゲート痕７５および第２ゲート痕７６は、第２方向ｙにおいて互いに離れて位置する。
図１０および図１１に示すように、第１側面７１の第１上部７１１、および第２側面７２の第２上部７２１の各々の高さｈ１は、第１側面７１の第１下部７１２、および第２側面７２の第２下部７２２の各々の高さｈ２よりも大とされている。高さｈ１，ｈ２は、厚さ方向ｚにかかる寸法である。
図２に示すように、第３側面７３および第４側面７４は、第２方向ｙにおいて互いに離れて位置する。第３側面７３および第４側面７４の各々の第１方向ｘの両端は、第１側面７１および第２側面７２につながっている。図２および図１０に示すように、第３側面７３から第１端子部１２、第３端子部３１２、および複数の第５リード３３の第５端子部３３２が露出している。図２および図１１に示すように、第４側面７４から第２端子部２２、第４端子部３２２、および複数の第６リード３４の第６端子部３４２が露出している。
次に、図１６〜図２０に基づき、絶縁素子５０の内部構造について説明する。絶縁素子５０は、半導体基板５１、複数の絶縁層５２、複数の低電圧電極５３、複数の高電圧電極５４、複数のコイル５５、複数の低電圧配線５６、複数の高電圧配線５７、シールド層５８および保護膜５９を有する。半導体装置Ａ１０が示す一例においては、複数の低電圧電極５３は、一対の第１電極５３１、および第２電極５３２を含む。あわせて、複数の高電圧電極５４は、一対の第３電極５４１、および第４電極５４２を含む。絶縁素子５０の内部構造の説明において特記なく上下を用いる場合は、厚さ方向ｚの上下を指すものとする。
図１９および図２０に示すように、半導体基板５１は、絶縁素子５０の下端に位置する。半導体基板５１は、ケイ素（Ｓｉ）、または炭化ケイ素（ＳｉＣ）などからなる。
図１９および図２０に示すように、複数の絶縁層５２は、電気絶縁性を有し、かつ半導体基板５１の上に積層されている。半導体装置Ａ１０が示す一例においては、複数の絶縁層５２の積層数は１２である。なお、複数の絶縁層５２の積層数は、これには限定されず、絶縁素子５０に要求される絶縁耐圧に応じて適宜設定される。ここで、以下の説明において、絶縁層５２の第５層とは、半導体基板５１から厚さ方向ｚに数えて５番目に該当する絶縁層５２を指す。これとは他の複数の絶縁層５２についても以下同様とする。絶縁層５２の第１層は、層間膜５２２から構成される。層間膜５２２は、たとえば二酸化ケイ素（ＳｉＯ2）からなる。他の複数の絶縁層５２（第２層から第１２層）は、エッチングストッパ膜５２１および層間膜５２２から構成される。複数の絶縁層５２の各々において、エッチングストッパ膜５２１は層間膜５２２の下に位置する。エッチングストッパ膜５２１は、その直下に位置する絶縁層５２の層間膜５２２に接している。エッチングストッパ膜５２１は、窒化ケイ素（Ｓｉ3Ｎ4）または炭化ケイ素などからなる。
図１７〜図２０に示すように、複数のコイル５５は、複数の絶縁層５２の内部に配置されている。複数のコイル５５は、下部コイル５５１および上部コイル５５２を一組とした複数組により構成される。半導体装置Ａ１０が示す一例においては、複数のコイル５５の組数は２である。すなわち、半導体装置Ａ１０が示す一例においては、複数のコイル５５は、一対の下部コイル５５１、および一対の上部コイル５５２を含む。一対の下部コイル５５１は、一対の上部コイル５５２よりも下方に位置する。厚さ方向ｚにおいて、一対の下部コイル５５１と、一対の上部コイル５５２との間は、複数の絶縁層５２により隔てられている。半導体装置Ａ１０が示す一例においては、絶縁層５２の第４層の内部に一対の下部コイル５５１が配置され、かつ絶縁層５２の第１１層の内部に一対の上部コイル５５２が配置されている。厚さ方向ｚに沿って視て、一対の下部コイル５５１は、一対の上部コイル５５２に重なっている。
複数のコイル５５は、厚さ方向ｚに沿って視て楕円状の渦巻きである。複数のコイル５５の各々は、それが配置された絶縁層５２を厚さ方向ｚに貫通している。複数のコイル５５は、導電層およびバリアメタル層により構成される。導電層は、たとえば銅からなる。バリアメタル層は、導電層の表面（ただし、導電層の上端を除く。）を覆っている。バリアメタル層の構成の一例として、導電層の表面からタンタル（Ｔａ）層、窒化タンタル（ＴａＮ）層、タンタル層の順に積層されたものが挙げられる。
複数の低電圧配線５６は、一対の下部コイル５５１と、複数の低電圧電極５３との導電経路を構成している。複数の低電圧配線５６は、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。図１６に示すように、複数の低電圧電極５３は、一対の第１電極５３１、および第２電極５３２を含む。第２電極５３２は、第２方向ｙにおいて一対の第１電極５３１の間に位置する。
複数の低電圧配線５６のうち、一対の下部コイル５５１と、一対の第１電極５３１とを互いに導通させる一対の当該低電圧配線５６について説明する。一対の当該低電圧配線５６の各々は、下部コイル内側端配線５６１、引込み配線５６３および貫通配線５６４を構成要素に含む。
図１８に示すように、下部コイル内側端配線５６１は、厚さ方向ｚに沿って視て第２方向ｙに延び、かつ下部コイル５５１の内縁に囲まれている。下部コイル内側端配線５６１の第２方向ｙにおける一端は、下部コイル５５１の内側端に接続されている。図１９に示すように、下部コイル内側端配線５６１は、これを囲む下部コイル５５１と同じく絶縁層５２の第４層に配置されている。
図１８および図１９に示すように、引込み配線５６３は、下部コイル内側端配線５６１につながり、かつ貫通配線５６４に向けて第１方向ｘに延びている。引込み配線５６３は、主部５６３Ａ、連絡部５６３Ｂおよび接地部５６３Ｃを有する。主部５６３Ａは、絶縁層５２の第２層に配置され、かつ第１方向ｘに延びている。連絡部５６３Ｂは、絶縁層５２の第３層に配置され、主部５６３Ａと下部コイル内側端配線５６１とを相互に導通させている。接地部５６３Ｃは、絶縁層５２の第１層に配置され、主部５６３Ａと半導体基板５１とを相互に導通させている。
図１９に示すように、貫通配線５６４は、厚さ方向ｚに延びている。貫通配線５６４は、引込み配線５６３に接続されている。貫通配線５６４は、一対の帯状部５６４Ａ、および複数の柱状部５６４Ｂを有する。一対の帯状部５６４Ａは、第２方向ｙに延びている。一対の帯状部５６４Ａのうち、一方の当該帯状部５６４Ａは、一対の下部コイル５５１と同じく絶縁層５２の第４層に配置されている。一対の帯状部５６４Ａのうち、他方の当該帯状部５６４Ａは、一方の当該帯状部５６４Ａよりも上方に位置し、かつ一対の上部コイル５５２と同じく絶縁層５２の第１１層に配置されている。厚さ方向ｚに沿って視て、一対の帯状部５６４Ａは、互いに重なっている。複数の柱状部５６４Ｂは、引込み配線５６３の主部５６３Ａ、および一対の帯状部５６４Ａを相互に連結している。複数の柱状部５６４Ｂは、絶縁層５２の第３層、および絶縁層５２の第５層〜第１０層に配置されている。複数の柱状部５６４Ｂの最下端は、主部５６３Ａの上端に接続されている。複数の柱状部５６４Ｂの最上端は、他方の当該帯状部５６４Ａの下端に接続されている。他方の当該帯状部５６４Ａの上端には、第１電極５３１が接続されている。
複数の低電圧配線５６のうち、一対の下部コイル５５１と、第２電極５３２とを互いに導通させる当該低電圧配線５６について説明する。低電圧配線５６は、下部コイル外側端配線５６２、引込み配線５６３および貫通配線５６４を構成要素に含む。これらのうち、引込み配線５６３および貫通配線５６４は、一対の下部コイル５５１と、一対の第１電極５３１とを互いに導通させる一対の当該低電圧配線５６の構成要素と同様であるため、ここでの説明は省略する。
図１８に示すように、下部コイル外側端配線５６２は、厚さ方向ｚに沿って視て第２方向ｙに延び、かつ第２方向ｙにおいて一対の下部コイル５５１の間に位置する。下部コイル外側端配線５６２の第２方向ｙにおける両端は、一対の下部コイル５５１の外側端に接続されている。図２０に示すように、下部コイル外側端配線５６２は、一対の下部コイル５５１と同じく絶縁層５２の第４層に配置されている。図２０に示すように、絶縁層５２の第１１層に配置された貫通配線５６４の帯状部５６４Ａの上端には、第２電極５３２が接続されている。
複数の高電圧配線５７は、一対の上部コイル５５２と、複数の高電圧電極５４との導電経路を構成している。複数の高電圧配線５７は、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。図１６に示すように、複数の高電圧電極５４は、一対の第３電極５４１、および第４電極５４２を含む。第４電極５４２は、第２方向ｙにおいて一対の第３電極５４１の間に位置する。
複数の高電圧配線５７のうち、一対の上部コイル５５２と、一対の第３電極５４１とを互いに導通させる一対の当該高電圧配線５７について説明する。一対の当該高電圧配線５７の各々は、上部コイル内側端配線５７１を構成要素に含む。図１７に示すように、上部コイル内側端配線５７１は、厚さ方向ｚに沿って視て第２方向ｙに延び、かつ上部コイル５５２の内縁に囲まれている。上部コイル内側端配線５７１の第２方向ｙにおける一端は、上部コイル５５２の内側端に接続されている。図１９に示すように、上部コイル内側端配線５７１は、これを囲む上部コイル５５２と同じく絶縁層５２の第１１層に配置されている。上部コイル内側端配線５７１の上端には、第３電極５４１が接続されている。
複数の高電圧配線５７のうち、一対の上部コイル５５２と、第４電極５４２とを互いに導通させる当該高電圧配線５７について説明する。当該高電圧配線５７は、上部コイル外側端配線５７２を構成要素に含む。図１７に示すように、上部コイル外側端配線５７２は、厚さ方向ｚに沿って視て第２方向ｙに延び、かつ第２方向ｙにおいて一対の上部コイル５５２の間に位置する。上部コイル外側端配線５７２の第２方向ｙにおける両端は、一対の上部コイル５５２の外側端に接続されている。図２０に示すように、上部コイル外側端配線５７２は、一対の上部コイル５５２と同じく絶縁層５２の第１１層に配置されている。上部コイル外側端配線５７２の上端には、第４電極５４２が接続されている。
複数の低電圧電極５３は、図１６に示すように、厚さ方向ｚに沿って視て複数のコイル５５に対して第１方向ｘに離れて位置する。
図１９に示すように、複数の低電圧電極５３に含まれる一対の第１電極５３１の各々は、パッド部５３１Ａおよび複数の連絡部５３１Ｂを有する。図１６に示すように、パッド部５３１Ａは、第２方向ｙにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第３ワイヤ６３のいずれかが接続される。パッド部５３１Ａは、複数の絶縁層５２の最上端に配置されている。パッド部５３１Ａは、たとえばアルミニウム（Ａｌ）からなる。複数の連絡部５３１Ｂは、パッド部５３１Ａの下端から厚さ方向ｚに延びている。複数の連絡部５３１Ｂは、絶縁層５２の第１２層に配置されている。複数の連絡部５３１Ｂは、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。複数の連絡部５３１Ｂの下端は、下部コイル内側端配線５６１に導通する貫通配線５６４の帯状部５６４Ａ（絶縁層５２の第１１層に配置）に接続されている。
図２０に示すように、複数の低電圧電極５３に含まれる第２電極５３２は、パッド部５３２Ａおよび複数の連絡部５３２Ｂを有する。図１６に示すように、パッド部５３２Ａは、第２方向ｙにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第３ワイヤ６３のいずれかが接続される。パッド部５３２Ａは、複数の絶縁層５２の最上端に配置されている。パッド部５３２Ａは、たとえばアルミニウムからなる。複数の連絡部５３２Ｂは、パッド部５３２Ａの下端から厚さ方向ｚに延びている。複数の連絡部５３２Ｂは、絶縁層５２の第１２層に配置されている。複数の連絡部５３２Ｂは、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。複数の連絡部５３２Ｂの下端は、下部コイル外側端配線５６２に導通する貫通配線５６４の帯状部５６４Ａ（絶縁層５２の第１１層に配置）に接続されている。
複数の高電圧電極５４は、図１７に示すように、厚さ方向ｚに沿って視て複数の高電圧配線５７に重なる部分を有する。
図１９に示すように、複数の高電圧電極５４に含まれる一対の第３電極５４１の各々は、パッド部５４１Ａおよび複数の連絡部５４１Ｂを有する。図１６に示すように、パッド部５４１Ａは、第２方向ｙにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第４ワイヤ６４のいずれかが接続される。パッド部５４１Ａは、複数の絶縁層５２の最上端に配置されている。パッド部５４１Ａは、たとえばアルミニウムからなる。複数の連絡部５４１Ｂは、パッド部５４１Ａの下端から厚さ方向ｚに延びている。複数の連絡部５４１Ｂは、絶縁層５２の第１２層に配置されている。複数の連絡部５４１Ｂは、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。複数の連絡部５４１Ｂの下端は、上部コイル内側端配線５７１に接続されている。
図２０に示すように、複数の高電圧電極５４に含まれる第４電極５４２は、パッド部５４２Ａおよび複数の連絡部５４２Ｂを有する。図１６に示すように、パッド部５４２Ａは、第２方向ｙにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第４ワイヤ６４のいずれかが接続される。パッド部５４２Ａは、複数の絶縁層５２の最上端に配置されている。パッド部５４２Ａは、たとえばアルミニウムからなる。複数の連絡部５４２Ｂは、パッド部５４２Ａの下端から厚さ方向ｚに延びている。複数の連絡部５４２Ｂは、絶縁層５２の第１２層に配置されている。複数の連絡部５４２Ｂは、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。複数の連絡部５４２Ｂの下端は、上部コイル外側端配線５７２に接続されている。
シールド層５８は、図１６〜図１８に示すように、厚さ方向ｚに沿って視て枠状であり、かつ複数のコイル５５、複数の低電圧配線５６および複数の高電圧配線５７を囲んでいる。シールド層５８は、複数のコイル５５と同一の導電層およびバリアメタル層により構成される。図１９および図２０に示すように、シールド層５８は、枠部５８１および複数の接地部５８２を有する。枠部５８１は、厚さ方向ｚに延び、かつ複数のコイル５５、複数の低電圧配線５６および複数の高電圧配線５７を囲んでいる。枠部５８１は、絶縁層５２の第２層〜第１１層に配置されている。複数の接地部５８２は、絶縁層５２の第１層に配置され、枠部５８１と半導体基板５１とを相互に導通させている。
保護膜５９は、図１９および図２０に示すように、複数の絶縁層５２の最上端に配置されている。保護膜５９は、パッシベーション膜５９１およびコイル保護膜５９２を有する。パッシベーション膜５９１は、複数の絶縁層５２の最上端を覆い、かつ複数の低電圧電極５３および複数の高電圧電極５４を露出させている。パッシベーション膜５９１の構成の一例として、複数の絶縁層５２の最上端から二酸化ケイ素膜、窒化ケイ素膜の順に積層させたものが挙げられる。コイル保護膜５９２は、パッシベーション膜５９１の上に位置する。コイル保護膜５９２は、厚さ方向ｚに沿って視て複数のコイル５５に個別に重なるように位置する。コイル保護膜５９２は、たとえばポリイミドからなる。
次に、半導体装置Ａ１０を構成する制御素子４１、駆動素子４２および絶縁素子５０の作動について説明する。
複数の第５リード３３の第５端子部３３２に入力された２種類のパルス信号は、複数の第１ワイヤ６１を介して制御素子４１に伝送される。制御素子４１の内部に構成された一対のトランジスタ、およびパルスジェネレータにより、２種類のパルス信号は、５Ｖ（制御素子４１の基準電圧が０Ｖである場合）の単一の低電圧パルス信号に変換される。当該低電圧パルス信号は、複数の第３ワイヤ６３を介して、複数の低電圧電極５３のうち、一対の第１電極５３１のいずれかと、第２電極５３２とに入力される。
一対の第１電極５３１のいずれかと、第２電極５３２とに入力された低電圧パルス信号は、複数の低電圧配線５６を介して下部コイル５５１により磁力に変換される。当該磁力は、下部コイル５５１の上方に対応して配置された上部コイル５５２により１，２１５Ｖ（駆動素子４２の基準電圧が１，２００Ｖである場合）の高電圧パルス信号に変換される。当該高電圧パルス信号は、複数の高電圧配線５７を介して、複数の高電圧電極５４のうち、一対の第３電極５４１のいずれかと、第４電極５４２とに出力される。
一対の第３電極５４１のいずれかと、第４電極５４２とに出力された高電圧パルス信号は、複数の第４ワイヤ６４を介して駆動素子４２に伝送される。高電圧パルス信号は、駆動素子４２により上アーム回路および下アーム回路のいずれかを構成するスイッチング素子を駆動させるためのゲート電圧に変換される。ゲート電圧は、複数の第２ワイヤ６２のいずれかを介して複数の第６リード３４の第６端子部３４２のいずれかから出力される。
このように、絶縁素子５０を境界として、制御素子４１が半導体装置Ａ１０の低電圧領域、駆動素子４２が半導体装置Ａ１０の高電圧領域となる。このため、制御素子４１に導通する第１リード１０、第３リード３１、複数の第５リード３３、複数の第１ワイヤ６１、および複数の第３ワイヤ６３は、半導体装置Ａ１０の低電圧領域となる。また、駆動素子４２に導通する第２リード２０、第４リード３２、複数の第６リード３４、複数の第２ワイヤ６２、および複数の第４ワイヤ６４は、半導体装置Ａ１０の高電圧領域となる。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０においては、第２リード２０の第２パッド部２１は、第１方向ｘにおいて第１リード１０の第１パッド部１１の隣に位置する。第２リード２０は、第１リード１０よりも高電圧領域となる。厚さ方向ｚに沿って視て、第１パッド部１１は、第１方向ｘにおいて第２パッド部２１の隣に位置し、かつ第２方向ｙに延びる第１縁１１１を有する。厚さ方向ｚに沿って視て、第２パッド部２１は、第１方向ｘにおいて第１縁１１１の隣に位置し、かつ第２方向ｙに延びる第２縁２１１を有する。第２方向ｙにおいて、第１縁１１１の第１端１１１Ａと、第１縁１１１の第２端１１１Ｂとの間に、第２縁２１１の第３端２１１Ａ、および第２縁２１１の第４端２１１Ｂのいずれかが位置する。これにより、図２１に示すように、半導体装置Ａ１０の製造における封止樹脂７０の形成の際、厚さ方向ｚに沿って視てクランク状の流路Ｆに沿って合成樹脂が流れる。第１縁１１１と第２縁２１１との間において、流路Ｆは第２方向ｙに沿ったものとなる。よって、低電圧領域に含まれる第１パッド部１１と、高電圧領域に含まれる第１端子部１２との間を埋める封止樹脂７０の部分は、空隙の形成が抑制された密なものとなる。したがって、半導体装置Ａ１０によれば、半導体装置Ａ１０の小型化を図った場合であっても、半導体装置Ａ１０の絶縁耐圧の低下を抑制することが可能となる。
図２１に示すように、半導体装置Ａ１０の製造における封止樹脂７０の形成の際、厚さ方向ｚに沿って視て流路Ｆに沿って合成樹脂が流れる。これにより、第１パッド部１１に搭載された制御素子４１と、第３リード３１の第３パッド部３１１とに接続された第１ワイヤ６１は、厚さ方向ｚに沿って視て図２１に示す矢印の向きに移動しようとする。このため、厚さ方向ｚに沿って視て、当該第１ワイヤ６１は、第１パッド部１１に搭載された絶縁素子５０の外方に位置する。同様に、第２パッド部２１に搭載された駆動素子４２と、第４リード３２の第４パッド部３２１とに接続された第２ワイヤ６２は、厚さ方向ｚに沿って視て図２１に示す矢印の向きに移動しようとする。このため、図２に示すように、厚さ方向ｚに沿って視て、当該第２ワイヤ６２は、第２方向ｙにおいて第１パッド部１１の第３縁１１２と、第２パッド部２１の第６縁２１３の延長線との間を通過している。よって、第１ワイヤ６１および第２ワイヤ６２が絶縁素子５０に近接することが回避されるため、半導体装置Ａ１０の絶縁耐圧の低下を抑制することができる。
厚さ方向ｚに沿って視て、第１パッド部１１は、第２方向ｙにおいて第２パッド部２１の第２縁２１１の第３端２１１Ａと、当該第２縁２１１の第４端２１１Ｂとの間に位置する第１縁１１１の第１端１１１Ａまたは第２端１１１Ｂのいずれかにつながる第３縁１１２を有する。厚さ方向ｚに沿って視て、第２パッド部２１は、第２方向ｙにおいて第１縁１１１の第１端１１１Ａと、当該第１縁１１１の第２端１１１Ｂとの間に位置する第２縁２１１の第３端２１１Ａまたは第４端２１１Ｂのいずれかにつながる第４縁２１２を有する。第３縁１１２および第４縁２１２は、ともに第１方向ｘに延びる区間を含む。これにより、半導体装置Ａ１０の製造における封止樹脂７０の形成の際、合成樹脂の流れが、厚さ方向ｚに沿って視てより流路Ｆに沿ったものとなる。よって、先述の作用がより顕著に発現するため、半導体装置Ａ１０の絶縁耐圧の低下をより効果的に抑制することができる。
封止樹脂７０は、第１方向ｘにおいて互いに離れて位置する第１側面７１および第２側面７２を有する。第１側面７１には、第１ゲート痕７５が形成されている。第１ゲート痕７５は、第２方向ｙにおいて第２パッド部２１の第４縁２１２の延長線と、第１パッド部１１の第５縁１１３の延長線との間に位置する領域を含む。第２側面７２には、第２ゲート痕７６が形成されている。第２ゲート痕７６は、第２方向ｙにおいて第１パッド部１１の第３縁１１２の延長線と、第２パッド部２１の第６縁２１３の延長線との間に位置する領域を含む。これは、半導体装置Ａ１０の製造における封止樹脂７０の形成の際、図２１に示す流路Ｆの両端末に合成樹脂の流出入口となるゲートを設けるという構成が実現された結果により現れる。
半導体装置Ａ１０においては、封止樹脂７０の第１側面７１および第２側面７２から導電支持部材１が露出していない。これにより、半導体装置Ａ１０の第２方向ｙにおける絶縁距離がより大となるため、半導体装置Ａ１０の絶縁耐圧の低下を抑制することができる。
第１パッド部１１の第３縁１１２は、第１縁１１１の第１端１１１Ａおよび第２端１１１Ｂのいずれかにつながる第３縁連結部１１２Ａを有する。第３縁連結部１１２Ａは、第１パッド部１１の外方に向けて凸状である。第２パッド部２１の第４縁２１２は、第２縁２１１の第３端２１１Ａおよび第４端２１１Ｂのいずれかにつながる第４縁連結部２１２Ａを有する。これにより、低電圧領域に含まれる第１パッド部１１と、高電圧領域に含まれる第２パッド部２１との間の絶縁耐圧の低下をより効果的に抑制することができる。
厚さ方向ｚに沿って視て、第３パッド部３１１は、第２パッド部２１の第４縁２１２に最も近接する第３パッド近接縁３１１Ａを有する。第３パッド近接縁３１１Ａは、第１方向ｘに延びている。これにより、第４縁２１２と第３パッド近接縁３１１Ａとの間において、図２１に示す流路Ｆは、より第１方向ｘに沿ったものとなる。よって、低電圧領域に含まれる第３パッド部３１１と、高電圧領域に含まれる第２パッド部２１との間を埋める封止樹脂７０の部分は、空隙の形成が抑制された密なものとなるため、これらの間の絶縁耐圧の低下を抑制することができる。
第３パッド部３１１は、第３リード３１の第３端子部３１２から第１パッド部１１に向けて延びている。これにより、制御素子４１と第３パッド部３１１とに接続された第１ワイヤ６１の長さを短くすることができる。当該第１ワイヤ６１の長さを短くすることにより、当該第１ワイヤ６１と絶縁素子５０との近接をより効果的に回避できる。
厚さ方向ｚに沿って視て、第４パッド部３２１は、第３縁１１２に最も近接する第４パッド近接縁３２１Ａを有する。第４パッド近接縁３２１Ａは、第１方向ｘに延びている。これにより、第３縁１１２と第４パッド近接縁３２１Ａとの間において、図２１に示す流路Ｆは、より第１方向ｘに沿ったものとなる。よって、高電圧領域に含まれる第４パッド部３２１と、低電圧領域に含まれる第１パッド部１１との間を埋める封止樹脂７０の部分は、空隙の形成が抑制された密なものとなるため、これらの間の絶縁耐圧の低下を抑制することができる。
第４パッド部３２１は、第４リード３２の第４端子部３２２から第２パッド部２１に向けて延びている。これにより、駆動素子４２と第４パッド部３２１とに接続された第２ワイヤ６２の長さを短くすることができる。当該第２ワイヤ６２の長さを短くすることにより、当該第２ワイヤ６２と絶縁素子５０との近接をより効果的に回避できる。
図１０および図１１に示すように、第１側面７１の第１上部７１１、および第２側面７２の第２上部７２１のそれぞれの高さｈ１は、第１側面７１の第１下部７１２、および第２側面７２の第２下部７２２のそれぞれの高さｈ２よりも大とされている。これにより、複数の第１ワイヤ６１、複数の第２ワイヤ６２、複数の第３ワイヤ６３および複数の第４ワイヤ６４を覆う封止樹脂７０の最小厚さをより大とすることができる。よって、半導体装置Ａ１０の絶縁耐圧の低下を抑制することができる。
〔第２実施形態〕
図２２〜図２５に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２２は、理解の便宜上、封止樹脂７０を透過している。図２２は、透過した封止樹脂７０を想像線（二点鎖線）で示している。
半導体装置Ａ２０は、第３リード３１、第４リード３２、複数の第５リード３３、および複数の第６リード３４の構成が、先述した半導体装置Ａ１０のこれらの構成と異なる。
図２２および図２３に示すように、第３リード３１の第３パッド部３１１は、第３パッド曲縁３１１Ｃを有する。厚さ方向ｚに沿って視て、第３パッド曲縁３１１Ｃは、第１方向ｘにおいて封止樹脂７０の第１ゲート痕７５の隣に位置する。第３パッド曲縁３１１Ｃは、第１ゲート痕７５に向けて凸状である。
図２３および図２４に示すように、第４リード３２の第４パッド部３２１は、第４パッド曲縁３２１Ｃを有する。厚さ方向ｚに沿って視て、第４パッド曲縁３２１Ｃは、第１方向ｘにおいて封止樹脂７０の第２ゲート痕７６の隣に位置する。第４パッド曲縁３２１Ｃは、第２ゲート痕７６に向けて凸状である。
図２２に示すように、複数の第５リード３３の第５パッド部３３１の第５貫通孔３３１Ａの各々の直径は、半導体装置Ａ１０の当該第５貫通孔３３１Ａの直径よりも大である。図２５に示すように、第５貫通孔３３１Ａには、封止樹脂７０の一部が位置している。
図２２に示すように、複数の第６リード３４の第６パッド部３４１の第６貫通孔３４１Ａの各々の直径は、半導体装置Ａ１０の当該第６貫通孔３４１Ａの直径よりも大である。図２５に示すように、第６貫通孔３４１Ａには、封止樹脂７０の一部が位置している。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０においては、第２リード２０の第２パッド部２１は、第１方向ｘにおいて第１リード１０の第１パッド部１１の隣に位置する。第２リード２０は、第１リード１０よりも高電圧領域となる。厚さ方向ｚに沿って視て、第１パッド部１１は、第１方向ｘにおいて第２パッド部２１の隣に位置し、かつ第２方向ｙに延びる第１縁１１１を有する。厚さ方向ｚに沿って視て、第２パッド部２１は、第１方向ｘにおいて第１縁１１１の隣に位置し、かつ第２方向ｙに延びる第２縁２１１を有する。第２方向ｙにおいて、第１縁１１１の第１端１１１Ａと、第１縁１１１の第２端１１１Ｂとの間に、第２縁２１１の第３端２１１Ａ、および第２縁２１１の第４端２１１Ｂのいずれかが位置する。したがって、半導体装置Ａ２０によっても、半導体装置Ａ２０の小型化を図った場合であっても、半導体装置Ａ２０の絶縁耐圧の低下を抑制することが可能となる。
半導体装置Ａ２０においては、第３リード３１の第３パッド部３１１は、第３パッド曲縁３１１Ｃを有する。厚さ方向ｚに沿って視て、第３パッド曲縁３１１Ｃは、第１方向ｘにおいて封止樹脂７０の第１ゲート痕７５の隣に位置し、かつ第１ゲート痕７５に向けて凸状である。これにより、第１ゲート痕７５の近傍に位置する封止樹脂７０の部分において、当該部分に亀裂が発生することを抑制できる。
半導体装置Ａ２０においては、第４リード３２の第４パッド部３２１は、第４パッド曲縁３２１Ｃを有する。厚さ方向ｚに沿って視て、第４パッド曲縁３２１Ｃは、第１方向ｘにおいて封止樹脂７０の第２ゲート痕７６の隣に位置し、かつ第２ゲート痕７６に向けて凸状である。これにより、第２ゲート痕７６の近傍に位置する封止樹脂７０の部分において、当該部分に亀裂が発生することを抑制できる。
第５リード３３の第５パッド部３３１は、厚さ方向ｚに貫通する第５貫通孔３３１Ａを有する。第５パッド部３３１は、封止樹脂７０に覆われている。半導体装置Ａ２０においては、第５貫通孔３３１Ａには、封止樹脂７０の一部が位置している。これにより、第５リード３３が封止樹脂７０から引き抜かれようとすると、第５貫通孔３３１Ａに位置する封止樹脂７０の一部が第５リード３３の引き抜きに対して抵抗する。したがって、第５リード３３が封止樹脂７０から引き抜かれることを防止できる。
第６リード３４の第６パッド部３４１は、厚さ方向ｚに貫通する第６貫通孔３４１Ａを有する。第６パッド部３４１は、封止樹脂７０に覆われている。半導体装置Ａ２０においては、第６貫通孔３４１Ａには、封止樹脂７０の一部が位置している。これにより、第６リード３４が封止樹脂７０から引き抜かれようとすると、第６貫通孔３４１Ａに位置する封止樹脂７０の一部が第６リード３４の引き抜きに対して抵抗する。したがって、第６リード３４が封止樹脂７０から引き抜かれることを防止できる。
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
本開示における種々の実施形態は、以下の付記として規定しうる。
付記１．第１パッド部を有する第１リード、および前記第１リードの厚さ方向に対して直交する第１方向において前記第１パッド部の隣に位置する第２パッド部を有する第２リードを含む導電支持部材と、
前記第１パッド部に搭載された制御素子と、
前記第１パッド部に搭載され、かつ前記制御素子に導通する絶縁素子と、
前記第２パッド部に搭載され、かつ前記絶縁素子に導通する駆動素子と、
前記第１パッド部、前記第２パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆う封止樹脂と、を備え、
前記厚さ方向に沿って視て、前記第１パッド部は、前記第１方向において前記第２パッド部の隣に位置し、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向に延びる第１縁を有し、
前記厚さ方向に沿って視て、前記第２パッド部は、前記第１方向において前記第１縁の隣に位置し、かつ前記第２方向に延びる第２縁を有し、
前記第１縁は、前記第２方向の一端に位置する第１端と、前記第２方向の他端に位置する第２端と、を有し、
前記第２縁は、前記第２方向の一端に位置する第３端と、前記第２方向の他端に位置する第４端と、を有し、
前記第２方向において、前記第１端と前記第２端との間に前記第３端および前記第４端のいずれかが位置する、半導体装置。
付記２．前記厚さ方向に沿って視て、前記第１パッド部は、前記第１方向に延びる区間を含む第３縁を有し、
前記第３縁は、前記第２方向において前記第３端と前記第４端との間に位置する前記第１端または前記第２端のいずれかにつながり、
前記厚さ方向に沿って視て、前記第２パッド部は、前記第１方向に延びる区間を含む第４縁を有し、
前記第４縁は、前記第２方向において前記第１端と前記第２端との間に位置する前記第３端または前記第４端のいずれかにつながっている、付記１に記載の半導体装置。
付記３．前記導電支持部材は、第３リードおよび第４リードをさらに含み、
前記第３リードは、前記第２方向において前記第４縁の隣に位置し、かつ前記封止樹脂に覆われた第３パッド部を有し、
前記第４リードは、前記第２方向において前記第３縁の隣に位置し、かつ前記封止樹脂に覆われた第４パッド部を有し、
前記制御素子と前記第３パッド部とを接続する第１ワイヤと、
前記駆動素子と前記第４パッド部とを接続する第２ワイヤと、を備える、付記２に記載の半導体装置。
付記４．前記封止樹脂は、前記第１方向において互いに離れて位置する第１側面および第２側面を有し、
前記第１側面は、前記第２パッド部および前記第３パッド部の隣に位置し、
前記第２側面は、前記第１パッド部および前記第４パッド部の隣に位置し、
前記第１側面には、前記第１側面の他の領域よりも表面が粗である第１ゲート痕が形成され、
前記第２側面には、前記第２側面の他の領域よりも表面が粗である第２ゲート痕が形成されている、付記３に記載の半導体装置。
付記５．前記第１側面および前記第２側面から前記導電支持部材が露出していない、付記４に記載の半導体装置。
付記６．前記第１ゲート痕および前記第２ゲート痕は、前記第２方向において互いに離れて位置する、付記５に記載の半導体装置。
付記７．前記厚さ方向に沿って視て、前記第１パッド部は、前記第２方向において前記第３縁から離れて位置し、かつ前記第１縁につながるとともに、前記第１方向に延びる区間を含む第５縁を有し、
前記厚さ方向に沿って視て、前記第２パッド部は、前記第２方向において前記第４縁から離れて位置し、かつ前記第２縁につながるとともに、前記第１方向に延びる区間を含む第６縁を有する、付記５または６に記載の半導体装置。
付記８．前記厚さ方向に沿って視て、前記第１ゲート痕は、前記第２方向において前記第４縁の延長線と前記第５縁の延長線との間に位置する領域を含み、
前記厚さ方向に沿って視て、前記第２ゲート痕は、前記第２方向において前記第３縁の延長線と前記第６縁の延長線との間に位置する領域を含む、付記７に記載の半導体装置。
付記９．前記第３縁は、前記第１端および前記第２端のいずれかにつながる第３縁連結部を有し、
前記第３縁連結部は、前記第１パッド部の外方に向けて凸状であり、
前記第４縁は、前記第３端および前記第４端のいずれかにつながる第４縁連結部を有し、
前記第４縁連結部は、前記第２パッド部の外方に向けて凸状である、付記８に記載の半導体装置。
付記１０．前記厚さ方向に沿って視て、前記第３パッド部は、前記第４縁に最も近接し、かつ前記第１方向に延びる第３パッド近接縁を有し、
前記厚さ方向に沿って視て、前記第４パッド部は、前記第３縁に最も近接し、かつ前記第１方向に延びる第４パッド近接縁を有する、付記９に記載の半導体装置。
付記１１．前記厚さ方向に沿って視て、前記第３パッド部は、前記第１方向において前記第１ゲート痕の隣に位置する第３パッド曲縁を有し、
前記第３パッド曲縁は、前記第１ゲート痕に向けて凸状であり、
前記厚さ方向に沿って視て、前記第４パッド部は、前記第１方向において前記第２ゲート痕の隣に位置する第４パッド曲縁を有し、
前記第４パッド曲縁は、前記第２ゲート痕に向けて凸状である、付記１０に記載の半導体装置。
付記１２．前記絶縁素子は、前記第１方向において前記制御素子と前記駆動素子との間に位置する、付記１１に記載の半導体装置。
付記１３．前記厚さ方向に沿って視て、前記第１ワイヤは、前記絶縁素子の外方に位置し、
前記厚さ方向に沿って視て、前記第２ワイヤは、前記第２方向において前記第３縁と前記第６縁の延長線との間を通過している、付記１２に記載の半導体装置。
付記１４．前記封止樹脂は、前記第２方向において互いに離れて位置する第３側面および第４側面を有し、
前記第１リードは、前記第１パッド部につながり、かつ前記第３側面から露出する第１端子部を有し、
前記第２リードは、前記第２パッド部につながり、かつ前記第４側面から露出する第２端子部を有し、
前記第３リードは、前記第３パッド部につながり、かつ前記第３側面から露出する第３端子部を有し、
前記第４リードは、前記第４パッド部につながり、かつ前記第４側面から露出する第４端子部を有する、請求項１２または１３に記載の半導体装置。
付記１５．前記導電支持部材は、第５リードおよび第６リードをさらに含み、
前記第５リードは、前記封止樹脂に覆われた第５パッド部と、前記第５パッド部につながり、かつ前記第３側面から露出するとともに、前記第１端子部と前記第３端子部との間に位置する第５端子部と、を有し、
前記第６リードは、前記封止樹脂に覆われた第６パッド部と、前記第６パッド部につながり、かつ前記第４側面から露出するとともに、前記第２端子部と前記第４端子部との間に位置する第６端子部と、を有し、
前記第５パッド部および前記第６パッド部の各々は、前記厚さ方向に貫通する貫通孔を有し、
前記貫通孔には、前記封止樹脂の一部が位置している、付記１４に記載の半導体装置。

Claims (15)

  1. 第１パッド部を有する第１リード、および前記第１リードの厚さ方向に対して直交する第１方向において前記第１パッド部の隣に位置する第２パッド部を有する第２リードを含む導電支持部材と、
    前記第１パッド部に搭載された制御素子と、
    前記第１パッド部に搭載され、かつ前記制御素子に導通する絶縁素子と、
    前記第２パッド部に搭載され、かつ前記絶縁素子に導通する駆動素子と、
    前記第１パッド部、前記第２パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆う封止樹脂と、を備え、
    前記厚さ方向に沿って視て、前記第１パッド部は、前記第１方向において前記第２パッド部の隣に位置し、かつ前記厚さ方向および前記第１方向の双方に対して直交する第２方向に延びる第１縁を有し、
    前記第１縁は、前記第２方向の一端に位置する第１端と、前記第２方向の他端に位置する第２端と、を有し、
    前記厚さ方向に沿って視て、前記第２パッド部は、前記第１方向において前記第１縁の隣に位置し、かつ前記第２方向に延びる第２縁を有し、
    前記第２縁は、前記第２方向の一端に位置する第３端と、前記第２方向の他端に位置する第４端と、を有し、
    前記第２方向において、前記第１端と前記第２端との間に前記第３端および前記第４端のいずれかが位置する、半導体装置。
  2. 前記厚さ方向に沿って視て、前記第１パッド部は、前記第１方向に延びる区間を含む第３縁を有し、
    前記第３縁は、前記第２方向において前記第３端と前記第４端との間に位置する前記第１端または前記第２端のいずれかにつながり、
    前記厚さ方向に沿って視て、前記第２パッド部は、前記第１方向に延びる区間を含む第４縁を有し、
    前記第４縁は、前記第２方向において前記第１端と前記第２端との間に位置する前記第３端または前記第４端のいずれかにつながっている、請求項１に記載の半導体装置。
  3. 前記導電支持部材は、第３リードおよび第４リードをさらに含み、
    前記第３リードは、前記第２方向において前記第４縁の隣に位置し、かつ前記封止樹脂に覆われた第３パッド部を有し、
    前記第４リードは、前記第２方向において前記第３縁の隣に位置し、かつ前記封止樹脂に覆われた第４パッド部を有し、
    前記制御素子と前記第３パッド部とを接続する第１ワイヤと、
    前記駆動素子と前記第４パッド部とを接続する第２ワイヤと、を備える、請求項２に記載の半導体装置。
  4. 前記封止樹脂は、前記第１方向において互いに離れて位置する第１側面および第２側面を有し、
    前記第１側面は、前記第２パッド部および前記第３パッド部の隣に位置し、
    前記第２側面は、前記第１パッド部および前記第４パッド部の隣に位置し、
    前記第１側面には、前記第１側面の他の領域よりも表面が粗である第１ゲート痕が形成され、
    前記第２側面には、前記第２側面の他の領域よりも表面が粗である第２ゲート痕が形成されている、請求項３に記載の半導体装置。
  5. 前記第１側面および前記第２側面から前記導電支持部材が露出していない、請求項４に記載の半導体装置。
  6. 前記第１ゲート痕および前記第２ゲート痕は、前記第２方向において互いに離れて位置する、請求項５に記載の半導体装置。
  7. 前記厚さ方向に沿って視て、前記第１パッド部は、前記第２方向において前記第３縁から離れて位置し、かつ前記第１縁につながるとともに、前記第１方向に延びる区間を含む第５縁を有し、
    前記厚さ方向に沿って視て、前記第２パッド部は、前記第２方向において前記第４縁から離れて位置し、かつ前記第２縁につながるとともに、前記第１方向に延びる区間を含む第６縁を有する、請求項５または６に記載の半導体装置。
  8. 前記厚さ方向に沿って視て、前記第１ゲート痕は、前記第２方向において前記第４縁の延長線と前記第５縁の延長線との間に位置する領域を含み、
    前記厚さ方向に沿って視て、前記第２ゲート痕は、前記第２方向において前記第３縁の延長線と前記第６縁の延長線との間に位置する領域を含む、請求項７に記載の半導体装置。
  9. 前記第３縁は、前記第１端および前記第２端のいずれかにつながる第３縁連結部を有し、
    前記第３縁連結部は、前記第１パッド部の外方に向けて凸状であり、
    前記第４縁は、前記第３端および前記第４端のいずれかにつながる第４縁連結部を有し、
    前記第４縁連結部は、前記第２パッド部の外方に向けて凸状である、請求項８に記載の半導体装置。
  10. 前記厚さ方向に沿って視て、前記第３パッド部は、前記第４縁に最も近接し、かつ前記第１方向に延びる第３パッド近接縁を有し、
    前記厚さ方向に沿って視て、前記第４パッド部は、前記第３縁に最も近接し、かつ前記第１方向に延びる第４パッド近接縁を有する、請求項９に記載の半導体装置。
  11. 前記厚さ方向に沿って視て、前記第３パッド部は、前記第１方向において前記第１ゲート痕の隣に位置する第３パッド曲縁を有し、
    前記第３パッド曲縁は、前記第１ゲート痕に向けて凸状であり、
    前記厚さ方向に沿って視て、前記第４パッド部は、前記第１方向において前記第２ゲート痕の隣に位置する第４パッド曲縁を有し、
    前記第４パッド曲縁は、前記第２ゲート痕に向けて凸状である、請求項１０に記載の半導体装置。
  12. 前記絶縁素子は、前記第１方向において前記制御素子と前記駆動素子との間に位置する、請求項１１に記載の半導体装置。
  13. 前記厚さ方向に沿って視て、前記第１ワイヤは、前記絶縁素子の外方に位置し、
    前記厚さ方向に沿って視て、前記第２ワイヤは、前記第２方向において前記第３縁と前記第６縁の延長線との間を通過している、請求項１２に記載の半導体装置。
  14. 前記封止樹脂は、前記第２方向において互いに離れて位置する第３側面および第４側面を有し、
    前記第１リードは、前記第１パッド部につながり、かつ前記第３側面から露出する第１端子部を有し、
    前記第２リードは、前記第２パッド部につながり、かつ前記第４側面から露出する第２端子部を有し、
    前記第３リードは、前記第３パッド部につながり、かつ前記第３側面から露出する第３端子部を有し、
    前記第４リードは、前記第４パッド部につながり、かつ前記第４側面から露出する第４端子部を有する、請求項１２または１３に記載の半導体装置。
  15. 前記導電支持部材は、第５リードおよび第６リードをさらに含み、
    前記第５リードは、前記封止樹脂に覆われた第５パッド部と、前記第５パッド部につながり、かつ前記第３側面から露出するとともに、前記第１端子部と前記第３端子部との間に位置する第５端子部と、を有し、
    前記第６リードは、前記封止樹脂に覆われた第６パッド部と、前記第６パッド部につながり、かつ前記第４側面から露出するとともに、前記第２端子部と前記第４端子部との間に位置する第６端子部と、を有し、
    前記第５パッド部および前記第６パッド部の各々は、前記厚さ方向に貫通する貫通孔を有し、
    前記貫通孔には、前記封止樹脂の一部が位置している、請求項１４に記載の半導体装置。
JP2020530087A 2018-07-12 2019-06-26 半導体装置 Active JP7001826B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018132135 2018-07-12
JP2018132135 2018-07-12
PCT/JP2019/025313 WO2020012957A1 (ja) 2018-07-12 2019-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020012957A1 true JPWO2020012957A1 (ja) 2021-05-13
JP7001826B2 JP7001826B2 (ja) 2022-01-20

Family

ID=69141698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530087A Active JP7001826B2 (ja) 2018-07-12 2019-06-26 半導体装置

Country Status (5)

Country Link
US (2) US11594517B2 (ja)
JP (1) JP7001826B2 (ja)
CN (1) CN112400229B (ja)
DE (1) DE112019003540T5 (ja)
WO (1) WO2020012957A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance
JP2023179806A (ja) * 2020-09-09 2023-12-20 ローム株式会社 半導体装置
WO2022085394A1 (ja) * 2020-10-20 2022-04-28 ローム株式会社 半導体装置
JPWO2022137996A1 (ja) * 2020-12-24 2022-06-30
DE112021006381B4 (de) * 2021-01-04 2024-05-29 Rohm Co., Ltd. Halbleiterbauteil
JPWO2022168618A1 (ja) * 2021-02-03 2022-08-11
WO2023140042A1 (ja) * 2022-01-20 2023-07-27 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2008177309A (ja) * 2007-01-18 2008-07-31 Matsushita Electric Ind Co Ltd 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US8772923B2 (en) * 2011-02-15 2014-07-08 Panasonic Corporation Semiconductor device having leads with cutout and method of manufacturing the same
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP5714455B2 (ja) 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
CN108807208B (zh) * 2013-03-25 2023-06-23 瑞萨电子株式会社 半导体装置
CN104603940B (zh) * 2014-01-29 2020-07-24 瑞萨电子株式会社 半导体器件
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
CN109964314A (zh) * 2016-11-22 2019-07-02 三菱电机株式会社 半导体模块
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
US10586755B2 (en) * 2018-01-15 2020-03-10 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN112400229B (zh) 2023-12-19
WO2020012957A1 (ja) 2020-01-16
US11594517B2 (en) 2023-02-28
US12002785B2 (en) 2024-06-04
JP7001826B2 (ja) 2022-01-20
US20210265310A1 (en) 2021-08-26
CN112400229A (zh) 2021-02-23
US20230170326A1 (en) 2023-06-01
DE112019003540T5 (de) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7001826B2 (ja) 半導体装置
US10347567B2 (en) Semiconductor device and method of manufacturing the same
US20120267682A1 (en) Semiconductor device
JP4660214B2 (ja) 電力用半導体装置
US10600727B2 (en) Molded intelligent power module for motors
JP7137558B2 (ja) 半導体装置
JP4746061B2 (ja) 半導体装置
US11417623B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer
JP5665206B2 (ja) 半導体装置
JP2013045973A (ja) 半導体装置
US20240006364A1 (en) Semiconductor device
JP2020077694A (ja) 半導体装置
JP2012182240A (ja) 半導体装置
JP7496821B2 (ja) 半導体装置
US20230090494A1 (en) Semiconductor device
JP2018170522A (ja) 半導体装置
US10991680B2 (en) Common source land grid array package
US20220216135A1 (en) Semiconductor Device and Method For Manufacture of Semiconductor Device
JP2015019115A (ja) 半導体装置
US20240222232A1 (en) Semiconductor device
JP5388235B2 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
JP2024015502A (ja) 半導体装置
CN117280458A (zh) 半导体装置
JP2011151071A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211224

R150 Certificate of patent or registration of utility model

Ref document number: 7001826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150