JP2008177309A - 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法 - Google Patents

樹脂封止用成形金型、それを用いた半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008177309A
JP2008177309A JP2007008600A JP2007008600A JP2008177309A JP 2008177309 A JP2008177309 A JP 2008177309A JP 2007008600 A JP2007008600 A JP 2007008600A JP 2007008600 A JP2007008600 A JP 2007008600A JP 2008177309 A JP2008177309 A JP 2008177309A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
concave
resin injection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007008600A
Other languages
English (en)
Inventor
Yasuo Kanemitsu
泰男 金光
Hiroaki Fujimoto
博昭 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007008600A priority Critical patent/JP2008177309A/ja
Publication of JP2008177309A publication Critical patent/JP2008177309A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】ボンディングワイヤを用いても樹脂封止の際に変形が生じ難く、寸法精度の低下を来たす樹脂残りの発生を防止する。
【解決手段】樹脂封止用成形金型において、下金型4との間にキャビティ6を形成する凹部11を有する上金型5が、前記凹部11の底面で開口するゲート7を有しており、ゲート7部の端部が前記凹部11の底面よりも下金型4側に筒状に突出している構造とする。
【選択図】図1

Description

本発明は、樹脂封止用成形金型、それを用いた半導体装置及びその製造方法に関し、特に樹脂注入部跡の処理に関するものである。
近年、移動体通信機器等の電子機器の小型化に対応するために、搭載される半導体装置に小型化・高密度化が求められている。一方、電子機器の高機能・多機能化が進展するに伴って半導体装置は多ピン化の傾向にあり、半導体チップを配線基板あるいはリードフレームに搭載し、トランスファーモールド方式で樹脂封止してパッケージ化し、前記配線基板あるいはリードフレームに基づく多数の外部端子を持たせた半導体装置が多く用いられてきている。
この種の半導体装置の一例に、外部端子が半導体パッケージの底面にエリアアレー状に配置されたBGA(Ball Grid Array)型半導体装置がある。この半導体装置を製造する際には、図3(a)に示すように、半導体チップ1を搭載しボンディングワイヤ2で電気的に接続したBGA用基板3を、モールド成形金型の下金型4と上金型5との間に形成されるキャビティ6にセットし、このキャビティ6内にゲート(樹脂注入部)7を通じて溶融させた封止樹脂8を送り込んで半導体チップ等を封止し、型開きして、図3(b)に示すような、樹脂封止部9形成された半導体装置を取り出す(例えば特許文献1参照)。
特開2002−76038公報
しかしながら、上記した従来の製造方法によると、キャビティ6内に側方のゲート7を通じて封止樹脂が圧入されるため、ボンディングワイヤ2が長い場合に特に変形が生じやすく、歩留まり低下の原因となる。
また樹脂封止された半導体装置を成形金型から取り出す際に、キャビティ6外の樹脂のほとんどは上金型5に残るものの、ゲート7部分の樹脂は樹脂残り17となって半導体装置側に残留する。この樹脂残り17は定まらない形状であるため、半導体装置の寸法精度の低下の原因となる。
本発明は、上記問題に鑑み、ボンディングワイヤを用いる場合も変形が生じ難くし、寸法精度の低下を来たす樹脂残りをなくすことを目的とする。
上記課題を解決するために、本発明の樹脂封止用成形金型は、下金型との間にキャビティを形成する凹部を有する上金型が前記凹部の底面で開口する樹脂注入部を有しており、前記樹脂注入部の端部が前記凹部の底面よりも下金型側に筒状に突出していることを特徴とする。これによれば、樹脂は凹部の底面に突出した樹脂注入部を通じてキャビティ内に上方から注入されるため、被封止物にボンディングワイヤが用いられている場合も変形が生じ難くなり、樹脂封止部への樹脂残りは少ない。
樹脂注入部は、上金型本体に着脱自在な金属筒体で構成されるのが好ましい。樹脂封止部の外観不良を引き起こす原因となる磨耗が生じたときに容易に交換できるからである。
樹脂注入部の端部とその周囲の凹部底面とで表面粗さが同等であるのが好ましい。樹脂注入部跡が樹脂封止部の上面(表面)に残ることになるので、実装時やレーザーマーキング時の外観認識等の妨げとなる乱反射を防ぐためである。
樹脂注入部の端部の突出高さが0.1mm以下であり、前記樹脂注入部の端部およびその周囲の凹部底面の表面粗さがRa0.2μmから2.0μmの範囲であるのが好ましい。突出高さが0.1mmを超えると、形成される樹脂封止部の内部のボンディングワイヤが露出する恐れがある。表面粗さがRa2.0μmを超えると樹脂封止部に形成されるインクマーク等の視認性の妨げとなる恐れがあり、Ra0.2μm未満であると加工性が悪い。
本発明の半導体装置の製造方法は、導体を有した半導体チップ支持体に半導体チップを搭載するとともに互いの電極部どうしを電気的に接続する工程と、前記半導体チップを搭載した半導体チップ支持体を上記の樹脂封止用成型金型に設置し、前記成型金型の樹脂注入部を通じて樹脂を注入して前記半導体チップを覆う樹脂封止部を形成する工程と、前記樹脂封止部における凹状の樹脂注入部跡とその底面への樹脂残りとが生じた一主面にレーザー照射して凹状のマーク部を形成するとともに、前記凹状の樹脂注入部跡の底面にもレーザー照射して前記凹状のマーク部の底面と同等の表面粗さに加工する工程とを有することを特徴とする。
本発明の半導体装置は、導体を有した半導体チップ支持体と、前記半導体チップ支持体に搭載され電気的に接続された半導体チップと、前記半導体チップを覆った樹脂封止部とを有する半導体装置であって、前記樹脂封止部の一主面にレーザーによる凹状のマーク部と凹状の樹脂注入部跡とを有し、前記マーク部の底面と樹脂注入部跡の底面とが同等の表面粗さであることを特徴とする。
半導体チップ支持体は半導体チップ搭載面の背面に複数の外部端子を有しており、樹脂部の凹状の樹脂注入部跡は前記複数の外部端子の内の所定の外部端子に対応する位置に配置されていることを特徴とする。
本発明の樹脂封止用成型金型は、樹脂注入部を、キャビティを形成する凹部の底面に開口させて突出させて設けたため、被封止物にボンディングワイヤが用いられている場合も変形が生じ難く、形成される封止樹脂部への樹脂残りは少ない。
しかもこの樹脂残りは、封止樹脂部の表面にレーザーによりマークを形成する際に同時に除去することができ、マークの底面と樹脂注入部跡の底面とに同等の表面粗さを持たせることもできるので、寸法精度の高い半導体装置を容易に低コストにて得ることが可能である。
以下、本発明の実施の形態を図面を参照しながら説明する。
図1は、本発明の一実施形態の半導体装置であるBGA型半導体装置の製造方法を説明する工程断面図である。
図1(a)に示すように、半導体チップ1をBGA用基板3の第1主面に固着し、半導体チップ1の周縁部の電極1aとBGA用基板3の内部電極3aとをボンディングワイヤ2により電気的に接続する。
BGA用基板3は、ガラスエポキシやBTレジン等を用いて、厚み0.05mm〜1.0mm程度に形成されており、第2主面に外部端子3bがエリアアレー状に配置されている。ボンディングワイヤ2は径15〜25μm程度の金線等である。半導体チップ1の固着は、エポキシ、ポリイミド等の熱硬化性樹脂やフィルム状の樹脂固着材(図示せず)で行う。
次に、図1(b)に示すように、上記のBGA用基板3を、半導体チップ1を搭載した面を上向きにしてモールド成形金型の下金型4上に設置し、上金型5を閉じる。
ここで、上金型5は、下金型4との間に半導体チップ1を収容可能なキャビティ6を形成する凹部11を有する第1の金属体とその上に積み重ねられた第2の金属体とからなり、ランナーブロック12が上面に積み重ねられている。また上金型5(ランナーブロック12を含む)は、凹部11の底面に開口したゲート(樹脂注入部)7とエジェクターピン挿入孔13とを有するとともに、空気ベント(図示せず)とを有している。図示したように、BGA用基板3が設置される段階では、エジェクターピン挿入孔13はエジェクターピン13aが挿入され塞がれた状態となっている。上金型5は100℃〜250℃程度に加熱されている。
ゲート7は、半導体チップ1のほぼ中央部に対応する位置に上金型5を貫通する貫通口14が形成され、この貫通口14に着脱自在な金属筒体15(ゲートブロック)が設けられることで構成されており、金属筒体15の端部は凹部11の底面よりも下金型4側に突出している。この金属筒体15の端部は、突出高さが0.1mm以下であり、表面粗さが凹部11の底面と同等、すなわちRa0.2μmから2.0μmの範囲にある。
この状態で、エポキシ等よりなる熱硬化性の封止樹脂8を、ポット(図示せず)からランナーブロック12のランナー12aを通じて溶融および加圧しながら移送し、ゲート7より注入してキャビティ6を満たし、数秒〜数分程度保持することにより仮硬化させる。
この際に、半導体チップ1及びボンディングワイヤ2は封止樹脂8で覆われ封止されることとなるが、上述のようにゲート7は半導体チップ1のほぼ中央の上方に位置しているため、注入された封止樹脂8は半導体チップ1の中央部から周縁部に向かって、つまりボンディングワイヤ2に沿うように流れる。このため、ボンディングワイヤ2のループが変形することはなく、ボンディングワイヤ2が狭ピッチで接続される電極配置であってもボンディングワイヤ2どうしの接触は起こらず、歩留の高いものとなる。
次に、エジェクターピン13aで押しつつ型開きして、図1(c)に示すように、樹脂封止部9が形成されたBGA用基板3(樹脂成形体)を取り出す。
このときには、樹脂封止部9の上面には、金属筒体15の端部の埋入跡である凹状のゲート跡16とその底面中央部に突起状に残った樹脂残り17とが形成されている。樹脂残り17は、ゲート7部分で硬化した封止樹脂8を引きちぎることにより発生するもので、その形状は様々である。
次に、樹脂封止部9が形成されたBGA用基板3の全体を100℃〜250℃程度で数分〜十数時間程度加熱することにより、樹脂封止部9の封止樹脂材料の本硬化を行う。
次に、図1(d)に示すように、凹状のゲート跡16が形成された樹脂封止部9の上面に、レーザー照射して凹状のマーク部18を形成すると同時に、凹状のゲート跡16の底面にもレーザー照射して樹脂残り17を除去し、凹状のマーク部18の底面と同等の表面粗さに加工する。マーク部18は製品名や製造会社名等を表す文字、記号、図形等である。
図2(a)(b)は、得られたBGA型半導体装置の上面図および下面図である。凹状のゲート跡16は、BGA用基板3の第2主面にエリアアレー状に配置された複数の外部端子3bの内の所定の外部端子に対応する位置に配置される。ここでは、ゲート跡16は、BGA用基板3の各端辺に沿うように且つ同心状に配列された複数の外部端子3b列に対して、同心をなすように、最内側の外部端子3b列よりも内側となるように配置されている。
上述の方法によれば、ゲート7(金属筒体15)を、キャビティ6を形成する凹部11の底面に開口させて突出させて設けているため、ボンディングワイヤ2に変形が生じ難く、樹脂残り17の量も少ない。これは、樹脂成形体を凹部11から引き離すと同時に金属筒体15からも引き離すため、金属筒体15内で硬化した封止樹脂8を下金型4寄りの位置で切断可能となるからであり、樹脂封止部9への樹脂残り17が少なくなる。これに対し従来は、樹脂封止部を、ゲートおよびランナーで硬化した余分な樹脂と一体になった状態で金型から引き離し、余分な樹脂を後工程でせん断によって取り除いていたため、樹脂封止部への樹脂残り量はコントロールしにくく比較的多く残っていた。
しかも上述の方法によれば、樹脂残り17は、ゲート跡16の表面にレーザーによりマーク部18を形成するのと同時に完全に除去することができ、ゲート跡16が目立たなくなるもので、外形寸法の精度を容易に低コストにて上げることが可能となる。マーク部18の底面とゲート跡16の底面とに同等の表面粗さを持たせるのが望ましく、それにより、寸法精度の高い、品質の高い半導体装置が得られる。これは、ゲート跡16は樹脂封止部9の上面(表面)に残り、同じく上面に形成されるマーク部18と表面粗さが異なると、実装時の外観認識等を光の反射を利用して行う場合に乱反射を起こして認識できないこと、またレーザーマーキング時に乱反射等でマーキング不良を引き起こすことが懸念されるのであるが、上記のように表面粗さを調整することで防止されるのである。
さらに、ゲート7が着脱自在な金属筒体15にて構成されているので、樹脂封止部9の外観不良を引き起こす原因となる磨耗が生じたときに容易に交換できる。ゲート7は、ここを通じて注入される封止樹脂8に含まれるシリカによって磨耗し、磨耗が進むと樹脂封止部9の外観不良を引き起こす原因となるので、交換できることは有利である。外観不良をとしてはたとえば、樹脂注入口が広がることで樹脂注入圧力が低くなり、エアーボイド不良、未充填不良、ゲート残り不良等が起こる。
なお、ゲート7は、突出高さが0.1mmを超えると、樹脂封止部9の内部のボンディングワイヤ2が露出する恐れがある。ゲート7が逆に窪んでいると当然ながらゲート跡16が樹脂封止部9の上面より突出し外観不良となる。表面粗さがRa2.0μmを超えると、樹脂封止部9に形成されるインクマーク等の視認性の妨げとなる恐れがあり、Ra0.2μm未満とするには、ワイヤー放電加工による梨地加工が必要となり、金属筒体15のパーツを増やさざるをえず、コスト高につながる。
以上の実施形態では、BGA用基板3に半導体チップ1を搭載してなるBGA型半導体装置の樹脂封止について説明したが、リードフレームに半導体チップを搭載するタイプの半導体装置の樹脂封止にも本発明を同様に適用できる。
本発明は、樹脂封止部を寸法精度よく高い品質で製造することができるもので、移動体通信機器等の小型の電子機器に適用する多ピン、小型の樹脂封止型半導体装置の製造に特に有用である。
本発明の一実施形態の半導体装置の製造方法を説明する工程断面図 図1の半導体装置の上面図および下面図 従来の半導体装置の製造方法を説明する工程断面図
符号の説明
1:半導体チップ
1a:電極
2:ボンディングワイヤ
3:BGA用基板
3a:内部電極
3b:BGA基板の外部電極
4:下金型
5:上金型
6:キャビティ
7:ゲート(樹脂注入部)
8:封止樹脂
9:樹脂封止部
11:凹部
14:貫通口
15:金属筒体
16:ゲート跡(樹脂注入部跡)
17:樹脂残り
18:マーク部

Claims (7)

  1. 下金型との間にキャビティを形成する凹部を有する上金型が、前記凹部の底面で開口する樹脂注入部を有しており、前記樹脂注入部の端部が前記凹部の底面よりも下金型側に筒状に突出していることを特徴とする樹脂封止用成形金型。
  2. 樹脂注入部は、上金型本体に着脱自在な金属筒体で構成されていることを特徴とする請求項1記載の樹脂封止用成形金型。
  3. 樹脂注入部の端部とその周囲の凹部底面とで表面粗さが同等であることを特徴とする請求項1記載の樹脂封止用成形金型。
  4. 樹脂注入部の端部の突出高さが0.1mm以下であり、前記樹脂注入部の端部およびその周囲の凹部底面の表面粗さがRa0.2μmから2.0μmの範囲であることを特徴とする請求項3記載の樹脂封止用成形金型。
  5. 導体を有した半導体チップ支持体に半導体チップを搭載するとともに互いの電極部どうしを電気的に接続する工程と、前記半導体チップを搭載した半導体チップ支持体を請求項1記載の樹脂封止用成型金型に設置し、前記成型金型の樹脂注入部を通じて樹脂を注入して前記半導体チップを覆う樹脂封止部を形成する工程と、前記樹脂封止部における凹状の樹脂注入部跡とその底面への樹脂残りとが生じた一主面にレーザー照射して凹状のマーク部を形成するとともに、前記凹状の樹脂注入部跡の底面にもレーザー照射して前記凹状のマーク部の底面と同等の表面粗さに加工する工程とを有することを特徴とする半導体装置の製造方法。
  6. 導体を有した半導体チップ支持体と、前記半導体チップ支持体に搭載され電気的に接続された半導体チップと、前記半導体チップを覆った樹脂封止部とを有する半導体装置であって、前記樹脂封止部の一主面にレーザーによる凹状のマーク部と凹状の樹脂注入部跡とを有し、前記マーク部の底面と樹脂注入部跡の底面とが同等の表面粗さであることを特徴とする半導体装置。
  7. 半導体チップ支持体は半導体チップ搭載面の背面に複数の外部端子を有しており、樹脂部の凹状の樹脂注入部跡は前記複数の外部端子の内の所定の外部端子に対応する位置に配置されていることを特徴とする請求項6記載の半導体装置。
JP2007008600A 2007-01-18 2007-01-18 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法 Pending JP2008177309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007008600A JP2008177309A (ja) 2007-01-18 2007-01-18 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007008600A JP2008177309A (ja) 2007-01-18 2007-01-18 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008177309A true JP2008177309A (ja) 2008-07-31

Family

ID=39704127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007008600A Pending JP2008177309A (ja) 2007-01-18 2007-01-18 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008177309A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210265310A1 (en) * 2018-07-12 2021-08-26 Rohm Co., Ltd. Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210265310A1 (en) * 2018-07-12 2021-08-26 Rohm Co., Ltd. Semiconductor device
US11594517B2 (en) * 2018-07-12 2023-02-28 Rohm Co., Ltd. Semiconductor device
US12002785B2 (en) 2018-07-12 2024-06-04 Rohm Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US7378301B2 (en) Method for molding a small form factor digital memory card
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US6333211B1 (en) Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps
JP5070896B2 (ja) 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法
JP2008177309A (ja) 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法
JP5561072B2 (ja) 半導体装置の製造方法
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
JP4889359B2 (ja) 電子装置
JP2008235615A (ja) 配線基板、それを用いた半導体装置およびその製造方法
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JP4730830B2 (ja) 半導体デバイスの製造方法
JP5313047B2 (ja) 電子部品の樹脂封止用の成形型及び樹脂封止方法
JP2006313801A (ja) 配線基板およびモールド金型
KR20010038119A (ko) 비지에이 패키지용 몰딩 장치
TWI728528B (zh) 記憶卡結構及其製造方法
JP4252391B2 (ja) 集合半導体装置
TWI732732B (zh) 記憶卡結構及其製造方法
JP4840305B2 (ja) 半導体装置の製造方法
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
JP2006222239A (ja) 半導体装置およびその製造方法
JP2005081695A (ja) 樹脂成形用金型
JP2007294637A (ja) 半導体装置の製造方法
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR940005712B1 (ko) 잭 타입 아이씨 패키지(jack-type ic package)
CN115083923A (zh) 制造半导体器件的方法和相应的半导体器件

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430