JP5070896B2 - 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 - Google Patents
電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5070896B2 JP5070896B2 JP2007071618A JP2007071618A JP5070896B2 JP 5070896 B2 JP5070896 B2 JP 5070896B2 JP 2007071618 A JP2007071618 A JP 2007071618A JP 2007071618 A JP2007071618 A JP 2007071618A JP 5070896 B2 JP5070896 B2 JP 5070896B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- resin
- protruding
- sealing
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920005989 resin Polymers 0.000 title claims description 220
- 239000011347 resin Substances 0.000 title claims description 220
- 238000007789 sealing Methods 0.000 title claims description 164
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000000034 method Methods 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 description 23
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000005057 finger movement Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- SPJMAPNWDLIVRR-UHFFFAOYSA-M sodium;3-chloro-2-phenylphenolate Chemical compound [Na+].[O-]C1=CC=CC(Cl)=C1C1=CC=CC=C1 SPJMAPNWDLIVRR-UHFFFAOYSA-M 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
ここで、上金型20は、前記配線基板2と対向する側に、キャビティ部22と、当該キャビティ部22よりも突出して配設され、指紋センサ素子1のセンサ領域1Aに対向する突出部23とを具備している。
かかる状態に於いて、上金型20と下金型21との間にシリコン系樹脂、アクリル系樹脂又はエポキシ系樹脂等の封止用樹脂3を充填する。充填完了後、型開きを行い、配線基板2の一方の主面に封止用樹脂3が選択的に被覆された形態を得る。
を有することを特徴とする半導体装置の製造方法が提供される。
本発明の実施の形態に係る、樹脂封止用金型の基本的構成について、図4を用いて説明する。
次に、上述の樹脂封止用金型を用いた半導体装置の製造方法について、図6乃至図12を参照して説明する。
そして、前記第2下金型32上に位置して、リリースフィルム41と保護フィルム43との間に、大判の配線基板2を配置する。当該大判の配線基板2は、その一方の主面(上面)に、指紋センサ1が複数個(図示される状態にあっては3個)搭載・固定されており、それぞれの指紋センサ1の電極と配線基板2上の電極との間は、ボンディングワイヤ7により電気的に接続されている。
そして、かかるキャビティ内に於いて、第1下金型31上に、リリースフィルム41を介して前記配線基板2が収容・配置される。
これら複数個の金型の移動(相対的上下動)は、前述の如く、駆動装置(図示せず)によりなされる。尚、突出金型34の端面は、平行ベアリング44により、指紋センサ1のセンサ領域と平行とされる。
即ち、第1下金型31及び第2下金型32を上昇移動させ、一方、上金型33及び突出金型34を下降移動させて、これらの金型間に空間即ち封止用樹脂が導入されるキャビティを形成する。当該キャビティの高さ(深さ)は、配線基板2上及び指紋センサ1上を覆う封止用樹脂の厚さに対応して選択される。
このとき、突出金型34の下面は、保護フィルム43を介して、指紋センサ1のセンサ領域と当接している。従って、当該センサ領域上を除いて、指紋センサ1並びに配線基板2上面が封止用樹脂3により被覆される。
これにより、当該金型内に形成されていたキャビティの内部は、封止用樹脂3により充填される。
即ち、キャビティ内に導入・充填された封止用樹脂3に対して、その導入・流通経路の上流側及び下流側から同時に加圧することにより、十分な成形圧を印加する。
即ち、同図に上向き矢印にて示すように、上金型33を上昇させる。
この時、第1下金型31は当然その位置が維持され、第2下金型32のみを下降せしめる。
即ち、当該突出電極34を上昇せしめ、指紋センサ1のセンサ領域への当接を解除する。この時、両者の間に在った保護フィルム43も、指紋センサ1のセンサ領域から離れ、上金型33の表面側に位置する。
次いで、図11(k)に示すように、前記配線基板2の他方の主面に、半田ボールからなる外部接続端子4を配設する。
この時、配線基板2の周囲に在った樹脂バリも当然除去される。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
(付記1)
複数個の金型をもって構成され、個々の金型が他の金型との間に於いて相対的に移動可能とされた樹脂封止用金型の一部を、電子部品の選択的された領域に当接させ、かかる状態に於いて、当該電子部品を樹脂封止することを特徴とする電子部品の樹脂封止方法。
(付記2)
複数個の金型をもって構成され、個々の金型が他の金型との間に於いて相対的に移動可能とされた樹脂封止用金型の一部を、半導体素子の選択的された領域に当接させ、かかる状態に於いて、当該半導体素子を樹脂封止することを特徴とする電子部品の樹脂封止方法。
(付記3)
複数個の金型をもって構成され、個々の金型が他の金型との間に於いて相対的に移動可能とされた樹脂封止用金型の一部を、配線基板上に搭載された指紋センサ素子のセンサ領域に当接させ、かかる状態に於いて、当該指紋センサ素子及び当該指紋センサ素子が搭載された配線基板を樹脂封止することを特徴とする電子部品の樹脂封止方法。
(付記4)
第1下金型と、
前記第1下金型の周囲に配置された第2下金型と、
前記下金型に対向して配設される上金型と、
前記上金型を貫通して配設された突出金型と
を具備し、
前記第1下金型と前記第2下金型とが相対的に移動可能とされ、また前記上金型と前記突出金型とが相対的に移動可能とされてなることを特徴とする樹脂封止用金型。
(付記5)
付記4記載の樹脂封止用金型であって、
前記突出金型は、前記半導体素子上に設けられる封止樹脂の外形形状に対応した形状を有することを特徴とする樹脂封止用金型。
(付記6)
付記4又は5記載の樹脂封止用金型であって、
前記突出金型の下面は、前記第1下金型側に突出していることを特徴とする樹脂封止用金型。
(付記7)
付記4乃至6いずれか一項記載の樹脂封止用金型であって、
前記突出金型の上部に、前記突出金型の平行調整機構が設けられ、
当該平行調整機構により、前記突出金型と前記半導体素子の前記所定の領域との平行性が確保された状態で、前記突出金型の下面が前記半導体素子の前記所定の領域に接触されることを特徴とする樹脂封止用金型。
(付記8)
付記7記載の樹脂封止用金型であって、
前記突出金型の前記平行調整機構は、平行ベアリングであることを特徴とする樹脂封止用金型。
(付記9)
付記7又は8記載の樹脂封止用金型であって、
前記突出金型の下面は、前記半導体素子の前記所定の領域に保護シートを介して接触され、
前記突出金型の下面の前記第1下金型側への突出量にあわせて、前記保護シートの配設長を調整する保護シート配設長調整機構が設けられていることを特徴とする樹脂封止用金型。
(付記10)
付記4乃至9いずれか一項記載の樹脂封止用金型であって、
前記配線基板に配設される封止樹脂の量よりも多い量の樹脂が充填された場合に、キャビティからの余剰樹脂の流入を受容する余剰樹脂除去部を設けたことを特徴とする樹脂封止用金型。
(付記11)
付記10記載の樹脂封止用金型であって、
前記余剰樹脂除去部に受容された前記余剰樹脂に、成型圧力と略同等の圧力を作用させる樹脂圧調整機構を設けたことを特徴とする樹脂封止用金型。
(付記12)
付記11記載の樹脂封止用金型であって、
前記樹脂圧調整機構は、検出器によって検出された樹脂圧に基づいて、前記余剰樹脂に作用する前記圧力を調整することを特徴とする樹脂封止用金型。
(付記13)
付記11又は12記載の樹脂封止用金型であって、
前記樹脂圧調整機構は、前記上金型に設けられたプランジャであり、前記プランジャが前進することにより前記余剰樹脂に前記圧力が作用することを特徴とする樹脂封止用金型。
(付記14)
半導体素子が搭載された配線基板を第1下金型に載置する工程と、
前記第1下金型に対向して配設された上金型を貫通して、前記上金型より突出した突出金型を前記半導体素子に接触させる工程と、
前記第1の下金型と前記上金型との間に樹脂を充填する工程と、
前記上金型又は前記第1下金型の周囲に配置された第2下金型を上下に移動させ前記半導体素子を前記配線基板上において樹脂封止する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記15)
付記14記載の半導体装置の製造方法であって、
前記樹脂を充填する工程において、
前記配線基板に配設される封止樹脂と、前記突出金型の前記半導体素子の所定の領域側への突出量に相当する量の余剰封止樹脂と、を充填し、
当該余剰樹脂を前記突出金型の余剰樹脂除去部に受容させることを特徴とする半導体装置の製造方法。
(付記16)
付記15記載の半導体装置の製造方法であって、
前記余剰樹脂除去部に受容された前記余剰樹脂に、成型圧力と略同等の圧力をかけることを特徴とする半導体装置の製造方法。
(付記17)
付記16記載の半導体装置の製造方法であって、
検出器によって検出された樹脂圧に基づいて、前記余剰樹脂にかける前記圧力を調整することを特徴とする半導体装置の製造方法。
(付記18)
付記14乃至17いずれか一項記載の半導体装置の製造方法であって、
前記樹脂供給工程の終了後、
前記突出金型を前記半導体素子の前記所定の領域に接触させて押さえたままの状態で、前記第2下金型と、前記上金型と、前記突出金型とを段階的に型開きすることを特徴する半導体装置の製造方法。
(付記19)
付記18記載の半導体装置の製造方法であって、
前記突出金型を、前記半導体素子の前記所定の領域に接触させて押さえたままの状態で、前記上金型、前記第2下金型、前記突出金型の順で、段階的に型開きすることを特徴する半導体装置の製造方法。
1A センサ領域
2 配線基板
3 封止用樹脂
10 半導体装置
31 第1下金型
32 第2下金型
33 上金型
34 突出金型
40、42 リール
41 リリースフィルム
43 保護フィルム
44 平行ベアリング
45 樹脂注入孔
46 樹脂注入用プランジャ
47 余剰樹脂除去用孔
48 プランジャ
50、51、52 圧力センサ
Claims (5)
- 複数個の金型をもって構成された樹脂封止用金型を用いた樹脂封止方法であって、
前記複数個の金型は、個々の金型が他の金型との間に於いて相対的に移動可能とされ、
前記複数個の金型は少なくとも、上金型と、該上金型を貫通して配設された突出金型とを含み、
当該方法は、前記突出金型の下面を電子部品の所定の領域に当接させ、前記突出金型の上部に配設された平行ベアリングによって前記突出金型の前記下面と前記電子部品の前記所定の領域との平行性を確保し、かかる状態に於いて、前記電子部品を樹脂封止する、
ことを特徴とする樹脂封止方法。 - 複数個の金型をもって構成された樹脂封止用金型を用いた樹脂封止方法であって、
前記複数個の金型は、個々の金型が他の金型との間に於いて相対的に移動可能とされ、
前記複数個の金型は少なくとも、上金型と、該上金型を貫通して配設された突出金型とを含み、
当該方法は、前記突出金型の下面を半導体素子の所定の領域に当接させ、前記突出金型の上部に配設された平行ベアリングによって前記突出金型の前記下面と前記半導体素子の前記所定の領域との平行性を確保し、かかる状態に於いて、前記半導体素子を樹脂封止する、
ことを特徴とする樹脂封止方法。 - 複数個の金型をもって構成された樹脂封止用金型を用いた樹脂封止方法であって、
前記複数個の金型は、個々の金型が他の金型との間に於いて相対的に移動可能とされ、
前記複数個の金型は少なくとも、上金型と、該上金型を貫通して配設された突出金型とを含み、
当該方法は、前記突出金型の下面を、配線基板上に搭載された指紋センサ素子のセンサ領域に当接させ、前記突出金型の上部に配設された平行ベアリングによって前記突出金型の前記下面と前記センサ領域との平行性を確保し、かかる状態に於いて、前記指紋センサ素子及び前記配線基板を樹脂封止する、
ことを特徴とする樹脂封止方法。 - 第1下金型と、
前記第1下金型の周囲に配置された第2下金型と、
前記下金型に対向して配設される上金型と、
前記上金型を貫通して配設された突出金型であり、下面が封止対象素子の所定の領域に当接される突出金型と、
前記突出金型の上部に配設された平行ベアリングと
を具備し、
前記第1下金型と前記第2下金型とが相対的に移動可能とされ、また前記上金型と前記突出金型とが相対的に移動可能とされ、
前記平行ベアリングによって前記突出金型の下面と前記封止対象素子の前記所定の領域との平行性が確保された状態で、前記突出金型の下面が前記封止対象素子の前記所定の領域に接触される、
ことを特徴とする樹脂封止用金型。 - 半導体素子が搭載された配線基板を第1下金型に載置する工程と、
前記下金型に対向して配設された上金型を貫通して、前記上金型より突出した突出金型を前記半導体素子の所定の領域に接触させる工程であり、前記突出金型の上部に配設された平行ベアリングによって前記突出金型の下面と前記半導体素子の前記所定の領域との平行性が確保された状態で、前記突出金型の前記下面を前記封止対象素子の前記所定の領域に接触させる工程と、
前記第1の下金型と前記上金型との間に樹脂を充填する工程と、
前記上金型、または前記第1下金型の周囲に配置された第2下金型、を上下に移動させ、前記半導体素子を前記配線基板上において樹脂封止する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071618A JP5070896B2 (ja) | 2007-03-19 | 2007-03-19 | 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071618A JP5070896B2 (ja) | 2007-03-19 | 2007-03-19 | 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235488A JP2008235488A (ja) | 2008-10-02 |
JP5070896B2 true JP5070896B2 (ja) | 2012-11-14 |
Family
ID=39907956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071618A Expired - Fee Related JP5070896B2 (ja) | 2007-03-19 | 2007-03-19 | 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5070896B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180101126A (ko) * | 2017-03-02 | 2018-09-12 | 크루셜텍 (주) | 센서 패키지용 코팅 장치 및 이를 이용하여 제조된 센서 패키지 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011082157A1 (de) * | 2011-09-06 | 2013-03-07 | Osram Opto Semiconductors Gmbh | Presswerkzeug und Verfahrenzum Herstellen eines Silikonelements |
NL2010252C2 (en) * | 2013-02-06 | 2014-08-07 | Boschman Tech Bv | Semiconductor product processing method, including a semiconductor product encapsulation method and a semiconductor product carrier-mounting method, and corresponding semiconductor product processing apparatus. |
CN107466159B (zh) * | 2016-06-06 | 2022-07-19 | 宁波舜宇光电信息有限公司 | 摄像模组的模塑电路板及其制造设备和制造方法 |
IT201700000191A1 (it) | 2017-01-02 | 2018-07-02 | Amx Automatrix S R L | Pressa e metodo di sinterizzazione di componenti elettronici su un substrato |
JP6304517B1 (ja) * | 2017-02-14 | 2018-04-04 | 第一精工株式会社 | 樹脂封止方法及び樹脂封止装置 |
JP6981617B2 (ja) * | 2017-03-15 | 2021-12-15 | 新日本無線株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217222A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体製造装置及び半導体製造方法 |
JP2003282609A (ja) * | 2002-03-27 | 2003-10-03 | Fujitsu Ltd | 指紋認識用半導体装置及びその製造方法 |
JP4017480B2 (ja) * | 2002-09-24 | 2007-12-05 | Towa株式会社 | 樹脂封止金型 |
-
2007
- 2007-03-19 JP JP2007071618A patent/JP5070896B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180101126A (ko) * | 2017-03-02 | 2018-09-12 | 크루셜텍 (주) | 센서 패키지용 코팅 장치 및 이를 이용하여 제조된 센서 패키지 |
KR101981247B1 (ko) | 2017-03-02 | 2019-05-23 | 크루셜텍 (주) | 센서 패키지용 코팅 장치 |
KR20190060734A (ko) * | 2017-03-02 | 2019-06-03 | 크루셜텍 (주) | 센서 패키지용 코팅 장치를 이용한 센서 패키지의 제조방법 |
KR102024847B1 (ko) | 2017-03-02 | 2019-09-24 | 크루셜텍 (주) | 센서 패키지용 코팅 장치를 이용한 센서 패키지의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2008235488A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070896B2 (ja) | 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 | |
US8525307B2 (en) | Semiconductor device, lead frame assembly, and method for fabricating the same | |
US6884652B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
KR101160694B1 (ko) | 반도체장치의 제조 방법 | |
US20080079105A1 (en) | Sensor-type package and fabrication method thereof | |
US8455304B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
US7342318B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
KR100702560B1 (ko) | 회로 장치의 제조 방법 | |
US6645792B2 (en) | Lead frame and method for fabricating resin-encapsulated semiconductor device | |
US20080081399A1 (en) | Manufacturing Method of Semiconductor Apparatus | |
US7271493B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
US8829685B2 (en) | Circuit device having funnel shaped lead and method for manufacturing the same | |
JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
JP2003282609A (ja) | 指紋認識用半導体装置及びその製造方法 | |
CN110473790B (zh) | 集成电路封装方法及半导体器件 | |
US10847385B2 (en) | Glob top encapsulation using molding tape | |
US20090029537A1 (en) | Method for forming semiconductor package and mold cast used for the same | |
US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
JP2009188147A (ja) | 回路装置の製造方法 | |
JP5250756B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006049398A (ja) | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム | |
KR101135828B1 (ko) | 도전성 잉크를 가진 플립 칩 mlp | |
JP2008177309A (ja) | 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |