JP4017480B2 - 樹脂封止金型 - Google Patents
樹脂封止金型 Download PDFInfo
- Publication number
- JP4017480B2 JP4017480B2 JP2002276533A JP2002276533A JP4017480B2 JP 4017480 B2 JP4017480 B2 JP 4017480B2 JP 2002276533 A JP2002276533 A JP 2002276533A JP 2002276533 A JP2002276533 A JP 2002276533A JP 4017480 B2 JP4017480 B2 JP 4017480B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mold
- resin
- pressing member
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リードフレームやプリント基板等に装着されたチップ状の電子部品を樹脂封止する際に使用される樹脂封止金型に関するものである。
【０００２】
【従来の技術】
従来、リードフレームやプリント基板等（以下、基板という。）に装着されたチップ状の電子部品（以下、チップという）を樹脂封止してパッケージを形成する際に、樹脂封止金型を使用してトランスファモールドによって封止樹脂を成形することが広く行われている。また、近年、高密度実装とパッケージの薄型化との要請が強まっており、これに応じてフリップチップ方式による実装が普及している。
ここで、ＣＰＵ等のチップにおいてはヒートシンクを取り付けるために、チップの背面を露出させる必要がある。また、ＣＣＤセンサ等においては光を検出するために、指紋検出用デバイスにおいては被接触物である指を接触可能にするために、それぞれチップの背面を露出させる必要がある。そこで、チップの背面を露出させて樹脂封止する場合には、チップを破損させず、かつ、チップの背面において封止樹脂の漏れによるばりを形成させないことが必要になる。
【０００３】
この目的を達成するために、第１の方式として、チップの背面を覆う押圧部材とその周囲に設けられた可動金型とを設けて、可動金型で基板を押圧しているとともに、ばね等の手段と押圧部材とにより適当な圧力をもってチップを押圧している。また、第２の方式として、第１の方式に、チップと金型との間に張設された樹脂フィルムを加えて、その樹脂フィルムを介してチップを押圧している（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−３６５０７号公報（第４頁、図３−図５）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、次のような問題がある。第１の方式によれば、薄いシリコン基板等が分割されて形成されたチップは一般に脆弱であることから、押圧部材がチップを押圧する際に、チップにおいてきず、クラック（ひび）やチッピング（欠け）等が発生する場合がある。第２の方式によれば、樹脂フィルムの供給、張設、及び巻取りのための機構が必要になるので、装置が複雑になるとともにコストを増大させるという問題がある。
【０００６】
本発明は、上述の課題を解決するためになされたものであり、チップにきず、クラックやチッピング等を発生させることなく、かつ、装置を複雑にさせることのない樹脂封止金型を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の技術的課題を解決するために、本発明に係る樹脂封止金型は、基板に装着されたチップを樹脂封止する際に使用され、基板が載置される第１の金型と該第１の金型に相対向する第２の金型とを有する樹脂封止金型であって、第２の金型は、チップの背面の少なくとも一部を押圧するチップ押圧部材と、該チップ押圧部材の周囲に設けられ第１の金型と第２の金型とが型締めされた状態においてチップの周囲にキャビティを形成するキャビティ形成部材とからなるとともに、チップ押圧部材における少なくともチップに接触する面に形成され、チップを構成している物質よりも低硬度であるエンジニアリングプラスチックからなる被膜を備え、第１の金型と第２の金型とが型締めされた状態において、被膜が形成された面がチップを押圧することによって、チップが受ける機械的な影響が軽減されることを特徴とする。
【０００８】
これによれば、第１の金型と第２の金型とが型締めされた状態で、チップ押圧部材の面のうちで、チップを構成している物質より低硬度であるエンジニアリングプラスチックからなる被膜が形成された面が、チップの背面を押圧する。したがって、チップが受ける機械的な影響が軽減される。
【０００９】
また、本発明に係る樹脂封止金型は、上述した樹脂封止金型において、被膜はふっ素樹脂又はポリエーテルエーテルケトンのいずれかからなることを特徴とする。
【００１０】
これによれば、チップ押圧部材の面のうちで、エンジニアリングプラスチックのうちふっ素樹脂又はポリエーテルエーテルケトンのいずれかからなる被膜が形成された面が、チップの背面を押圧する。したがって、チップが受ける機械的な影響が軽減される。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る樹脂封止金型を、図１を参照して説明する。図１（Ａ）は本実施形態に係る樹脂封止金型が型締めされる直前の状態を、図１（Ｂ）は型締めされた直後の状態を、それぞれ示す部分断面図である。
【００１２】
図１（Ａ）に示されているように、下型１とこれに対向する上型２とが設けられている。下型１に設けられた凹部３には基板４が載置され、基板４にはチップ５が装着されている。チップ５は、例えば、フリップチップ接続されたＣＰＵであって、基板４に対して電極同士（いずれも図示なし）がバンプ６を介して電気的に接続されている。そして、ヒートシンクを取り付けるために、樹脂封止後においてチップ５の背面（図１における上面）を露出させておく必要がある。
【００１３】
上型２は、昇降自在に設けられたキャビティ形成部材７と、キャビティ形成部材７の中央部における貫通孔８に昇降自在に設けられたチップ押圧部材９とから構成されている。チップ押圧部材９の上方には、ほぼ一定の圧力によりチップ５を押圧するように、ばね等の圧力調整機構（図示なし）が設けられている。チップ押圧部材９は、チップ５の背面を完全に覆う下面を有しており、少なくともこの下面を覆って被膜１０が形成されている。この被膜１０は、チップ５を構成している物質（例えば、シリコン）よりも低硬度である非金属、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のふっ素樹脂や、ポリエーテルエーテルケトン（ＰＥＥＫ）等のエンジニアリングプラスチックから構成されている。また、キャビティ形成部材７の下部には、貫通孔８の断面積を順次広げるようにしてテーパ部１１が設けられ、そのテーパ部１１に連通して樹脂流路１２が設けられている。
【００１４】
図１（Ｂ）に示されているように、下型１と上型２とが型締めされた状態で、基板４とチップ５と被膜１０とテーパ部１１とに囲まれた空間であるキャビティ１３が形成される。そして、溶融樹脂（図示なし）は、樹脂流路１２を経由してキャビティ１３に注入される。
【００１５】
本実施形態に係る樹脂封止金型は、次のようにして動作する。まず、下型１の凹部３に、チップ５が装着された基板４が載置された後に、図１（Ａ）に示すようにチップ押圧部材９が下降する。そして、所定の圧力により、チップ押圧部材９の下面、すなわち、被膜１０が形成された面が、チップ５の背面に接触してチップ５を押圧する。
【００１６】
次に、図１（Ｂ）に示すように、キャビティ形成部材７が下降することによって、下型１と上型２とが型締めされる。そして、型締めにより形成されたキャビティ１３に、樹脂流路１２を経由して溶融樹脂（図示なし）を注入する。
【００１７】
次に、キャビティ１３に注入された溶融樹脂が硬化した後に、上型２が上昇して型開きする。その際に、エジェクタピン（図示なし）を使用して金型から成形品、すなわち、パッケージを取り出し、吸着等により次工程に搬送する。
【００１８】
ここで、本実施形態に係る樹脂封止金型の特徴は、チップ押圧部材９の面のうち、少なくともチップ５に接触して押圧する面に、チップ５を構成している物質よりも低硬度である非金属からなる被膜１０が形成されていることである。これにより、チップ押圧部材９の面のうち被膜１０が形成された面がチップ５を押圧するので、チップ５が受ける機械的な影響が軽減される。したがって、チップ５と上型２との間に樹脂フィルムを張設することなく、チップ５におけるきず、クラックやチッピング等の発生が防止される。
【００１９】
（第２の実施形態）
以下、本発明の第２の実施形態に係る樹脂封止金型を、図２を参照して説明する。図２（Ａ）は本実施形態に係る樹脂封止金型が型締めされる直前の状態を、図２（Ｂ）は型締めされた直後の状態を、それぞれ示す部分断面図である。本実施形態では、第１の実施形態とは異なり、チップ５と基板４との電極同士（いずれも図示なし）が、ワイヤ１４を介して電気的に接続されている。
【００２０】
チップ５は、例えば、ＣＣＤセンサ、指紋検出用デバイス等の半導体チップである。このようなチップ５においては、半導体素子が形成されている面、すなわち、装着されたチップ５の背面（図２における上面）の所定の領域を露出させる必要があり、かつ、封止樹脂でワイヤ１４を完全に覆う必要がある。
ここで、溶融樹脂（図示なし）は、樹脂流路１２を経由してキャビティ１３に注入されて硬化する。これにより、チップ５において、ワイヤ１４を完全に覆って封止樹脂が形成されるとともに、ＣＣＤセンサや指紋検出用デバイス等としての機能を果たす、背面の中央部付近が露出する。
【００２１】
本実施形態では、キャビティ１３は、下型１と上型２とが型締めされた状態でワイヤ１４を完全に収容するように、キャビティ形成部材７において設けられている。したがって、チップ押圧部材９の下面は、チップ５の背面における中央部付近に接触してこの部分を露出させる。本実施形態においても、チップ押圧部材９が有する面のうち少なくともチップ５に接触して押圧する面に、チップ５を構成している物質よりも低硬度である非金属からなる被膜１０が形成されている。このことにより、第１の実施形態の場合と同様に、チップ押圧部材９がチップ５を押圧する際に、チップ５が受ける機械的な影響が軽減される。したがって、チップ５と上型２との間に樹脂フィルムを張設することなく、チップ５におけるきず、クラックやチッピング等の発生が防止される。
【００２２】
なお、上述の各実施形態では、下型１に基板４を載置して、上型２にキャビティ１３を設けることとした。これに限らず、上下を逆にした構成にすることもできる。また、下型１と上型２とに限らず、相対向する金型であれば、本発明を適用することができる。
【００２３】
また、プリント基板、リードフレーム等からなる基板４以外に、テープ状基板等に対しても本発明を適用することができる。
【００２４】
また、１個の基板４に対して１個のチップ５が装着された場合を説明した。これに限らず、１個の基板４に対して複数個のチップ５が装着された場合においても、本発明をそれぞれ適用することができる。更に、多数個取りの基板に装着されている複数のチップを、それぞれ個別に又は全部を一括して押圧する場合においても、本発明を適用することができる。
【００２５】
また、エンジニアリングプラスチックとしては、耐熱性とチップ５に対する硬度の関係とを満足すれば、ＰＴＦＥ，ＰＥＥＫ以外の材料を使用することができる。更に、エンジニアリングプラスチック以外にも、例えば、セラミック等の無機材料のうち、耐熱性と硬度との条件を満足するものであれば、使用することができる。
【００２６】
また、ほぼ一定の圧力によりチップ５を押圧するように、チップ押圧部材９の上方にばね等の圧力調整機構（図示なし）が設けられていることとした。これに代えて、例えば、圧縮空気を利用したアクチュエータを使用してチップ押圧部材９を駆動することにより、ほぼ一定の圧力によってチップ５を押圧してもよい。また、例えば、リニアアクチュエータ等の電磁式のアクチュエータとロードセル等の圧力センサとを組み合わせ、チップ５を押圧する圧力を圧力センサにより検出して、その圧力が所定の値になるまでアクチュエータを使用してチップ押圧部材９を駆動することにより、チップ５を押圧してもよい。
【００２７】
更に、いわゆる両面封止構造の場合には、下型１の側にもキャビティを設け、このキャビティに対してチップ５を押圧することとしてもよい。この場合には、基板４の微小な弾性変形を利用することにより、圧力調整機構を設けることなくほぼ一定の圧力によってチップ５を押圧することができる。
【００２８】
また、本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で、必要に応じて、任意にかつ適宜に変更・選択して採用できるものである。
【００２９】
【発明の効果】
本発明によれば、第１の金型と第２の金型とが型締めされた状態で、チップ押圧部材の面のうちチップよりも低硬度である非金属からなる被膜が形成された面が、チップの背面を押圧する。したがって、チップが受ける機械的な影響が軽減される。これにより、チップと第２の金型との間に樹脂フィルムを張設することなく、チップにおけるきず、クラックやチッピング等の発生が防止される。
したがって、本発明は、装置を複雑にさせることなく、チップにおけるきず、クラックやチッピング等の発生を防止することができる樹脂封止金型を提供するという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】 図１（Ａ）は本発明の第１の実施形態に係る樹脂封止金型が型締めされる直前の状態を、図１（Ｂ）はその樹脂封止金型が型締めされた直後の状態を、それぞれ示す部分断面図である。
【図２】 図２（Ａ）は本発明の第２の実施形態に係る樹脂封止金型が型締めされる直前の状態を、図２（Ｂ）はその樹脂封止金型が型締めされた直後の状態を、それぞれ示す部分断面図である。
【符号の説明】
１ 下型（第１の金型）
２ 上型（第２の金型）
３ 凹部
４ 基板
５ チップ
６ バンプ
７ キャビティ形成部材
８ 貫通孔
９ チップ押圧部材
１０ 被膜
１１ テーパ部
１２ 樹脂流路
１３ キャビティ
１４ ワイヤ
【発明の属する技術分野】
本発明は、リードフレームやプリント基板等に装着されたチップ状の電子部品を樹脂封止する際に使用される樹脂封止金型に関するものである。
【０００２】
【従来の技術】
従来、リードフレームやプリント基板等（以下、基板という。）に装着されたチップ状の電子部品（以下、チップという）を樹脂封止してパッケージを形成する際に、樹脂封止金型を使用してトランスファモールドによって封止樹脂を成形することが広く行われている。また、近年、高密度実装とパッケージの薄型化との要請が強まっており、これに応じてフリップチップ方式による実装が普及している。
ここで、ＣＰＵ等のチップにおいてはヒートシンクを取り付けるために、チップの背面を露出させる必要がある。また、ＣＣＤセンサ等においては光を検出するために、指紋検出用デバイスにおいては被接触物である指を接触可能にするために、それぞれチップの背面を露出させる必要がある。そこで、チップの背面を露出させて樹脂封止する場合には、チップを破損させず、かつ、チップの背面において封止樹脂の漏れによるばりを形成させないことが必要になる。
【０００３】
この目的を達成するために、第１の方式として、チップの背面を覆う押圧部材とその周囲に設けられた可動金型とを設けて、可動金型で基板を押圧しているとともに、ばね等の手段と押圧部材とにより適当な圧力をもってチップを押圧している。また、第２の方式として、第１の方式に、チップと金型との間に張設された樹脂フィルムを加えて、その樹脂フィルムを介してチップを押圧している（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−３６５０７号公報（第４頁、図３−図５）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、次のような問題がある。第１の方式によれば、薄いシリコン基板等が分割されて形成されたチップは一般に脆弱であることから、押圧部材がチップを押圧する際に、チップにおいてきず、クラック（ひび）やチッピング（欠け）等が発生する場合がある。第２の方式によれば、樹脂フィルムの供給、張設、及び巻取りのための機構が必要になるので、装置が複雑になるとともにコストを増大させるという問題がある。
【０００６】
本発明は、上述の課題を解決するためになされたものであり、チップにきず、クラックやチッピング等を発生させることなく、かつ、装置を複雑にさせることのない樹脂封止金型を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の技術的課題を解決するために、本発明に係る樹脂封止金型は、基板に装着されたチップを樹脂封止する際に使用され、基板が載置される第１の金型と該第１の金型に相対向する第２の金型とを有する樹脂封止金型であって、第２の金型は、チップの背面の少なくとも一部を押圧するチップ押圧部材と、該チップ押圧部材の周囲に設けられ第１の金型と第２の金型とが型締めされた状態においてチップの周囲にキャビティを形成するキャビティ形成部材とからなるとともに、チップ押圧部材における少なくともチップに接触する面に形成され、チップを構成している物質よりも低硬度であるエンジニアリングプラスチックからなる被膜を備え、第１の金型と第２の金型とが型締めされた状態において、被膜が形成された面がチップを押圧することによって、チップが受ける機械的な影響が軽減されることを特徴とする。
【０００８】
これによれば、第１の金型と第２の金型とが型締めされた状態で、チップ押圧部材の面のうちで、チップを構成している物質より低硬度であるエンジニアリングプラスチックからなる被膜が形成された面が、チップの背面を押圧する。したがって、チップが受ける機械的な影響が軽減される。
【０００９】
また、本発明に係る樹脂封止金型は、上述した樹脂封止金型において、被膜はふっ素樹脂又はポリエーテルエーテルケトンのいずれかからなることを特徴とする。
【００１０】
これによれば、チップ押圧部材の面のうちで、エンジニアリングプラスチックのうちふっ素樹脂又はポリエーテルエーテルケトンのいずれかからなる被膜が形成された面が、チップの背面を押圧する。したがって、チップが受ける機械的な影響が軽減される。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る樹脂封止金型を、図１を参照して説明する。図１（Ａ）は本実施形態に係る樹脂封止金型が型締めされる直前の状態を、図１（Ｂ）は型締めされた直後の状態を、それぞれ示す部分断面図である。
【００１２】
図１（Ａ）に示されているように、下型１とこれに対向する上型２とが設けられている。下型１に設けられた凹部３には基板４が載置され、基板４にはチップ５が装着されている。チップ５は、例えば、フリップチップ接続されたＣＰＵであって、基板４に対して電極同士（いずれも図示なし）がバンプ６を介して電気的に接続されている。そして、ヒートシンクを取り付けるために、樹脂封止後においてチップ５の背面（図１における上面）を露出させておく必要がある。
【００１３】
上型２は、昇降自在に設けられたキャビティ形成部材７と、キャビティ形成部材７の中央部における貫通孔８に昇降自在に設けられたチップ押圧部材９とから構成されている。チップ押圧部材９の上方には、ほぼ一定の圧力によりチップ５を押圧するように、ばね等の圧力調整機構（図示なし）が設けられている。チップ押圧部材９は、チップ５の背面を完全に覆う下面を有しており、少なくともこの下面を覆って被膜１０が形成されている。この被膜１０は、チップ５を構成している物質（例えば、シリコン）よりも低硬度である非金属、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のふっ素樹脂や、ポリエーテルエーテルケトン（ＰＥＥＫ）等のエンジニアリングプラスチックから構成されている。また、キャビティ形成部材７の下部には、貫通孔８の断面積を順次広げるようにしてテーパ部１１が設けられ、そのテーパ部１１に連通して樹脂流路１２が設けられている。
【００１４】
図１（Ｂ）に示されているように、下型１と上型２とが型締めされた状態で、基板４とチップ５と被膜１０とテーパ部１１とに囲まれた空間であるキャビティ１３が形成される。そして、溶融樹脂（図示なし）は、樹脂流路１２を経由してキャビティ１３に注入される。
【００１５】
本実施形態に係る樹脂封止金型は、次のようにして動作する。まず、下型１の凹部３に、チップ５が装着された基板４が載置された後に、図１（Ａ）に示すようにチップ押圧部材９が下降する。そして、所定の圧力により、チップ押圧部材９の下面、すなわち、被膜１０が形成された面が、チップ５の背面に接触してチップ５を押圧する。
【００１６】
次に、図１（Ｂ）に示すように、キャビティ形成部材７が下降することによって、下型１と上型２とが型締めされる。そして、型締めにより形成されたキャビティ１３に、樹脂流路１２を経由して溶融樹脂（図示なし）を注入する。
【００１７】
次に、キャビティ１３に注入された溶融樹脂が硬化した後に、上型２が上昇して型開きする。その際に、エジェクタピン（図示なし）を使用して金型から成形品、すなわち、パッケージを取り出し、吸着等により次工程に搬送する。
【００１８】
ここで、本実施形態に係る樹脂封止金型の特徴は、チップ押圧部材９の面のうち、少なくともチップ５に接触して押圧する面に、チップ５を構成している物質よりも低硬度である非金属からなる被膜１０が形成されていることである。これにより、チップ押圧部材９の面のうち被膜１０が形成された面がチップ５を押圧するので、チップ５が受ける機械的な影響が軽減される。したがって、チップ５と上型２との間に樹脂フィルムを張設することなく、チップ５におけるきず、クラックやチッピング等の発生が防止される。
【００１９】
（第２の実施形態）
以下、本発明の第２の実施形態に係る樹脂封止金型を、図２を参照して説明する。図２（Ａ）は本実施形態に係る樹脂封止金型が型締めされる直前の状態を、図２（Ｂ）は型締めされた直後の状態を、それぞれ示す部分断面図である。本実施形態では、第１の実施形態とは異なり、チップ５と基板４との電極同士（いずれも図示なし）が、ワイヤ１４を介して電気的に接続されている。
【００２０】
チップ５は、例えば、ＣＣＤセンサ、指紋検出用デバイス等の半導体チップである。このようなチップ５においては、半導体素子が形成されている面、すなわち、装着されたチップ５の背面（図２における上面）の所定の領域を露出させる必要があり、かつ、封止樹脂でワイヤ１４を完全に覆う必要がある。
ここで、溶融樹脂（図示なし）は、樹脂流路１２を経由してキャビティ１３に注入されて硬化する。これにより、チップ５において、ワイヤ１４を完全に覆って封止樹脂が形成されるとともに、ＣＣＤセンサや指紋検出用デバイス等としての機能を果たす、背面の中央部付近が露出する。
【００２１】
本実施形態では、キャビティ１３は、下型１と上型２とが型締めされた状態でワイヤ１４を完全に収容するように、キャビティ形成部材７において設けられている。したがって、チップ押圧部材９の下面は、チップ５の背面における中央部付近に接触してこの部分を露出させる。本実施形態においても、チップ押圧部材９が有する面のうち少なくともチップ５に接触して押圧する面に、チップ５を構成している物質よりも低硬度である非金属からなる被膜１０が形成されている。このことにより、第１の実施形態の場合と同様に、チップ押圧部材９がチップ５を押圧する際に、チップ５が受ける機械的な影響が軽減される。したがって、チップ５と上型２との間に樹脂フィルムを張設することなく、チップ５におけるきず、クラックやチッピング等の発生が防止される。
【００２２】
なお、上述の各実施形態では、下型１に基板４を載置して、上型２にキャビティ１３を設けることとした。これに限らず、上下を逆にした構成にすることもできる。また、下型１と上型２とに限らず、相対向する金型であれば、本発明を適用することができる。
【００２３】
また、プリント基板、リードフレーム等からなる基板４以外に、テープ状基板等に対しても本発明を適用することができる。
【００２４】
また、１個の基板４に対して１個のチップ５が装着された場合を説明した。これに限らず、１個の基板４に対して複数個のチップ５が装着された場合においても、本発明をそれぞれ適用することができる。更に、多数個取りの基板に装着されている複数のチップを、それぞれ個別に又は全部を一括して押圧する場合においても、本発明を適用することができる。
【００２５】
また、エンジニアリングプラスチックとしては、耐熱性とチップ５に対する硬度の関係とを満足すれば、ＰＴＦＥ，ＰＥＥＫ以外の材料を使用することができる。更に、エンジニアリングプラスチック以外にも、例えば、セラミック等の無機材料のうち、耐熱性と硬度との条件を満足するものであれば、使用することができる。
【００２６】
また、ほぼ一定の圧力によりチップ５を押圧するように、チップ押圧部材９の上方にばね等の圧力調整機構（図示なし）が設けられていることとした。これに代えて、例えば、圧縮空気を利用したアクチュエータを使用してチップ押圧部材９を駆動することにより、ほぼ一定の圧力によってチップ５を押圧してもよい。また、例えば、リニアアクチュエータ等の電磁式のアクチュエータとロードセル等の圧力センサとを組み合わせ、チップ５を押圧する圧力を圧力センサにより検出して、その圧力が所定の値になるまでアクチュエータを使用してチップ押圧部材９を駆動することにより、チップ５を押圧してもよい。
【００２７】
更に、いわゆる両面封止構造の場合には、下型１の側にもキャビティを設け、このキャビティに対してチップ５を押圧することとしてもよい。この場合には、基板４の微小な弾性変形を利用することにより、圧力調整機構を設けることなくほぼ一定の圧力によってチップ５を押圧することができる。
【００２８】
また、本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で、必要に応じて、任意にかつ適宜に変更・選択して採用できるものである。
【００２９】
【発明の効果】
本発明によれば、第１の金型と第２の金型とが型締めされた状態で、チップ押圧部材の面のうちチップよりも低硬度である非金属からなる被膜が形成された面が、チップの背面を押圧する。したがって、チップが受ける機械的な影響が軽減される。これにより、チップと第２の金型との間に樹脂フィルムを張設することなく、チップにおけるきず、クラックやチッピング等の発生が防止される。
したがって、本発明は、装置を複雑にさせることなく、チップにおけるきず、クラックやチッピング等の発生を防止することができる樹脂封止金型を提供するという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】 図１（Ａ）は本発明の第１の実施形態に係る樹脂封止金型が型締めされる直前の状態を、図１（Ｂ）はその樹脂封止金型が型締めされた直後の状態を、それぞれ示す部分断面図である。
【図２】 図２（Ａ）は本発明の第２の実施形態に係る樹脂封止金型が型締めされる直前の状態を、図２（Ｂ）はその樹脂封止金型が型締めされた直後の状態を、それぞれ示す部分断面図である。
【符号の説明】
１ 下型（第１の金型）
２ 上型（第２の金型）
３ 凹部
４ 基板
５ チップ
６ バンプ
７ キャビティ形成部材
８ 貫通孔
９ チップ押圧部材
１０ 被膜
１１ テーパ部
１２ 樹脂流路
１３ キャビティ
１４ ワイヤ
Claims (2)
- 基板に装着されたチップを樹脂封止する際に使用され、前記基板が載置される第１の金型と該第１の金型に相対向する第２の金型とを有する樹脂封止金型であって、
前記第２の金型は、前記チップの背面の少なくとも一部を押圧するチップ押圧部材と、該チップ押圧部材の周囲に設けられ前記第１の金型と前記第２の金型とが型締めされた状態において前記チップの周囲にキャビティを形成するキャビティ形成部材とからなるとともに、
前記チップ押圧部材における少なくとも前記チップに接触する面に形成され、前記チップを構成している物質よりも低硬度であるエンジニアリングプラスチックからなる被膜を備え、
前記第１の金型と前記第２の金型とが型締めされた状態において、前記被膜が形成された面が前記チップを押圧することによって、前記チップが受ける機械的な影響が軽減されることを特徴とする樹脂封止金型。 - 請求項１記載の樹脂封止金型において、
前記被膜はふっ素樹脂又はポリエーテルエーテルケトンのいずれかからなることを特徴とする樹脂封止金型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002276533A JP4017480B2 (ja) | 2002-09-24 | 2002-09-24 | 樹脂封止金型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002276533A JP4017480B2 (ja) | 2002-09-24 | 2002-09-24 | 樹脂封止金型 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119410A JP2004119410A (ja) | 2004-04-15 |
| JP4017480B2 true JP4017480B2 (ja) | 2007-12-05 |
Family
ID=32272382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002276533A Expired - Lifetime JP4017480B2 (ja) | 2002-09-24 | 2002-09-24 | 樹脂封止金型 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4017480B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4443334B2 (ja) | 2004-07-16 | 2010-03-31 | Ｔｏｗａ株式会社 | 半導体素子の樹脂封止成形方法 |
| JP5070896B2 (ja) * | 2007-03-19 | 2012-11-14 | 富士通セミコンダクター株式会社 | 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法 |
| EP2192825A1 (en) * | 2008-11-26 | 2010-06-02 | Osram Gesellschaft mit Beschränkter Haftung | An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process |
| JP2010206028A (ja) * | 2009-03-04 | 2010-09-16 | Tdk Corp | Ｉｃパッケージの製造方法、ｉｃパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス |
| NL2010252C2 (en) * | 2013-02-06 | 2014-08-07 | Boschman Tech Bv | Semiconductor product processing method, including a semiconductor product encapsulation method and a semiconductor product carrier-mounting method, and corresponding semiconductor product processing apparatus. |
| WO2016017299A1 (ja) * | 2014-07-30 | 2016-02-04 | 日立オートモティブシステムズ株式会社 | 回路基板の実装構造、それを用いたセンサ |
| JP6475512B2 (ja) * | 2015-02-25 | 2019-02-27 | 新日本無線株式会社 | モールド成型装置及びモールド成型方法 |
| JP6086166B1 (ja) * | 2016-02-05 | 2017-03-01 | 第一精工株式会社 | 樹脂封止用金型、樹脂封止装置及び樹脂封止方法 |
| KR102464978B1 (ko) * | 2016-07-03 | 2022-11-09 | 닝보 써니 오포테크 코., 엘티디. | 감광성 부품과 카메라 모듈 및 그 제조방법 |
| IT201700000191A1 (it) | 2017-01-02 | 2018-07-02 | Amx Automatrix S R L | Pressa e metodo di sinterizzazione di componenti elettronici su un substrato |
| CN115023064A (zh) * | 2022-05-30 | 2022-09-06 | 青岛歌尔微电子研究院有限公司 | 封装产品的制作方法 |
-
2002
- 2002-09-24 JP JP2002276533A patent/JP4017480B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004119410A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439101B2 (en) | Resin encapsulation molding method for semiconductor device | |
| US6596561B2 (en) | Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture | |
| US6667439B2 (en) | Integrated circuit package including opening exposing portion of an IC | |
| TWI394238B (zh) | 小型模塑記憶卡及其製造方法 | |
| US7049166B2 (en) | Methods and apparatus for making integrated circuit package including opening exposing portion of the IC | |
| US20040012084A1 (en) | Apparatus and method for attaching an integrated circuit sensor to a substrate | |
| JP4017480B2 (ja) | 樹脂封止金型 | |
| US6630374B2 (en) | Resin sealing method and resin sealing apparatus | |
| US20040166605A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2004273882A (ja) | モールド金型及びそれを用いた半導体装置の製造方法 | |
| JP2007005727A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
| KR100646905B1 (ko) | 수지 밀봉 형 | |
| JP2004214430A (ja) | 回路基板、これを使用して製造した成形品、及び成形品製造方法 | |
| JP4154306B2 (ja) | リジット基板を用いた半導体装置の製造方法 | |
| JP2007081232A (ja) | 半導体装置の製造方法 | |
| Kiyono et al. | Consideration of mechanical chip crack on fbga packages | |
| US20220359353A1 (en) | Package with laser lapped surface and method of manufacturing same | |
| JP4823161B2 (ja) | 半導体装置 | |
| JP3964438B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20070120376A (ko) | 칩 스케일 패키지 제조 방법 | |
| KR100418512B1 (ko) | 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법 | |
| JP2004172647A (ja) | 半導体装置 | |
| JP4691575B2 (ja) | リジット基板を用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4017480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |