CN112400229A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN112400229A
CN112400229A CN201980046333.9A CN201980046333A CN112400229A CN 112400229 A CN112400229 A CN 112400229A CN 201980046333 A CN201980046333 A CN 201980046333A CN 112400229 A CN112400229 A CN 112400229A
Authority
CN
China
Prior art keywords
pad portion
edge
semiconductor device
lead
viewed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980046333.9A
Other languages
English (en)
Other versions
CN112400229B (zh
Inventor
菊地登茂平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN112400229A publication Critical patent/CN112400229A/zh
Application granted granted Critical
Publication of CN112400229B publication Critical patent/CN112400229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件，其包括导电支承部件、控制元件、绝缘元件、驱动元件和密封树脂。上述导电支承部件包含第1引线和第2引线。上述第1引线具有第1焊垫部。上述第2引线具有第2焊垫部。上述第2焊垫部在与上述第1焊垫部的厚度方向正交的第1方向上位于与上述第1焊垫部相邻的位置。上述控制元件搭载于上述第1焊垫部。上述绝缘元件搭载于上述第1焊垫部且与上述控制元件导通。上述驱动元件搭载于上述第2焊垫部且与上述绝缘元件导通。上述密封树脂覆盖上述第1焊垫部、上述第2焊垫部、上述控制元件、上述绝缘元件和上述驱动元件。沿上述厚度方向看时，上述第1焊垫部具有在上述第1方向上位于与上述第2焊垫部相邻的位置且在与上述厚度方向和上述第1方向这两者正交的第2方向上延伸的第1边缘。上述第1边缘具有位于上述第2方向的一端的第1端和位于上述第2方向的另一端的第2端。沿上述厚度方向看时，上述第2焊垫部具有在上述第1方向上位于与上述第1边缘相邻的位置且在上述第2方向上延伸的第2边缘。上述第2边缘具有位于上述第2方向的一端的第3端和位于上述第2方向的另一端的第4端。在上述第2方向上，上述第3端和上述第4端的任意者位于上述第1端与上述第2端之间。

Description

半导体器件
技术领域
本发明涉及半导体器件，其具有控制元件和驱动元件，以及与这些元件双方导通的绝缘元件。
背景技术
用于驱动IGBT或MOSFET等开关元件的半导体器件(栅极驱动器)是众所周知的。专利文献1中公开了半导体器件的一例，其包括：输出用于驱动开关元件的栅极电压的驱动元件；将成为栅极电压的基础的电信号向驱动元件传送的控制元件；和与驱动元件和控制元件这两者导通的绝缘元件。
该半导体器件的绝缘元件包括一对线圈(电感器)。从控制元件传送的电信号通过一方的线圈被转换为磁力。另一方的线圈基于该磁力转换为比从控制元件所传送的电信号高的电位差的电信号之后，将该电信号传送到驱动元件。供给到驱动元件的电源电压(大于600V以上)比供给到控制元件的电源电压(大于5V)高很多。因此，通过具有这样的绝缘元件，在控制元件与驱动元件之间能够实现电绝缘状态下的电信号的传送，能够保护控制元件免受比较高的电压影响。
近年来，在电动汽车等的用途中，该半导体器件的小型化的要求正在提高。该半导体器件通常是基于模塑成型而形成的树脂封装件。在实现该半导体器件的小型化的情况下，在包含控制元件的低电压区域与包含驱动元件的高电压区域之间所填埋的密封树脂的体积变得更小，因此担心该半导体器件的绝缘耐压的降低。另外，在该半导体器件的制造中，因为在形成密封树脂时的合成树脂的流动的原因，连接控制元件与引线等的导电部件的导线以及连接驱动元件与导电部件的导线，分别有可能靠近绝缘元件。由于这些导线靠近绝缘元件，有可能使该半导体器件的绝缘耐压降低。
现有技术文献
专利文献
专利文献1：日本特开2013-51547号公报。
发明内容
发明要解决的问题
本发明是鉴于上述问题而完成的，其目的在于提供一种半导体器件，其即使在实现装置的小型化的情况下，也能够抑制绝缘耐压的降低。
用于解决问题的技术手段
依据本发明提供的半导体器件，其包括：导电支承部件，其包含具有第1焊垫部的第1引线和具有第2焊垫部的第2引线，所述第2焊垫部在与所述第1引线的厚度方向正交的第1方向上位于与所述第1焊垫部相邻的位置；搭载于所述第1焊垫部的控制元件；搭载于所述第1焊垫部且与所述控制元件导通的绝缘元件；搭载于所述第2焊垫部且与所述绝缘元件导通的驱动元件；和覆盖所述第1焊垫部、所述第2焊垫部、所述控制元件、所述绝缘元件和所述驱动元件的密封树脂，沿所述厚度方向看时，所述第1焊垫部具有在所述第1方向上位于与所述第2焊垫部相邻的位置，并且在与所述厚度方向和所述第1方向这两者正交的第2方向上延伸的第1边缘，所述第1边缘具有位于所述第2方向的一端的第1端和位于所述第2方向的另一端的第2端，沿所述厚度方向看时，所述第2焊垫部具有在所述第1方向上位于与所述第1边缘相邻的位置并且在所述第2方向上延伸的第2边缘，所述第2边缘具有位于所述第2方向的一端的第3端和位于所述第2方向的另一端的第4端，在所述第2方向上，所述第3端和所述第4端的任意者位于所述第1端与所述第2端之间。
本发明的其它的特征和优点通过基于附图在以下进行的详细的说明能够更加明确。
附图说明
图1是本发明的第1实施方式的半导体器件的立体图。
图2是图1所示的半导体器件的平面图，且透视了密封树脂。
图3是图1所示的半导体器件的制造中使用的引线框架的平面图。
图4是图2的部分放大图。
图5是图2的部分放大图。
图6是图2的部分放大图。
图7是图2的部分放大图。
图8是图1所示的半导体器件的后视图。
图9是图1所示的半导体器件的主视图。
图10是图1所示的半导体器件的左视图。
图11是图1所示的半导体器件的右视图。
图12是沿着图2的XII-XII线的剖视图。
图13是沿着图2的XIII-XIII线的剖视图。
图14是沿着图2的XIV-XIV线的剖视图。
图15是沿着图2的XV-XV线的剖视图。
图16是图1所示的半导体器件的绝缘元件的平面图，且透视了线圈保护膜。
图17是图1所示的半导体器件的绝缘元件的平面图，表示了绝缘层的第11层的上表面。
图18是图1所示的半导体器件的绝缘元件的平面图，表示了绝缘层的第4层的上表面。
图19是沿着图16的XIX-XIX线的剖视图。
图20是沿着图16的XX-XX线的剖视图。
图21是说明图1所示的半导体器件的作用效果的平面图。
图22是本发明的第2实施方式的半导体器件的平面图，且透视了密封树脂。
图23是图22的部分放大图。
图24是图22的部分放大图。
图25是沿着图22的XXV-XXV线的剖视图。
具体实施方式
对用于实施本发明的方式，基于附图进行说明。
〔第1实施方式〕
基于图1～图20，对本发明的第1实施方式的半导体器件A10进行说明。半导体器件A10包括导电支承部件1、控制元件41、驱动元件42、绝缘元件50、多个第1导线61、多个第2导线62、多个第3导线63、多个第4导线64和密封树脂70。导电支承部件1包括第1引线10、第2引线20、第3引线31、第4引线32、多个第5引线33和多个第6引线34。在此，图2为了便于理解透视了密封树脂70。图2中将透视的密封树脂70用假想线(两点划线)表示。图14和图15是沿着图2所示的一点划线的剖视图。图17是表示从半导体基板51(说明在后文叙述)数第11层的绝缘层52(说明在后文叙述)的上表面。图18是表示从半导体基板51数第4层的绝缘层52的上表面。
在半导体器件A10的说明中，为了方便将导电支承部件1(第1引线10等)的厚度方向称为“厚度方向z”。将与厚度方向z正交的方向称为“第1方向x”。第1方向x是第1引线10的第1焊垫部11和第2引线20的第2焊垫部21(说明均在后文叙述)相互分离的位置上的方向。将与厚度方向z和第1方向x这两者正交的方向称为“第2方向y”。第2方向y是沿厚度方向z看时导电支承部件1的一部分从密封树脂70突出的方向。
作为一例，图1所示的半导体器件A10是用于驱动将直流电力转换为交流电力的1个开关元件的栅极驱动器。该开关元件为IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)或者MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)。在半导体器件A10的说明中，以该开关元件为IGBT的情况作为例子进行说明。
导电支承部件1构成控制元件41及驱动元件42与安装半导体器件A10的配线基板的导电路径。而且，导电支承部件1搭载有控制元件41、驱动元件42和绝缘元件50。如图3所示，导电支承部件1是在制造半导体器件A10时使用的引线框架80(说明在后文叙述)的一部分。导电支承部件1的厚度的一例为200μm。导电支承部件1由铜(Cu)或者铜合金构成。导电支承部件1包括第1引线10、第2引线20、第3引线31、第4引线32、多个第5引线33和多个第6引线34。
第1引线10如图2所示具有第1焊垫部11。
第1焊垫部11如图2和图15所示搭载有控制元件41和绝缘元件50。第1焊垫部11经由多个第1导线61的任意者与控制元件41导通。第1焊垫部11被密封树脂70覆盖。第1焊垫部11的表面的大部分被镀银(Ag)层等的金属层覆盖。第1焊垫部11具有第1边缘111。
如图2所示，第1边缘111沿厚度方向z看时，在第1方向x上位于与第2焊垫部21(说明在后文叙述)相邻的位置。第1边缘111在第2方向y上延伸。第1边缘111具有第1端111A和第2端111B。第1端111A位于第1边缘111的第2方向y的一端。第2端111B位于第1边缘111的第2方向y的另一端。即，第1端111A和第2端111B相当于第1边缘111的两端。
第2引线20如图2所示具有第2焊垫部21。
第2焊垫部21如图2和图15所示，搭载有驱动元件42。第2焊垫部21在第1方向x上位于第1焊垫部11的相邻的位置。第2焊垫部21经由多个第2导线62的任意者与驱动元件42导通。第2焊垫部21被密封树脂70覆盖。第2焊垫部21的表面的大部分被镀银层等的金属层覆盖。第2焊垫部21具有第2边缘211。
如图2所示，第2边缘211沿厚度方向z看时，在第1方向x上位于与第1焊垫部11的第1边缘111相邻的位置。第2边缘211沿着第2方向y延伸。由此，第2边缘211与第1边缘111平行。第2边缘211具有第3端211A和第4端211B。第3端211A位于第2边缘211的第2方向y的一端。第4端211B位于第2边缘211的第2方向y的另一端。即，第3端211A和第4端211B相当于第2边缘211的两端。
如图2所示，在第2方向y上，第2边缘211的第3端211A和第4端211B的任意者位于第1边缘111的第1端111A与第1边缘111的第2端111B之间。半导体器件A10中，第4端211B在第2方向y上位于第1端111A与第2端111B之间。
第1焊垫部11如图2所示，还具有第3边缘112、第5边缘113、多个第1贯通孔114和多个第1凹槽115。
如图2所示，第3边缘112沿厚度方向z看时，包含在第1方向x上延伸的区间。第3边缘112与在第2方向y上位于第2焊垫部21的第2边缘211的第3端211A和第2边缘211的第4端211B之间的第1边缘111的第1端111A或者第2端111B的任意者相连。在半导体器件A10中，第3边缘112与第1端111A相连。如图4所示，第3边缘112具有第3边缘连结部112A。第3边缘连结部112A与第1端111A和第2端111B的任意者相连。半导体器件A10中，第3边缘连结部112A与第1端111A相连。第3边缘连结部112A为向第1焊垫部11的外方凸出的凸状。第3边缘连结部112A形成有圆弧。
如图2所示，第5边缘113沿厚度方向z看时，在第2方向y上位于与第3边缘112分离的位置，且与第1边缘111相连。在半导体器件A10中，第5边缘113与第1边缘111的第2端111B相连。第5边缘113包含在第1方向x上延伸的区间。如图5所示，第5边缘113具有第5边缘连结部113A。在半导体器件A10中，第5边缘连结部113A与第2端111B相连。第5边缘连结部113A为向第1焊垫部11的外方凸出的凸状。第5边缘连结部113A形成有圆弧。第5边缘连结部113A的曲率半径R1b形成为比图4所示的第3边缘112的第3边缘连结部112A的曲率半径R1a小。
如图2所示，多个第1贯通孔114沿厚度方向z看时位于第1焊垫部11与第1端子部12(说明在后文叙述)的交界的附近，且在第2方向y上与控制元件41分离的位置。多个第1贯通孔114在厚度方向z上贯通第1焊垫部11。多个第1贯通孔114在第1方向x上排列。
如图12和图15所示，多个第1凹槽115从搭载控制元件41和绝缘元件50的第1焊垫部11的面凹陷。如图2所示，多个第1凹槽115各自在第1方向x和第2方向y的任意者上延伸。半导体器件A10中，多个第1凹槽115包含在第1方向x上延伸的2个第1凹槽115和在第2方向y上延伸的3个第1凹槽115。在第1方向x上延伸的2个第1凹槽115在第2方向y上位于控制元件41与多个第1贯通孔114之间。这些第1凹槽115在第1方向x上排列。在第2方向y上延伸的3个第1凹槽115在第1方向x上位于控制元件41与绝缘元件50之间。这些第1凹槽115在第2方向y上排列。由此，沿厚度方向z看时，绝缘元件50的四方被第1边缘111、第3边缘112、第5边缘113和3个第1凹槽115包围。
第2焊垫部21如图2所示，还具有第4边缘212、第6边缘213、多个第2贯通孔214和多个第2凹槽215。
如图2所示，第4边缘212沿厚度方向z看时，包含在第1方向x上延伸的区间。第4边缘212与在第2方向y上位于第1焊垫部11的第1边缘111的第1端111A与第1边缘111的第2端111B之间的、第2边缘211的第3端211A或者第4端211B的任意者相连。在半导体器件A10中，第4边缘212与第4端211B相连。如图5所示，第4边缘212具有第4边缘连结部212A。第4边缘连结部212A与第3端211A和第4端211B的任意者相连。半导体器件A10中，第4边缘连结部212A与第4端211B相连。第4边缘连结部212A为向第2焊垫部21的外方凸出的凸状。第4边缘连结部212A形成有圆弧。第4边缘连结部212A的曲率半径R2a形成为与图4所示的第3边缘112的第3边缘连结部112A的曲率半径R1a相同。
如图2所示，第6边缘213沿厚度方向z看时，在第2方向y上位于与第4边缘212分离的位置，且与第2边缘211相连。在半导体器件A10中，第6边缘213与第2边缘211的第3端211A相连。第6边缘213包含在第1方向x上延伸的区间。如图4所示，第6边缘213具有第6边缘连结部213A。在半导体器件A10中，第6边缘连结部213A与第3端211A相连。第6边缘连结部213A为向第2焊垫部21的外方凸出的凸状。第6边缘连结部213A形成有圆弧。第6边缘连结部213A的曲率半径R2b形成为比图5所示的第4边缘212的第4边缘连结部212A的曲率半径R2a小。
如图2所示，多个第2贯通孔214沿厚度方向z看时位于第2焊垫部21与第2端子部22(说明在后文叙述)的交界附近，且在第2方向y上与驱动元件42分离的位置。多个第2贯通孔214在厚度方向z上贯通第2焊垫部21。多个第2贯通孔214在第1方向x上排列。
如图13所示，多个第2凹槽215从搭载驱动元件42的第1端子部12的面凹陷。如图2所示，多个第2凹槽215在第1方向x上延伸。多个第2凹槽215在第2方向y上位于驱动元件42与多个第2贯通孔214之间。多个第2凹槽215在第1方向x上排列。
第1引线10如图2所示，还具有第1端子部12。第1端子部12在第2方向y上与第1焊垫部11相连，且从密封树脂70露出。第1端子部12是控制元件41的动作所必需的电源电压的接地端子。第1端子部12沿厚度方向z看时是在第2方向y上延伸的带状。如图9所示，第1端子部12从第1方向x看时弯曲为鸥翼(Gull wing)状。第1端子部12的表面被镀锡(Sn)层覆盖。
第2引线20如图2所示还具有第2端子部22。第2端子部22在第2方向y上与第2焊垫部21相连，且从密封树脂70露出。第2端子部22是驱动元件42的动作所必需的电源电压的接地端子。第2端子部22与由半导体器件A10驱动的开关元件的发射极电极导通。第2端子部22沿厚度方向z看时为在第2方向y上延伸的带状。沿厚度方向z看时，第2端子部22从密封树脂70延伸的方向与第1端子部12从密封树脂70延伸的方向相反。如图8所示，第2端子部22从第1方向x看时弯曲为鸥翼状。第2端子部22的表面被镀锡层覆盖。
第3引线31如图2所示，具有第3焊垫部311和第3端子部312。
第3焊垫部311如图2所示，在第2方向y上位于与第2焊垫部21的第4边缘212相邻的位置。第3焊垫部311经由多个第1导线61的任意者与控制元件41导通。第3焊垫部311被密封树脂70覆盖。第3焊垫部311从第3端子部312向第1焊垫部11延伸。第3焊垫部311的表面的大部分被镀银层等的金属层覆盖。第3焊垫部311具有第3焊垫靠近边缘311A和多个第3贯通孔311B。
如图6所示，第3焊垫靠近边缘311A沿厚度方向z看时最靠近第2焊垫部21的第4边缘212。第3焊垫靠近边缘311A在第1方向x上延伸。由此，第3焊垫靠近边缘311A与第4边缘212平行。如图13所示，多个第3贯通孔311B在厚度方向z上贯通第3焊垫部311。
第3端子部312如图2所示，在第2方向y上与第3焊垫部311相连，且从密封树脂70露出。第3端子部312是控制元件41的动作所必需的电源电压的正极。第3端子部312沿厚度方向z看时为在第2方向y上延伸的带状。沿厚度方向z看时，第3端子部312从密封树脂70延伸的方向与第1端子部12从密封树脂70延伸的方向相同。如图8所示，第3端子部312从第1方向x看时弯曲为鸥翼状。第3端子部312的表面被镀锡层覆盖。
第4引线32如图2所示具有第4焊垫部321和第4端子部322。
第4焊垫部321如图2所示，在第2方向y上位于与第1焊垫部11的第3边缘112相邻的位置。第4焊垫部321经由多个第2导线62的任意者与驱动元件42导通。第4焊垫部321被密封树脂70覆盖。第4焊垫部321从第4端子部322向第2焊垫部21延伸。第4焊垫部321的表面的大部分被镀银等的金属层覆盖。第4焊垫部321具有第4焊垫靠近边缘321A和多个第4贯通孔321B。
如图7所示，第4焊垫靠近边缘321A沿厚度方向z看时最靠近第1焊垫部11的第3边缘112。第4焊垫靠近边缘321A在第1方向x上延伸。由此，第4焊垫靠近边缘321A与第3边缘112平行。如图12所示，多个第4贯通孔321B在厚度方向z上贯通第4焊垫部321。
第4端子部322如图2所示，在第2方向y上与第4焊垫部321相连，并且从密封树脂70露出。第4端子部322被施加驱动元件42的动作所必需的电源电压。第4端子部322沿厚度方向z看时为沿着第2方向y的带状。沿厚度方向z看时，第4端子部322从密封树脂70延伸的方向与第2端子部22从密封树脂70延伸的方向相同。如图9所示，第4端子部322从第1方向x看时弯曲为鸥翼状。第4端子部322的表面被镀锡层覆盖。
多个第5引线33如图2所示，在第1方向x上位于第1引线10与第3引线31之间，且在第1方向x上排列。在半导体器件A10所示的一例中，多个第5引线33为2个。多个第5引线33各自具有第5焊垫部331和第5端子部332。
第5焊垫部331如图2所示，经由多个第1导线61的任意者与控制元件41导通。第5焊垫部331被密封树脂70覆盖。第5焊垫部331的表面的大部分被镀银层等的金属层覆盖。第5焊垫部331具有第5贯通孔331A。如图14所示，第5贯通孔331A在厚度方向z上贯通第5焊垫部331。
第5端子部332如图2所示，在第2方向y上与第5焊垫部331相连，并且从密封树脂70露出。第5端子部332位于第1端子部12与第3端子部312之间。多个第5引线33的第5端子部332被输入2种脉冲信号。这些脉冲信号由成为开关元件的驱动的基础的PWM(Pulse WidthModulation：脉冲宽度调制)信号生成。第5端子部332沿厚度方向z看时为在第2方向y上延伸的带状。沿厚度方向z看时，第5端子部332从密封树脂70延伸的方向与第1端子部12和第3端子部312从密封树脂70延伸的方向相同。如图14所示，多个第5端子部332从第1方向x看时弯曲为鸥翼状。多个第5端子部332的表面被镀锡层覆盖。
多个第6引线34如图2所示，在第1方向x上位于第2引线20与第4引线32之间，且在第1方向x上排列。多个第6引线34在第2方向y上位于与多个第5引线33分离的位置。半导体器件A10所示的一例中，多个第6引线34为2个。多个第6引线34各自具有第6焊垫部341和第6端子部342。
第6焊垫部341如图2所示，经由多个第1导线61的任意者与驱动元件42导通。第6焊垫部341被密封树脂70覆盖。第6焊垫部341的表面的大部分由镀银层等的金属层覆盖。第6焊垫部341各自具有第6贯通孔341A。如图14所示，第6贯通孔341A在厚度方向z上贯通第6焊垫部341。
第6端子部342如图2所示，在第2方向y上与第6焊垫部341相连，并且从密封树脂70露出。第6端子部342位于第2端子部22与第4端子部322之间。多个第6引线34的第6端子部342被施加用于驱动开关元件的栅极电压。多个第6引线34的第6端子部342的任意者与构成上臂电路(高侧区域)的开关元件的栅极电极导通。多个第6引线34的第6端子部342的任意者与构成下臂电路(低侧区域)的开关元件导通。第6端子部342沿厚度方向z看时为在第2方向y延伸的带状。沿厚度方向z看时，第6端子部342从密封树脂70延伸的方向与第2端子部22和第4端子部322从密封树脂70延伸的方向相同。如图14所示，多个第6端子部342从第1方向x看时弯曲成鸥翼状。多个第6端子部342的表面被镀锡层覆盖。
接着，基于图3，对半导体器件A10的制造中所使用的引线框架80进行说明。
图3中所示的引线框架80是提取出包含构成半导体器件A10的导电支承部件1(第1引线10、第2引线20、第3引线31、第4引线32、多个第5引线33和多个第6引线34)在内的部分的结构。引线框架80在导电支承部件1的基础上还包括框架81、多个第1系杆821、多个第2系杆822和一对挡杆83。
沿厚度方向z看时，框架81为框状。框架81包围导电支承部件1、多个第1系杆821、多个第2系杆822和一对挡杆83。导电支承部件1的第1方向x的两端连结于框架81。
多个第1系杆821在第1方向x上延伸。半导体器件A10所示的一个例子中，多个第1系杆821在第2方向y上在第1焊垫部11和第2焊垫部21的两侧分别各设有2个。多个第1系杆821与第1端子部12、第2端子部22、第3端子部312、第4端子部322、多个第5引线33的第5端子部332和多个第6引线34的第6端子部342交叉。
多个第2系杆822在第2方向y上延伸。半导体器件A10所示的一个例子中，多个第2系杆822为4个。多个第1系杆821之中相邻的2个该第1系杆821，它们的第1方向x的任意端通过多个第2系杆822的任意者连结。多个第2系杆822各自的第2方向y的任意端连结于一对挡杆83的任意者。
一对挡杆83在第1方向x上位于引线框架80的两侧。一对挡杆83各自的第2方向y的两端连结于框架81。在一对挡杆83各自形成有向第1方向x凹陷的缺口部831。在半导体器件A10的制造时，通过模塑成型来形成密封树脂70时，缺口部831成为作为合成树脂的流入流出口的门。
在图3中，由假想线表示沿厚度方向z看时的密封树脂70的周边缘。沿厚度方向z看时，导电支承部件1跨第2方向y上位于彼此分离的位置的密封树脂70的周边缘的一对区间。相对于此，沿厚度方向z看时，包含导电支承部件1的引线框架80没有跨第1方向x上位于彼此分离的位置的密封树脂70的周边缘的一对区间。
控制元件41如图2和图15所示是搭载于第1焊垫部11的半导体元件。沿厚度方向z看时，控制元件41是以第2方向y为长边方向的矩形形状。在控制元件41的上表面设置有多个电极411。在多个电极411中的任意者与第1焊垫部11、第3焊垫部311和多个第5焊垫部331中的任意者之间，连接有多个第1导线61的任意者。多个第1导线61例如由金(Au)形成。沿厚度方向z看时，多个第1导线61之中与第3焊垫部311连接的该第1导线61位于绝缘元件50的外方。在控制元件41与第1焊垫部11之间插设有接合层49。接合层49例如是以环氧树脂为主剂的银膏。控制元件41通过接合层49与第1焊垫部11接合。
如图2和图15所示，驱动元件42是搭载于第2焊垫部21的半导体元件。沿厚度方向z看时，驱动元件42是以第2方向y为长边方向的矩形形状。在驱动元件42的上表面设置有多个电极421。在多个电极421的任意者与第2焊垫部21、第4焊垫部321和多个第6焊垫部341的任意者之间连接有多个第2导线62的任意者。多个第2导线62例如由金形成。沿厚度方向z看时，多个第2导线62之中与第4焊垫部321连接的该第2导线62，在第2方向y上在第1焊垫部11的第3边缘112与第2焊垫部21的第6边缘213的延长线之间通过。在驱动元件42与第2焊垫部21之间插设有接合层49。驱动元件42通过接合层49与第2焊垫部21接合。
如图2和图15所示，绝缘元件50搭载于第1焊垫部11，并且是位于与控制元件41相邻的位置的半导体元件。沿厚度方向z看时，绝缘元件50在第1方向x上位于控制元件41与驱动元件42之间。沿厚度方向z看时，绝缘元件50是以第2方向y为长边方向的矩形形状。在绝缘元件50的上表面设置有多个低电压电极53和多个高电压电极54。在多个低电压电极53的任意者与控制元件41的多个电极411的任意者之间连接有多个第3导线63的任意者。在多个高电压电极54的任意者与驱动元件42的多个电极421的任意者之间连接有多个第4导线64的任意者。多个第3导线63和多个第4导线64例如由金形成。在绝缘元件50与第1焊垫部11之间插设有接合层49。绝缘元件50通过接合层49与第1焊垫部11接合。
密封树脂70如图12～图15所示，覆盖控制元件41、驱动元件42、绝缘元件50、多个第1导线61、多个第2导线62、多个第3导线63和多个第4导线64。密封树脂70例如由包含环氧树脂的材料形成。如图8～图11所示，密封树脂70具有第1侧面71、第2侧面72、第3侧面73和第4侧面74。
如图2所示，第1侧面71和第2侧面72在第1方向x上位于彼此分离的位置。第1侧面71位于与第2焊垫部21和第3焊垫部311相邻的位置。第2侧面72位于与第1焊垫部11和第4焊垫部321相邻的位置。如图2、图8和图9所示，导电支承部件1没有从第1侧面71和第2侧面72露出。
如图8和图11所示，第1侧面71具有第1上部711、第1下部712和第1中间部713。第1上部711与第1中间部713的上边缘相连，并且相对于厚度方向z向靠近第2侧面72的方向倾斜。第1下部712与第1中间部713的下边缘相连，并且相对于厚度方向z向靠近第2侧面72的方向倾斜。第1中间部713与厚度方向z平行，并且是在第2方向y上延伸的带状。
如图8所示，在第1侧面71的第1中间部713和第1下部712的各自的区域的一部分形成有第1浇口痕75。第1浇口痕75的表面比第1侧面71的其它区域的表面粗糙。第1浇口痕75是在利用模塑成型来形成密封树脂70时，由于合成树脂的流入流出而出现的痕迹。如图2所示，沿厚度方向z看时，第1浇口痕75包含在第2方向y上位于第2焊垫部21的第4边缘212的延长线与第1焊垫部11的第5边缘113的延长线之间的区域。
如图9和图10所示，第2侧面72具有第2上部721、第2下部722和第2中间部723。第2上部721与第2中间部723的上边缘相连，并且相对于厚度方向z向靠近第1侧面71的方向倾斜。第2下部722与第2中间部723的下边缘相连，并且相对于厚度方向z向靠近第1侧面71的方向倾斜。第2中间部723与厚度方向z平行，并且是在第2方向y上延伸的带状。
如图9所示，在第2侧面72的第2中间部723和第2下部722的各自的区域的一部分形成有第2浇口痕76。第2浇口痕76的表面比第2侧面72的其它区域的表面粗糙。第2浇口痕76与第1浇口痕75同样地是在利用模塑成型来形成密封树脂70时，由于合成树脂的流入流出而出现的痕迹。如图2所示，沿厚度方向z看时，第2浇口痕76包含在第2方向y上位于第1焊垫部11的第3边缘112的延长线与第2焊垫部21的第6边缘213的延长线之间的区域。第1浇口痕75和第2浇口痕76在第2方向y上位于彼此分离的位置。
如图10和图11所示，第1侧面71的第1上部711和第2侧面72的第2上部721的各自的高度h1形成为比第1侧面71的第1下部712和第2侧面72的第2下部722的各自的高度h2高。高度h1、h2是厚度方向z上的尺寸。
如图2所示，第3侧面73和第4侧面74在第2方向y上位于彼此分离的位置。第3侧面73和第4侧面74的各自的第1方向x的两端与第1侧面71和第2侧面72相连。如图2和图10所示，第1端子部12、第3端子部312和多个第5引线33的第5端子部332从第3侧面73露出。如图2和图11所示，第2端子部22、第4端子部322和多个第6引线34的第6端子部342从第4侧面74露出。
接着，基于图16～图20对绝缘元件50的内部构造进行说明。绝缘元件50包括半导体基板51、多个绝缘层52、多个低电压电极53、多个高电压电极54、多个线圈55、多个低电压配线56、多个高电压配线57、屏蔽层58和保护膜59。半导体器件A10表示的一个例子中，多个低电压电极53包括一对第1电极531和第2电极532。并且，多个高电压电极54包括一对第3电极541和第4电极542。在绝缘元件50的内部构造的说明中，没有特别记载而使用上下的情况下，是指厚度方向z的上下。
如图19和图20所示，半导体基板51位于绝缘元件50的下端。半导体基板51由硅(Si)或者碳化硅(SiC)等形成。
如图19和图20所示，多个绝缘层52具有电绝缘性，并且层叠于半导体基板51之上。在半导体器件A10表示的一个例子中，多个绝缘层52的层叠数为12。此外，多个绝缘层52的层叠数并不限定于此，能够根据绝缘元件50要求的绝缘耐压适当地设定。在此，在以下的说明中，绝缘层52的第5层是指从半导体基板51起在厚度方向z上数第5层为该绝缘层52。这一点关于其它的多个绝缘层52在以下说明中也是同样的。绝缘层52的第1层由层间膜522构成。层间膜522例如由二氧化硅(SiO2)构成。其它的多个绝缘层52(从第2层到第12层)由蚀刻停止膜521和层间膜522构成。多个绝缘层52的各自中，蚀刻停止膜521位于层间膜522之下。蚀刻停止膜521与位于其正下方的绝缘层52的层间膜522相接。蚀刻停止膜521由氮化硅(Si3N4)或者碳化硅等构成。
如图17～图20所示，多个线圈55配置于多个绝缘层52的内部。多个线圈55由以下部线圈551和上部线圈552为一组的多个组构成。半导体器件A10表示的一个例子中，多个线圈55的组数为2。即，半导体器件A10表示的一个例子中，多个线圈55包括一对下部线圈551和一对上部线圈552。一对下部线圈551位于比一对上部线圈552靠下方的位置。在厚度方向z上，在一对下部线圈551与一对上部线圈552之间由多个绝缘层52隔开。半导体器件A10表示的一个例子中，在绝缘层52的第4层的内部配置有一对下部线圈551，并且在绝缘层52的第11层的内部配置有一对上部线圈552。沿厚度方向z看时，一对下部线圈551与一对上部线圈552重叠。
多个线圈55沿厚度方向z看时为椭圆状的螺旋形。多个线圈55各自在厚度方向z上贯通配置其的绝缘层52。多个线圈55由导电层和阻挡金属层构成。导电层例如由铜形成。阻挡金属层覆盖导电层的表面(但是导电层的上端除外。)。作为阻挡金属层的结构的一例，能够举例从导电层的表面依次地层叠有钽(Ta)层、氮化钽(TaN)层、钽层的结构。
多个低电压配线56构成一对下部线圈551与多个低电压电极53的导电路径。多个低电压配线56由与多个线圈55相同的导电层和阻挡金属层构成。如图16所示，多个低电压电极53包括一对第1电极531和第2电极532。第2电极532在第2方向y上位于一对第1电极531之间。
对多个低电压配线56之中的、使一对下部线圈551与一对第1电极531彼此导通的一对该低电压配线56进行说明。一对该低电压配线56各自在构成要素中包括下部线圈内侧端配线561、引入配线563和贯通配线564。
如图18所示，下部线圈内侧端配线561沿厚度方向z看时在第2方向y上延伸，并且被下部线圈551的内边缘包围。下部线圈内侧端配线561的第2方向y上的一端与下部线圈551的内侧端连接。如图19所示，下部线圈内侧端配线561与包围它的下部线圈551相同地配置于绝缘层52的第4层。
如图18和图19所示，引入配线563与下部线圈内侧端配线561相连，并且在第1方向x上朝向贯通配线564延伸。引入配线563具有主部563A、衔接部563B和接地部563C。主部563A配置于绝缘层52的第2层，并且在第1方向x上延伸。衔接部563B配置于绝缘层52的第3层，使主部563A与下部线圈内侧端配线561相互导通。接地部563C配置于绝缘层52的第1层，使主部563A与半导体基板51相互导通。
如图19所示，贯通配线564在厚度方向z上延伸。贯通配线564与引入配线563连接。贯通配线564具有一对带状部564A和多个柱状部564B。一对带状部564A在第2方向y上延伸。一对带状部564A之中，一方的该带状部564A与一对下部线圈551同样地配置于绝缘层52的第4层。一对带状部564A之中，另一方的该带状部564A位于比一方的该带状部564A靠上方，并且与一对上部线圈552同样地配置于绝缘层52的第11层。沿厚度方向z看时，一对带状部564A彼此重叠。多个柱状部564B将引入配线563的主部563A和一对带状部564A相互连结。多个柱状部564B配置于绝缘层52的第3层和绝缘层52的第5层～第10层。多个柱状部564B的最下端与主部563A的上端连接。多个柱状部564B的最上端与另一方的该带状部564A的下端连接。在另一方的该带状部564A的上端连接有第1电极531。
对多个低电压配线56之中使一对下部线圈551与第2电极532相互导通的该低电压配线56进行说明。低电压配线56在构成要素中包括下部线圈外侧端配线562、引入配线563和贯通配线564。它们之中，由于引入配线563和贯通配线564与使一对下部线圈551和一对第1电极531相互导通的一对该低电压配线56的构成要素是相同的，因此在此省略说明。
如图18所示，下部线圈外侧端配线562沿厚度方向z看时在第2方向y上延伸，并且在第2方向y上位于一对下部线圈551之间。下部线圈外侧端配线562的第2方向y上的两端与一对下部线圈551的外侧端连接。如图20所示，下部线圈外侧端配线562与一对下部线圈551同样地配置于绝缘层52的第4层。如图20所示，在配置于绝缘层52的第11层的贯通配线564的带状部564A的上端连接有第2电极532。
多个高电压配线57构成一对上部线圈552与多个高电压电极54的导电路径。多个高电压配线57由与多个线圈55相同的导电层和阻挡金属层构成。如图16所示，多个高电压电极54包括一对第3电极541和第4电极542。第4电极542在第2方向y上位于一对第3电极541之间。
对多个高电压配线57之中使一对上部线圈552与一对第3电极541相互导通的一对该高电压配线57进行说明。一对该高电压配线57各自在构成要素中包括上部线圈内侧端配线571。如图17所示，上部线圈内侧端配线571沿厚度方向z看时在第2方向y上延伸，并且被上部线圈552的内边缘包围。上部线圈内侧端配线571的第2方向y上的一端与上部线圈552的内侧端连接。如图19所示，上部线圈内侧端配线571与包围其的上部线圈552同样地配置于绝缘层52的第11层。在上部线圈内侧端配线571的上端连接有第3电极541。
对多个高电压配线57之中，使一对上部线圈552与第4电极542相互导通的该高电压配线57进行说明。该高电压配线57在构成要素中包括上部线圈外侧端配线572。如图17所示，上部线圈外侧端配线572沿厚度方向z看时在第2方向y上延伸，并且在第2方向y上位于一对上部线圈552之间。上部线圈外侧端配线572的第2方向y上的两端与一对上部线圈552的外侧端连接。如图20所示，上部线圈外侧端配线572与一对上部线圈552同样地配置于绝缘层52的第11层。在上部线圈外侧端配线572的上端连接有第4电极542。
多个低电压电极53如图16所示，沿厚度方向z看时位于相对于多个线圈55在第1方向x上分离的位置。
如图19所示，多个低电压电极53中包含的一对第1电极531各自具有焊垫部531A和多个衔接部531B。如图16所示，焊垫部531A包含在第2方向y上相互分离的一对区域。在该一对区域的任意者连接多个第3导线63的任意者。焊垫部531A配置于多个绝缘层52的最上端。焊垫部531A例如由铝(Al)构成。多个衔接部531B从焊垫部531A的下端向厚度方向z延伸。多个衔接部531B配置于绝缘层52的第12层。多个衔接部531B由与多个线圈55相同的导电层和阻挡金属层构成。多个衔接部531B的下端连接于与下部线圈内侧端配线561导通的贯通配线564的带状部564A(配置于绝缘层52的第11层)。
如图20所示，多个低电压电极53中包含的第2电极532具有焊垫部532A和多个衔接部532B。如图16所示，焊垫部532A包含在第2方向y上相互分离的一对区域。在该一对区域的任意者连接多个第3导线63的任意者。焊垫部532A配置于多个绝缘层52的最上端。焊垫部532A例如由铝形成。多个衔接部532B从焊垫部532A的下端向厚度方向z延伸。多个衔接部532B配置于绝缘层52的第12层。多个衔接部532B由与多个线圈55相同的导电层和阻挡金属层构成。多个衔接部532B的下端连接于与下部线圈外侧端配线562导通的贯通配线564的带状部564A(配置于绝缘层52的第11层)。
多个高电压电极54如图17所示，沿厚度方向z看时具有与多个高电压配线57重叠的部分。
如图19所示，多个高电压电极54中包含的一对第3电极541各自具有焊垫部541A和多个衔接部541B。如图16所示，焊垫部541A包含在第2方向y上相互分离的一对区域。在该一对区域的任意者连接多个第4导线64的任意者。焊垫部541A配置于多个绝缘层52的最上端。焊垫部541A例如由铝形成。多个衔接部541B从焊垫部541A的下端向厚度方向z延伸。多个衔接部541B配置于绝缘层52的第12层。多个衔接部541B由与多个线圈55相同的导电层和阻挡金属层构成。多个衔接部541B的下端与上部线圈内侧端配线571连接。
如图20所示，多个高电压电极54中包含的第4电极542具有焊垫部542A和多个衔接部542B。如图16所示，焊垫部542A包含在第2方向y上彼此分离的一对区域。在该一对区域的任意者连接多个第4导线64的任意者。焊垫部542A配置于多个绝缘层52的最上端。焊垫部542A例如由铝形成。多个衔接部542B从焊垫部542A的下端向厚度方向z延伸。多个衔接部542B配置于绝缘层52的第12层。多个衔接部542B由与多个线圈55相同的导电层和阻挡金属层构成。多个衔接部542B的下端与上部线圈外侧端配线572连接。
屏蔽层58如图16～图18所示，沿厚度方向z看时为框状，并且包围多个线圈55、多个低电压配线56和多个高电压配线57。屏蔽层58由与多个线圈55相同的导电层和阻挡金属层构成。如图19和图20所示，屏蔽层58具有框部581和多个接地部582。框部581在厚度方向z上延伸，并且包围多个线圈55、多个低电压配线56和多个高电压配线57。框部581配置于绝缘层52的第2层～第11层。多个接地部582配置于绝缘层52的第1层，使框部581与半导体基板51相互导通。
保护膜59如图19和图20所示，配置于多个绝缘层52的最上端。保护膜59具有钝化膜591和线圈保护膜592。钝化膜591覆盖多个绝缘层52的最上端，并且使多个低电压电极53和多个高电压电极54露出。作为钝化膜591的结构的一例，能够举例从多个绝缘层52的最上端起依次地层叠二氧化硅膜、氮化硅膜的结构。线圈保护膜592位于钝化膜591之上。线圈保护膜592沿厚度方向z看时位于与多个线圈55分别重叠的位置。线圈保护膜592例如由聚酰亚胺形成。
接着，对构成半导体器件A10的控制元件41、驱动元件42和绝缘元件50的动作进行说明。
输入到多个第5引线33的第5端子部332的2种脉冲信号经由多个第1导线61传送到控制元件41。通过在控制元件41的内部构成的一对晶体管和脉冲发生器，2种脉冲信号被转换为5V(控制元件41的基准电压为0V的情况下)的单一的低电压脉冲信号。该低电压脉冲信号经由多个第3导线63被输入到多个低电压电极53之中的一对第1电极531的任意者和第2电极532。
输入到一对第1电极531的任意者和第2电极532的低电压脉冲信号经由多个低电压配线56通过下部线圈551被转换为磁力。该磁力通过与下部线圈551的上方对应地配置的上部线圈552被转换为1215V(驱动元件42的基准电压为1,200V的情况下)的高电压脉冲信号。该高电压脉冲信号经由多个高电压配线57被输出到多个高电压电极54之中的一对第3电极541的任意者和第4电极542。
输出到一对第3电极541的任意者和第4电极542的高电压脉冲信号经由多个第4导线64传送到驱动元件42。高电压脉冲信号被转换为用于通过驱动元件42使构成上臂电路和下臂电路的任意者的开关元件驱动的栅极电压。栅极电压经由多个第2导线62的任意者从多个第6引线34的第6端子部342的任意者输出。
像这样，以绝缘元件50为界限，控制元件41成为半导体器件A10的低电压区域，驱动元件42成为半导体器件A10的高电压区域。因此，与控制元件41导通的第1引线10、第3引线31、多个第5引线33、多个第1导线61和多个第3导线63成为半导体器件A10的低电压区域。另外，与驱动元件42导通的第2引线20、第4引线32、多个第6引线34、多个第2导线62和多个第4导线64成为半导体器件A10的高电压区域。
接着，对半导体器件A10的作用效果进行说明。
在半导体器件A10中，第2引线20的第2焊垫部21在第1方向x上位于与第1引线10的第1焊垫部11相邻的位置。第2引线20相比第1引线10成为高电压区域。沿厚度方向z看时，第1焊垫部11在第1方向x上位于与第2焊垫部21相邻的位置，且具有在第2方向y上延伸的第1边缘111。沿厚度方向z看时，第2焊垫部21在第1方向x上位于与第1边缘111相邻的位置，并且具有在第2方向y上延伸的第2边缘211。在第2方向y上，第2边缘211的第3端211A和第2边缘211的第4端211B的任意者位于第1边缘111的第1端111A与第1边缘111的第2端111B之间。由此，如图21所示，在半导体器件A10的制造中的密封树脂70的形成时，沿厚度方向z看时合成树脂沿着曲柄形状的流路F流通。在第1边缘111与第2边缘211之间，流路F成为沿着第2方向y的流路。由此，填埋包含在低电压区域中的第1焊垫部11与包含在高电压区域中的第1端子部12之间的密封树脂70的部分成为抑制空隙的形成的紧密的树脂。因此，依据半导体器件A10，即使是实现半导体器件A10的小型化的情况下，也能够抑制半导体器件A10的绝缘耐压的降低。
如图21所示，在半导体器件A10的制造中的密封树脂70的形成时，沿厚度方向z看时合成树脂沿着流路F流动。由此，连接于搭载在第1焊垫部11的控制元件41和第3引线31的第3焊垫部311的第1导线61，沿厚度方向z看时向图21所示的箭头的方向移动。因此，沿厚度方向z看时，该第1导线61位于搭载在第1焊垫部11的绝缘元件50的外方。同样地，连接于搭载在第2焊垫部21的驱动元件42和第4引线32的第4焊垫部321的第2导线62，沿厚度方向z看时向图21所示的箭头的方向移动。因此，如图2所示，沿厚度方向z看时，该第2导线62在第2方向y上在第1焊垫部11的第3边缘112与第2焊垫部21的第6边缘213的延长线之间通过。由此，能够避免第1导线61和第2导线62靠近绝缘元件50的状况，因此能够抑制半导体器件A10的绝缘耐压的降低。
沿厚度方向z看时，第1焊垫部11具有第3边缘112，该第3边缘112与在第2方向y上位于第2焊垫部21的第2边缘211的第3端211A与该第2边缘211的第4端211B之间的第1边缘111的第1端111A或者第2端111B的任意者相连。沿厚度方向z看时，第2焊垫部21具有第4边缘212，该第4边缘212与在第2方向y上位于第1边缘111的第1端111A与该第1边缘111的第2端111B之间的第2边缘211的第3端211A或者第4端211B的任意者相连。第3边缘112和第4边缘212均包含在第1方向x上延伸的区间。由此，在半导体器件A10的制造中的密封树脂70的形成时，合成树脂的流动沿厚度方向z看时成为进一步沿着流路F的流动。由此，更加显著地体现出上述的作用，能够更加有效地抑制半导体器件A10的绝缘耐压的降低。
密封树脂70具有在第1方向x上位于彼此分离的位置的第1侧面71和第2侧面72。在第1侧面71形成有第1浇口痕75。第1浇口痕75包含在第2方向y上位于第2焊垫部21的第4边缘212的延长线与第1焊垫部11的第5边缘113的延长线之间的区域。在第2侧面72形成有第2浇口痕76。第2浇口痕76包含在第2方向y上位于第1焊垫部11的第3边缘112的延长线与第2焊垫部21的第6边缘213的延长线之间的区域。这是通过在半导体器件A10的制造中的密封树脂70的形成时，实现在图21所示的流路F的两末端设置成为合成树脂的流入流出口的门这样的结构的结果而体现的。
在半导体器件A10中，导电支承部件1没有从密封树脂70的第1侧面71和第2侧面72露出。由此，由于半导体器件A10的第2方向y上的绝缘距离变得更大，因此能够抑制半导体器件A10的绝缘耐压的降低。
第1焊垫部11的第3边缘112具有与第1边缘111的第1端111A和第2端111B的任意者相连的第3边缘连结部112A。第3边缘连结部112A为向第1焊垫部11的外方凸出的凸状。第2焊垫部21的第4边缘212具有与第2边缘211的第3端211A和第4端211B的任意者相连的第4边缘连结部212A。由此，能够更加有效地抑制低电压区域中包含的第1焊垫部11与高电压区域中包含的第2焊垫部21之间的绝缘耐压的降低。
沿厚度方向z看时，第3焊垫部311具有与第2焊垫部21的第4边缘212最靠近的第3焊垫靠近边缘311A。第3焊垫靠近边缘311A在第1方向x上延伸。由此，在第4边缘212与第3焊垫靠近边缘311A之间，图21中所示的流路F成为进一步沿着第1方向x的流路。由此，填埋在低电压区域所包含的第3焊垫部311与高电压区域所包含的第2焊垫部21之间的密封树脂70的部分，成为抑制空隙的形成的紧密的树脂，能够抑制它们之间的绝缘耐压的降低。
第3焊垫部311从第3引线31的第3端子部312向第1焊垫部11延伸。由此，能够使连接于控制元件41和第3焊垫部311的第1导线61的长度缩短。通过使该第1导线61的长度缩短，能够更加有效地避免该第1导线61与绝缘元件50的靠近。
沿厚度方向z看时，第4焊垫部321具有与第3边缘112最靠近的第4焊垫靠近边缘321A。第4焊垫靠近边缘321A在第1方向x上延伸。由此，在第3边缘112与第4焊垫靠近边缘321A之间，图21所示的流路F成为进一步沿着第1方向x的流路。由此，填埋在高电压区域所包含的第4焊垫部321与低电压区域所包含的第1焊垫部11之间的密封树脂70的部分，成为抑制空隙的形成的紧密的树脂，能够抑制它们之间的绝缘耐压的降低。
第4焊垫部321从第4引线32的第4端子部322向第2焊垫部21延伸。由此，能够使连接于驱动元件42与第4焊垫部321的第2导线62的长度缩短。由于能够使该第2导线62的长度缩短，能够更有效地避免该第2导线62与绝缘元件50的靠近。
如图10和图11所示，第1侧面71的第1上部711和第2侧面72的第2上部721的各自的高度h1形成为，比第1侧面71的第1下部712和第2侧面72的第2下部722的各自的高度h2大。由此，能够使覆盖多个第1导线61、多个第2导线62、多个第3导线63和多个第4导线64的密封树脂70的最小厚度进一步增大。由此，能够抑制半导体器件A10的绝缘耐压的降低。
〔第2实施方式〕
基于图22～图25，对本发明的第2实施方式的半导体器件A20进行说明。在这些图中，对于与上文已述的半导体器件A10相同或类似的要素标注相同的附图标记，省略重复的说明。在此，图22为了理解的方便，透视了密封树脂70。图22中将所透视的密封树脂70用假想线(两点划线)表示。
半导体器件A20中，第3引线31、第4引线32、多个第5引线33和多个第6引线34的结构与上文已述的半导体器件A10的这些部件的结构不同。
如图22和图23所示，第3引线31的第3焊垫部311具有第3焊垫曲边311C。沿厚度方向z看时，第3焊垫曲边311C在第1方向x上位于与密封树脂70的第1浇口痕75相邻的位置。第3焊垫曲边311C为向第1浇口痕75凸出的凸状。
如图23和图24所示，第4引线32的第4焊垫部321具有第4焊垫曲边321C。沿厚度方向z看时，第4焊垫曲边321C在第1方向x上位于与密封树脂70的第2浇口痕76相邻的位置。第4焊垫曲边321C为向第2浇口痕76凸出的凸状。
如图22所示，多个第5引线33的第5焊垫部331的第5贯通孔331A的各自的直径比半导体器件A10的该第5贯通孔331A的直径大。如图25所示，密封树脂70的一部分位于第5贯通孔331A中。
如图22所示，多个第6引线34的第6焊垫部341的第6贯通孔341A的各自的直径，比半导体器件A10的该第6贯通孔341A的直径大。如图25所示，密封树脂70的一部分位于第6贯通孔341A中。
接着，对半导体器件A20的作用效果进行说明。
在半导体器件A20中，第2引线20的第2焊垫部21在第1方向x上位于与第1引线10的第1焊垫部11相邻的位置。第2引线20相比第1引线10成为高电压区域。沿厚度方向z看时，第1焊垫部11在第1方向x上位于与第2焊垫部21相邻的位置，并且具有在第2方向y上延伸的第1边缘111。沿厚度方向z看时，第2焊垫部21在第1方向x上位于与第1边缘111相邻的位置，并且具有在第2方向y上延伸的第2边缘211。在第2方向y上，第2边缘211的第3端211A和第2边缘211的第4端211B的任意者位于第1边缘111的第1端111A与第1边缘111的第2端111B之间。因此，依据半导体器件A20，即使实现半导体器件A20的小型化的情况下，也能够抑制半导体器件A20的绝缘耐压的降低。
在半导体器件A20中，第3引线31的第3焊垫部311具有第3焊垫曲边311C。沿厚度方向z看时，第3焊垫曲边311C在第1方向x上位于与密封树脂70的第1浇口痕75相邻的位置，并且是向第1浇口痕75凸出的凸状。由此，在位于第1浇口痕75的近旁的密封树脂70的部分中，能够抑制在该部分产生皲裂。
在半导体器件A20中，第4引线32的第4焊垫部321具有第4焊垫曲边321C。沿厚度方向z看时，第4焊垫曲边321C在第1方向x上位于与密封树脂70的第2浇口痕76相邻的位置，并且是向第2浇口痕76凸出的凸状。由此，在位于第2浇口痕76的近旁的密封树脂70的部分中，能够抑制在该部分中产生皲裂。
第5引线33的第5焊垫部331具有在厚度方向z上贯通的第5贯通孔331A。第5焊垫部331被密封树脂70覆盖。在半导体器件A20中，密封树脂70的一部分位于第5贯通孔331A中。由此，当第5引线33从密封树脂70被抽出时，位于第5贯通孔331A中的密封树脂70的一部分抵抗第5引线33的抽出。因此，能够防止第5引线33从密封树脂70被抽出的状况。
第6引线34的第6焊垫部341具有在厚度方向z上贯通的第6贯通孔341A。第6焊垫部341被密封树脂70覆盖。在半导体器件A20中，密封树脂70的一部分位于第6贯通孔341A中。由此，当第6引线34从密封树脂70被抽出时，位于第6贯通孔341A中的密封树脂70的一部分抵抗第6引线34的抽出。因此，能够防止第6引线34从密封树脂70被抽出的状况。
本发明并不限定于上述的实施方式。本发明的各种具体的结构能够自由地进行各种设计变更。
本发明的各自实施方式作为以下的附记被规定。
附记1.一种半导体器件，其包括：
导电支承部件，其包含具有第1焊垫部的第1引线和具有第2焊垫部的第2引线，所述第2焊垫部在与所述第1引线的厚度方向正交的第1方向上位于与所述第1焊垫部相邻的位置；
搭载于所述第1焊垫部的控制元件；
搭载于所述第1焊垫部且与所述控制元件导通的绝缘元件；
搭载于所述第2焊垫部且与所述绝缘元件导通的驱动元件；和
覆盖所述第1焊垫部、所述第2焊垫部、所述控制元件、所述绝缘元件和所述驱动元件的密封树脂，
沿所述厚度方向看时，所述第1焊垫部具有在所述第1方向上位于与所述第2焊垫部相邻的位置，并且在与所述厚度方向和所述第1方向这两者正交的第2方向上延伸的第1边缘，
所述第1边缘具有位于所述第2方向的一端的第1端和位于所述第2方向的另一端的第2端，
沿所述厚度方向看时，所述第2焊垫部具有在所述第1方向上位于与所述第1边缘相邻的位置并且在所述第2方向上延伸的第2边缘，
所述第2边缘具有位于所述第2方向的一端的第3端和位于所述第2方向的另一端的第4端，
在所述第2方向上，所述第3端和所述第4端的任意者位于所述第1端与所述第2端之间。
附记2.如附记1所记载的半导体器件中，
沿所述厚度方向看时，所述第1焊垫部具有包含在所述第1方向上延伸的区间的第3边缘，
所述第3边缘与在所述第2方向上位于所述第3端与所述第4端之间的所述第1端或所述第2端的任意者相连，
沿所述厚度方向看时，所述第2焊垫部具有包含在所述第1方向上延伸的区间的第4边缘，
所述第4边缘与在所述第2方向上位于所述第1端与所述第2端之间的所述第3端或所述第4端的任意者相连。
附记3.如附记2所记载的半导体器件中，
所述导电支承部件还包含第3引线和第4引线，
所述第3引线具有在所述第2方向上位于与所述第4边缘相邻的位置并且被所述密封树脂覆盖的第3焊垫部，
所述第4引线具有在所述第2方向上位于与所述第3边缘相邻的位置并且被所述密封树脂覆盖的第4焊垫部，
所述半导体器件包括：连接所述控制元件与所述第3焊垫部的第1导线；和连接所述驱动元件与所述第4焊垫部的第2导线。
附记4.如附记3所记载的半导体器件中，
所述密封树脂具有在所述第1方向上位于彼此分离的位置的第1侧面和第2侧面，
所述第1侧面位于与所述第2焊垫部和所述第3焊垫部相邻的位置，
所述第2侧面位于与所述第1焊垫部和所述第4焊垫部相邻的位置，
在所述第1侧面形成有表面比所述第1侧面的其它区域粗糙的第1浇口痕，
在所述第2侧面形成有表面比所述第2侧面的其它区域粗糙的第2浇口痕。
附记5.如附记4所记载的半导体器件中，
所述导电支承部件没有从所述第1侧面和所述第2侧面露出。
附记6.如附记5所记载的半导体器件中，
所述第1浇口痕和所述第2浇口痕在所述第2方向上位于彼此分离的位置。
附记7.如附记5或6所记载的半导体器件中，
沿所述厚度方向看时，所述第1焊垫部具有在所述第2方向上位于与所述第3边缘分离的位置，并且与所述第1边缘相连且包含在所述第1方向上延伸的区间的第5边缘，
沿所述厚度方向看时，所述第2焊垫部具有在所述第2方向上位于与所述第4边缘分离的位置，并且与所述第2边缘相连且包含在所述第1方向上延伸的区间的第6边缘。
附记8.如附记7所记载的半导体器件中，
沿所述厚度方向看时，所述第1浇口痕包含在所述第2方向上位于所述第4边缘的延长线与所述第5边缘的延长线之间的区域，
沿所述厚度方向看时，所述第2浇口痕包含在所述第2方向上位于所述第3边缘的延长线与所述第6边缘的延长线之间的区域。
附记9.如附记8所记载的半导体器件中，
所述第3边缘具有与所述第1端和所述第2端的任意者相连的第3边缘连结部，
所述第3边缘连结部为向所述第1焊垫部的外方凸出的凸状，
所述第4边缘具有与所述第3端和所述第4端的任意者相连的第4边缘连结部，
所述第4边缘连结部为向所述第2焊垫部的外方凸出的凸状。
附记10.如附记9所记载的半导体器件中，
沿所述厚度方向看时，所述第3焊垫部具有最靠近所述第4边缘并且在所述第1方向上延伸的第3焊垫靠近边缘，
沿所述厚度方向看时，所述第4焊垫部具有最靠近所述第3边缘并且在所述第1方向上延伸的第4焊垫靠近边缘。
附记11.如附记10所记载的半导体器件中，
沿所述厚度方向看时，所述第3焊垫部具有在所述第1方向上位于与所述第1浇口痕相邻的位置的第3焊垫曲边，
所述第3焊垫曲边为向所述第1浇口痕凸出的凸状，
沿所述厚度方向看时，所述第4焊垫部具有在所述第1方向上位于与所述第2浇口痕相邻的位置的第4焊垫曲边，
所述第4焊垫曲边为向所述第2浇口痕凸出的凸状。
附记12.如附记11所记载的半导体器件中，
所述绝缘元件在所述第1方向上位于所述控制元件与所述驱动元件之间。
附记13.如附记12所记载的半导体器件中，
沿所述厚度方向看时，所述第1导线位于所述绝缘元件的外方，
沿所述厚度方向看时，所述第2导线在所述第2方向上在所述第3边缘与所述第6边缘的延长线之间通过。
附记14.如附记12或13所记载的半导体器件中，
所述密封树脂具有在所述第2方向上位于彼此分离的位置的第3侧面和第4侧面，
所述第1引线具有与所述第1焊垫部相连且从所述第3侧面露出的第1端子部，
所述第2引线具有与所述第2焊垫部相连且从所述第4侧面露出的第2端子部，
所述第3引线具有与所述第3焊垫部相连且从所述第3侧面露出的第3端子部，
所述第4引线具有与所述第4焊垫部相连且从所述第4侧面露出的第4端子部。
附记15.如附记14所记载的半导体器件中，
所述导电支承部件还包含第5引线和第6引线，
所述第5引线具有：被所述密封树脂覆盖的第5焊垫部；和与所述第5焊垫部相连且从所述第3侧面露出，并且位于所述第1端子部与所述第3端子部之间的第5端子部，
所述第6引线具有：被所述密封树脂覆盖的第6焊垫部；和与所述第6焊垫部相连且从所述第4侧面露出，并且位于所述第2端子部与所述第4端子部之间的第6端子部，
所述第5焊垫部和所述第6焊垫部各自具有在所述厚度方向上贯通的贯通孔，
所述密封树脂的一部分位于所述贯通孔中。

Claims (15)

1.一种半导体器件，其特征在于，包括：
导电支承部件，其包含具有第1焊垫部的第1引线和具有第2焊垫部的第2引线，所述第2焊垫部在与所述第1引线的厚度方向正交的第1方向上位于与所述第1焊垫部相邻的位置；
搭载于所述第1焊垫部的控制元件；
搭载于所述第1焊垫部且与所述控制元件导通的绝缘元件；
搭载于所述第2焊垫部且与所述绝缘元件导通的驱动元件；和
覆盖所述第1焊垫部、所述第2焊垫部、所述控制元件、所述绝缘元件和所述驱动元件的密封树脂，
沿所述厚度方向看时，所述第1焊垫部具有在所述第1方向上位于与所述第2焊垫部相邻的位置，并且在与所述厚度方向和所述第1方向这两者正交的第2方向上延伸的第1边缘，
所述第1边缘具有位于所述第2方向的一端的第1端和位于所述第2方向的另一端的第2端，
沿所述厚度方向看时，所述第2焊垫部具有在所述第1方向上位于与所述第1边缘相邻的位置并且在所述第2方向上延伸的第2边缘，
所述第2边缘具有位于所述第2方向的一端的第3端和位于所述第2方向的另一端的第4端，
在所述第2方向上，所述第3端和所述第4端的任意者位于所述第1端与所述第2端之间。
2.如权利要求1所述的半导体器件，其特征在于：
沿所述厚度方向看时，所述第1焊垫部具有包含在所述第1方向上延伸的区间的第3边缘，
所述第3边缘与在所述第2方向上位于所述第3端与所述第4端之间的所述第1端或所述第2端的任意者相连，
沿所述厚度方向看时，所述第2焊垫部具有包含在所述第1方向上延伸的区间的第4边缘，
所述第4边缘与在所述第2方向上位于所述第1端与所述第2端之间的所述第3端或所述第4端的任意者相连。
3.如权利要求2所述的半导体器件，其特征在于：
所述导电支承部件还包含第3引线和第4引线，
所述第3引线具有在所述第2方向上位于与所述第4边缘相邻的位置并且被所述密封树脂覆盖的第3焊垫部，
所述第4引线具有在所述第2方向上位于与所述第3边缘相邻的位置并且被所述密封树脂覆盖的第4焊垫部，
所述半导体器件包括：连接所述控制元件与所述第3焊垫部的第1导线；和连接所述驱动元件与所述第4焊垫部的第2导线。
4.如权利要求3所述的半导体器件，其特征在于：
所述密封树脂具有在所述第1方向上位于彼此分离的位置的第1侧面和第2侧面，
所述第1侧面位于与所述第2焊垫部和所述第3焊垫部相邻的位置，
所述第2侧面位于与所述第1焊垫部和所述第4焊垫部相邻的位置，
在所述第1侧面形成有表面比所述第1侧面的其它区域粗糙的第1浇口痕，
在所述第2侧面形成有表面比所述第2侧面的其它区域粗糙的第2浇口痕。
5.如权利要求4所述的半导体器件，其特征在于：
所述导电支承部件没有从所述第1侧面和所述第2侧面露出。
6.如权利要求5所述的半导体器件，其特征在于：
所述第1浇口痕和所述第2浇口痕在所述第2方向上位于彼此分离的位置。
7.如权利要求5或6所述的半导体器件，其特征在于：
沿所述厚度方向看时，所述第1焊垫部具有在所述第2方向上位于与所述第3边缘分离的位置，并且与所述第1边缘相连且包含在所述第1方向上延伸的区间的第5边缘，
沿所述厚度方向看时，所述第2焊垫部具有在所述第2方向上位于与所述第4边缘分离的位置，并且与所述第2边缘相连且包含在所述第1方向上延伸的区间的第6边缘。
8.如权利要求7所述的半导体器件，其特征在于：
沿所述厚度方向看时，所述第1浇口痕包含在所述第2方向上位于所述第4边缘的延长线与所述第5边缘的延长线之间的区域，
沿所述厚度方向看时，所述第2浇口痕包含在所述第2方向上位于所述第3边缘的延长线与所述第6边缘的延长线之间的区域。
9.如权利要求8所述的半导体器件，其特征在于：
所述第3边缘具有与所述第1端和所述第2端的任意者相连的第3边缘连结部，
所述第3边缘连结部为向所述第1焊垫部的外方凸出的凸状，
所述第4边缘具有与所述第3端和所述第4端的任意者相连的第4边缘连结部，
所述第4边缘连结部为向所述第2焊垫部的外方凸出的凸状。
10.如权利要求9所述的半导体器件，其特征在于：
沿所述厚度方向看时，所述第3焊垫部具有最靠近所述第4边缘并且在所述第1方向上延伸的第3焊垫靠近边缘，
沿所述厚度方向看时，所述第4焊垫部具有最靠近所述第3边缘并且在所述第1方向上延伸的第4焊垫靠近边缘。
11.如权利要求10所述的半导体器件，其特征在于：
沿所述厚度方向看时，所述第3焊垫部具有在所述第1方向上位于与所述第1浇口痕相邻的位置的第3焊垫曲边，
所述第3焊垫曲边为向所述第1浇口痕凸出的凸状，
沿所述厚度方向看时，所述第4焊垫部具有在所述第1方向上位于与所述第2浇口痕相邻的位置的第4焊垫曲边，
所述第4焊垫曲边为向所述第2浇口痕凸出的凸状。
12.如权利要求11所述的半导体器件，其特征在于：
所述绝缘元件在所述第1方向上位于所述控制元件与所述驱动元件之间。
13.如权利要求12所述的半导体器件，其特征在于：
沿所述厚度方向看时，所述第1导线位于所述绝缘元件的外方，
沿所述厚度方向看时，所述第2导线在所述第2方向上在所述第3边缘与所述第6边缘的延长线之间通过。
14.如权利要求12或13所述的半导体器件，其特征在于：
所述密封树脂具有在所述第2方向上位于彼此分离的位置的第3侧面和第4侧面，
所述第1引线具有与所述第1焊垫部相连且从所述第3侧面露出的第1端子部，
所述第2引线具有与所述第2焊垫部相连且从所述第4侧面露出的第2端子部，
所述第3引线具有与所述第3焊垫部相连且从所述第3侧面露出的第3端子部，
所述第4引线具有与所述第4焊垫部相连且从所述第4侧面露出的第4端子部。
15.如权利要求14所述的半导体器件，其特征在于：
所述导电支承部件还包含第5引线和第6引线，
所述第5引线具有：被所述密封树脂覆盖的第5焊垫部；和与所述第5焊垫部相连且从所述第3侧面露出，并且位于所述第1端子部与所述第3端子部之间的第5端子部，
所述第6引线具有：被所述密封树脂覆盖的第6焊垫部；和与所述第6焊垫部相连且从所述第4侧面露出，并且位于所述第2端子部与所述第4端子部之间的第6端子部，
所述第5焊垫部和所述第6焊垫部各自具有在所述厚度方向上贯通的贯通孔，
所述密封树脂的一部分位于所述贯通孔中。
CN201980046333.9A 2018-07-12 2019-06-26 半导体器件 Active CN112400229B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018132135 2018-07-12
JP2018-132135 2018-07-12
PCT/JP2019/025313 WO2020012957A1 (ja) 2018-07-12 2019-06-26 半導体装置

Publications (2)

Publication Number Publication Date
CN112400229A true CN112400229A (zh) 2021-02-23
CN112400229B CN112400229B (zh) 2023-12-19

Family

ID=69141698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046333.9A Active CN112400229B (zh) 2018-07-12 2019-06-26 半导体器件

Country Status (5)

Country Link
US (1) US11594517B2 (zh)
JP (1) JP7001826B2 (zh)
CN (1) CN112400229B (zh)
DE (1) DE112019003540T5 (zh)
WO (1) WO2020012957A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance
JP2023179806A (ja) * 2020-09-09 2023-12-20 ローム株式会社 半導体装置
JPWO2022085394A1 (zh) * 2020-10-20 2022-04-28
CN116670828A (zh) * 2020-12-24 2023-08-29 罗姆股份有限公司 半导体器件
WO2022145177A1 (ja) * 2021-01-04 2022-07-07 ローム株式会社 半導体装置
DE112022000361T5 (de) * 2021-02-03 2023-10-12 Rohm Co., Ltd. Halbleiterbauelement
WO2023140042A1 (ja) * 2022-01-20 2023-07-27 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261973A (zh) * 2007-03-06 2008-09-10 株式会社瑞萨科技 半导体装置
CN104025287A (zh) * 2011-10-31 2014-09-03 罗姆股份有限公司 半导体装置
CN107768513A (zh) * 2016-08-22 2018-03-06 罗姆股份有限公司 半导体器件和半导体器件的安装结构
WO2018096573A1 (ja) * 2016-11-22 2018-05-31 三菱電機株式会社 半導体モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2008177309A (ja) * 2007-01-18 2008-07-31 Matsushita Electric Ind Co Ltd 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP5714455B2 (ja) 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
US9653396B2 (en) * 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN110349932A (zh) * 2014-01-29 2019-10-18 瑞萨电子株式会社 半导体器件
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
US10586755B2 (en) * 2018-01-15 2020-03-10 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261973A (zh) * 2007-03-06 2008-09-10 株式会社瑞萨科技 半导体装置
CN104025287A (zh) * 2011-10-31 2014-09-03 罗姆股份有限公司 半导体装置
CN107768513A (zh) * 2016-08-22 2018-03-06 罗姆股份有限公司 半导体器件和半导体器件的安装结构
WO2018096573A1 (ja) * 2016-11-22 2018-05-31 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
US11594517B2 (en) 2023-02-28
US20230170326A1 (en) 2023-06-01
WO2020012957A1 (ja) 2020-01-16
US20210265310A1 (en) 2021-08-26
CN112400229B (zh) 2023-12-19
JPWO2020012957A1 (ja) 2021-05-13
JP7001826B2 (ja) 2022-01-20
DE112019003540T5 (de) 2021-03-25

Similar Documents

Publication Publication Date Title
CN112400229B (zh) 半导体器件
US10347567B2 (en) Semiconductor device and method of manufacturing the same
US9530721B2 (en) Semiconductor device
JP7137558B2 (ja) 半導体装置
US10720411B2 (en) Semiconductor device
US11417623B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer
JP2022101068A (ja) ゲートドライバ
JP2009260215A (ja) 半導体装置
CN116783700A (zh) 半导体器件
JP6510123B2 (ja) 半導体装置
US20220068776A1 (en) Semiconductor device
US20230090494A1 (en) Semiconductor device
CN117083713A (zh) 半导体器件
US20230110154A1 (en) Semiconductor device
US12002785B2 (en) Semiconductor device
US11145629B2 (en) Semiconductor device and power conversion device
JP7496821B2 (ja) 半導体装置
US20230335529A1 (en) Semiconductor device
US20230062318A1 (en) Semiconductor device
US20240056073A1 (en) Semiconductor device
US20240021598A1 (en) Isolation transformer
US20240014201A1 (en) Insulating transformer
US20220157758A1 (en) Semiconductor device
US20240021599A1 (en) Isolation transformer
US20240030105A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant