CN107768513A - 半导体器件和半导体器件的安装结构 - Google Patents

半导体器件和半导体器件的安装结构 Download PDF

Info

Publication number
CN107768513A
CN107768513A CN201710718403.3A CN201710718403A CN107768513A CN 107768513 A CN107768513 A CN 107768513A CN 201710718403 A CN201710718403 A CN 201710718403A CN 107768513 A CN107768513 A CN 107768513A
Authority
CN
China
Prior art keywords
semiconductor devices
mentioned
face
layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710718403.3A
Other languages
English (en)
Other versions
CN107768513B (zh
Inventor
水田新生
木越圣博
正木贵章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017150970A external-priority patent/JP6986385B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN107768513A publication Critical patent/CN107768513A/zh
Application granted granted Critical
Publication of CN107768513B publication Critical patent/CN107768513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1711—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Abstract

本发明提供一种半导体器件和半导体器件的安装结构。上述半导体器件包括：半导体元件、多个端子和密封树脂。上述半导体元件具有正面和背面。上述正面和上述背面在上述半导体元件的厚度方向上彼此朝向相反侧。上述多个端子与上述半导体元件隔开间隔，且与上述正面导通。上述密封树脂具有朝向与上述正面所朝向的方向同方向的第一面。上述密封树脂覆盖上述半导体元件。各个上述多个端子具有从上述第一面露出的主面。

Description

半导体器件和半导体器件的安装结构
技术领域
本发明涉及半导体器件和半导体器件的安装结构。
背景技术
半导体元件为例如霍尔元件的半导体器件可应用于手机等各种电子设备。例如，在控制手机的显示器的光源的情况下，如果应用该半导体器件，则通过开闭手机的主体，能够进行使光源点亮或熄灭的控制。随着应用该半导体器件的电子设备的薄型化，对于该半导体器件也要求更进一步的薄型化。
发明内容
本发明鉴于上述情况而完成，其主要课题在于，提供一种实现更进一步薄型化的半导体器件。
根据本发明的第一方面，提供一种半导体器件。所述半导体器件包括半导体元件、多个端子和密封树脂。所述半导体元件具有正面和背面。所述正面和所述背面在所述半导体元件的厚度方上彼此朝向相反侧。所述多个端子与所述半导体元件隔开间隔，且与所述正面导通。所述密封树脂具有朝向与所述正面所朝向的方向同方向的第一面。所述密封树脂覆盖所述半导体元件。所述多个端子的各个具有从所述第一面露出的主面。
根据本发明的第二方面，提供一种半导体元件的安装结构。所述安装结构包括根据本发明的第一方面提供的半导体器件、配线基板和导电接合层。在所述配线基板安装有所述半导体器件。所述导电接合层将半导体器件与所述配线基板接合。所述绝缘膜与所述配线基板相对。所述导电接合层与所述外部导电层相接。
根据本发明的第三方面，提供一种半导体元件的安装结构。所述安装结构包括根据本发明的第一方面提供的半导体器件、配线基板和导电接合层。所述第一面与所述配线基板相对，所述导电接合层与所述主面导电层相对。
本发明的其它特征和优点通过基于附图在下文进行的详细的说明将变得更加明确。
附图说明
图1是本发明第一实施方式的半导体器件的俯视图(透过了密封树脂)。
图2是图1所示的半导体器件的仰视图。
图3是图1所示的半导体器件的右侧面图。
图4是图1所示的半导体器件的正面图。
图5是沿着图1的V-V线的截面图。
图6是应用了图1所示的半导体器件的电路的模块图。
图7是说明图1所示的半导体器件的制造方法的截面图。
图8是说明图1所示的半导体器件的制造方法的截面图。
图9是说明图1所示的半导体器件的制造方法的截面图。
图10是说明图1所示的半导体器件的制造方法的截面图。
图11是说明图1所示的半导体器件的制造方法的截面图。
图12是说明图1所示的半导体器件的制造方法的俯视图。
图13是说明图1所示的半导体器件的制造方法的截面图。
图14是说明图1所示的半导体器件的制造方法的截面图。
图15是说明图1所示的半导体器件的制造方法的截面图。
图16是说明图1所示的半导体器件的制造方法的截面图。
图17是说明图1所示的半导体器件的制造方法的俯视图。
图18是说明图1所示的半导体器件的制造方法的截面图。
图19是说明图1所示的半导体器件的制造方法的截面图。
图20是说明图1所示的半导体器件的制造方法的截面图。
图21是将图1所示的半导体器件安装于配线基板时的截面图。
图22是本发明第二实施方式的半导体器件的俯视图(透过了密封树脂)。
图23是图22所示的半导体器件的右侧面图。
图24是图22所示的半导体器件的正面图。
图25是沿着图22的XXV-XXV线的截面图。
图26是图25的局部放大图。
图27是说明图22所示的半导体器件的制造方法的俯视图。
图28是说明图22所示的半导体器件的制造方法的截面图。
图29是说明图22所示的半导体器件的制造方法的截面图。
图30是说明图22所示的半导体器件的制造方法的截面图。
图31是本发明第三实施方式的半导体器件的俯视图(透过了密封树脂)。
图32是图31所示的半导体器件的仰视图。
图33是图31所示的半导体器件的右侧面图。
图34是图31所示的半导体器件的正面图。
图35是沿着图31的XXXV-XXXV线的截面图。
图36是图33的局部放大图。
图37是图31所示的半导体器件(散热层由Ag膏构成时)的平面放大图。
图38是将图31所示的半导体器件安装于配线基板时的截面图。
图39是本发明第三实施方式的变形例的半导体器件的仰视图。
图40是图39所示的半导体器件的截面图。
图41是将图39所示的半导体器件安装于配线基板时的截面图。
图42是本发明第四实施方式的半导体器件的俯视图(透过了密封树脂)。
图43是图42所示的半导体器件的右侧面图。
图44是图42所示的半导体器件的正面图。
图45是沿着图42的XLV-XLV线的截面图。
图46是将图42所示的半导体器件安装于配线基板时的截面图。
图47是将图42所示的半导体器件安装于配线基板时的截面图。
图48是本发明第五实施方式的半导体器件的俯视图(透过了密封树脂)。
图49是图48所示的半导体器件的仰视图。
图50是本发明第六实施方式的半导体器件的俯视图(透过了密封树脂)。
图51是图50所示的半导体器件的仰视图。
图52是图50所示的半导体器件的右侧面图。
图53是图50所示的半导体器件的正面图。
图54是沿着图50的LIV-LIV线的截面图。
图55是将图50所示的半导体器件安装于配线基板时的截面图。
图56是本发明第六实施方式的变形例的半导体器件的仰视图。
图57是图56所示的半导体器件的截面图。
图58是将图56所示的半导体器件安装于配线基板时的截面图。
图59是本发明第七实施方式的半导体器件的俯视图(透过了密封树脂)。
图60是图59所示的半导体器件的仰视图。
图61是图59所示的半导体器件的右侧面图。
图62是图59所示的半导体器件的正面图。
图63是沿着图59的LXIII-LXIII线的截面图。
图64是将图59所示的半导体器件安装于配线基板时的截面图。
图65是本发明第八实施方式的半导体器件的俯视图(透过了密封树脂)。
图66是图65所示的半导体器件的仰视图。
图67是图65所示的半导体器件的右侧面图。
图68是图65所示的半导体器件的正面图。
图69是沿着图65的LXIX-LXIX线的截面图。
图70是将图65所示的半导体器件安装于配线基板时的截面图。
图71是将图65所示的半导体器件安装于配线基板时的截面图。
图72是本发明第九实施方式的半导体器件的俯视图(透过了密封树脂)。
图73是图72所示的半导体器件的仰视图。
图74是图72所示的半导体器件的右侧面图。
图75是图72所示的半导体器件的正面图。
图76是沿着图72的LXXVI-LXXVI线的截面图。
图77是将图72所示的半导体器件安装于配线基板时的截面图。
具体实施方式
〔第一实施方式〕
基于图1～图5对本发明第一实施方式的半导体器件A10进行说明。半导体器件A10包括：半导体元件11、绝缘层12、多个端子2、密封树脂3和引线4。
图1是半导体器件A10的俯视图，为了便于理解，透过了密封树脂3。图1中，将所透过的密封树脂3的外形以假想线(双点划线)表示。图5是沿着图1的V-V线(图1所示的单点划线)的截面图。另外，图1～图5中，省略了对于端子2重复进行的同样的要素符号的记载。
这些图所示的半导体器件A10是表面安装于手机等各种电子设备的配线基板的形式的器件。半导体器件A10在半导体元件11的厚度方向Z看(以下称为“俯视”。)时为矩形形状。在此，为了便于说明，将相对于半导体元件11的厚度方向Z(以下，简称为“厚度方向Z”。)正交的半导体器件A10的短边方向称为第一方向X，将相对于厚度方向Z和第一方向X两者正交的半导体器件A10的长边方向称为第二方向Y。
半导体元件11是成为半导体器件A10的功能的关键的部分。如图1所示，半导体元件11在俯视时为矩形形状。半导体元件11为霍尔元件。因此，半导体器件A10为磁传感器(霍尔IC)。另外，本实施方式的该霍尔元件为GaAs型霍尔元件。GaAs型霍尔元件具有相对磁通密度的变化的霍尔电压的线性(直线性)优异，并且不易受到温度变化的影响的优点。如图5所示，半导体元件11具有在厚度方向Z上彼此朝向相反侧的正面111和背面112。正面111是被密封树脂3覆盖的面。本实施方式中，在正面111形成有多个例如由Al构成的电极焊垫(省略图示)。在各个电极焊垫连接有引线4。背面112是与绝缘层12相接触的面。另外，本实施方式中，形成有与半导体元件11的背面112靠近的、检测磁通密度的变化的磁敏层113。
如图1和图5所示，绝缘层12是与半导体元件11的背面112相接触地配置，并且作为电绝缘体的部分。图5所示的绝缘层12的上端与背面112相接触，图5所示的绝缘层12的下端从密封树脂3露出。绝缘层12由例如环氧树脂或聚酰亚胺构成。厚度方向Z上的绝缘层12的长度(厚度)比后述的基部21的长度(厚度)短。
如图1～图5所示，多个端子2是构成半导体元件11与安装半导体器件A10的配线基板的导电路径的导电体。多个端子2包括端子2A、2B、2C、2D这四个。端子2A位于图1的右上。端子2B位于图1的右下。端子2C位于图1的左下。端子2D位于图1的左上。后述的半导体器件A20～A90中，多个端子2包括端子2A、2B、2C、2D这四个，各个实施方式的多个端子2的位置均与半导体器件A10相同。本实施方式中，各个端子2包括基部21、突出部22、主面导电层281、底面导电层282和内部导电层29。其中，基部21和突出部22构成端子2的主要部分，能够将基部21称为端子2的“第一部分”，将突出部22称为端子2的“第二部分”。端子2的主要部分由例如以Cu为主成分的合金构成。另外，端子2在其主要部分具有第一侧面23和第二侧面24。本实施方式中，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A10的角相邻接的方式配置有端子2。
如图1所示，基部21是与半导体元件11隔开间隔配置，并且与半导体元件11的正面111导通的端子2的主要部分(第一部分)。本实施方式中，基部21经由引线4与在半导体元件11的正面111形成的电极焊垫导通。本实施方式的基部21在俯视时为矩形形状。基部21具有端子面211、底面212和第二内表面213。如图1和图5所示，端子面211是朝向与半导体元件11的正面111同方向的面，且被密封树脂3覆盖。本实施方式中，引线4与端子面211导通。如图2和图5所示，底面212是朝向与端子面211的相反侧的面，且从密封树脂3露出。如图3和图5所示，第二内表面213是朝向第二方向Y上的半导体器件A10的内侧，且沿着厚度方向Z形成，并且与端子面211和底面212连接的面。第二内表面213被密封树脂3覆盖。
如图1和图5所示，突出部22是从基部21的端子面211向半导体元件11的正面111朝向的方向突出的端子2的主要部分(第二部分)。突出部22成为支承于基部21的端子面211的结构。在俯视时，突出部22的面积比基部21的面积小。另外，本实施方式的突出部22的形状为长方体形状。突出部22具有主面221和第一内表面222。如图1和图3～图5所示，主面221是朝向与半导体元件11的正面111同方向的面，并且从密封树脂3露出。如图3和图5所示，第一内表面222是在俯视时与基部21的第二内表面213平行地形成，且与主面221和基部21的端子面211连接的面。因此，第一内表面222与基部21的第二内表面213朝向同方向。
如图1～图4所示，第一侧面23是朝向第一方向X的面，且从密封树脂3露出。本实施方式的第一侧面23的形状为L形状。如图3所示，在第二方向Y上，第一侧面23与第二侧面24、突出部22的第一内表面222和基部21的第二内表面213连接。另外，在厚度方向Z上，第一侧面23与突出部22的主面221、基部21的端子面211和底面212连接。
如图1～图5所示，第二侧面24是在第二方向Y上朝向半导体器件A10的外侧的面，且从密封树脂3露出。本实施方式的第二侧面24为矩形形状。图4所示的第二侧面24的上端与突出部22的主面221连接，图4所示的第二侧面24的下端与基部21的底面212连接。因此，如图1所示，第一侧面23和第二侧面24在俯视时沿着半导体器件A10的角形成。
如图1、图3～图5所示，端子2包括覆盖突出部22的主面221，且露出在半导体器件A10的外部的主面导电层281。本实施方式的主面导电层281是含有Sn的合金层。该合金层是例如Sn-Sb类合金或Sn-Ag类合金等的无铅焊料合金。在此，主面导电层281也可以由彼此层叠的Ni层和含有Sn的合金层构成。另外，主面导电层281也可以由彼此层叠的Ni层、Pd层和Au层构成。另外，主面导电层281也可以是包含彼此层叠的Pd层和Au层的结构或包含Au层的结构。在这些包含Au层的主面导电层281的结构中，Au层均成为露出于外部的状态。
如图2～图5所示，端子2包括覆盖基部21的底面212的底面导电层282。底面导电层282的结构与主面导电层281的结构(组成)相同。因此，底面导电层282为导电体。
如图1、图3和图5所示，端子2包括覆盖基部21的端子面211的内部导电层29。内部导电层29是Ag层。另外，如图3和图5所示，本实施方式中，内部导电层29覆盖基部21的端子面211，也一并覆盖基部21的底面212和第二内表面213和突出部22的第一内表面222。
如图2～图5所示，密封树脂3是覆盖半导体元件11和密封树脂3的一部分的部分。密封树脂3是具有电绝缘性的热固化性的合成树脂，该合成树脂是例如黑色的环氧树脂。另外，本实施方式的该环氧树脂中含有玻璃料。密封树脂3具有第一面31、第二面32、第三面33和第四面34。
如图3～图5所示，第一面31是朝向与半导体元件11的正面111同方向的面。本实施方式中，突出部22的主面221与第一面31位于同一平面。
如图2～图5所示，第二面32是朝向与第一面31相反侧的面。本实施方式中，基部21的底面212与第二面32位于同一平面。另外，绝缘层12从第二面32露出。
如图2和图3所示，第三面33是与第一面31和第二面32两者相连，且朝向第一方向X，并且是在第一方向X上彼此隔开间隔的一对面。本实施方式中，端子2的第一侧面23与第三面33位于同一平面。
如图2和图4所示，第四面34是与第一面31和第二面32两者相连，且朝向第二方向Y，并且是在第二方向Y上彼此隔开间隔的一对面。各个第四面34的两端在第一方向X上与一对第三面33连接。本实施方式中，端子2的第二侧面24与第四面34位于同一平面。
如图1和图5所示，引线4使半导体元件11的正面111与基部21的端子面211彼此导通。本实施方式中，半导体器件A10中的引线4为4条，各个引线4使在正面111形成的电极焊垫与端子面211彼此导通。引线4由例如Au构成。
接着，基于图6说明应用了半导体元件11为霍尔元件的半导体器件A10的电路的一例。图6是应用了半导体器件A10的电路的模块图。
如图6所示，该电路包括半导体器件A10、集成电路61和控制对象62。控制对象62可举出例如手机的显示器的光源或DC电机等。集成电路61包括装置驱动区域611、电压检测区域612和控制区域613。装置驱动区域611是在半导体器件A10的半导体元件11的磁敏层113中流过霍尔电流的区域。电压检测区域612是检测通过霍尔效应在半导体元件11的磁敏层113显现的电动势(霍尔电压)的区域。控制区域613是控制控制对象62的动作的区域。现在，使磁铁63接近半导体器件A10时，半导体元件11的磁敏层113检测磁通密度的变化，通过霍尔效应在半导体元件11的磁敏层113显现电动势。该电动势通过电压检测区域612检测。电压检测区域612将该检测结果传达到控制区域613。控制区域613基于所传达的该检测结果，控制(起动或停止等)控制对象62的动作。
接着，基于图7～图20，说明半导体器件A10的制造方法的一例。
图7～图11、图13～图16和图18～图20是说明半导体器件A10的制造方法的截面图，其截面位置与图5相同。此外，关于图7～图20中表示的第一基材81的厚度方向Z、第一方向X和第二方向Y，与图1～图5中表示的厚度方向Z、第一方向X和第二方向Y对应。
首先，如图7～图10所示，准备作为导电体的第一基材81，其具有在厚度方向Z上彼此朝向相反侧的正面811和背面812，并且形成有基部814、突出部815、贯通部816和内部导电层817。第一基材81是半导体器件A10的端子2的集合体。第一基材81由以Cu为主成分的合金构成，其厚度为200～300μm。正面811和背面812均为同样的平坦面。第一基材81通过下面的工序准备。
首先，对第一基材81形成掩模。如图7所示，以覆盖第一基材81的正面811和背面812的整体的方式形成第一抗蚀剂层881后，通过光刻法对覆盖正面811的第一抗蚀剂层881进行曝光·显影。由此，对第一基材81形成掩模。第一抗蚀剂层881通过利用旋涂机(旋转式涂布装置)等涂布感光性抗蚀剂而形成。本实施方式的第一抗蚀剂层881为正性，因此，被曝光的第一抗蚀剂层881的部分被显影液除去，正面811被从除去的部分露出。
接着，如图8所示，通过一次除去在第一基材81形成从正面811凹陷的凹部813。凹部813形成在没有被第一抗蚀剂层881覆盖的正面811。本实施方式的一次除去通过湿法蚀刻进行。一次除去中使用的蚀刻液是例如与硫酸(H2SO4)和过氧化氢(H2O2)的混合溶液。
接着，对形成有凹部813的第一基材81再次形成掩模。如图9所示，以覆盖第一基材81的正面811和背面812的整体的方式形成第二抗蚀剂层882后，通过光刻法对覆盖正面811的第二抗蚀剂层882进行曝光·显影。由此，对第一基材81再次形成掩模。第二抗蚀剂层882的材料和形成方法均与第一抗蚀剂层881相同。此时，凹部813从第二抗蚀剂层882露出。
接着，如图10所示，通过二次除去在第一基材81形成基部814、突出部815和贯通部816。基部814、突出部815和贯通部816形成于没有被第二抗蚀剂层882覆盖的凹部813及其附近。本实施方式的二次除去通过与上文已叙述的一次除去相同的湿式蚀刻进行。二次除去中使用的蚀刻液与一次除去中使用的蚀刻液相同。
如图10所示，基部814是具有背面812的一部分的部分。突出部815是从基部814向正面811朝向的方向突出，且具有正面811的一部分的部分。贯通部816是将第一基材81从正面811贯通至背面812的部分。在第一基材81形成基部814、突出部815和贯通部816后，通过电镀在第一基材81形成内部导电层817。内部导电层817与半导体器件A10的内部导电层29对应。本实施方式的内部导电层817是Ag层。此时，第一基材81的正面811、背面812、基部814和突出部815被内部导电层817覆盖。通过以上的工序，准备第一基材81。
接着，如图11所示，准备从背面812支承第一基材81的作为电绝缘体的第二基材82。本实施方式的第二基材82例如是绝缘带。通过将第二基材82粘贴于第一基材81的背面812，第一基材81成为支承于第二基材82的状态。此时，第二基材82具有从第一基材81的贯通部816露出的露出部821。
准备第一基材81和第二基材82的工序中，除了如已经叙述的那样，在准备第一基材81后准备第二基材82的工序之外，也可以是在准备第二基材82后准备第一基材81的工序。在该情况下，代替图7所示的覆盖第一基材81的背面812而形成的第一抗蚀剂层881，将第二基材82粘贴于背面812。通过采取该工序，分别省略覆盖第一基材81的背面812的第一抗蚀剂层881和第二抗蚀剂层882的形成。另外，第一基材81的背面812没有被内部导电层817覆盖。
图12表示准备第一基材81和第二基材82时的状态。如图12所示，第一基材81的由区域89包围的部分是成为半导体器件A10的端子2的部分。另外，在第一基材81的正面811，从贯通部816能够看到第二基材82的露出部821。
接着，图13所示，在第二基材82的露出部821搭载半导体元件831。半导体元件831与半导体器件A10的半导体元件11对应。在半导体元件831的搭载时，首先，在第二基材82的露出部821涂布作为电绝缘体的接合材料832。本实施方式的接合材料832例如是环氧树脂或聚酰亚胺等的具有电绝缘性的合成树脂。接着，将由夹头等吸附着的半导体元件831向第二基材82的露出部821上输送，并与接合材料832黏合。最后，利用固化炉等使接合材料832热固化。此时，热固化了的接合材料832与半导体器件A10的绝缘层12对应。因此，通过在第二基材82的露出部821与半导体元件831之间设置接合材料832，半导体元件831搭载于第二基材82的露出部821。
接着，如图14所示，形成使半导体元件831与第一基材81的基部814导通的引线84。引线84与半导体器件A10的引线4对应。引线84通过引线接合形成。本实施方式的引线84的材料为例如Au。
接着，如图15所示，形成覆盖第一基材81和半导体元件831的密封树脂85。密封树脂85与半导体器件A10的密封树脂3对应。本实施方式的密封树脂85通过将具有电绝缘性和流动性且含有玻璃料的黑色的环氧树脂，利用传递模塑成形进行热固化而形成。此时，密封树脂85成为覆盖第一基材81的基部814和突出部815，且充填在第一基材81的贯通部816中的状态。
接着，除去密封树脂85和第一基材81的突出部815各自的一部分，使第一基材81的突出部815从密封树脂85露出。本实施方式中，从第一基材81的背面812的相反侧通过机械研磨对第一基材81的突出部815和密封树脂85进行同样地研削，由此，除去第一基材81的突出部815和密封树脂85各自的一部分。图16和图17表示使第一基材81的突出部815从密封树脂85露出的状态。如图17所示，在第一基材81的背面812的相反侧，从密封树脂85能够看到矩形形状的第一基材81的突出部815。
接着，如图18所示，从第一基材81除去第二基材82。此时，被内部导电层817覆盖的第一基材81的背面812露出，并且在背面812，固化了的接合材料832和密封树脂85从贯通部816露出。
接着，图19所示，形成覆盖从密封树脂85露出的第一基材81的突出部815的导电层86。覆盖突出部815的导电层86与半导体器件A10的主面导电层281对应。本实施方式中，导电层86通过电镀形成。另外，本实施方式的导电层86是析出含有Sn的合金层的层，但也可以是按照Ni层、含有Sn的合金层的顺序析出的层。另外，导电层86也可以是按照Ni层、Pd层、Au层的顺序析出的层，还可以是按照Pd层、Au层的顺序析出的层，或析出Au层的层。在这些的情况下，导电层86的最外层成为含有Sn的合金层或Au层。此时，第一基材81的背面812在被内部导电层817覆盖的状态下从密封树脂85露出，因此，一并形成覆盖背面812的导电层86。覆盖背面812的导电层86相当于半导体器件A10的底面导电层282。因此，半导体器件A10中，底面导电层282的结构与主面导电层281的结构(组成)相同。
接着，通过将第一基材81和密封树脂85沿着第一方向X和第二方向Y切断，而分割成单片。在切断时，使用例如切割锯从第一基材81的背面812进行切断。本实施方式中，将第一基材81和密封树脂85沿着第一方向X进行切断时，将在图20中由以假想线表示的切断线CL包围的部分除去。该工序中分割的单片成为半导体器件A10。通过以上的工序来制造半导体器件A10。
接着，基于图21说明半导体元件11为霍尔元件的半导体器件A10的安装结构。图21的截面位置与图5相同。
如图21所示，通过回流焊方式(软熔焊接)将半导体器件A10安装于形成有配线图案的配线基板71时，在突出部22与配线基板71之间设置有用于将半导体器件A10安装于配线基板71的导电接合层72。导电接合层72为例如焊膏。此时，突出部22的主面221和密封树脂3的第一面31均与配线基板71相对。另外，覆盖主面221的主面导电层281为含有Sn的合金层时，主面导电层281进行熔融而与导电接合层72熔合。
半导体器件A10包括：具有正面111的半导体元件11；与半导体元件11隔开间隔地配置的、并且包括基部21和突出部22的多个端子2；覆盖半导体元件11，并且具有与正面111朝向同方向的第一面31的密封树脂3。突出部22具有从基部21向正面111朝向的方向突出，并且与第一面31位于同一平面的主面221。另外，端子2包括覆盖主面221的主面导电层281。通过采用本结构，半导体器件A10中能够实现更进一步的薄型化。
半导体器件A10的端子2具有的主面导电层281是含有Sn的合金层。在该情况下，如图21所示，主面导电层281熔融而与导电接合层72成为一体，因此，能够确保半导体器件A10相对于配线基板71的安装强度。另外，通过将主面导电层281的结构形成为彼此层叠的Ni层和含有Sn的合金层，能够在半导体器件A10的安装中保护端子2免受热冲击的影响。另外，通过将主面导电层281的结构形成为彼此层叠的Ni层、Pd层和Au层，能够在半导体器件A10的安装中保护端子2免受热冲击的影响，而且改善导电接合层72对于端子2的浸润性。
半导体器件A10的端子2具有朝向第一方向X的第一侧面23和朝向第二方向Y的第二侧面24。另外，半导体器件A10的密封树脂3具有朝向第一方向X的第三面33和朝向第二方向Y的第四面34。第一侧面23与第三面33位于同一平面，第二侧面24与第四面34位于同一平面。通过采用本结构，俯视时的密封树脂3的尺寸缩小，因此，对装置的小型化有贡献。
半导体器件A10包括作为电绝缘体的绝缘层12，该绝缘层12与背面112相接触地配置，该背面112与半导体元件11的正面111朝向相反侧。绝缘层12从密封树脂3的第二面32露出。另外，在厚度方向Z上的绝缘层12的长度(厚度)比基部21的长度(厚度)短。通过采用本结构，在厚度方向Z上，正面111与第二面32之间的长度变短，因此，对装置的薄型化有贡献。
在半导体器件A10的端子2形成有覆盖基部21的端子面211的内部导电层29。通过内部导电层29能够保护端子2免受在使引线4与端子面211导通时产生的热冲击的影响。
半导体器件A10的密封树脂3是含有玻璃料的环氧树脂。通过应用这种密封树脂3，能够实现密封树脂3的强度增加，且抑制向密封树脂3的龟裂产生。
另外，半导体器件A10的制造方法中，在形成导电层86的工序前，具有使第一基材81的突出部815从密封树脂85露出的工序。该工序中，通过机械研磨除去第一基材81的突出部815和密封树脂85各自的一部分。因此，能够在不损伤引线84的范围内，尽可能降低第一基材81的突出部815的高度(第一基材81的厚度方向Z的长度)，因此，能够制造实现更进一步的薄型化的半导体器件A10。另外，第一基材81的突出部815的厚度能够自由地调整。
根据半导体器件A10的制造方法，即使在从第一基材81除去了突出部815的一部分的的情况下，如图17所示，第一基材81也成为通过基部814在第一方向X和第二方向Y这两个方向上确保导通的状态。因此，能够通过电镀形成导电层86。
半导体器件A10的制造方法中，包括准备形成有从正面811至背面812的贯通部816的第一基材81、和从背面812支承第一基材81的第二基材82的工序。通过具有该工序，能够在从贯通部816露出的第二基材82的露出部821搭载半导体元件831，因此，能够制造半导体器件A10。另外，在利用第二基材82对于第一基材81弯曲进行加强的状态下形成密封树脂85，因此，能够抑制由于密封树脂85的固化收缩而在第一基材81产生的翘曲。
另外，根据半导体器件A10的安装结构，在将半导体器件A10安装于配线基板71时，突出部22的主面221和密封树脂3的第一面31均与配线基板71相对。通过采用本结构，在半导体元件11为霍尔元件的情况下，图6所示的配置于外部的磁铁63与半导体元件11的距离更接近，因此，基于半导体器件A10进行的磁通密度的变化的检测精度提高。另外，在半导体元件11的磁敏层113接近背面112形成的情况下，采用这种安装结构时，基于半导体器件A10进行的磁通密度的变化的检测精度进一步提高。
〔第二实施方式〕
基于图22～图26说明本发明第二实施方式的半导体器件A20。在此，图22是半导体器件A20的俯视图，为了便于理解，透过了密封树脂3。图22中，将所透过的密封树脂3的外形以假想线表示。图25是沿着图22的XXV-XXV线(图22所示的单点划线)的截面图。另外，图22～图25中，省略对于端子2重复进行的同样的要素符号的记载。
半导体器件A20中，多个端子2和密封树脂3的结构与已经叙述的半导体器件A10不同。如图22所示，半导体器件A20在俯视时为矩形形状。本实施方式中，也与半导体器件A10相同地、在俯视时以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A20的角相邻接的方式配置端子2。
如图23～图25所示，端子2的第二侧面24包含内侧面241和外侧面242。内侧面241和外侧面242均是朝向第二方向Y，且与第一侧面23相连的面。内侧面241是与突出部22的主面221相连的面。外侧面242是突出到比内侧面241靠半导体器件A20的外侧，且与基部21的底面212相连的面。另外，如图26所示，第二侧面24还包含中间面243。中间面243是在厚度方向Z上一端与内侧面241连接，且另一端与外侧面242连接的面。中间面243是朝向突出部22的主面221侧(图26的上方)的曲面。
如图22～图26所示，端子2包括覆盖内侧面241的侧面导电层283。侧面导电层283的结构与主面导电层281的结构(组成)相同。因此，侧面导电层283为导电体。
如图23～图25所示，内侧面241、外侧面242和中间面243分别与密封树脂3的第四面34连续地连接。因此，内侧面241、外侧面242和中间面243，在第一方向X上在与第四面34之间均不具有台阶(高低平面差)。
接着，基于图27～图30说明半导体器件A20的制造方法的一例。
图28～图30是说明半导体器件A20的制造方法的截面图，其截面位置与图25相同。此外，图27～图30中表示的第一基材81的厚度方向Z、第一方向X和第二方向Y，与图22～图26中表示的厚度方向Z、第一方向X和第二方向Y对应。
首先，准备第一基材81和第二基材82。该工序与图7～图12所示的半导体器件A10的制造中准备第一基材81和第二基材82的工序相同，因此，这里的说明省略。因此，在本实施方式的第一基材81形成有：基部814、突出部815、贯通部816和内部导电层817。另外，第二基材82具有从背面812支承第一基材81，且从贯通部816露出的露出部821。
接着，在第二基材82的露出部821搭载半导体元件831。该工序与图13所示的半导体器件A10的制造中搭载半导体元件831的工序相同，因此，这里的说明省略。
接着，形成使半导体元件831与第一基材81的基部814导通的引线84。该工序与图14所示的半导体器件A10的制造中形成引线84的工序相同，因此，这里的说明省略。
接着，形成覆盖第一基材81和半导体元件831的密封树脂85。该工序与图15所示的半导体器件A10的制造中形成密封树脂85的工序相同，因此，这里的说明省略。
接着，除去第一基材81的突出部815和密封树脂85各自的一部分，使突出部815从密封树脂85露出。该工序与图16和图17所示的半导体器件A10的制造中使第一基材81的突出部815从密封树脂85露出的工序相同，因此，这里的说明省略。
接着，如图27和图28所示，将沿第一方向X延伸的槽87从背面812的相反侧形成于第一基材81。槽87的形成时，使用例如切割锯。图27中由假想线包围的部分为槽87的形成范围。如图28所示，随着槽87的形成，除去第一基材81的突出部815的一部分。本实施方式中，随着槽87的形成，进一步除去第一基材81的基部814和密封树脂85各自的一部分。槽87以成为图28所示的宽度W1(在第二方向Y上的长度)的方式形成。此外，本实施方式中，槽87在第一基材81的厚度方向Z上没有贯通基部814。
接着，如图29所示，形成覆盖从密封树脂85露出的第一基材81的突出部815的导电层86。本实施方式中，通过槽87的形成，形成覆盖所露出的第一基材81的部分的导电层86。覆盖该部分的导电层86与半导体器件A10的侧面导电层283对应。本实施方式的导电层86的结构和形成方法与半导体器件A10的制造中的导电层86的结构和形成方法相同。因此，半导体器件A10中，侧面导电层283的结构与主面导电层281的结构(组成)相同。
接着，通过将第一基材81和密封树脂85沿着第一方向X和第二方向Y进行切断来分割成单片。在切断时，使用例如切割锯从第一基材81的背面812进行切断。本实施方式中，将第一基材81和密封树脂85沿着第一方向X进行切断时，将在图30中由以假想线表示的切断线CL包围的部分除去。此时，切断线CL的宽度W2(第二方向Y上的长度)以比槽87的宽度W1短的方式设定。该工序中所分割的单片成为半导体器件A20。通过以上的工序来制造半导体器件A20。
半导体器件A20与已经叙述的半导体器件A10同样地包括：具有正面111的半导体元件11；与半导体元件11隔开间隔地配置的、且包括基部21和突出部22的多个端子2；覆盖半导体元件11的密封树脂3。密封树脂3具有与正面111朝向同方向的第一面31。另外，突出部22具有从基部21向正面111朝向的方向突出，并且与第一面31位于同一平面的主面221。并且，端子2还包括覆盖主面221的主面导电层281。因此，半导体器件A20中也能够实现更进一步的薄型化。
半导体器件A20的端子2包括覆盖第二侧面24所包含的内侧面241的侧面导电层283。通过采用本结构，通过回流焊方式向配线基板安装半导体器件A20时，能够在内侧面241促进焊角的形成。因此，能够使半导体器件A20相对于配线基板的安装强度比半导体器件A10提高。
半导体器件A20的端子2的第二侧面24包含比内侧面241突出到半导体器件A20的外侧的外侧面242。外侧面242在半导体器件A20的制造中在切断第一基材81和密封树脂85时，为了防止覆盖通过槽87的形成而露出的第一基材81的部分的导电层86的切削而形成。
另外，根据半导体器件A20的制造方法，在形成导电层86的工序之前，还包括使第一基材81的突出部815从密封树脂85露出的工序。该工序中，通过机械研磨除去第一基材81的突出部815和密封树脂85各自的一部分。因此，能够在不损伤引线84的范围内尽可能降低第一基材81的突出部815的厚度，因此，能够制造半导体器件A20。
半导体器件A20的制造方法中，在形成导电层86的工序之前，具有将沿第一方向X伸出的槽87从背面812的相反侧形成于第一基材81的工序。通过具有这样的工序，在形成导电层86的工序中，能够形成覆盖半导体器件A20的内侧面241的侧面导电层283。
根据半导体器件A20的制造方法，即使在形成了槽87的情况下，第一基材81也成为通过基部814在第一方向X和第二方向Y这两个方向上确保导通的状态。因此，根据半导体器件A20的制造方法，也能够通过电镀形成导电层86。
〔第三实施方式〕
基于图31～图38，说明本发明第三实施方式的半导体器件A30。在此，图31是半导体器件A30的俯视图，为了便于理解，透过了密封树脂3，且省略内部导电层29。图35是沿着图31的XXXV-XXXV线(图31所示的单点划线)的截面图。另外，图31～图35中，省略对于端子2重复进行的同样的要素符号的记载。
半导体器件A30中，多个端子2的结构和包括散热层13和绝缘膜5的方面与已经叙述的半导体器件A10不同。如图31所示，半导体器件A30在俯视时为矩形形状。本实施方式的半导体元件11的结构与半导体器件A10的半导体元件11的结构(组成)相同。本实施方式的端子2的主要部分(基部21和突出部22)由Cu构成或由以Cu为主成分的合金构成。此外，本实施方式中，与半导体器件A10相同，突出部22的主面221也与密封树脂3的第一面31位于同一平面。
如图31、图32和图34所示，端子2具有第一方向X上朝向半导体器件A30的外侧的第一侧面23。另外，端子2具有第二方向Y上朝向半导体器件A30的外侧的第二侧面24。在第一方向X和第二方向Y交叉的半导体器件A30的角，第二侧面24与第一侧面23交叉。因此，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A30的角相邻接的方式配置端子2。此外，本实施方式中，也与半导体器件A10相同，第一侧面23与密封树脂3的第三面33位于同一平面，第二侧面24与密封树脂3的第四面34位于同一平面。
如图31、图33和图35所示，端子2的突出部22具有在第二方向Y上与第二侧面24隔开间隔的、且与主面221交叉的第一内表面222。另外，端子2的基部21具有在第二方向Y上与第二侧面24隔开间隔，并且与第一内表面222相连，且与底面212交叉的第二内表面213。本实施方式中，与半导体器件A10不同，在基部21省略了端子面211。第一内表面222和第二内表面213均为曲面。第一内表面222和第二内表面213通过彼此连续的曲面相连。第一内表面222和第二内表面213均在第一方向X上均与第一侧面23交叉。
如图36所示，在端子2中，与第一侧面23交叉的第一内表面222与第二内表面213的分界处存在拐点IP。本实施方式中，沿着第一方向X和第二方向Y配置，且通过该分界处的平面S设为基部21与突出部22的分界处。在俯视时，将拐点IP通过的轨迹在图31中以双点划线表示。另外，第一内表面222和第二内表面213与第一侧面23交叉的各个曲线区段均为圆弧。本实施方式中，第一内表面222的该曲线区段的曲率半径r1比第二内表面213的该曲线区段的曲率半径r2大。
如图33和图35所示，端子2包括覆盖第一内表面222和第二内表面213的内部导电层29。内部导电层29是Ag层。另外，本实施方式中，内部导电层29也覆盖基部21的底面212。内部导电层29也可以是没有覆盖底面212的结构。
如图35所示，引线4使半导体元件11的正面111与端子2(突出部22)的第一内表面222彼此导通。引线4也可以是与第一内表面222和端子2(基部21)的第二内表面213两者导通的结构。本实施方式中，引线4的第一连接部41与覆盖第一内表面222的内部导电层29连接，第二连接部42与形成于正面111的电极焊垫连接。在此，第一连接部41是所谓的球式接合(Ball Bonding)部。另外，第二连接部是所谓的针脚式接合(Stitch Bonding)部。引线4也可以是与该情况相反的连接形式，即，第一连接部41与形成于正面111的电极焊垫连接，且第二连接部42与覆盖第一内表面222的内部导电层29连接的连接形式。此外，构成本实施方式的引线4的材料与半导体器件A10的引线4相同。
本实施方式的主面导电层281是Ag层。另外，主面导电层281也可以由彼此层叠的Ni层、Pd层和Au层构成。另外，主面导电层281也可以是包括彼此层叠的Pd层和Au层的结构，或包括Au层的结构。这些包含Au层的主面导电层281的结构中，均成为Au层露出于外部的状态。此外，本实施方式中，与半导体器件A10不同，端子2不包括底面导电层282。
如图35所示，半导体器件A30包括与半导体元件11的背面112相接触地设置的散热层13。散热层13是导电体。本实施方式的散热层13由导电性芯片贴膜构成。此外，散热层13也可以由含有Ag的芯片粘合膏(所谓的Ag膏)构成。散热层13从密封树脂3的第二面32露出。从密封树脂3露出的散热层13的露出面131与第二面32位于同一平面。
如图31、图32和图35所示，在散热层13由芯片贴膜构成的情况下，在俯视时，散热层13的周缘的位置与半导体元件11的周缘的位置相同。如图37所示，在散热层13由Ag膏构成的情况下，在俯视时，散热层13的周缘具有位于比半导体元件11的周缘靠内侧的区段(区间)。
如图31～图35所示，半导体器件A30包括与密封树脂3的第二面32相接触地设置，且具有电绝缘性的绝缘膜5。多个端子2的底面212与散热层13的露出面131均由绝缘膜5覆盖。绝缘膜5由膜材料或合成树脂膏构成。膜材料在其结构要素中含有例如聚酰亚胺或聚酰胺酰亚胺。合成树脂膏在其结构要素中含有例如环氧树脂或硅树脂。
图38表示半导体器件A30的安装结构(截面位置与图35相同)。通过回流焊方式将半导体器件A30安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，且用于将半导体器件A30安装于配线基板71的导电接合层72与主面导电层281相对(本实施方式中相接触)。此外，导电接合层72由例如焊膏构成。
半导体器件A30包括：具有正面111的半导体元件11；具有与半导体元件11隔开间隔的基部21的、且与正面111导通的多个端子2；覆盖半导体元件11的密封树脂3。端子2包括从基部21向正面111朝向的方向突出的突出部22。密封树脂3具有与正面111朝向同方向的第一面31，突出部22的主面221从第一面31露出。本结构在制造半导体器件A30时，通过除去在厚度方向Z上位于与半导体元件11相反侧的密封树脂3的一部分，尽可能降低突出部22的高度(厚度方向Z的长度)(参照图16)来实现。因此，通过采用本结构，半导体器件A30中能够实现更进一步的薄型化。
半导体器件A30包括与半导体元件11的背面112相接触地设置的散热层13。散热层13从密封树脂3的第二面32露出。通过采用本结构，在使用半导体器件A30时，能够将从半导体元件11产生的热向半导体器件A30的外部高效地释放。
半导体器件A30包括与密封树脂3的第二面32相接触地设置的绝缘膜5。绝缘膜5覆盖多个端子2的底面212和散热层13的露出面131。通过采用本结构，可防止在将半导体器件A30安装于配线基板71时，导电接合层72与多个端子2接触所引起的短路，或半导体器件A30的使用时从半导体元件11泄漏漏电流。
在半导体器件A30的端子2，突出部22的第一内表面222和基部21的第二内表面213均为曲面。通过采用本结构，与半导体器件A10相比，能够缓和作用于密封树脂3的应力集中，因此，可抑制在密封树脂3产生龟裂。
另外，第一内表面222和第二内表面213通过彼此连续的曲面相连。并且，在端子2中，在与第一侧面23交叉的第一内表面222与第二内表面213的分界处存在拐点IP。通过采用本结构，第一内表面222与第二内表面213的分界处附近成为大致平坦面，因此，在使引线4与第一内表面222导通的基础上从引线4的接合性的观点来看，可以说优选。
根据半导体器件A30的安装结构，将半导体器件A30安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，且导电接合层72与主面导电层281相对。通过采用本结构，在半导体元件11为霍尔元件的情况下，图6所示的配置于外部的磁铁63与半导体元件11的距离更接近，因此，基于半导体器件A30进行的磁通密度的变化的检测精度提高。此外，本实施方式的主面导电层281为Ag层。因此，主面导电层281具有在半导体器件A30的安装中保护端子2免受导电接合层72产生的热冲击的影响的效果。
〔第三实施方式的变形例〕
基于图39～图41，说明本发明的第三实施方式的变形例的半导体器件A31。在此，图40为半导体器件A31的截面图，其截面位置与图35相同。
半导体器件A31不包括绝缘膜5的这一点与已经叙述的半导体器件A30不同。如图39和图40所示，在密封树脂3的第一面31，散热层13的露出面131和多个端子2均露出于半导体器件A31的外部。此外，本变形例中，端子2包括主面导电层281和底面导电层282。
图41表示半导体器件A31的安装结构(截面位置与图40相同)。半导体器件A31的安装结构与图38所示的半导体器件A30相同。
半导体器件A31中，半导体元件11、多个端子2和密封树脂3的结构与半导体器件A30相同。因此，半导体器件A31中，也能够实现更进一步的薄型化。另外，半导体器件A31不包括绝缘膜5，因此，散热层13的露出面131成为露出于半导体器件A31的外部的结构。因此，能够使半导体器件A31的散热效率比半导体器件A30提高。
〔第四实施方式〕
基于图42～图47，说明本发明的第四实施方式的半导体器件A40。在此，图42是半导体器件A40的俯视图，为了便于理解，透过了密封树脂3，且省略内部导电层29。图45是沿着图42的XLV-XLV线(图42所示的单点划线)的截面图。另外，图42～图45中，省略对于端子2重复进行的同样的要素符号的记载。
半导体器件A40的多个端子2的结构与已经叙述的半导体器件A30不同。如图42所示，半导体器件A40在俯视时为矩形形状。另外，本实施方式中，也与半导体器件A30相同，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A40的角相邻接的方式配置有端子2。
如图42～图45所示，端子2包括覆盖第一侧面23、第二侧面24、主面导电层281的外部导电层27。外部导电层27能够通过例如滚筒镀敷而形成。本实施方式的外部导电层27是含有Sn的合金层。该合金层是例如Sn-Sb类合金或Sn-Ag类合金等的无铅焊料合金。另外，外部导电层27也可以由彼此层叠的Ni层和含有Sn的合金层构成。
图46表示半导体器件A40的安装结构的第一方式(截面位置与图45相同)。通过回流焊方式将半导体器件A40安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，且导电接合层72与主面导电层281相对。本实施方式中，导电接合层72的一部分扩展到覆盖主面导电层281的外部导电层27的正下方，且导电接合层72进一步到达相对于主面导电层281位于第一侧面23和第二侧面24的各自的相反侧的外部导电层27。
图47表示半导体器件A40的安装结构的第二方式(截面位置与图45相同)。通过回流焊方式将半导体器件A40安装于配线基板71时，绝缘膜5与配线基板71相对，且导电接合层72与外部导电层27相接触。本实施方式中，绝缘膜5与配线基板71相接触。
半导体器件A40与已经叙述的半导体器件A30相同，包括：具有正面111的半导体元件11；具有从半导体元件11隔开间隔的基部21，且与正面111导通的多个端子2；覆盖半导体元件11的密封树脂3。端子2包括从基部21向正面111朝向的方向突出的突出部22。密封树脂3具有与正面111朝向同方向的第一面31，突出部22的主面221从第一面31露出。因此，半导体器件A40中，也能够实现更进一步的薄型化。
半导体器件A40的端子2包括覆盖第一侧面23、第二侧面24和主面导电层281的外部导电层27。通过采用本结构，导电接合层72与外部导电层27相接触，由此，能够形成图47所示的半导体器件A40的安装结构的第二形式。
根据图47所示的半导体器件A40的安装结构的第二方式，将半导体器件A40安装于配线基板71时，绝缘膜5与配线基板71相对，且导电接合层72与外部导电层27相接触。通过采用本结构，在配线基板71与半导体器件A40之间没有设置导电接合层72，因此，能够进一步降低半导体器件A40的安装高度。并且，导电接合层72相对于端子2的接触面积比半导体器件A30的安装结构大，因此，半导体器件A40相对于配线基板71的安装强度进一步提高。另外，通过具有绝缘膜5，将半导体器件A40安装于配线基板71时，能够防止导电接合层72与多个端子2接触所引起的短路的产生。在该情况下，如果外部导电层27是含有Sn的合金层，则导电接合层72相对于端子2的浸润性良好，因此，导电接合层72相对端子2的接触面积更大。另外，通过外部导电层27由彼此层叠的Ni层和含有Sn的合金层构成，能够在安装半导体器件A40时保护端子2免受导电接合层72的热冲击的影响。
另外，根据图46所示的半导体器件A40的安装结构的第一方式，将半导体器件A40安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，且导电接合层72与主面导电层281相对。即使在该情况下，也与图47所示的半导体器件A40的安装结构的第二方式相同，导电接合层72与外部导电层27相接触。就导电接合层72相对于外部导电层27的接触面积而言，与相对于覆盖主面导电层281的外部导电层27的接触面积相比，相对于覆盖第一侧面23和第二侧面24两者的外部导电层27的接触面积较大。因此，能够抑制向覆盖主面导电层281的外部导电层27的正下方扩展的导电接合层72的量，且能够使半导体器件A40相对于配线基板71的安装强度比半导体器件A30的安装结构进一步提高。
〔第五实施方式〕
基于图48和图49说明本发明的第五实施方式的半导体器件A50。在此，图48是半导体器件A40的俯视图，为了便于理解，透过了密封树脂3，且省略内部导电层29。另外，图48和图49中，省略对于端子2重复进行的同样的要素符号的记载。
半导体器件A50中，半导体元件11的配置方式与已经叙述的半导体器件A30不同。如图48所示，半导体器件A50在俯视时为矩形形状。另外，本实施方式中，也与半导体器件A30同样地，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A50的角相邻接的方式配置端子2。
如图48和图49所示，半导体元件11以相对于半导体器件A30绕厚度方向Z旋转45°的状态配置。在该情况下，图48所示的半导体元件11的旋转中心C是半导体元件11的对角线(图48所示的双点划线)的交点。此外，半导体器件A50的安装结构与图38所示的半导体器件A30的安装结构相同。
半导体器件A50与已经叙述的半导体器件A30同样地包括：具有正面111的半导体元件11；具有与半导体元件11隔开间隔的基部21，且与正面111导通的多个端子2；覆盖半导体元件11的密封树脂3。端子2包括从基部21向正面111朝向的方向突出的突出部22。密封树脂3具有与正面111朝向同方向的第一面31，突出部22的主面221从第一面31露出。因此，半导体器件A50中，也能够实现更进一步的薄型化。
半导体元件11以相对于半导体器件A30绕厚度方向Z旋转了45°的状态配置。通过采用这样的配置方式，能够使端子2相对于半导体元件11隔开的距离比半导体器件A30缩小。因此，根据半导体器件A50，能够实现装置的进一步小型化。
〔第六实施方式〕
基于图50～图55说明本发明的第六实施方式的半导体器件A60。在此，图50是半导体器件A60的俯视图，为了便于理解，透过了密封树脂3，且省略内部导电层29。图54是沿着图50的LIV-LIV线(图50所示的单点划线)的截面图。另外，图50～图54中，省略对于端子2重复进行的同样的要素符号的记载。
半导体器件A60中，多个端子2的结构与已经叙述的半导体器件A30不同。图50所示，半导体器件A60在俯视时为矩形形状。另外，本实施方式中也与半导体器件A30同样地，在俯视时，以第一侧面23和第二侧面24双方与第一方向X和第二方向Y交叉的半导体器件A60的角相邻接的方式配置端子2。
如图50～图54所示，端子2具有凹部25。凹部25从基部21的底面212和第二侧面24两者凹陷，且在第一方向X上贯通端子2而形成。密封树脂3与凹部25相对。本实施方式中，成为在凹部25充填有密封树脂3的结构。因此，如图53所示，密封树脂3中，第二面32与第四面34的分界处的长度与在第一方向X上的半导体器件A60的长度一致。此外，如图54所示，内部导电层29成为在半导体器件A30的内部导电层29的结构基础上，还覆盖凹部25的内周面的结构。
图55表示半导体器件A60的安装结构(截面位置与图54相同)。通过回流焊方式将半导体器件A60安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，且导电接合层72与主面导电层281相对。
半导体器件A60与已经叙述的半导体器件A30同样地包括：具有正面111的半导体元件11；具有与半导体元件11隔开间隔的基部21，且与正面111导通的多个端子2；覆盖半导体元件11的密封树脂3。端子2包括从基部21向正面111朝向的方向突出的突出部22。密封树脂3具有与正面111朝向同方向的第一面31，突出部22的主面221从第一面31露出。因此，半导体器件A60中，也能够实现更进一步的薄型化。
半导体器件A60的端子2具有从基部21的底面212和第二侧面24双方凹陷，且在第一方向X上贯通端子2形成的凹部25。密封树脂3与凹部25相对。通过采用本结构，能够更有效地防止端子2相对于密封树脂3的脱落。
根据半导体器件A60的安装结构，将半导体器件A60安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，且导电接合层72与主面导电层281相对。通过采用本结构，能够得到与图38所示的半导体器件A30的安装结构相同的效果。
〔第六实施方式的变形例〕
基于图56～图58，说明本发明第六实施方式的变形例的半导体器件A61。在此，图57是半导体器件A61的截面图，其截面位置与图54相同。
半导体器件A61不包括绝缘膜5这一点与已经叙述的半导体器件A60不同。如图56和图57所示，密封树脂3的第一面31中，散热层13的露出面131和多个端子2均露出于半导体器件A61的外部。此外，本变形例中，端子2包括主面导电层281和底面导电层282。
图58表示半导体器件A61的安装结构(截面位置与图57相同)。半导体器件A61的安装结构与图38所示的半导体器件A30相同。
半导体器件A61的半导体元件11、多个端子2和密封树脂3的结构与半导体器件A30相同。因此，半导体器件A61中，也能够实现更进一步的薄型化。另外，半导体器件A61不包括绝缘膜5，因此，成为散热层13的露出面131露出于半导体器件A61的外部的结构。因此，相比于半导体器件A60能够进一步提高半导体器件A61的散热效率。
〔第七实施方式〕
基于图59～图64说明本发明的第七实施方式的半导体器件A70。在此，图59是半导体器件A70的俯视图，为了便于理解，透过了密封树脂3，且省略内部导电层29。图63是沿着图59的LXIII-LXIII线(图59所示的单点划线)的截面图。另外，图59～图63中，省略了对于端子2重复进行的同样的要素符号的记载。
半导体器件A70中，多个端子2的结构与已经叙述的半导体器件A30不同。如图59所示，半导体器件A70在俯视时为矩形形状。本实施方式的半导体元件11的结构与半导体器件A10的半导体元件11的结构(组成)相同。另外，本实施方式中，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A70的角相邻接的方式配置端子2。
本实施方式中，如图59～图63所示，构成为半导体元件11和与半导体元件11隔开间隔的多个端子2均搭载于绝缘膜5的构成。密封树脂3覆盖半导体元件11以和引线4和各个端子2的一部分。
如图59～图63所示，端子2包括主面201、底面202、一对第一侧面23和一对第二侧面24。本实施方式中，端子2包括内部导电层29和外部导电层27，与半导体器件A10不同，不包括主面导电层281和底面导电层282。除去了内部导电层29和外部导电层27的端子2为长方体形状。因此，与半导体器件A10不同，端子2不包括基部21和突出部22。
如图59和图61～图63所示，主面201是与半导体元件11的正面111朝向同方向的面。如图60～图63所示，底面202是与主面201朝向相反侧的面。主面201和底面202均被内部导电层29覆盖。引线4使正面111与主面201彼此导通。
如图59～图62所示，一对第一侧面23在第一方向X上彼此隔开间隔。一对第一侧面23与在第一方向X上的各个第二侧面24的两端交叉。一对第一侧面23中，一方的第一侧面23与第三面33位于同一平面，并且被外部导电层27覆盖。另外，另一方第一侧面23被内部导电层29覆盖。
如图59～图63所示，一对第二侧面24在第二方向Y上彼此隔开间隔。一对第二侧面24与在第二方向Y上的各个第一侧面23的两端交叉。一对第二侧面24中，一方的第二侧面24与第四面34位于同一平面，并且被外部导电层27覆盖。另外，另一方第二侧面24被内部导电层29覆盖。
本实施方式中，构成为包括散热层13的结构。也可以采用代替散热层13，而与半导体器件A10同样地具有绝缘层12的结构。另外，也可以采用不包括散热层13和绝缘层12，而半导体元件11的背面112与绝缘膜5相接触的结构。
图64表示半导体器件A70的安装结构(截面位置与图63相同)。通过回流焊方式将半导体器件A70安装于配线基板71时，绝缘膜5与配线基板71相对，并且导电接合层72与外部导电层27相接触。本实施方式中，绝缘膜5与配线基板71相接触。
半导体器件A70包括：绝缘膜5；搭载于绝缘膜5的半导体元件11；搭载于绝缘膜5并且与半导体元件11隔开间隔的多个端子2；覆盖半导体元件11的密封树脂3。密封树脂3具有第三面33和第四面34。在该情况下，端子2从第三面33和第四面34的任一方露出。本结构在制造半导体器件A70时，通过除去在厚度方向Z上位于绝缘膜5的相反侧的密封树脂3的一部分，尽可能减薄密封树脂3的厚度而实现(参照图16)。因此，通过采用本结构，半导体器件A70中能够实现更进一步的薄型化。
半导体器件A70的端子2包括外部导电层27，该外部导电层27覆盖与密封树脂3的第三面33位于同一平面的第一侧面23、和与密封树脂3的第四面34位于同一平面的第二侧面24。通过采用本结构，通过导电接合层72与外部导电层27相接触，能够得到图64所示的半导体器件A70的安装结构。
根据半导体器件A70的安装结构，将半导体器件A70安装于配线基板71时，绝缘膜5与配线基板71相对，并且导电接合层72与外部导电层27相接触。通过采用本结构，在配线基板71与半导体器件A70之间不存在导电接合层72，因此，能够进一步降低半导体器件A70的安装高度。并且，导电接合层72相对于端子2的接触面积比半导体器件A10的安装结构大，因此，半导体器件A70相对于配线基板71的安装强度进一步提高。另外，通过具有绝缘膜5，能够防止在将半导体器件A70安装于配线基板71时，导电接合层72与多个端子2接触所引起的短路的产生。
〔第八实施方式〕
基于图65～图71说明本发明的第八实施方式的半导体器件A80。在此，图65是半导体器件A80的俯视图，为了便于理解，透过了密封树脂3，并且省略内部导电层29。图69是沿着图65的LXIX-LXIX线(图69所示的单点划线)的截面图。另外，在图65～图69中，省略了对于端子2重复进行的同样的要素符号的记载。
半导体器件A80中，多个端子2的结构与已经叙述的半导体器件A70不同。如图65所示，半导体器件A80在俯视时为矩形形状。另外，本实施方式中，也与半导体器件A70同样，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A80的角相邻接的方式配置端子2。
如图65～图69所示，本实施方式中，除去了外部导电层27的端子2的结构与除去了主面导电层281的半导体器件A30的端子2的结构(组成)相同。外部导电层27覆盖第一侧面23、第二侧面24和突出部22的主面221。此外，内部导电层29的结构与半导体器件A30的内部导电层29的结构(组成)相同。
本实施方式中，构成为包括散热层13的结构。也可以采用代替散热层13，而具有与半导体器件A10相同的绝缘层12的结构。另外，也可以采用不包括散热层13和绝缘层12，而半导体元件11的背面112与绝缘膜5相接触的结构。
图70表示半导体器件A80的安装结构的第一方式(截面位置与图69相同)。通过回流焊方式将半导体器件A80安装于配线基板71时，绝缘膜5与配线基板71相对，并且导电接合层72与外部导电层27相接触。本实施方式中，绝缘膜5与配线基板71相接触。
图71表示半导体器件A80的安装结构的第二方式(截面位置与图69相同)。通过回流焊方式将半导体器件A80安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，并且导电接合层72与外部导电层27相接触。本实施方式中，导电接合层72的一部分扩展到覆盖突出部22的主面221的外部导电层27的正下方，并且导电接合层72进一步到达相对于主面221位于第一侧面23和第二侧面24各自的相反侧的外部导电层27。
半导体器件A80与已经叙述的半导体器件A70同样包括：绝缘膜5；搭载于绝缘膜5的半导体元件11；搭载于绝缘膜5且与半导体元件11隔开间隔的多个端子2；覆盖半导体元件11的密封树脂3。密封树脂3具有第三面33和第四面34。在该情况下，端子2从第三面33和第四面34的任一者露出。因此，半导体器件A80中，也能够实现更进一步的薄型化。
半导体器件A80的端子2包括覆盖第一侧面23、第二侧面24和突出部22的主面221的外部导电层27。通过采用本结构，导电接合层72与外部导电层27相接触，由此，能够构成图70和图71所示的半导体器件A70的安装结构。
根据图70所示的半导体器件A80的安装结构的第一方式，将半导体器件A80安装于配线基板71时，绝缘膜5与配线基板71相对，并且导电接合层72与外部导电层27相接触。通过采用本结构，导电接合层72相对于外部导电层27的接触面积比图64所示的半导体器件A70变大。因此，能够使半导体器件A80相对于配线基板71的安装强度比半导体器件A70的安装结构提高。
根据图71所示的半导体器件A80的安装结构的第二方式，将半导体器件A80安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，并且导电接合层72与外部导电层27相接触。在该情况下，就导电接合层72与外部导电层27的接触面积而言，相比与覆盖突出部22(端子2)的主面221的外部导电层27的接触面积，与覆盖第一侧面23和第二侧面24两者的外部导电层27的接触面积较大。因此，能够抑制扩展到覆盖主面221的外部导电层27的正下方的导电接合层72的量，并且能够使半导体器件A80相对于配线基板71的安装强度成为与图70所示的半导体器件A80的安装结构的第一方式同程度。
〔第九实施方式〕
基于图72～图77说明本发明的第九实施方式的半导体器件A90。在此，图72是半导体器件A90的俯视图，为了便于理解，透过了密封树脂3，且省略内部导电层29。图76是沿着图72的LXXVI-LXXVI线(图72所示的单点划线)的截面图。另外，图72～图76中，省略对于端子2重复进行的同样的要素符号的记载。
半导体器件A90中，多个端子2的结构与已经叙述的半导体器件A70不同。如图72所示，半导体器件A90在俯视时为矩形形状。另外，本实施方式中，也与半导体器件A70同样地，在俯视时，以第一侧面23和第二侧面24两者与第一方向X和第二方向Y交叉的半导体器件A90的角相邻接的方式配置端子2。
如图72～图76所示，本实施方式中，除去了外部导电层27的端子2的结构与除去了主面导电层281的半导体器件A60的端子2的结构(组成)相同。外部导电层27覆盖第一侧面23、第二侧面24和突出部22的主面221。此外，内部导电层29的结构与半导体器件A60相同。
本实施方式中，构成为包括散热层13的结构。也可以采用代替散热层13，而与半导体器件A10同样地具有绝缘层12的结构。另外，也可以采用不包括散热层13和绝缘层12，而半导体元件11的背面112与绝缘膜5相接触的结构。
图77表示半导体器件A90的安装结构(截面位置与图76相同)。通过回流焊方式将半导体器件A90安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，并且导电接合层72与外部导电层27相接触。本实施方式中，导电接合层72的一部分扩展到覆盖突出部22的主面221的外部导电层27的正下方，并且导电接合层72到达相对于主面221位于第一侧面23和第二侧面24各自的相反侧的外部导电层27。
半导体器件A90与已经叙述的半导体器件A70同样地包括：绝缘膜5；搭载于绝缘膜5的半导体元件11；搭载于绝缘膜5且与半导体元件11隔开间隔的多个端子2；覆盖半导体元件11的密封树脂3。密封树脂3具有第三面33和第四面34。在该情况下，端子2从第三面33和第四面34的任一者露出。因此，在半导体器件A90中，也能够实现更进一步的薄型化。
半导体器件A90的端子2包括覆盖第一侧面23、第二侧面24和突出部22的主面221的外部导电层27。通过采用本结构，导电接合层72与外部导电层27相接触，由此，能够构成图77所示的半导体器件A90的安装结构。
根据半导体器件A90的安装结构，在将半导体器件A90安装于配线基板71时，密封树脂3的第一面31与配线基板71相对，并且导电接合层72与外部导电层27相接触。通过采用本结构，能够抑制扩展到覆盖主面221的外部导电层27的正下方的导电接合层72的量，并且能够使半导体器件A90相对于配线基板71的安装强度成为与图64所示的半导体器件A70的安装结构同程度。
本发明不限定于已经叙述的实施方式。本发明的各部的具体的结构能够自由地进行各种设计变更。
以下，对通过本发明提供的半导体器件等的技术性的结构进行附注。
[附注1A]
一种半导体器件，其包括：
具有正面和背面的半导体元件，上述正面和上述背面在上述半导体元件的厚度方向上彼此朝向相反侧；
多个端子，其各自具有基部和突出部，上述基部与上述半导体元件隔开间隔，且与上述半导体元件的上述正面导通，上述突出部从上述基部向上述正面所朝向的方向突出，上述突出部具有主面，上述多个端子的任一个具有覆盖上述突出部的上述主面的主面导电层；
覆盖上述半导体元件的密封树脂，其具有朝向与上述正面所朝向的方向同方向的第一面，且上述密封树脂的上述第一面与上述突出部的上述主面位于同一平面。
[附注2A]
根据附注1A所记载的半导体器件，其中，
上述基部具有端子面和底面，上述端子面朝向与上述半导体元件的上述正面所朝向的方向同方向，上述底面朝向上述端子面所朝向的方向的相反侧，
上述突出部从上述端子面突出。
[附注3A]
根据附注2A所记载的半导体器件，其中，
上述密封树脂具有朝向上述第一面所朝向的方向的相反侧的第二面，
上述第二面与上述底面位于同一平面。
[附注4A]
根据附注3A所记载的半导体器件，其中，
还包括底面导电层，其形成于上述多个端子的任一个，且覆盖上述基部的上述底面。
[附注5A]
根据附注4A所记载的半导体器件，其中，
上述底面导电层的组成和上述主面导电层的组成相同。
[附注6A]
根据附注3A～5A中任一项所记载的半导体器件，其中，
包括与上述半导体元件的上述背面相接触，并且作为电绝缘体的绝缘层，
上述绝缘层从上述密封树脂的上述第二面露出。
[附注7A]
根据附注2A～6A中任一项所记载的半导体器件，其中，
上述多个端子的任一个具有第一侧面和第二侧面，上述第一侧面朝向与上述半导体元件的上述厚度方向成直角的第一方向，上述第二侧面朝向与上述半导体元件的上述厚度方向和上述第一方向均成直角的第二方向，
上述密封树脂具有朝向上述第一方向的第三面和朝向上述第二方向的第四面，
上述第一侧面与上述第三面位于同一平面，
上述第二侧面与上述第四面位于同一平面。
[附注8A]
根据附注7A所记载的半导体器件，其中，
上述第二侧面包括内侧面和外侧面，上述内侧面与上述突出部的上述主面相连，上述外侧面突出到比上述内侧面靠外侧，并且与上述底面相连，
上述半导体器件还包括形成于上述多个端子的任一个，且覆盖上述内侧面的侧面导电层。
[附注9A]
根据附注8A所记载的半导体器件，其中，
上述侧面导电层的组成与上述主面导电层的组成相同。
[附注10A]
根据附注8A或9A所记载的半导体器件，其中，
上述内侧面和上述外侧面分别与上述第四面平滑地相连。
[附注11A]
根据附注7A～10A中任一项所记载的半导体器件，其中，
在上述半导体元件的厚度方向上看时，上述第一侧面和上述第二侧面两者与上述第一方向和上述第二方向交叉的角相邻接。
[附注12A]
根据附注11A所记载的半导体器件，其中，
上述半导体元件为霍尔元件。
[附注13A]
根据附注12A所记载的半导体器件，其中，
还包括与上述半导体元件的上述背面靠近，检测磁通密度的变化的磁敏层。
[附注14A]
根据附注2A～13A中任一项所记载的半导体器件，其中，
还包括使上述半导体元件的上述正面与上述基部的上述端子面彼此导通的引线。
[附注15A]
根据附注14A所记载的半导体器件，其中，
还包括形成于上述多个端子的任一项，并且覆盖上述基部的上述端子面的内部导电层。
[附注16A]
根据附注15A所记载的半导体器件，其中，
上述内部导电层为Ag层。
[附注17A]
根据附注1A～16A中任一项所记载的半导体器件，其中，
上述多个端子的任一个的主要部分由以Cu为主成分的合金构成。
[附注18A]
根据附注1A～17A中任一项所记载的半导体器件，其中，
上述主面导电层包含含有Sn的合金层。
[附注19A]
根据附注18A所记载的半导体器件，其中，
上述主面导电层包含彼此层叠的Ni层和合金层，上述合金层含有Sn。
[附注20A]
根据附注1A～17A中任一项所记载的半导体器件，其中，
上述主面导电层含有Au层。
[附注21A]
根据附注20A所记载的半导体器件，其中，
上述主面导电层包含彼此层叠的Pd层和Au层。
[附注22A]
根据附注21A所记载的半导体器件，其中，
上述主面导电层包含彼此层叠的Ni层、Pd层和Au层。
[附注23A]
根据附注1A～22A中任一项所记载的半导体器件，其中，
上述密封树脂为含有玻璃料的环氧树脂。
[附注24A]
一种半导体器件的制造方法，其包括：
准备如下第一基材和第二基材的步骤，上述第一基材包括基部、突出部和贯通部，并且由导电体构成，上述第一基材具有在厚度方向上彼此朝向相反侧的正面和背面，上述基部具有上述背面的一部分，上述突出部从上述基部向上述正面所朝向的方向突出，并且具有上述正面的一部分，上述贯通部从上述正面到达上述背面，上述第二基材从上述背面支承上述第一基材，并且具有从上述贯通部露出的露出部，上述第二基材为电绝缘体；
在上述第二基材的上述露出部搭载半导体元件的步骤；
形成覆盖上述第一基材和上述半导体元件的密封树脂的步骤；
除去上述第一基材的上述突出部和上述密封树脂的各自的一部分，使上述突出部从上述密封树脂露出的步骤；
形成覆盖从上述密封树脂露出的上述第一基材的上述突出部的导电层的步骤。
[附注25A]
根据附注24A所记载的半导体器件的制造方法，其中，在准备上述第一基材和上述第二基材的步骤中，通过从上述正面除去上述第一基材的一部分，从而在上述第一基材形成上述基部、上述突出部和上述贯通部。
[附注26A]
根据附注25A所记载的半导体器件的制造方法，其中，
在准备上述第一基材和上述第二基材的步骤中，通过一次除去在上述第一基材形成从上述正面凹陷的凹部，通过二次除去在上述第一基材形成上述基部、上述突出部和上述贯通部。
[附注27A]
根据附注26A所记载的半导体器件的制造方法，其中，
上述一次除去和上述二次除去均通过湿式蚀刻进行。
[附注28A]
根据附注24A～27A中任一项所记载的半导体器件的制造方法，其中，
通过使上述第一基材的上述突出部从上述密封树脂露出，通过机械研磨除去上述突出部和上述密封树脂各自的一部分。
[附注29A]
根据附注24A～28A中任一项所记载的半导体器件的制造方法，其中，
在形成上述导电层的步骤中，通过电镀形成上述导电层。
[附注30A]
根据附注29A所记载的半导体器件的制造方法，其中，
在使上述第一基材的上述突出部从上述密封树脂露出的步骤与形成上述导电层的步骤之间，包括从上述背面的相反侧在上述第一基材形成在与上述第一基材的厚度方向成直角的第一方向上延伸的槽的步骤。
[附注31A]
根据附注30A所记载的半导体器件的制造方法，其中，
在形成上述槽的步骤中，随着上述槽的形成，除去上述第一基材的上述突出部的一部分。
[附注32A]
根据附注24A～31A中任一项所记载的半导体器件的制造方法，其中，
在搭载上述半导体元件的步骤中，通过在上述第二基材的上述露出部与上述半导体元件之间设置作为电绝缘体的接合材料，将上述半导体元件搭载于上述露出部。
[附注33A]
根据附注24A～32A中任一项所记载的半导体器件的制造方法，其中，
在搭载上述半导体元件的步骤与形成上述密封树脂的步骤之间，包括通过引线接合形成使上述半导体元件与上述第一基材的上述基部导通的引线的步骤。
[附注34A]
根据附注24A～33A中任一项所记载的半导体器件的制造方法，其中，
在使上述突出部从上述密封树脂露出的步骤与形成上述导电层的步骤之间，包括从上述第一基材除去上述第二基材的步骤。
[附注35A]
一种半导体器件的安装结构，其中，包括：
附注12A或13A记载的半导体器件；和
安装有上述半导体器件的配线基板，
上述突出部的上述主面和上述密封树脂的上述第一面均与上述配线基板相对。
[附注1B]
一种半导体器件，其中，包括：
具有电绝缘性的绝缘膜；
具有正面和背面的半导体元件，其搭载于上述绝缘膜，上述背面与上述绝缘膜相对，上述正面朝向上述背面所朝向的方向的相反侧；
多个端子，其搭载于上述绝缘膜，并且与上述半导体元件隔开间隔，而且与上述正面导通；
覆盖上述半导体元件的密封树脂，其具有第三面和第四面，上述第三面朝向与上述半导体元件的厚度方向正交的第一方向，上述第四面朝向与上述半导体元件的厚度方向和上述第一方向两者正交的第二方向，上述多个端子的任一个从上述第三面和上述第四面的任一者露出。
[附注2B]
根据附注1B所记载的半导体器件，其中，
上述多个端子的任一个从上述第三面和上述第四面这两者露出。
[附注3B]
根据附注1B或2B所记载的半导体器件，其中，
上述多个端子的任一个包括外部导电层，
上述多个端子的任一个包含从上述密封树脂露出的部分，上述部分被上述外部导电层覆盖。
[附注4B]
根据附注3B所记载的半导体器件，其中，
上述外部导电层包含含有Sn的合金。
[附注5B]
根据附注3B或4B所记载的半导体器件，其中，
还包括与上述背面相接触的散热层，
上述密封树脂具有朝向上述正面所朝向的方向的相反侧的第二面，
上述散热层从上述第二面露出。
[附注6B]
根据附注5B所记载的半导体器件，其中，
上述散热层由导电体构成。
[附注7B]
根据附注5B或6B所记载的半导体器件，其中，
上述散热层具有从上述密封树脂露出的露出面，上述露出面与上述第二面位于同一平面。
[附注8B]
根据附注3B～7B中任一项所记载的半导体器件，其中，
上述半导体元件为霍尔元件，
在上述半导体元件的厚度方向看时，上述多个端子的任一个与上述第一方向和上述第二方向交叉的角相邻接。
[附注9B]
根据附注8B所记载的半导体器件，其中，
上述多个端子的任一个包含基部和突出部，上述基部与上述背面导通，上述突出部从上述基部向上述正面所朝向的方向突出，
上述密封树脂具有朝向与上述正面所朝向的方向同方向的第一面，
上述突出部具有与上述第一面位于同一平面的主面，
上述主面被上述外部导电层覆盖。
[附注10B]
根据附注9B所记载的半导体器件，其中，
上述多个端子的任一个具有在上述第一方向上朝向外侧的第一侧面和在上述第二方向上朝向外侧且与上述第一侧面交叉的第二侧面，
上述基部具有朝向与上述背面所朝向的方向同方向的底面，
在上述多个端子的任一个形成有凹部，上述凹部从上述底面和上述第二侧面两者凹陷，并且在上述第一方向上贯通上述多个端子的任一个，
上述密封树脂与上述凹部相对。
[附注11B]
根据附注9B或10B所记载的半导体器件，其中，
上述突出部还具有第一内表面，上述第一内表面在上述第二方向上与上述第二侧面隔开间隔，且与上述主面交叉，
上述基部具有在上述第二方向上与上述第二侧面隔开间隔，并且与上述第一内表面相连的第二内表面，
上述第一内表面和上述第二内表面分别为第一曲面和第二曲面。
[附注12B]
根据附注11B所记载的半导体器件，其中，
上述第一曲面与上述第二曲面彼此连续地相连，
上述多个端子的任一个包含位于与上述第一侧面交叉的上述第一内表面与上述第二内表面的分界处处的拐点。
[附注13B]
根据附注12B所记载的半导体器件，其中，
还包括使上述正面和第一内表面彼此导通的引线。
[附注14B]
一种半导体器件的安装结构，其特征在于，包括：
附注3B～13B所记载的半导体器件；
安装有上述半导体器件的配线基板；和
将上述半导体器件与上述配线基板接合的导电性接合层，
上述绝缘膜与上述配线基板相对，上述导电接合层与上述外部导电层相接触。
[附注15B]
一种半导体器件的安装结构，其中，包括：
附注9B～13B所记载的半导体器件；
安装有上述半导体器件的配线基板；
将上述半导体器件与上述配线基板接合的导电性接合层，
上述主面与上述配线基板相对，上述导电接合层与上述外部导电层相接触。

Claims (20)

1.一种半导体器件，其特征在于，包括：
具有正面和背面的半导体元件，且所述正面和所述背面在所述半导体元件的厚度方向上彼此朝向相反侧；
与所述半导体元件隔开间隔，并且与所述正面导通的多个端子；
覆盖所述半导体元件的密封树脂，其具有朝向与所述正面所朝向的方向同方向的第一面，且所述多个端子的各自具有从所述第一面露出的主面。
2.根据权利要求1所述的半导体器件，其特征在于：
所述主面与所述第一面位于同一平面。
3.根据权利要求1或2所述的半导体器件，其特征在于：
所述多个端子的任一个包括覆盖所述主面的主面导电层。
4.根据权利要求3所述的半导体器件，其特征在于：
还包括与所述背面相接触的散热层，
所述密封树脂具有朝向与所述第一面所朝向的方向相反侧的第二面，
所述散热层从所述第二面露出。
5.根据权利要求4所述的半导体器件，其特征在于：
所述散热层由导电体构成。
6.根据权利要求4所述的半导体器件，其特征在于：
所述散热层和所述半导体元件各自具有周缘，
在所述半导体元件的所述厚度方向上看，所述散热层的所述周缘具有位于比所述半导体元件的所述周缘靠内侧的区段。
7.根据权利要求4所述的半导体器件，其特征在于：
所述散热层具有从所述密封树脂露出的露出面，所述露出面与所述第二面位于同一平面。
8.根据权利要求4所述的半导体器件，其特征在于：
所述多个端子的任一个具有第一侧面和第二侧面，所述第一侧面在与所述半导体元件的所述厚度方向正交的第一方向上朝向外侧，所述第二侧面在与所述半导体元件的所述厚度方向和所述第一方向这两者正交的第二方向上朝向外侧，
所述密封树脂具有朝向所述第一方向的第三面和朝向所述第二方向的第四面，
所述第一侧面与所述第三面位于同一平面，
所述第二侧面与所述第四面位于同一平面。
9.根据权利要求8所述的半导体器件，其特征在于：
所述多个端子的各自具有基部和突出部，所述基部具有与所述背面朝向同方向的底面，所述突出部从所述基部向所述第一面突出，并且具有所述主面。
10.根据权利要求9所述的半导体器件，其特征在于：
在所述多个端子的任一个形成有凹部，所述凹部从所述底面和所述第二侧面这两者凹陷，并且在所述第一方向上贯通所述多个端子的任一个，
所述密封树脂与所述凹部相对。
11.根据权利要求9所述的半导体器件，其特征在于：
所述突出部具有第一内表面，所述第一内表面在所述第二方向上与所述第二侧面隔开间隔，且与所述主面交叉，
所述基部具有第二内表面，所述第二内表面在所述第二方向上与所述第二侧面隔开间隔，且与所述第一内表面相连，
所述第一内表面和所述第二内表面分别为第一曲面和第二曲面。
12.根据权利要求11所述的半导体器件，其特征在于：
所述第一曲面与所述第二曲面彼此连续地相连，
所述多个端子的任一个包含拐点，所述拐点位于与所述第一侧面交叉的所述第一内表面与所述第二内表面的分界处。
13.根据权利要求12所述的半导体器件，其特征在于：
还包括使所述正面与所述第一内表面彼此导通的引线。
14.根据权利要求13所述的半导体器件，其特征在于：
所述多个端子的任一个包括覆盖所述第一内表面和所述第二内表面的内部导电层。
15.根据权利要求9所述的半导体器件，其特征在于：
还包括与所述第二面相接触并且具有电绝缘性的绝缘膜，
所述基部的各底面与所述散热层的露出面均由所述绝缘膜覆盖。
16.根据权利要求15所述的半导体器件，其特征在于：
所述多个端子的任一个包括覆盖所述第一侧面、所述第二侧面和所述主面导电层的外部导电层。
17.根据权利要求16所述的半导体器件，其特征在于：
所述外部导电层包含含有Sn的合金。
18.根据权利要求9所述的半导体器件，其特征在于：
所述半导体元件为霍尔元件，
在所述半导体元件的所述厚度方向上看时，所述第一侧面和所述第二侧面这两者与所述第一方向和所述第二方向交叉的角相邻接。
19.一种半导体器件的安装结构，其特征在于，包括：
权利要求16所述的半导体器件；
安装有所述半导体器件的配线基板；和
将半导体器件与所述配线基板接合的导电接合层，
所述绝缘膜与所述配线基板相对，所述导电接合层与所述外部导电层相接触。
20.一种半导体器件的安装结构，其特征在于，包括：
权利要求18所述的半导体器件；
安装有所述半导体器件的配线基板；和
将半导体器件与所述配线基板接合的导电接合层，
所述第一面与所述配线基板相对，所述导电接合层与所述主面导电层相对。
CN201710718403.3A 2016-08-22 2017-08-21 半导体器件和半导体器件的安装结构 Active CN107768513B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-162013 2016-08-22
JP2016162013 2016-08-22
JP2017150970A JP6986385B2 (ja) 2016-08-22 2017-08-03 半導体装置、半導体装置の実装構造
JP2017-150970 2017-08-03

Publications (2)

Publication Number Publication Date
CN107768513A true CN107768513A (zh) 2018-03-06
CN107768513B CN107768513B (zh) 2021-02-05

Family

ID=61192192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710718403.3A Active CN107768513B (zh) 2016-08-22 2017-08-21 半导体器件和半导体器件的安装结构

Country Status (2)

Country Link
US (2) US10153424B2 (zh)
CN (1) CN107768513B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581108A (zh) * 2018-06-07 2019-12-17 罗姆股份有限公司 半导体器件
CN112400229A (zh) * 2018-07-12 2021-02-23 罗姆股份有限公司 半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069601B2 (en) * 2018-02-27 2021-07-20 Stmicroelectronics, Inc. Leadless semiconductor package with wettable flanks

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1173750A (zh) * 1996-07-16 1998-02-18 莫列斯公司 边缘插件连接器的电气接线端子的制造
US6605866B1 (en) * 1999-12-16 2003-08-12 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US20040145065A1 (en) * 2003-01-24 2004-07-29 Nec Tokin Corporation Chip type solid electrolytic capacitor having a small size and a simple structure
CN101150097A (zh) * 2006-09-21 2008-03-26 株式会社东芝 半导体装置及其制造方法
CN101501842A (zh) * 2006-12-23 2009-08-05 Lg伊诺特有限公司 半导体封装及其制造方法
CN102024773A (zh) * 2009-09-18 2011-04-20 精工电子有限公司 树脂密封型半导体装置及其制造方法
US8115287B2 (en) * 2009-12-10 2012-02-14 Stats Chippac Ltd. Integrated circuit packaging system with dual row lead-frame having top and bottom terminals and method of manufacture thereof
US20120040498A1 (en) * 2008-07-23 2012-02-16 Samsung Electronics Co., Ltd Semiconductor device package and method of fabricating the same
CN202855991U (zh) * 2012-10-31 2013-04-03 昆山杰顺通精密组件有限公司 Sim卡卡座连接器用端子
CN103378045A (zh) * 2012-04-20 2013-10-30 新光电气工业株式会社 引线框架、半导体封装件及它们的制造方法
US9312194B2 (en) * 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
JP4547956B2 (ja) 2004-03-24 2010-09-22 ヤマハ株式会社 半導体装置、及び、チップサイズパッケージ
SG132533A1 (en) * 2005-11-21 2007-06-28 St Microelectronics Asia Ultra-thin quad flat no-lead (qfn) package and method of fabricating the same
US20080174981A1 (en) * 2007-01-24 2008-07-24 Chan Say Teow Pre-molded lead frame and process for manufacturing the same
US7691674B1 (en) * 2009-06-20 2010-04-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked device and method of manufacturing thereof
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US8766428B2 (en) * 2009-12-02 2014-07-01 Stats Chippac Ltd. Integrated circuit packaging system with flip chip and method of manufacture thereof
US9263374B2 (en) * 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
US8643166B2 (en) * 2011-12-15 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacturing thereof
JP6105898B2 (ja) 2012-10-26 2017-03-29 旭化成エレクトロニクス株式会社 磁気センサ及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1173750A (zh) * 1996-07-16 1998-02-18 莫列斯公司 边缘插件连接器的电气接线端子的制造
US6605866B1 (en) * 1999-12-16 2003-08-12 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US20040145065A1 (en) * 2003-01-24 2004-07-29 Nec Tokin Corporation Chip type solid electrolytic capacitor having a small size and a simple structure
CN101150097A (zh) * 2006-09-21 2008-03-26 株式会社东芝 半导体装置及其制造方法
CN101501842A (zh) * 2006-12-23 2009-08-05 Lg伊诺特有限公司 半导体封装及其制造方法
US20120040498A1 (en) * 2008-07-23 2012-02-16 Samsung Electronics Co., Ltd Semiconductor device package and method of fabricating the same
CN102024773A (zh) * 2009-09-18 2011-04-20 精工电子有限公司 树脂密封型半导体装置及其制造方法
US8115287B2 (en) * 2009-12-10 2012-02-14 Stats Chippac Ltd. Integrated circuit packaging system with dual row lead-frame having top and bottom terminals and method of manufacture thereof
US9312194B2 (en) * 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
CN103378045A (zh) * 2012-04-20 2013-10-30 新光电气工业株式会社 引线框架、半导体封装件及它们的制造方法
CN202855991U (zh) * 2012-10-31 2013-04-03 昆山杰顺通精密组件有限公司 Sim卡卡座连接器用端子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581108A (zh) * 2018-06-07 2019-12-17 罗姆股份有限公司 半导体器件
CN110581108B (zh) * 2018-06-07 2023-06-09 罗姆股份有限公司 半导体器件
CN112400229A (zh) * 2018-07-12 2021-02-23 罗姆股份有限公司 半导体器件
CN112400229B (zh) * 2018-07-12 2023-12-19 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
US10153424B2 (en) 2018-12-11
US20190067560A1 (en) 2019-02-28
CN107768513B (zh) 2021-02-05
US20180053891A1 (en) 2018-02-22
US10535813B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
TWI697086B (zh) 晶片封裝結構及其製造方法
JP2009253280A (ja) 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
TW200818453A (en) Semiconductor package on which a semiconductor device is stacked and production method thereof
WO2016162938A1 (ja) 半導体装置
CN107768513A (zh) 半导体器件和半导体器件的安装结构
JP6986385B2 (ja) 半導体装置、半導体装置の実装構造
KR20040106714A (ko) 적층 칩 패키지
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN105845638B (zh) 电子封装结构
TW201417661A (zh) 具有電子元件之基板結構與製造具有電子元件之基板結構之方法
TWI754586B (zh) 電子封裝件及其製法
US20100127400A1 (en) Semiconductor module and process for its fabrication
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
TWI517354B (zh) 內藏去耦合電容之半導體封裝構造
TW201216428A (en) Package unit, stacking structure thereof and manufacturing method thereof
TWI434382B (zh) 嵌埋有電子元件之封裝結構及其製法
CN107611098A (zh) 电子封装件及其制法
TWI501370B (zh) 半導體封裝件及其製法
CN104124180B (zh) 芯片封装结构的制作方法
JP7009157B2 (ja) 半導体装置
JP5734736B2 (ja) パワーモジュールの製造方法
CN105990329A (zh) 半导体装置及其制造方法
TW201428902A (zh) 半導體裝置及其製法
TWI570855B (zh) 微電子封裝以及製造其之方法
CN109326571A (zh) 芯片封装组件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant