CN101150097A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101150097A
CN101150097A CNA2007101535653A CN200710153565A CN101150097A CN 101150097 A CN101150097 A CN 101150097A CN A2007101535653 A CNA2007101535653 A CN A2007101535653A CN 200710153565 A CN200710153565 A CN 200710153565A CN 101150097 A CN101150097 A CN 101150097A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
semiconductor
laser processing
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101535653A
Other languages
English (en)
Other versions
CN100539089C (zh
Inventor
井守义久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101150097A publication Critical patent/CN101150097A/zh
Application granted granted Critical
Publication of CN100539089C publication Critical patent/CN100539089C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明的半导体装置，具备半导体元件，该半导体元件具备具有元件区域的半导体基板和在半导体基板上形成的包括低介电常数绝缘膜的叠层膜，以及被设置为至少切断低介电常数绝缘膜的激光加工槽。半导体元件对于布线基板通过突块电极进行连接。在半导体元件与布线基板之间，填充底填材料。底填材料的倒角长度Y(mm)，对于激光加工槽的宽度X(μm)，满足Y＞－0.233X+3.5(其中，X＞0、Y＞0)的条件。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请基于2006年9月21日申请的日本申请、特愿2006-255755号的优先权的权益。从而要求其优先权的权益。上述日本申请的全部内容作为参考文献结合于此。
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
半导体装置的制造工序，可粗分为用网格状的分切线把半导体晶片区划成多个元件区域，在这些各个元件区域上形成集成电路的工序；沿着分切线切断半导体晶片，使各个元件区域单片化为半导体元件(半导体芯片)的工序；把半导体元件装配在布线基板上后进行封装的工序。
为了应对半导体元件的微细化和高速化，技术现在已发展到把对布线延迟(RC延迟)的抑制有效的低介电常数绝缘膜(Low-k膜)应用于半导体元件。作为Low-k膜的构成材料，例如，可以使用掺氟氧化硅(SiOF)、掺碳氧化硅(SiOC)、有机二氧化硅、它们的多孔质膜等。
在半导体晶片的切断工序中，一般应用的是使用金刚石刀片机械式地切削以切断半导体晶片的切刀分切技术。在借助于切刀分切技术切断使用Low-k膜的半导体晶片的情况下，存在着起因于Low-k膜的脆度或粘合力的低度，易于产生膜剥离或裂纹等的问题。于是，人们提出了在具有Low-k膜的半导体晶片的切刀分切之前，先沿着区划各个元件区域的分切线照射激光，切断Low-k膜的方案(参看特开2005-252196号公报、特开2006-108489号公报)。
关于半导体元件的装配构造(封装构造)，为了充分地发挥半导体元件的性能，人们熟知使用半导体元件和基板之间的布线路径短的倒扣芯片连接的FC-BGA(倒扣芯片球栅阵列)封装。在FC-BGA封装中，为了提高来自已倒扣连接到布线基板上的半导体元件的热的散热性，使用的是把热沉装载到半导体元件上的构造。具体地说，使密封半导体元件的盖具有作为热沉的功能，并把它粘接到半导体元件的背面一侧上。
兼用作热沉的盖，出于散热性的观点考虑，一般都是用金属材料构成的。在把具备盖的封装构造应用于具有Low-k膜的半导体元件的情况下，在本身为环境寿命试验的热循环试验(TCT)中的膜剥离就成了问题。就是说，TCT时的热应力给存在于基板与盖(热沉)之间的半导体元件的边沿部分(芯片边沿)加上很大的应力，以之为原因而从芯片边沿产生膜剥离。特别是Low-k膜，由于自身的膜强度或与别的膜之间的粘合力低，故存在着在TCT之际易于产生膜剥离的问题。
至于因在分切时对Low-k膜的加工损伤而产生的膜剥离，已采用使用激光加工减轻机械性的损伤的办法得到了抑制。但是，起因于Low-k膜的膜剥离，除去分切时的加工损伤之外，还可以因基于封装构造而对芯片边沿加上的应力而产生。基于封装构造的Low-k膜的膜剥离，仅仅用得益于激光加工的应用而得到的膜剥离的防止对策，不能充分地进行抑制。为此，为了提高作为最终性的半导体封装的制造成品率或可靠性，人们要求抑制基于封装构造的Low-k膜的膜剥离。
发明内容
本发明的形态的半导体装置，具备：半导体元件，其具备具有元件区域的半导体基板和在上述半导体基板上形成的包括低介电常数绝缘膜的叠层膜，以及被设置为把上述元件区域包围起来并切断上述叠层膜的至少上述低介电常数绝缘膜的宽度X(μm)的激光加工槽；通过突块电极与上述半导体元件连接的布线基板；被填充在上述半导体元件与上述布线基板之间，具有倒角长度为Y(mm)的倒角形状的底填材料，其特征在于：上述底填材料的倒角长度Y(mm)，对于上述激光加工槽的宽度X(μm)，满足如下的条件：Y＞-0.233X+3.5(其中，X＞0、Y＞0)。
本发明的形态的半导体装置的制造方法，具备如下的工序：沿着区划多个元件区域的分切区域向具有包括低介电常数绝缘膜的叠层膜的半导体晶片照射激光，形成切断上述叠层膜的至少上述低介电常数绝缘膜的宽度X(μm)的激光加工槽的工序；使用切刀沿着上述分切区域切断上述半导体晶片，使上述多个元件区域单片化而制作半导体元件的工序；通过突块电极使半导体元件与布线基板连接的工序；用被填充于上述半导体元件与上述布线基板之间、具有倒角长度为Y(mm)的倒角形状的底填材料固定上述半导体元件的工序，其特征在于：上述底填材料，被形成为使得倒角长度Y(mm)，对于上述激光加工槽的宽度X(μm)，满足如下的条件：Y＞-0.233X+3.5(其中，X＞0、Y＞0)。
附图说明
图1的剖面图示出了本发明的实施形态的半导体装置。
图2的剖面图扩大示出了图1所示的半导体装置的一部分。
图3的剖面图示出了构成图1所示的半导体装置的半导体元件的叠层膜的例子。
图4的平面图示出了应用于本发明的实施形态的半导体装置的制造工序的半导体晶片。
图5的平面图示出了图4所示的半导体晶片的分切工序。
图6是沿着图5的A-A线的剖面图。
图7的平面图示出了图4所示的半导体晶片的另一分切工序。
图8是沿着图7的A-A线的剖面图。
图9示出了使底填材料的倒角长度Y变化时的TCT后的膜剥离所形成的累积不合格率的例子。
图10示出了基于激光加工槽的宽度X和底填材料的倒角长度Y的膜剥离的发生的有无。
图11示出了用超声波探伤所观察到应用图10的点A的条件的半导体装置的TCT后的半导体元件的膜剥离的状态的结果。
图12示出了用超声波探伤所观察到应用图10的点B的条件的半导体装置的TCT后的半导体元件的膜剥离的状态的结果。
图13示出了用超声波探伤所观察到应用图10的点C的条件的半导体装置的TCT后的半导体元件的膜剥离的状态的结果。
图14示出了半导体元件的分切方法与叠层膜的粘合强度之间的关系。
具体实施方式
以下，参看图面，对用来实施本发明的形态进行说明。图1的剖面图示出了应用本发明的半导体装置的半导体封装的实施形态，图2的剖面图扩大示出了其一部分。在这些图中所示的半导体封装(半导体装置)1，具有用由焊料突块等的金属突块构成的突块电极(球状电极)4把半导体元件(半导体芯片)2和布线基板3电学性地和机械性地连接起来的构造。半导体元件2已经倒扣连接到了布线基板3上。
突块电极4分别连接到半导体元件2的电极焊盘(未图示)和设置于布线基板3的上表面一侧的连接焊盘(未图示)上。在半导体元件2与布线基板3之间的间隙部分内，作为底填材料5，注入树脂并固化。底填材料5具有倒角形状。就是说，底填材料5，具有采用注入到间隙部分内的树脂从半导体元件2的外周溢出来，而且，爬到半导体元件2的侧面上的办法形成的倒角5a。
半导体元件2，如图2所示，具有作为半导体基板的Si基板6和在其表面一侧形成的叠层膜7。Si基板6具有形成了含有省略未图示的晶体管等的集成电路的元件区域。叠层膜7形成于Si基板6的具有元件区域的表面6a上。叠层膜7是构成多层布线膜或保护膜等的膜，作为多层布线膜的层间绝缘膜，具有低介电常数绝缘膜(Low-k膜)。叠层膜7，例如如图3所示，具有依次在Si基板6上形成的局域层8、中间层9、半全域层10、全域层11和钝化层12。
中间层9，具有把低介电常数绝缘膜13、TEOS膜等的SiOx膜14、SiCN膜15做成为4层构造的膜构造。中间层9具有省略未图示的Cu布线，低介电常数绝缘膜13起着Cu布线的层间绝缘膜的作用。局域层8、半全域层10、全域层11、钝化层12，由TEOS膜等的SiOx膜14、掺氟二氧化硅玻璃(FSG)膜16、未掺杂二氧化硅玻璃(NSG)膜17、SiNx膜18、使用SiH4的Si膜19等构成。
低介电常数绝缘膜13，可使用相对介电常数(k值)小于等于3.3的低介电常数材料。作为低介电常数绝缘膜13，可以例示掺氟氧化硅(SiOF)膜、掺碳氧化硅(SiOC)膜、有机二氧化硅膜、HSQ(氢倍半硅氧烷：hydrogensilsesquioxane)膜、MSQ(甲基倍半硅氧烷：methyl silsesquioxane)膜、BCB(苯并环丁烯：benzocyclobutene)膜、PAE(聚芳醚：polyarylether)膜、PTFE(聚四氟乙烯：polytetrafluorethylene)膜以及它们的多孔质膜。
在叠层膜7内，使之切断至少是低介电常数绝缘膜那样地设置有照射激光而除去叠层膜7的一部分所形成的槽(激光加工槽)20。激光加工槽20在半导体元件2的外周一侧被形成为使之把Si基板6的元件区域(有源区)包围起来。得益于这样的激光加工槽20，就抑制了基于切刀分切法的加工损伤导致的叠层膜7的膜剥离，特别是抑制了起因于低介电常数绝缘膜13的膜剥离。激光加工槽20，理想的是加工形成为Si基板6露出来的深度为例如1μm以上的深度。
激光加工槽20理想的是底面用Si基板构成。借助于此，就可以用激光加工槽20更为完全地切断叠层膜7。为了再现性良好地形成这样的激光加工槽20，理想的是激光要照射为使得一直加工到Si基板6的一部分。激光加工槽20的宽度X，为了确保叠层膜7的切断性，理想的是在Si基板6上要做成为3μm以上。激光加工槽20的宽度X，是槽底面的宽度。在底面用Si基板构成的激光加工槽20中，宽度X相当于Si基板的最小加工宽度。
在本实施形态的半导体封装1中，不仅要使激光加工槽20具有叠层膜7的切断功能，还要使之具有抑制起因于半导体元件2的装配构造的膜剥离的功能。为此，就如要在后边讲述的那样，要考虑到底填材料5的倒角5a的长度(倒角长度)Y，设定激光加工槽20的宽度X。如要在后边详细讲述的那样，采用向设置在半导体元件2的外周一侧的激光加工槽20内填充底填材料5的办法，可以缓和要附加到叠层膜7上的热应力。因此，可以抑制起因于半导体元件2的装配构造的叠层膜7的膜剥离。
作为要填充到半导体元件2与布线基板3之间的底填材料5，例如，可以使用环氧树脂系树脂、聚丙烯系树脂、硅酮系树脂、聚酰亚胺系树脂等。特别理想的是使用扬氏模量处于5～15GPa的范围，热膨胀系数为20～40ppm的范围的底填树脂。
在底填树脂的扬氏模量小于5GPa的情况下，在连接半导体元件2和布线基板3的突块电极4上就会产生应力，对于突块电极4就存在着因产生裂纹而破断的可能。当扬氏模量超过了15GPa时，半导体元件2的挠曲就会追随布线基板3的挠曲而变大，成为从芯片边沿开始的膜剥离的主要原因。在底填树脂的热膨胀系数小于20ppm的情况下，就不能追随布线基板3的伸长，成为使布线基板3的布线断线的主要原因。当热膨胀系数超过了40ppm时，半导体元件2的挠曲就因追随布线基板3的挠曲而变大，成为从芯片边沿开始的膜剥离的主要原因。
底填材料5的外周部分具有倒角形状。底填材料5的倒角长度5a的长度Y，出于谋求底填材料5的涂敷·填充状态的均一化的目的，理想的是更做成为1mm以上。但是，在这里，要考虑到半导体元件2的激光加工槽20的宽度X来设定倒角长度Y。另外，假定底填材料5的倒角长度Y表示从半导体元件2的外周面溢出来的倒角5a的最大长度(倒角5a的底部的长度)。
要装配半导体元件2的布线基板3，可以使用把例如树脂基板、陶瓷基板、玻璃基板等的绝缘基板当作基材使用的多层布线基板。作为使用树脂基板的布线基板3，可以举出一般的多层铜质叠层板(多层印制布线板)等。在布线基板3的下表面一侧设置有由焊料突块等构成的外部连接端子21。外部连接端子21通过突块电极4和由布线基板3的内层布线或表面布线所形成的布线网与半导体元件2电连接。
在布线基板3上，把容器状的盖22配置为密封半导体元件2。盖22除去作为气密密封半导体元件2的密封容器的功能之外，还同时使之具有让半导体元件2的热释放到封装的外部去的热沉的功能。因此，盖22除去将外周端部气密地连接到布线基板3上之外，还要通过热复合物(TIM材料)23粘接到半导体元件2的背面上。盖22一般是由热传导性优良的金属材料(Cu等)构成的。
接着，参看图4～图6，对本实施形态的半导体封装1的制造工序进行说明。图4是示出了半导体晶片的构成的平面图，图5的平面图扩大示出了图4所示的半导体晶片的一部分(用方框围起来的区域Z)，图6是沿着图5的A-A线的剖面图。图4、5、6所示的半导体晶片31，具备多个元件区域32、32和网格状地设置为使之区划这些元件区域32之间的分切区域(分切线)33。标号34是环形框架。
元件区域32，已被芯片环35围了起来，在该芯片环35内形成有晶体管等的元件构造体、各种电路和布线等。采用沿着分切区域(分切线)33切断半导体晶片31，使各个元件区域单片化的办法，就可以形成半导体元件2。元件区域32，如上所述，具有形成于Si基板6的表面6a上的叠层膜7。分切区域33在剖面构造上也与元件区域32是同样的，具有Si基板6和叠层膜7。
在分切加工具有上述那样的叠层膜7的半导体晶片之际，首先，要向分切区域33的叠层膜7照射激光，除去叠层膜7的一部分以形成激光加工槽20。就是说，向相当于元件区域(有源区)32的外侧的部分(分切区域)33照射激光。激光沿着芯片环35的外周进行照射。借助于此，形成切断叠层膜7的激光加工槽20。激光加工槽20要形成为使之把各个元件区域32的外周全体包围起来。
接着，使用切刀切断半导体晶片31。具体地说，要用金刚石切刀等切断相当于激光加工槽20的更往外侧的区域的部分(分切区域33的中央部分)，分别使各个元件区域32单片化以制作半导体元件2。图中36示出的是用切刀进行切断的切断部分。如图7和图8所示，也可以在激光加工槽20上进行切刀切断。采用使激光切断区域和切刀分切区域重叠的办法，就可以减小分切区域33的面积。不论在哪一种情况下，在单片化后的半导体元件2的外周部分上都会残存有激光加工槽20。
接着，把焊接球等装载到半导体元件2上形成突块电极4，然后涂敷上连接用的助焊剂，之后，把半导体元件2上的突块电极4和布线基板3倒扣连接起来。接着，向半导体元件2与布线基板3之间注入底填树脂，使之固化，用底填材料5固定半导体元件2。之后，向半导体元件2的背面上涂敷热复合物(TIM材料)23使盖22进行接合。最后，采用把焊接球等装设到布线基板3的下表面上形成外部连接端子21的办法，就制作出了FC-BGA构造的半导体封装1。
在上所说的制作工序中，所制作的是把激光加工槽20的宽度X做成为恒定5μm，把底填材料5的倒角长度Y做成为1.5mm和2.0mm的半导体封装1。对这些半导体封装1施行125℃～-55℃的热循环试验(TCT)。图9示出了TCT后的由芯片边沿的膜剥离所形成的累积不合格率。由图9可知，与把倒角长度Y做成为1.5mm的情况下比较，在做成为2.0mm的情况下这一方，在更长的温度循环后发生了不合格。采用加长倒角长度Y的办法，就会提高对由TCT所形成的芯片边沿的膜剥离的可靠性。
以这一点为基础，在图10中示出了在使激光加工槽20的宽度X和底填材料5的倒角长度Y变化时，调查TCT加工后的膜剥离的不合格的有无的结果。在这里，是使用外形为14×14mm的半导体元件2，进行1000个循环的TCT后的膜剥离的不合格的发生的有无的调查。在图10中，×表示在1000个循环的TCT后发生了芯片边沿的膜剥离，○表示在1000个循环的TCT后也未发生芯片边沿的膜剥离。作为这些具体例子，在图11～图13中示出了在各种条件下的膜剥离的发生的有无的调查结果。图11～图13是用超声波探伤装置(SAT)测得的解析图像。
图11是规定为图10的点A的条件(槽宽度X：5μm，倒角长度Y：1.5mm)的半导体封装的1000个循环的TCT后的观察结果。图12是规定为图10的点B的条件(槽宽度X：5μm，倒角长度Y：2mm)的半导体封装的1000个循环的TCT后的观察结果。图13是规定为图10的点C的条件(槽宽度X：10μm，倒角长度Y：1.5mm)的半导体封装的1000个循环的TCT后的观察结果。在这些图中，表示为白色的部分是发生了膜剥离的部分。相对于在图10的点A的条件和点B的条件下发生了膜剥离，在点C的条件下未发生膜剥离。
对于点A、点B、点C以外的条件，也对使槽宽X和倒角长度Y发生了变化的半导体封装施行TCT，调查在1000个循环后是否发生了膜剥离。其结果是判明：如果是根据图10的[Y＝-0.233X+3.5]的线，选择了加长相对于槽宽X的倒角长度Y的区域内的条件的半导体封装1，则即便是在1000个循环的TCT后也可以抑制膜剥离的发生。就是说，采用或者是加长底填材料5的倒角长度Y，或者是加宽激光加工槽20的宽度X的办法，使得提高半导体封装1对TCT的可靠性(对芯片边沿的膜剥离的可靠性)成为可能。
在对FC-BGA构造的半导体封装1进行TCT的情况下，归因于半导体元件2与盖22之间的热膨胀系数的不同及半导体元件2与布线基板3之间的热膨胀系数的不同，在半导体封装1中会产生由热应力产生的变形。基于该变形的应力将施加到已倒扣连接到布线基板3上的半导体元件2的端部(芯片边沿)。归因于施加到该芯片边沿上的应力，在半导体元件2的叠层膜7上就会产生膜剥离。特别是由于低介电常数绝缘膜13自身的膜强度或对别的材料的粘合强度低，故在给芯片边沿施加上了应力时就会产生膜剥离。
对于由TCT时的热应力产生的膜剥离，采用加长底填材料5的倒角长度Y的办法，就可以增大芯片边沿的固定力，缓和应力。因此，就可以抑制由TCT所引发的叠层膜7的膜剥离。如上所述，为了使底填材料5的填充状态均一化，理想的是把倒角长度Y做成为1mm以上。此外，出于再现性良好地抑制叠层膜7的膜剥离的目的，理想的是把倒角长度Y做成为1.5mm以上。
尽管把底填材料5的倒角长度形成得越长则越会提高对TCT的可靠性(对膜剥离的产生的容限加宽)，但是，由于取决于封装设计，有时候在半导体元件2的附近，还要装载别的部件，故结果就变成为倒角长度Y要受到制约。当考虑设计上的制约时，倒角长度Y理想的是要做成为5mm以下，更为理想的是要做成为3.5mm以下。
对于TCT时施加到芯片边沿上的应力的缓和来说，沿着半导体元件2的外周设置的激光加工槽20与倒角长度Y一起，有效地发挥作用。就是说，激光加工槽20，抑制分切时的叠层膜7的膜剥离，在单片化后则变成为空槽残存于半导体元件2的外周部分。在把具有这样的激光加工槽20的半导体元件2应用于FC-BGA构造的半导体封装1的情况下，在向半导体元件2与布线基板3之间填充底填材料5时，也要向激光加工槽20内填充底填材料5。
填充到激光加工槽20内的底填材料5，起着叠层膜7的端面的固定材料的作用。采用扩展激光加工槽20的宽度X的办法，就可以增大由底填材料5产生的叠层膜7的端面的固定力。因此，就可以抑制由TCT引发的叠层膜7的膜剥离。就是说，就便是在不能充分地加长底填材料5的倒角长度Y的情况下，采用扩展激光加工槽20的宽度X的办法，也可以再现性良好地抑制由TCT引发的叠层膜7的膜剥离。
为了更为确实地提高填充到激光加工槽20内的底填材料5所产生的叠层膜7的端面的固定强度，理想的是把激光加工槽20的宽度X做成为5μm以上。但是，由于当激光加工槽20的宽度过宽时，就会招致半导体元件2的分切区域的增大，故理想的是把激光加工槽20的宽度做成为40μm以下，更为理想的是做成为20μm以下。即便是在不能充分地扩展激光加工槽20的宽度X的情况下，也可以采用加长底填材料5的倒角长度Y的办法，再现性良好地抑制由TCT引发的叠层膜7的膜剥离。
如上所述，底填材料5的倒角长度Y和激光加工槽20的宽度X，尽管分别受到约束，但是，采用根据这两方的构成提高叠层膜7的端部的固定力的办法，就可以再现性良好地抑制基于半导体元件2的装配构造的叠层膜7的膜剥离。具体地说，根据图10的[Y＝-0.233X+3.5]的那条线，采用选择把相对于激光加工槽20的宽度X的倒角长度Y加长的办法，就可以抑制TCT后的叠层膜7的膜剥离而无须使半导体封装1或半导体元件2的设计条件从现有的封装构造进行大的变更。
图12示出了用m-ELT(改进后的边沿剥离测试)评价膜对芯片边沿的粘合性的结果。m-ELT法是计算使膜剥离产生的破坏能的评价方法。首先，向作为测定样品的测试膜上涂敷热特性已知的环氧树脂并使之硬化。采用使样品的温度下降使环氧树脂收缩的办法，给测试膜的端部施加剥离应力。根据在测试膜的端部产生剥离的温度计算环氧树脂的残留应力，根据该残留应力计算测试膜的破坏能(粘合强度)。
由图12可知，相对于膜单体的强度为0.274MPa·m1/2，进行激光加工的情况下的芯片边沿的膜的粘合强度，在激光加工宽度为13.2μm的情况下为0.361MPa·m1/2，提高了30％以上。作为参考，示出了用切刀进行步进切割加工的情况下的粘合强度。在该情况下，与使用激光加工时比较，强度的提高的效果要小。此外，随着激光所进行的加工宽度的扩展，芯片边沿的粘合性也改善了。这与由激光加工宽度所得到的效果是一致的。
如上所述，采用使用半导体元件2的激光加工槽20的宽度X(μm)和底填材料5的倒角长度Y(mm)满足Y＞-0.233X+3.5(其中，X＞0、Y＞0)的条件的构造以及制造工序的办法，再现性良好地抑制基于半导体元件2的装配构造(FC-BGA构造)的叠层膜7的膜剥离就变成为可能。因此，就可以大幅度地提高把具有包括低介电常数绝缘膜13的叠层膜7的半导体元件2倒扣连接到布线基板3上的半导体封装1的制造成品率或可靠性等。就是说，可以成品率良好地制作可靠性优良的FC-BGA构造的半导体封装(半导体装置)1。
另外，本发明可以应用于具有各种构造的半导体装置及其制造方法，以及具有各种工序的半导体装置的制造方法，而不限定于上所说的实施形态。对于这样的半导体装置及其制造方法，也都包括在本发明内。此外，本发明，还可以在本发明的技术思想的范围内进行扩展或变更，进行了该扩展、变更的实施形态，也包括在本发明的技术范围内。

Claims (20)

1.一种半导体装置，具备：
半导体元件，其具备具有元件区域的半导体基板和在上述半导体基板上形成的包括低介电常数绝缘膜的叠层膜，以及被设置为把上述元件区域包围起来并切断上述叠层膜的至少上述低介电常数绝缘膜的宽度X(μm)的激光加工槽；
通过突块电极与上述半导体元件连接的布线基板；
被填充在上述半导体元件与上述布线基板之间，具有倒角长度为Y(mm)的倒角形状的底填材料，
其特征在于：上述底填材料的倒角长度Y(mm)，对于上述激光加工槽的宽度X(μm)，满足如下的条件：Y＞-0.2 33X+3.5(其中，X＞0、Y＞0)。
2.根据权利要求1所述的半导体装置，其特征在于：还具备在上述布线基板上被设置为密封上述半导体元件的盖。
3.根据权利要求2所述的半导体装置，其特征在于：上述盖具备容器状的金属材料，而且与上述半导体元件的背面接合。
4.根据权利要求1所述的半导体装置，其特征在于：上述底填材料的倒角长度Y是1～5mm的范围。
5.根据权利要求4所述的半导体装置，其特征在于：上述底填材料的倒角长度Y大于等于1.5mm。
6.根据权利要求4所述的半导体装置，其特征在于：上述底填材料的倒角长度Y小于等于3.5mm。
7.根据权利要求1所述的半导体装置，其特征在于：上述激光加工槽的宽度X在3～40μm的范围。
8.根据权利要求7所述的半导体装置，其特征在于：上述激光加工槽的宽度X大于等于5μm。
9.根据权利要求7所述的半导体装置，其特征在于：上述激光加工槽的宽度X小于等于35μm。
10.根据权利要求1所述的半导体装置，其特征在于：上述低介电常数绝缘膜具有小于等于3.3的相对介电常数。
11.根据权利要求1所述的半导体装置，其特征在于：上述叠层膜具有Cu布线，和起着上述Cu布线的层间绝缘膜的作用的上述低介电常数绝缘膜。
12.根据权利要求1所述的半导体装置，其特征在于：上述激光加工槽，被形成为切断整个上述叠层膜。
13.根据权利要求1所述的半导体装置，其特征在于：上述底填材料，具备具有5～15GPa的范围的扬氏模量和20～40ppm的范围的热膨胀系数的树脂材料。
14.一种半导体装置的制造方法，具备如下的工序：
沿着区划多个元件区域的分切区域向具有包括低介电常数绝缘膜的叠层膜的半导体晶片照射激光，形成切断上述叠层膜的至少上述低介电常数绝缘膜的宽度X(μm)的激光加工槽的工序；
使用切刀沿着上述分切区域切断上述半导体晶片，使上述多个元件区域单片化而制作半导体元件的工序；
通过突块电极使半导体元件与布线基板连接的工序；
用被填充于上述半导体元件与上述布线基板之间、具有倒角长度为Y(mm)的倒角形状的底填材料固定上述半导体元件的工序，
其特征在于：上述底填材料，被形成为使得倒角长度Y(mm)，对于上述激光加工槽的宽度X(μm)，满足如下的条件：Y＞-0.233X+3.5(其中，X＞0、Y＞0)。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：还具备把盖与上述布线基板接合，以密封上述半导体元件的工序。
16.根据权利要求14所述的半导体装置的制造方法，其特征在于：上述激光加工槽，被形成为把上述元件区域包围起来。
17.根据权利要求14所述的半导体装置的制造方法，其特征在于：上述底填材料的倒角长度Y在1～5mm的范围。
18.根据权利要求14所述的半导体装置的制造方法，其特征在于：上述激光加工槽的宽度X在3～40μm的范围。
19.根据权利要求14所述的半导体装置的制造方法，其特征在于：上述低介电常数绝缘膜具有小于等于3.3的相对介电常数。
20.根据权利要求14所述的半导体装置的制造方法，其特征在于：上述激光加工槽，被形成为切断整个上述叠层膜。
CNB2007101535653A 2006-09-21 2007-09-21 半导体装置及其制造方法 Active CN100539089C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP255755/2006 2006-09-21
JP2006255755A JP2008078382A (ja) 2006-09-21 2006-09-21 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN101150097A true CN101150097A (zh) 2008-03-26
CN100539089C CN100539089C (zh) 2009-09-09

Family

ID=39224062

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101535653A Active CN100539089C (zh) 2006-09-21 2007-09-21 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7880301B2 (zh)
JP (1) JP2008078382A (zh)
KR (1) KR100871773B1 (zh)
CN (1) CN100539089C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067017A (zh) * 2008-09-12 2011-05-18 夏普株式会社 显示面板的制造方法
CN107768513A (zh) * 2016-08-22 2018-03-06 罗姆股份有限公司 半导体器件和半导体器件的安装结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009014152A (ja) * 2007-07-06 2009-01-22 Sony Corp 軸受ユニット、軸受ユニットを有するモータ及び電子機器
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
JP4977183B2 (ja) * 2009-09-30 2012-07-18 株式会社東芝 半導体装置
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8058108B2 (en) * 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
KR20140101984A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN105144385B (zh) 2013-04-26 2018-06-29 奥林巴斯株式会社 摄像装置
KR101973428B1 (ko) * 2016-06-23 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10229865B2 (en) 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
CN114300424A (zh) * 2022-01-05 2022-04-08 长鑫存储技术有限公司 半导体结构及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804881A (en) * 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
US6246124B1 (en) * 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same
JP3773022B2 (ja) 1999-02-12 2006-05-10 信越化学工業株式会社 フリップチップ型半導体装置
US6177340B1 (en) * 1999-02-18 2001-01-23 Taiwan Semiconductor Manufacturing Company Method to reduce contact hole aspect ratio for embedded DRAM arrays and logic devices, via the use of a tungsten bit line structure
JP3384359B2 (ja) 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
US6368974B1 (en) * 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
JP3994262B2 (ja) * 1999-10-04 2007-10-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
EP1281193A2 (en) * 2000-05-12 2003-02-05 Tokyo Electron Limited Method of high selectivity sac etching
JP2002118208A (ja) * 2000-10-11 2002-04-19 Ricoh Co Ltd 半導体部品の封止構造および半導体部品の封止方法
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
JP2003324182A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd フリップチップ接合方法及びフリップチップ接合構造
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
TWI229928B (en) * 2003-08-19 2005-03-21 Advanced Semiconductor Eng Semiconductor package structure
TW200512926A (en) * 2003-09-18 2005-04-01 Semiconductor Leading Edge Tec Method of manufacturing semiconductor device
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
KR100670662B1 (ko) * 2003-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자 제조 방법
JP2005183766A (ja) 2003-12-22 2005-07-07 Hitachi Ltd 半導体装置及びその製造方法
US7476955B2 (en) * 2004-01-06 2009-01-13 Micron Technology, Inc. Die package having an adhesive flow restriction area
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
CN100468612C (zh) * 2004-03-25 2009-03-11 株式会社东芝 半导体器件及其制造方法
JP4331070B2 (ja) * 2004-08-06 2009-09-16 株式会社東芝 半導体記憶装置
JP2006108489A (ja) 2004-10-07 2006-04-20 Toshiba Corp 半導体装置の製造方法
JP4694845B2 (ja) 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
US7317110B2 (en) * 2005-02-04 2008-01-08 Home Sun Industrial Co., Ltd. Low dielectric constant organo-soluble polyimides
US7329951B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Solder bumps in flip-chip technologies
US7518211B2 (en) * 2005-11-11 2009-04-14 United Microelectronics Corp. Chip and package structure
JP4760361B2 (ja) * 2005-12-20 2011-08-31 ソニー株式会社 半導体装置
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067017A (zh) * 2008-09-12 2011-05-18 夏普株式会社 显示面板的制造方法
CN102067017B (zh) * 2008-09-12 2013-05-01 夏普株式会社 显示面板的制造方法
CN107768513A (zh) * 2016-08-22 2018-03-06 罗姆股份有限公司 半导体器件和半导体器件的安装结构
US10535813B2 (en) 2016-08-22 2020-01-14 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
CN107768513B (zh) * 2016-08-22 2021-02-05 罗姆股份有限公司 半导体器件和半导体器件的安装结构

Also Published As

Publication number Publication date
KR100871773B1 (ko) 2008-12-05
KR20080027166A (ko) 2008-03-26
US20080073780A1 (en) 2008-03-27
US7880301B2 (en) 2011-02-01
JP2008078382A (ja) 2008-04-03
CN100539089C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN100539089C (zh) 半导体装置及其制造方法
US8076756B2 (en) Structure for inhibiting back end of line damage from dicing and chip packaging interaction failures
CN101552248B (zh) 半导体装置及其制造方法
US6406934B1 (en) Wafer level production of chip size semiconductor packages
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6043109A (en) Method of fabricating wafer-level package
CN101459055B (zh) 半导体器件的制造方法
US7176555B1 (en) Flip chip package with reduced thermal stress
US20080048312A1 (en) Semiconductor package and method for manufacturing the same
US20220148912A1 (en) Through Wafer Trench Isolation and Capacitive Coupling
TWI581387B (zh) 封裝結構及其製法
US3739462A (en) Method for encapsulating discrete semiconductor chips
US20110057296A1 (en) Delamination resistant packaged die having support and shaped die having protruding lip on support
TWI574333B (zh) 電子封裝件及其製法
JP2004071961A (ja) 複合モジュール及びその製造方法
TWI585870B (zh) 晶片封裝體及其製造方法
JPS59191353A (ja) 多層配線構造を有する電子装置
JP2005026363A (ja) 半導体装置とその製造方法
CN101673708A (zh) 具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法
US6852570B2 (en) Method of manufacturing a stacked semiconductor device
JP2006332216A (ja) 半導体装置およびその製造方法
US3859180A (en) Method for encapsulating discrete semiconductor chips
US6495399B1 (en) Method of vacuum packaging a semiconductor device assembly
JPS63318742A (ja) 半導体集積回路装置及びその製造方法
JP3374138B2 (ja) 集積回路をシリコン回路ボードに接続する方法。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170803

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211229

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.