JPWO2016132830A1 - 充填方法および充填装置 - Google Patents
充填方法および充填装置 Download PDFInfo
- Publication number
- JPWO2016132830A1 JPWO2016132830A1 JP2017500572A JP2017500572A JPWO2016132830A1 JP WO2016132830 A1 JPWO2016132830 A1 JP WO2016132830A1 JP 2017500572 A JP2017500572 A JP 2017500572A JP 2017500572 A JP2017500572 A JP 2017500572A JP WO2016132830 A1 JPWO2016132830 A1 JP WO2016132830A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- filling material
- filling
- fine space
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32056—Deposition of conductive or semi-conductive organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
まず、図1〜図5を参照して、第1実施形態による充填装置100について説明する。
第1実施形態による充填装置100は、ウェハ1(図2参照)に形成された環状溝などの微細空間2(図2参照)に、充填材料3(図6参照)を充填して焼成する装置である。
充填部10は、いわゆる真空スピンコータである。つまり、充填部10は、図3に示すように、外観が円柱状の処理室11と、処理室11内の圧力を低くするための真空ポンプ12と、処理室11内に配置されるウェハ支持部13および充填材料滴下部14とを含んでいる。なお、充填材料滴下部14は、本発明の「充填材料配置部」の一例である。処理室11は、開閉可能に構成されているとともに、真空ポンプ12を駆動させることによって、内部空間を約100Pa以上で、かつ、大気圧よりも低い減圧環境下にすることが可能である。
焼成部20は、内部の空気清浄度を高い状態で維持可能ないわゆるクリーンオーブンである。焼成部20は、図4に示すように、処理室21と、処理室21内の圧力を高くするための加圧器22と、処理室21内に配置されるウェハ支持部23およびヒータ24とを含んでいる。処理室21は、開閉可能に構成されているとともに、加圧器22を駆動させて処理室21内にガスを導入することによって、内部空間を大気圧より高い高圧環境下にすることが可能である。なお、加圧器22により処理室21内に導入されるガスは、窒素ガスなどの不活性ガスが好ましい。ヒータ24は、ウェハ1を約250℃以下の温度に昇温させることが可能である。また、ヒータ24は、図示しない温度センサやCPUなどを有しており、その結果、図5に示す焼成工程における温度制御のように、昇温速度の制御や所定の温度での維持などを行うことが可能なように構成されている。なお、図5の焼成工程における温度制御の詳細については、後述する。
剥離部30では、剥離剤を用いてウェハ1上のマスク4(図2(b)参照)が除去される。なお、充填材料3のうち架橋硬化されたAL−X2000シリーズは、AZ100REMOVERにあまり溶解しないため、充填材料3としてAL−X2000シリーズを用いる場合には、剥離剤としてAZ100REMOVERを用いるのが好ましい。また、充填材料3のうち架橋硬化されたBM302およびBL301は、NMPに略溶解しないため、充填材料3としてBM302やBL301を用いる場合には、剥離剤としてNMPを用いるのが好ましい。残さ除去・研磨部40では、CMP(化学機械研磨)やポリッシャーなどの機械研磨によってウェハ1の形成面1aが研磨される。洗浄・乾燥部50は、一般的なスピン洗浄機である。洗浄・乾燥部50では、ウェハ1を回転させながら純水を滴下することによって、ウェハ1の形成面1a全面が洗浄される。その後、洗浄・乾燥部50において、窒素ブローしながらウェハ1を高速回転させる事で、ウェハ1の形成面1aがむらなく乾燥される。
次に、図1〜図6を参照して、第1実施形態による充填装置100における充填プロセスについて説明する。
まず、搬入・搬出部60により搬入されたウェハ1が、搬送部70により、充填部10の処理室11内に搬送される。その際、ウェハ1は、形成面1aが上面(Z1側の面)になるようにウェハ支持部13(図3参照)の所定の位置に載置される。そして、図3(a)に示すように、ウェハ1を処理室11の内部に収納した状態で、処理室11内を気密状態にする。その後、真空ポンプ12を用いて、処理室11内を減圧環境にする(減圧工程)。これにより、ウェハ1の微細空間2内も減圧される。なお、処理室11内の減圧環境は、約100Pa以上約2000Pa以下の減圧環境であればよく、好ましくは、約700Pa以上約1000Pa以下の減圧環境であるのが好ましい。なお、約100Pa以上約2000Pa以下の減圧(低圧)は、JIS Z 8126−1 真空技術−用語−に記載された低真空領域に含まれる。
その後、ウェハ1は、搬送部70により、大気圧に開放した処理室11内から、焼成部20の処理室21内でウェハ支持部23に載置される。そして、図4に示すように、ウェハ1を処理室21内に収納した状態で、処理室21内を気密状態にする。その後、加圧器22を用いて、処理室21内を大気圧より大きく約0.5MPa以下の高圧環境にする。これにより、さらに確実に、非充填空間2dに充填材料3が充填されるとともに、充填材料3の液面3aがさらに加圧されて、体積減少した分の充填材料3の補充が速やかに行われる。
処理室21内を大気圧に開放した後、搬送部70により、ウェハ1が焼成部20から剥離部30に搬送される。そして、図6に示すように、剥離部30において剥離剤を用いてウェハ1上のマスク4が除去される(剥離工程)。その際、マスク4とともに、マスク4上の焼成された充填材料3bも合わせて除去される。その後、残さ除去・研磨部40に搬送されてウェハ1の形成面1aが研磨される(残さ除去・研磨工程)。これにより、微細空間2からはみ出して焼成された充填材料3bが除去されて、形成面1aが平滑化される。そして、洗浄・乾燥部50に搬送されてウェハ1が洗浄および乾燥される(洗浄・乾燥工程)。最後に、ウェハ1は、搬入・搬出部60により搬出される。
次に、図1、図2、図6および図7を参照して、第2実施形態による充填装置200について説明する。この充填装置200では、上記第1実施形態による充填装置100とは異なり、充填部110において、ローラ114を用いてウェハ1に充填材料3を塗布する例について説明する。なお、第1実施形態と同一の構成については、同一の符号を付すとともに説明を省略する。
第2実施形態による充填装置200は、図1に示すように、充填部110と、焼成部20と、剥離部30と、残さ除去・研磨部40と、洗浄・乾燥部50とをウェハ処理部として備えている。充填部110は、図7に示すように、処理室11と、真空ポンプ12と、処理室11内に配置されるウェハ支持部13およびローラ114とを含んでいる。なお、ローラ114は、本発明の「充填材料配置部」および「膜厚調整用の部材」の一例である。
次に、図1、図6および図7を参照して、第2実施形態による充填装置200における充填プロセスについて説明する。
次に、図8〜図11を参照して、第3実施形態による充填装置300について説明する。
第3実施形態による充填装置300は、図8に示すように、充填部210と、焼成部20と、残さ除去・研磨部40と、洗浄・乾燥部50とをウェハ処理部として備えている。つまり、上記第1実施形態による充填装置100と異なり、剥離部は設けられていない。この充填装置300では、ウェハ201(図9参照)は、搬送部70により、充填部210、焼成部20、残さ除去・研磨部40および洗浄・乾燥部50をこの順で搬送される。
次に、図11を参照して、第3実施形態による充填装置300における充填プロセスについて説明する。
次に、図5、図9、図10および図12を参照して、本発明の効果を確認するために行った充填状態の確認実験について説明する。
この確認実験では、図9に示すような、複数の微細空間202が形成されたウェハ201を準備した。具体的には、複数の微細空間202として、2μmの径W1および20μmの深さL1を有する非貫通穴(アスペクト比=10)と、10μmの径W1および50μmの深さL1を有する非貫通穴(アスペクト比=5)と、1μmの幅W1および17μmの深さL1を有する環状溝(アスペクト比=17)と、4μmの幅W1および24μmの深さL1を有する環状溝(アスペクト比=6)と、2μmの幅W1および20μmの深さL1を有する環状溝(アスペクト比=10)とが形成されたウェハ201を準備した。
図12に示す断面観察の結果としては、実施例では、1枚のウェハ201に形成された複数の非貫通穴および環状溝の各々において、焼成された充填材料が十分に充填されているのが確認できた。また、各々の非貫通穴内および環状溝内において、底面から開口までの全体に焼成された充填材料が十分に充填されており、ボイドの発生は観察されなかった。このことから、実施例の充填方法では、ウェハに幅(径)や深さが異なる様々な形状の微細空間が混在しても、同一条件で充填材料を迅速かつ十分に微細空間に充填することが可能なことが確認できた。また、各々の非貫通穴および環状溝の開口まで焼成された充填材料が充填されていることから、焼成工程において、非貫通穴内や環状溝内の充填材料の減少分を補填するようにウェハの形成面から充填材料が補填されたと考えられる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
1a 形成面
2、202 微細空間
2a 開口
3 充填材料
4 マスク
11 処理室
14 充填材料滴下部(充填材料配置部)
100、200、300 充填装置
114 ローラ(充填材料配置部、膜厚調整用の部材)
214 充填材料貯留部(充填材料配置部)
Claims (13)
- ウェハに設けられた微細空間に充填材料を充填する充填方法であって、
前記ウェハを載置した処理室内を減圧する減圧工程と、
減圧した前記処理室内で前記ウェハの表面に前記充填材料を接触させる接触工程と、
前記充填材料の前記ウェハと反対側の面の全面を加圧することにより、前記ウェハの前記微細空間に前記充填材料を差圧充填する充填工程と、
前記ウェハの全体にわたって前記充填材料を焼成する焼成工程と、を備える、充填方法。 - 前記減圧工程は、前記処理室内を100Pa以上2000Pa以下に減圧する工程を含む、請求項1に記載の充填方法。
- 前記充填材料は、常温より高くかつ250℃以下の処理温度で架橋される熱硬化性樹脂を含む、請求項1に記載の充填方法。
- 前記焼成工程は、常温から前記処理温度まで段階的に昇温を行うとともに、各々の段階において処理時間を制御することによって、前記充填材料を焼成する工程を含む、請求項1に記載の充填方法。
- 前記接触工程は、前記ウェハの厚み方向において、前記ウェハの前記微細空間の形成面から前記充填材料の前記ウェハと反対側の面までの前記充填材料の厚みが前記微細空間の深さ以上になるように、前記充填材料を前記ウェハに配置する工程を含む、請求項1に記載の充填方法。
- 前記充填材料は、絶縁性材料である、請求項1に記載の充填方法。
- 前記充填材料は、導電性材料である、請求項1に記載の充填方法。
- 前記接触工程は、前記ウェハを回転させながら前記ウェハの前記微細空間の形成面側から前記充填材料を滴下することによって、前記ウェハの表面に前記充填材料を接触させる工程を含む、請求項1に記載の充填方法。
- 前記接触工程は、前記充填材料を前記ウェハの表面に供給する工程と、前記ウェハを回転させながら膜厚調整用の部材により前記ウェハの前記微細空間の形成面側の全面に略一定の厚みで前記充填材料を塗布することによって、前記ウェハの表面に前記充填材料を接触させる工程とを含む、請求項1に記載の充填方法。
- 前記接触工程は、前記充填材料を前記ウェハの表面に供給する工程と、前記ウェハを低速回転させながら塗布用の部材により前記ウェハの前記微細空間の形成面側の全面に前記充填材料を塗布することによって、前記ウェハの表面に前記充填材料を接触させる工程と、前記ウェハを高速回転させて、前記ウェハの表面に前記充填材料の膜厚を制御する工程と、を含む、請求項1に記載の充填方法。
- 前記接触工程は、前記ウェハの前記微細空間の開口を下向きにした状態で、前記ウェハを前記充填材料に浸すことにより、前記ウェハの表面に前記充填材料を接触させる工程を含む、請求項1に記載の充填方法。
- 前記ウェハの前記微細空間の形成面上に前記微細空間を形成した際のマスクが残存した状態で、前記充填工程および前記焼成工程が行われ、
前記焼成工程後に、前記マスクを剥離する剥離工程をさらに備える、請求項1に記載の充填方法。 - 内部を減圧することが可能な処理室と、
減圧された前記処理室内において、微細空間が設けられたウェハの表面に充填材料を接触させる充填材料配置部と、
前記ウェハの全体にわたって前記充填材料を焼成する焼成部とを備え、
前記処理室では、接触させた前記充填材料の前記ウェハと反対側の全面を加圧することにより、前記ウェハの前記微細空間に前記充填材料が差圧充填されるように構成されている、充填装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030899 | 2015-02-19 | ||
JP2015030899 | 2015-02-19 | ||
PCT/JP2016/052256 WO2016132830A1 (ja) | 2015-02-19 | 2016-01-27 | 充填方法および充填装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2016132830A1 true JPWO2016132830A1 (ja) | 2017-12-07 |
Family
ID=56688759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017500572A Pending JPWO2016132830A1 (ja) | 2015-02-19 | 2016-01-27 | 充填方法および充填装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20180033613A1 (ja) |
JP (1) | JPWO2016132830A1 (ja) |
KR (1) | KR20170118047A (ja) |
CN (1) | CN107210221A (ja) |
DE (1) | DE112016000838T5 (ja) |
TW (1) | TW201705287A (ja) |
WO (1) | WO2016132830A1 (ja) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1085641A (ja) * | 1996-09-10 | 1998-04-07 | Toshiba Microelectron Corp | 液体塗布方法および液体塗布装置 |
JP2000357693A (ja) * | 1999-06-16 | 2000-12-26 | Nec Corp | 半導体装置および半導体基板貫通導体の形成方法 |
JP2005150299A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器 |
JP2006066412A (ja) * | 2004-08-24 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置および半導体装置製造方法 |
JP2010129662A (ja) * | 2008-11-26 | 2010-06-10 | Napura:Kk | 微細空間への金属充填方法 |
JP2012009640A (ja) * | 2010-06-25 | 2012-01-12 | Napura:Kk | 微細空間への絶縁物充填方法 |
JP2012015201A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | 貫通配線基板および製造方法 |
JP2012119611A (ja) * | 2010-12-03 | 2012-06-21 | Asahi Glass Co Ltd | 貫通電極基板の製造方法 |
JP2012134302A (ja) * | 2010-12-21 | 2012-07-12 | Jsr Corp | トレンチ埋め込み方法、及びトレンチ埋め込み用組成物 |
JP2012256780A (ja) * | 2011-06-10 | 2012-12-27 | Fuji Electric Co Ltd | スピンコート法によるレジスト塗布方法 |
JP2013115177A (ja) * | 2011-11-28 | 2013-06-10 | Napura:Kk | 微細空間内に機能部分を形成する方法 |
JP2014003204A (ja) * | 2012-06-20 | 2014-01-09 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2014150084A (ja) * | 2012-12-21 | 2014-08-21 | Napura:Kk | 微細空間内に導体を形成する方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03238068A (ja) * | 1990-02-09 | 1991-10-23 | Matsushita Electron Corp | フォトレジストを塗布する方法 |
JPH0862631A (ja) * | 1994-08-18 | 1996-03-08 | Matsushita Electric Ind Co Ltd | 粘性液体塗布方法 |
JPH09181060A (ja) * | 1995-12-25 | 1997-07-11 | Sony Corp | 薄膜成膜装置 |
-
2016
- 2016-01-27 WO PCT/JP2016/052256 patent/WO2016132830A1/ja active Application Filing
- 2016-01-27 KR KR1020177019445A patent/KR20170118047A/ko unknown
- 2016-01-27 DE DE112016000838.4T patent/DE112016000838T5/de not_active Withdrawn
- 2016-01-27 CN CN201680006561.XA patent/CN107210221A/zh not_active Withdrawn
- 2016-01-27 JP JP2017500572A patent/JPWO2016132830A1/ja active Pending
- 2016-01-27 US US15/551,536 patent/US20180033613A1/en not_active Abandoned
- 2016-02-17 TW TW105104597A patent/TW201705287A/zh unknown
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1085641A (ja) * | 1996-09-10 | 1998-04-07 | Toshiba Microelectron Corp | 液体塗布方法および液体塗布装置 |
JP2000357693A (ja) * | 1999-06-16 | 2000-12-26 | Nec Corp | 半導体装置および半導体基板貫通導体の形成方法 |
JP2005150299A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器 |
JP2006066412A (ja) * | 2004-08-24 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置および半導体装置製造方法 |
JP2010129662A (ja) * | 2008-11-26 | 2010-06-10 | Napura:Kk | 微細空間への金属充填方法 |
JP2012009640A (ja) * | 2010-06-25 | 2012-01-12 | Napura:Kk | 微細空間への絶縁物充填方法 |
JP2012015201A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | 貫通配線基板および製造方法 |
JP2012119611A (ja) * | 2010-12-03 | 2012-06-21 | Asahi Glass Co Ltd | 貫通電極基板の製造方法 |
JP2012134302A (ja) * | 2010-12-21 | 2012-07-12 | Jsr Corp | トレンチ埋め込み方法、及びトレンチ埋め込み用組成物 |
JP2012256780A (ja) * | 2011-06-10 | 2012-12-27 | Fuji Electric Co Ltd | スピンコート法によるレジスト塗布方法 |
JP2013115177A (ja) * | 2011-11-28 | 2013-06-10 | Napura:Kk | 微細空間内に機能部分を形成する方法 |
JP2014003204A (ja) * | 2012-06-20 | 2014-01-09 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2014150084A (ja) * | 2012-12-21 | 2014-08-21 | Napura:Kk | 微細空間内に導体を形成する方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180033613A1 (en) | 2018-02-01 |
KR20170118047A (ko) | 2017-10-24 |
WO2016132830A1 (ja) | 2016-08-25 |
DE112016000838T5 (de) | 2017-12-07 |
CN107210221A (zh) | 2017-09-26 |
TW201705287A (zh) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100413139B1 (ko) | 반도체 기판의 평탄화 방법 | |
JP5324212B2 (ja) | 樹脂被覆方法および樹脂被覆装置 | |
KR101650219B1 (ko) | 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법 | |
CN101310374B (zh) | 用于高级焊料凸点形成的方法 | |
KR20070097355A (ko) | 유동성층을 사용한 반도체웨이퍼의 가공방법 | |
TW201941286A (zh) | 研磨墊整理器的反鍍製造方法及由此製造的研磨墊整理器 | |
JP5634366B2 (ja) | 成膜装置及び半導体装置の製造方法 | |
JPWO2016132830A1 (ja) | 充填方法および充填装置 | |
JP2007275697A (ja) | スピンコート装置およびスピンコート方法 | |
KR20090037259A (ko) | 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법 | |
JP5382610B2 (ja) | 積層基板の形成方法、および形成装置 | |
JP2003257891A (ja) | 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板 | |
JP6810355B2 (ja) | はんだ付け方法およびはんだ付け装置 | |
CN106057639B (zh) | 用于涂覆基板的方法 | |
JP6424297B2 (ja) | 充填方法 | |
JP4617080B2 (ja) | 被エッチング材の仮接着用ワックス | |
JP2015217639A (ja) | パターン形成方法及びその形成装置 | |
JP2006015288A (ja) | 塗布機および塗布方法 | |
WO2017065236A1 (ja) | 充填方法および充填装置 | |
JP2003168638A (ja) | 電子装置の製造方法、およびスピンコート装置 | |
US10418339B2 (en) | 3D packaging method for semiconductor components | |
JP2007294645A (ja) | 金属多層配線体の形成方法 | |
JP2006120729A (ja) | 配線基板の製造方法 | |
JP2008149283A (ja) | 塗膜形成方法 | |
JP2008135661A (ja) | 半導体処理装置の清浄化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181206 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181206 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190716 |