JPWO2015107813A1 - ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法 - Google Patents

ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法 Download PDF

Info

Publication number
JPWO2015107813A1
JPWO2015107813A1 JP2015557739A JP2015557739A JPWO2015107813A1 JP WO2015107813 A1 JPWO2015107813 A1 JP WO2015107813A1 JP 2015557739 A JP2015557739 A JP 2015557739A JP 2015557739 A JP2015557739 A JP 2015557739A JP WO2015107813 A1 JPWO2015107813 A1 JP WO2015107813A1
Authority
JP
Japan
Prior art keywords
main surface
gan
gan substrate
crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015557739A
Other languages
English (en)
Other versions
JP6477501B2 (ja
Inventor
悠介 塚田
悠介 塚田
哲 長尾
哲 長尾
和典 鎌田
和典 鎌田
田代　雅之
雅之 田代
健史 藤戸
健史 藤戸
英夫 藤澤
英夫 藤澤
豊 三川
豊 三川
哲治 梶本
哲治 梶本
崇 深田
崇 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2014/070919 external-priority patent/WO2015020161A1/ja
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of JPWO2015107813A1 publication Critical patent/JPWO2015107813A1/ja
Application granted granted Critical
Publication of JP6477501B2 publication Critical patent/JP6477501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C30B7/105—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes using ammonia as solvent, i.e. ammonothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

タイリング法を用いて製造される、主表面の法線とｍ軸との間の角度が０°以上２０°以下で、直径４５〜５５ｍｍの円盤形ＧａＮ基板において、当該基板を構成する結晶領域の個数を４個以下に削減するための技術を提供すること。好ましい実施形態によれば、第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径４５ｍｍ以上の円盤形ＧａＮ基板であって、各々が前記第１主表面と第２主表面の両方に露出する４個以下の結晶領域から構成され、該４個以下の結晶領域は、前記第１主表面上におけるｃ軸の正射影の方向に沿って一列に並んでいるＧａＮ基板が提供される。

Description

本発明は、ＧａＮ（窒化ガリウム）基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法に関する。
ＧａＮは、III−V族化合物半導体の一種であり、六方晶系に属するウルツ鉱型の結晶構造を備える。
不純物でドープすることにより、ＧａＮは導電性とすることができる。Ｏ（酸素）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）などがｎ型不純物として知られている。Ｍｇ（マグネシウム）、Ｚｎ（亜鉛）などがｐ型不純物として知られている。
非極性または半極性ＧａＮ基板を使用することによる窒化物半導体デバイスの改善が期待されている（非特許文献１）。窒化物半導体は、窒化物系III−V族化合物半導体、III族窒化物系化合物半導体、ＧａＮ系半導体、などとも呼ばれ、ＧａＮ（窒化ガリウム）を含む他に、ＧａＮのＧａの一部または全部が、他の周期表１３族元素（Ｂ、Ａｌ、Ｉｎ）に置換された化合物を含む。例えば、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等である。
非極性ＧａＮ基板の中で特に注目されているのは、（１０−１０）基板、すなわちＭ面基板である。半極性ＧａＮ基板の中で特に注目されているのは、（２０−２１）基板、（２０−２−１）基板、（３０−３１）基板および（３０−３−１）基板である。
非極性または半極性ＧａＮ基板は、ＨＶＰＥ法を用いてＣ面ＧａＮテンプレート上にｃ軸方向に成長させたバルクＧａＮ結晶から製造することができる。かかるバルクＧａＮ結晶を、所望する非極性または半極性面に平行にスライスするのである。ただし、Ｃ面ＧａＮテンプレート上にＨＶＰＥ法で成長させ得るバルクＧａＮ結晶の厚さは、通常、数ｍｍ以下であることから、この方法で作製できる非極性または半極性ＧａＮ基板は、主表面のｃ軸方向のサイズが数ｍｍ以下となる。この方法では、２インチ基板（直径２インチの円盤形基板）のような大面積基板を得ることは略不可能である。
この問題を解決するために考案されたのがタイリング法である。タイリング法では、集合シードを用いる。集合シードとは、複数のシード基板を結晶方位が揃うように横方向に密に並べたものである。複数のシード基板からなる集合シード上に、ひとつの連続した層をなすバルクＧａＮ結晶が気相法でエピタキシャル成長される（特許文献１〜４）。主表面のｃ軸方向のサイズが数ｍｍ足らずのＭ面ＧａＮ基板を、複数枚集めて構成した集合シードを用いることにより、２インチＭ面ＧａＮ基板（直径２インチの円盤形Ｍ面ＧａＮ基板）を実現することが可能となる。
ただし、Ｃ面ＧａＮテンプレート上にＨＶＰＥ法で成長させたバルクＧａＮ結晶から切り出したＭ面シード基板は、主表面における転位密度が比較的高く、１０6ｃｍ-2台から１０7ｃｍ-2台となる。転位密度が１×１０6ｃｍ-2である場合、ＳＥＭ−ＣＬ（走査型電子顕微鏡−カソードルミネッセンス）で調べると、転位の存在を示す暗点が１００μｍ×１００μｍの視野中に平均して１００個観察される。
転位等の欠陥が少ない高品質のＧａＮ結晶を成長させ得る方法のひとつとして、アモノサーマル法が知られている（特許文献５および６）。アモノサーマル法では、超臨界または亜臨界状態のアンモニアを溶媒に用いて、ＧａＮ結晶をシード上に析出させる。
しかし、これまでのところ、主表面のｃ軸方向のサイズが１ｃｍを超える非極性または半極性ＧａＮ基板を、アモノサーマル法で効率よく製造する方法は知られていない。
特開２００６−３１５９４７号公報 特開２００８−１４３７７２号公報 特開２０１０−２７５１７１号公報 特開２０１１−０２６１８１号公報 国際公開ＷＯ２００２／１０１１２５号公報 国際公開ＷＯ２０１１／０６５４３６号公報
Po Shan Hsu, Matthew T. Hardy, Erin C. Young, Alexey E. Romanov, Steven P. DenBaars, Shuji Nakamura, and James S. Speck, Applied Physics Letters 100, 171917 (2012)
タイリング法を用いて製造されたＧａＮ結晶を加工して得られる非極性または半極性基板は、通常、複数の結晶領域から構成されたものとなる。かかる基板においては、異なる結晶領域間の境界で欠陥密度が高くなる傾向がある（特許文献２〜４）。従って、基板を構成する結晶領域の数を削減する必要がある。
本発明はかかる事情に鑑みてなされたものであり、従来よりも削減された数の結晶領域を含む直径２インチ以上の非極性または半極性ＧａＮ基板（例えば、４個以下の結晶領域から構成された、直径２インチの非極性または半極性ＧａＮ基板）を実現する技術を提供することを、主たる目的とする。
本発明の更なる目的は、単一の結晶領域から構成された、直径２インチの非極性または半極性ＧａＮ基板を提供することである。
本発明の実施形態には、以下に記載のＧａＮ基板、ＧａＮ結晶の製造方法および半導体デバイスの製造方法が含まれる。
（１）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径４５ｍｍ以上の円盤形ＧａＮ基板であって、
各々が前記第１主表面と第２主表面の両方に露出するｎ個（但し、ｎは２、３または４）の結晶領域から構成され、
前記ｎ個の結晶領域は、前記第１主表面上におけるｃ軸の正射影の方向に沿って一列に並んでいることを特徴とするＧａＮ基板。
（２）直径が５５ｍｍ以下である、（１）に記載のＧａＮ基板。
（３）前記ｎ個の結晶領域から隣接する２個の結晶領域を任意に選んだとき、該２個の結晶領域間の境界と、前記第１主表面上におけるｃ軸の正射影とが、前記第１主表面内において９０°±１０°の範囲内の角度をなすことを特徴とする、（１）または（２）に記載のＧａＮ基板。
（４）当該基板を厚さ方向に貫通する下記（Ａ）の貫通クラックが存在しないか、あるいは、存在するとしても、その数が前記第１主表面上において２０ｃｍ2あたり１０以下であり、かつ、下記（Ａ）の貫通クラック以外のタイプのクラックが存在しないことを特徴とする、（１）〜（３）のいずれかに記載のＧａＮ基板：（Ａ）前記第１主表面上におけるｃ軸の正射影との間でなす角度が、前記第１主表面内において９０°±１０°の範囲内である貫通クラック。
（５）前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分け、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることを特徴とする、（１）〜（４）のいずれかに記載のＧａＮ基板。
（６）互いに隣接する前記結晶領域間の境界を除いて平均した、前記中央部分の平均転位密度が１０5ｃｍ-2未満であることを特徴とする、（５）に記載のＧａＮ基板。
（７）室温下で前記第１主表面が凹面でないことを特徴とする、（１）〜（６）のいずれかに記載のＧａＮ基板。
（８）室温下で前記第１主表面が凸面であることを特徴とする、（７）に記載のＧａＮ基板。
（９）室温下でおもて面のＳＯＲＩ値が２０μｍ未満であることを特徴とする、（７）または（８）に記載のＧａＮ基板。
（１０）前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分けたとき、該中央部分におけるオフ角の変動幅が、前記第１主表面上におけるｃ軸の正射影の方向の成分と、該方向に直交する方向の成分のそれぞれについて、０．５°未満であることを特徴とする、（１）〜（９）のいずれかに記載のＧａＮ基板。
（１１）積層欠陥を有することを特徴とする、（１）〜（１０）のいずれかに記載のＧａＮ基板。
（１２）アルカリ金属濃度が１×１０15ｃｍ-3未満かつ４５０ｎｍにおける吸収係数が２ｃｍ-1以下のＧａＮ結晶からなることを特徴とする、（１）〜（１１）のいずれかに記載のＧａＮ基板。
（１３）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径４５ｍｍ以上の円盤形ＧａＮ基板であって、単一の結晶領域から構成されていることを特徴とするＧａＮ基板。
（１４）直径が５５ｍｍ以下である、前記（１３）に記載のＧａＮ基板。
（１５）アルカリ金属濃度が１×１０15ｃｍ-3未満であることを特徴とする、（１３）または（１４）に記載のＧａＮ基板。
（１６）波長４５０ｎｍにおける吸収係数が２ｃｍ-1以下のＧａＮ結晶からなることを特徴とする、（１３）〜（１５）のいずれかに記載のＧａＮ基板。
（１７）前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分け、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることを特徴とする、（１３）〜（１６）のいずれかに記載のＧａＮ基板。
（１８）前記中央部分の平均転位密度が１０5ｃｍ-2未満であることを特徴とする、前記（１７）に記載のＧａＮ基板。
（１９）室温下で前記第１主表面が凹面でないことを特徴とする、（１３）〜（１８）のいずれかに記載のＧａＮ基板。
（２０）積層欠陥を有することを特徴とする、（１３）〜（１９）のいずれかに記載のＧａＮ基板。
（２１）前記（１）〜（２０）のいずれかに記載のＧａＮ基板を準備し、その上にＧａＮをエピタキシャル成長させる工程を有することを特徴とする、ＧａＮ結晶の製造方法。
（２２）バルクＧａＮ結晶の製造方法である、前記（２１）に記載の製造方法。
（２３）前記（１）〜（２０）のいずれかに記載のＧａＮ基板をシードに用いて第一のバルクＧａＮ結晶を成長させた後、その第一のバルクＧａＮ結晶の一部または全部をシードに用いて第二のバルクＧａＮ結晶を成長させることを特徴とする、ＧａＮ結晶の製造方法。
（２４）前記（１）〜（２０）のいずれかに記載のＧａＮ基板を準備し、その上に、一種以上の窒化物半導体層を成長させることを特徴とする、半導体デバイスの製造方法。
本発明の実施形態には、更に、以下に記載するＧａＮ基板の製造方法が含まれる。
（ａ１）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である円盤形ＧａＮ基板を製造する方法であって、各々が主表面を有する複数のシード基板を、それらの主表面が同一平面上となるように、密に並べて、集合シードを構成する第１ステップと、該集合シード上にＧａＮ結晶を気相成長させる第２ステップを含み、前記複数のシード基板の各々は、その主表面の法線とｍ軸との間の角度が０°以上２０°以下であるとともに、主表面上におけるｃ軸の正射影とそれぞれ９０°±１０°の範囲内の角度で交わる＋Ｃ端面および−Ｃ端面を有し、かつ、前記複数のシード基板の少なくともひとつは、主表面のサイズが、＋Ｃ端面と主表面との交線に平行な方向に５５ｍｍ以上であるとともに該交線と直交する方向に１５ｍｍ以上であることを特徴とする、製造方法。
（ａ２）前記複数のシード基板の各々において、その主表面上におけるｃ軸の正射影と、＋Ｃ端面および−Ｃ端面は、それぞれ９０°±１°の範囲内の角度で交わる、（ａ１）に記載の製造方法。
（ａ３）前記複数のシード基板の全てにおいて、その主表面のサイズが、＋Ｃ端面と主表面との交線に平行な方向に５５ｍｍ以上であるとともに該交線と直交する方向に１５ｍｍ以上であることを特徴とする、（ａ１）または（ａ２）に記載の製造方法。
（ａ４）前記第１ステップでは、前記複数のシード基板を、それらの主表面上におけるｃ軸の正射影の方向に一列、二列または三列に並べて集合シードを構成する、（ａ１）〜（ａ３）のいずれかに記載の製造方法。
（ａ５）前記円盤形ＧａＮ基板の直径が４５ｍｍ以上５５ｍｍ以下であって、前記第１ステップでは、前記複数のシード基板を、それらの主表面上におけるｃ軸の正射影の方向に一列に並べて集合シードを構成する、（ａ４）に記載の製造方法。
（ａ６）前記円盤形ＧａＮ基板の直径が９５ｍｍ以上１０５ｍｍ以下であって、前記第１ステップでは、前記複数のシード基板を、それらの主表面上におけるｃ軸の正射影の方向に二列に並べて集合シードを構成する、（ａ４）に記載の製造方法。
（ａ７）前記円盤形ＧａＮ基板の直径が１４５ｍｍ以上１５５ｍｍ以下であって、前記第１ステップでは、前記複数のシード基板を、それらの主表面上におけるｃ軸の正射影の方向に二列または三列に並べて集合シードを構成する、（ａ４）に記載の製造方法。
（ａ８）更に、前記第２ステップで気相成長させたＧａＮ結晶を加工して目的の円盤形ＧａＮ基板を得るステップを含む、（ａ１）〜（ａ７）のいずれかに記載の製造方法。
（ａ９）更に、前記第２ステップで気相成長させたＧａＮ結晶の少なくとも一部をシードに用いて、更なるＧａＮ結晶を気相成長させるステップを含む、（ａ１）〜（ａ７）のいずれかに記載の製造方法。
本発明の実施形態には、更に、以下に記載するＧａＮ基板が含まれる。
（ｂ１）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下であるＧａＮ基板であって、各々が前記第１主表面と第２主表面の両方に露出する複数の結晶領域から構成されており、前記第１主表面上におけるｃ軸の正射影の方向を第１方向、該第１主表面内において該第１方向に直交する方向を第２方向と呼んだとき、基板サイズが該第１方向と該第２方向のそれぞれについて４５ｍｍ以上であり、前記複数の結晶領域は該第１方向に沿って一列に並んでおり、かつ、その少なくともひとつは該第１方向に沿って１５ｍｍ以上のサイズを有することを特徴とするＧａＮ基板。
（ｂ２）前記複数の結晶領域の全てが、前記第１方向に沿って１５ｍｍ以上のサイズを有する、（ｂ１）に記載のＧａＮ基板。
（ｂ３）基板サイズが前記第１方向と前記第２方向のそれぞれについて５５ｍｍ以下である、（ｂ１）または（ｂ２）に記載のＧａＮ基板。
（ｂ４）円盤形である（ｂ１）〜（ｂ３）のいずれかに記載のＧａＮ基板。
（ｂ５）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下であるＧａＮ基板であって、各々が前記第１主表面と第２主表面の両方に露出する複数の結晶領域から構成されており、前記第１主表面上におけるｃ軸の正射影の方向を第１方向、該第１主表面内において該第１方向に直交する方向を第２方向と呼んだとき、基板サイズが該第１方向と該第２方向のそれぞれについて９５ｍｍ以上であり、前記複数の結晶領域は該第１方向に沿って二列または三列に並んでおり、かつ、その少なくともひとつは該第１方向に沿って１５ｍｍ以上のサイズを有することを特徴とするＧａＮ基板。
（ｂ６）前記複数の結晶領域の全てが、前記第１方向に沿って１５ｍｍ以上のサイズを有する、（ｂ５）に記載のＧａＮ基板。
（ｂ７）前記複数の結晶領域が前記第１方向に沿って二列に並んでいる、（ｂ５）または（ｂ６）に記載のＧａＮ基板。
（ｂ８）基板サイズが前記第１方向と前記第２方向のそれぞれについて１５５ｍｍ以下である、（ｂ５）〜（ｂ７）のいずれかに記載のＧａＮ基板。
（ｂ９）基板サイズが前記第１方向と前記第２方向のそれぞれについて１０５ｍｍ以下である、（ｂ８）に記載のＧａＮ基板。
（ｂ１０）円盤形である、（ｂ５）〜（ｂ９）のいずれかに記載のＧａＮ基板。
（ｂ１１）前記複数の結晶領域から、前記第１主表面上におけるｃ軸の正射影の方向に沿って隣接する２個の結晶領域を任意に選んだとき、該２個の結晶領域間の境界と、前記第１主表面上におけるｃ軸の正射影とが、前記第１主表面内において９０°±１０°の範囲内の角度をなすことを特徴とする、（ｂ１）〜（ｂ１０）のいずれかに記載のＧａＮ基板。
（ｂ１２）前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分け、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることを特徴とする、（ｂ１）〜（ｂ１１）のいずれかに記載のＧａＮ基板。
（ｂ１３）互いに隣接する前記結晶領域間の境界を除いて平均した、前記中央部分の平均転位密度が１０5ｃｍ-2未満であることを特徴とする、（１２）に記載のＧａＮ基板。
（ｂ１４）アルカリ金属濃度が１×１０15ｃｍ-3未満かつ４５０ｎｍにおける吸収係数が２ｃｍ-1以下のＧａＮ結晶を含むことを特徴とする、（ｂ１）〜（ｂ１３）のいずれかに記載のＧａＮ基板。
本発明の実施形態には、更に、以下に記載するＧａＮ基板が含まれる。
（ｃ１）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径９５ｍｍ以上１０５ｍｍ以下の円盤形ＧａＮ基板であって、各々が前記第１主表面と第２主表面の両方に露出する複数の結晶領域から構成されており、該複数の結晶領域は前記第１主表面上におけるｃ軸の正射影の方向に沿って二列に並んでおり、かつ、各列に含まれる結晶領域の数は２以上８以下であることを特徴とするＧａＮ基板。
（ｃ２）前記各列に含まれる前記結晶領域の数が２以上４以下である、（ｃ１）に記載のＧａＮ基板。
（ｃ３）第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径１４５ｍｍ以上１５５ｍｍ以下の円盤形ＧａＮ基板であって、各々が前記第１主表面と第２主表面の両方に露出する複数の結晶領域から構成されており、該複数の結晶領域は前記第１主表面上におけるｃ軸の正射影の方向に沿って二列または三列に並んでおり、かつ、各列に含まれる結晶領域の数は３以上１２以下であることを特徴とするＧａＮ基板。
（ｃ４）前記複数の結晶領域が、前記第１主表面上におけるｃ軸の正射影の方向に沿って二列に並んでいる、（ｃ３）に記載のＧａＮ基板。
（ｃ５）前記各列に含まれる結晶領域の数が３以上６以下である、（ｃ３）または（ｃ４）に記載のＧａＮ基板。
（ｃ６）前記複数の結晶領域から、前記第１主表面上におけるｃ軸の正射影の方向に沿って隣接する２個の結晶領域を任意に選んだとき、該２個の結晶領域間の境界と、前記第１主表面上におけるｃ軸の正射影とが、前記第１主表面内において９０°±１０°の範囲内の角度をなすことを特徴とする、（ｃ１）〜（ｃ５）のいずれかに記載のＧａＮ基板。
（ｃ７）前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分け、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることを特徴とする、（ｃ１）〜（ｃ６）のいずれかに記載のＧａＮ基板。
（ｃ８）互いに隣接する前記結晶領域間の境界を除いて平均した、前記中央部分の平均転位密度が１０5ｃｍ-2未満であることを特徴とする、（ｃ７）に記載のＧａＮ基板。
（ｃ９）アルカリ金属濃度が１×１０15ｃｍ-3未満かつ４５０ｎｍにおける吸収係数が２ｃｍ-1以下のＧａＮ結晶を含むことを特徴とする、（ｃ１）〜（ｃ８）のいずれかに記載のＧａＮ基板。
従来よりも削減された数の結晶領域を含む直径２インチ以上の非極性または半極性ＧａＮ基板（例えば、４個以下の結晶領域から構成された、直径２インチの非極性または半極性ＧａＮ基板）を実現する技術が提供される。
好ましい実施形態において、単一の結晶領域から構成された、直径２インチの非極性または半極性ＧａＮ基板が提供される。
実施形態に係るＧａＮ基板を示す図面であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線の位置における断面図である。 実施形態に係るＧａＮ基板を示す平面図である。 実施形態に係るＧａＮ基板を示す図面であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線の位置における断面図である。 Ｎ極性表面上に配置されたストライプパターンの成長マスクを有する、Ｃ面ＧａＮ基板を示す斜視図である。 Ｎ極性表面上にストライプパターンの成長マスクが配置されたＣ面ＧａＮ基板上における、ＧａＮ結晶の成長の様子を示す斜視図である。 Ｎ極性表面上にストライプパターンの成長マスクが配置されたＣ面ＧａＮ基板上に、アモノサーマル的に成長するＧａＮ結晶が形成する構造を示す斜視図である。 成長方向に対して傾斜した安定面が表面に出現することにより、ＧａＮ結晶の成長レートが鈍化することを説明する斜視図である。図７（ａ）は、ＧａＮ結晶を成長させる前のシード基板を、図７（ｂ）は、シード基板上に成長するＧａＮ結晶の表面に安定面が現れたところを、図７（ｃ）は、シード基板上に成長するＧａＮ結晶の表面全体が安定面で占められたところを、それぞれ示す。 タイリング法で使用されるシード基板の形状例を示す図面であり、図８（ａ）は斜視図、図８（ｂ）はＡ端面側から見た側面図である。 短冊形状のシード基板を、隣接するシード基板間で端面同士が接するように並べた状態で、プレート上に固定したところを示す斜視図である。 プレート上に固定された複数のシード基板の、ラッピングおよびＣＭＰ後の断面を示す図である。図１０（ａ）は、複数のシード基板を、端面同士が接するように並べてラッピングおよびＣＭＰを行った場合を示しており、図１０（ｂ）は、複数のシード基板を、互いに離間させてラッピングおよびＣＭＰを行った場合を示している。 複数のシード基板を、気相成長装置のサセプター上に載置するときの並べ方を説明する平面図である。 ４つのシード基板からなる集合シード上にＧａＮ結晶がエピタキシャル成長したところを示しており、図１２（ａ）は平面図、図１２（ｂ）は断面図である。 ２インチＭ面ＧａＮ基板の主表面のカソードルミネッセンス像である。 １７枚のシード基板の並べ方を説明する平面図である。 いくつかの仮定の下に計算した、ＧａＮ基板の積層欠陥密度とＬＥＤチップの歩留りとの関係を示すグラフである。 バルクＧａＮ結晶からＧａＮ基板をスライスする工程を模式的に示す断面図であり、図１６（ａ）は、４枚のシード基板からなる集合シードと、その上にエピタキシャル成長したバルクＧａＮ結晶を示しており、図１６（ｂ）は、該バルクＧａＮ結晶がスライスされた状態を示している。 実施形態に係るＧａＮ基板を示す図面であり、図１７（ａ）は平面図、図１７（ｂ）は図１７（ａ）のＸ１−Ｘ１線の位置における断面図、図１７（ｃ）は図１７（ａ）のＸ２−Ｘ２線の位置における断面図である。
ＧａＮ結晶では、［０００１］に平行な結晶軸がｃ軸、［１０−１０］に平行な結晶軸がｍ軸、［１１−２０］に平行な結晶軸がａ軸と呼ばれる。また、ｃ軸に直交する結晶面がＣ面、ｍ軸に直交する結晶面がＭ面、ａ軸に直交する結晶面がＡ面と呼ばれる。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮ結晶の結晶軸、結晶面、結晶方位等を意味するものとする。
ＧａＮ基板の名称に付される結晶面の名称またはミラー指数は、当該基板のおもて面と平行または最も平行に近い低指数面のそれである。おもて面とは、基板の２つの主表面のうち、半導体デバイスの形成や結晶のエピタキシャル成長に使用することが意図された面である。おもて面ではない方の主表面は、裏面と呼ばれる。
例えば、おもて面と平行または最も平行に近い低指数面がＭ面すなわち（１０−１０）であるＧａＮ基板は、Ｍ面基板または（１０−１０）基板と呼ばれる。通常は、ミラー指数（ｈｋｍｌ）における整数ｈ、ｋ、ｍおよびｌの絶対値がいずれも３以下である結晶面が、低指数面とされる。
本発明のＧａＮ基板は、ＧａＮ結晶のみで構成された自立基板である。本発明のＧａＮ基板は、自立基板として取り扱い得る厚さを有していればよい。直径２インチの円盤形ＧａＮ基板の場合、自立基板として取り扱い得るために必要な最低限の厚さは１５０〜２００μｍであり、好ましい厚さは２５０μｍ以上、更には２８０μｍ以上である。本発明のＧａＮ基板の厚さに特に上限は無いが、通常は１ｍｍ以下であり、２インチ基板の場合には、好ましくは４００μｍ以下である。
本発明のＧａＮ基板では、おもて面の法線とｍ軸との間の角度が、０度以上２０度以下である。換言すれば、本発明のＧａＮ基板のおもて面は、Ｍ面からの傾斜角が０度以上２０度以下の結晶面と平行である。
例えば、［１０−１０］、［２０−２１］、［２０−２−１］、［３０−３１］および［３０−３−１］は、ｍ軸との間でなす角度が０度以上２０度以下の範囲内にある。従って、（１０−１０）基板、（２０−２１）基板、（２０−２−１）基板、（３０−３１）基板および（３０−３−１）基板は、おもて面の法線とｍ軸との間の角度が０度以上２０度以下のＧａＮ基板に包含される。
以下では、実施形態に即して本発明を詳細に説明する。
１．ＧａＮ基板
１．１．第１実施形態
第１実施形態に係るＧａＮ基板を、図１に示す。図１（ａ）は平面図、すなわち、基板をその主表面の法線方向から見た図であり、図１（ｂ）は、図１（ａ）のＸ−Ｘ線の位置における断面図である。図１（ｂ）に示す断面は、主表面と直交する断面である。
図１に示すＧａＮ基板１０は、その形状が円盤、すなわち、円形の主表面を有する板であり、第１主表面１１ａおよびその反対側の第２主表面１１ｂを有するとともに、端面１２を有している。
第１主表面１１ａは、半導体デバイスの形成や結晶のエピタキシャル成長に使用することが意図された面（すなわち、おもて面）であり、これらの目的に適した平坦面に仕上げられている。具体的には、ＡＦＭで測定した第１主表面のＲＭＳ粗さは、測定範囲１０μｍ×１０μｍにおいて通常５ｎｍ未満、好ましくは２ｎｍ未満、より好ましくは１ｎｍ未満である。
第１主表面１１ａはＭ面に平行であり、従って、ＧａＮ基板１０はＭ面基板である。
第１主表面１１ａの直径は４５〜５５ｍｍであり、例えば、２インチ（５０ｍｍ）であってもよい。
ＧａＮ基板１０は、タイリング法で製造されたＧａＮ結晶から切り出されたことに由来して、ｃ軸方向に一列に並んだ４つの結晶領域１０ａ、１０ｂ、１０ｃ、１０ｄを含んでいる。ｃ軸は、［０００１］に平行な結晶軸である。
４つの結晶領域１０ａ、１０ｂ、１０ｃ、１０ｄは、いずれも、第１主表面１１ａと第２主表面１１ｂの両方に露出している。
図１（ａ）では、第１主表面１１ａに現われた、隣接する結晶領域間の境界を、点線で表示している。同様に、図１（ｂ）では、断面に現われた、隣接する結晶領域間の境界を、点線で表示している。
境界Ｂ1abは結晶領域１０ａおよび１０ｂの間に、境界Ｂ1bcは結晶領域１０ｂおよび１０ｃの間に、境界Ｂ1cdは結晶領域１０ｃおよび１０ｄの間に、それぞれ存在している。
図１（ａ）において、Ｘ−Ｘ線がｃ軸に平行とすると、Θ1ab、Θ1bcおよびΘ1cdは、それぞれ、８０〜１００°である。つまり、境界Ｂ1ab、Ｂ1bcおよびＢ1cdは、それぞれ、ｃ軸と９０°±１０°の範囲内の角度をなす方向に延びている。これら境界Ｂ1ab、Ｂ1bcおよびＢ1cdがそれぞれ延びる方向と、ｃ軸とがなす角度の範囲は、好ましくは９０°±５°であり、より好ましくは９０°±１°である。
カソードルミネッセンス（ＣＬ）像において、隣接する結晶領域間の境界Ｂ1ab、Ｂ1bcおよびＢ1cdは、図２に模式的に示すように、局所的に転位密度が高くなった帯状領域として第１主表面１１ａに現われる。この帯状領域の幅は、通常２００μｍ未満であり、好ましくは１００μｍ未満である。
転位密度が高い領域ではフォトルミネッセンス（ＰＬ）強度が相対的に低下するので、隣接する結晶領域間の境界は、第１主表面１１ａのＰＬマッピングにより見つけられる場合がある。
また、殆どの場合、隣接する結晶領域間では結晶方位が僅かに異なっており、その境界において結晶方位が不連続的に変化している。結晶方位が不連続に変化する部位は、例えば、第１主表面１１ａのＸ線トポグラフィ分析を行うことにより検知することが可能である。
図１（ａ）に示すように、第１主表面１１ａを、エッジから３ｍｍ以下の外周部分１１ａ−１（長破線の外側）と、その外周部分に囲まれた中央部分１１ａ−２（長破線の内側）とに分けたとき、隣接する結晶領域間の境界Ｂ1ab、Ｂ1bcおよびＢ1cdを除いて平均した、該中央部分１１ａ−２の転位密度は、好ましくは１０5ｃｍ-2未満である。
転位密度の評価は、通常のＣＬ測定により行うことができる。転位は、ＣＬ像中の暗点として観察される。
第１主表面の中央部分において平均転位密度１０5ｃｍ-2未満が実現されている場合には、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したときに、ＣＬ測定で暗点が検出されない１辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることが多い。
外周部分１１ａ−１は、一般に、半導体デバイスの作製に使用されない部分である。ただし、外周部分における転位密度も低い方が好ましい。
更に、隣接する結晶領域間の境界Ｂ1ab、Ｂ1bcおよびＢ1cdを除いて平均した、第１主表面の中央部分１１ａ−２における積層欠陥密度は、好ましくは２０ｃｍ-1以下、より好ましくは１０ｃｍ-1以下、最も好ましくは１ｃｍ-1以下である。
その理由を、第１主表面上に０．５ｍｍ角（５００μｍ×５００μｍ）のＬＥＤチップを形成する場合を例にして説明する。０．５ｍｍ角というチップサイズは、ＧａＮ基板を用いたハイパワーＬＥＤチップで採用し得る典型的なサイズである。
第１主表面上の１ｃｍ×１ｃｍの矩形エリア内に形成し得る０．５ｍｍ角のＬＥＤチップの個数は４００である。４００個のＬＥＤチップに占める良品の割合を「歩留り」とし、歩留りに対する積層欠陥の影響を、簡単のために下記の仮定の下で計算する。
・１ｃｍ×１ｃｍの矩形エリアは、ｃ軸に平行な直線と、ａ軸に平行な直線とで囲まれている。
・積層欠陥はａ軸に平行に形成される。
・１ｃｍ×１ｃｍのエリア内に、長さ１ｃｍ未満の積層欠陥は１本しか形成されない。
・積層欠陥同士の間隔は、５００μｍ以上となる。
・当該ＬＥＤチップが形成される領域に積層欠陥があると、そのＬＥＤチップは不良となる。当該ＬＥＤチップが形成される領域に積層欠陥が全くないＬＥＤチップのみが良品となる（従って、積層欠陥がゼロであれば、１ｃｍ×１ｃｍのエリアから４００個の良品が得られる）。
上記仮定の下では、積層欠陥密度が０．１ｃｍ-1のとき、１ｃｍ×１ｃｍのエリア内に、長さ０．１ｃｍ（＝１０００μｍ）の積層欠陥が１本あることになる。従って、２個のＬＥＤチップが不良となり、歩留りは、（４００−２）／４００＝９９．５％となる。
積層欠陥密度が１ｃｍ-1のときは、１ｃｍ×１ｃｍエリア内に長さ１ｃｍの積層欠陥が１本あることになる。従って、２０個のチップが不良となり、歩留りは（４００−２０）／４００＝９５％である。
積層欠陥密度が１０ｃｍ-1のときは、１ｃｍ×１ｃｍのエリア内に長さ１ｃｍの積層欠陥が１０本あることになる。積層欠陥同士の間隔は５００μｍ以上であるから、２００個のチップが不良となる。従って、歩留りは、（４００−２００）／４００＝５０％となる。
このようにして計算される、積層欠陥密度とＬＥＤチップの歩留りとの関係をグラフ化すると、図１５のようになる。
第１主表面に存在する積層欠陥の長さは、該第１主表面上にＭＯＣＶＤ法でＧａＮ薄膜を成長させ、その薄膜の表面を光学顕微鏡観察することによって調べることができる。ＧａＮ薄膜は、例えば、キャリアガスに窒素ガスを用いて、アンモニア流量１０ｓｌｍ、トリメチルガリウム供給レート２０６μｍｏｌ／ｍｉｎ、圧力１２．５ｋＰａ、基板温度１０４０℃という条件で、２μｍの厚さに成長させればよい。このＧａＮ薄膜の表面には、積層欠陥に対応して段差が形成されるので、その段差の長さを光学顕微鏡観察によって測定することにより、積層欠陥の長さを求めることができる。
ＧａＮ基板１０には、貫通クラックＣが存在している。貫通クラックＣは、ｃ軸との間でなす角度が第１主表面１１ａ内において９０°±１０°の範囲内であり、かつ、基板を厚さ方向に貫通するクラックである。
貫通クラックＣは、ＧａＮ基板１０上に半導体デバイス用のエピタキシャル薄膜を積層しても、大抵は塞ぐことができない。貫通クラックが多数存在するエピタキシャル基板は、貫通クラックを通してレジスト液の漏洩が生じるので、半導体プロセスを行うことが困難となる問題がある。
第１主表面１１ａにおける貫通クラックＣの数は、２０ｃｍ2あたり好ましくは１０以下、より好ましくは５以下である。２０ｃｍ2という面積は、直径２インチの円の面積、すなわち、２インチ基板の主表面の面積である。最も好ましいのは、第１主表面１１ａに、貫通クラックＣが存在しないことである。
第１主表面１１ａには、貫通クラックＣ以外のタイプのクラックが存在しないことが望ましい。
ＭＯＶＰＥ法等による窒化物半導体の成長に用いられる際、ＧａＮ基板は気相成長装置のサセプター上に載置され、該サセプターを介して加熱される。そのため、ＧａＮ基板の裏面が極度な凸状であると、サセプターとの接触面積が少なくなり、基板温度の面内分布が不均一となる。
ＧａＮ基板では、通常、おもて面と裏面とが平行とされ、直径４５〜５５ｍｍの場合であれば、ＴＴＶ（Total Thickness Variation）は５μｍ以下とされる。そのため、おもて面が凹面である場合には裏面が凸面となり、サセプターを介して加熱されたときに、温度の面内均一性が悪くなる。
従って、ＧａＮ基板１０において、第１主表面１１ａは室温下において凹面でないことが好ましい。第１主表面１１ａは凸面であってもよいが、限定はされない。
ここで、第１主表面１１ａが凹面であるとは、該第１主表面の等高線が多重環状をなし、かつ、より内側に位置する等高線の方が、指し示す高さが低い場合をいう。反対に、第１主表面１１ａが凸面であるとは、該第１主表面の等高線が多重環状をなし、かつ、より内側に位置する等高線の方が、指し示す高さが高い場合をいう。ここで、第１主表面上における高さの基準面は、第１主表面の最小二乗平面である。
多重環状とは同心円状よりも上位の概念である。多重環状をなす等高線の各々は、環状であればよく、必ずしも円であることを要さない。更に、環状の等高線は、内側に向かって凸となった部分を有していてもよい。
ＧａＮ基板１０の第１主表面１１ａの等高線は、レーザー斜入射干渉計のような測定機器を用いて測定することができる。次に述べるＳＯＲＩ値も同様である。
ＳＯＲＩ値とは、基板の反りの程度を定量化するための指標のひとつである。基板のおもて面の最小二乗平面を高さの基準面としたときの、該おもて面上の最高点と該基準面との間の距離と、該おもて面上の最低点と該基準面との間の距離とを、合計した値がＳＯＲＩ値である。定義から理解されるように、ＳＯＲＩ値が負の値となることはない。
第１主表面が凹面でなくても、そのＳＯＲＩ値が大き過ぎる場合には、第２主表面とサセプターの接触面積が小さくなり、サセプターを介して加熱したときの、温度の面内均一性が悪くなり得る。従って、ＧａＮ基板１０の直径が４５〜５５ｍｍの場合であれば、第１主表面１１ａの室温におけるＳＯＲＩ値は、好ましくは２０μｍ未満、より好ましくは１５μｍ未満、最も好ましくは１０μｍ未満である。
ＳＯＲＩ値を求める際には、第１主表面の周辺部３ｍｍは除外するものとする。なぜなら、基板の外周部では、端部処理等のために、おもて面と裏面とが平行でない場合があるからである。
第１主表面の中央部分１１ａ−２におけるオフ角の変動幅は、ｃ軸方向の成分についても、また、ｃ軸に直交する方向の成分についても、通常は０．５°未満であり、好ましくは０．３°未満、より好ましくは０．２°未満である。ここでいうオフ角の変動幅とは、オフ角の各成分について、中央値をθ、最大値をθ＋α、最小値をθ−αとしたときの、２αをいう。
Ｍ面基板におけるオフ角とは、Ｍ軸に対する、おもて面の法線の傾斜であり、おもて面上の任意の位置で定義することができる。おもて面とは、前述の通り、半導体デバイスの形成や結晶のエピタキシャル成長に使用することが意図された主表面のことである。
ＧａＮ基板１０において、おもて面におけるオフ角を、意図的に０°からずらすことができる。その場合、上述の説明にいうｃ軸方向を「第１主表面上におけるｃ軸の正射影の方向」と読み替える。
ＧａＮ基板１０の第１主表面１１ａからは、機械研磨により形成されたダメージ層が除去されている。
ダメージ層の残留は、フォトルミネッセンス測定によって得られる主表面の発光スペクトルから知ることができる。ダメージ層が残留するとき、該発光スペクトルは可視波長域にブロードなピークを有するものとなる。このブロードな発光ピークは、イエローバンドとも呼ばれ、黄色光に対応する波長（５５０〜５８０ｎｍ）を含む波長域に現われる。
ダメージ層が除去されると、上記発光スペクトルにおいて、ＧａＮのバンドギャップに対応する波長におけるピークの強度に対する、イエローバンドの強度の比率が下がる。該比率は、好ましくは１／５未満、より好ましくは１／１０未満である。
ＧａＮ基板１０の第２主表面１１ｂは、鏡面であってもよいし、マット面であってもよい。
第２主表面１１ｂがマット面であると、第１主表面１１ａとの識別を、目視によって容易に行うことができる。
第２主表面１１ｂにおいても、機械加工により形成されたダメージ層が除去されている。機械研磨で平坦化したＧａＮ表面は、ＣＭＰ仕上げすることにより、ダメージ層の無い鏡面とすることができる。粗い機械研磨を施したＧａＮ表面あるいはアズスライスのＧａＮ表面は、ドライエッチング処理することによって、ダメージ層の無いマット面とすることができる。
好ましい実施形態において、ＧａＮ基板１０を構成する結晶領域の数を３個、更には２個に減らすことができる。
結晶領域の数を減らすにつれ、隣接する結晶領域間の境界が少なくなるので、該境界で生じる応力が原因となる結晶欠陥は減少する。
以上に本発明の第１実施形態を説明したが、変形実施形態では、ＧａＮ基板１０の第１主表面１１ａと平行または最も平行に近い低指数面を、（３０−３１）面、（３０−３−１）面、（２０−２１）面、（２０−２−１）面などのように、Ｍ面から傾斜した結晶面とすることができる。かかる変形実施形態において、Ｍ軸に対する第１主表面１１ａの法線の傾斜に、ｃ軸方向成分が含まれる場合は、上記第１実施形態の説明にいうｃ軸方向が、「第１主表面上におけるｃ軸の正射影の方向」に置き換えられる。
１．２．第２実施形態
第２実施形態に係るＧａＮ基板を、図３に示す。図３（ａ）は平面図、すなわち、基板をその主表面の法線方向から見た図であり、図３（ｂ）は、図３（ａ）のＸ−Ｘ線の位置における断面図である。
図３に示すＧａＮ基板２０は、その形状が円盤、すなわち、円形の主表面を有する板であり、第１主表面２１ａおよびその反対側の第２主表面２１ｂを有するとともに、端面２２を有している。第１主表面２１ａは、その上に結晶をエピタキシャル成長させるのに適した平坦面に仕上げられている。
第１主表面２１ａはＭ面に平行であり、従って、ＧａＮ基板２０はＭ面基板である。
第１主表面２１ａの直径は４５〜５５ｍｍであり、例えば、２インチ（５０ｍｍ）であってもよい。
第２実施形態に係るＧａＮ基板２０は、前述の第１実施形態に係るＧａＮ基板１０とは異なり、単一の結晶領域から構成されている。すなわち、ＧａＮ基板２０中には、結晶領域間の境界が存在しない。従って、結晶領域間の境界で生じる応力を原因とする結晶欠陥の発生が抑制されている。
図３（ａ）に示すように、第１主表面２１ａを、エッジから３ｍｍ以下の外周部分２１ａ−１（長破線の外側）と、その外周部分に囲まれた中央部分２１ａ−２（長破線の内側）とに分けたとき、該中央部分２１ａ−２の平均転位密度は、好ましくは１０5ｃｍ-2未満である。
第１主表面の中央部分２１ａ−２において平均転位密度１０5ｃｍ-2未満が実現されている場合には、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したときに、ＣＬ測定で暗点が検出されない１辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることが多い。
外周部分２１ａ−１は、一般に、半導体デバイスの作製に使用されない部分である。ただし、外周部分における転位密度も低い方が好ましい。
更に、第２主表面の中央部分２１ａ−２における積層欠陥密度は、好ましくは２０ｃｍ-1以下、より好ましくは１０ｃｍ-1以下、最も好ましくは１ｃｍ-1以下である。
転位密度および積層欠陥密度の評価は、第１実施形態と同様の方法で行うことができる。
以上に本発明の第２実施形態を説明したが、変形実施形態では、ＧａＮ基板２０の第１主表面２１ａと平行または最も平行に近い低指数面を、（３０−３１）面、（３０−３−１）面、（２０−２１）面、（２０−２−１）面などのように、Ｍ面から傾斜した結晶面とすることができる。
１．３．第３実施形態
第３実施形態に係るＧａＮ基板を、図１７に示す。図１７（ａ）は平面図である。図１７（ｂ）は、図１７（ａ）のＸ１−Ｘ１線の位置における断面図であり、図１７（ｃ）は、図１７（ａ）のＸ２−Ｘ２線の位置における断面図である。図１７（ｂ）および（ｃ）に示す断面は、主表面と直交する断面である。
図１７に示すＧａＮ基板３０は、矩形の主表面を有する板であり、第１主表面３１ａおよびその反対側の第２主表面３１ｂを有するとともに、端面３２を有している。第１主表面３１ａは、その上に結晶をエピタキシャル成長させるのに適した平坦面に仕上げられている。
第１主表面３１ａはＭ面に平行であり、従って、ＧａＮ基板３０はＭ面基板である。ＧａＮ基板２０はミスカット基板であってもよい。ミスカット角は２０°以下の任意の角度とすることができる。換言すれば、第１主表面３１ａは、２０°までの範囲内でＭ面から傾斜した結晶面と平行であってもよい。
第１主表面３１ａのサイズは縦横とも４インチ以上である。図１７（ａ）に示すように、第１主表面３１ａを、エッジから３ｍｍ以下の外周部分３１ａ−１（長破線の外側）と、その外周部分に囲まれた中央部分３１ａ−２（長破線の内側）とに分けたとき、隣接する結晶領域間の境界を除いて平均した、該中央部分３１ａ−２の転位密度は１０５ｃｍ−２未満である。
ＧａＮ基板３０は、タイリング法で製造されたＧａＮ結晶から切り出されたことに由来して、ｃ軸方向およびａ軸方向に並んだ６つの結晶領域３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆを含んでいる。ａ軸は、［１１−２０］に平行な結晶軸である。
６つの結晶領域３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆは、いずれも、第１主表面３１ａと第２主表面３１ｂの両方に露出している。図１７（ａ）では、第１主表面３１ａに現われた、隣接する結晶領域間の境界を、点線で表示している。同様に、図１７（ｂ）および（ｃ）では、断面に現われた、隣接する結晶領域間の境界を点線で表示している。
境界Ｂ３ａｂは結晶領域３０ａおよび３０ｂの間に、境界Ｂ３ｂｃは結晶領域３０ｂおよび３０ｃの間に、境界Ｂ３ａｄは結晶領域３０ａおよび３０ｄの間に、境界Ｂ３ｂｅは結晶領域３０ｂおよび３０ｅの間に、境界Ｂ３ｃｆは結晶領域３０ｃおよび３０ｆの間に、境界Ｂ３ｄｅは結晶領域３０ｄおよび３０ｅの間に、境界Ｂ３ｅｆは結晶領域３０ｅおよび３０ｆの間に、それぞれ存在している。
カソードルミネッセンス像において、隣接する結晶領域間の境界は、局所的に転位密度が高くなった帯状領域として第１主表面３１ａに現われる。この帯状領域の幅は、通常２００μｍ未満であり、好ましくは１００μｍ未満である。
転位密度が高い領域ではフォトルミネッセンス（ＰＬ）強度が相対的に低下するので、隣接する結晶領域間の境界は、第１主表面３１ａのＰＬマッピングにより見つけられる場合がある。
また、殆どの場合、隣接する結晶領域間では結晶方位が僅かに異なっており、その境界において結晶方位が不連続的に変化している。結晶方位が不連続に変化する部位は、例えば、第１主表面３１ａのＸ線トポグラフィ分析を行うことにより検知することが可能である。
図１７（ａ）においてＸ１−Ｘ１線およびＸ２−Ｘ２がｃ軸に平行とすると、Θ３ａｂ、Θ３ｂｃ、Θ３ｄｅおよびΘ３ｅｆは、それぞれ、８０〜１００°である。換言すれば、境界Ｂ３ａｂ、Ｂ３ｂｃ、Ｂ３ｄｅおよびＢ３ｅｆは、それぞれ、ｃ軸と９０°±１０°の範囲内の角度をなす方向に延びている。これら境界Ｂ３ａｂ、Ｂ３ｂｃ、Ｂ３ｄｅおよびＢ３ｅｆがそれぞれ延びる方向と、ｃ軸とがなす角度の範囲は、好ましくは９０°±５°であり、より好ましくは９０°±１°である。
ＧａＮ基板３０には、貫通クラックＣが存在している。貫通クラックＣは、ｃ軸との間でなす角度が第１主表面３１ａ内において９０°±１０°の範囲内であり、基板を厚さ方向に貫通するクラックである。第１主表面３１ａにおける貫通クラックＣの数は、２０ｃｍ２あたり好ましくは１０以下である。最も好ましいのは、第１主表面３１ａに、貫通クラックＣが存在しないことである。
第１主表面３１ａには、貫通クラックＣ以外のタイプのクラックが存在しないことが望ましい。
１．４．好適な実施形態
上記の各実施形態において、第１主表面と端面との境界を滑らかにするための面取りは、必要に応じて適宜行うことができる。第２主表面と端面との境界についても同様である。第１主表面と端面との境界を面取りする場合には、面取りする前の第１主表面のエッジを基準として、前述の外周部分と中央部分とを定義すればよい。
結晶の方位を表示するオリエンテーション・フラットや、２つの主表面を識別可能にするためのインデックス・フラットは必要に応じて設けることができる。
実施形態に係るＧａＮ基板において、主表面の形状は円形や矩形に限定されないが、その面積は通常直径２インチ、好ましくは直径３インチ、より好ましくは直径４インチの円の面積と、同等以上である。
円盤形ＧａＮ基板の場合には、その直径は通常２インチ以上であり、好ましくは３インチ以上、より好ましくは４インチ以上である。該直径に上限は特にないが、通常は６インチ以下である。
従って、上記の第１または第２実施形態に係るＧａＮ基板において、その直径を、例えば、７５ｍｍ（３インチ）、１００ｍｍ（４インチ）、１５０ｍｍ（６インチ）等に拡大することができる。
第３実施形態に係るＧａＮ基板のように、その主表面の形状が矩形である場合、そのサイズは縦横とも好ましくは２インチ以上、更には３インチ以上、更には４インチ以上である。該縦横の長さに上限は特にないが、通常は６インチ以下である。
第１または第３実施形態に係るＧａＮ基板のように、複数の結晶領域から構成されたＧａＮ基板においては、該複数の結晶領域の少なくともひとつが、主表面上におけるｃ軸の正射影の方向に沿って１５ｍｍ以上のサイズを有することが好ましい。より好ましいのは、該複数の結晶領域の全てが、該方向に沿って１５ｍｍ以上のサイズを有することである。
第３実施形態に係るＧａＮ基板のように、複数の結晶領域が、主表面上におけるｃ軸の正射影の方向に二列に並んだ構成を、円盤形ＧａＮ基板に適用することも可能である。係る構成は、特に、直径が約４インチ（９５〜１０５ｍｍ）〜約６インチ（１４５〜１５５ｍｍ）の円盤形ＧａＮ基板に好ましく採用することができる。
直径約６インチの円盤形ＧａＮ基板では、複数の結晶領域が、主表面上におけるｃ軸の正射影の方向に沿って三列に並んだ構成も採用し得る。
このように、複数の結晶領域が、主表面上におけるｃ軸の正射影の方向に二列または三列に並んだ構成を有するＧａＮ基板において、各列に含まれる結晶領域の個数Ｎは、基板サイズによって異なる。即ち、主表面上におけるｃ軸の正射影の方向に沿った基板サイズが約４インチの場合には、Ｎは好ましくは２〜８、より好ましくは２〜４であり、該サイズが約６インチの場合には、Ｎは好ましくは３〜１２、より好ましくは３〜６である。
２．ＧａＮ基板の製造方法（その１）
ここでは、第１実施形態に係るＧａＮ基板を製造する方法の一例について、図面を参照して説明する。
２．１．タイリング法のためのシード基板の作製
タイリング法で用いるシード基板は、次の手順により作製することができる。
（i）ＨＶＰＥ法で成長されたＧａＮ結晶（一次ＧａＮ結晶）からなる、Ｃ面基板を準備する。
（ii）上記ステップ（i）で準備したＣ面ＧａＮ基板をシードに用いて、アモノサーマル法により二次ＧａＮ結晶を成長させ、その二次ＧａＮ結晶からＭ面基板を作製する。
（iii）上記ステップ（ii）で作製したＭ面ＧａＮ基板をシードに用いて、アモノサーマル法により三次ＧａＮ結晶を成長させる。
（iv）上記ステップ（iii）で成長させた三次ＧａＮ結晶から、タイリング法用のシード基板を作製する。
上記ステップ（ii）において二次ＧａＮ結晶を成長させる際に、重要な点が３つある。
第一に、Ｃ面ＧａＮ基板のＮ極性表面上に、二次ＧａＮ結晶を成長させることである。Ｎ極性表面とは、［０００−１］側の主表面であり、窒素極性面、窒素面などとも呼ばれる。
第二に、二次ＧａＮ結晶の成長前に、後述する特定パターンの成長マスクを、Ｃ面ＧａＮ基板のＮ極性表面上に形成することである。
第三に、酸性鉱化剤を用いることである。
この３点を実行することにより、結晶構造の歪みの小さな二次ＧａＮ結晶を、高いレートで、大サイズとなるまで成長させることが可能となる。その結果として、ステップ（iv）で作製するタイリング法用シード基板の大面積化が可能となる。
上記ステップ（iii）にも重要な意味がある。
なぜ上記ステップ（iii）が必要かというと、上記ステップ（ii）で作製されるＭ面基板は、気相法によるＧａＮ結晶の成長で使用される温度条件に耐えられないからである。ステップ（ii）で成長されるＧａＮ結晶は、その内部に多量のボイドを含んでいるため、１０００℃近い高温に曝されると、割れたり変質したりしてしまう。
それに対し、アモノサーマル法では、６５０℃以下でＧａＮ結晶を成長させ得るので、ステップ（ii）で作製されるＭ面ＧａＮ基板をシードとして使用することが可能である。
上記ステップ（iii）で得られるＧａＮ結晶は、歪みが少なく、かつ、ＧａＮを気相成長させる際のシードとして使用できる程度の耐熱性を備えたものとなる。
各ステップの詳細を以下に説明する。
（i）Ｃ面ＧａＮ基板の準備
サファイア基板、ＧａＡｓ基板等をシードに用いて、ＨＶＰＥ法でバルクＧａＮ結晶を成長させ、そのバルクＧａＮ結晶を加工することにより、Ｃ面ＧａＮ基板を作製することができる。
好ましくは、２インチより大きな直径のシードを用いて、２インチ以上の直径を有するＣ面ＧａＮ基板を作製する。
ＨＶＰＥ法で使用する結晶成長装置や成長条件は、当業者にはよく知られているところである。例えば、ＧａＡｓ基板上にＨＶＰＥ法でバルクＧａＮ結晶を成長させるための技法については、国際公開ＷＯ９９／０２３６９３号公報（または、対応する米国特許第６６９３０２１号公報）等を参照することができる。また、サファイア基板上にＨＶＰＥ法でバルクＧａＮ結晶を成長させるための技法については、特開２００３−１７８９８４号公報（または、対応する米国特許公開２００２／０１９７８２５号公報）や、特開２００７−２７７０７７号公報（または、対応する米国特許公開２００９／００８１１１０号公報）等を参照することができる。
Ｃ面ＧａＮ基板のＮ極性表面は、ＣＭＰ（Chemical Mechanical Polishing）仕上げして、平坦化とダメージ層の除去を行う。
Ｃ面ＧａＮ基板の形状は円盤に限られるものではなく、角板等であってもよい。
（ii）二次ＧａＮ結晶の成長およびＭ面ＧａＮ基板の作製
前記ステップ（i）で準備したＣ面ＧａＮ基板の、Ｎ極性表面上に、結晶成長が可能な領域を限定するための成長マスクを形成する。
図４は、成長マスクが形成されたＣ面ＧａＮ基板を例示する模式図である。Ｃ面ＧａＮ基板１００１は矩形のＮ極性表面１００１ａを有し、その上には、幅ＷOが５０〜１００μｍ程度の線状開口部を有する、ａ軸に平行なストライプパターン（ライン＆スペースパターン）の成長マスク１００２が配置されている。ストライプ周期ＰSは、１ｍｍより大きくすることが好ましく、かつ、１０ｍｍ以下とすることが好ましい。
Ｃ面ＧａＮ基板のａ軸方向の端面１００１ｂおよびｍ軸方向の端面１００１ｃは、成長マスクで覆わないようにする必要がある。一例においては、更に、Ｎ極性表面の外周部を、基板端面から数ｍｍ以内の範囲で露出させてもよい。
成長マスクは、アモノサーマル法によるＧａＮ結晶の成長中に溶解または分解しない金属、例えば、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｉｒ、Ａｇ、Ａｕ、Ｔａ、Ｒｕ、Ｎｂ、Ｐｄ、やそれらの合金で形成する。
アモノサーマル法で用いる原料は、好ましくは多結晶ＧａＮである。この多結晶ＧａＮに不純物として含まれる酸素の濃度は、好ましくは５×１０19ｃｍ-3以下である。溶媒に用いるアンモニアが含有する水、酸素等の不純物の量は、好ましくは０．１ｐｐｍ以下である。鉱化剤には酸性鉱化剤を用いる。酸性鉱化剤の好適例は、ハロゲン化アンモニウム、ハロゲン化ガリウム、ハロゲン化水素のような、ハロゲン元素を含むものである。フッ化アンモニウムとヨウ化水素の併用が特に好ましい。鉱化剤の純度は、好ましくは９９．９９％以上である。
アモノサーマル法で用いる結晶成長装置の構成および結晶成長条件の詳細については、例えば、国際公開ＷＯ２０１１／０６５４３６号公報（または、対応する米国特許公開２０１２／０２３７４３１号公報）、国際公開ＷＯ２０１３／０６２０４２（または、対応する米国特許公開２０１３／０１０８５３７号公報）等を参照することができる。
使用される成長容器は、内部に原料溶解ゾーンと結晶成長ゾーンが設けられた密閉圧力容器である。結晶成長時において、成長容器内の圧力は、好ましくは２００〜２２０ＭＰａであり、成長容器内の温度は、好ましくは５９０〜６３０℃である。原料溶解ゾーンと結晶成長ゾーンの間の温度差は、好ましくは５〜２０℃である。原料溶解ゾーンは、結晶成長ゾーンよりも高温とする。
二次ＧａＮ結晶の成長の様子を、図５に模式的に示す。図５において、二次ＧａＮ結晶１００３は、成長マスク１００２の各開口部上にひとつずつ、壁状に成長している。壁の高さ方向は［０００−１］方向（−ｃ方向）であり、壁の厚さ方向はｍ軸方向である。壁の各々は厚さ方向にも成長するが、隣接する壁同士の融合は起こり難い。壁の厚さは１ｍｍ以上となり得るが、成長マスク１００２のストライプ周期ＰSにより制約を受ける。
二次ＧａＮ結晶１００３とＣ面ＧａＮ基板１００１との界面は、成長マスク１００２に設けられた細長い開口部内に限られるので、該界面で生じる応力が二次ＧａＮ結晶の成長に与える影響を抑えることができる。
図５では省略しているが、ＧａＮ結晶はＣ面ＧａＮ基板１００１の端面からも成長するので、全体としては、図６に模式的に示す構造が形成される。
Ｃ面ＧａＮ基板のａ軸方向の端部１００１ｂから成長するＧａＮ結晶は、[０００−１]方向に延びて、傾斜した外面を有する壁１００４を形成する。二次ＧａＮ結晶のａ軸方向の端部１００３ｂは、この壁１００４の内面とつながる。
Ｃ面ＧａＮ基板のｍ軸方向の端部１００１ｃから成長するＧａＮ結晶も、[０００−１]方向に延びて、傾斜した外面を有する壁１００５を形成する。壁１００４と壁１００５は互いにつながって、二次ＧａＮ結晶１００３を取り囲む周壁構造を形成する。
図６に示す構造が形成されることにより、少なくとも次の３つの効果が得られる。
第一の効果は、二次ＧａＮ結晶をＣ面ＧａＮ基板上に保持する効果である。
第二の効果は、二次ＧａＮ結晶の［０００−１］方向の成長レートの鈍化を防止する効果である。
第三の効果は、二次ＧａＮ結晶のａ軸方向のサイズ縮小を防止する効果である。
上記第一の効果によって、二次ＧａＮ結晶の成長工程における再成長が可能となる。再成長とは、ある程度結晶を成長させたところでシードを成長容器から取出し、新しい成長容器に移して、再びその上に結晶を成長させる操作である。成長容器内の原料が消費されると成長レートが低下するので、大サイズの二次ＧａＮ結晶を得るには再成長が欠かせないところ、それを可能とするのが、図６に示す構造の形成なのである。
もし、この構造が形成されなければ、二次ＧａＮ結晶をＣ面ＧａＮ基板から脱落させることなく、使用済の成長容器から新しい成長容器に移し替えることは困難である。なぜなら、前述のように、二次ＧａＮ結晶とＣ面ＧａＮ基板の直接的な結合は、成長マスクに設けられた細長い開口部の内側だけに限られているからである。
図６に示す構造が形成されると、二次ＧａＮ結晶が前記の周壁構造を介してＣ面ＧａＮ基板に繋ぎ止められるので、再成長操作が可能となる他、成長容器内において、溶媒の対流の作用などによってＣ面ＧａＮ基板から二次ＧａＮ結晶が脱落する確率も、ずっと低くなる。
更に、図６に示す周壁構造には、二次ＧａＮ結晶をハンドリング中の損傷から保護する効果もある。
上記第二の効果をモデル化して説明すると、次の通りである。
例えば、図７（ａ）に示すＧａＮ結晶シード２００１を用いて、ＧａＮ結晶を成長させた場合を考える。このシードの主表面２００１ａはＮ極性表面であり、その形状はａ軸方向に細長く伸びた長方形である。
成長開始直後は、シードのＮ極性表面上に高いレートでＧａＮ結晶が成長するが、早い段階で、図７（ｂ）に示すように、ＧａＮ結晶２００２の表面に安定面２００２ｂおよび２００２ｃが現れる。安定面２００２ｂおよび２００２ｃは、いずれもＧａＮ結晶２００２の成長方向である[０００−１]方向に対して傾斜しているため、結晶成長が進むにつれて、ＧａＮ結晶のＮ極性表面２００２ａは狭くなっていく。
やがて、図７（ｃ）に示すように、ＧａＮ結晶の表面全体が安定面２００２ｂおよび２００２ｃで占められ、Ｎ極性表面２００２ａが消失すると、ＧａＮ結晶の［０００−１］方向の成長レートは非実用的なレベルにまで低下する。
それに対し、図６に示す構造が形成される場合には、二次ＧａＮ結晶の表面に安定面が出現し難くなるので、Ｎ極性表面の消失を理由とする［０００−１］方向の成長レートの鈍化が起こらない。従って、［０００−１］方向の成長レートを実用的なレベル（例えば、１００μｍ／ｄａｙ超）に維持したまま、再成長を行うことによって、二次ＧａＮ結晶を、該方向に１５ｍｍ以上も成長させることができる。
再成長は２回以上繰り返すことが可能である。
上記第三の効果についても、図７に示す例との比較によって説明することができる。図７の例では、ＧａＮ結晶２００２が［０００−１］方向に成長するにつれて、そのａ軸方向のサイズが縮小していく。なぜなら、ａ軸方向の端部に現われる安定面２００２ｂが、ｃ軸に対し傾斜しているからである。
それに対し、図６に示す構造が形成される場合には、二次ＧａＮ結晶のａ軸方向の端部１００３ｂは壁１００４と結合する。従って、傾斜した安定面が現れることによる、二次ＧａＮ結晶のａ軸方向のサイズ縮小が起こらない。
上記第三の効果のおかげで、二次ＧａＮ結晶のａ軸方向のサイズは、概ね、Ｃ面ＧａＮ基板のａ軸方向のサイズに応じて定まることになる。従って、前記ステップ（i）では、ａ軸方向のサイズが５０ｍｍより大きなＣ面ＧａＮ基板を準備することが好ましい。
二次ＧａＮ結晶の外周部を切断して形を整えるとともに、ラッピングとＣＭＰにより両方の主表面を平坦化することにより、Ｍ面ＧａＮ基板を作製することができる。
本発明者等は、上述の方法で成長させた二次ＧａＮ結晶から、５２ｍｍ×５２ｍｍの矩形の主表面を有するＭ面ＧａＮ基板を作製し得ることを確認している。結晶成長時間を更に延長することにより、５５ｍｍ角以上のサイズを有するＭ面ＧａＮ基板を作製することも、可能であると考えられる。
（iii）三次ＧａＮ結晶の成長
タイリング法用のシード基板の素材となる三次ＧａＮ結晶を、前記ステップ（ii）で作製したＭ面ＧａＮ基板をシードに用いて、アモノサーマル法により成長させる。
ＧａＮ結晶の積層欠陥は、結晶の成長方向とｃ軸との平行度が低い程、発生し易い。これは気相成長に限らず、アモノサーマル法においても同様である。
しかし、三次ＧａＮ結晶は、成長方向とｃ軸との平行度が高くないにも拘わらず、積層欠陥密度が非常に低いものとなる。なぜなら、歪みが極めて少ない二次ＧａＮ結晶から作製されるＭ面ＧａＮ基板を、シードに用いて成長されるからである。
三次ＧａＮ結晶の成長では、前記ステップ（ii）と同様、酸性鉱化剤を好ましく用いることができる。好ましい結晶成長条件についても前記ステップ（ii）と同様である。
三次ＧａＮ結晶はＭ面ＧａＮ基板の表面全体を覆うように成長するが、タイリング法用のシード基板の素材として好ましく使用し得るのは、Ｍ面ＧａＮ基板の主表面上に形成されるＭ面成長部である。
三次ＧａＮ結晶を成長させる際に、特に推奨されるのは、フッ化アンモニウムのような、フッ素を含む酸性鉱化剤の使用である。この鉱化剤は、ＧａＮ結晶のＭ面成長のレートを著しく高める作用を有している。塩基性鉱化剤に関しては、今のところ、ＧａＮ結晶を実用的なレートでＭ面成長させ得るものは開発されていない。
フッ素を含む酸性鉱化剤を用いてアモノサーマル的に成長されたＧａＮ結晶は、フッ素を含有するものとなり、その濃度は通常１×１０15ｃｍ-3を超える。かかるＧａＮ結晶におけるアルカリ金属濃度は、通常１×１０15ｃｍ-3未満である。
（iv）タイリング法用シード基板の作製
タイリング法用のシード基板は、図８に示すシード基板１００のように角板形状に形成し、その[０００１]側（＋ｃ）側と［０００−１］側（−ｃ側）に、それぞれ、＋Ｃ端面と−Ｃ端面を設ける。＋Ｃ端面と−Ｃ端面は、互いに平行となるように、かつ、それぞれが主表面上におけるｃ軸の正射影と９０°±１０°の範囲内、好ましくは９０°±５°の範囲内、より好ましくは９０°±１°の範囲内の角度で交わるようにする。
シード基板の主表面のサイズは、＋Ｃ端面と主表面との交線に平行な方向に５５ｍｍ以上、該交線と直交する方向に１５ｍｍ以上であることが好ましい。シード基板の厚さは、好ましくは２５０μｍ以上である。
三次ＧａＮ結晶からシード基板を作製するには、以下に説明する（ａ）スライシング、（ｂ）端面の形成、（ｃ）主表面の平坦化を、順次行う。
（ａ）スライシング
通常のワイヤソー・スライサーを使用して、三次ＧａＮ結晶から、主表面の法線とｍ軸との間の角が０度以上２０度以下であるプレ基板を切り出す。スライシング方向は、Ｘ線回折装置を用いて確認する。
（ｂ）端面の形成
ダイシング・ソーを用いてプレ基板の縁部を切り落とし、主表面が四角形となるようにする。この工程で形成される切断面が、シード基板の端面となる。
シード基板の端面の面方位を、設計方位に可能な限り近付けることが、最終生産物であるＧａＮ基板の主表面に発生する貫通クラックを低減するうえでの、ひとつの重要なポイントである。具体的には、設計方位からのズレが±０．１°の範囲内に収まるようにすることが望ましい。そのためには、プレ基板を切断する毎に、形成された端面の面方位をＸ線回折装置にて確認し、設計方位からのズレが０．１°を超えていた場合にはワークの方向を調整して再び切断を行うようにすればよい。この操作を、設計方位からのズレが０．１°以内の端面が得られるまで繰り返す。
（ｃ）主表面の平坦化
端面の形成が完了した後、順次行うラッピングとＣＭＰ（化学機械研磨）によって、シード基板の主表面を平坦化する。ラッピングに代えて、またはラッピングに加えて、グラインディングを行ってもよい。ＣＭＰには、平坦化に加えて、スライシングおよびラッピングで形成されたダメージ層を除去する目的もある。
ラッピングおよびＣＭＰは、半導体基板の研磨で一般的に行われているように、平坦なプレートの表面にワックスを用いてワーク（シード基板）を固定して行う。
好ましい実施形態においては、複数のシード基板を、隣接するシード基板間で端面同士が接するように密に並べた状態で、プレート上に固定する。並べる方向は、各シード基板の主表面上におけるｃ軸の正射影の方向とする。
図９は、図８に示す角板形状のシード基板１００を、プレートＰ上にそのように並べたところを示す斜視図である。図９中の両矢印は、各シード基板１００の主表面上におけるｃ軸の正射影の方向を示している。
このように複数のシード基板を密に並べてラッピングおよびＣＭＰを行うと、各シード基板の＋Ｃ端面および−Ｃ端面におけるエッジロールオフを抑制することができる。
図１０（ａ）は、図９に示すようにプレートＰ上に固定したシード基板１００の、ラッピングおよびＣＭＰ後の断面を示す模式図である。一方、図１０（ｂ）は、シード基板１００を互いに離間させてプレートＰ上に固定した場合の、ラッピングおよびＣＭＰ後の断面を示す模式図である。
図１０（ａ）に示すように、どのシード基板１００でも、隣接するシード基板の−Ｃ端面と接する＋Ｃ端面、および、隣接するシード基板の＋Ｃ端面と接する−Ｃ端面では、エッジローフオフが抑制される。他のシード基板の端面と接しない＋Ｃ端面および−Ｃ端面では、エッジロールオフは抑制されない。
２．２．タイリング法によるＧａＮ結晶の成長
上述の方法で作製したシード基板を複数並べてなる集合シード上に、ＧａＮ結晶を気相成長させる。好ましい気相成長方法は、ＨＶＰＥ法である。
ＨＶＰＥ法によるＧａＮ結晶の成長には、石英製の反応容器を備えた一般的なホットウォール型成長装置を好ましく使用することができる。
ＨＶＰＥ法によるＧａＮ結晶の成長においては、反応容器内に供給するキャリアガスの９９〜１００体積％を窒素ガス（Ｎ2）とすると、極めて歪みの少ないＧａＮ結晶が得られる。本発明者等は、キャリアガスに占める窒素ガスの比率を９２体積％（Ｎ2：Ｈ2比が９２：８）とした場合に比べ、１００体積％とした場合に、成長するＧａＮ結晶の歪が有意に低減したことを確認している。
集合シードを構成する複数のシード基板は、主表面上におけるｃ軸の正射影の方向に一列に並べる。このとき、全てのシード基板の主表面上における［０００１］の正射影が、同一方向を向くようにする。
図１１は、図８に示す角板形状のシード基板１００を、気相成長装置のサセプター上に、そのように並べたところを示す平面図である。図１１中の矢印は、それぞれ、各シード基板１００の主表面上における［０００１］の正射影を示している。
図１１に示す４つのシード基板１００の全てにおいて、＋Ｃ端面と−Ｃ端面は、設計方位からのズレが０．１°以内となるように形成されている。それ故に、＋Ｃ端面と−Ｃ端面が接するように配置したときの、シード基板間の結晶方位のズレが小さい。
図１２は、４つのシード基板１００からなる集合シード上にＧａＮ結晶２００がエピタキシャル成長したところを示しており、図１２（ａ）は平面図、図１２（ｂ）は断面図である。
４つのシード基板１００の間に、僅かではあるが、結晶方位の違いがあることに起因して、ＧａＮ結晶２００中には４つの結晶領域２００ａ、２００ｂ、２００ｃおよび２００ｄが形成されている（点線は結晶領域間の境界を表している）。
図１２（ａ）および（ｂ）中の４つの矢印は、それぞれ、ＧａＮ結晶２００の厚さ方向（成長方向）と直交する仮想平面上における、ＧａＮ結晶２００の［０００１］の正射影を表している。４つの結晶領域２００ａ、２００ｂ、２００ｃおよび２００ｄの間の結晶方位の違いは僅かであるため、４つの矢印は略平行である。
ＨＶＰＥ法で成長されるバルクＧａＮ結晶を、フラックス法やアモノサーマル法で成長されるバルクＧａＮ結晶と比較すると、次のような違いがある。
ひとつには、ＨＶＰＥ法で成長されたＧａＮ結晶は、アルカリ金属濃度が低いことが挙げられる。例えば、フラックス法では、リチウム（Ｌｉ）、ナトリウム（Ｎａ）およびカリウム（Ｋ）を合わせたアルカリ金属濃度が１×１０15ｃｍ-3未満のＧａＮ結晶を得ることは難しい（特開２００９−１８９６１号公報）。このことは、アルカリ金属を鉱化剤に用いたアモノサーマル法においても同じである（特開２０１１−５２３９３１号公報）。それに対し、ＨＶＰＥ法で成長させたＧａＮ結晶は、通常、アルカリ金属濃度が１×１０15ｃｍ-3未満となる。
アルカリ金属濃度が低い結晶の使用は、基板上に形成する半導体デバイスの信頼性の向上にとって有利である。
更に、ＨＶＰＥ法で成長されるＧａＮ結晶は、可視波長域における透明度が高いので、発光デバイス用のＧａＮ基板の素材に適している。例えば、白色ＬＥＤで使用される励起用青色ＬＥＤの発光波長である４５０ｎｍにおいて、アモノサーマル法で成長されたＧａＮ結晶の吸収係数は４〜２０ｃｍ-1であるのに対し、ＨＶＰＥ法で成長されたＧａＮ結晶の吸収係数は２ｃｍ-1以下である（T. Hashimoto, et al., Sensors and Materials, Vol. 25, No. 3 (2013) 155-164）。
その他、フラックス法やアモノサーマル法に比べて、ＨＶＰＥ法ではドーパント濃度の制御が容易なため、キャリア濃度や導電率が精密に制御されたＧａＮ結晶を得ることができる。
２．３．ＧａＮ基板の作製
タイリング法で成長させたバルクＧａＮ結晶から、円盤形の基板を切り出す方法については、公知技術を適宜参照することができる。基板の主表面を円形にするには、バルクＧａＮ結晶に対し円筒研削加工やコアドリル加工を行えばよい。
バルク結晶のスライス方向は、シード基板の主表面に平行としてもよいし、異なる方向としてもよい。
スライス後の基板の主表面は、グラインディング、ラッピング、ＣＭＰ等により平坦化することができる。
図１６は、バルクＧａＮ結晶からＧａＮ基板をスライスする工程を、模式的に示す断面図である。
図１６（ａ）は、４枚のシード基板からなる集合シードと、その上にエピタキシャル成長したバルクＧａＮ結晶を示している。バルクＧａＮ結晶の成長方向は、図中の矢印が示す方向、すなわち、シード基板から遠ざかる方向である。
図１６（ｂ）は、バルクＧａＮ結晶がスライスされた状態を示している。この例では、スライス方向は、シード基板の主表面と非平行である。
室温下で第１主表面が凹面でないＧａＮ基板を作製するには、図１６（ｂ）に示すように、その基板を構成するＧａＮ結晶の成長方向を向いた主表面を、第１主面に選ぶ。更に、ＧａＮ基板の第１主表面と第２主表面の両方から、ダメージ層を除去する。
おもて面については、機械研磨による平坦化を行い、機械研磨の後に、それにより生じたダメージ層の除去を行う。ダメージ層の除去は、好ましくは、ＣＭＰにより行うことができる。
機械研磨されたままのＧａＮ基板表面のカソードルミネッセンス像には、転位に対応する多数の暗点が観察される。かかる基板表面にＣＭＰを施すと、初めはＣＭＰ量が増加するにつれ暗点密度が減少する。ダメージ層が十分に除去された後は、ＣＭＰ量を増やしても暗点密度は変わらなくなる。
ダメージ層の除去は、ＣＭＰの他に、塩素、フッ素、臭素等のハロゲン元素を含有するエッチングガスを用いたＲＩＥ（反応性イオンエッチング）によって行うことができる。
ＧａＮ基板の裏面には、必要に応じて、機械研磨による平坦化を行う。
ＧａＮ基板の裏面のダメージ層は、好ましくはＲＩＥによって除去する。
非極性または半極性ＧａＮ基板、とりわけ、おもて面の法線とｍ軸との間の角度が０°以上２０°以下であるＧａＮ基板においては、主表面の化学的安定性が、極性基板におけるＧａ極性表面と同程度に高いため、ウェットエッチングでダメージ層を除去する場合には、過酷な条件を用いる必要がある。
２．４．好ましい実施形態
前述の２．２．（iii）で成長させる三次ＧａＮ結晶は、常に同じ条件で成長させたとしても、その品質にある程度の分布が生じることは避けられない。
そこで、２．２．（iv）において、三次ＧａＮ結晶からタイリング法用シード基板を作製する際には、端面形成を行うステップ（ｂ）の前に、ステップ（ａ）で得たアズスライス基板の主表面を研磨して平坦化し、その基板の転位欠陥や積層欠陥の密度を評価してもよい。
かかる評価において、転位欠陥や積層欠陥の密度が予め定めた基準を上回った基板を不合格品とし、次のステップ（ｃ）に流さないようにすることで、タイリング法で用いるシード基板の品質を高い水準で揃えることが可能となる。
また、不合格品の中でも、転位欠陥密度や積層欠陥密度が局所的に高くなった部分を基板の端の方に有するものは、次の（ｂ）の端面形成工程において、該部分を切除することによる治癒が可能である。
２．５．貫通クラック
本発明者等が上記で説明した方法を用いて、第１実施形態に係る、直径２インチのＭ面ＧａＮ基板を試作したところ、ｃ軸に直交する貫通クラックが発生する傾向があることが判明した。
特に、タイリング法で用いるシード基板の＋Ｃ端面および−Ｃ端面の面方位について、設計方位から０．５°程度のズレを許容した場合には、この貫通クラックが多数発生した。
図１３は、上記で説明した方法を用いて試作した２インチＭ面ＧａＮ基板の、おもて面のカソードルミネッセンス（ＣＬ）像である。ＣＬ像が示すように、貫通クラックはｃ軸方向に沿って列をなす傾向があった。図１３中において、白矢印が指しているのが貫通クラックである。
図１３において、ｃ軸方向に延びる黒い線は、転位が密集した領域である。ｃ軸方向に列をなす貫通クラックは、いずれも、このような線状の高転位密度領域に沿って形成されていた。
特に、図１３に示すＧａＮ基板は、作製の過程で行われた、ＫＯＨ水溶液を用いたウェットエッチング処理のせいで、貫通クラックの内部空間が拡大していた。内壁の片側のみに微細なピラミッドが形成されていることから、化学的安定性の低いＮ極性表面がエッチングされて、クラックの幅が拡大したと考えられる。
このような貫通クラックは、シード基板の＋Ｃ端面および−Ｃ端面の面方位の精度を高めることにより減少した。そして、シード基板の＋Ｃ端面および−Ｃ端面におけるエッジロールオフを低減することにより、更に減少した。
これらの事実は、異なるシード基板上にそれぞれ成長するＧａＮ結晶同士が接合する部分で生じる歪が、高転位密度領域を発生させ、それがクラックの原因となったことを示唆している。
注記しておくと、タイリング法のシード基板として、ＨＶＰＥ法で製造した転位密度の高いＧａＮ結晶を用いた場合には、得られた２インチＭ面基板の表面に多様なクラックが発生し、その数は、上記貫通クラックの数よりもずっと多かった。中でも特に発生頻度が高かったクラックは、隣り合う結晶領域間の境界上に形成される、ｃ軸に平行なクラックであった。
換言すれば、今回の、ｃ軸に直交する貫通クラックは、上記２．１〜２．３に記した製造方法を採用することによって他のタイプのクラックが抑制された結果、初めて顕在化したものなのである。
３．ＧａＮ基板の製造方法（その２）
ここでは、第２実施形態に係るＧａＮ基板の製造方法について説明する。
第２実施形態に係るＧａＮ基板は、前記２．１．（iii）で成長方法を説明した三次ＧａＮ結晶を加工することにより、製造することができる。
例えば、直径５０ｍｍのＧａＮ基板を切り出し得るサイズの三次ＧａＮ結晶を得るには、その三次ＧａＮ結晶を成長させる際に用いるＭ面シード基板の主表面のサイズを、５０ｍｍ角よりも大きくする。かかるサイズの主表面を有するＭ面シード基板は、前記２．１．（ii）で成長方法を説明した二次ＧａＮ結晶から作製することができる。
三次ＧａＮ結晶の成長には、フッ素を含む酸性鉱化剤を用いたアモノサーマル法を用いるので、得られるＧａＮ基板は、アルカリ金属濃度が１×１０15ｃｍ-3未満となる一方、フッ素を１×１０15ｃｍ-3を超える濃度で含有するものとなる。
第２実施形態に係るＧａＮ基板は、更に別の方法で製造することもできる。
例えば、前述の三次ＧａＮ結晶を加工してシード基板を作製し、そのシード基板上にＨＶＰＥ法で成長させたＧａＮ結晶を加工することによって、第２実施形態のＧａＮ基板を製造することができる。
三次ＧａＮ結晶から作製するシード基板は、Ｍ面基板であってもよいし、あるいは、主表面の法線とＭ軸との間の角が０度以上２０度以下の半極性基板であってもよい。また、このシード基板は円盤形であってもよいし、あるいは、矩形の主表面を有するものであってもよい。シード基板の主表面のサイズは、製造しようとするＧａＮ基板の主表面のサイズより大きくする。
この方法で製造されるＧａＮ基板は、アルカリ金属とフッ素の濃度が共に１×１０15ｃｍ-3未満となる。また、基板を構成するＧａＮ結晶の、波長４５０ｎｍにおける吸収係数が２ｃｍ-1以下となるので、青色ＬＥＤ用の基板として特に好適である。
４．ＧａＮ基板の用途
本発明のＧａＮ基板は、各種の半導体デバイスの製造に使用することができる。通常は、本発明のＧａＮ基板上に一種以上の窒化物半導体を気相エピタキシャル成長させて、デバイス構造を形成する。エピタキシャル成長法として、薄膜の形成に適したＭＯＣＶＤ法、ＭＢＥ法、パルス蒸着法などを好ましく用いることができる。
半導体デバイスの具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷ（Surface Acoustic Wave）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical System）部品、電圧アクチュエータ、太陽電池などがある。
また、本発明のＧａＮ基板は、人工光合成セル用の電極にも使用し得ると考えられる。
本発明のＧａＮ基板は、窒化物半導体結晶を成長させるためのシードとして使用することもできる。
例えば、本発明のＧａＮ基板上に、任意の方法でＧａＮをエピタキシャル成長さて、バルクＧａＮ結晶を得ることができる。あるいは、本発明のＧａＮ基板をシードに用いて第一のバルクＧａＮ結晶を成長させた後、その第一のバルクＧａＮ結晶の一部または全部をシードに用いて第二のバルクＧａＮ結晶を成長させることができる。
５．実験結果
５．１．実験１
以下の手順にて、２インチＭ面ＧａＮ基板を作製した。
［１］Ｃ面ＧａＮ基板の作製
Ｃ面サファイア基板の表面にＭＯＶＰＥ法でＧａＮ層をエピタキシャル成長させてなるＧａＮテンプレート上に、ＨＶＰＥ法でｃ軸配向したＧａＮ結晶層を成長させた。このＧａＮ結晶層をスライスしてＣ面ＧａＮ基板を作製した。次の工程でエピタキシャル成長の下地面として用いるために、Ｃ面ＧａＮ基板のＮ極性表面をラッピングおよびＣＭＰにより平坦化した。
［２］アモノサーマル法によるＭ面ＧａＮ基板の作製
上記［１］で作製したＣ面ＧａＮ基板のＮ極性表面上に、幅１００μｍのライン形開口部を有するストライプパターンの成長マスクをＴｉＷ合金で形成した。開口部の長手方向、すなわちストライプ方向は、ＧａＮのａ軸に平行とした。このマスクパターンを形成したＣ面ＧａＮ基板のＮ極性表面上に、アモノサーマル法によりＧａＮ結晶を成長させた。
原料には多結晶ＧａＮを用い、鉱化剤にはフッ化アンモニウム（ＮＨ4Ｆ）およびヨウ化水素（ＨＩ）を用いた。
ＮＨ4ＦおよびＨＩの仕込み量は、ＮＨ3に対するフッ素原子のモル比が０．５〜１．５％、ＮＨ3に対するヨウ素原子のモル比が１．５〜３．５％となるように、かつ、ヨウ素原子に対するフッ素原子のモル比が０．２〜０．５となるように決定した。
成長条件は、成長容器内の平均温度（結晶成長ゾーンと原料溶解ゾーンの温度の平均値）を５９０〜６３０℃、結晶成長ゾーンと原料溶解ゾーンの温度差を５〜２０℃、成長容器内の圧力を２００〜２２０ＭＰａとした。
上記条件下で３０日前後保持したＣ面ＧａＮ基板を成長容器から取り出すと、アモノサーマル的に成長したＧａＮ結晶によって、図６に示す構造が形成されていた。成長マスクの各開口部上に壁状に成長したＧａＮ結晶は、それを囲んで周壁構造をなすＧａＮ結晶に支えられて、Ｃ面ＧａＮ基板上に保持されていた。そのため、成長容器を交換して、再成長を行うことが可能だった。
例えば、３回の成長を繰り返すことにより、成長時間をトータルで１００日間とした場合、成長マスクの開口部上には、ＧａＮ結晶が［０００−１］方向に２０ｍｍ成長した。
このＧａＮ結晶の外形を整え、両方の主表面の平坦化およびＣＭＰ仕上げを行うことによって、Ｍ面ＧａＮ基板を作製した。その主表面のサイズは、大きなものでは、ａ軸方向６２ｍｍ、ｃ軸方向１７ｍｍであった。
次いで、上記作製したＭ面ＧａＮ基板を１枚ずつシードに用いて、再びアモノサーマル法でＧａＮ結晶を成長させた。この２回目のアモノサーマル成長で得たＧａＮ結晶から、タイリング法用のシード基板として、厚さ約３３０μｍのＭ面ＧａＮ基板を作製した。
シード基板の端面は、ダイシング・ソーを用いてＧａＮ結晶を切断することにより形成した。シード基板の主表面は、長辺がａ軸に平行、短辺がｃ軸に平行な長方形とした。そのサイズは、大きなものでは、ａ軸方向５２ｍｍ、ｃ軸方向１５ｍｍであった。
端面形成に続いて、各シード基板の両面をラッピングとＣＭＰにより平坦化した。こうして作製したシード基板の、ポリッシュされた主表面をＳＥＭ−ＣＬで調べたところ、略全ての箇所において、基底面転位の存在を示す暗点は９０μｍ×１２０μｍの視野中に認められなかった。
［３］タイリング法を用いたＧａＮ結晶の成長
上記の手順で作製した４枚のシード基板を、＋Ｃ端面と−Ｃ端面とが接するようにして、ＨＶＰＥ装置のサセプター上に一列に並べ、集合シードとした。
次いで、加熱した金属ガリウムに塩化水素を接触させて発生させた塩化ガリウムと、アンモニアガスとを、この４枚のシード基板からなる集合シード上に供給し、ＧａＮ結晶をエピタキシャル成長させた。成長温度は１０５０℃、成長時間は８０時間とした。成長中に反応炉内に供給するキャリアガスは窒素ガスのみとした。
［４］Ｍ面ＧａＮ基板の作製
集合シード上にＨＶＰＥ法でエピタキシャル成長させたバルクＧａＮ結晶を加工して、直径２インチ（５ｃｍ）、厚さ約２８０μｍの円盤形Ｍ面ＧａＮ基板を作製した。
詳しくいうと、バルクＧａＮ結晶をスライスして得たアズスライス基板の主表面のうち、ＧａＮ結晶の成長方向を向いた主表面をおもて面と定め、グラインディング、ラッピングおよびＣＭＰを順次施し、平坦化した。ＣＭＰ工程では、ダメージ層が十分除去されるように、ＣＭＰ量を設定した。
反対側の主表面（裏面）のダメージ層は、塩素ガスをエッチングガスに用いた反応性イオンエッチング（ＲＩＥ）により除去した。条件は、エッチングガス供給レート５０ｓｃｃｍ、エッチング電力１４０Ｗ／５０Ｗ（アンテナ／バイアス）、チャンバー内圧力０．３Ｐａ、エッチング時間２０００ｓｅｃとした。
得られたＭ面ＧａＮ基板には、４枚のシード基板に対応する４個の結晶領域が含まれていた。
このＭ面ＧａＮ基板の、おもて面の中央部分（エッジからの距離が３ｍｍ以下の外周部を除いた部分）を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内にひとつ以上観察された。
次いで、このＭ面ＧａＮ基板のおもて面の等高線およびＳＯＲＩ値を、（株）ニデック製の斜入射干渉法フラットネステスターＦＴ−１７を用いて測定した結果、おもて面は凸面であり、そのＳＯＲＩ値は７．９μｍであった。
付言すると、裏面のＲＩＥ処理の代わりに、ＫＯＨ水溶液を用いて１２０℃、１０分間のウェットエッチングを行った場合には、裏面が凸状のＧａＮ基板しか得られなかった。エッチング時間を２０時間に延ばすと、おもて面が凸状となったことから、裏面のダメージ層が反りに関係していることが推測される。
更に、このＭ面ＧａＮ基板のおもて面の、上記中央部分におけるオフ角の変動幅を測定したところ、ｃ軸方向が０．１４°、ａ軸方向が０．０６°であった。
５．２．実験２
前記実験１と同様の手順により、タイリング法用のシード基板を作製した。シード基板の主表面は、長辺がａ軸に平行、短辺がｃ軸に平行な長方形とした。長辺の長さは４０〜６０ｍｍの範囲内、短辺の長さは５〜１５ｍｍの範囲内とした。
シード基板の端面は、ダイシング・ソーを用いてＧａＮ結晶を切断することにより形成した。いずれの端面を形成する際も、切断をする毎に、形成された端面の面方位を、Ｘ線回折装置を用いて確認した。設計方位からのズレが０．１°を超えていた場合にはワークの方向を調整して再び切断を行うという操作を、設計方位からのズレが０．１°以内の端面が得られるまで繰り返した。
端面形成に続いて、各シード基板の両面をラッピングとＣＭＰにより平坦化した。次いで、６枚のシード基板をｃ軸方向に密に並べた状態で、平坦なプレートの表面にワックスを用いて貼り付け、その６枚のシード基板の一方の主表面に同時にラッピングおよびＣＭＰを施した。
こうして作製したシード基板の、ポリッシュされた主表面をＳＥＭ−ＣＬで調べたところ、略全ての箇所において、基底面転位の存在を示す暗点は９０μｍ×１２０μｍの視野中に認められなかった。
前記ラッピングおよびＣＭＰ工程でプレート表面に並べて固定した６枚のシード基板を、該プレート表面に固定したときと同じ順番でＨＶＰＥ装置のサセプター上に密に並べ、集合シードとした。
次いで、加熱した金属ガリウムに塩化水素を接触させて発生させた塩化ガリウムと、アンモニアガスとを、この６枚のシード基板からなる集合シード上に供給し、ＧａＮ結晶をエピタキシャル成長させた。成長温度は１０５０℃、成長時間は８０時間とした。成長中に反応炉内に供給するキャリアガスは窒素ガスのみとした。
集合シード上にＨＶＰＥ法でエピタキシャル成長させたＧａＮ結晶を加工して、直径２インチ（５ｃｍ）、厚さ約２８０μｍの円盤形Ｍ面ＧａＮ基板を作製した。
得られたＭ面ＧａＮ基板には、６枚のシード基板に対応する６つの結晶領域が形成されていた。主表面のうち、エッジからの距離が３ｍｍ超の中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内にひとつ以上観察された。
主表面の光学像観察により貫通クラックの数を数えたところ、５個であった。貫通クラックは、いずれも、ｃ軸との間でなす角度が９０°±１０°の範囲内にあり、その長さは０．７〜３．４ｍｍの範囲内であった。この５個の貫通クラックと異なるタイプのクラックは検出されなかった。
５．３．実験３
６枚のシード基板を密に並べて、同時にラッピングおよびＣＭＰを施す工程を省略したことを除いて、実験２と同様にしてＭ面ＧａＮ基板を作製し、その評価を行った。
得られたＭ面ＧａＮ基板には、６枚のシード基板に対応する６つの結晶領域が形成されていた。主表面のうち、エッジからの距離が３ｍｍ超の中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内にひとつ以上観察された。
主表面の光学像観察により貫通クラックの数を数えたところ、２９個であった。２９個のクラックは、いずれも、ｃ軸との間でなす角度が９０°±１０°の範囲内にあり、その長さは０．２〜５．４ｍｍの範囲内であった。この２９個の貫通クラックと異なるタイプのクラックは検出されなかった。
５．４．実験４
下記３点を除き、実験２と同様にしてＭ面ＧａＮ基板を作製し、その評価を行った。
１）タイリング法で用いるシード基板の枚数を７枚とした。
２）タイリング法で用いるシード基板を密に並べて、同時にラッピングおよびＣＭＰを施す工程を省略した。
３）ＨＶＰＥ法でＧａＮ結晶を成長させる際に、反応炉内に供給するキャリアガスの４３体積％を水素ガスとし、残りを窒素ガスとした。
得られたＭ面ＧａＮ基板には、６枚のシード基板に対応する６つの結晶領域が形成されていた。主表面のうち、エッジからの距離が３ｍｍ超の中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内にひとつ以上観察された。
主表面の光学像観察により貫通クラックの数を数えたところ、４３個であった。４３個のクラックは、いずれも、ｃ軸との間でなす角度が９０°±１０°の範囲内にあり、その長さは０．２〜４．１ｍｍの範囲内であった。この４３個の貫通クラックと異なるタイプのクラックは検出されなかった。
５．５．実験５
下記４点を除いて、実験２と同様にしてＭ面ＧａＮ基板を作製し、その評価を行った。１）タイリング法で用いるシード基板の端面を、ダイシング・ソーを用いて形成する際に、設計方位からのズレが±０．１°以下であることを確認しなかった。ダイシング・ソーの加工精度は±０．５°であった。
２）タイリング法で用いるシード基板の枚数を１７枚とした。その１７枚の基板は、図１４に示すように並べた。
３）タイリング法で用いるシード基板を密に並べて、同時にラッピングおよびＣＭＰを施す工程を省略した。
４）ＨＶＰＥ法でＧａＮ結晶を成長させる際に、反応炉内に供給するキャリアガスの４３体積％を水素ガスとし、残りを窒素ガスとした。
得られたＭ面ＧａＮ基板には、１７枚のシード基板に対応する１７個の結晶領域が形成されていた。主表面のうち、エッジからの距離が３ｍｍ超の中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内にひとつ以上観察された。
主表面の光学像観察により貫通クラックの数を数えたところ、９９個であった。貫通クラックは、いずれも、ｃ軸との間でなす角度が９０°±１０°の範囲内にあり、その長さは０．１〜２．６ｍｍの範囲内であった。この９９個の貫通クラックと異なるタイプのクラックは検出されなかった。
実験２〜５の結果を表１にまとめて示す。
実験２では、２インチＭ面ＧａＮ基板の主表面に、それぞれがｃ軸と直交する５つの貫通クラックが発生したが、タイリング法で使用するシード基板の枚数を削減することや、シード基板の端面の面方位を、より高い精度で設計方位に一致させることにより、かかる貫通クラックの数を更に減少させることが可能であると考えられる。
シード基板の端面の面方位精度を向上させる方法の一例として、ドライエッチングにより端面形成を行う方法が挙げられる。エッチングマスクのパターニングにフォトリソグラフィ技法を用いることによって、形成される端面の方位を精密に制御することができる。
５．６．実験６
実験１と同様にして作製した２インチＭ面ＧａＮ基板をシードに用いて、その上にＨＶＰＥ法で厚膜ＧａＮ結晶層を成長させた。次いで、シード部分をグラインディングによって除去するとともに、主表面の仕上げ処理を行うことにより、第２世代の２インチＭ面ＧａＮ基板を作製した。
この第２世代基板は、シードに用いた第１世代基板と同じく、４個の結晶領域から構成されていた。シードの結晶方位が引き継がれたものと考えられる。一方、ｃ軸と直交する貫通クラックの数は、第２世代基板では第１世代基板よりも少なくなっていた。
５．７．実験７
実験１で用いたタイリング法用のシード基板と同様の方法で作製された、Ｍ面ＧａＮ基板を準備した。主表面は実質的に長方形で、サイズは、ａ軸方向５２ｍｍ、ｃ軸方向３１ｍｍであった。
このＭ面ＧａＮ基板をシードに用いて、ＨＶＰＥ法でＧａＮ結晶をエピタキシャル成長させた。
次いで、成長させたバルクＧａＮ結晶をスライスして、タイリング法用のシード基板２枚を作製した。この２枚のシード基板を、一方の＋Ｃ端面と他方の−Ｃ端面とが接するようにして並べ、集合シードとした。該集合シード上に、ＨＶＰＥ法でＧａＮ結晶を約５ｍｍの厚さに成長させた。
前記２枚のシード基板からなる集合シード上に成長させたバルクＧａＮ結晶を加工して、直径２インチ（５０ｍｍ）、厚さ３００μｍの円盤形Ｍ面ＧａＮ基板を作製した。
詳しくいうと、実験１と同様に、バルクＧａＮ結晶をスライスして得たアズスライス基板の主表面のうち、ＧａＮ結晶の成長方向を向いた主表面をおもて面と定め、グラインディング、ラッピングおよびＣＭＰを順次施し、平坦化した。ＣＭＰ工程では、ダメージ層が十分除去されるように、ＣＭＰ量を設定した。反対側の主表面（裏面）のダメージ層は、実験１と同じく、塩素ガスをエッチングガスに用いたＲＩＥにより除去した。
得られたＭ面ＧａＮ基板には、２枚のシード基板に対応する２個の結晶領域が含まれていた。
このＭ面ＧａＮ基板のおもて面の等高線およびＳＯＲＩ値を、実験１と同様にして測定した結果、おもて面は凸面でも凹面でもなく、そのＳＯＲＩ値は８．８μｍであった。
更に、このＭ面ＧａＮ基板のおもて面の、中央部分（エッジからの距離が３ｍｍ以下の外周部を除いた部分）におけるオフ角の変動幅を測定したところ、ｃ軸方向が０．２４°、ａ軸方向が０．１６°であった。
以上、本発明を具体的な実施形態に即して説明したが、各実施形態は例として提示されたものであり、本発明の範囲を限定するものではない。すなわち、本明細書に記載された各実施形態は、本発明の趣旨を逸脱しない範囲内で、様々に変形することができ、かつ、実施可能な範囲内で、他の実施形態により説明された特徴と組み合わせることができる。
１０、２０、３０ ＧａＮ基板
１１ａ、２１ａ、３１ａ 第１主表面
１１ｂ、２１ｂ、３１ｂ 第２主表面
１２、２２、３２ 端面
１００ シード基板
２００ ＧａＮ結晶
Ｃ 貫通クラック
Ｐ プレート

Claims (24)

  1. 第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径４５ｍｍ以上の円盤形ＧａＮ基板であって、
    各々が前記第１主表面と第２主表面の両方に露出するｎ個（但し、ｎは２、３または４）の結晶領域から構成され、
    前記ｎ個の結晶領域は、前記第１主表面上におけるｃ軸の正射影の方向に沿って一列に並んでいることを特徴とするＧａＮ基板。
  2. 直径が５５ｍｍ以下である、請求項１に記載のＧａＮ基板。
  3. 前記ｎ個の結晶領域から隣接する２個の結晶領域を任意に選んだとき、該２個の結晶領域間の境界と、前記第１主表面上におけるｃ軸の正射影とが、前記第１主表面内において９０°±１０°の範囲内の角度をなすことを特徴とする、請求項１または２に記載のＧａＮ基板。
  4. 当該基板を厚さ方向に貫通する下記（Ａ）の貫通クラックが存在しないか、あるいは、存在するとしても、その数が前記第１主表面上において２０ｃｍ2あたり１０以下であり、かつ、下記（Ａ）の貫通クラック以外のタイプのクラックが存在しないことを特徴とする、請求項１〜３のいずれか一項に記載のＧａＮ基板：
    （Ａ）前記第１主表面上におけるｃ軸の正射影との間でなす角度が、前記第１主表面内において９０°±１０°の範囲内である貫通クラック。
  5. 前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分け、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることを特徴とする、請求項１〜４のいずれか一項に記載のＧａＮ基板。
  6. 互いに隣接する前記結晶領域間の境界を除いて平均した、前記中央部分の平均転位密度が１０5ｃｍ-2未満であることを特徴とする、請求項５に記載のＧａＮ基板。
  7. 室温下で前記第１主表面が凹面でないことを特徴とする、請求項１〜６のいずれか一項に記載のＧａＮ基板。
  8. 室温下で前記第１主表面が凸面であることを特徴とする、請求項７に記載のＧａＮ基板。
  9. 室温下で前記第１主表面のＳＯＲＩ値が２０μｍ未満であることを特徴とする、請求項７または８に記載のＧａＮ基板。
  10. 前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分けたとき、該中央部分におけるオフ角の変動幅が、前記第１主表面上におけるｃ軸の正射影の方向の成分と、該方向に直交する方向の成分のそれぞれについて、０．５°未満であることを特徴とする、請求項１〜９のいずれか一項に記載のＧａＮ基板。
  11. 積層欠陥を有することを特徴とする、請求項１〜１０のいずれか一項に記載のＧａＮ基板。
  12. アルカリ金属濃度が１×１０15ｃｍ-3未満かつ４５０ｎｍにおける吸収係数が２ｃｍ-1以下のＧａＮ結晶からなることを特徴とする、請求項１〜１１のいずれか一項に記載のＧａＮ基板。
  13. 第１主表面およびその反対側の第２主表面を有し、前記第１主表面の法線とｍ軸との間の角度が０°以上２０°以下である、直径４５ｍｍ以上の円盤形ＧａＮ基板であって、単一の結晶領域から構成されていることを特徴とするＧａＮ基板。
  14. 直径が５５ｍｍ以下である、請求項１３に記載のＧａＮ基板。
  15. アルカリ金属濃度が１×１０15ｃｍ-3未満であることを特徴とする、請求項１３または１４に記載のＧａＮ基板。
  16. 波長４５０ｎｍにおける吸収係数が２ｃｍ-1以下のＧａＮ結晶からなることを特徴とする、請求項１３〜１５のいずれか一項に記載のＧａＮ基板。
  17. 前記第１主表面を、エッジから３ｍｍ以下の外周部分と、該外周部分に囲まれた中央部分とに分け、該中央部分を、一区画が一辺５ｍｍの正方形となるよう複数の区画に区分したとき、ＣＬ測定で暗点が検出されない一辺１００μｍの正方形領域が各区画内に少なくともひとつ観察されることを特徴とする、請求項１３〜１６のいずれか一項に記載のＧａＮ基板。
  18. 前記中央部分の平均転位密度が１０5ｃｍ-2未満であることを特徴とする、請求項１７に記載のＧａＮ基板。
  19. 室温下で前記第１主表面が凹面でないことを特徴とする、請求項１３〜１８のいずれか一項に記載のＧａＮ基板。
  20. 積層欠陥を有することを特徴とする、請求項１３〜１９のいずれかに記載のＧａＮ基板。
  21. 請求項１〜２０のいずれか一項に記載のＧａＮ基板を準備し、その上にＧａＮをエピタキシャル成長させる工程を有することを特徴とする、ＧａＮ結晶の製造方法。
  22. バルクＧａＮ結晶の製造方法である、請求項２１に記載の製造方法。
  23. 請求項１〜２０のいずれか一項に記載のＧａＮ基板をシードに用いて第一のバルクＧａＮ結晶を成長させた後、その第一のバルクＧａＮ結晶の一部または全部をシードに用いて第二のバルクＧａＮ結晶を成長させることを特徴とする、ＧａＮ結晶の製造方法。
  24. 請求項１〜２０のいずれかに記載のＧａＮ基板を準備し、その上に、一種以上の窒化物半導体層を成長させることを特徴とする、半導体デバイスの製造方法。
JP2015557739A 2014-01-17 2014-12-11 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法 Active JP6477501B2 (ja)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2014006907 2014-01-17
JP2014006907 2014-01-17
JP2014090535 2014-04-24
JP2014090535 2014-04-24
JP2014104383 2014-05-20
JP2014104383 2014-05-20
JP2014118851 2014-06-09
JP2014118851 2014-06-09
JP2014122520 2014-06-13
JP2014122520 2014-06-13
JPPCT/JP2014/070919 2014-08-07
PCT/JP2014/070919 WO2015020161A1 (ja) 2013-08-08 2014-08-07 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ単結晶の製造方法および半導体デバイスの製造方法
JP2014168565 2014-08-21
JP2014168565 2014-08-21
PCT/JP2014/082859 WO2015107813A1 (ja) 2014-01-17 2014-12-11 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019018526A Division JP6813040B2 (ja) 2014-01-17 2019-02-05 ＧａＮ基板

Publications (2)

Publication Number Publication Date
JPWO2015107813A1 true JPWO2015107813A1 (ja) 2017-03-23
JP6477501B2 JP6477501B2 (ja) 2019-03-06

Family

ID=53542716

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015557739A Active JP6477501B2 (ja) 2014-01-17 2014-12-11 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法
JP2019018526A Active JP6813040B2 (ja) 2014-01-17 2019-02-05 ＧａＮ基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019018526A Active JP6813040B2 (ja) 2014-01-17 2019-02-05 ＧａＮ基板

Country Status (5)

Country Link
US (2) US10066319B2 (ja)
JP (2) JP6477501B2 (ja)
CN (1) CN105917035B (ja)
TW (1) TWI643985B (ja)
WO (1) WO2015107813A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3031958B1 (en) 2013-08-08 2017-11-01 Mitsubishi Chemical Corporation Self-standing gan substrate and method for producing semiconductor device
JP6477501B2 (ja) * 2014-01-17 2019-03-06 三菱ケミカル株式会社 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法
JP6760285B2 (ja) * 2015-07-14 2020-09-23 三菱ケミカル株式会社 非極性または半極性ＧａＮウエハ
JP2017088430A (ja) * 2015-11-05 2017-05-25 三菱化学株式会社 ＧａＮウエハ
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
CN111435123A (zh) * 2019-01-11 2020-07-21 苏州电器科学研究院股份有限公司 一种测量金属性TiNx薄膜吸收系数的方法
TW202113175A (zh) * 2019-05-30 2021-04-01 日商三菱化學股份有限公司 GaN基板晶圓及其製造方法
WO2023027077A1 (ja) * 2021-08-25 2023-03-02 三菱ケミカル株式会社 窒化ガリウム結晶、窒化ガリウム基板及び窒化ガリウム結晶の製造方法
EP4144893A1 (en) * 2021-09-06 2023-03-08 Instytut Wysokich Cisnien Polskiej Akademii Nauk A method for reducing or eliminating cracks during crystal growing process and a shaped metal piece for use in this method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004530306A (ja) * 2001-06-08 2004-09-30 アドバンスト テクノロジー マテリアルズ，インコーポレイテッド 高表面品質ＧａＮウェーハおよびその製造方法
JP2007534159A (ja) * 2003-11-14 2007-11-22 クリー　インコーポレイテッド 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP2008091837A (ja) * 2006-10-05 2008-04-17 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体の製造装置及び製造方法
JP2011063504A (ja) * 2009-08-19 2011-03-31 Mitsubishi Chemicals Corp 窒化物半導体結晶およびその製造方法
JP2012051746A (ja) * 2010-08-31 2012-03-15 Ricoh Co Ltd Ｉｉｉ族窒化物単結晶の製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
PL207400B1 (pl) 2001-06-06 2010-12-31 Ammono Społka Z Ograniczoną Odpowiedzialnością Sposób i urządzenie do otrzymywania objętościowego monokryształu azotku zawierającego gal
US7186302B2 (en) 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
JP4915128B2 (ja) 2005-04-11 2012-04-11 日亜化学工業株式会社 窒化物半導体ウエハ及びその製造方法
JP4301251B2 (ja) 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP5042506B2 (ja) 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP4816277B2 (ja) 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
JP5129527B2 (ja) 2006-10-02 2013-01-30 株式会社リコー 結晶製造方法及び基板製造方法
CN101522962A (zh) * 2006-10-16 2009-09-02 三菱化学株式会社 氮化物半导体的制造方法、结晶生长速度增加剂、氮化物单晶、晶片及器件
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
JP4825745B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
US8427590B2 (en) * 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP5509680B2 (ja) 2009-06-01 2014-06-04 三菱化学株式会社 Ｉｉｉ族窒化物結晶及びその製造方法
JP5446622B2 (ja) 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
JP2011016676A (ja) 2009-07-07 2011-01-27 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
CN102695823B (zh) 2009-11-27 2015-05-27 三菱化学株式会社 氮化物结晶的制造方法、制造容器和构件
JP4835749B2 (ja) 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
EP2524979B1 (en) 2010-01-15 2016-11-02 Mitsubishi Chemical Corporation Single-crystal substrate and process for produicng group iii element nitride crystal
JP5552873B2 (ja) 2010-04-08 2014-07-16 日立金属株式会社 窒化物半導体基板、その製造方法及び窒化物半導体デバイス
JP6031733B2 (ja) 2010-09-27 2016-11-24 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP5678653B2 (ja) 2010-12-28 2015-03-04 三菱化学株式会社 六方晶系半導体板状結晶の製造方法
JP2012184144A (ja) 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
JP2012197218A (ja) 2011-03-07 2012-10-18 Mitsubishi Chemicals Corp 半導体バルク結晶および半導体バルク結晶の製造方法
JP2011176322A (ja) 2011-03-11 2011-09-08 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP2012231103A (ja) 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP2013035711A (ja) 2011-08-05 2013-02-21 Mitsubishi Chemicals Corp 六角棒状ＧａＮ系半導体結晶およびその製造方法
JP2013040059A (ja) 2011-08-11 2013-02-28 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶の製造方法、及び該製造方法により製造されるｉｉｉ族窒化物半導体結晶
JP6074959B2 (ja) 2011-09-08 2017-02-08 三菱化学株式会社 Ｉｉｉ族窒化物結晶及びその製造方法
JP2013060344A (ja) 2011-09-14 2013-04-04 Ricoh Co Ltd 窒化ガリウム結晶、１３族窒化物結晶の製造方法および１３族窒化物結晶基板
JP2013075791A (ja) * 2011-09-30 2013-04-25 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶の製造方法、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体結晶
JP2013082611A (ja) 2011-09-30 2013-05-09 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶とその製造方法、およびｉｉｉ族窒化物基板
EP2772570A4 (en) * 2011-10-28 2015-03-04 Mitsubishi Chem Corp METHOD FOR PRODUCING A NITRIDE CRYSTAL AND NITRIDE CRYSTAL
JP2013209274A (ja) 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物結晶
EP2832901A4 (en) 2012-03-30 2015-07-08 Mitsubishi Chem Corp GROUP 13 METAL NITRIDE CRYSTALS OF THE PERIODIC TABLE OF ELEMENTS AND PROCESS FOR THE MANUFACTURE OF GROUP 13 METAL NITRIDE CRYSTALS OF THE PERIODIC TABLE OF ELEMENTS
CN104781057B (zh) 2012-08-28 2018-04-24 希波特公司 第iii族氮化物晶片和其制造方法
CN103456593B (zh) * 2013-09-02 2016-02-10 东莞市中镓半导体科技有限公司 一种改进多片式外延材料厚度分布均匀性的氢化物气相沉积装置与方法
JP6477501B2 (ja) * 2014-01-17 2019-03-06 三菱ケミカル株式会社 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法
JP6292080B2 (ja) 2014-08-21 2018-03-14 三菱ケミカル株式会社 非極性または半極性ＧａＮ基板
JP2016069205A (ja) 2014-09-29 2016-05-09 三菱化学株式会社 窒化物半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004530306A (ja) * 2001-06-08 2004-09-30 アドバンスト テクノロジー マテリアルズ，インコーポレイテッド 高表面品質ＧａＮウェーハおよびその製造方法
JP2007534159A (ja) * 2003-11-14 2007-11-22 クリー　インコーポレイテッド 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP2008091837A (ja) * 2006-10-05 2008-04-17 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体の製造装置及び製造方法
JP2011063504A (ja) * 2009-08-19 2011-03-31 Mitsubishi Chemicals Corp 窒化物半導体結晶およびその製造方法
JP2012051746A (ja) * 2010-08-31 2012-03-15 Ricoh Co Ltd Ｉｉｉ族窒化物単結晶の製造方法

Also Published As

Publication number Publication date
TW201531601A (zh) 2015-08-16
US10066319B2 (en) 2018-09-04
TWI643985B (zh) 2018-12-11
US10655244B2 (en) 2020-05-19
JP6477501B2 (ja) 2019-03-06
WO2015107813A1 (ja) 2015-07-23
US20160319460A1 (en) 2016-11-03
JP2019064917A (ja) 2019-04-25
CN105917035A (zh) 2016-08-31
CN105917035B (zh) 2019-06-18
US20180334758A1 (en) 2018-11-22
JP6813040B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
JP6813040B2 (ja) ＧａＮ基板
US10301745B2 (en) Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
JP6292080B2 (ja) 非極性または半極性ＧａＮ基板
JP6597481B2 (ja) ＧａＮ基板
JP2006315947A (ja) 窒化物半導体ウエハ及びその製造方法
US9431489B2 (en) β-Ga2O3-based single crystal substrate
JP2009286652A (ja) Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板および半導体デバイスの製造方法
JP2010163341A (ja) 化合物半導体基板
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
US9349915B2 (en) β-Ga2O3-based single crystal substrate
TW201512472A (zh) 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ單結晶之製造方法及半導體裝置之製造方法
JP2011157231A (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
US20170278754A1 (en) Method for producing group iii nitride crystal, and ramo4 substrate
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US11236439B2 (en) Non-polar or semi-polar GaN wafer
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2016069205A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R151 Written notification of patent or utility model registration

Ref document number: 6477501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151