JPWO2015068509A1 - 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法 - Google Patents
磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法 Download PDFInfo
- Publication number
- JPWO2015068509A1 JPWO2015068509A1 JP2015546565A JP2015546565A JPWO2015068509A1 JP WO2015068509 A1 JPWO2015068509 A1 JP WO2015068509A1 JP 2015546565 A JP2015546565 A JP 2015546565A JP 2015546565 A JP2015546565 A JP 2015546565A JP WO2015068509 A1 JPWO2015068509 A1 JP WO2015068509A1
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- leakage magnetic
- layer
- field generation
- generation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 399
- 230000015654 memory Effects 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 20
- 238000003860 storage Methods 0.000 title claims description 6
- 230000005415 magnetization Effects 0.000 claims abstract description 354
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 25
- 230000000694 effects Effects 0.000 claims description 109
- 125000006850 spacer group Chemical group 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 64
- 230000004048 modification Effects 0.000 description 54
- 238000012986 modification Methods 0.000 description 54
- 239000000463 material Substances 0.000 description 22
- 230000003993 interaction Effects 0.000 description 20
- 230000005294 ferromagnetic effect Effects 0.000 description 15
- 238000004364 calculation method Methods 0.000 description 14
- 230000005355 Hall effect Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000452 restraining effect Effects 0.000 description 4
- 229910020630 Co Ni Inorganic materials 0.000 description 3
- 229910002440 Co–Ni Inorganic materials 0.000 description 3
- 229910018657 Mn—Al Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910017061 Fe Co Inorganic materials 0.000 description 2
- 239000002885 antiferromagnetic material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000012887 quadratic function Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 229910018509 Al—N Inorganic materials 0.000 description 1
- 229910018516 Al—O Inorganic materials 0.000 description 1
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- 229910020707 Co—Pt Inorganic materials 0.000 description 1
- 101100167360 Drosophila melanogaster chb gene Proteins 0.000 description 1
- 229910002551 Fe-Mn Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910019092 Mg-O Inorganic materials 0.000 description 1
- 229910019395 Mg—O Inorganic materials 0.000 description 1
- 229910003286 Ni-Mn Inorganic materials 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本発明に係る磁気メモリは磁気抵抗効果素子を具備する。その磁気抵抗効果素子は垂直磁気異方性を有する強磁性体から構成される磁化自由層と、上記磁化自由層に隣接して設けられるスピン流生成層と、上記磁化自由層に隣接して上記スピン流生成層とは反対側に設けられるトンネルバリア層と、上記トンネルバリア層に隣接して上記磁化自由層とは反対側に設けられるリファレンス層と、強磁性体から構成される第１漏洩磁場生成層と第２漏洩磁場生成層を具備し、上記第１漏洩磁場生成層と上記第２漏洩磁場生成層から生ずる漏洩磁場の上記磁化自由層の位置における面内成分によって上記磁化自由層の長手方向に磁化成分を有する磁壁が形成される。
Description
本発明は、磁気抵抗効果素子、その磁気抵抗効果素子を利用した磁気メモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、及び磁気記憶方法に関する。
磁気メモリ、または、磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気抵抗ランダムアクセスメモリ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、書き換えの回数制限がない不揮発性メモリであり、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＮＯＲ−Ｆｌａｓｈ等の代替として期待されている。ＳＲＡＭ、ＤＲＡＭなどを磁気メモリで置き換えた場合、磁気メモリは情報を不揮発に保存するため消費電力の低減が可能となる。
非特許文献１には、磁気メモリの中でも３端子型のセル構造を有する３端子型磁気メモリは、高速動作に適した回路構成を有しており、現行のＳＲＡＭと同等レベルの高速動作が可能であると記載されている。
非特許文献２には、３端子型磁気メモリの中でも、電流誘起磁壁移動を利用した３端子磁壁移動型磁気メモリは、書き込み電流や書き込み速度が素子寸法の微細化に対して低減するため、先端ＬＳＩ世代への適用に好適であると記載されている。
非特許文献３には、電流誘起磁壁移動による書き込みを行う層に、垂直磁気異方性を有する材料を適用することによって、書き込み電流が小さく、かつ、熱安定性に優れた磁気メモリが提供されることが記載されている。
３端子磁壁移動型磁気メモリにおいては、磁壁を電流で駆動するために必要な電流は小さく、磁壁の移動速度は高速であることが望ましい。
非特許文献４と、非特許文献５と、非特許文献６とには、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ（ジャロシンスキー−モリヤ）相互作用によって、旋回性の規定された磁壁（ＤＷ）に隣接する層から、スピンホール効果によってスピン流が流入した場合には、磁壁は低電流で高速に移動できることが実験的、理論的に示されている。
非特許文献１には、磁気メモリの中でも３端子型のセル構造を有する３端子型磁気メモリは、高速動作に適した回路構成を有しており、現行のＳＲＡＭと同等レベルの高速動作が可能であると記載されている。
非特許文献２には、３端子型磁気メモリの中でも、電流誘起磁壁移動を利用した３端子磁壁移動型磁気メモリは、書き込み電流や書き込み速度が素子寸法の微細化に対して低減するため、先端ＬＳＩ世代への適用に好適であると記載されている。
非特許文献３には、電流誘起磁壁移動による書き込みを行う層に、垂直磁気異方性を有する材料を適用することによって、書き込み電流が小さく、かつ、熱安定性に優れた磁気メモリが提供されることが記載されている。
３端子磁壁移動型磁気メモリにおいては、磁壁を電流で駆動するために必要な電流は小さく、磁壁の移動速度は高速であることが望ましい。
非特許文献４と、非特許文献５と、非特許文献６とには、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ（ジャロシンスキー−モリヤ）相互作用によって、旋回性の規定された磁壁（ＤＷ）に隣接する層から、スピンホール効果によってスピン流が流入した場合には、磁壁は低電流で高速に移動できることが実験的、理論的に示されている。
Ｎ． Ｓａｋｉｍｕｒａ， Ｔ． Ｓｕｇｉｂａｙａｓｈｉ， Ｔ． Ｈｏｎｄａ， Ｈ． Ｈｏｎｊｏ， Ｓ． Ｓａｉｔｏ， Ｔ． Ｓｕｚｕｋｉ， Ｎ． Ｉｓｈｉｗａｔａ， ａｎｄ Ｓ． Ｔａｈａｒａ： ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ． ４２， ｎｏ． ４， ｐ． ８３０ （２００７）．
Ｈ． Ｎｕｍａｔａ， Ｔ． Ｓｕｚｕｋｉ， Ｎ． Ｏｈｓｈｉｍａ， Ｓ． Ｆｕｋａｍｉ， Ｋ． Ｎａｇａｈａｒａ， Ｎ． Ｉｓｈｉｗａｔａ， ａｎｄ Ｎ． Ｋａｓａｉ： ２００７ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ， Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ． ２３２ （２００７）．
Ｓ． Ｆｕｋａｍｉ， Ｔ． Ｓｕｚｕｋｉ， Ｋ． Ｎａｇａｈａｒａ， Ｎ． Ｏｈｓｈｉｍａ， Ｙ． Ｏｚａｋｉ， Ｓ． Ｓａｉｔｏ， Ｒ． Ｎｅｂａｓｈｉ， Ｎ． Ｓａｋｉｍｕｒａ， Ｈ． Ｈｏｎｊｏ， Ｋ． Ｍｏｒｉ， Ｃ． Ｉｇａｒａｓｈｉ， Ｓ． Ｍｉｕｒａ， Ｎ． Ｉｓｈｉｗａｔａ， ａｎｄ Ｔ． Ｓｕｇｉｂａｙａｓｈｉ： ２００９ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ， Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ． ２３０ （２００９）．
Ａ． Ｔｈｉａｖｉｌｌｅ， Ｓ． Ｒｏｈａｒｔ， Ｅ． Ｊｕｅ， Ｖ． Ｃｒｏｓ， Ａ． Ｆｅｒｔ：Ｅｕｒｏｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ｖｏｌ． １００， ｐ． ５７００２ （２０１２）．
Ｓ． Ｅｍｏｒｉ， Ｕ． Ｂａｕｅｒ， Ｓ．−Ｍ． Ａｈｎ， Ｅ． Ｍａｒｔｉｎｅｚ， ａｎｄ Ｇ． Ｄ． Ｓ． Ｂｅａｃｈ： Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ， ＤＯＩ： １０．１０３８／ＮＭＡＴ３６７５ （２０１３）．
Ｋ．−Ｓ． Ｒｙｕ， Ｌ． Ｔｈｏｍａｓ， Ｓ．−Ｈ． Ｙａｎｇ， ａｎｄ Ｓ． Ｐａｒｋｉｎ： Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ， ＤＯＩ：１０．１０３８／ＮＮＡＮＯ．２０１３．１０２ （２０１３）．
電流誘起磁壁移動を利用した３端子磁壁移動型磁気メモリを実用化するためには十分な不揮発性、例えば、１０年間情報が安定して保持されることが必要となる。このためには非動作時において、磁壁は、拘束機構によって拘束され、その拘束機構は熱や外乱磁場などの擾乱にも十分に打ち勝てるような強さを有していることが必要となる。一方で、磁壁を電流で駆動する際には、小さな電流で拘束機構から脱出できることが望ましい。これまでの研究では、十分なデータ保持特性を維持しながら、小さな電流で駆動できるような方式については調べられていなかった。
本発明に係る磁気メモリは磁気抵抗効果素子を具備する。その磁気抵抗効果素子は垂直磁気異方性を有する強磁性体から構成される磁化自由層と、上記磁化自由層に隣接して設けられるスピン流生成層と、上記磁化自由層に隣接して上記スピン流生成層とは反対側に設けられるトンネルバリア層と、上記トンネルバリア層に隣接して上記磁化自由層とは反対側に設けられるリファレンス層と、強磁性体から構成される第１漏洩磁場生成層と第２漏洩磁場生成層を具備し、上記第１漏洩磁場生成層と上記第２漏洩磁場生成層から生ずる漏洩磁場の上記磁化自由層の位置における面内成分によって上記磁化自由層の長手方向に磁化成分を有する磁壁が形成される。
本発明によれば、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用と、スピンホール効果によって駆動される磁壁移動を利用した磁気メモリにおいて、データ保持特性と書き込み電流を独立に設計することができ、高いデータ保持特性と、小さな書き込み電流を両立することができる。
図１は、本発明の第１の実施の形態に係る磁気抵抗素子を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の一例を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の磁化自由層の構造を示す模式図である。
図２は、本発明の第１の実施の形態に係る磁気抵抗素子の磁化構造を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に、「０」が格納された状態の磁化構造を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に、「１」が格納された状態の磁化構造を示す模式図である。
図３は、本発明の第１の実施の形態に係る磁気抵抗素子に形成される磁壁を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の右旋回性磁壁の模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の左旋回性磁壁の模式図である。
図４は、本発明の第１の実施の形態に係る磁気抵抗素子に形成される磁壁と、漏洩磁場との関係を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「０」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「１」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。（ｃ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「０」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。（ｄ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「１」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。
図５は、本発明の第１の実施の形態に係る磁気抵抗素子への書き込み動作を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に「１」を書き込む時の動作方法を示した模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に「０」を書き込む時の動作方法を示した模式図である。
図６は、本発明の第１の実施の形態に係る磁気抵抗素子からの読み出し動作を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子から「０」状態の情報の読み出し方法を示した模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子から「１」状態の情報の読み出し方法を表した模式図である。
図７は、本発明に係る磁気メモリセルのセル回路図である。
図８は、本発明に係る磁気メモリの回路ブロック図である。
図９は、数値計算に用いるパラメータを説明するための図である。（ａ）は、数値計算に用いた局所的なｘ方向の漏洩磁場の分布を示す模式図であり、（ｂ）は、数値計算に用いた磁壁が感じる局所的なピンポテンシャルの形状を示す模式図である。
図１０は、局所的なｘ方向の漏洩磁場に由来した拘束場所から脱出する際の磁壁位置ｑと、磁壁内磁化角度Фの時間発展の計算結果である。
図１１は、局所的なｘ方向の磁場と、局所的なエネルギーポテンシャルによって拘束された磁壁が、拘束位置から脱出するのに必要な電流密度のｘ方向磁場依存性、及びピンポテンシャル深さ依存性の計算結果である。
図１２は、漏洩磁場生成層からの漏洩磁場の計算結果である。
図１３は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗効果素子の「０」状態を示す模式図である。（ｂ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗効果素子の「１」状態を示す模式図である。（ｃ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗素子の「０」状態を示す模式図である。（ｄ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗素子の「１」状態を示す模式図である。
図１４は、本発明の第１の実施の形態に係る第２変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第２変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第２変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１５は、本発明の第１の実施の形態に係る第３変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第３変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第３変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１６は、本発明の第１の実施の形態に係る第４変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第４変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第４変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１７は、本発明に第１の実施の形態に係る第５変形例の磁気抵抗素子の一例を示す模式図である。
図１８は、本発明の第１の実施の形態に係る第６変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第６変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第６変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１９は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図２０は、本発明の第１の実施の形態に係る第８変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第８変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図２１は、本発明の第２の実施の形態に係る磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第２の実施の形態に係る磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第２の実施形態に係る磁気抵抗効果素子の「１」状態を示す模式図である。
図２２は、本発明の第２の実施の形態に係る第１変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第２の実施の形態に係る第１変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第２の実施形態に係る第１変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図２は、本発明の第１の実施の形態に係る磁気抵抗素子の磁化構造を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に、「０」が格納された状態の磁化構造を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に、「１」が格納された状態の磁化構造を示す模式図である。
図３は、本発明の第１の実施の形態に係る磁気抵抗素子に形成される磁壁を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の右旋回性磁壁の模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の左旋回性磁壁の模式図である。
図４は、本発明の第１の実施の形態に係る磁気抵抗素子に形成される磁壁と、漏洩磁場との関係を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「０」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「１」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。（ｃ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「０」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。（ｄ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子の「１」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。
図５は、本発明の第１の実施の形態に係る磁気抵抗素子への書き込み動作を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に「１」を書き込む時の動作方法を示した模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子に「０」を書き込む時の動作方法を示した模式図である。
図６は、本発明の第１の実施の形態に係る磁気抵抗素子からの読み出し動作を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子から「０」状態の情報の読み出し方法を示した模式図であり、（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子から「１」状態の情報の読み出し方法を表した模式図である。
図７は、本発明に係る磁気メモリセルのセル回路図である。
図８は、本発明に係る磁気メモリの回路ブロック図である。
図９は、数値計算に用いるパラメータを説明するための図である。（ａ）は、数値計算に用いた局所的なｘ方向の漏洩磁場の分布を示す模式図であり、（ｂ）は、数値計算に用いた磁壁が感じる局所的なピンポテンシャルの形状を示す模式図である。
図１０は、局所的なｘ方向の漏洩磁場に由来した拘束場所から脱出する際の磁壁位置ｑと、磁壁内磁化角度Фの時間発展の計算結果である。
図１１は、局所的なｘ方向の磁場と、局所的なエネルギーポテンシャルによって拘束された磁壁が、拘束位置から脱出するのに必要な電流密度のｘ方向磁場依存性、及びピンポテンシャル深さ依存性の計算結果である。
図１２は、漏洩磁場生成層からの漏洩磁場の計算結果である。
図１３は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗効果素子の「０」状態を示す模式図である。（ｂ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗効果素子の「１」状態を示す模式図である。（ｃ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗素子の「０」状態を示す模式図である。（ｄ）は、本発明の第１の実施の形態に係る第１変形例の磁気抵抗素子の「１」状態を示す模式図である。
図１４は、本発明の第１の実施の形態に係る第２変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第２変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第２変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１５は、本発明の第１の実施の形態に係る第３変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第３変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第３変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１６は、本発明の第１の実施の形態に係る第４変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第４変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第４変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１７は、本発明に第１の実施の形態に係る第５変形例の磁気抵抗素子の一例を示す模式図である。
図１８は、本発明の第１の実施の形態に係る第６変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第６変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第６変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図１９は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図２０は、本発明の第１の実施の形態に係る第８変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第１の実施の形態に係る第８変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第１の実施の形態に係る第７変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
図２１は、本発明の第２の実施の形態に係る磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第２の実施の形態に係る磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第２の実施形態に係る磁気抵抗効果素子の「１」状態を示す模式図である。
図２２は、本発明の第２の実施の形態に係る第１変形例の磁気抵抗素子の磁化の状態を説明するための図である。（ａ）は、本発明の第２の実施の形態に係る第１変形例の磁気抵抗効果素子の「０」状態を示す模式図であり、（ｂ）は、本発明の第２の実施形態に係る第１変形例の磁気抵抗効果素子の「１」状態を示す模式図である。
以下、添付図面を参照して本発明に係る磁気抵抗効果素子１００、及び磁気メモリ３００を実施するための形態に関して説明する。本発明に係る磁気メモリ３００は、アレイ状に配置された複数の磁気メモリセル２００を有しており、各磁気メモリセル２００は、磁気抵抗効果素子１００を有している。
［１．磁気抵抗効果素子の構造］
図１（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の構造の一例を示す模式図である。なお、図に示されているｘ−ｙ−ｚ座標系において、ｚ軸は基板垂直方向であり、ｘ−ｙ軸は基板平面に平行であるものとする。このｘ−ｙ−ｚ座標系の定義は、以下の図においても共通である。
本発明の第１の実施の形態に係る磁気抵抗効果素子１００は、少なくとも磁化自由層１０と、スピン流生成層２０と、トンネルバリア層３０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、を具備する。また、図１（ａ）を参照すると、更に、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）が設けられる例が図示されている。
磁化自由層１０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に強磁性体を有する。図１（ａ）では、磁化自由層１０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、を構成する強磁性体の磁化方向を矢印で示している。また、図１（ｂ）は、磁化自由層１０の構造をｚ軸から見た平面図であり、図１（ａ）と同様に、磁化方向を矢印で示している。
磁化自由層１０は、垂直磁気異方性を有する強磁性体から構成される。垂直磁気異方性は、結晶が有する結晶磁気異方性に由来していてもよいし、界面との相互作用により生ずる界面磁気異方性に由来していてもよい。
また、磁化自由層１０は、図１（ｂ）の平面図で示されているように、第１磁化固定領域１１と、第２磁化固定領域１２と、磁化自由領域１３と、を有している。なお、図１では磁化自由層１０は、ｘ軸方向に延伸して形成され、磁化自由領域１３は第１磁化固定領域１１と第２磁化固定領域１２に挟まれて設けられている。しかしながら、本発明における第１磁化固定領域１１と、第２磁化固定領域１２と、磁化自由領域１３と、の位置関係はこれに限定されるものではない。
本発明の第１の実施の形態においては、第１磁化固定領域１１と、第２磁化固定領域１２とは、ｚ蚰方向に固定された磁化を有しており、かつ、それらは互いに反平行方向に固定されている。図１の例では、第１磁化固定領域１１の磁化は＋ｚ方向に固定されており、第２磁化固定領域１２の磁化は−ｚ方向に固定されている。磁化自由領域１３の磁化は、＋ｚ方向、または、−ｚ方向のいずれかを向くことができる。
磁化自由層１０内の磁化が、図１に示すような磁化配置にあるとき磁化自由層１０内には単一の磁壁が形成される。その磁壁は、磁化自由領域１３の磁化方向に応じて、第１磁化固定領域１１と磁化自由領域１３の境界、あるいは第２磁化固定領域１２と磁化自由領域１３の境界のいずれかに形成される。
スピン流生成層２０は、非磁性の導電体から構成される。スピン流生成層２０は、スピン軌道相互作用の大きな元素から形成されるか、あるいは、スピン起動相互作用の大きな元素を含有していることが望ましい。スピン流生成層２０は、磁化自由層１０に隣接して設けられる。図１の例では、スピン流生成層２０は、磁化自由層１０の−ｚ側の面の全面を覆うように形成されている。しかしながら、より一般的にスピン流生成層２０は、磁化自由層１０のうちの磁化自由領域１３に隣接していればよく、必ずしも片側の一面において全面で隣接している必要はない。
トンネルバリア層３０は、非磁性体から構成される。また、トンネルバリア層３０は、スピン流生成層２０とは反対側の面に磁化自由層１０に隣接して設けられる。好適には、トンネルバリア層３０は、磁化自由層１０の一方の面の全体を覆うようにして形成される。図１の例では、トンネルバリア層３０は、磁化自由層１０の＋ｚ側の面の全面を覆うようにして形成されている。
リファレンス層４０は、トンネルバリア層３０の磁化自由層１０とは反対側の面にトンネルバリア層３０に隣接して設けられる。リファレンス層４０は、垂直磁気異方性を有し、磁化方向の固定された強磁性体を有する。図１（ａ）においては、リファレンス層４０は、強磁性体／非磁性体／強磁性体からなる積層体により構成される例が示されている。また、図１（ａ）の例においては、二つの強磁性体は、その間に挟まれた非磁性体により反強磁性的に結合した例が示されている。また、リファレンス層４０は、ｘ−ｙ平面において、少なくとも磁化自由層１０のうちの磁化自由領域１３にオーバーラップするようにして設けられる。図１（ａ）に示された例では、リファレンス層４０は、磁化自由領域１３の直上に配置され、ｘ−ｙ平面において、磁化自由領域１３に収まるようにして設けられている。但し、実際にはリファレンス層４０は、磁化自由領域１３に対してｘ−ｙ平面において少なくとも一部分でオーバーラップしていればよく、その大きさも磁化自由領域１３よりも大きく形成されても構わない。
本発明の第１の実施の形態においては、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に垂直磁気異方性を有する強磁性体を有する。また、第１漏洩磁場生成層５１は、磁化自由層１０の第１磁化固定領域１１の上部、または下部に設けられる。第２漏洩磁場生成層５２は、磁化自由層１０の第２磁化固定領域１２の上部、または下部に設けられる。
また、第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２との磁化は、互いに反平行方向に固定されている。図１（ａ）の例では、第１漏洩磁場生成層５１の磁化は＋ｚ方向に固定されており、第２漏洩磁場生成層５２の磁化は−ｚ方向に固定されている。
第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２は、それぞれから生ずる漏洩磁場によって磁化自由層１０の第１磁化固定領域１１と、第２磁化固定領域１２の磁化を反平行方向に固定し、かつ第１磁化自由層１０内に形成される磁壁を固定する役割を有する。
また、図１の例では、上記に加えて第１スペーサー層６１と、第２スペーサー層６２とが設けられている。第１スペーサー層６１は、スピン流生成層２０と、第１漏洩磁場生成層５１との間に設けられており、第２スペーサー層６２は、スピン流生成層２０と第２漏洩磁場生成層５２の間に設けられている。スペーサー層（第１スペーサー層６１・第２スペーサー層６２）は導電体から構成される。
また、上記の層の他に、磁気抵抗効果素子１００には外部の配線との接続のために導電体から構成されるコンタクト層が設けられることが好ましいが、図１ではコンタクト層は省略されている。
［２．磁気抵抗効果素子のメモリ状態］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００のメモリ状態に関して図２を参照して説明する。
上述のように、本発明の第１の実施の形態に係る磁気抵抗効果素子１００は、少なくとも磁化自由層１０と、スピン流生成層２０と、トンネルバリア層３０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、を有し、磁化自由層１０は少なくとも一部分に強磁性体を有する。また、磁化自由層１０は、磁化方向が互いに反平行方向に固定された第１磁化固定領域１１と、第２磁化固定領域１２と、磁化方向が可変な磁化自由領域１３と、から構成される。
本発明に係る磁気抵抗効果素子１００においては、この磁化自由層１０の磁化状態が記憶情報に関連付けられる。
図２（ａ）と、図２（ｂ）は、それぞれ本発明に係る磁気抵抗効果素子１００にメモリ情報として「０」が格納された状態と、「１」が格納された状態における磁化構造を示す模式図である。
図２（ａ）に示されている「０」状態においては、磁化自由層１０のうちの磁化自由領域１３の磁化は−ｚ方向を向いている。このとき、第１磁化固定領域１１は＋ｚ方向、第２磁化固定領域１２は−ｚ方向を向いている。この状態では、磁化自由領域１３と第１磁化固定領域１１の境界に磁壁ＤＷ（Ｄｏｍａｉｎ Ｗａｌｌ）が形成される。
一方、図２（ｂ）に示されている「１」状態においては、磁化自由層１０のうちの磁化自由領域１３の磁化は＋ｚ方向を向いている。このとき、磁化は、第１磁化固定領域１１において＋ｚ方向、第２磁化固定領域１２において−ｚ方向を向いているため、磁化自由領域１３と第２磁化固定領域１２の境界に磁壁（ＤＷ）が形成される。
このように、本発明に係る磁気抵抗効果素子１００においては、磁化自由層１０のうちの磁化自由領域１３の磁化方向がメモリ素子として見たときの記憶情報に対応しており、言い換えると、磁壁（ＤＷ）の位置が記憶情報に対応している。なお、本発明に係る磁気抵抗効果素子１００におけるメモリ状態の定義は上述の限りではなく、第１磁化固定領域１１と、第２磁化固定領域１２と、磁化自由領域１３と、の磁化方向とメモリ状態の関連付けには任意性があることは自明である。
また、本発明に係る磁気抵抗効果素子１００においては、磁壁（ＤＷ）の磁化の方向（旋回方向）と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、の磁化の方向に関連性がある。以下、それらについて図３、図４を参照して説明する。
図３は、磁壁（ＤＷ）の旋回方向を示す模式図である。はじめに、図３を用いて磁壁の旋回方向について説明する。
積層方向に非対称性のある極薄の強磁性層においては、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用が働き、強磁性層が垂直磁気異方性を有しており、その中に磁壁が形成される場合には、磁壁の磁化の旋回方向がＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用により規定されることが知られている。具体的には、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の符号によって磁壁（ＤＷ）の旋回方向が変化する（非特許文献４参照）。
図３（ａ）には右旋回型の磁壁が示されている。右旋回型の磁壁（ＤＷ）においては磁壁（ＤＷ）内の磁化は左から右に、↑・→・↓、または、↓・←・↑という順に時計回りに変化している。
一方、図３（ｂ）には、左旋回型の磁壁（ＤＷ）が示されている。左旋回型の磁壁（ＤＷ）においては、磁壁内の磁化は左から右に、↑・←・↓、または、↓・→・↑という順に反時計回りに変化している。
次に図４には、磁化自由層１０が右旋回型の磁壁（ＤＷ）を有する場合の漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の磁化方向との関係が示されている。
図４（ａ）と、図４（ｂ）には、それぞれ「０」状態、「１」状態での漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）と、スピン流生成層２０と、磁化自由層１０とが、示されている。
また、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場Ｈｓｔｒが破線で示されている。図４（ａ）からわかるように、「０」状態においては、＋ｚ方向に固定された磁化を有する第１漏洩磁場生成層５１からの漏洩磁場Ｈｓｔｒは、磁壁（ＤＷ）の位置において＋ｘ方向成分を有している。また図４（ｂ）からわかるように、「１」状態においても、−ｚ方向に固定された磁化を有する第２漏洩磁場生成層５２からの漏洩磁場Ｈｓｔｒは、磁壁（ＤＷ）の位置において＋ｘ方向の成分を有している。これらはいずれも磁壁（ＤＷ）の磁化方向と一致している。
また、図４（ｃ）、図４（ｄ）には、第１漏洩磁場生成層５１の磁化が−ｚ方向に固定され、第２漏洩磁場生成層５２の磁化が＋ｚ方向に固定されていた場合の磁化配置と漏洩磁場の方向が図示されている。この場合には、磁化自由層１０の第１磁化固定領域１１の磁化は−ｚ方向に、第２磁化固定領域１２の磁化は＋ｚ方向に固定される。そして、磁化自由層１０においてＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用により優先的に形成される磁壁（ＤＷ）が右旋回である場合、磁壁（ＤＷ）の磁化は−ｘ方向を向く。この場合も、第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２とから生ずる漏洩磁場Ｈｓｔｒのｘ成分の磁壁（ＤＷ）の位置における方向は、磁壁の磁化の方向と一致している。
このように磁化自由層１０において、優先的に形成される磁壁（ＤＷ）が右旋回性を持つ場合、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、磁化自由層１０の下側に配置することで、磁壁の磁化と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）から生ずる漏洩磁場Ｈｓｔｒの面内成分と、を一致させることができる。なお、磁化自由層１０において形成される磁壁（ＤＷ）が、左旋回性を持つ場合の実施の形態については、第１変形例として後述される。
ここでは、磁化自由層１０内において形成される磁壁（ＤＷ）の旋回性が、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ‐Ｍｏｒｉｙａ相互作用により規定される場合を例にとって説明したが、実際には磁壁（ＤＷ）内の磁化が細線長手方向（±ｘ方向）に固定されるメカニズムはいかようであっても構わない。例えば、本発明は、磁化自由層１０が面内において、一方向異方性を有するように設計していれば、実施が可能である。また、磁化自由層１０のｙ方向の線幅が、磁壁幅と比べて十分に細くなれば、優先的かつ安定的にネール磁壁が形成されるようになり、その場合にも本発明は実施が可能である。すなわち本質的には、磁化自由層１０内において形成される磁壁（ＤＷ）内の磁化が優先的に細線長手方向（±ｘ方向）を向くように設計されていれば、それがどのような効果によるものであったとしても本発明の効果を得ることが可能である。
［３．磁気抵抗効果素子への情報の書き込み方法］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００への情報の書き込み方法に関して、図５を参照して説明する。
前述のように本発明に係る磁気抵抗効果素子１００においては、磁壁の位置が、記憶情報に対応している。本発明に係る磁気抵抗効果素子１００においては、この磁壁を電流により移動させることによって情報の書き込みを行う。磁壁の移動メカニズムは、いかようであっても構わないが、スピンホール効果とＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって磁壁（ＤＷ）が駆動する場合を例にとって説明する。
スピン流生成層２０にｘ方向の電流を導入した場合、スピンホール効果によってｚ方向にスピン流が生じ、＋ｙ方向、または−ｙ方向にスピン偏極した電子が磁化自由層１０に流入することになる。流入したスピン偏極した電子は、磁壁（ＤＷ）の磁化と相互作用をする。
ここで非特許文献４によれば、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって＋ｘ方向、または−ｘ方向に旋回方向が規定された磁壁（ＤＷ）に、＋ｙまたは−ｙ方向の伝導電子が流入した場合、スピン流生成層２０中を流れる電流と同方向または逆方向に磁壁（ＤＷ）が移動する。磁壁（ＤＷ）の移動方向は、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の符号、及びスピンホール効果の符号によって決定される。
以下では、磁壁（ＤＷ）が電流方向に移動する場合を例にとって、「１」書き込み動作、「０」書き込み動作のそれぞれについて説明する。
図５（ａ）と、図５（ｂ）は、それぞれ本発明に係る磁気抵抗効果素子１００における、メモリ情報として「１」を書き込む場合と、「０」を書き込む場合の動作方法を示す模式図である。
図５（ａ）に示されている「１」書き込みの動作においては、スピン流生成層２０内に、「１」書き込み電流Ｉｗ１が＋ｘ方向に流される。このとき、スピン流生成層２０において、ｚ方向にスピン流が生じ、ｙ方向にスピン偏極した電子が、磁化自由層１０に流入する。これによって、磁化自由領域１３と、第１磁化固定領域１１との境界に形成された磁壁（ＤＷ）には、スピントランスファートルクが働く。スピントランスファートルクとは、スピン偏極した電子から、磁壁（ＤＷ）へスピン角運動量が移行する現象である。したがって、スピントランスファートルクを受けた磁壁（ＤＷ）は、磁化自由領域１３内を移動し、結果として磁化自由層１３の磁化方向を変化させる。
図５（ａ）の例で言うと、スピントランスファートルクを受けた磁壁（ＤＷ）の向きは、＋ｙ方向にスピン偏極した電子から、＋ｘ方向に向いている磁壁（ＤＷ）へのトルクで表すことができる。トルクは、２つのベクトルの外積で表すことができるため、スピントランスファートルクを受けた磁壁（ＤＷ）は＋ｚ方向を向く。すると、磁化自由領域１３内では、隣接する磁化は同じ向きを向いたほうが安定するため、スピントランスファートルクを受け＋ｚ方向を向いた磁化と隣接する磁化も＋ｚ方向を向く。そして、磁化自由領域１３と、第２磁化固定領域１２の境界で、磁壁（ＤＷ）が形成される。したがって、磁壁（ＤＷ）は、磁化自由領域１３と第１磁化固定領域１１との境界から、磁化自由領域１３と第２磁化固定領域１２との境界へと移動する。
磁化自由領域１３と、第２磁化固定領域１２との境界で磁壁（ＤＷ）が止まるのは、第２磁化固定領域１２の磁化が、第２漏洩磁場生成層５２からの漏洩磁場によって固定されていることに起因している。これによって実現される磁化状態は、図２（ｂ）で示されている「１」状態に他ならない。かくして「１」書き込み電流Ｉｗ１を磁気抵抗効果素子１００に導入することによって、「０」状態から「１」状態への格納情報の書き換えを行うことができる。
一方、図５（ｂ）に示されている「０」書き込みの動作においては、スピン流生成層２０内に、「０」書き込み電流Ｉｗ０が−ｘ方向に流される。このとき、スピン流生成層２０において、＋ｚ方向にスピン流が生じ、−ｙ方向にスピン偏極した電子が、磁化自由層１０に流入する。これによって磁化自由領域１３と、第２磁化固定領域１２との境界に形成された磁壁（ＤＷ）には、スピントランスファートルクが働く。スピントランスファートルクを受けた後の磁壁（ＤＷ）の向きは、−ｙ方向にスピン偏極した電子から、＋ｘ方向を向いている磁壁（ＤＷ）へのトルクで表すことができる。この場合、スピントランスファートルクを受けた磁壁（ＤＷ）は−ｚ方向を向く。すると、磁化自由領域１３内では、隣接する磁化は同じ向きを向いたほうが安定するため、スピントランスファートルクを受け‐ｚ方向を向いた磁化と隣接する磁化も−ｚ方向を向く。そして、磁化自由領域１３と、第１磁化固定領域１１の境界で、磁壁（ＤＷ）が形成される。したがって、磁壁（ＤＷ）は磁化自由領域１３と第２磁化固定領域１２との境界から、磁化自由領域１３と第１磁化固定領域１１との境界へと移動する。
磁化自由領域１３と第１磁化固定領域１１との境界で磁壁（ＤＷ）が止まるのは、第１漏洩磁場生成層５１からの漏洩磁場によって第１磁化固定領域１１の磁化が固定されていることに起因している。これによって、実現される磁化状態は図２（３）で示されている「０」状態に他ならない。かくして「０」書き込み電流Ｉｗ０を磁気抵抗効果素子１００に導入することによって、「１」状態から「０」状態への格納情報の書き換えを行うことができる。
このように、磁化自由層１０に双方向の書き込み電流を導入することによって、「０」状態と「１」状態の間での格納情報の書き換えが可能である。なお、図５においては、書き込み電流Ｉｗ１、及びＩｗ０は第１漏洩磁場生成層５１と、第１スペーサー層６１と、第２スペーサー層６２と、第２漏洩磁場生成層５２と、を経由するように書かれているが、この書き込み電流の経路はこれに限定されるものではない。書き込み電流は、スピン流生成層２０を通りさえすれば、どのような経路をたどっても構わない。
また、「０」状態において「０」書き込み電流Ｉｗ０が導入された場合、及び「１」状態において「１」書き込み電流Ｉｗ１が導入された場合には、メモリ状態の変化は起こらない。すなわち、本発明に係る磁気抵抗効果素子１００においては、情報のオーバーライトも可能である。
［４．磁気抵抗効果素子からの情報の読み出し方法］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００からの情報の読み出し方法に関して、図６を参照して説明する。
上述のように本発明に係る磁気抵抗効果素子１００においては、磁化自由層１０のうちの磁化自由領域１３の磁化方向が、格納されている記憶情報に対応している。本発明に係る磁気抵抗効果素子１００においては、この磁化自由領域１３と、リファレンス層４０との磁化の相対角によって生ずるトンネル磁気抵抗効果を利用して情報の読み出しを行う。
図６（ａ）と図６（ｂ）は、それぞれ本発明に係る磁気抵抗効果素子１００における、メモリ情報として「０」を読み出す場合と「１」を読み出す場合の動作方法の模式図である。いずれの場合においても読み出し電流ＩＲをリファレンス層４０と、トンネルバリア層３０と、磁化自由層１０とを貫通するように導入する。
ここで、メモリ情報は、電流を導入した際のトンネル磁気抵抗効果によるトンネル磁気抵抗の大きさの大小によって、「０」状態と、「１」状態とが判別される。トンネル磁気抵抗効果は、例えば、強磁性体層１／絶縁層／強磁性体層２で構成される素子に電流を導入した際に、強磁性体層１の磁化と、強磁性体層２の磁化との相対角度によって、電気抵抗が変化する現象である。強磁性体層１と、強磁性体層２との、相対角度が０°の時にトンネル磁気抵抗は最小となり、相対角度が１８０°の時にトンネル磁気抵抗は最大となる。このことは、本発明の係る磁気抵抗効果素子においても同様である。
図６（ａ）に示された「０」を読み出す場合には、リファレンス層４０のうちの非磁性層２０に隣接した強磁性層の磁化方向は−ｚ方向を向いており、また磁化自由層１０のうちの磁化自由領域１３の磁化も−ｚ方向を向いている。この場合の、２つの磁化の相対角度は０°である。したがって、リファレンス層４０と、トンネルバリア層３０と、磁化自由層１０と、を貫通する方向に電流を導入すると、トンネル磁気抵抗効果によって低抵抗状態が観測される。
一方で、図６（ｂ）に示された「１」を読み出す場合には、リファレンス層４０のうちのトンネルバリア層３０に隣接した強磁性層の磁化は−ｚ方向を向いており、また磁化自由層１０のうちの磁化自由領域１３の磁化は＋ｚ方向を向いている。この場合の、２つの磁化の相対角度は１８０°である。したがって、リファレンス層４０と、トンネルバリア層３０と、磁化自由層１０と、を貫通する方向に電流を導入すると、トンネル磁気抵抗効果によって高抵抗状態が観測される。
このように、磁化自由領域１３の磁化と、リファレンス層４０の磁化との相対角によって当該磁気抵抗効果素子１００における抵抗が変化するので、この抵抗の差を利用することで磁気抵抗効果素子１００からの情報の読み出しを行うことができる。
なお、図４では、読み出し電流ＩＲは、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）と、スピン流生成層２０と、磁化自由層１０と、トンネルバリア層３０と、リファレンス層４０という経路で導入されているが、上述の説明からわかるように読み出し電流ＩＲの経路はこれに限定されるものではない。すなわち、リファレンス層４０と、トンネルバリア層３０と、磁化自由層１０のうちの磁化自由領域１３と、を貫通する方向に電流が流れさえすれば、それ以外の経路がいかようであっても構わないことは自明である。
［５．磁気メモリの回路構成］
次に、本発明の第１の実施の形態に係る磁気メモリ３００の回路構成と回路動作方法に関して、図７、図８を参照して説明する。なお、ここで説明される回路構成は、本発明に係る磁気抵抗効果素子１００を用いて磁気メモリ３００を形成する上での一例であり、他の回路構成を用いても本発明と同等の効果を有する磁気メモリを提供することができる。
前述のように本発明に係る磁気メモリ３００は、アレイ状に配置された複数の磁気メモリセル２００を有しており、各磁気メモリセル２００は磁気抵抗効果素子１００を有している。
図７は、本発明に係る磁気メモリ３００を構成する一つの磁気メモリセル２００の回路構成の一例を示す模式図である。この磁気メモリセル２００では、磁気抵抗効果素子１００は第１ビット線１０２ａと、第２ビット線１０２ｂと、ワード線１０３と、グラウンド線１０４とに接続されている。リファレンス層４０に繋がる端子は、グラウンド線１０４に接続されている。
第１磁化固定領域１１は、第１スペーサー層６１と、第１漏洩磁場生成層５１と、を経由して、第１セルトランジスタ１０１ａのソース／ドレインに接続されている。
第２磁化固定領域１２は、第２スペーサー層６２と、第２漏洩磁場生成層５２と、を経由して、第２セルトランジスタ１０１ｂのソース／ドレインに接続されている。
第１セルトランジスタ１０１ａと、第２セルトランジスタ１０１ｂとのゲート電極は、ワード線１０３に接続されている。
また、第１セルトランジスタ１０１ａと、第２セルトランジスタ１０１ｂとのソース／ドレインのうちの磁気抵抗効果素子１００に接続される側とは反対側の端子は、それぞれ第１ビット線１０２ａと、第２ビット線１０２ｂへと接続されている。
情報を書き込む際には、ワード線１０３はＨｉｇｈレベルに設定され、これによって第１セルトランジスタ１０１ａ、第２セルトランジスタ１０１ｂはＯＮ状態になる。そして、第１ビット線１０２ａと、第２ビット線１０２ｂと、のいずれかをＨｉｇｈに設定することによって磁気抵抗効果素子１００への情報の書き込みが可能となる。
情報を読み出す際には、ワード線１０３はＨｉｇｈレベルに設定され、これによって第１セルトランジスタ１０１ａと、第２セルトランジスタ１０１ｂはＯＮ状態になる。そして、第１ビット線１０２ａと、第２ビット線１０２ｂの両方をＨｉｇｈに設定する、あるいは、一方をＨｉｇｈに、他方をＯｐｅｎに設定することによって、磁気抵抗効果素子１００からの情報の読み出しが可能となる。
図８は、本発明に係る磁気メモリ３００の構成を表した回路ブロックの一例を示す模式図である。磁気メモリ３００は、メモリセルアレイ１１０と、Ｘドライバ１２０と、Ｙドライバ１３０と、コントローラ１４０とを備えている。
メモリセルアレイ１１０は、アレイ状に配置された複数の磁気メモリセル２００を有している。
各磁気メモリセル２００は、第１ビット線１０２ａと、第２ビット線１０２ｂと、ワード線１０３と、グランド線１０４とに接続されている。
Ｘドライバ１２０は、複数のワード線１０３に接続されており、それら複数のワード線１０３のうちの、アクセス対象の磁気メモリセル２００に繋がるワード線１０３を駆動する。
Ｙドライバ１３０は、複数の第１ビット線１０２ａと、複数の第２ビット線１０２ｂとに接続されており、それら複数の第１ビット線１０２ａと、複数の第２ビット線１０２ｂとを所望のデータ書き込み、読み出し状態に設定する。
コントローラ１４０は、データ書き込み、あるいはデータ読み出しに応じて、Ｘドライバ１２０とＹドライバ１３０のそれぞれを制御する。なお、磁気抵抗効果素子１００のリファレンス層３０へと接続されるグラウンド線１０４は、Ｘドライバ１２０へと接続されているが、これは、Ｙドライバ１３０に接続される読み出しビット線によって代用することも可能である。
［６．材料と膜厚］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００に用いることのできる材料とその好適な膜厚範囲について説明する。
磁化自由層１０の材料は、Ｆｅ，Ｃｏ，Ｎｉなどの３ｄ強磁性遷移金属元素を少なくとも一つ含むことが望ましい（但し、３ｄ強磁性遷移金属元素を含まないが、Ｍｎ−Ａｌ、Ｍｎ−Ｇａなども磁化自由層１０の材料として適している）。また、前述の通り磁化自由層１０は垂直磁気異方性を有する。この垂直磁気異方性は、結晶磁気異方性に由来してもよいし、界面磁気異方性に由来してよい。結晶磁気異方性を利用する場合、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｎｉ、Ｓｍ−Ｃｏ、Ｃｏ−Ｃｒ−Ｐｔなどの合金材料、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕなどの交互積層膜などを用いることができる。
一方、界面磁気異方性を利用する場合、Ｆｅ、Ｃｏ、Ｎｉを含む様々な材料を用いることができる。具体的には、Ｆｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｎｉ、Ｃｏ−Ｎｉなどが例示される。またこれらにはＢ、Ｃ、Ｎ、Ｏ、Ｆ、Ｓｉ、Ａｌ、Ｐ、Ｓなどの元素を添加してもよい。例えば、Ｃｏ−Ｆｅ−Ｂなどが例示される。
磁化自由層１０の膜厚は、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の影響を大きくし、かつ磁壁を少ない電流で効率的に動かすためには薄い方が好ましい。低膜厚側の下限は一原子層であるので、約０．２ｎｍである。膜厚の上限には任意性があるが、５ｎｍ以下、より好適には２ｎｍ以下が好ましい。特に界面磁気異方性を利用する場合には、界面磁気異方性の大きさと飽和磁化の兼ね合いで膜厚の上限が設定される。
スピン流生成層２０は、非磁性の導電体から構成される。好適にはスピン起動相互作用の大きい元素から構成されるか、あるいは、スピン起動相互作用の大きい元素を含有する材料から構成される。具体的には、Ｗ、Ｔａ、Ｈｆ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｂｉなどが例示される。また、これらの元素に別の元素を添加して、スピンホール効果や、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の大きさや符号を制御することができる。このために添加する元素としては、Ｂ、Ｏ、Ｎ、Ｃ、Ａｌ、Ｓｉ、Ｐなどが挙げられる。また、Ｃｕ、Ａｌなどの軽元素を母相としてこれらの重元素をドープしてもよい。
スピン流生成層２０の膜厚の下限は、スピンホール効果が発現する膜厚の下限として設定される。一般的には、スピンホール効果が発現する膜厚の下限は、２原子層程度となるので、０．２ｎｍ程度となる。
スピン流生成層２０の膜厚の上限は、材料のスピン拡散長が目安となる。これは材料によって大きく異なるが、Ｔａ、Ｗ、Ｐｔなどの重元素の場合には数ｎｍ程度である。一方で、Ｃｕなどでは数１００ｎｍである。ただし、あまり厚すぎると書き込み電流が増大してしまうので、膜厚は書き込み電流との兼ね合いで設計することが好ましい。好適にはスピン流生成層２０の膜厚上限は１０ｎｍ、より好適には５ｎｍである。
トンネルバリア層３０は、Ｎ、Ｏ、Ｃのうちのいずれか一つを含んだ絶縁体で構成される。具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ｓｉ−Ｏ、Ｓｉ−Ｎ、Ｓｉ−Ｃ−Ｎ、Ｍｇ−Ｎ、Ａｌ−Ｎ、Ｚｎ−Ｏ、Ｚｎ−Ｎなどが例示される。トンネルバリア層３０の膜厚は所望の読み出し特性が得られるように設計される。具体的には０．５ｎｍから２ｎｍ程度の膜厚を用いることができる。
リファレンス層４０には、垂直磁気異方性を有する様々な強磁性体を用いることができる。従ってＦｅ、Ｃｏ、Ｎｉのうちのいずれかの元素を含むことが望ましい（但し、強磁性体を含まないが、Ｍｎ−Ａｌ、Ｍｎ−Ｇａなどはリファレンス層４０として用いることができる。）。具体的に用いることのできる材料は磁化自由層１０の場合と重複するので省略する。
また、リファレンス層４０は、異なる強磁性層と非磁性層の積層体となっていてもよい。前述の通り、これまで図示された例ではリファレンス層４０は、強磁性体／非磁性体／強磁性体が積層された構造を有しており、二つの強磁性層の磁化は反平行方向に固定されている。また、リファレンス層４０のうちのトンネルバリア層３０に隣接する層には、高いトンネル磁気抵抗効果比が得られるように高いスピン偏極率を有する材料、あるいはトンネルバリア層３０との組み合わせにより高いトンネル磁気抵抗効果比が得られるような材料を用いることが望ましい。以上を踏まえると、リファレンス層４０に用いる積層構造としては、トンネルバリア層３０側から順にＣｏ−Ｆｅ−Ｂ／［Ｃｏ／Ｐｔ］積層膜／Ｒｕ／［Ｃｏ／Ｐｔ］積層膜などが例示される。
また、リファレンス層４０の膜厚は任意に設計される。但し、リファレンス層４０から生ずる漏洩磁場は磁化自由層１０の高さにおいて小さいことが望ましい。従って、リファレンス層４０の積層構造は磁化自由層１０の高さにおいて漏洩磁場が小さくなるように設計されることが望ましい。
本発明の第１の実施の形態においては、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）には、垂直磁気異方性を有する様々な強磁性体を用いることができる。従ってＦｅ、Ｃｏ、Ｎｉのうちのいずれかの元素を含むことが望ましい（但し、強磁性体を含まないが、Ｍｎ−Ａｌ、Ｍｎ−Ｇａなどは漏洩磁場生成層として用いることができる。）。具体的に用いることの材料は磁化自由層１０の場合と重複するので省略する。また、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、大きな漏洩磁場を発生させるために飽和磁化の大きな材料を用いることが好ましい。具体的には、Ｆｅ−Ｐｔ、Ｃｏ／Ｐｔ、Ｃｏ−Ｆｅ／Ｐｔなどが例示される。
漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の膜厚は、任意に設計することができる。例えば、漏洩磁場生成層の膜厚は１ｎｍ以上、３０ｎｍ以下の範囲に設定される。なお、漏洩磁場生成層は、第１漏洩磁場生成層５１と第２漏洩磁場生成層５２で、磁化を反平行方向に向ける必要があるので、第１磁場生成層５１と第２漏洩磁場生成層５２の磁気特性を異ならしめることが望ましい。これは材料、膜構成、膜厚、製造方法などを変えることで実現することができる。
スペーサー層（第１スペーサー層６１・第２スペーサー層６２）は、導電性のあるあらゆる材料を用いることができる。具体的には、Ｔａ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｖ、Ｃｒ、Ａｌなどが例示される。
また、スペーサー層の膜厚は、磁化自由層１０の位置における漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場の大きさが、最適になるように設計される。スペーサー層の好適な膜厚範囲については後述される。
［７．原理］
次に本発明に係る磁気抵抗効果素子１００の原理について、図９乃至図１２に示された計算結果を参照しながら説明する。
本発明者らは、磁化自由層１０内において、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって旋回方向の規定された磁壁（ＤＷ）、即ち、隣接するスピン流生成層２０からのスピン流によって駆動される際の磁壁（ＤＷ）のダイナミクスを、集団座標を用いたＬａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ方程式によって数値的に計算した（非特許文献４参照）。また、磁壁（ＤＷ）の状態を記述する集団座標としては磁壁（ＤＷ）の位置を表すｑと、磁壁（ＤＷ）の磁化の角度を表すφを用いた。ここでφは細線長手方向を向いた場合を０とした。
Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって旋回方向の規定された磁壁（ＤＷ）が、隣接するスピン流生成層２０からのスピン流によって駆動される際、細線に一切の磁壁（ＤＷ）を拘束する機構が存在しない場合には、磁壁（ＤＷ）を駆動するためのしきい電流は存在しない。そこで、本発明者らは２つの磁壁（ＤＷ）の拘束機構を計算に取り入れた。それらが図９に示されている。１つ目は図９（ａ）に示されているような（細線の長手方向）に局所的なｘ方向磁場が存在する場合である。局所的なｘ方向磁場の形状としては二次関数を仮定した。具体的には−ｑｘ０から＋ｑｘ０の範囲内において、ｘ方向磁場は以下の式１で与えられる。
ここで、ｑは磁壁（ＤＷ）のｘ方向の位置を表し、−ｑｘ０から＋ｑｘ０の外側では、Ｈｘ（ｑ）＝０となるような関数を仮定した。
２つ目は磁壁（ＤＷ）の感じる単位面積当たりのエネルギーεが二次関数で与えられる場合であり、具体的には、−ｑ０から＋ｑ０の範囲内においては、以下の式２で与えられる。
−ｑ０から＋ｑ０の外側ではε（ｑ）＝ＭＨｃ０ｑ０となるような関数を仮定した。
図１０には、上述の２つの磁壁（ＤＷ）の拘束機構のうちの前者のみがある場合の、集団座標ｑとφの時間発展の計算結果が示されている。破線、実線、点線はそれぞれμ０Ｈｘ０が、−１００ｍＴ、０ｍＴ、１００ｍＴの場合の計算結果を表している。図１０からわかるようにいずれの場合も磁壁（ＤＷ）内磁化角度φの時間発展はＨｘ０に依存して大きく変化しているが、磁壁（ＤＷ）位置ｑの時間発展にはほとんど影響を及ぼしていないことが分かる。印加する電流密度を変えて計算を行ったところ、ｘ方向の局所的な漏洩磁場によって拘束された磁壁（ＤＷ）を電流で駆動する場合のしきい電流は存在しないことが分かった。
図１１には、上述の２つの磁壁（ＤＷ）の拘束機構の両方がある場合に磁壁（ＤＷ）が拘束位置から脱出するのに必要なしきい電流密度のＨｘ０依存性、Ｈｃ０依存性が示されている。図１１は、図１０とは異なり有限なしきい電流密度ｊｃが存在している。ここで注目すべきは、しきい電流密度ｊｃはＨｘ０とＨｃ０に対して依存性が異なる点である。すなわち、Ｈｘ０には一切依存していないのに対して、Ｈｃ０には線形に依存していることがわかる。
一方で、系のエネルギーをもとにした解析計算からは、Ｈｘ０と、Ｈｃ０はいずれも磁場で磁壁（ＤＷ）を拘束位置から脱出させる場合に必要なしきい磁場に対しては、線形の依存関係があることがわかった。すなわち、しきい磁場はＨｘ０に対して線形な依存関係があるのに対して、しきい電流密度ｊｃはＨｘ０には依存しないということである。これは、Ｈｘ０を大きくすることで熱安定性はいくらでも大きくでき、一方で、しきい電流密度は増大しないことを意味している。これは磁気メモリの熱安定性と低電流特性を両立する上で非常に重要な特性である。
本発明においては、情報保持状態においては、このｘ方向の局所的な漏洩磁場を用いて磁壁（ＤＷ）を拘束し、この磁壁（ＤＷ）を小さな電流によって駆動することが一番のポイントである。言い換えると、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）から生成される漏洩磁場は、磁化自由層１０の位置において、ｘ成分はなるべく大きく、一方で、ｚ成分（漏洩磁場のｚ成分は上述のＨｃ０と同様に振る舞う）は十分に小さいことが望ましい。
図１２には、本発明者らが行った漏洩磁場生成層からの漏洩磁場の計算結果が示されている。漏洩磁場生成層としてはｘ方向、およびｙ方向の長さが１００ｎｍでｚ方向の膜厚が１０ｎｍの直方体を考え、飽和磁化は１０００ｅｍｕ／ｃｃを仮定した。
この磁性体の上面からｈの高さにおいて形成される漏洩磁場のｘ成分と、ｚ成分を横軸として計算した結果がグラフに示されている。漏洩磁場生成層のエッジ部分において、大きな漏洩磁場がｘ方向と、ｚ方向との両方に出ていることが分かる。ここでｚ方向の漏洩磁場Ｈｚの拡大図に着目すると、エッジ部分におけるμ０Ｈｚは、漏洩磁場生成層からの高さｈが離れると急激に小さくなっていることが分かる。特に漏洩磁場生成からの高さｈが１０ｎｍ以上ではμ０Ｈｚは２０ｍＴ以下、さらに漏洩磁場生成からの高さｈが１５ｎｍ以上ではμ０Ｈｚは１０ｍＴ以下となっており、これはしきい電流密度ｊｃに及ぼす影響としては問題のないレベルと考えられる。このことから、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、磁化自由層１０の高さ方向との間隔は、１０ｎｍ以上、より好適には１５ｎｍ以上離すことが望ましいと言える。従ってスペーサー層（第１スペーサー層６１、第２スペーサー層６２）とスピン流生成層２０の合計膜厚は１０ｎｍ以上、より好適には１５ｎｍ以上とすることが望ましい。
［８．第１変形例］
図１３（ａ）乃至図１３（ｄ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第１変形例の構造を模式的に示した断面図である。第１変形例は、磁化自由層１０内に形成される磁壁（ＤＷ）が左旋回性を持つ場合の実施の形態である。
磁化自由層１０内に形成される磁壁（ＤＷ）が左旋回性を持つ場合、図１３（ａ）と、図１３（ｂ）に示しているように、第１磁化固定領域が＋ｚ方向、第２磁化固定領域が−ｚ方向に固定された磁化を有する場合、磁壁（ＤＷ）の磁化は−ｘ方向を向く。この場合には、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）を磁化自由層１０に対して上側（＋ｚ側）に配置することによって、漏洩磁場によって磁壁（ＤＷ）を拘束することができる。なお、図１３（ａ）は「０」状態、図１３（ｂ）は「１」状態での磁化配置を示している。図からわかるように、磁壁（ＤＷ）の位置においては漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場は−ｘ方向成分を持つことが分かる。
図１３（ｃ）と、図１３（ｄ）は、第１磁化固定領域が＋ｚ方向、第２磁化固定領域が−ｚ方向に固定された磁化を有する場合の「０」状態、「１」状態での磁化配置が示されている。この場合は、磁壁（ＤＷ）の位置において漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場は＋ｘ方向成分を持っており、やはり磁壁（ＤＷ）の磁化方向と一致していることが分かる。
なお、図１３に示された例では漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、磁化自由層１０から電気的に分離して設けられているが、このように電気的に接続されていなくても漏洩磁場が印加される範囲であればどのように配置しても構わない。
なお、図１２を用いて漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の上面と磁化自由層１０の中心高さの間の距離は１０ｎｍ以上、より好適には１５ｎｍ以上であることが望ましいことを述べたが、図１３に示されたような漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）が磁化自由層１０の上側に配置される場合には、この距離は磁化自由層１０の中心高さと漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の下面の距離として規定されることは明らかである。
［９．第２変形例］
図１４（ａ）と、図１４（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第２変形例の構造を模式的に示した断面図である。
図１４（ａ）は「０」状態、図１４（ｂ）は「１」状態に対応する。第２変形例においては、漏洩磁場生成層として第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２と、第３漏洩磁場生成層５３と、第４漏洩磁場生成層５４と、が設けられている。
第１漏洩磁場生成層５１と第２漏洩磁場生成層５２とは、磁化自由層１０に対して下側（−ｚ側）に、第３漏洩磁場生成層５３と第４漏洩磁場生成層５４とは、磁化自由層１０に対して上側（＋ｚ側）に設けられている。
第２変形例においては、例えば、第１磁化固定領域１１の下側に第１漏洩磁場生成層５１が設けられ、上側に第３漏洩磁場生成層５３が設けられている。これによって、磁壁（ＤＷ）の位置におけるｚ方向の漏洩磁場の大きさを小さくし、同時にｘ方向の漏洩磁場を大きくすることができる。図１１において、ｚ方向の漏洩磁場は、磁壁（ＤＷ）の電流での駆動に必要なしきい電流密度を増大させるのに対して、ｘ方向の漏洩磁場は、影響を及ぼさないという実験結果が示された。しかしながら、第２変形例を用いることによって、ｘ方向の漏洩磁場の増加によって素子の熱安定性を増大させると同時に、ｚ方向の漏洩磁場の減少によって書き込み電流を低減することができる。
［１０．第３変形例］
図１５（ａ）、図１５（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第３変形例の構造を模式的に示した断面図である。
図１５（ａ）は「０」状態、図１５（ｂ）は「１」状態に対応する。第３変形例においては、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、が同一レイヤーに同一材料にて形成される。リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）とを同一レイヤーに形成することによって、漏洩磁場生成層を形成するための成膜プロセスが不要となるため、工程数を低減することが可能となる。なお、図１５では第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２のそれぞれで上面の高さが変わっており、これによって磁気特性を異ならしめている例が示されている。
［１１．第４変形例］
図１６（ａ）と、図１６（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第４変形例の構造を模式的に示した断面図である。
図１６（ａ）は「０」状態、図１６（ｂ）は「１」状態に対応する。第４変形例は、第２変形例と、第３変形例との両方の技術思想を合わせた変形例である。磁化自由層１０の下側（−ｚ側）には第１漏洩磁場生成層５１、第２漏洩磁場生成層５２が形成され、上側（＋ｚ側）にはリファレンス層４０と同一レイヤーに同一材料にて第３漏洩磁場生成層５３、第４漏洩磁場生成層５４が形成されている。
［１２．第５変形例］
図１７は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第５変形例の構造を模式的に示した斜視図である。
第５変形例においては、基板側から順にリファレンス層４０と、トンネルバリア層３０と、磁化自由層１０と、スピン流生成層２０との順に積層されている。またリファレンス層４０は磁化自由層１０と同形状に加工されている。図１７に示されているように、本発明に係る磁気抵抗効果素子１００においては、リファレンス層４０、トンネルバリア層３０、磁化自由層１０、スピン流生成層２０の積層順には任意性があり、また、リファレンス層４０の大きさにも任意性がある。
［１３．第６変形例］
図１８（ａ）と、図１８（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第６変形例の構造を模式的に示した断面図である。
図１８（ａ）は「０」状態、図１８（ｂ）は「１」状態に対応する。第６変形例においては、面内磁気異方性を有する面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）が設けられる。
面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）は、磁壁（ＤＷ）の位置における±ｘ方向の漏洩磁場を大きくするように設けられる。図１８では、第１磁化固定領域１１と、第１漏洩磁場生成層５１の磁化は上向き（＋ｚ方向）、第２磁化固定領域１２と、第２漏洩磁場生成層５２の磁化は下向き（−ｚ方向）に固定されている。また、磁壁（ＤＷ）は右旋回性の場合が示されている。
このときの第１面内磁化漏洩磁場生成層７１と、第２面内磁化漏洩磁場生成層７２の磁化の向きは、図１８では−ｘ方向に固定されている。しかし、実際には第１面内磁化漏洩磁場生成層７１と、第２面内磁化漏洩磁場生成層７２が設けられる位置に応じて＋ｘ方向に磁化を固定した方が、磁壁（ＤＷ）の位置におけるｘ方向の漏洩磁場の大きさを大きくできる場合もある。これらは製造者において適宜設計されうる。
また、図１８では面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）は、スピン流生成層２０と、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）との間に形成されているが、実際には面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）の設けられる位置はこれに限定されるものではない。例えば、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）とスペーサー層（第１スペーサー層６１・第２スペーサー層６２）の間であってもよいし、漏洩磁場生成層（第１漏洩磁場生成層５１、第２漏洩磁場生成層５２）の下側であってもよいし、或いは磁化自由層１０の上側であってもよい。
［１４．第７変形例］
図１９（ａ）と、図１９（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第７変形例の構造を模式的に示した断面図である。
図１９（ａ）は「０」状態、図１９（ｂ）は「１」状態に対応する。第７変形例においては、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）がテーパーを有するように形成されている。図１９に示されているように漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）をテーパーを有するように形成することによって、磁壁（ＤＷ）の位置におけるｘ方向と、ｚ方向の漏洩磁場の大きさを調整することが可能である。なお、図１９では漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、上底よりも下底の長い台形状の形状に加工された例が示されているが、実際には上底よりも下底が短い台形状に加工されていても構わない。また、本変形例は、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）が磁化自由層１０の上側に配置される場合においても用いることができる。
テーパーを有するように漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）を加工する方法としては、ハードマスクの形状、エッチングガス、エッチング条件などの調整が挙げられる。
［１５．第８変形例］
図２０（ａ）と、図２０（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第８変形例の構造を模式的に示した断面図である。
第８変形例においては、リファレンス層４０と磁化自由層１０が同一の形状で形成されている。一般にはリファレンス層４０は磁化自由層１０内の磁化自由領域１３とｘ−ｙ平面においてオーバーラップしていればよく、その形状はいかようであっても構わない。またリファレンス層４０も漏洩磁場を生成し、その磁場は磁化自由層１０にも印加されるが、第８変形例のように磁化自由領域１３よりも大きな面積でリファレンス層４０を形成することで磁化自由領域１３に印加される漏洩磁場の大きさを低減することができる。
［１６．第２の実施の形態］
次に本発明の第２の実施の形態に関わる磁気抵抗効果素子１００の構造と動作方法を説明する。第１の実施の形態において、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に垂直磁気異方性を有する強磁性体を有することを述べた。それに対して、第２の実施の形態においては漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に面内磁気異方性を有する強磁性体を有することを特徴とする。
図２１（ａ）と図２１（ｂ）は、それぞれ本発明の第２の実施の形態に係る磁気抵抗効果素子１００にメモリ情報として「０」が格納された状態と、「１」が格納された状態における磁化構造を示す模式図である。
図２１に示された例では、第１漏洩磁場生成層５１と第２漏洩磁場生成層５２は面内方向に固定された磁化を有しており、それらは−ｘ方向を向いている。この場合には、第１漏洩磁場生成層５１の上に形成される第１磁化固定領域１１と、第２漏洩磁場生成層５２の上に形成される第２磁化固定領域１２においては＋ｘ方向の漏洩磁場が印加され、結果として第１磁化固定領域１１と第２磁化固定領域１２の磁化は＋ｘ方向に固定される。
そして第１の実施の形態においては、磁化自由層１０内には１８０度磁壁が形成されていたのに対して、第２の実施の形態においては、９０度磁壁が形成される。形成される磁壁が９０度磁壁であっても、その磁壁が磁化自由層１０内の長手方向に磁化成分を有していれば（図２１の例では＋ｘ方向）、第１の実施の形態で述べたスピンホール効果によってこの磁壁を電流または電子の方向に駆動することができ、その移動方向はスピンホール角の符号によって決定される。
第２の実施の形態における情報の書き込み方法、読み出し方法、及び回路構成などに関しては第１の実施の形態と同様であるので説明を省略する。
また第２の実施の形態の場合にはＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用が働かなくても漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）から面内方向に磁場が印加されるので、スピンホール効果によって磁壁を移動させることができる。また第２の実施の形態においては、第１漏洩磁場生成層５１と第２漏洩磁場生成層５２は平行方向に磁化が固定されていてもよい。これは製造容易性の観点で第１の実施の形態よりも好ましい。
第２の実施の形態において各層に用いることのできる材料は、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）以外は第１の実施の形態と同様であるので説明を省略する。漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）には面内磁気異方性を有する強磁性体を用いることができる。具体的には、Ｆｅ、Ｃｏ、Ｎｉ、Ｆｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｎｉなどが例示される。また保磁力を高めるために他の元素を添加してもよい。さらには、磁化の固定をより安定化させるために、反強磁性体を隣接させてもよい。用いる反強磁性体としては、Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎなどが例示される。
図２２（ａ）と図７２（ｂ）は、それぞれ本発明の第２の実施の形態に係る磁気抵抗効果素子１００の第１の変形例の構造を模式的に示している。図２２（ａ）と図２２（ｂ）はそれぞれメモリ情報として「０」が格納された状態と、「１」が格納された状態における磁化構造の模式図である。
本変形例においては、漏洩磁場生成層（第３漏洩磁場生成層５３・第４漏洩磁場生成層５４）は磁化自由層１０に対して電気的には分離して設けられている。漏洩磁場生成層（第３漏洩磁場生成層５３・第４漏洩磁場生成層５４）が磁化自由層１０に対して電気的に分離して設けられた場合でも、磁化自由層１０に対して十分な大きさの漏洩磁場が印加されさえすれば、漏洩磁場生成層（第３漏洩磁場生成層５３・第４漏洩磁場生成層５４）の位置はいかようであっても構わない。また本変形例の場合、スピン流生成層２０に対して書き込み電流を導入するための層として第１プラグ層８１と第２プラグ層８２がそれぞれその両端部に隣接して設けられている。第１プラグ層８１と第２プラグ層８２は書き込み用のセルトランジスタに電気的に接続される。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更されうることは明らかである。
［１．磁気抵抗効果素子の構造］
図１（ａ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の構造の一例を示す模式図である。なお、図に示されているｘ−ｙ−ｚ座標系において、ｚ軸は基板垂直方向であり、ｘ−ｙ軸は基板平面に平行であるものとする。このｘ−ｙ−ｚ座標系の定義は、以下の図においても共通である。
本発明の第１の実施の形態に係る磁気抵抗効果素子１００は、少なくとも磁化自由層１０と、スピン流生成層２０と、トンネルバリア層３０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、を具備する。また、図１（ａ）を参照すると、更に、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）が設けられる例が図示されている。
磁化自由層１０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に強磁性体を有する。図１（ａ）では、磁化自由層１０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、を構成する強磁性体の磁化方向を矢印で示している。また、図１（ｂ）は、磁化自由層１０の構造をｚ軸から見た平面図であり、図１（ａ）と同様に、磁化方向を矢印で示している。
磁化自由層１０は、垂直磁気異方性を有する強磁性体から構成される。垂直磁気異方性は、結晶が有する結晶磁気異方性に由来していてもよいし、界面との相互作用により生ずる界面磁気異方性に由来していてもよい。
また、磁化自由層１０は、図１（ｂ）の平面図で示されているように、第１磁化固定領域１１と、第２磁化固定領域１２と、磁化自由領域１３と、を有している。なお、図１では磁化自由層１０は、ｘ軸方向に延伸して形成され、磁化自由領域１３は第１磁化固定領域１１と第２磁化固定領域１２に挟まれて設けられている。しかしながら、本発明における第１磁化固定領域１１と、第２磁化固定領域１２と、磁化自由領域１３と、の位置関係はこれに限定されるものではない。
本発明の第１の実施の形態においては、第１磁化固定領域１１と、第２磁化固定領域１２とは、ｚ蚰方向に固定された磁化を有しており、かつ、それらは互いに反平行方向に固定されている。図１の例では、第１磁化固定領域１１の磁化は＋ｚ方向に固定されており、第２磁化固定領域１２の磁化は−ｚ方向に固定されている。磁化自由領域１３の磁化は、＋ｚ方向、または、−ｚ方向のいずれかを向くことができる。
磁化自由層１０内の磁化が、図１に示すような磁化配置にあるとき磁化自由層１０内には単一の磁壁が形成される。その磁壁は、磁化自由領域１３の磁化方向に応じて、第１磁化固定領域１１と磁化自由領域１３の境界、あるいは第２磁化固定領域１２と磁化自由領域１３の境界のいずれかに形成される。
スピン流生成層２０は、非磁性の導電体から構成される。スピン流生成層２０は、スピン軌道相互作用の大きな元素から形成されるか、あるいは、スピン起動相互作用の大きな元素を含有していることが望ましい。スピン流生成層２０は、磁化自由層１０に隣接して設けられる。図１の例では、スピン流生成層２０は、磁化自由層１０の−ｚ側の面の全面を覆うように形成されている。しかしながら、より一般的にスピン流生成層２０は、磁化自由層１０のうちの磁化自由領域１３に隣接していればよく、必ずしも片側の一面において全面で隣接している必要はない。
トンネルバリア層３０は、非磁性体から構成される。また、トンネルバリア層３０は、スピン流生成層２０とは反対側の面に磁化自由層１０に隣接して設けられる。好適には、トンネルバリア層３０は、磁化自由層１０の一方の面の全体を覆うようにして形成される。図１の例では、トンネルバリア層３０は、磁化自由層１０の＋ｚ側の面の全面を覆うようにして形成されている。
リファレンス層４０は、トンネルバリア層３０の磁化自由層１０とは反対側の面にトンネルバリア層３０に隣接して設けられる。リファレンス層４０は、垂直磁気異方性を有し、磁化方向の固定された強磁性体を有する。図１（ａ）においては、リファレンス層４０は、強磁性体／非磁性体／強磁性体からなる積層体により構成される例が示されている。また、図１（ａ）の例においては、二つの強磁性体は、その間に挟まれた非磁性体により反強磁性的に結合した例が示されている。また、リファレンス層４０は、ｘ−ｙ平面において、少なくとも磁化自由層１０のうちの磁化自由領域１３にオーバーラップするようにして設けられる。図１（ａ）に示された例では、リファレンス層４０は、磁化自由領域１３の直上に配置され、ｘ−ｙ平面において、磁化自由領域１３に収まるようにして設けられている。但し、実際にはリファレンス層４０は、磁化自由領域１３に対してｘ−ｙ平面において少なくとも一部分でオーバーラップしていればよく、その大きさも磁化自由領域１３よりも大きく形成されても構わない。
本発明の第１の実施の形態においては、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に垂直磁気異方性を有する強磁性体を有する。また、第１漏洩磁場生成層５１は、磁化自由層１０の第１磁化固定領域１１の上部、または下部に設けられる。第２漏洩磁場生成層５２は、磁化自由層１０の第２磁化固定領域１２の上部、または下部に設けられる。
また、第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２との磁化は、互いに反平行方向に固定されている。図１（ａ）の例では、第１漏洩磁場生成層５１の磁化は＋ｚ方向に固定されており、第２漏洩磁場生成層５２の磁化は−ｚ方向に固定されている。
第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２は、それぞれから生ずる漏洩磁場によって磁化自由層１０の第１磁化固定領域１１と、第２磁化固定領域１２の磁化を反平行方向に固定し、かつ第１磁化自由層１０内に形成される磁壁を固定する役割を有する。
また、図１の例では、上記に加えて第１スペーサー層６１と、第２スペーサー層６２とが設けられている。第１スペーサー層６１は、スピン流生成層２０と、第１漏洩磁場生成層５１との間に設けられており、第２スペーサー層６２は、スピン流生成層２０と第２漏洩磁場生成層５２の間に設けられている。スペーサー層（第１スペーサー層６１・第２スペーサー層６２）は導電体から構成される。
また、上記の層の他に、磁気抵抗効果素子１００には外部の配線との接続のために導電体から構成されるコンタクト層が設けられることが好ましいが、図１ではコンタクト層は省略されている。
［２．磁気抵抗効果素子のメモリ状態］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００のメモリ状態に関して図２を参照して説明する。
上述のように、本発明の第１の実施の形態に係る磁気抵抗効果素子１００は、少なくとも磁化自由層１０と、スピン流生成層２０と、トンネルバリア層３０と、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、を有し、磁化自由層１０は少なくとも一部分に強磁性体を有する。また、磁化自由層１０は、磁化方向が互いに反平行方向に固定された第１磁化固定領域１１と、第２磁化固定領域１２と、磁化方向が可変な磁化自由領域１３と、から構成される。
本発明に係る磁気抵抗効果素子１００においては、この磁化自由層１０の磁化状態が記憶情報に関連付けられる。
図２（ａ）と、図２（ｂ）は、それぞれ本発明に係る磁気抵抗効果素子１００にメモリ情報として「０」が格納された状態と、「１」が格納された状態における磁化構造を示す模式図である。
図２（ａ）に示されている「０」状態においては、磁化自由層１０のうちの磁化自由領域１３の磁化は−ｚ方向を向いている。このとき、第１磁化固定領域１１は＋ｚ方向、第２磁化固定領域１２は−ｚ方向を向いている。この状態では、磁化自由領域１３と第１磁化固定領域１１の境界に磁壁ＤＷ（Ｄｏｍａｉｎ Ｗａｌｌ）が形成される。
一方、図２（ｂ）に示されている「１」状態においては、磁化自由層１０のうちの磁化自由領域１３の磁化は＋ｚ方向を向いている。このとき、磁化は、第１磁化固定領域１１において＋ｚ方向、第２磁化固定領域１２において−ｚ方向を向いているため、磁化自由領域１３と第２磁化固定領域１２の境界に磁壁（ＤＷ）が形成される。
このように、本発明に係る磁気抵抗効果素子１００においては、磁化自由層１０のうちの磁化自由領域１３の磁化方向がメモリ素子として見たときの記憶情報に対応しており、言い換えると、磁壁（ＤＷ）の位置が記憶情報に対応している。なお、本発明に係る磁気抵抗効果素子１００におけるメモリ状態の定義は上述の限りではなく、第１磁化固定領域１１と、第２磁化固定領域１２と、磁化自由領域１３と、の磁化方向とメモリ状態の関連付けには任意性があることは自明である。
また、本発明に係る磁気抵抗効果素子１００においては、磁壁（ＤＷ）の磁化の方向（旋回方向）と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、の磁化の方向に関連性がある。以下、それらについて図３、図４を参照して説明する。
図３は、磁壁（ＤＷ）の旋回方向を示す模式図である。はじめに、図３を用いて磁壁の旋回方向について説明する。
積層方向に非対称性のある極薄の強磁性層においては、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用が働き、強磁性層が垂直磁気異方性を有しており、その中に磁壁が形成される場合には、磁壁の磁化の旋回方向がＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用により規定されることが知られている。具体的には、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の符号によって磁壁（ＤＷ）の旋回方向が変化する（非特許文献４参照）。
図３（ａ）には右旋回型の磁壁が示されている。右旋回型の磁壁（ＤＷ）においては磁壁（ＤＷ）内の磁化は左から右に、↑・→・↓、または、↓・←・↑という順に時計回りに変化している。
一方、図３（ｂ）には、左旋回型の磁壁（ＤＷ）が示されている。左旋回型の磁壁（ＤＷ）においては、磁壁内の磁化は左から右に、↑・←・↓、または、↓・→・↑という順に反時計回りに変化している。
次に図４には、磁化自由層１０が右旋回型の磁壁（ＤＷ）を有する場合の漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の磁化方向との関係が示されている。
図４（ａ）と、図４（ｂ）には、それぞれ「０」状態、「１」状態での漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）と、スピン流生成層２０と、磁化自由層１０とが、示されている。
また、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場Ｈｓｔｒが破線で示されている。図４（ａ）からわかるように、「０」状態においては、＋ｚ方向に固定された磁化を有する第１漏洩磁場生成層５１からの漏洩磁場Ｈｓｔｒは、磁壁（ＤＷ）の位置において＋ｘ方向成分を有している。また図４（ｂ）からわかるように、「１」状態においても、−ｚ方向に固定された磁化を有する第２漏洩磁場生成層５２からの漏洩磁場Ｈｓｔｒは、磁壁（ＤＷ）の位置において＋ｘ方向の成分を有している。これらはいずれも磁壁（ＤＷ）の磁化方向と一致している。
また、図４（ｃ）、図４（ｄ）には、第１漏洩磁場生成層５１の磁化が−ｚ方向に固定され、第２漏洩磁場生成層５２の磁化が＋ｚ方向に固定されていた場合の磁化配置と漏洩磁場の方向が図示されている。この場合には、磁化自由層１０の第１磁化固定領域１１の磁化は−ｚ方向に、第２磁化固定領域１２の磁化は＋ｚ方向に固定される。そして、磁化自由層１０においてＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用により優先的に形成される磁壁（ＤＷ）が右旋回である場合、磁壁（ＤＷ）の磁化は−ｘ方向を向く。この場合も、第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２とから生ずる漏洩磁場Ｈｓｔｒのｘ成分の磁壁（ＤＷ）の位置における方向は、磁壁の磁化の方向と一致している。
このように磁化自由層１０において、優先的に形成される磁壁（ＤＷ）が右旋回性を持つ場合、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、磁化自由層１０の下側に配置することで、磁壁の磁化と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）から生ずる漏洩磁場Ｈｓｔｒの面内成分と、を一致させることができる。なお、磁化自由層１０において形成される磁壁（ＤＷ）が、左旋回性を持つ場合の実施の形態については、第１変形例として後述される。
ここでは、磁化自由層１０内において形成される磁壁（ＤＷ）の旋回性が、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ‐Ｍｏｒｉｙａ相互作用により規定される場合を例にとって説明したが、実際には磁壁（ＤＷ）内の磁化が細線長手方向（±ｘ方向）に固定されるメカニズムはいかようであっても構わない。例えば、本発明は、磁化自由層１０が面内において、一方向異方性を有するように設計していれば、実施が可能である。また、磁化自由層１０のｙ方向の線幅が、磁壁幅と比べて十分に細くなれば、優先的かつ安定的にネール磁壁が形成されるようになり、その場合にも本発明は実施が可能である。すなわち本質的には、磁化自由層１０内において形成される磁壁（ＤＷ）内の磁化が優先的に細線長手方向（±ｘ方向）を向くように設計されていれば、それがどのような効果によるものであったとしても本発明の効果を得ることが可能である。
［３．磁気抵抗効果素子への情報の書き込み方法］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００への情報の書き込み方法に関して、図５を参照して説明する。
前述のように本発明に係る磁気抵抗効果素子１００においては、磁壁の位置が、記憶情報に対応している。本発明に係る磁気抵抗効果素子１００においては、この磁壁を電流により移動させることによって情報の書き込みを行う。磁壁の移動メカニズムは、いかようであっても構わないが、スピンホール効果とＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって磁壁（ＤＷ）が駆動する場合を例にとって説明する。
スピン流生成層２０にｘ方向の電流を導入した場合、スピンホール効果によってｚ方向にスピン流が生じ、＋ｙ方向、または−ｙ方向にスピン偏極した電子が磁化自由層１０に流入することになる。流入したスピン偏極した電子は、磁壁（ＤＷ）の磁化と相互作用をする。
ここで非特許文献４によれば、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって＋ｘ方向、または−ｘ方向に旋回方向が規定された磁壁（ＤＷ）に、＋ｙまたは−ｙ方向の伝導電子が流入した場合、スピン流生成層２０中を流れる電流と同方向または逆方向に磁壁（ＤＷ）が移動する。磁壁（ＤＷ）の移動方向は、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の符号、及びスピンホール効果の符号によって決定される。
以下では、磁壁（ＤＷ）が電流方向に移動する場合を例にとって、「１」書き込み動作、「０」書き込み動作のそれぞれについて説明する。
図５（ａ）と、図５（ｂ）は、それぞれ本発明に係る磁気抵抗効果素子１００における、メモリ情報として「１」を書き込む場合と、「０」を書き込む場合の動作方法を示す模式図である。
図５（ａ）に示されている「１」書き込みの動作においては、スピン流生成層２０内に、「１」書き込み電流Ｉｗ１が＋ｘ方向に流される。このとき、スピン流生成層２０において、ｚ方向にスピン流が生じ、ｙ方向にスピン偏極した電子が、磁化自由層１０に流入する。これによって、磁化自由領域１３と、第１磁化固定領域１１との境界に形成された磁壁（ＤＷ）には、スピントランスファートルクが働く。スピントランスファートルクとは、スピン偏極した電子から、磁壁（ＤＷ）へスピン角運動量が移行する現象である。したがって、スピントランスファートルクを受けた磁壁（ＤＷ）は、磁化自由領域１３内を移動し、結果として磁化自由層１３の磁化方向を変化させる。
図５（ａ）の例で言うと、スピントランスファートルクを受けた磁壁（ＤＷ）の向きは、＋ｙ方向にスピン偏極した電子から、＋ｘ方向に向いている磁壁（ＤＷ）へのトルクで表すことができる。トルクは、２つのベクトルの外積で表すことができるため、スピントランスファートルクを受けた磁壁（ＤＷ）は＋ｚ方向を向く。すると、磁化自由領域１３内では、隣接する磁化は同じ向きを向いたほうが安定するため、スピントランスファートルクを受け＋ｚ方向を向いた磁化と隣接する磁化も＋ｚ方向を向く。そして、磁化自由領域１３と、第２磁化固定領域１２の境界で、磁壁（ＤＷ）が形成される。したがって、磁壁（ＤＷ）は、磁化自由領域１３と第１磁化固定領域１１との境界から、磁化自由領域１３と第２磁化固定領域１２との境界へと移動する。
磁化自由領域１３と、第２磁化固定領域１２との境界で磁壁（ＤＷ）が止まるのは、第２磁化固定領域１２の磁化が、第２漏洩磁場生成層５２からの漏洩磁場によって固定されていることに起因している。これによって実現される磁化状態は、図２（ｂ）で示されている「１」状態に他ならない。かくして「１」書き込み電流Ｉｗ１を磁気抵抗効果素子１００に導入することによって、「０」状態から「１」状態への格納情報の書き換えを行うことができる。
一方、図５（ｂ）に示されている「０」書き込みの動作においては、スピン流生成層２０内に、「０」書き込み電流Ｉｗ０が−ｘ方向に流される。このとき、スピン流生成層２０において、＋ｚ方向にスピン流が生じ、−ｙ方向にスピン偏極した電子が、磁化自由層１０に流入する。これによって磁化自由領域１３と、第２磁化固定領域１２との境界に形成された磁壁（ＤＷ）には、スピントランスファートルクが働く。スピントランスファートルクを受けた後の磁壁（ＤＷ）の向きは、−ｙ方向にスピン偏極した電子から、＋ｘ方向を向いている磁壁（ＤＷ）へのトルクで表すことができる。この場合、スピントランスファートルクを受けた磁壁（ＤＷ）は−ｚ方向を向く。すると、磁化自由領域１３内では、隣接する磁化は同じ向きを向いたほうが安定するため、スピントランスファートルクを受け‐ｚ方向を向いた磁化と隣接する磁化も−ｚ方向を向く。そして、磁化自由領域１３と、第１磁化固定領域１１の境界で、磁壁（ＤＷ）が形成される。したがって、磁壁（ＤＷ）は磁化自由領域１３と第２磁化固定領域１２との境界から、磁化自由領域１３と第１磁化固定領域１１との境界へと移動する。
磁化自由領域１３と第１磁化固定領域１１との境界で磁壁（ＤＷ）が止まるのは、第１漏洩磁場生成層５１からの漏洩磁場によって第１磁化固定領域１１の磁化が固定されていることに起因している。これによって、実現される磁化状態は図２（３）で示されている「０」状態に他ならない。かくして「０」書き込み電流Ｉｗ０を磁気抵抗効果素子１００に導入することによって、「１」状態から「０」状態への格納情報の書き換えを行うことができる。
このように、磁化自由層１０に双方向の書き込み電流を導入することによって、「０」状態と「１」状態の間での格納情報の書き換えが可能である。なお、図５においては、書き込み電流Ｉｗ１、及びＩｗ０は第１漏洩磁場生成層５１と、第１スペーサー層６１と、第２スペーサー層６２と、第２漏洩磁場生成層５２と、を経由するように書かれているが、この書き込み電流の経路はこれに限定されるものではない。書き込み電流は、スピン流生成層２０を通りさえすれば、どのような経路をたどっても構わない。
また、「０」状態において「０」書き込み電流Ｉｗ０が導入された場合、及び「１」状態において「１」書き込み電流Ｉｗ１が導入された場合には、メモリ状態の変化は起こらない。すなわち、本発明に係る磁気抵抗効果素子１００においては、情報のオーバーライトも可能である。
［４．磁気抵抗効果素子からの情報の読み出し方法］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００からの情報の読み出し方法に関して、図６を参照して説明する。
上述のように本発明に係る磁気抵抗効果素子１００においては、磁化自由層１０のうちの磁化自由領域１３の磁化方向が、格納されている記憶情報に対応している。本発明に係る磁気抵抗効果素子１００においては、この磁化自由領域１３と、リファレンス層４０との磁化の相対角によって生ずるトンネル磁気抵抗効果を利用して情報の読み出しを行う。
図６（ａ）と図６（ｂ）は、それぞれ本発明に係る磁気抵抗効果素子１００における、メモリ情報として「０」を読み出す場合と「１」を読み出す場合の動作方法の模式図である。いずれの場合においても読み出し電流ＩＲをリファレンス層４０と、トンネルバリア層３０と、磁化自由層１０とを貫通するように導入する。
ここで、メモリ情報は、電流を導入した際のトンネル磁気抵抗効果によるトンネル磁気抵抗の大きさの大小によって、「０」状態と、「１」状態とが判別される。トンネル磁気抵抗効果は、例えば、強磁性体層１／絶縁層／強磁性体層２で構成される素子に電流を導入した際に、強磁性体層１の磁化と、強磁性体層２の磁化との相対角度によって、電気抵抗が変化する現象である。強磁性体層１と、強磁性体層２との、相対角度が０°の時にトンネル磁気抵抗は最小となり、相対角度が１８０°の時にトンネル磁気抵抗は最大となる。このことは、本発明の係る磁気抵抗効果素子においても同様である。
図６（ａ）に示された「０」を読み出す場合には、リファレンス層４０のうちの非磁性層２０に隣接した強磁性層の磁化方向は−ｚ方向を向いており、また磁化自由層１０のうちの磁化自由領域１３の磁化も−ｚ方向を向いている。この場合の、２つの磁化の相対角度は０°である。したがって、リファレンス層４０と、トンネルバリア層３０と、磁化自由層１０と、を貫通する方向に電流を導入すると、トンネル磁気抵抗効果によって低抵抗状態が観測される。
一方で、図６（ｂ）に示された「１」を読み出す場合には、リファレンス層４０のうちのトンネルバリア層３０に隣接した強磁性層の磁化は−ｚ方向を向いており、また磁化自由層１０のうちの磁化自由領域１３の磁化は＋ｚ方向を向いている。この場合の、２つの磁化の相対角度は１８０°である。したがって、リファレンス層４０と、トンネルバリア層３０と、磁化自由層１０と、を貫通する方向に電流を導入すると、トンネル磁気抵抗効果によって高抵抗状態が観測される。
このように、磁化自由領域１３の磁化と、リファレンス層４０の磁化との相対角によって当該磁気抵抗効果素子１００における抵抗が変化するので、この抵抗の差を利用することで磁気抵抗効果素子１００からの情報の読み出しを行うことができる。
なお、図４では、読み出し電流ＩＲは、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）と、スピン流生成層２０と、磁化自由層１０と、トンネルバリア層３０と、リファレンス層４０という経路で導入されているが、上述の説明からわかるように読み出し電流ＩＲの経路はこれに限定されるものではない。すなわち、リファレンス層４０と、トンネルバリア層３０と、磁化自由層１０のうちの磁化自由領域１３と、を貫通する方向に電流が流れさえすれば、それ以外の経路がいかようであっても構わないことは自明である。
［５．磁気メモリの回路構成］
次に、本発明の第１の実施の形態に係る磁気メモリ３００の回路構成と回路動作方法に関して、図７、図８を参照して説明する。なお、ここで説明される回路構成は、本発明に係る磁気抵抗効果素子１００を用いて磁気メモリ３００を形成する上での一例であり、他の回路構成を用いても本発明と同等の効果を有する磁気メモリを提供することができる。
前述のように本発明に係る磁気メモリ３００は、アレイ状に配置された複数の磁気メモリセル２００を有しており、各磁気メモリセル２００は磁気抵抗効果素子１００を有している。
図７は、本発明に係る磁気メモリ３００を構成する一つの磁気メモリセル２００の回路構成の一例を示す模式図である。この磁気メモリセル２００では、磁気抵抗効果素子１００は第１ビット線１０２ａと、第２ビット線１０２ｂと、ワード線１０３と、グラウンド線１０４とに接続されている。リファレンス層４０に繋がる端子は、グラウンド線１０４に接続されている。
第１磁化固定領域１１は、第１スペーサー層６１と、第１漏洩磁場生成層５１と、を経由して、第１セルトランジスタ１０１ａのソース／ドレインに接続されている。
第２磁化固定領域１２は、第２スペーサー層６２と、第２漏洩磁場生成層５２と、を経由して、第２セルトランジスタ１０１ｂのソース／ドレインに接続されている。
第１セルトランジスタ１０１ａと、第２セルトランジスタ１０１ｂとのゲート電極は、ワード線１０３に接続されている。
また、第１セルトランジスタ１０１ａと、第２セルトランジスタ１０１ｂとのソース／ドレインのうちの磁気抵抗効果素子１００に接続される側とは反対側の端子は、それぞれ第１ビット線１０２ａと、第２ビット線１０２ｂへと接続されている。
情報を書き込む際には、ワード線１０３はＨｉｇｈレベルに設定され、これによって第１セルトランジスタ１０１ａ、第２セルトランジスタ１０１ｂはＯＮ状態になる。そして、第１ビット線１０２ａと、第２ビット線１０２ｂと、のいずれかをＨｉｇｈに設定することによって磁気抵抗効果素子１００への情報の書き込みが可能となる。
情報を読み出す際には、ワード線１０３はＨｉｇｈレベルに設定され、これによって第１セルトランジスタ１０１ａと、第２セルトランジスタ１０１ｂはＯＮ状態になる。そして、第１ビット線１０２ａと、第２ビット線１０２ｂの両方をＨｉｇｈに設定する、あるいは、一方をＨｉｇｈに、他方をＯｐｅｎに設定することによって、磁気抵抗効果素子１００からの情報の読み出しが可能となる。
図８は、本発明に係る磁気メモリ３００の構成を表した回路ブロックの一例を示す模式図である。磁気メモリ３００は、メモリセルアレイ１１０と、Ｘドライバ１２０と、Ｙドライバ１３０と、コントローラ１４０とを備えている。
メモリセルアレイ１１０は、アレイ状に配置された複数の磁気メモリセル２００を有している。
各磁気メモリセル２００は、第１ビット線１０２ａと、第２ビット線１０２ｂと、ワード線１０３と、グランド線１０４とに接続されている。
Ｘドライバ１２０は、複数のワード線１０３に接続されており、それら複数のワード線１０３のうちの、アクセス対象の磁気メモリセル２００に繋がるワード線１０３を駆動する。
Ｙドライバ１３０は、複数の第１ビット線１０２ａと、複数の第２ビット線１０２ｂとに接続されており、それら複数の第１ビット線１０２ａと、複数の第２ビット線１０２ｂとを所望のデータ書き込み、読み出し状態に設定する。
コントローラ１４０は、データ書き込み、あるいはデータ読み出しに応じて、Ｘドライバ１２０とＹドライバ１３０のそれぞれを制御する。なお、磁気抵抗効果素子１００のリファレンス層３０へと接続されるグラウンド線１０４は、Ｘドライバ１２０へと接続されているが、これは、Ｙドライバ１３０に接続される読み出しビット線によって代用することも可能である。
［６．材料と膜厚］
次に、本発明の第１の実施の形態に係る磁気抵抗効果素子１００に用いることのできる材料とその好適な膜厚範囲について説明する。
磁化自由層１０の材料は、Ｆｅ，Ｃｏ，Ｎｉなどの３ｄ強磁性遷移金属元素を少なくとも一つ含むことが望ましい（但し、３ｄ強磁性遷移金属元素を含まないが、Ｍｎ−Ａｌ、Ｍｎ−Ｇａなども磁化自由層１０の材料として適している）。また、前述の通り磁化自由層１０は垂直磁気異方性を有する。この垂直磁気異方性は、結晶磁気異方性に由来してもよいし、界面磁気異方性に由来してよい。結晶磁気異方性を利用する場合、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｎｉ、Ｓｍ−Ｃｏ、Ｃｏ−Ｃｒ−Ｐｔなどの合金材料、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕなどの交互積層膜などを用いることができる。
一方、界面磁気異方性を利用する場合、Ｆｅ、Ｃｏ、Ｎｉを含む様々な材料を用いることができる。具体的には、Ｆｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｎｉ、Ｃｏ−Ｎｉなどが例示される。またこれらにはＢ、Ｃ、Ｎ、Ｏ、Ｆ、Ｓｉ、Ａｌ、Ｐ、Ｓなどの元素を添加してもよい。例えば、Ｃｏ−Ｆｅ−Ｂなどが例示される。
磁化自由層１０の膜厚は、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の影響を大きくし、かつ磁壁を少ない電流で効率的に動かすためには薄い方が好ましい。低膜厚側の下限は一原子層であるので、約０．２ｎｍである。膜厚の上限には任意性があるが、５ｎｍ以下、より好適には２ｎｍ以下が好ましい。特に界面磁気異方性を利用する場合には、界面磁気異方性の大きさと飽和磁化の兼ね合いで膜厚の上限が設定される。
スピン流生成層２０は、非磁性の導電体から構成される。好適にはスピン起動相互作用の大きい元素から構成されるか、あるいは、スピン起動相互作用の大きい元素を含有する材料から構成される。具体的には、Ｗ、Ｔａ、Ｈｆ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｂｉなどが例示される。また、これらの元素に別の元素を添加して、スピンホール効果や、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用の大きさや符号を制御することができる。このために添加する元素としては、Ｂ、Ｏ、Ｎ、Ｃ、Ａｌ、Ｓｉ、Ｐなどが挙げられる。また、Ｃｕ、Ａｌなどの軽元素を母相としてこれらの重元素をドープしてもよい。
スピン流生成層２０の膜厚の下限は、スピンホール効果が発現する膜厚の下限として設定される。一般的には、スピンホール効果が発現する膜厚の下限は、２原子層程度となるので、０．２ｎｍ程度となる。
スピン流生成層２０の膜厚の上限は、材料のスピン拡散長が目安となる。これは材料によって大きく異なるが、Ｔａ、Ｗ、Ｐｔなどの重元素の場合には数ｎｍ程度である。一方で、Ｃｕなどでは数１００ｎｍである。ただし、あまり厚すぎると書き込み電流が増大してしまうので、膜厚は書き込み電流との兼ね合いで設計することが好ましい。好適にはスピン流生成層２０の膜厚上限は１０ｎｍ、より好適には５ｎｍである。
トンネルバリア層３０は、Ｎ、Ｏ、Ｃのうちのいずれか一つを含んだ絶縁体で構成される。具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ｓｉ−Ｏ、Ｓｉ−Ｎ、Ｓｉ−Ｃ−Ｎ、Ｍｇ−Ｎ、Ａｌ−Ｎ、Ｚｎ−Ｏ、Ｚｎ−Ｎなどが例示される。トンネルバリア層３０の膜厚は所望の読み出し特性が得られるように設計される。具体的には０．５ｎｍから２ｎｍ程度の膜厚を用いることができる。
リファレンス層４０には、垂直磁気異方性を有する様々な強磁性体を用いることができる。従ってＦｅ、Ｃｏ、Ｎｉのうちのいずれかの元素を含むことが望ましい（但し、強磁性体を含まないが、Ｍｎ−Ａｌ、Ｍｎ−Ｇａなどはリファレンス層４０として用いることができる。）。具体的に用いることのできる材料は磁化自由層１０の場合と重複するので省略する。
また、リファレンス層４０は、異なる強磁性層と非磁性層の積層体となっていてもよい。前述の通り、これまで図示された例ではリファレンス層４０は、強磁性体／非磁性体／強磁性体が積層された構造を有しており、二つの強磁性層の磁化は反平行方向に固定されている。また、リファレンス層４０のうちのトンネルバリア層３０に隣接する層には、高いトンネル磁気抵抗効果比が得られるように高いスピン偏極率を有する材料、あるいはトンネルバリア層３０との組み合わせにより高いトンネル磁気抵抗効果比が得られるような材料を用いることが望ましい。以上を踏まえると、リファレンス層４０に用いる積層構造としては、トンネルバリア層３０側から順にＣｏ−Ｆｅ−Ｂ／［Ｃｏ／Ｐｔ］積層膜／Ｒｕ／［Ｃｏ／Ｐｔ］積層膜などが例示される。
また、リファレンス層４０の膜厚は任意に設計される。但し、リファレンス層４０から生ずる漏洩磁場は磁化自由層１０の高さにおいて小さいことが望ましい。従って、リファレンス層４０の積層構造は磁化自由層１０の高さにおいて漏洩磁場が小さくなるように設計されることが望ましい。
本発明の第１の実施の形態においては、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）には、垂直磁気異方性を有する様々な強磁性体を用いることができる。従ってＦｅ、Ｃｏ、Ｎｉのうちのいずれかの元素を含むことが望ましい（但し、強磁性体を含まないが、Ｍｎ−Ａｌ、Ｍｎ−Ｇａなどは漏洩磁場生成層として用いることができる。）。具体的に用いることの材料は磁化自由層１０の場合と重複するので省略する。また、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、大きな漏洩磁場を発生させるために飽和磁化の大きな材料を用いることが好ましい。具体的には、Ｆｅ−Ｐｔ、Ｃｏ／Ｐｔ、Ｃｏ−Ｆｅ／Ｐｔなどが例示される。
漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の膜厚は、任意に設計することができる。例えば、漏洩磁場生成層の膜厚は１ｎｍ以上、３０ｎｍ以下の範囲に設定される。なお、漏洩磁場生成層は、第１漏洩磁場生成層５１と第２漏洩磁場生成層５２で、磁化を反平行方向に向ける必要があるので、第１磁場生成層５１と第２漏洩磁場生成層５２の磁気特性を異ならしめることが望ましい。これは材料、膜構成、膜厚、製造方法などを変えることで実現することができる。
スペーサー層（第１スペーサー層６１・第２スペーサー層６２）は、導電性のあるあらゆる材料を用いることができる。具体的には、Ｔａ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｖ、Ｃｒ、Ａｌなどが例示される。
また、スペーサー層の膜厚は、磁化自由層１０の位置における漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場の大きさが、最適になるように設計される。スペーサー層の好適な膜厚範囲については後述される。
［７．原理］
次に本発明に係る磁気抵抗効果素子１００の原理について、図９乃至図１２に示された計算結果を参照しながら説明する。
本発明者らは、磁化自由層１０内において、Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって旋回方向の規定された磁壁（ＤＷ）、即ち、隣接するスピン流生成層２０からのスピン流によって駆動される際の磁壁（ＤＷ）のダイナミクスを、集団座標を用いたＬａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ方程式によって数値的に計算した（非特許文献４参照）。また、磁壁（ＤＷ）の状態を記述する集団座標としては磁壁（ＤＷ）の位置を表すｑと、磁壁（ＤＷ）の磁化の角度を表すφを用いた。ここでφは細線長手方向を向いた場合を０とした。
Ｄｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用によって旋回方向の規定された磁壁（ＤＷ）が、隣接するスピン流生成層２０からのスピン流によって駆動される際、細線に一切の磁壁（ＤＷ）を拘束する機構が存在しない場合には、磁壁（ＤＷ）を駆動するためのしきい電流は存在しない。そこで、本発明者らは２つの磁壁（ＤＷ）の拘束機構を計算に取り入れた。それらが図９に示されている。１つ目は図９（ａ）に示されているような（細線の長手方向）に局所的なｘ方向磁場が存在する場合である。局所的なｘ方向磁場の形状としては二次関数を仮定した。具体的には−ｑｘ０から＋ｑｘ０の範囲内において、ｘ方向磁場は以下の式１で与えられる。
ここで、ｑは磁壁（ＤＷ）のｘ方向の位置を表し、−ｑｘ０から＋ｑｘ０の外側では、Ｈｘ（ｑ）＝０となるような関数を仮定した。
２つ目は磁壁（ＤＷ）の感じる単位面積当たりのエネルギーεが二次関数で与えられる場合であり、具体的には、−ｑ０から＋ｑ０の範囲内においては、以下の式２で与えられる。
−ｑ０から＋ｑ０の外側ではε（ｑ）＝ＭＨｃ０ｑ０となるような関数を仮定した。
図１０には、上述の２つの磁壁（ＤＷ）の拘束機構のうちの前者のみがある場合の、集団座標ｑとφの時間発展の計算結果が示されている。破線、実線、点線はそれぞれμ０Ｈｘ０が、−１００ｍＴ、０ｍＴ、１００ｍＴの場合の計算結果を表している。図１０からわかるようにいずれの場合も磁壁（ＤＷ）内磁化角度φの時間発展はＨｘ０に依存して大きく変化しているが、磁壁（ＤＷ）位置ｑの時間発展にはほとんど影響を及ぼしていないことが分かる。印加する電流密度を変えて計算を行ったところ、ｘ方向の局所的な漏洩磁場によって拘束された磁壁（ＤＷ）を電流で駆動する場合のしきい電流は存在しないことが分かった。
図１１には、上述の２つの磁壁（ＤＷ）の拘束機構の両方がある場合に磁壁（ＤＷ）が拘束位置から脱出するのに必要なしきい電流密度のＨｘ０依存性、Ｈｃ０依存性が示されている。図１１は、図１０とは異なり有限なしきい電流密度ｊｃが存在している。ここで注目すべきは、しきい電流密度ｊｃはＨｘ０とＨｃ０に対して依存性が異なる点である。すなわち、Ｈｘ０には一切依存していないのに対して、Ｈｃ０には線形に依存していることがわかる。
一方で、系のエネルギーをもとにした解析計算からは、Ｈｘ０と、Ｈｃ０はいずれも磁場で磁壁（ＤＷ）を拘束位置から脱出させる場合に必要なしきい磁場に対しては、線形の依存関係があることがわかった。すなわち、しきい磁場はＨｘ０に対して線形な依存関係があるのに対して、しきい電流密度ｊｃはＨｘ０には依存しないということである。これは、Ｈｘ０を大きくすることで熱安定性はいくらでも大きくでき、一方で、しきい電流密度は増大しないことを意味している。これは磁気メモリの熱安定性と低電流特性を両立する上で非常に重要な特性である。
本発明においては、情報保持状態においては、このｘ方向の局所的な漏洩磁場を用いて磁壁（ＤＷ）を拘束し、この磁壁（ＤＷ）を小さな電流によって駆動することが一番のポイントである。言い換えると、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）から生成される漏洩磁場は、磁化自由層１０の位置において、ｘ成分はなるべく大きく、一方で、ｚ成分（漏洩磁場のｚ成分は上述のＨｃ０と同様に振る舞う）は十分に小さいことが望ましい。
図１２には、本発明者らが行った漏洩磁場生成層からの漏洩磁場の計算結果が示されている。漏洩磁場生成層としてはｘ方向、およびｙ方向の長さが１００ｎｍでｚ方向の膜厚が１０ｎｍの直方体を考え、飽和磁化は１０００ｅｍｕ／ｃｃを仮定した。
この磁性体の上面からｈの高さにおいて形成される漏洩磁場のｘ成分と、ｚ成分を横軸として計算した結果がグラフに示されている。漏洩磁場生成層のエッジ部分において、大きな漏洩磁場がｘ方向と、ｚ方向との両方に出ていることが分かる。ここでｚ方向の漏洩磁場Ｈｚの拡大図に着目すると、エッジ部分におけるμ０Ｈｚは、漏洩磁場生成層からの高さｈが離れると急激に小さくなっていることが分かる。特に漏洩磁場生成からの高さｈが１０ｎｍ以上ではμ０Ｈｚは２０ｍＴ以下、さらに漏洩磁場生成からの高さｈが１５ｎｍ以上ではμ０Ｈｚは１０ｍＴ以下となっており、これはしきい電流密度ｊｃに及ぼす影響としては問題のないレベルと考えられる。このことから、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、磁化自由層１０の高さ方向との間隔は、１０ｎｍ以上、より好適には１５ｎｍ以上離すことが望ましいと言える。従ってスペーサー層（第１スペーサー層６１、第２スペーサー層６２）とスピン流生成層２０の合計膜厚は１０ｎｍ以上、より好適には１５ｎｍ以上とすることが望ましい。
［８．第１変形例］
図１３（ａ）乃至図１３（ｄ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第１変形例の構造を模式的に示した断面図である。第１変形例は、磁化自由層１０内に形成される磁壁（ＤＷ）が左旋回性を持つ場合の実施の形態である。
磁化自由層１０内に形成される磁壁（ＤＷ）が左旋回性を持つ場合、図１３（ａ）と、図１３（ｂ）に示しているように、第１磁化固定領域が＋ｚ方向、第２磁化固定領域が−ｚ方向に固定された磁化を有する場合、磁壁（ＤＷ）の磁化は−ｘ方向を向く。この場合には、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）を磁化自由層１０に対して上側（＋ｚ側）に配置することによって、漏洩磁場によって磁壁（ＤＷ）を拘束することができる。なお、図１３（ａ）は「０」状態、図１３（ｂ）は「１」状態での磁化配置を示している。図からわかるように、磁壁（ＤＷ）の位置においては漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場は−ｘ方向成分を持つことが分かる。
図１３（ｃ）と、図１３（ｄ）は、第１磁化固定領域が＋ｚ方向、第２磁化固定領域が−ｚ方向に固定された磁化を有する場合の「０」状態、「１」状態での磁化配置が示されている。この場合は、磁壁（ＤＷ）の位置において漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）からの漏洩磁場は＋ｘ方向成分を持っており、やはり磁壁（ＤＷ）の磁化方向と一致していることが分かる。
なお、図１３に示された例では漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、磁化自由層１０から電気的に分離して設けられているが、このように電気的に接続されていなくても漏洩磁場が印加される範囲であればどのように配置しても構わない。
なお、図１２を用いて漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の上面と磁化自由層１０の中心高さの間の距離は１０ｎｍ以上、より好適には１５ｎｍ以上であることが望ましいことを述べたが、図１３に示されたような漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）が磁化自由層１０の上側に配置される場合には、この距離は磁化自由層１０の中心高さと漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）の下面の距離として規定されることは明らかである。
［９．第２変形例］
図１４（ａ）と、図１４（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第２変形例の構造を模式的に示した断面図である。
図１４（ａ）は「０」状態、図１４（ｂ）は「１」状態に対応する。第２変形例においては、漏洩磁場生成層として第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２と、第３漏洩磁場生成層５３と、第４漏洩磁場生成層５４と、が設けられている。
第１漏洩磁場生成層５１と第２漏洩磁場生成層５２とは、磁化自由層１０に対して下側（−ｚ側）に、第３漏洩磁場生成層５３と第４漏洩磁場生成層５４とは、磁化自由層１０に対して上側（＋ｚ側）に設けられている。
第２変形例においては、例えば、第１磁化固定領域１１の下側に第１漏洩磁場生成層５１が設けられ、上側に第３漏洩磁場生成層５３が設けられている。これによって、磁壁（ＤＷ）の位置におけるｚ方向の漏洩磁場の大きさを小さくし、同時にｘ方向の漏洩磁場を大きくすることができる。図１１において、ｚ方向の漏洩磁場は、磁壁（ＤＷ）の電流での駆動に必要なしきい電流密度を増大させるのに対して、ｘ方向の漏洩磁場は、影響を及ぼさないという実験結果が示された。しかしながら、第２変形例を用いることによって、ｘ方向の漏洩磁場の増加によって素子の熱安定性を増大させると同時に、ｚ方向の漏洩磁場の減少によって書き込み電流を低減することができる。
［１０．第３変形例］
図１５（ａ）、図１５（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第３変形例の構造を模式的に示した断面図である。
図１５（ａ）は「０」状態、図１５（ｂ）は「１」状態に対応する。第３変形例においては、リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）と、が同一レイヤーに同一材料にて形成される。リファレンス層４０と、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）とを同一レイヤーに形成することによって、漏洩磁場生成層を形成するための成膜プロセスが不要となるため、工程数を低減することが可能となる。なお、図１５では第１漏洩磁場生成層５１と、第２漏洩磁場生成層５２のそれぞれで上面の高さが変わっており、これによって磁気特性を異ならしめている例が示されている。
［１１．第４変形例］
図１６（ａ）と、図１６（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第４変形例の構造を模式的に示した断面図である。
図１６（ａ）は「０」状態、図１６（ｂ）は「１」状態に対応する。第４変形例は、第２変形例と、第３変形例との両方の技術思想を合わせた変形例である。磁化自由層１０の下側（−ｚ側）には第１漏洩磁場生成層５１、第２漏洩磁場生成層５２が形成され、上側（＋ｚ側）にはリファレンス層４０と同一レイヤーに同一材料にて第３漏洩磁場生成層５３、第４漏洩磁場生成層５４が形成されている。
［１２．第５変形例］
図１７は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第５変形例の構造を模式的に示した斜視図である。
第５変形例においては、基板側から順にリファレンス層４０と、トンネルバリア層３０と、磁化自由層１０と、スピン流生成層２０との順に積層されている。またリファレンス層４０は磁化自由層１０と同形状に加工されている。図１７に示されているように、本発明に係る磁気抵抗効果素子１００においては、リファレンス層４０、トンネルバリア層３０、磁化自由層１０、スピン流生成層２０の積層順には任意性があり、また、リファレンス層４０の大きさにも任意性がある。
［１３．第６変形例］
図１８（ａ）と、図１８（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第６変形例の構造を模式的に示した断面図である。
図１８（ａ）は「０」状態、図１８（ｂ）は「１」状態に対応する。第６変形例においては、面内磁気異方性を有する面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）が設けられる。
面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）は、磁壁（ＤＷ）の位置における±ｘ方向の漏洩磁場を大きくするように設けられる。図１８では、第１磁化固定領域１１と、第１漏洩磁場生成層５１の磁化は上向き（＋ｚ方向）、第２磁化固定領域１２と、第２漏洩磁場生成層５２の磁化は下向き（−ｚ方向）に固定されている。また、磁壁（ＤＷ）は右旋回性の場合が示されている。
このときの第１面内磁化漏洩磁場生成層７１と、第２面内磁化漏洩磁場生成層７２の磁化の向きは、図１８では−ｘ方向に固定されている。しかし、実際には第１面内磁化漏洩磁場生成層７１と、第２面内磁化漏洩磁場生成層７２が設けられる位置に応じて＋ｘ方向に磁化を固定した方が、磁壁（ＤＷ）の位置におけるｘ方向の漏洩磁場の大きさを大きくできる場合もある。これらは製造者において適宜設計されうる。
また、図１８では面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）は、スピン流生成層２０と、スペーサー層（第１スペーサー層６１・第２スペーサー層６２）との間に形成されているが、実際には面内磁化漏洩磁場生成層（第１面内磁化漏洩磁場生成層７１・第２面内磁化漏洩磁場生成層７２）の設けられる位置はこれに限定されるものではない。例えば、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）とスペーサー層（第１スペーサー層６１・第２スペーサー層６２）の間であってもよいし、漏洩磁場生成層（第１漏洩磁場生成層５１、第２漏洩磁場生成層５２）の下側であってもよいし、或いは磁化自由層１０の上側であってもよい。
［１４．第７変形例］
図１９（ａ）と、図１９（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第７変形例の構造を模式的に示した断面図である。
図１９（ａ）は「０」状態、図１９（ｂ）は「１」状態に対応する。第７変形例においては、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）がテーパーを有するように形成されている。図１９に示されているように漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）をテーパーを有するように形成することによって、磁壁（ＤＷ）の位置におけるｘ方向と、ｚ方向の漏洩磁場の大きさを調整することが可能である。なお、図１９では漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、上底よりも下底の長い台形状の形状に加工された例が示されているが、実際には上底よりも下底が短い台形状に加工されていても構わない。また、本変形例は、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）が磁化自由層１０の上側に配置される場合においても用いることができる。
テーパーを有するように漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）を加工する方法としては、ハードマスクの形状、エッチングガス、エッチング条件などの調整が挙げられる。
［１５．第８変形例］
図２０（ａ）と、図２０（ｂ）は、本発明の第１の実施の形態に係る磁気抵抗効果素子１００の第８変形例の構造を模式的に示した断面図である。
第８変形例においては、リファレンス層４０と磁化自由層１０が同一の形状で形成されている。一般にはリファレンス層４０は磁化自由層１０内の磁化自由領域１３とｘ−ｙ平面においてオーバーラップしていればよく、その形状はいかようであっても構わない。またリファレンス層４０も漏洩磁場を生成し、その磁場は磁化自由層１０にも印加されるが、第８変形例のように磁化自由領域１３よりも大きな面積でリファレンス層４０を形成することで磁化自由領域１３に印加される漏洩磁場の大きさを低減することができる。
［１６．第２の実施の形態］
次に本発明の第２の実施の形態に関わる磁気抵抗効果素子１００の構造と動作方法を説明する。第１の実施の形態において、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に垂直磁気異方性を有する強磁性体を有することを述べた。それに対して、第２の実施の形態においては漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）は、少なくとも一部分に面内磁気異方性を有する強磁性体を有することを特徴とする。
図２１（ａ）と図２１（ｂ）は、それぞれ本発明の第２の実施の形態に係る磁気抵抗効果素子１００にメモリ情報として「０」が格納された状態と、「１」が格納された状態における磁化構造を示す模式図である。
図２１に示された例では、第１漏洩磁場生成層５１と第２漏洩磁場生成層５２は面内方向に固定された磁化を有しており、それらは−ｘ方向を向いている。この場合には、第１漏洩磁場生成層５１の上に形成される第１磁化固定領域１１と、第２漏洩磁場生成層５２の上に形成される第２磁化固定領域１２においては＋ｘ方向の漏洩磁場が印加され、結果として第１磁化固定領域１１と第２磁化固定領域１２の磁化は＋ｘ方向に固定される。
そして第１の実施の形態においては、磁化自由層１０内には１８０度磁壁が形成されていたのに対して、第２の実施の形態においては、９０度磁壁が形成される。形成される磁壁が９０度磁壁であっても、その磁壁が磁化自由層１０内の長手方向に磁化成分を有していれば（図２１の例では＋ｘ方向）、第１の実施の形態で述べたスピンホール効果によってこの磁壁を電流または電子の方向に駆動することができ、その移動方向はスピンホール角の符号によって決定される。
第２の実施の形態における情報の書き込み方法、読み出し方法、及び回路構成などに関しては第１の実施の形態と同様であるので説明を省略する。
また第２の実施の形態の場合にはＤｚｙａｌｌｏｓｈｉｎｓｋｉｉ−Ｍｏｒｉｙａ相互作用が働かなくても漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）から面内方向に磁場が印加されるので、スピンホール効果によって磁壁を移動させることができる。また第２の実施の形態においては、第１漏洩磁場生成層５１と第２漏洩磁場生成層５２は平行方向に磁化が固定されていてもよい。これは製造容易性の観点で第１の実施の形態よりも好ましい。
第２の実施の形態において各層に用いることのできる材料は、漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）以外は第１の実施の形態と同様であるので説明を省略する。漏洩磁場生成層（第１漏洩磁場生成層５１・第２漏洩磁場生成層５２）には面内磁気異方性を有する強磁性体を用いることができる。具体的には、Ｆｅ、Ｃｏ、Ｎｉ、Ｆｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｎｉなどが例示される。また保磁力を高めるために他の元素を添加してもよい。さらには、磁化の固定をより安定化させるために、反強磁性体を隣接させてもよい。用いる反強磁性体としては、Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎなどが例示される。
図２２（ａ）と図７２（ｂ）は、それぞれ本発明の第２の実施の形態に係る磁気抵抗効果素子１００の第１の変形例の構造を模式的に示している。図２２（ａ）と図２２（ｂ）はそれぞれメモリ情報として「０」が格納された状態と、「１」が格納された状態における磁化構造の模式図である。
本変形例においては、漏洩磁場生成層（第３漏洩磁場生成層５３・第４漏洩磁場生成層５４）は磁化自由層１０に対して電気的には分離して設けられている。漏洩磁場生成層（第３漏洩磁場生成層５３・第４漏洩磁場生成層５４）が磁化自由層１０に対して電気的に分離して設けられた場合でも、磁化自由層１０に対して十分な大きさの漏洩磁場が印加されさえすれば、漏洩磁場生成層（第３漏洩磁場生成層５３・第４漏洩磁場生成層５４）の位置はいかようであっても構わない。また本変形例の場合、スピン流生成層２０に対して書き込み電流を導入するための層として第１プラグ層８１と第２プラグ層８２がそれぞれその両端部に隣接して設けられている。第１プラグ層８１と第２プラグ層８２は書き込み用のセルトランジスタに電気的に接続される。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更されうることは明らかである。
本発明に係る磁気抵抗効果素子１００、及び磁気メモリ３００は、メガビット、ギガビットクラスの大規模なメモリアレイのみならず、キロビット、メガビットクラスの高速で動作するキャッシュメモリやシステムＬＳＩのロジック領域に設けられるレジスタのような単ビットや数ビットの一時的な記憶素子、さらにはロジックインメモリアーキテクチャにおける記憶素子にも適用できる。
本発明の産業上の利用可能性として、携帯電話などのモバイル機器やパソコンに使用される不揮発性の半導体メモリ装置や、自動車やゲーム機などに使用される不揮発性メモリ内蔵のマイコンにおけるメモリ部分、及びロジック部分に接続されるキャッシュメモリやレジスタなどの一時記憶素子が挙げられる。
この出願は、２０１３年１１月６日に出願された日本出願特願第２０１３−２２９９７１号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
本発明の産業上の利用可能性として、携帯電話などのモバイル機器やパソコンに使用される不揮発性の半導体メモリ装置や、自動車やゲーム機などに使用される不揮発性メモリ内蔵のマイコンにおけるメモリ部分、及びロジック部分に接続されるキャッシュメモリやレジスタなどの一時記憶素子が挙げられる。
この出願は、２０１３年１１月６日に出願された日本出願特願第２０１３−２２９９７１号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
１０ 磁化自由層
１１ 第１磁化固定領域
１２ 第２磁化固定領域
１３ 磁化自由領域
２０ スピン流生成層
３０ トンネルバリア層
４０ リファレンス層
５１ 第１漏洩磁場生成層
５２ 第２漏洩磁場生成層
５３ 第３漏洩磁場生成層
５４ 第４漏洩磁場生成層
６１ 第１スペーサー層
６２ 第２スペーサー層
７１ 第１面内磁化漏洩磁場生成層
７２ 第２面内磁化漏洩磁場生成層
８１ 第１プラグ層
８２ 第２プラグ層
１００ 磁気抵抗効果素子
１０１ａ 第１セルトランジスタ
１０１ｂ 第２セルトランジスタ
１０２ａ 第１ビット線
１０２ｂ 第２ビット線
１０３ ワード線
１０４ グラウンド線
１１０ メモリセルアレイ
１２０ Ｘドライバ
１３０ Ｙドライバ
１４０ コントローラ
２００ 磁気メモリセル
３００ 磁気メモリ
１１ 第１磁化固定領域
１２ 第２磁化固定領域
１３ 磁化自由領域
２０ スピン流生成層
３０ トンネルバリア層
４０ リファレンス層
５１ 第１漏洩磁場生成層
５２ 第２漏洩磁場生成層
５３ 第３漏洩磁場生成層
５４ 第４漏洩磁場生成層
６１ 第１スペーサー層
６２ 第２スペーサー層
７１ 第１面内磁化漏洩磁場生成層
７２ 第２面内磁化漏洩磁場生成層
８１ 第１プラグ層
８２ 第２プラグ層
１００ 磁気抵抗効果素子
１０１ａ 第１セルトランジスタ
１０１ｂ 第２セルトランジスタ
１０２ａ 第１ビット線
１０２ｂ 第２ビット線
１０３ ワード線
１０４ グラウンド線
１１０ メモリセルアレイ
１２０ Ｘドライバ
１３０ Ｙドライバ
１４０ コントローラ
２００ 磁気メモリセル
３００ 磁気メモリ
Claims (14)
- 垂直磁気異方性を有する強磁性体から構成される磁化自由層と、
前記磁化自由層に隣接して設けられるスピン流生成層と、
前記磁化自由層に隣接して前記スピン流生成層とは反対側に設けられるトンネルバリア層と、
前記トンネルバリア層に隣接して前記磁化自由層とは反対側に設けられるリファレンス層と、
強磁性体から構成される第１漏洩磁場生成層と、第２漏洩磁場生成層とを具備し、
前記第１漏洩磁場生成層と前記第２漏洩磁場生成層から生ずる漏洩磁場の前記磁化自由層の位置における面内成分によって前記磁化自由層の長手方向に磁化成分を有する磁壁が形成される、
ことを特徴とする磁気抵抗効果素子。 - 請求項１に記載の磁気抵抗効果素子であって、
前記第１漏洩磁場生成層と前記第２漏洩磁場生成層は垂直磁気異方性を有する強磁性体から構成され、
前記第１漏洩磁場生成層と前記第２漏洩磁場生成層は互いに反平行方向に固定された磁化を有し、
前記第１漏洩磁場生成層と、前記漏洩磁場生成層から生ずる漏洩磁場の前記磁化自由層の位置における面内成分は、前記磁化自由層において優先的に形成される磁壁の磁化方向と一致する、
ことを特徴とする磁気抵抗効果素子。 - 請求項１または２に記載の磁気抵抗効果素子であって、
前記磁化自由層は、第１磁化固定領域と、第２磁化固定領域と、磁化自由領域とからなり、
前記第１磁場漏洩磁場生成層は、前記第１磁化固定領域の鉛直面上に配置され、
前記第２磁場漏洩磁場生成層は、前記第２磁化固定領域の鉛直面上に配置される、
ことを特徴とする磁気抵抗効果素子。 - 請求項２または３に記載の磁気抵抗効果素子であって、
前記第１及び第２漏洩磁場生成層が前記磁化自由層の下側に形成される場合には、前記第１及び第２漏洩磁場生成層の上面と、前記磁化自由層の中心高さとの間の距離、
前記第１及び第２漏洩磁場生成層が前記磁化自由層の上側に形成される場合には、前記第１及び第２漏洩磁場生成層の下面と、前記磁化自由層の中心高さとの間の距離が１０ｎｍ以上である、
ことを特徴とする磁気抵抗効果素子。 - 請求項４に記載の磁気抵抗効果素子であって、
前記第１及び第２漏洩磁場生成層が前記磁化自由層の下側に形成される場合には、前記第１及び第２漏洩磁場生成層の上面と、前記磁化自由層の中心高さとの間の距離、
前記第１及び第２漏洩磁場生成層が前記磁化自由層の上側に形成される場合には、前記第１及び第２漏洩磁場生成層の下面と、前記磁化自由層の中心高さとの間の距離が１５ｎｍ以上である、
ことを特徴とする磁気抵抗効果素子。 - 請求項１乃至５のいずれか１項に記載の磁気抵抗効果素子であって、
前記漏洩磁場生成層に隣接し、前記磁化自由層側の面にスペーサー層が設けられる、
ことを特徴とする磁気抵抗効果素子。 - 請求項１乃至６のいずれか１項に記載の磁気抵抗効果素子であって、
更に、第３漏洩磁場生成層と、第４漏洩磁場生成層とを具備し、
前記第１漏洩磁場生成層と前記第２漏洩磁場生成層は、前記磁化自由層の下側に配置され、
前記第３漏洩磁場生成層と前記第４磁場生成層は、前記磁化自由層の上側に配置される、
ことを特徴とする磁気抵抗効果素子。 - 請求項２乃至７のいずれか１項に記載の磁気抵抗効果素子であって、
前記漏洩磁場生成層が、前記リファレンス層と同一レイヤーに形成される、
ことを特徴とする磁気抵抗効果素子。 - 請求項２乃至８のいずれか１項に記載の磁気抵抗効果素子であって、
更に、第１面内磁化漏洩磁場生成層と、第２面内磁化漏洩磁場生成層とを具備する、
ことを特徴とする磁気抵抗効果素子。 - 請求項１乃至９のいずれか１項に記載の磁気抵抗効果素子であって、
前記漏洩磁場生成層がテーパーを有するように形成される、
ことを特徴とする磁気抵抗効果素子。 - 請求項１に記載の磁気抵抗効果素子であって、
前記第１漏洩磁場生成層と前記第２漏洩磁場生成層は面内磁気異方性を有する強磁性体から構成される、
ことを特徴とする磁気抵抗効果素子 - 請求項１乃至１１のいずれか１項に記載の磁気抵抗効果素子と、
第１ビット線と、
第２ビット線と、
ワード線と、
第１セルトランジスタと、
第２セルトランジスタと、を具備する、
ことを特徴とする磁気メモリ。 - スピン流生成層に電流を流すことでスピン流を生じさせ、前記スピン流によって磁化自由層内の磁壁を移動させると共に、移動した前記磁壁を漏洩磁場生成層から生じる漏洩磁場で固定し、前記磁壁の位置を情報として対応付ける、
ことを特徴とする磁気記憶方法。 - 磁化自由層と、
前記磁化自由層に隣接して設けられるスピン流生成層と、を備え、
前記磁化自由層内の磁壁を固定する漏洩磁場を生成する漏洩磁場生成層を有する、
ことを特徴とする磁気抵抗効果素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013229971 | 2013-11-06 | ||
| JP2013229971 | 2013-11-06 | ||
| PCT/JP2014/076643 WO2015068509A1 (ja) | 2013-11-06 | 2014-09-30 | 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015068509A1 true JPWO2015068509A1 (ja) | 2017-03-09 |
| JP6414754B2 JP6414754B2 (ja) | 2018-10-31 |
Family
ID=53041292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015546565A Active JP6414754B2 (ja) | 2013-11-06 | 2014-09-30 | 磁気抵抗効果素子および磁気メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10020039B2 (ja) |
| JP (1) | JP6414754B2 (ja) |
| WO (1) | WO2015068509A1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941468B2 (en) | 2014-08-08 | 2018-04-10 | Tohoku University | Magnetoresistance effect element and magnetic memory device |
| US11563169B2 (en) | 2015-11-18 | 2023-01-24 | Tohoku University | Magnetic tunnel junction element and magnetic memory |
| EP3382768B1 (en) * | 2015-11-27 | 2020-12-30 | TDK Corporation | Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory |
| KR101844128B1 (ko) * | 2016-01-29 | 2018-04-02 | 서울대학교산학협력단 | 스핀궤도 토크 변조에 의한 자구벽 이동 소자 |
| WO2017213261A1 (ja) * | 2016-06-10 | 2017-12-14 | Tdk株式会社 | 交換バイアス利用型磁化反転素子、交換バイアス利用型磁気抵抗効果素子、交換バイアス利用型磁気メモリ、不揮発性ロジック回路および磁気ニューロン素子 |
| US10418545B2 (en) | 2016-07-29 | 2019-09-17 | Tdk Corporation | Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element |
| WO2018080159A1 (ko) * | 2016-10-25 | 2018-05-03 | 한양대학교 산학협력단 | 스핀 소자, 이의 동작방법 및 이의 제작 방법 |
| US10319901B2 (en) | 2016-10-27 | 2019-06-11 | Tdk Corporation | Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device |
| US10439130B2 (en) | 2016-10-27 | 2019-10-08 | Tdk Corporation | Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element |
| US11276815B2 (en) | 2016-10-27 | 2022-03-15 | Tdk Corporation | Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device |
| JP6258452B1 (ja) | 2016-12-02 | 2018-01-10 | 株式会社東芝 | 磁気メモリ |
| JP2018147966A (ja) | 2017-03-02 | 2018-09-20 | 東芝メモリ株式会社 | 磁気メモリおよび磁気メモリアレイ |
| CN108666339B (zh) * | 2017-03-28 | 2020-11-13 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其存储单元的制造方法 |
| CN109643690B (zh) * | 2017-04-14 | 2023-08-29 | Tdk株式会社 | 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件 |
| JP6438531B1 (ja) | 2017-06-16 | 2018-12-12 | 株式会社東芝 | 磁気記憶装置 |
| JP2019021662A (ja) | 2017-07-11 | 2019-02-07 | 東芝メモリ株式会社 | 磁気素子および磁気記憶装置 |
| US10229722B2 (en) * | 2017-08-01 | 2019-03-12 | International Business Machines Corporation | Three terminal spin hall MRAM |
| JP2019047120A (ja) * | 2017-09-01 | 2019-03-22 | Tdk株式会社 | スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子 |
| JP2019047030A (ja) * | 2017-09-05 | 2019-03-22 | Tdk株式会社 | スピン流磁化反転素子、磁気抵抗効果素子、磁気メモリ及び高周波磁気素子 |
| US10741318B2 (en) * | 2017-09-05 | 2020-08-11 | Tdk Corporation | Spin current magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and high-frequency magnetic element |
| JP2019054191A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 磁気記憶装置 |
| JP6542319B2 (ja) | 2017-09-20 | 2019-07-10 | 株式会社東芝 | 磁気メモリ |
| JP2019068012A (ja) * | 2017-10-05 | 2019-04-25 | 東京エレクトロン株式会社 | 被加工物の処理方法。 |
| US10734052B2 (en) * | 2017-10-24 | 2020-08-04 | Purdue Research Foundation | Buffered spin-torque sensing device for global interconnect circuits |
| TWI688130B (zh) * | 2017-11-28 | 2020-03-11 | 財團法人工業技術研究院 | 自旋軌道磁性記憶體及其製造方法 |
| US10762917B1 (en) | 2018-05-21 | 2020-09-01 | Western Digital Technologies, Inc. | Reversed mode spin torque oscillator with shaped field generation layer |
| US10720572B1 (en) | 2019-02-12 | 2020-07-21 | Northrop Grumman Systems Corporation | Skyrmion stack memory device |
| US10916283B2 (en) * | 2019-02-22 | 2021-02-09 | Tdk Corporation | Magnetic domain wall movement element and magnetic recording array |
| JP7196701B2 (ja) * | 2019-03-13 | 2022-12-27 | Tdk株式会社 | 磁壁移動素子、磁気記録アレイ及び半導体装置 |
| JP2020155558A (ja) | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 磁気メモリ |
| KR102657583B1 (ko) | 2019-07-19 | 2024-04-15 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| KR20210032591A (ko) * | 2019-09-16 | 2021-03-25 | 삼성전자주식회사 | 자기 기억 소자 |
| JP7419729B2 (ja) * | 2019-10-01 | 2024-01-23 | Tdk株式会社 | 磁壁移動素子及び磁気記録アレイ |
| US11895928B2 (en) * | 2019-10-03 | 2024-02-06 | Headway Technologies, Inc. | Integration scheme for three terminal spin-orbit-torque (SOT) switching devices |
| JP7518524B2 (ja) * | 2020-03-13 | 2024-07-18 | 国立大学法人京都大学 | 磁気メモリ素子 |
| US11348627B2 (en) | 2020-08-31 | 2022-05-31 | Samsung Electronics Co., Ltd. | Race-track memory with improved domain wall motion control |
| JP7520673B2 (ja) | 2020-10-02 | 2024-07-23 | Tdk株式会社 | 集積装置及びニューロモーフィックデバイス |
| KR20220052392A (ko) * | 2020-10-20 | 2022-04-28 | 삼성전자주식회사 | 자기 메모리 장치 |
| US20240237547A9 (en) * | 2021-03-02 | 2024-07-11 | Tdk Corporation | Domain wall displacement element, magnetic array, and method of manufacturing domain wall displacement element |
| KR20220127581A (ko) * | 2021-03-11 | 2022-09-20 | 삼성전자주식회사 | 멤리스터 소자, 이를 포함하는 시냅스 소자 및 뉴로모픽 프로세서 |
| KR20230040533A (ko) | 2021-09-16 | 2023-03-23 | 삼성전자주식회사 | 자기 저항 메모리 소자 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303159A (ja) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
| WO2009001706A1 (ja) * | 2007-06-25 | 2008-12-31 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| WO2010026861A1 (ja) * | 2008-09-02 | 2010-03-11 | 日本電気株式会社 | 磁気メモリ及びその製造方法 |
| JP2011119537A (ja) * | 2009-12-04 | 2011-06-16 | Nec Corp | メモリセル及び磁気ランダムアクセスメモリ |
| WO2013025994A2 (en) * | 2011-08-18 | 2013-02-21 | Cornell University | Spin hall effect magnetic apparatus, method and applications |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011118461A1 (ja) * | 2010-03-23 | 2011-09-29 | 日本電気株式会社 | 磁気メモリ |
-
2014
- 2014-09-30 WO PCT/JP2014/076643 patent/WO2015068509A1/ja active Application Filing
- 2014-09-30 JP JP2015546565A patent/JP6414754B2/ja active Active
-
2016
- 2016-05-02 US US15/144,715 patent/US10020039B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303159A (ja) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
| WO2009001706A1 (ja) * | 2007-06-25 | 2008-12-31 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| WO2010026861A1 (ja) * | 2008-09-02 | 2010-03-11 | 日本電気株式会社 | 磁気メモリ及びその製造方法 |
| JP2011119537A (ja) * | 2009-12-04 | 2011-06-16 | Nec Corp | メモリセル及び磁気ランダムアクセスメモリ |
| WO2013025994A2 (en) * | 2011-08-18 | 2013-02-21 | Cornell University | Spin hall effect magnetic apparatus, method and applications |
Also Published As
| Publication number | Publication date |
|---|---|
| US10020039B2 (en) | 2018-07-10 |
| JP6414754B2 (ja) | 2018-10-31 |
| WO2015068509A1 (ja) | 2015-05-14 |
| US20160247550A1 (en) | 2016-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6414754B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| KR102080631B1 (ko) | 자기 저항 효과 소자 및 자기 메모리 장치 | |
| CN108010548B (zh) | 磁存储器 | |
| CN108011038B (zh) | 自旋轨道转矩型磁阻效应元件及其制造方法 | |
| EP1600977B1 (en) | Multi-bit magnetic random acces memory device | |
| US7336528B2 (en) | Advanced multi-bit magnetic random access memory device | |
| US11056641B2 (en) | Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and magnetic memory | |
| US9105831B2 (en) | Nonvolatile magnetic element and nonvolatile magnetic device | |
| JP2006128579A (ja) | 記憶素子及びメモリ | |
| WO2016182085A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| KR20050085721A (ko) | 전자기 장치들을 위한 합성 반강자성체 구조 | |
| US20130113058A1 (en) | Magnetic memory element, magnetic memory and manufacturing method of the same | |
| US10290338B2 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits | |
| WO2019138778A1 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| WO2024090370A1 (ja) | 磁壁移動素子、メモリデバイス及びデータ書込み方法 | |
| JP2008084950A (ja) | 記憶素子、メモリ | |
| EP1890296B1 (en) | Multi-bit magnetic random access memory device and methods of operating and sensing the same | |
| Fang | Micromagnetic analysis of magnetic memory | |
| Prince | Magnetic RAMs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6414754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |