KR20230040533A - 자기 저항 메모리 소자 - Google Patents

자기 저항 메모리 소자 Download PDF

Info

Publication number
KR20230040533A
KR20230040533A KR1020210123786A KR20210123786A KR20230040533A KR 20230040533 A KR20230040533 A KR 20230040533A KR 1020210123786 A KR1020210123786 A KR 1020210123786A KR 20210123786 A KR20210123786 A KR 20210123786A KR 20230040533 A KR20230040533 A KR 20230040533A
Authority
KR
South Korea
Prior art keywords
pattern
spin
memory device
ferromagnetic
orbit torque
Prior art date
Application number
KR1020210123786A
Other languages
English (en)
Inventor
이성철
이경진
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020210123786A priority Critical patent/KR20230040533A/ko
Priority to US17/751,898 priority patent/US20230079682A1/en
Priority to CN202210933196.4A priority patent/CN115835763A/zh
Publication of KR20230040533A publication Critical patent/KR20230040533A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 저항 메모리 소자는, 산화막 패턴, 강자성 패턴 및 비자성 패턴이 적층된 구조를 가지는 스핀 궤도 토크 구조물을 포함한다. 상기 스핀 궤도 토크 구조물 상에, 자유층 패턴, 터널 베리어 패턴 및 고정층 패턴이 적층된 구조를 가지는 MTJ 구조물을 포함한다. 상기 스핀 궤도 토크 구조물은 상기 스핀 궤도 토크 구조물의 상부면에 수평한 제1 방향으로 연장된다. 상기 강자성 패턴은 수평 자성 물질을 포함한다. 상기 자유층 패턴은 상기 스핀 궤도 토크 구조물의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 스핀 궤도 토크 구조물에 의해 생성되는 스핀 전류에 의해 자화방향이 가변된다. 상기 자기저항 메모리 소자는 낮은 임계 전류에서 자유층 패턴의 자화 반전이 유도될 수 있다.

Description

자기 저항 메모리 소자{A MAGNETORESISTIVE RANDOM ACCESS MEMORY DEVICE}
본 발명은 자기 저항 메모리 소자(Magnetoresistive Random Access Memory: MRAM) 에 관한 것으로, 보다 자세하게는 스핀 궤도 토크-자기 저항 메모리 소자(Spin orbit torque-MRAM, SOT-MRAM)에 관한 것이다.
최근, 전력 소모를 감소시키기 위하여, 스핀 궤도 토크를 이용하여 데이터를 기록하는 SOT-MRAM이 사용되고 있다. 상기 SOT-MRAM는 우수한 데이터 쓰기 특성을 갖는 것이 요구된다.
본 발명의 일 과제는 우수한 특성을 갖는 자기 저항 메모리 소자를 제공하는 것이다.
상기한 일 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 저항 메모리 소자는, 산화막 패턴, 강자성 패턴 및 비자성 패턴이 적층된 구조를 가지는 스핀 궤도 토크 구조물이 구비된다. 상기 스핀 궤도 토크 구조물 상에, 자유층 패턴, 터널 베리어 패턴 및 고정층 패턴이 적층된 구조를 가지는 MTJ 구조물이 구비된다. 상기 스핀 궤도 토크 구조물은 상기 스핀 궤도 토크 구조물의 상부면에 수평한 제1 방향으로 연장된다. 상기 강자성 패턴은 수평 자성 물질을 포함한다. 상기 자유층 패턴은 상기 스핀 궤도 토크 구조물의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 스핀 궤도 토크 구조물에 의해 생성되는 스핀 전류에 의해 자화 방향이 가변된다.
상기한 일 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 저항 메모리 소자는, 금속 산화막 패턴, 수평 자성 물질을 포함하는 강자성 패턴 및 비자성 금속 물질을 포함하는 비자성 패턴이 순차적으로 적층된 구조를 가지고, 제1 방향으로 연장되는 스핀 궤도 토크 구조물이 구비된다. 상기 스핀 궤도 토크 구조물 상에 직접 접촉하고, 상기 스핀 궤도 토크 구조물의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 스핀 궤도 토크 구조물에 의해 생성되는 스핀 전류에 의해 자화방향이 가변되는 자유층 패턴이 구비된다. 상기 자유층 패턴 상에 터널 베리어 패턴이 구비된다. 상기 터널 베리어 패턴 상에, 상기 수직 방향의 자화 방향을 가지고, 상기 자화방향이 변하지 않는 고정층 패턴을 포함한다.
상기한 일 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 저항 메모리 소자는, 금속 산화막 패턴이 구비된다. 상기 금속 산화막 패턴의 상부면과 직접 접촉하고, 수평 자성 물질을 포함하는 강자성 패턴이 구비된다. 상기 강자성 패턴 상부면과 직접 접촉하고, 비자성 금속 물질을 포함하는 비자성 패턴이 구비된다. 상기 비자성 패턴 상부면의 일부분과 직접 접촉하고, 상기 비자성 패턴의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 금속 산화막 패턴, 강자성 패턴 및 비자성 패턴의 적층 구조를 통해 생성되는 스핀 전류에 의해 자화방향이 가변되는 자유층 패턴이 구비된다. 상기 자유층 패턴 상에 터널 베리어 패턴이 구비된다. 상기 터널 베리어 패턴 상에, 상기 수직 방향의 자화 방향을 가지고, 자화방향이 변하지 않는 고정층 패턴을 포함한다. 상기 스핀 전류는 상기 금속 산화막 패턴, 강자성 패턴 및 비자성 패턴의 적층 구조에 면내 전류가 인가됨에 따라 생성되고, 상기 스핀 전류는 스핀홀 효과에 의해 생성된 스핀 전류, 상기 산화막 패턴과 강자성 패턴의 제1 계면에서 생성된 제1 계면 스핀 전류 및 상기 강자성 패턴 및 비자성 패턴의 제2 계면에서 생성된 제2 계면 스핀 전류를 포함한다.
상기 자기 저항 메모리 소자는 상기 산화막 패턴과 강자성 패턴의 계면 및 상기 강자성 패턴 및 비자성 패턴의 계면에서 각각 계면 스핀 전류가 생성됨에 따라 계면 스핀 전류가 증가될 수 있다. 따라서, 상기 자유층 패턴의 자화 반전을 위하여 상기 스핀 궤도 토크 구조물에 인가되는 전류를 감소시킬 수 있다.
도 1 및 2는 예시적인 실시예들에 따른 SOT-자기 저항 메모리 셀 구조물을 설명하기 위한 단면도 및 사시도이다.
도 3 및 4는 예시적인 실시예들에 따른 SOT-자기 저항 메모리 셀 구조물을 설명하기 위한 사시도 및 단면도이다.
도 5 내지 도 10은 예시적인 실시예들에 따른 SOT-자기 저항 메모리 소자의 제조 방법을 설명하기 위한 사시도들 및 단면도들이다.
도 11은 샘플 1 및 비교 샘플 1의 수직 스핀 성분(Z-spin) 비평형 스핀 농도를 나타낸다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1 및 2는 예시적인 실시예들에 따른 SOT-자기 저항 메모리 셀 구조물을 설명하기 위한 단면도 및 사시도이다.
도 1 및 도 2를 참조하면, 메모리 셀 구조물(130)은 산화막 패턴(110), 강자성 패턴(ferromagnetic pattern, 112), 비자성 패턴(non-magnetic pattern, 114) 및 자기 터널 접합(magnetic tunnel junction, MTJ) 구조물(126)을 포함할 수 있다.
상기 메모리 셀 구조물(130)은 하부 구조물(도시안됨) 상에 형성될 수 있다. 일 예로, 상기 하부 구조물은 기판을 포함할 수 있다. 다른 예로, 상기 하부 구조물은 기판 및 기판 상의 하부 소자들을 포함할 수 있다.
상기 산화막 패턴(110), 강자성 패턴(112), 비자성 패턴(114)의 적층 구조는 스핀 궤도 토크(spin orbit torque, SOT)를 발생시키는 스핀 궤도 토크 구조물(116)로 제공될 수 있다. 상기 스핀 궤도 토크 구조물(116)에서 스핀 궤도 토크를 발생시키고, 상기 스핀 궤도 토크를 상기 자유층 패턴(120)에 가하여 상기 자유층 패턴(120)의 자화 방향을 변경할 수 있다. 상기 산화막 패턴(110), 강자성 패턴(112), 비자성 패턴(114)의 상, 하부면은 평탄할 수 있다.
상기 스핀 궤도 토크 구조물(116)은 제1 방향(X)으로 연장되는 라인 형상을 가질 수 있다. 상기 제1 방향(X)은 상기 스핀 궤도 토크 구조물(116)의 상부면과 수평한 일 방향일 수 있다.
상기 산화막 패턴(110)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 산화막 패턴은 코발트 산화물(CoOx), 철 산화물(FeOx), 니켈 산화물(NiOx), 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 탄탈륨 산화물(TaOx) 또는 지르코늄 산화물(ZrOx)를 포함할 수 있다. 이들은 하나 또는 2 이상을 적층하여 사용할 수도 있다.
상기 강자성 패턴(112)은 상기 산화막 패턴(110) 상부면과 직접 접촉할 수 있다. 따라서, 상기 산화막 패턴(110)과 강자성 패턴(112) 사이에는 제1 계면이 포함될 수 있다.
상기 강자성 패턴(112)은 면내 자화 방향(in plane magnetization direction)을 가지는 수평 자화 강자성 물질을 포함할 수 있다. 상기 강자성 패턴(112)의 자화 방향(10)은 상기 제1 방향(X)일 수 있다.
상기 강자성 패턴(112)은 스핀홀 효과(spin hall effect)를 통한 수직 스핀 전류(Z-spin current)를 유도하기 위하여 제공될 수 있다. 상기 스핀 궤도 토크 구조물(116)에 상기 제1 방향(X)으로 면내 전류(12)가 인가되면, 상기 강자성 패턴(112)에서 수직 스핀 전류가 유도될 수 있다.
상기 산화막 패턴(110)은 무자기장 자화 반전(field-free magnetization switching)에 필요한 수직 방향(Z)으로 계면 스핀 전류(interface-generated spin current)를 유도하기 위하여 제공될 수 있다. 즉, 상기 스핀 궤도 토크 구조물(116)에 상기 제1 방향(X)으로 면내 전류(12)를 인가하면, 상기 산화막 패턴(110)과 강자성 패턴(112) 사이의 제1 계면 부위에서 수직 방향으로 제1 계면 스핀 전류가 유도될 수 있다. 상기 제1 계면 스핀 전류는 상기 수직 방향(Z) 성분의 스핀 분극을 가질 수 있다. 따라서, 상기 자유층 패턴(120)으로 수직 방향(Z)의 스핀 성분을 전달할 수 있고, 이에 따라 상기 자유층 패턴(120)의 자화 반전을 유도할 수 있다.
상기 산화막 패턴(110)은 상기 산화막 패턴(110)과 강자성 패턴(112) 간의 계면 효과를 이용하므로, 상기 산화막 패턴(110)의 두께는 한정되지 않을 수 있다.
상기 강자성 패턴(112)은 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 백금(Pt) 등과 같은 강자성체를 포함할 수 있다. 상기 강자성 패턴은 붕소(B), 실리콘(Si) 또는 지르코늄(Zr)을 더 포함할 수도 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 예를 들면, 상기 강자성 패턴(112)은 CoFe, NiFe, FeCr, CoFeNi, PtCr, CoCrPt, CoFeB, NiFeSiB, CoFeSiB 등과 같은 복합 물질을 포함할 수 있다.
상기 강자성 패턴(112)의 두께는 상기 강자성 패턴(112)의 스핀 확산 길이(spin diffusion length)보다 얇을 수 있다. 예시적인 실시예에서, 상기 강자성 패턴(112)의 두께는 5nm 이하일 수 있고, 일 예로, 1nm 내지 5nm 일 수 있다.
상기 비자성 패턴(114)은 중금속을 포함할 수 있다. 상기 비자성 패턴(114)은 예를들어, Ti, Cu, Pt, W 또는 Ta 또는 이들이 2 이상 포함된 복합 물질을 포함할 수 있다.
상기 비자성 패턴(114)은 상기 강자성 패턴(112)의 상부면과 직접 접촉할 수 있다. 따라서, 상기 강자성 패턴(112)과 비자성 패턴(114) 사이에는 제2 계면이 포함될 수 있다.
상기 비자성 패턴(114)은 무자기장 자화 반전에 필요한 수직 방향(Z-방향)의 계면 스핀 전류를 유도하기 위하여 제공될 수 있다. 즉, 상기 스핀 궤도 토크 구조물(116)에 상기 제1 방향으로 면내 전류를 인가하면, 상기 비자성 패턴(114)과 강자성 패턴(112) 사이의 제2 계면 부위에서 수직 방향으로 제2 계면 스핀 전류가 유도될 수 있다. 상기 제2 계면 스핀 전류는 상기 수직 방향 성분의 스핀 분극을 가질 수 있다. 따라서, 상기 자유층 패턴(120)으로 수직 방향의 스핀 성분을 전달할 수 있고, 이에 따라 상기 자유층 패턴(120)의 자화 반전을 유도할 수 있다.
상기 비자성 패턴(114)의 두께는 상기 비자성 패턴(114)의 스핀 확산 길이(spin diffusion length)보다 얇을 수 있다. 예시적인 실시예에서, 상기 비자성 패턴의 두께는 5nm 이하일 수 있고, 일 예로, 1nm 내지 5nm 일 수 있다. 예를들어, 상기 비자성 패턴이 Pt 또는 Ta을 포함하는 경우, 상기 비자성 패턴의 두께는 2nm 내지 3nm일 수 있다.
상기 스핀 궤도 토크 구조물(116)에서, 상기 강자성 패턴(112) 및 비자성 패턴(114)은 면내 전류가 흐르는 도선으로 제공될 수 있다.
상기 MTJ 구조물(126)은 자유층 패턴(120), 터널 베리어 패턴(122) 및 고정층 패턴(124)을 포함하고, 이들이 적층된 구조를 가질 수 있다. 상기 MTJ 구조물(126)은 필라(pillar) 형상을 가질 수 있다.
예시적인 실시예에서, 상기 MTJ 구조물(126)은 하부 폭과 상부 폭과 동일한 폭을 가질 수 있다. 즉, 상기 MTJ 구조물(126)의 측벽은 수직할 수 있다. 일부 예시적인 실시예에서, 상기 MTJ 구조물(126)은 하부 폭이 상부 폭보다 넓을 수 있다. 즉, 상기 MTJ 구조물(126)은 상부에서 하부로 갈수록 폭이 점진적으로 증가될 수 있다. 상기 MTJ 구조물(126)의 측벽은 경사를 가질 수 있다.
상기 자유층 패턴(120)은 수직 자화 강자성 물질을 포함할 수 있다. 상기 자유층 패턴(120)의 자화 방향(14)은 수직 방향일 수 있다. 상기 자유층 패턴(120)은 자화 방향은 가변적일 수 있다. 즉, 상기 자유층 패턴(120)에 가해지는 스핀 궤도 토크에 의해 상기 자유층 패턴(120)의 자화 방향이 변할 수 있다.
상기 자유층 패턴(120)에 스핀 편극된 전류를 통과시킴으로써 자화 방향이 변하여 데이터를 기록할 수 있다. 즉, 상기 스핀 궤도 토크 구조물(116)의 상기 강자성 패턴(112)에서 스핀홀 효과에 의해 스핀 전류가 생성되고, 추가적으로 상기 산화막 패턴(110)과 강자성 패턴(112)의 제1 계면에 제1 계면 스핀 전류와, 상기 강자성 패턴(112) 및 비자성 패턴(114)의 제2 계면에 제2 계면 스핀 전류가 각각 유도될 수 있다. 상기 스핀 전류 및 제1 및 제2 계면 스핀 전류는 상기 자유층 패턴(120)에 수직 방향의 스핀 성분을 전달하여 무자기장 자화 반전이 수행될 수 있다. 즉, 상기 자화 반전은 외부 자기장 없이 수행될 수 있다.
이와 같이, 상기 스핀 궤도 토크 구조물(116)이 산화막 패턴(110), 강자성 패턴(112) 및 비자성 패턴(114)의 적층 구조를 가지는 경우, 더 큰 계면 스핀 전류를 유도할 수 있어서 낮은 임계 전류에서 자유층 패턴(120)의 자화 반전이 유도될 수 있다.
예시적인 실시예에서, 상기 자유층 패턴(120)은 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 백금(Pt) 등과 같은 강자성체를 포함할 수 있다. 상기 자유층 패턴(120)은 붕소(B), 실리콘(Si) 또는 지르코늄(Zr)을 더 포함할 수도 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 예를 들면, 상기 자유층 패턴(120)은 CoFe, NiFe, FeCr, CoFeNi, PtCr, CoCrPt, CoFeB, NiFeSiB, CoFeSiB 등과 같은 복합 물질을 포함할 수 있다.
상기 고정층 패턴(124)은 수직 자화 강자성 물질을 포함할 수 있다. 상기 고정층 패턴(124)의 자화 방향(16)은 수직 방향일 수 있다. 상기 고정층 패턴(124)의 자화 방향은 상기 MTJ 구조물(126)을 통하여 흐르는 전류에 의하여 변하지 않고 일 방향으로 고정될 수 있다.
예시적인 실시예들에 있어서, 상기 고정층 패턴(124)은 고정 패턴, 하부 강자성 패턴, 반강자성 커플링 스페이서 패턴, 상부 강자성 패턴을 포함할 수 있다. 이 때, 상기 고정 패턴은 예를 들어, 망간철(FeMn), 망간이리듐(IrMn), 망간백금(PtMn), 산화망간(MnO), 황화망간(MnS), 텔루르망간(MnTe), 불화망간(MnF2), 불화철(FeF2), 염화철(FeCl2), 산화철(FeO), 염화코발트(CoCl2), 산화코발트(CoO), 염화니켈(NiCl2), 산화니켈(NiO), 크롬(Cr) 등을 포함하도록 형성할 수 있다. 상기 상부 및 하부 강자성 패턴들은 예를 들어, 철(Fe), 니켈(Ni) 및 코발트(Co) 중 적어도 하나를 포함하는 강자성체를 포함하도록 형성할 수 있다. 상기 반강자성 커플링 스페이서 패턴은 예를 들어, 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 중 적어도 하나를 포함하도록 형성할 수 있다.
상기 터널 베리어 패턴(122)은 자유층 패턴(120) 및 고정층 패턴(124) 사이에 배치될 수 있다. 이에 따라, 상기 자유층 패턴(120) 및 고정층 패턴(124)은 서로 직접적으로 접촉하지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 터널 베리어 패턴(122)은 절연성을 갖는 금속 산화물을 포함할 수 있다. 예를 들어, 상기 터널 베리어 패턴(122)은 마그네슘 산화물(MgOx) 또는 알루미늄 산화물(AlOx)을 포함할 수 있다.
설명한 것과 같이, 상기 산화막 패턴(110) 상부면은 상기 강자성 패턴(112)의 하부면과 접할 수 있다. 상기 비자성 패턴(114)의 하부면은 상기 강자성 패턴(112)의 상부면과 접할 수 있다. 상기 비자성 패턴(114)은 상기 자유층 패턴(120)의 하부면과 접촉할 수 있다. 상기 산화막 패턴(110)과 강자성 패턴(112)의 제1 계면 및 상기 강자성 패턴(112) 및 비자성 패턴(114)의 제2 계면에 각각 제1 및 제2 계면 스핀 전류가 생성될 수 있어서, 계면 스핀 전류가 증가할 수 있다. 따라서, 상기 자유층 패턴(120)의 자화 반전을 위하여 상기 스핀 궤도 토크 구조물(116)에 인가되는 전류를 감소시킬 수 있다. 즉, 상기 SOT-자기 저항 메모리의 동작 전류를 감소시킬 수 있다.
도 3 및 4는 예시적인 실시예들에 따른 SOT-자기 저항 메모리 셀 구조물을 설명하기 위한 사시도 및 단면도이다.
상기 SOT-자기 저항 메모리 소자는 도 1을 참조로 설명한 것과 실질적으로 동일한 SOT-자기 저항 메모리 셀 구조물을 포함할 수 있다. 상기 SOT-자기 저항 메모리 소자는 크로스 포인트 어레이를 가질 수 있다. 도 3에는 제1 및 제2 상부 절연 패턴이 생략되어 있다.
도 3 및 도 4를 참조하면, 하부 구조물(20) 상에 산화막 패턴(110), 강자성 패턴(112), 비자성 패턴(114), MTJ 구조물들(126), 상부 전극들(128) 및 제1 도전 패턴들(140)이 구비될 수 있다. 또한, 하부 절연 패턴(118), 제1 상부 절연 패턴(138) 및 제2 상부 절연 패턴(142)이 더 구비될 수 있다.
상기 산화막 패턴(110), 강자성 패턴(112), 비자성 패턴(114)의 적층 구조는 스핀궤도 토크를 발생시키는 스핀 궤도 토크 구조물(116)로 제공될 수 있다.
상기 강자성 패턴(112)은 산화막 패턴(110)의 상부면과 직접 접촉하고, 상기 비자성 패턴(114)은 상기 강자성 패턴(112)의 상부면과 직접 접촉할 수 있다.
상기 스핀 궤도 토크 구조물(116)은 상기 스핀 궤도 토크 구조물(116)의 상부면과 수평한 상기 제1 방향으로 연장되는 라인 형상을 가질 수 있다. 예시적인 실시예에서, 복수의 스핀 궤도 토크 구조물(116)은 서로 평행하게 배치될 수 있다.
상기 스핀 궤도 토크 구조물들(116) 사이의 공간에는 상기 하부 절연 패턴(118)이 구비될 수 있다. 상기 스핀 궤도 토크 구조물(116) 및 하부 절연 패턴(118)의 상부면들은 동일한 평면에 위치할 수 있다.
상기 MTJ 구조물들(126)은 상기 스핀 궤도 토크 구조물들(116) 상에서 서로 이격되면서 배치될 수 있다. 상기 비자성 패턴(114)의 상부면에는 자유층 패턴(120)이 접촉될 수 있다.
상기 상부 전극들(128)은 상기 MTJ 구조물들(126) 상에 각각 구비될 수 있다.
상기 스핀 궤도 토크 구조물(116) 및 MTJ 구조물들(126)은 도 1 및 도 2를 참조로 설명한 스핀 궤도 토크 구조물 및 MTJ 구조물들과 실질적으로 동일할 수 있다.
상기 MTJ 구조물(126) 및 상부 전극(128)의 적층 구조물들 사이를 채우는 상기 제1 상부 절연 패턴(138)이 구비될 수 있다. 예시적인 실시예에서, 상기 제1 상부 절연 패턴(138)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산 질화물을 포함할 수 있다. 예시적인 실시예에서, 상기 상부 전극(128) 및 제1 상부 절연 패턴(138)의 상부면들은 실질적으로 동일한 평면에 위치할 수 있다.
상기 제1 도전 패턴들(140)은 상기 상부 전극(128) 상에 형성될 수 있다. 일부 실시예에서, 상기 상부 전극(128)이 형성되지 않을 수 있으며 이 경우, 상기 제1 도전 패턴들(140)은 상기 MTJ 구조물(126)의 고정층 패턴(124) 상에 형성될 수 있다. 따라서, 각각의 제1 도전 패턴들(140)은 상기 고정층 패턴들(124)과 전기적으로 연결될 수 있다.
상기 제1 도전 패턴들(140)은 상기 스핀 궤도 토크 구조물(116)의 상부면과 평행하면서 상기 제1 방향(X)과 수직한 제2 방향(Y)으로 연장되는 라인 형상을 가질 수 있다. 상기 제1 도전 패턴들(140)은 서로 평행하게 배치될 수 있다.
상기 제1 도전 패턴들(140) 사이를 채우는 상기 제2 상부 절연 패턴(142)이 구비될 수 있다. 예시적인 실시예에서, 상기 제2 상부 절연 패턴(142)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산 질화물을 포함할 수 있다. 상기 제1 도전 패턴들(140) 및 제2 상부 절연 패턴(142)의 상부면들은 실질적으로 동일한 평면에 위치할 수 있다.
상기 스핀 궤도 토크 구조물(116) 및 제1 도전 패턴(140)의 크로스 포인트에 각각 MTJ 구조물(126)이 구비될 수 있다. 따라서, 상기 SOT-자기 저항 메모리 소자는 크로스 포인트 어레이를 가질 수 있다.
상기 SOT-자기 저항 메모리 소자는 상기 스핀 궤도 토크 구조물(116) 을 통해 상기 자유층 패턴(120)에 상기 스핀 편극된 전류를 통과시킴으로써 상기 MTJ 구조물(126)에 데이터를 기록할 수 있다. 상기 스핀 궤도 토크 구조물(116)은 스핀홀 전류와, 산화막 패턴(110)과 강자성 패턴(112)의 제1 계면 및 상기 강자성 패턴(112) 및 비자성 패턴(114)의 제2 계면에서 생성된 제1 및 제2 계면 스핀 전류를 통해 상기 자유층 패턴(120)에 데이터를 기록할 수 있다. 이 때, 상기 제1 도전 패턴(140)을 통해 전압을 콘트롤함으로써, 선택된 하나의 MTJ 구조물(126)에만 데이터가 기록되도록 할 수 있다.
도 5 내지 도 10은 예시적인 실시예들에 따른 SOT-자기 저항 메모리 소자의 제조 방법을 설명하기 위한 사시도들 및 단면도들이다.
도 5 및 도 6은 사시도이고, 도 7 내지 도 10은 단면도이다.
도 5를 참조하면, 하부 구조물(20) 상에 산화막(109), 강자성막(111) 및 비자성막(113)을 순차적으로 형성한다.
일 예로, 상기 하부 구조물(20)은 기판을 포함할 수 있다. 다른 예로, 상기 하부 구조물(20)은 기판 및 기판 상의 하부 소자들을 포함할 수 있다.
도 6 및 도 7을 참조하면, 상기 산화막(109), 강자성막(111) 및 비자성막(113)을 패터닝함으로써, 상기 하부 구조물(20) 상에 산화막 패턴(110), 강자성 패턴(112) 및 비자성 패턴(114)을 포함하는 스핀 궤도 토크 구조물(116)을 형성한다. 상기 스핀 궤도 토크 구조물(116)은 상기 제1 방향으로 연장되는 라인 형상을 가질 수 있다.
상기 스핀 궤도 토크 구조물(116)을 덮도록 하부 절연막을 형성하고, 상기 스핀 궤도 토크 구조물(116)의 상부면이 노출되도록 평탄화함으로써 상기 하부 절연 패턴(118)을 형성할 수 있다. 상기 평탄화 공정은 화학 기계적 연마 또는 에치백 공정을 포함할 수 있다.
상기 하부 절연 패턴(118)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산 질화물을 포함할 수 있다. 상기 평탄화 공정을 수행함에 따라, 상기 스핀 궤도 토크 구조물(116) 및 하부 절연 패턴(118)의 상부면들은 실질적으로 동일한 평면에 위치할 수 있다.
도 8을 참조하면, 상기 스핀 궤도 토크 구조물(116) 및 하부 절연 패턴(118) 상에 MTJ막(125)을 형성한다. 상기 MTJ막(125) 상에 상부 전극(128)을 형성한다.
상기 MTJ막(125)은 자유층(119), 터널 베리어막(121) 및 고정층(123)을 포함할 수 있다. 즉, 상기 비자성 패턴(114) 및 하부 절연 패턴(118)의 상에 상기 자유층(119), 터널 베리어막(121) 및 고정층(123)이 순차적으로 적층될 수 있다. 상기 자유층(119)은 상기 비자성 패턴(114) 및 하부 절연 패턴(118)의 상부면과 접할 수 있다.
상기 고정층(123) 상에 상부 전극막을 형성하고, 상기 상부 전극막을 패터닝하여 상부 전극(128)을 형성한다. 예시적인 실시예에서, 상기 상부 전극막은 텅스텐, 구리, 백금, 니켈, 은, 금 등을 포함할 수 있다.
도 9를 참조하면, 상기 상부 전극(128)을 식각 마스크로 사용하여 MTJ막(125)을 이방성 식각한다. 따라서, 상기 비자성 패턴(114)상에 MTJ 구조물들(126)을 형성할 수 있다.
상기 MTJ막(125)의 식각 공정은 이온빔 식각(Ion beam etching, IBE) 공정과 같은 물리적 식각 공정을 포함할 수 있다. 일 예로, 상기 식각 공정은 아르곤 이온 스퍼터링 방식의 식각을 포함할 수 있다. 예시적인 실시예에서, 상기 식각 공정은 식각 소스로 사용되는 이온빔의 입사각을 변경시키면서 수행할 수 있다.
상기 MTJ 구조물(126)은 자유층 패턴(120), 터널 베리어 패턴(122) 및 고정층 패턴(124)이 순차적으로 적층될 수 있다. 상기 MTJ 구조물(126)은 필라 형상을 가질 수 있다.
예시적인 실시예에서, 상기 MTJ 구조물(126)은 하부 폭이 상부 폭보다 넓을 수 있다. 즉, 상기 MTJ 구조물(126)은 상부에서 하부로 갈수록 폭이 점진적으로 증가될 수 있다. 상기 MTJ 구조물(126)의 측벽은 경사를 가질 수 있다. 일부 예시적인 실시예에서, 상기 MTJ 구조물은 하부 폭과 상부 폭과 동일한 폭을 가질 수 있다. 즉, 상기 MTJ 구조물의 측벽은 수직할 수 있다.
상기 공정을 수행함에 따라, SOT-자기 저항 메모리 셀 구조물이 형성될 수 있다.
상기 스핀 궤도 토크 구조물(116) 및 하부 절연 패턴(118) 상에 상기 MTJ 구조물(126) 및 상부 전극(128)의 적층 구조물들 사이를 채우도록 제1 상부 절연막을 형성하고, 상기 상부 전극(128)의 상부면이 노출되도록 상기 제1 상부 절연막을 평탄화할 수 있다. 따라서, 상기 MTJ 구조물(126) 및 상부 전극(128)의 적층 구조물들 사이에 상기 제1 상부 절연 패턴(138)을 형성한다.
도 10을 참조하면, 상기 제1 상부 절연 패턴(138) 및 상부 전극(128) 상에 상기 제2 방향으로 연장되는 라인 형상을 갖는 제1 도전 패턴(140)들을 형성한다. 상기 제1 도전 패턴들(140) 사이에 제2 상부 절연 패턴들(142)을 형성한다.
예시적인 실시예에서, 상기 제1 도전 패턴들(140)은 다마신 공정을 통해 형성할 수 있다. 구체적으로, 제2 상부 절연막을 증착하고, 상기 제2 상부 절연막을 패터닝하여 제2 상부 절연 패턴들(142)을 형성한다. 이 후, 상기 제2 상부 절연 패턴들(142) 사이를 채우도록 제1 도전막을 형성하고, 상기 제2 상부 절연 패턴들(142)의 상부면이 노출되도록 평탄화함으로써 상기 제1 도전 패턴들(140)을 형성할 수 있다. 상기 평탄화 공정은 화학 기계적 연마 또는 에치백 공정을 포함할 수 있다.
일부 예시적인 실시예에서, 상기 제1 도전 패턴들(140)은 양각 방식의 패터닝 공정을 통해 형성할 수 있다. 즉, 상기 제1 도전막을 형성하고, 이를 패터닝함으로써 상기 제1 도전 패턴들(140)을 형성할 수 있다. 또한, 상기 제1 도전 패턴들(140)을 덮도록 제2 상부 절연막을 형성하고, 상기 제1 도전 패턴들(140)의 상부면이 노출되도록 평탄화함으로써 상기 제2 상부 절연 패턴들(142)을 형성할 수 있다. 상기 평탄화 공정은 화학 기계적 연마 또는 에치백 공정을 포함할 수 있다.
상기 공정을 수행함에 따라, 크로스 포인트 어레이의 SOT-자기 저항 메모리 소자를 제조할 수 있다.
비교 실험
샘플 1
산화막 패턴, 강자성 패턴 및 비자성 패턴이 적층된 스핀 궤도 토크 구조물 상에 자유층 패턴이 구비된다. 상기 산화막 패턴은 코발트 산화물(CoO)이고, 상기 강자성 패턴은 코발트(Co), 상기 비자성 패턴은 티타늄(Ti)이다. 상기 자유층 패턴은 코발트(Co)이다. 자유층 패턴의 자화 방향은 수직 방향(Z)으로 정렬되어 있다. 상기 스핀 궤도 토크의 면내 전류는 제1 방향(X)으로 인가한다. 그리고, 자유층 패턴에 유도되는 수직 스핀 성분(Z-spin) 비평형 스핀 농도(
Figure pat00001
)를 계산하여 확인한다.
비교 샘플 1
강자성 패턴 및 비자성 패턴이 적층된 스핀 궤도 토크 구조물 상에 자유층 패턴이 구비된다. 즉, 스핀 궤도 토크 구조물에 산화막 패턴이 구비되지 않는다. 상기 강자성 패턴은 코발트, 상기 비자성 패턴은 티타늄이다. 상기 자유층 패턴은 코발트(Co)이다. 자유층 패턴의 자화 방향은 수직 방향(Z)으로 정렬되어 있다. 상기 스핀 궤도 토크의 면내 전류는 제1 방향(X)으로 인가한다. 그리고, 자유층 패턴에 유도되는 수직 스핀 성분(Z-spin) 비평형 스핀 농도(
Figure pat00002
)를 계산하여 확인한다.
도 11은 샘플 1 및 비교 샘플 1의 수직 스핀 성분(Z-spin) 비평형 스핀 농도를 나타낸다.
도 11에 도시된 것과 같이, 상기 샘플 1의 수직 스핀 성분(Z-spin) 비평형 스핀 농도는 비교 샘플 1의 수직 스핀 성분(Z-spin) 비평형 스핀 농도보다 더 크다. 즉, 상기 산화막 패턴이 더 구비됨에 따라 상기 수직 스핀 성분(Z-spin) 비평형 스핀 농도가 더 커질 수 있으며, 수직 방향의 계면 스핀 전류가 증가됨을 알 수 있다. 이에 따라, 낮은 임계 전류에서 자유층 패턴(120)의 자화 반전이 유도될 수 있다.
본 발명의 각 실시예들의 SOT-자기 저항 메모리 소자는 모바일 기기, 메모리 카드, 컴퓨터 등의 전자 제품에 포함되는 메모리로 사용될 수 있다.
110 : 산화막 패턴 112 : 강자성 패턴
114 : 비자성 패턴 116 : 스핀 궤도 토크 구조물
120 : 자유층 패턴 122 : 터널 베리어 패턴
124 : 고정층 패턴 126 : 자기 터널 접합 구조물
128 : 상부 전극들 140 : 제1 도전 패턴

Claims (20)

  1. 산화막 패턴, 강자성 패턴 및 비자성 패턴이 적층된 구조를 가지는 스핀 궤도 토크 구조물; 및
    상기 스핀 궤도 토크 구조물 상에, 자유층 패턴, 터널 베리어 패턴 및 고정층 패턴이 적층된 구조를 가지는 MTJ 구조물을 포함하고,
    상기 스핀 궤도 토크 구조물은 상기 스핀 궤도 토크 구조물의 상부면에 수평한 제1 방향으로 연장되고,
    상기 강자성 패턴은 수평 자성 물질을 포함하고,
    상기 자유층 패턴은 상기 스핀 궤도 토크 구조물의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 스핀 궤도 토크 구조물에 의해 생성되는 스핀 전류에 의해 자화방향이 가변되는 자기 저항 메모리 소자.
  2. 제1항에 있어서, 상기 산화막 패턴은 코발트 산화물(CoOx), 철 산화물(FeOx), 니켈 산화물(NiOx), 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 탄탈륨 산화물(TaOx) 또는 지르코늄 산화물(ZrOx)를 포함하는 자기 저항 메모리 소자.
  3. 제1항에 있어서, 상기 강자성 패턴은 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 백금(Pt), 붕소(B), 실리콘(Si), 지르코늄(Zr) 및 이들의 복합 물질을 포함하는 자기 저항 메모리 소자.
  4. 제1항에 있어서, 상기 비자성 패턴은 Ti, Cu, Pt, W, Ta 또는 이들의 복합 물질을 포함하는 자기 저항 메모리 소자.
  5. 제1항에 있어서, 상기 강자성 패턴은 상기 산화막 패턴의 상부면과 직접 접촉하고, 상기 비자성 패턴은 상기 강자성 패턴의 상부면과 직접 접촉하는 자기 저항 메모리 소자.
  6. 제1항에 있어서, 상기 비자성 패턴은 상기 자기 터널 접합 구조물의 자유층 패턴과 직접 접촉하는 자기 저항 메모리 소자.
  7. 제1항에 있어서, 상기 고정층 패턴은 상기 수직 방향의 자화 방향을 가지고, 고정된 자화 방향을 가지는 자기 저항 메모리 소자.
  8. 제1항에 있어서, 상기 MTJ 구조물 상에 상기 고정층 패턴과 전기적으로 연결되는 제1 도전 패턴이 더 포함되고, 상기 제1 도전 패턴은 상기 제1 도전 패턴 상부면과 수평하면서 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는 자기 저항 메모리 소자.
  9. 제1항에 있어서, 상기 자유층 패턴은 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 백금(Pt), 붕소(B), 실리콘(Si), 지르코늄(Zr) 및 이들의 복합 물질을 포함하는 자기 저항 메모리 소자.
  10. 제1항에 있어서, 상기 스핀 전류는 상기 스핀 궤도 토크 구조물에 제1 방향으로 면내 전류가 인가됨에 따라 생성되고,
    상기 스핀 전류는 스핀홀 효과에 의해 생성된 스핀 전류, 상기 산화막 패턴과 강자성 패턴의 제1 계면에서 생성된 제1 계면 스핀 전류 및 상기 강자성 패턴 및 비자성 패턴의 제2 계면에서 생성된 제2 계면 스핀 전류를 포함하는 저항 메모리 소자.
  11. 제1항에 있어서, 상기 강자성 패턴은 1nm 내지 5nm의 두께를 갖는 저항 메모리 소자.
  12. 제1항에 있어서, 상기 비자성 패턴은 1nm 내지 5nm의 두께를 갖는 저항 메모리 소자.
  13. 금속 산화막 패턴, 수평 자성 물질을 포함하는 강자성 패턴 및 비자성 금속 물질을 포함하는 비자성 패턴이 순차적으로 적층된 구조를 가지고, 제1 방향으로 연장되는 스핀 궤도 토크 구조물;
    상기 스핀 궤도 토크 구조물 상에 직접 접촉하고, 상기 스핀 궤도 토크 구조물의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 스핀 궤도 토크 구조물에 의해 생성되는 스핀 전류에 의해 자화방향이 가변되는 자유층 패턴;
    상기 자유층 패턴 상에 터널 베리어 패턴; 및
    상기 터널 베리어 패턴 상에, 상기 수직 방향의 자화 방향을 가지고, 상기 자화 방향이 변하지 않는 고정층 패턴을 포함하는 자기 저항 메모리 소자.
  14. 제13항에 있어서, 상기 금속 산화막 패턴은 코발트 산화물(CoOx), 철 산화물(FeOx), 니켈 산화물(NiOx), 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 탄탈륨 산화물(TaOx) 또는 지르코늄 산화물(ZrOx)를 포함하는 자기 저항 메모리 소자.
  15. 제13항에 있어서, 상기 강자성 패턴은 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 백금(Pt), 붕소(B), 실리콘(Si), 지르코늄(Zr) 및 이들의 복합 물질을 포함하는 자기 저항 메모리 소자.
  16. 제13항에 있어서, 상기 비자성 패턴은 Ti, Cu, Pt, W, Ta 또는 이들의 복합 물질을 포함하는 자기 저항 메모리 소자.
  17. 제13항에 있어서, 상기 강자성 패턴의 두께는 상기 강자성 패턴의 스핀 확산 길이(spin diffusion length)보다 얇은 자기 저항 메모리 소자.
  18. 제13항에 있어서, 상기 비자성 패턴의 두께는 상기 비자성 패턴의 스핀 확산 길이(spin diffusion length)보다 얇은 자기 저항 메모리 소자.
  19. 제13항에 있어서,
    상기 고정층 패턴 상에 상부 전극; 및
    상기 상부 전극 상에 상기 스핀 궤도 토크 구조물의 연장 방향과 수직하고 상기 스핀 궤도 토크 구조물의 상부면에 수평한 제2 방향으로 연장되는 제1 도전 패턴을 더 포함하는 자기 저항 메모리 소자.
  20. 금속 산화막 패턴;
    상기 금속 산화막 패턴의 상부면과 직접 접촉하고, 수평 자성 물질을 포함하는 강자성 패턴;
    상기 강자성 패턴 상부면과 직접 접촉하고, 비자성 금속 물질을 포함하는 비자성 패턴;
    상기 비자성 패턴 상부면의 일부분과 직접 접촉하고, 상기 비자성 패턴의 상부면으로부터 수직한 수직 방향의 자화 방향을 가지고, 상기 금속 산화막 패턴, 강자성 패턴 및 비자성 패턴의 적층 구조를 통해 생성되는 스핀 전류에 의해 자화방향이 가변되는 자유층 패턴;
    상기 자유층 패턴 상에 터널 베리어 패턴; 및
    상기 터널 베리어 패턴 상에, 상기 수직 방향의 자화 방향을 가지고, 자화방향이 변하지 않는 고정층 패턴을 포함하고,
    상기 스핀 전류는 상기 금속 산화막 패턴, 강자성 패턴 및 비자성 패턴의 적층 구조에 면내 전류가 인가됨에 따라 생성되고, 상기 스핀 전류는 스핀홀 효과에 의해 생성된 스핀 전류, 상기 산화막 패턴과 강자성 패턴의 제1 계면에서 생성된 제1 계면 스핀 전류 및 상기 강자성 패턴 및 비자성 패턴의 제2 계면에서 생성된 제2 계면 스핀 전류를 포함하는 자기 저항 메모리 소자.


KR1020210123786A 2021-09-16 2021-09-16 자기 저항 메모리 소자 KR20230040533A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210123786A KR20230040533A (ko) 2021-09-16 2021-09-16 자기 저항 메모리 소자
US17/751,898 US20230079682A1 (en) 2021-09-16 2022-05-24 Magnetoresistive random access memory device
CN202210933196.4A CN115835763A (zh) 2021-09-16 2022-08-04 磁阻随机存取存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210123786A KR20230040533A (ko) 2021-09-16 2021-09-16 자기 저항 메모리 소자

Publications (1)

Publication Number Publication Date
KR20230040533A true KR20230040533A (ko) 2023-03-23

Family

ID=85480137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210123786A KR20230040533A (ko) 2021-09-16 2021-09-16 자기 저항 메모리 소자

Country Status (3)

Country Link
US (1) US20230079682A1 (ko)
KR (1) KR20230040533A (ko)
CN (1) CN115835763A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636962B2 (en) * 2018-08-21 2020-04-28 Qualcomm Incorporated Spin-orbit torque (SOT) magnetic tunnel junction (MTJ) (SOT-MTJ) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
US11271035B2 (en) * 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
EP3848933A1 (en) * 2020-01-07 2021-07-14 Antaios Sot mram cell and array comprising a plurality of sot mram cells

Also Published As

Publication number Publication date
US20230079682A1 (en) 2023-03-16
CN115835763A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
KR101831504B1 (ko) 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
US7919826B2 (en) Magnetoresistive element and manufacturing method thereof
US11569439B2 (en) Double spin filter tunnel junction
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
JP2006005356A (ja) 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド
US8729648B2 (en) Magnetic body device and manufacturing method thereof
JP2002540594A (ja) メモリセル装置及びその製造方法
JP2008218829A (ja) 磁気抵抗素子及びその製造方法
US20130108889A1 (en) Magnetoresistance Device and Memory Device Including the Magnetoresistance Device
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP2002538614A (ja) 記憶セル構造、およびこれを製造する方法
JP5472830B2 (ja) 強磁性ランダムアクセスメモリ
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
US11004900B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
JP2005166896A (ja) 磁気メモリ
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2008251796A (ja) 磁気記録装置
KR20230040533A (ko) 자기 저항 메모리 소자
JP2013008984A (ja) 磁気記録素子及び磁気メモリ
WO2023112087A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2023148966A1 (ja) 磁気素子
EP3866168A1 (en) Magnetic memory cell writable in a deterministic fashion and method for manufacturing such cell
JP4957054B2 (ja) 磁気記憶装置
WO2006035943A1 (ja) 磁気メモリ