JP2019054191A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2019054191A
JP2019054191A JP2017178745A JP2017178745A JP2019054191A JP 2019054191 A JP2019054191 A JP 2019054191A JP 2017178745 A JP2017178745 A JP 2017178745A JP 2017178745 A JP2017178745 A JP 2017178745A JP 2019054191 A JP2019054191 A JP 2019054191A
Authority
JP
Japan
Prior art keywords
magnetic
storage device
magnetic layer
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017178745A
Other languages
English (en)
Inventor
門　昌輝
Masateru Kado
昌輝 門
剛 近藤
Takeshi Kondo
剛 近藤
大寺　泰章
Yasuaki Otera
泰章 大寺
拓哉 島田
Takuya Shimada
拓哉 島田
ミカエル アルノー カンサ
Arnaud Quinsat Michael
ミカエル アルノー カンサ
信之 梅津
Nobuyuki Umezu
信之 梅津
橋本　進
Susumu Hashimoto
進 橋本
中村　志保
Shiho Nakamura
志保 中村
英明 青地
Hideaki Aochi
英明 青地
朋也 佐貫
Tomoya Sanuki
朋也 佐貫
宮野　信治
Shinji Miyano
信治 宮野
善寛 上田
Yoshihiro Ueda
善寛 上田
雄一 伊藤
Yuichi Ito
雄一 伊藤
康人 吉水
Yasuto Yoshimizu
康人 吉水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017178745A priority Critical patent/JP2019054191A/ja
Priority to US15/917,145 priority patent/US10304902B2/en
Publication of JP2019054191A publication Critical patent/JP2019054191A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】記憶密度が向上できる磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、第１磁性部材、第１磁性層及び第１非磁性層を含む。前記第１磁性部材は、第１部分及び第２部分を含み第１方向に沿って延びる第１延在部と、前記第２部分と接続された第３部分と、を含む。前記第１部分から前記第２部分に向かう方向は前記第１方向に沿う。前記第３部分の少なくとも一部は、前記第１方向に対して傾斜している。前記第１非磁性層は、前記第１磁性層と前記第３部分の前記少なくとも一部との間に設けられ、前記第３部分の前記少なくとも一部に沿い前記第１方向に対して傾斜している。【選択図】図１

Description

本発明の実施形態は、磁気記憶装置に関する。
磁性体を用いた磁気シフトレジスタを含む磁気記憶装置がある。磁気記憶装置において記憶密度の向上が求められている。
特開２０１６−９８０６号公報
本発明の実施形態は、記憶密度が向上できる磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、第１磁性部材、第１磁性層及び第１非磁性層を含む。前記第１磁性部材は、第１部分及び第２部分を含み第１方向に沿って延びる第１延在部と、前記第２部分と接続された第３部分と、を含む。前記第１部分から前記第２部分に向かう方向は前記第１方向に沿う。前記第３部分の少なくとも一部は、前記第１方向に対して傾斜している。前記第１非磁性層は、前記第１磁性層と前記第３部分の前記少なくとも一部との間に設けられ、前記第３部分の前記少なくとも一部に沿い前記第１方向に対して傾斜している。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 第１実施形態に係る磁気記憶装置を例示する模式図である。 図３（ａ）〜図３（ｈ）は、第１実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。 第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。 図８（ａ）及び図８（ｂ）は、第２実施形態に係る磁気記憶装置を例示する模式図である。 図９（ａ）〜図９（ｈ）は、第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第２実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 第２実施形態に係る別の磁気記憶装置を例示する模式的平面図である。 第３実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。図１（ｂ）は、図１（ａ）の矢印ＡＡからみた平面図である。
図１（ａ）に示すように、第１実施形態に係る磁気記憶装置１１０は、第１磁性部材１０と、第１磁性層２１と、第１非磁性層３１と、を含む。
第１磁性部材１０は、第１延在部１０ｅを含む。第１延在部１０ｅは、第１部分１１及び第２部分１２を含む。第１延在部１０ｅは、第１方向に沿って延びる。第１部分１１から第２部分１２に向かう方向は、第１方向（Ｚ軸方向）に沿う。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
図１（ａ）及び図１（ｂ）に示すように、この例では、第１延在部１０ｅは、第１方向（Ｚ軸方向）に沿って延びる筒状である。例えば、第１延在部１０ｅをＸ−Ｙ平面で切断したときに、第１延在部１０ｅは、環状である。第１延在部１０ｅの断面形状は、例えば、円形（偏平円を含む）などである。
第１延在部１０ｅの中には、絶縁部材１０ｉが設けられても良い。
第１磁性部材１０は、第３部分１３をさらに含む。第３部分１３は、第２部分１２と接続される。実施形態においては、第３部分１３の少なくとも一部は、第１方向（Ｚ軸方向）に対して傾斜している。例えば、第３部分１３の少なくとも一部（例えば傾斜した部分）から第１磁性層２１に向かう方向は、第１方向（Ｚ軸方向）に対して傾斜している。
第１非磁性層３１は、第１磁性層２１と、第３部分１３の上記の少なくとも一部と、の間に設けられる。例えば、第１磁性層２１は、第３部分１３と、直接接触しない。第１非磁性層３１は、前記第３部分の前記少なくとも一部に沿い前記第１方向に対して傾斜している。
第１磁性部材１０には、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第１磁性層２１には、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第１非磁性層３１には、例えば、ＭｇＯなどが用いられる。これらの材料の他の例については、後述する。
第１磁性部材１０、第１磁性層２１及び第１非磁性層３１は、１つの記憶部ＭＰに含まれる。第１磁性部材１０は、例えば、記憶部ＭＰの情報格納部として機能する。
例えば、第１延在部１０ｅは、複数の磁壁１０ｗを保持可能である。例えば、第１延在部１０ｅは、複数の磁区１０ｄを保持可能である。複数の磁区１０ｄのそれぞれは、磁化１０ｍを有する。磁化１０ｍの向きは、例えば、筒の内側から外側に向かう。または、磁化１０ｍの向きは、例えば、筒の外側から内側に向かう。磁化１０ｍの向きは、記憶する情報に対応する。磁壁１０ｗは、例えば、異なる向きの磁化１０ｍを有する領域（磁区１０ｄ）の境界に対応する。
第１延在部１０ｅにおいて、複数の磁壁１０ｗ（または複数の磁区１０ｄ）は、第１方向（Ｚ軸方向）に沿って移動可能である。複数の磁壁１０ｗ（または複数の磁区１０ｄ）の移動は、シフト動作に対応する。
この例では、第１電極５１、第２電極５２、第３電極５３及び制御部７０が設けられる。第１電極５１は、第１部分１１と電気的に接続される。第２電極５２は、第２部分１２と電気的に接続される。第３電極５３は、第１磁性層２１と電気的に接続される。制御部７０は、第１電極５１、第２電極５２及び第３電極５３と電気的に接続される。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタまたはダイオードなどのスイッチ素子など）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
制御部７０は、第１動作、第２動作及び第３動作を実施可能である。第１動作においては、第３部分１３に情報が書き込まれる。第３部分１３に書き込まれた情報は、第２部分１２を経て、第１延在部１０ｅに移動可能である。第２動作においては、書き込まれた情報が、第３部分１３及び第１延在部１０ｅの中で、シフトされる。第３動作においては、第３部分１３における情報が読み出される。
制御部７０は、例えば、第１動作（例えば書き込み動作）において、第２電極５２と第３電極５３との間に電圧を印加する。例えば、第１磁性層２１と第３部分１３との間に流れる電流により、第３部分１３の磁化の向きが制御される。
制御部７０は、第２動作（例えばシフト動作）において、第１電極５１と第３電極５３との間に第１電流を流す。これにより、第３部分１３及び第１延在部１０ｅにおける複数の磁壁１０ｗ（または複数の磁区１０ｄ）が移動（シフト）する。シフトの方向は、例えば、第１電流の向きに応じる。
制御部７０は、第３動作（例えば読み出し動作）において、第１磁性層２１と第３部分１３との間の電気抵抗に対応する値（例えば、抵抗値、電圧値及び電流値の少なくともいずれか）を検出する。
このように、磁気記憶装置１１０において、書き込み動作、シフト動作及び読み出し動作が行われる。
第１磁性層２１、第１非磁性層３１及び第３部分１３を含む部分は、例えば、書き込み／読み出し部として機能する。
実施形態においては、既に説明したように、第３部分１３の少なくとも一部は、第１方向（Ｚ軸方向）に対して傾斜している。一方、第３部分１３が第２部分１２からＸ−Ｙ平面に沿って延びる第１参考例がある。実施形態においては、第３部分１３の少なくとも一部は、Ｚ軸方向に対して傾斜しているため、第１参考例と比べて、第３部分１３のＸ−Ｙ平面内の長さを短くできる。これにより、例えば、１つの記憶部ＭＰの占有面積を第１参考例と比べて小さくできる。
一方、第３部分１３が環状に傾斜して延びる第２参考例がある。実施形態においては、Ｚ軸方向に移動しても、第３部分１３のＸ−Ｙ平面内のＹ軸方向の長さが増大しないことにより、第２参考例に比べて、読み取り動作のためのシフト動作における電流を小さくできる。実施形態においては、高い記憶密度と共に、動作電流を低減できる。
実施形態によれば、記憶密度が向上できる磁気記憶装置を提供できる。磁気記憶装置１１０において、第３部分１３の周方向に沿った長さ（Ｘ−Ｙ平面に投影したときの長さ）は、延在部１０ｅの周方向に沿った長さよりも短いことが好ましい。例えば、読み取り動作のためのシフト動作における電流を小さくできる。
図２は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図２は、図１（ａ）の一部を拡大して示している。
磁気記憶装置１１０の例においては、第３部分１３はカーブしている。実施形態において、第３部分１３の少なくとも一部がカーブしてもよい。この場合も、記憶密度が向上できる。
第３部分１３は、第１面１３ａ及び第２面１３ｂを含む。第１面１３ａは、第１非磁性層３１に対向する。第２面１３ｂは、第１面１３ａとは反対の面である。第１面１３ａは、凸状である。第２面１３ｂは、凹状である。
第１磁性層２１は、第３面２１ｃ及び第４面２１ｄを含む。第３面２１ｃは、第１非磁性層３１に対向する。第４面２１ｄは、第３面２１ｃとは反対の面である。第３面２１ｃは、凹状である。第４面２１ｄは、凸状である。
このようなカーブにより、第１磁性層２１において、第３面２１ｃ（内側面）と第４面２１ｄ（外側面）との間において面積の差が生じる。例えば、第４面２１ｄの面積は、第３面２１ｃの面積よりも広い。これにより、第３面２１ｃにおいて、電流密度を高めることができる。
例えば、Ｘ−Ｚ平面で第１磁性部材１０を切断する状態を得ることができる。例えば、第３部分１３の上記の少なくとも一部（傾斜した部分）から第１磁性層２１に向かう方向を傾斜方向Ｄｘ（傾斜方向）とする。傾斜方向Ｄｘと第１方向（Ｚ軸方向）と、を含む平面（Ｘ−Ｚ平面）で、第１磁性層２１を切断した状態が得ることができる。この断面において、第４面２１ｄの長さは、第３面２１ｃの長さよりも長い。これにより、第３面２１ｃにおいて、電流密度を高めることができる。
例えば、書き込み動作において、磁化反転電流密度よりも高い電流密度により、第３部分１３の磁化の向きを反転できる。実施形態においては、第３部分１３がカーブすることにより、電流密度が上昇する。これにより、磁化の向きの反転に必要な電流を、カーブしていないときに比べて小さくできる。例えば、書き込み動作時の動作電流を低減できる。
第１磁性層２１の厚さｔ１は、例えば、５ｎｍ以上２０ｎｍ以下である。厚さｔ１は、第１磁性層２１から第３部分１３の上記の少なくとも一部（傾斜した部分）に向かう方向（傾斜方向Ｄｘ）に沿う第１磁性層２１の厚さである。
第３部分１３の上記の少なくとも一部（傾斜した部分）の厚さｔ２は、例えば、２ｎｍ以上１０ｎｍ以下である。厚さｔ２は、第１磁性層２１から第３部分１３の上記の少なくとも一部（傾斜した部分）に向かう方向（傾斜方向Ｄｘ）に沿う第３部分１３の上記の少なくとも一部の厚さである。
第１非磁性層３１の厚さｔ３は、例えば、０．５ｎｍ以上２ｎｍ以下である。厚さｔ３は、第１磁性層２１から第３部分１３の上記の少なくとも一部（傾斜した部分）に向かう方向（傾斜方向Ｄｘ）に沿う第１非磁性層３１の厚さである。
第１延在部１０ｅの幅ｄ１は、例えば、１０ｎｍ以上１００ｎｍ以下である。幅ｄ１は、第１方向（Ｚ軸方向）に対して垂直な方向に沿った第１延在部１０ｅの長さである。
１つの例において、幅ｄ１が５０ｎｍであり、第３部分１３の曲率半径が１０ｎｍであり、厚さｔ２は４ｎｍである。厚さｔ１は、例えば、１５ｎｍである。このとき、第４面２１ｄの面積は、第３面２１ｃの面積の約１．１倍となる。例えば、第３面２１ｃにおいて、書き込み電流密度を向上できる。例えば、同じ書き込み電流におけるエラーレートを低減できる。例えば、記憶密度を上昇しても、低いエラーレートが得られる。
以下、実施形態に係る磁気記憶装置１１０の製造方法の例について説明する。
図３（ａ）〜図３（ｈ）は、第１実施形態に係る磁気記憶装置の製造方法を例示する模式図である。
図３（ａ）に示しように、絶縁部６０が設けられる。絶縁部６０は、例えば図示しない基板の上などに設けられる。
図３（ｂ）に示すように、絶縁部６０に孔６０Ｈを形成する。孔６０Ｈは、Ｚ軸方向に延びる。
図３（ｃ）に示すように、絶縁部６０の表面、及び、孔６０Ｈの側面に、第１磁性膜１０ｆを形成する。第１磁性膜１０ｆは、第１磁性部材１０の少なくとも一部となる。
図３（ｄ）に示すように、孔６０Ｈの残余の空間に、絶縁部材１０ｉとなる絶縁膜を形成する。必要に応じて平坦化処理を行う。
図３（ｅ）に示すように、絶縁部材１０ｉとなる絶縁膜を後退させる。例えば、ＲＩＥなどのエッチングが行われる。これにより、絶縁部材１０ｉが得られる。
図３（ｆ）に示すように、第１非磁性膜３１ｆを形成し、その上に、第２磁性膜２１ｆを形成する。第１非磁性膜３１ｆが第１非磁性層３１となる。第２磁性膜２１ｆは、第１磁性層２１となる。
図３（ｇ）に示すように、絶縁部６０の上面の一部の上の、第１磁性膜１０ｆ、第１非磁性膜３１ｆ及び第２磁性膜２１ｆの積層膜の一部を除去する。これにより、第３部分１３、第１非磁性層３１及び第１磁性層２１が得られる。
図３（ｈ）に示すように、第１電極５１、第２電極５２及び第３電極５３を形成する。これにより、磁気記憶装置１１０が得られる。上記において、複数の工程の少なくとも一部の順番は、技術的に可能な範囲で入れ替えても良い。
図４は、第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図４に示すように、実施形態に係る別の磁気記憶装置１１１は、複数の記憶部ＭＰを含む。既に説明したように、複数の記憶部ＭＰの１つは、第１磁性部材１０、第１磁性層２１及び第１非磁性層３１を含む。図４においては、第１非磁性層３１は見えない。
複数の記憶部ＭＰは、第１方向（Ｚ軸方向）と交差する２つの方向（例えば、Ｘ軸方向及びＹ軸方向）において並ぶ。複数の記憶部ＭＰは、例えばマトリクス状に並ぶ。
例えば、第１磁性部材１０に加えて、第２磁性部材１０Ａ、第３磁性部材１０Ｂ及び第４磁性部材１０Ｃなどが設けられる。例えば、第１磁性部材１０から第２磁性部材１０Ａに向かう方向は、Ｘ軸方向に沿う。例えば、第１磁性部材１０から第３磁性部材１０Ｂに向かう方向は、Ｙ軸方向に沿う。例えば、第３磁性部材１０Ｂから第４磁性部材１０Ｃに向かう方向は、Ｘ軸方向に沿う。例えば、第２磁性部材１０Ａから第３磁性部材１０Ｂに向かう方向は、Ｙ軸方向に沿う。第２磁性部材１０Ａに対応して、第２磁性層２２が設けられる。第３磁性部材１０Ｂに対応して、第３磁性層２３が設けられる。第４磁性部材１０Ｃに対応して、第４磁性層２４が設けられる。第２磁性部材１０Ａ、第３磁性部材１０Ｂ及び第４磁性部材１０Ｃのそれぞれの構成は、第１磁性部材１０の構成と同様である。
実施形態においては、既に説明したように、第３部分１３が傾斜するため、１つの記憶部ＭＰのサイズを小さくできる。記憶密度が向上できる。
図５は、第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図５に示すように、実施形態に係る別の磁気記憶装置１１２においては、第３部分１３は、環状である。磁気記憶装置１１２におけるこれ以外の構成は、磁気記憶装置１１０と同様である。磁気記憶装置１１２においても、記憶密度が向上できる。
図６は、第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図６に示すように、実施形態に係る別の磁気記憶装置１１３においては、第３部分１３は、曲がっていない。第３部分１３は、例えば平面状である。磁気記憶装置１１３におけるこれ以外の構成は、磁気記憶装置１１０と同様である。磁気記憶装置１１３においても、記憶密度が向上できる。
図７は、第１実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図７に示すように、実施形態に係る別の磁気記憶装置１１４においては、第３部分１３は、環状である。磁気記憶装置１１４におけるこれ以外の構成は、磁気記憶装置１１３と同様である。磁気記憶装置１１４においても、記憶密度が向上できる。
（第２実施形態）
図８（ａ）及び図８（ｂ）は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図８（ａ）は、図８（ｂ）のＡ１−Ａ２線断面図である。図８（ｂ）は、図８（ａ）の矢印ＡＡからみた平面図である。
図８（ａ）及び図８（ｂ）に示すように、第２実施形態に係る磁気記憶装置１２０も、第１磁性部材１０と、第１磁性層２１と、第１非磁性層３１と、を含む。
磁気記憶装置１２０においても、第１磁性部材１０は、第１延在部１０ｅ及び第３部分１３を含む。第１延在部１０ｅは、第１部分１１及び第２部分１２を含み、第１方向（Ｚ軸方向)に沿って延びる。第３部分１３は、第２部分１２と接続されている。この場合も、第１部分１１から第２部分１２に向かう方向は第１方向（例えばＺ軸方向）に沿う。第３部分１３の少なくとも一部は、第１方向（Ｚ軸方向）に沿っている。この場合も、第１非磁性層３１は、第１磁性層２１と、第３部分１３の上記の少なくとも一部と、の間に設けられる。例えば、第１磁性層２１は、第３部分１３と、直接接触しない。
例えば、第３部分１３の上記の少なくとも一部から第１磁性層２１に向かう方向は、第１方向（Ｚ軸方向）と交差している。第３部分１３の上記の少なくとも一部から第１磁性層２１に向かう方向は、例えば、第１方向（Ｚ軸方向）に対して垂直である。
磁気記憶装置１２０においても、例えば、１つの記憶部ＭＰの占有面積を小さくできる。例えば、読み取り動作のためのシフト動作における電流を小さくできる。
図８（ｂ）に示すように、第１磁性層２１から第３部分１３の上記の少なくとも一部に向かう方向を交差方向Ｄｃとする。この交差方向Ｄｃと第１方向（Ｚ軸方向）と交差する平面（例えばＺ−Ｘ平面）と交差する方向を第２方向Ｄ２とする。第２方向Ｄ２は、例えばＹ軸方向である。磁気記憶装置１２０においては、第２方向Ｄ２に沿った第３部分１３の長さ１３ｗは、第２方向Ｄ２に沿った第１延在部１０ｅの幅１０ｅｗよりも狭い。
以下、実施形態に係る磁気記憶装置１２０の製造方法の例について説明する。
図９（ａ）〜図９（ｈ）は、第２実施形態に係る磁気記憶装置の製造方法を例示する模式図である。
図９（ａ）に示すように、絶縁部６０が設けられる。図９（ｂ）に示すように、絶縁部６０に孔６０Ｈを形成する。孔６０Ｈは、Ｚ軸方向に延びる。図９（ｃ）に示すように、絶縁部６０の表面、及び、孔６０Ｈの側面に、第１磁性膜１０ｆを形成する。図９（ｄ）に示すように、孔６０Ｈの残余の空間に、絶縁部材１０ｉとなる絶縁膜を形成する。必要に応じて平坦化処理を行う。
図９（ｅ）に示すように、絶縁部材１０ｉとなる絶縁膜と、絶縁部６０の一部と、を後退させる。段差が形成される。図９（ｆ）に示すように、第１非磁性膜３１ｆを形成し、その上に、第２磁性膜２１ｆを形成する。図９（ｇ）に示すように、第１磁性膜１０ｆ、第１非磁性膜３１ｆ及び第２磁性膜２１ｆの積層膜の一部を除去する。これにより、段差の部分において、第３部分１３、第１非磁性層３１及び第１磁性層２１が得られる。第３部分１３、第１非磁性層３１及び第１磁性層２１は、例えば、Ｘ軸方向に沿って積層される。図９（ｈ）に示すように、第１電極５１、第２電極５２及び第３電極５３を形成する。これにより、磁気記憶装置１２０が得られる。上記において、複数の工程の少なくとも一部の順番は、技術的に可能な範囲で入れ替えても良い。
第２実施形態においても、既に説明した磁気記憶装置１１１（図４参照）と同様に、複数の記憶部ＭＰが設けられても良い。複数の記憶部ＭＰは、第１方向（Ｚ軸方向）と交差する２つの方向（例えば、Ｘ軸方向及びＹ軸方向）において並ぶ。
図１０は、第２実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図１０は、図８（ｂ）のＡ１−Ａ２線断面図に対応する断面図である。
図１０に示すように、第２実施形態に係る磁気記憶装置１２１も、第１磁性部材１０と、第１磁性層２１と、第１非磁性層３１と、を含む。磁気記憶装置１２１においては、第３部分１３は、環状である。第１磁性層２１及び第１非磁性層３１も環状である。磁気記憶装置１２１においても、記憶密度が向上できる。
図１１は、第２実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図１１は、図８（ａ）の矢印ＡＡからみた平面図に対応する平面図である。
図１１に示すように、第２実施形態に係る磁気記憶装置１２２も、第１磁性部材１０と、第１磁性層２１と、第１非磁性層３１と、を含む。磁気記憶装置１２２においては、第１磁性層２１のサイズは、第３部分１３のサイズとは異なる。
第１磁性層２１は、第１非磁性層３１に対向する第３面２１ｃと、第３面２１ｃとは反対の第４面２１ｄと、を含む。第１方向（Ｚ軸方向）に対して垂直な平面（Ｘ−Ｙ平面）で第１磁性層２１を切断したときにおいて、第４面２１ｄの長さは、第３面２１ｃの長さよりも長い。例えば、第４面２１ｄの面積は、第３面２１ｃの面積よりも広い。
例えば、第３面２１ｃを流れる電流密度が高まる。磁化の向きを変化させるために必要な電流を小さくできる。例えば、書き込み動作時の動作電流を低減できる。
磁気記憶装置１２２において、例えば、第３部分１３は、第１非磁性層３１に対向する第１面１３ａと、第１面１３ａとは反対の第２面１３ｂと、を含む。この例では、第１面１３ａは凹状であり、第２面１３ｂは凸状である。
以下、実施形態における材料の例について説明する。
第１磁性部材１０は、例えば、垂直磁化膜を含む。
第１磁性部材１０は、例えば、希土類―遷移金属アモルファス合金を含んでも良い。希土類―遷移金属アモルファス合金は、例えば、希土類遷移金属と３ｄ遷移金属とを含む合金を含む。希土類―遷移金属アモルファス合金は、例えば、フェリ磁性体である。希土類―遷移金属アモルファス合金は、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）及びＧｄ（ ガドリニウム）よりなる群から選択された少なくとも１つと、遷移金属の少なくとも１つを含む。希土類―遷移金属アモルファス合金は、例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ及びＧｄＦｅＣｏよりなる群から選択された少なくとも１つを含む。
第１磁性部材１０は、例えば、多層膜を含んでも良い。第１磁性部材１０は、例えば、Ｃｏ膜とＮｉ膜とを含む多層膜、Ｃｏ膜とＰｄ膜とを含む多層膜、及び、Ｃｏ膜とＰｔ膜とを含む多層膜よりなる群から選択された少なくとも１つを含む。
第１磁性部材１０は、例えば、規則合金を含んでも良い。規則合金は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つと、Ｐｔ及びＰｄよりなる群から選択された少なくとも１つと、を含む。規則合金における結晶構造は、例えば、Ｌ１０型である。規則合金は、例えば、Ｃｏ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｆｅ３０Ｎｉ２０Ｐｄ５０、Ｃｏ３０Ｆｅ１０Ｎｉ１０Ｐｔ５０、及び、Ｃｏ３０Ｎｉ２０Ｐｔ５０よりなる群から選択された少なくとも１つを含んでも良い。規則合金における組成比は、上記に限定されない。
第１磁性部材１０は、規則合金と、他の元素と、を含んでも良い。他の元素は、例えば、Ｖ、Ｍｎ、Ｃｕ、Ｃｒ及びＡｇよりなる群から選択された少なくとも１つを含む。これらの元素の添加により、例えば、磁気異方性エネルギーまたは飽和磁化が調整されても良い。例えば、大きな磁気異方性エネルギーが得られる。
第１磁性層２１は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第１磁性層２１は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む合金を含んでも良い。第１磁性層２１は、例えば、他の元素（例えば半金属）をさらに含んでも良い。他の元素は、例えば、ホウ素及びシリコンよりなる群から選択された少なくとも１つを含む。第１磁性層２１は、例えば、多層膜を含んでも良い。多層膜は、第１膜と第２膜を含む。第１膜は、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。第２膜は、白金属（例えばＰｔ及びＰｄなど）を含む。第１磁性層２１は、例えば、Ｃｏ−Ｆｅ合金の膜と、Ｎｉ膜と、を含む多層膜を含む。
第１電極５１、第２電極５２及び第３電極５３の少なくもいずれかは、例えば、Ｃｕ、Ａｇ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つを含む。これらの電極の少なくともいずれかは、これらの元素の少なくとも１つを含む合金を含んでも良い。
第１非磁性層３１は、例えば、酸化アルミニウム（ＡｌＯｘ）、窒化アルミニウム（ＡｌＮ）、酸化マグネシウム（ＭｇＯ）、窒化マグネシウム（Ｍｇ３Ｎ２）、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ−Ｎ）、酸窒化シリコン（Ｓｉ−Ｏ−Ｎ）、ＴｉＯ２、及び、Ｃｒ２Ｏ３よりなる群から選択された少なくとも１つを含む。これらの材料は、例えば、非磁性トンネルバリアとして機能する。第１非磁性層３１は、例えば、非磁性金属を含んでも良い。第１非磁性層３１の適切な材料（及び厚さ）により、例えば、スピントルクが効果的に伝達される。
（第３実施形態）
図１２は、第３実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
図１２に示すように、第３実施形態に係る磁気記憶装置１３０は、複数の記憶部ＭＰを含む。記憶部ＭＰは、例えば、第１及び第２の実施形態について説明した構成を有する。磁気記憶装置１３０において、複数の記憶部ＭＰが、例えばＸ軸方向及びＹ軸方向に沿ってアレイ状に並ぶ。
磁気記憶装置１３０において、第１共通ゲート線セレクタＧＬＳ１、第２電極セレクタＳ５２、第１電極セレクタＳ５１、ビット線セレクタＢＬＳ、ワード線セレクタＷＬＳ、及び第２共通ゲート線セレクタＧＬＳ２が設けられる。
第１共通ゲート線セレクタＧＬＳ１は、複数の第１共通ゲート線ＧＬ１と接続されている。第１共通ゲート線ＧＬ１は、例えば、Ｘ軸方向に延びる。
第２電極セレクタＳ５２は、複数の第１共通配線ＣＬ１と接続されている。第１共通配線ＣＬ１は、例えば、Ｙ軸方向に延びる。
第１電極セレクタＳ５１は、複数の第２共通配線ＣＬ２と接続されている。第２共通配線ＣＬ２は、例えばＹ軸方向に延びる。
ビット線セレクタＢＬＳは、複数のビット線ＢＬと接続されている。ビット線ＢＬは、例えば、Ｙ軸方向に延びる。例えば、第２電極５２と電気的に接続される。
ワード線セレクタＷＬＳは、複数のワード線ＷＬと接続されている。ワード線ＷＬは、例えば、Ｘ軸方向に延びる。
第２共通ゲート線セレクタＧＬＳ２は、複数の第２共通ゲート線ＧＬ２と接続されている。第２共通ゲート線ＧＬ２は、例えば、Ｘ軸方向に延びる。
磁気記憶装置１３０において、複数の第１トランジスタＴＲ１と、複数の第２トランジスタＴＲ２と、複数の第３トランジスタＴＲ３と、が設けられる。
第１トランジスタＴＲ１及び第３トランジスタＴＲ３は、例えば、複数の記憶部ＭＰの下に設けられている。第２トランジスタＴＲ２は、複数の記憶部ＭＰの上に設けられている。
第１トランジスタＴＲ１のゲートは、第１共通ゲート線ＧＬ１と接続されている。第１トランジスタＴＲ１のゲート以外の端子の一方は、第１共通配線ＣＬ１と接続されている。第１トランジスタＴＲ１のゲート以外の端子の他方は、１つの記憶部ＭＰの第２電極５２と接続されている。
第２トランジスタＴＲ２のゲートは、第２共通ゲート線ＧＬ２と接続されている。第２トランジスタＴＲ２のゲート以外の端子の一方は、１つの記憶部ＭＰの磁性層（第１磁性層２１）と接続されている。第２トランジスタＴＲ２のゲート以外の端子の他方は、固定電位（例えば、グランド電位）に接続されている。
第３トランジスタＴＲ３のゲートは、第１共通ゲート線ＧＬ１と接続されている。第３トランジスタＴＲ３のゲート以外の端子の一方は、第２共通配線ＣＬ２と接続されている。第３トランジスタＴＲ３のゲート以外の端子の他方は、第１電極５１と接続されている。
上記のトランジスタ及びセレクタにより、複数の記憶部ＭＰのいずれかへの情報の記録及び再生が行われる。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）（第１の独立項：斜め）
第１部分及び第２部分を含み第１方向に沿って延びる第１延在部と、前記第２部分と接続された第３部分と、を含み、前記第１部分から前記第２部分に向かう方向は前記第１方向に沿い、前記第３部分の少なくとも一部は、前記第１方向に対して傾斜した、第１磁性部材と、
第１磁性層と、
前記第１磁性層と前記第３部分の前記少なくとも一部との間に設けられ、前記第３部分の前記少なくとも一部に沿い前記第１方向に対して傾斜した第１非磁性層と、
を備えた磁気記憶装置。
（構成２）
前記第３部分の少なくとも一部は、カーブした、構成１記載の磁気記憶装置。
（構成３）
前記第１非磁性層は、前記第３部分の前記少なくとも一部に沿ってカーブした、構成２記載の磁気記憶装置。
（構成４）
前記第１磁性層は、前記第３部分の前記少なくとも一部に沿ってカーブした、構成２または３に記載の磁気記憶装置。
（構成５）
前記第３部分は、前記第１非磁性層に対向する第１面と、前記第１面とは反対の第２面と、を含み、
前記第１面は凸状であり、前記第２面は凹状である、構成１〜４のいずれか１つに記載の磁気記憶装置。
（構成６）
前記第１磁性層は、前記第１非磁性層に対向する第３面と、前記第３面とは反対の第４面と、を含み、
前記第３部分の前記少なくとも一部から前記第１磁性層に向かう方向と、前記第１方向と、を含む平面で前記第１磁性層を切断したときにおいて、前記第４面の長さは、前記第３面の長さよりも長い、構成１〜５のいずれか１つに記載の磁気記憶装置。
（構成７）
前記第１磁性層は、前記第１非磁性層に対向する第３面と、前記第３面とは反対の第４面と、を含み、
前記第４面の面積は、前記第３面の面積よりも広い、構成１〜６のいずれか１つに記載の磁気記憶装置。
（構成８）
第１部分及び第２部分を含み第１方向に沿って延びる第１延在部と、前記第２部分と接続された第３部分と、を含み、前記第１部分から前記第２部分に向かう方向は前記第１方向に沿い、前記第３部分の少なくとも一部は、前記第１方向に沿った、第１磁性部材と、
第１磁性層と、
前記第１磁性層と前記第３部分の前記少なくとも一部との間に設けられた第１非磁性層と、
を備えた磁気記憶装置。
（構成９）
前記第３部分の前記少なくとも一部から前記第１磁性層に向かう方向は、前記第１方向と交差した、構成８記載の磁気記憶装置。
（構成１０）
前記第１延在部は、前記第１方向に沿って延びる筒状である、構成１〜９のいずれか１つに記載の磁気記憶装置。
（構成１１）
前記第１磁性層から前記第３部分の前記少なくとも一部に向かう方向と、前記第１方向と、を含む平面と交差する第２方向に沿った前記第３部分の長さは、前記第２方向に沿った前記第１延在部の幅よりも狭い、構成１０記載の磁気記憶装置。
（構成１２）
前記第１磁性層は、前記第１非磁性層に対向する第３面と、前記第３面とは反対の第４面と、を含み、
前記第１方向に対して垂直な平面で前記第１磁性層を切断したときにおいて、前記第４面の長さは、前記第３面の長さよりも長い、構成８または９に記載の磁気記憶装置。
（構成１３）
前記第１磁性層から前記第３部分の前記少なくとも一部に向かう方向に沿う前記第３部分の前記少なくとも一部の厚さは、２ｎｍ以上１０ｎｍ以下である、構成１または８に記載の磁気記憶装置。
（構成１４）
前記第１磁性層から前記第３部分の前記少なくとも一部に向かう前記方向に沿う前記第１磁性層の厚さは、５ｎｍ以上２０ｎｍ以下である、構成１３に記載の磁気記憶装置。
（構成１５）
前記第１磁性層から前記第３部分の前記少なくとも一部に向かう前記方向に沿う前記第１非磁性層の厚さは、０．５ｎｍ以上２ｎｍ以下である、構成１３または１４に記載の磁気記憶装置。
（構成１６）
前記第１方向に対して垂直な方向に沿った前記第１延在部の幅は、１０ｎｍ以上１００ｎｍ以下である、構成１３〜１５のいずれか１つに記載の磁気記憶装置。
（構成１７）
前記第１延在部は、複数の磁区を保持可能である、構成１〜１６のいずれか１つに記載の磁気記憶装置。
（構成１８）
前記第１磁性部材、前記第１磁性層及び前記第１非磁性層は、１つの記憶部に含まれ、
前記記憶部は複数設けられ、
前記複数の記憶部は、前記第１方向と交差する２つの方向において並ぶ、構成１〜１７のいずれか１つに記載の磁気記憶装置。
（構成１９）
前記第１部分と電気的に接続された第１電極と、
前記第２部分と電気的に接続された第２電極と、
前記第１磁性層と電気的に接続された第３電極と、
前記第１電極、前記第２電極及び前記第３電極と電気的に接続された制御部と、
をさらに備え、
前記制御部は、前記第３部分に情報を書き込む第１動作において、前記第２電極と前記第３電極との間に電圧を印加し、
前記制御部は、前記第１延在部に書き込まれた情報をシフトさせる第２動作において、前記第１電極と前記第３電極との間に第１電流を流す、構成１〜１８のいずれか１つに記載の磁気記憶装置。
（構成２０）
前記制御部は、前記第３部分における情報を読み出す第３動作において、前記第１磁性層と前記第３部分との間の電気抵抗に対応する値を検出する、構成１９記載の磁気記憶装置。
実施形態によれば、記憶密度が向上できる磁気記憶装置が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタなどのスイッチ素子など）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性部材、磁性層、非磁性層、電極及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１磁性部材、 １０Ａ、１０Ｂ、１０ｃ…第２〜第４磁性部材、 １０ｄ…磁区、 １０ｅ…延在部、 １０ｅｗ…幅、 １０ｆ…第１磁性膜、 １０ｉ…絶縁部材、 １０ｍ…磁化、 １０ｗ…磁壁、 １１〜１３…第１〜第３部分、 １３ａ…第１面、 １３ｂ…第２面、 １３ｗ…長さ、 ２１〜２４…第１〜第４磁性層、 ２１ｃ…第３面、 ２１ｄ…第４面、 ２１ｆ…磁性膜、 ３１…第１非磁性層、 ３１ｆ…第１非磁性膜、 ５１〜５３…第１〜第３電極、 ６０…絶縁部、 ６０Ｈ…孔、 ７０…制御部、 １１０〜１１４、１２０〜１２２、１３０…磁気記憶装置、 ＡＡ…矢印、 ＢＬ…ビット線、 ＢＬＳ…ビット線セレクタ、 ＣＬ１、ＣＬ２…第１、第２共通配線、 Ｄ２…第２方向、 Ｄｃ…交差方向、 Ｄｘ…傾斜方向、 ＧＬ１、ＧＬ２…第１、第２共通ゲート線、 ＧＬＳ１、ＧＬＳ２…第１、第２共通ゲート線セレクタ、 ＭＰ…記憶部、 Ｓ５１、Ｓ５２…第１、第２電極セレクタ、 ＴＲ１〜ＴＲ３…第１〜第３トランジスタ、 ＷＬ…ワード線、 ＷＬＳ…ワード線セレクタ、 ｄ１…幅、 ｔ１〜ｔ３…厚さ

Claims (10)

  1. 第１部分及び第２部分を含み第１方向に沿って延びる第１延在部と、前記第２部分と接続された第３部分と、を含み、前記第１部分から前記第２部分に向かう方向は前記第１方向に沿い、前記第３部分の少なくとも一部は、前記第１方向に対して傾斜した、第１磁性部材と、
    第１磁性層と、
    前記第１磁性層と前記第３部分の前記少なくとも一部との間に設けられ、前記第３部分の前記少なくとも一部に沿い前記第１方向に対して傾斜した第１非磁性層と、
    を備えた磁気記憶装置。
  2. 前記第３部分の少なくとも一部は、カーブした、請求項１記載の磁気記憶装置。
  3. 前記第１磁性層は、前記第３部分の前記少なくとも一部に沿ってカーブした、請求項２記載の磁気記憶装置。
  4. 前記第３部分は、前記第１非磁性層に対向する第１面と、前記第１面とは反対の第２面と、を含み、
    前記第１面は凸状であり、前記第２面は凹状である、請求項１〜３のいずれか１つに記載の磁気記憶装置。
  5. 前記第１磁性層は、前記第１非磁性層に対向する第３面と、前記第３面とは反対の第４面と、を含み、
    前記第３部分の前記少なくとも一部から前記第１磁性層に向かう方向と、前記第１方向と、を含む平面で前記第１磁性層を切断したときにおいて、前記第４面の長さは、前記第３面の長さよりも長い、請求項１〜４のいずれか１つに記載の磁気記憶装置。
  6. 前記第１磁性層は、前記第１非磁性層に対向する第３面と、前記第３面とは反対の第４面と、を含み、
    前記第４面の面積は、前記第３面の面積よりも広い、請求項１〜５のいずれか１つに記載の磁気記憶装置。
  7. 第１部分及び第２部分を含み第１方向に沿って延びる第１延在部と、前記第２部分と接続された第３部分と、を含み、前記第１部分から前記第２部分に向かう方向は前記第１方向に沿い、前記第３部分の少なくとも一部は、前記第１方向に沿った、第１磁性部材と、
    第１磁性層と、
    前記第１磁性層と前記第３部分の前記少なくとも一部との間に設けられた第１非磁性層と、
    を備えた磁気記憶装置。
  8. 前記第１磁性層は、前記第１非磁性層に対向する第３面と、前記第３面とは反対の第４面と、を含み、
    前記第１方向に対して垂直な平面で前記第１磁性層を切断したときにおいて、前記第４面の長さは、前記第３面の長さよりも長い、請求項７記載の磁気記憶装置。
  9. 前記第１部分と電気的に接続された第１電極と、
    前記第２部分と電気的に接続された第２電極と、
    前記第１磁性層と電気的に接続された第３電極と、
    前記第１電極、前記第２電極及び前記第３電極と電気的に接続された制御部と、
    をさらに備え、
    前記制御部は、前記第３部分に情報を書き込む第１動作において、前記第２電極と前記第３電極との間に電圧を印加し、
    前記制御部は、前記第１延在部に書き込まれた情報をシフトさせる第２動作において、前記第１電極と前記第３電極との間に第１電流を流す、請求項１〜８のいずれか１つに記載の磁気記憶装置。
  10. 前記制御部は、前記第３部分における情報を読み出す第３動作において、前記第１磁性層と前記第３部分との間の電気抵抗に対応する値を検出する、請求項９記載の磁気記憶装置。
JP2017178745A 2017-09-19 2017-09-19 磁気記憶装置 Pending JP2019054191A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017178745A JP2019054191A (ja) 2017-09-19 2017-09-19 磁気記憶装置
US15/917,145 US10304902B2 (en) 2017-09-19 2018-03-09 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017178745A JP2019054191A (ja) 2017-09-19 2017-09-19 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2019054191A true JP2019054191A (ja) 2019-04-04

Family

ID=65720654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017178745A Pending JP2019054191A (ja) 2017-09-19 2017-09-19 磁気記憶装置

Country Status (2)

Country Link
US (1) US10304902B2 (ja)
JP (1) JP2019054191A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120858B2 (en) 2019-09-17 2021-09-14 Kioxia Corporation Magnetic memory
US11723216B2 (en) 2019-09-18 2023-08-08 Kioxia Corporation Magnetic memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047728A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気メモリ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898132B2 (en) * 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
JP5592909B2 (ja) 2012-03-06 2014-09-17 株式会社東芝 磁気メモリ
JP5576449B2 (ja) * 2012-09-26 2014-08-20 株式会社東芝 不揮発性記憶装置
US8923039B2 (en) * 2012-11-06 2014-12-30 International Business Machines Corporation Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
JP5579285B2 (ja) * 2013-01-21 2014-08-27 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリおよび磁気記録再生装置
WO2015068509A1 (ja) * 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
JP6271350B2 (ja) 2014-06-25 2018-01-31 東芝メモリ株式会社 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法
JP2017143175A (ja) * 2016-02-10 2017-08-17 株式会社東芝 磁気記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120858B2 (en) 2019-09-17 2021-09-14 Kioxia Corporation Magnetic memory
US11723216B2 (en) 2019-09-18 2023-08-08 Kioxia Corporation Magnetic memory device

Also Published As

Publication number Publication date
US20190088712A1 (en) 2019-03-21
US10304902B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
JP5100935B2 (ja) Ｍｒａｍの性能を向上させるための最適な書込導体レイアウト
JP3667244B2 (ja) 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP5455313B2 (ja) 磁気記憶素子及び磁気記憶装置
US6963099B2 (en) Magnetic memory device and method of manufacturing the same
US8976579B2 (en) Magnetic memory element, magnetic memory, and magnetic memory device
JP2008227009A (ja) 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JPWO2011152281A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2014086640A (ja) 磁性細線を有する磁気メモリおよびその書き込み方法
US10276224B2 (en) Magnetic memory having metal portions and magnetic memory array including same
JP2019054191A (ja) 磁気記憶装置
CN100354973C (zh) 磁随机存取存储器
US8279653B2 (en) Magnetic shift register memory in stack structure
JP6226779B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法
JP2019057545A (ja) 磁気記憶装置
US10354739B2 (en) Magnetic memory device including magnetic portions nonmagnetic layers
JP7010741B2 (ja) 磁気記憶装置
JP2019057597A (ja) 磁気メモリ
US10446212B2 (en) Magnetic memory device
JP2007317733A (ja) メモリ
US11309006B2 (en) Magnetic memory devices including magnetic structure with magnetic domains
JP2004214687A (ja) 高選択性を有する磁気抵抗メモリ
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置
US20120205760A1 (en) Magnetic random access memory with field compensating layer and multi-level cell
JP7056234B2 (ja) 着磁構造体、磁壁移動型磁気記録素子及び磁気メモリ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905