KR20220052392A - 자기 메모리 장치 - Google Patents

자기 메모리 장치 Download PDF

Info

Publication number
KR20220052392A
KR20220052392A KR1020200135815A KR20200135815A KR20220052392A KR 20220052392 A KR20220052392 A KR 20220052392A KR 1020200135815 A KR1020200135815 A KR 1020200135815A KR 20200135815 A KR20200135815 A KR 20200135815A KR 20220052392 A KR20220052392 A KR 20220052392A
Authority
KR
South Korea
Prior art keywords
magnetic
layer
magnetic layer
domain
magnetization direction
Prior art date
Application number
KR1020200135815A
Other languages
English (en)
Inventor
피웅환
박성건
박정헌
이성철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200135815A priority Critical patent/KR20220052392A/ko
Priority to US17/490,353 priority patent/US20220123201A1/en
Publication of KR20220052392A publication Critical patent/KR20220052392A/ko

Links

Images

Classifications

    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명에 따른 자기 메모리 장치는, 제1 방향으로 연장되는 제1 자성층, 상기 제1 자성층 상에 제공되는 고정층, 및 상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층을 포함하되, 상기 제1 자성층은 상기 제1 방향으로 배열되는 복수의 자구들, 및 상기 복수의 자구들 사이에 개재되는 적어도 하나의 자구벽을 포함하고, 상기 제2 자성층의 자화 방향은 상기 제1 자성층의 상면에 평행할 수 있다.

Description

자기 메모리 장치{Magnetic memory device}
본 발명은 자기 메모리 장치에 관한 것으로, 보다 상세하게는 자구벽(magnetic domain wall)의 이동 현상을 이용한 자기 메모리 장치에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 및 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 메모리 장치로서 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다. 특히, 최근에는 자성 물질의 자구벽(magnetic domain wall)의 이동 현상을 이용하는 새로운 자기 메모리 장치에 대한 연구 및 개발이 이루어지고 있다.
본 발명의 일 기술적 과제는 신뢰성이 향상된 자기 메모리 장치를 제공하는데 있다.
본 발명의 다른 기술적 과제는 동작 속도가 향상된 자기 메모리 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 자기 메모리 장치는, 제1 방향으로 연장되는 제1 자성층, 상기 제1 자성층 상에 제공되는 고정층, 및 상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층을 포함하되, 상기 제1 자성층은 상기 제1 방향으로 배열되는 복수의 자구들, 및 상기 복수의 자구들 사이에 개재되는 적어도 하나의 자구벽을 포함하고, 상기 제2 자성층의 자화 방향은 상기 제1 자성층의 상면에 평행할 수 있다.
본 발명에 따른 자기 메모리 장치는, 제1 방향으로 연장되는 제1 자성층, 상기 제1 자성층 상에 제공되는 고정층, 및 상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층을 포함하되, 상기 제1 자성층은 상기 제1 방향으로 배열되는 복수의 자구들, 및 상기 복수의 자구들 사이에 개재되는 적어도 하나의 자구벽을 포함하고, 상기 제2 자성층의 자화 방향은 상기 자구들의 자화 방향과 수직할 수 있다.
본 발명에 따른 자기 메모리 장치는, 제1 방향으로 연장되는 제1 자성층, 상기 제1 자성층 상에 제공되는 고정층, 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 터널 베리어 패턴, 상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층, 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 절연층을 포함하되, 상기 제1 자성층은 상기 제1 방향을 따라 나란하게 배열되는 제1 자구, 제2 자구 및 제3 자구를 포함하고, 상기 제2 자성층의 자화 방향은 상기 제1 자성층의 상면에 평행하고, 상기 제1 자구의 자화 방향과 상기 제3 자구의 자화 방향은 서로 반평행(anti-parallel)할 수 있다.
본 발명의 실시예들에 따르면, 간단한 초기화 공정에 의해, 자유층의 양 측면들에 인접한 자구들이 서로 반대의 자화 방향을 가진 상태로 고정되어, 자기 메모리 장치의 신뢰성을 높일 수 있다. 이에 따라, 읽기 및 쓰기 동작이 보다 정확하게 수행될 수 있다. 또한, 자구벽의 이동 원리를 이용함에 따라, 쓰기 또는 읽기 동작의 구동 속도가 매우 빠르므로, 자기 메모리 장치의 동작 속도가 향상될 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 2a, 도 2b 및 도 2c는 본 발명의 실시예들에 따른 자기 메모리 장치를 설명하기 위한 단면도들이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 자기 메모리 장치의 초기화 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 설명하기 위한 단면도이다.
도 8은 본 발명의 다른 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 9는 본 발명의 다른 실시예들에 따른 자기 메모리 장치를 설명하기 위한 단면도이다.
도 10 내지 도 13은 본 발명의 다른 실시예에 따른 자기 메모리 장치의 초기화 방법을 설명하기 위한 단면도들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다. 설명의 간소화를 위해, 자기 메모리 장치의 단위 셀을 기준으로 설명한다.
도 1을 참조하면, 자기 메모리 장치의 단위 셀은 고정층(PL), 제1 자성층(FL), 터널 배리어 패턴(TL), 절연층(DL) 및 제2 자성층(ML)을 포함할 수 있다.
상기 제1 자성층(FL)은 상기 제1 자성층(FL)의 상면에 평행한 제1 방향(D1)을 따라 연장된 장축을 가질 수 있다. 일 예로, 상기 제1 자성층(FL)은 상기 제1 방향(D1)으로 연장된 트랙의 형상을 가질 수 있다. 상기 제1 자성층(FL)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나의 금속 물질을 포함할 수 있다. 이에 더하여, 상기 제1 자성층(FL)은 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C) 및 질소(N)와 같은 비자성 물질들 중 적어도 하나를 더 포함할 수 있다.
상기 제1 자성층(FL)은 복수의 자구들(magnetic domains, D) 및 복수의 자구벽들(magnetic domain walls, DW)을 포함할 수 있다. 상기 복수의 자구들(D) 및 상기 복수의 자구벽들(DW)은 상기 제1 방향(D1)을 따라 교대로 그리고 반복적으로 배열될 수 있다. 상기 자구들(D)은 자성체(일 예로, 상기 제1 자성층(FL)) 내에서 자화 방향이 균일한 영역들이고, 상기 복수의 자구벽들(DW)은 상기 자성체 내의 상기 복수의 자구들(D) 사이에서 자화 방향이 변화하는 영역들이다. 상기 복수의 자구벽들(DW)의 각각은 상기 복수의 자구들(D) 중, 서로 다른 자화 방향을 갖는 자구들(D) 사이의 경계를 정의할 수 있다. 상기 자구들(D)의 크기 및 자화 방향은 상기 자성체의 모양, 크기, 및 외부 에너지에 의해 적절하게 제어될 수 있다. 상기 자구벽들(DW)은 상기 자성체에 인가되는 자기장 또는 전류에 의해 이동할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 복수의 자구들(D)은 상기 제1 방향(D1)을 따라 차례로 배열되는 제1 자구(Da), 제2 자구(Db), 및 제3 자구(Dc)를 포함할 수 있다. 즉, 상기 제1 자구(Da)과 상기 제3 자구(Dc) 사이에 상기 제2 자구(Db)가 배치될 수 있고, 상기 제1 자구(Da)과 상기 제2 자구(Db) 사이 및 상기 제2 자구(Db)과 상기 제3 자구(Dc) 사이의 각각에 자구벽(DW)이 배치될 수 있다.
고정층(PL)이 상기 제1 자성층(FL)의 상면 상에 제공될 수 있다. 일 실시예에 따르면, 상기 제2 자구(Db) 상에 상기 고정층(PL)이 배치될 수 있다. 즉, 상기 고정층(PL)은 상기 제2 자구(Db)와 수직적으로 중첩될 수 있다. 상기 고정층(PL)은 강자성 물질을 포함할 수 있다. 이에 더하여, 상기 고정층(PL)은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다. 일 예로, 상기 고정층(PL)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나의 금속 물질을 포함할 수 있다. 이에 더하여, 상기 고정층(PL)은 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C) 및 질소(N)와 같은 비자성 물질들 중 적어도 하나를 더 포함할 수 있다. 상기 고정층(PL)을 단일층 구조로 도시하였으나, 이는 예시적인 것으로 본 발명의 실시예들이 이에 제한되는 것은 아니다. 일부 실시에들에 따르면, 상기 고정층(PL)은 합성 반강자성 구조(Synthetic Anti-Ferromagnetic structure, SAF)로 제공될 수 있다.
터널 배리어 패턴(TL)이 상기 제1 자성층(FL)과 상기 고정층(PL) 사이에 개재될 수 있다. 상기 터널 배리어 패턴(TL)은 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다. 도 1에는, 상기 고정층(PL) 및 상기 터널 배리어 패턴(TL)을 원통형으로 도시하였으나, 이는 예시적인 것으로 본 발명의 실시예들이 이에 제한되는 것은 아니다.
제2 자성층(ML)이 상기 제1 자성층(FL)의 하면 상에 제공될 수 있다. 상기 제2 자성층(ML)은 후술할 절연층(DL)을 사이에 두고 상기 제1 자성층(FL)과 수직적으로(일 예로, 상기 제1 자성층(FL)의 상면에 수직한 제3 방향(D3)으로) 이격되어 배치될 수 있다. 상기 제2 자성층(ML)의 일부는 상기 제2 자구(Db) 및 상기 고정층(PL)과 수직적으로 중첩되도록 배치될 수 있다. 즉, 평면적 관점에서, 상기 제2 자성층(ML)은 상기 제2 자구(Db) 및 상기 고정층(PL)과 중첩할 수 있다. 상기 제2 자성층(ML)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나의 금속 물질을 포함할 수 있다.
상기 제2 자성층(ML)의 상기 제1 방향(D1)으로의 길이(L1)는 상기 제1 자성층(FL)의 상기 제1 방향(D1)으로의 길이(L2)와 같거나 그보다 작을 수 있다. 상기 제2 자성층(ML)의 제2 방향(D2)으로의 폭(W1)은, 상기 제1 자성층(FL)의 상기 제2 방향(D2)으로의 폭(W2)과 실질적으로 동일할 수 있다. 상기 제2 방향(D2)은 제1 자성층(FL)의 상면에 평행하고 상기 제1 방향(D1)에 수직한 방향일 수 있다. 상기 제2 자성층(ML)의 상기 제3 방향(D3)으로의 두께(T1)는 상기 제2 자성층(ML)의 상기 제2 방향(D2)으로의 폭(W1)과 실질적으로 동일하거나 유사할 수 있다. 상기 제2 자성층(ML)의 상기 제1 방향(D1)으로의 길이(L1)는 상기 제2 자성층(ML)의 상기 제3 방향(D3)으로의 두께(T1) 및 상기 제2 자성층(ML)의 상기 제2 방향(D2)으로의 폭(W1)보다 더 클 수 있다.
절연층(DL)이 상기 제1 자성층(FL)의 하면 상에 제공될 수 있다. 상기 절연층(DL)은 상기 제1 자성층(FL)과 상기 제2 자성층(ML) 사이에 개재될 수 있다. 상기 절연층(DL)이 상기 제1 자성층(FL)의 하면을 덮도록 형성되어, 상기 제1 자성층(FL)은 상기 제2 자성층(ML)과 전기적으로 연결되지 않을 수 있다. 즉, 상기 제1 자성층(FL)은 상기 제2 자성층(ML)으로부터 전기적으로 절연될 수 있다. 상기 절연층(DL)은 절연성 물질을 포함할 수 있고, 일 예로, 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중에서 적어도 하나를 포함할 수 있다.
도 2a는 본 발명의 실시예들에 따른 자기 메모리 장치의 단면도이다.
도 2a를 참조하면, 상기 고정층(PL)은 일 방향으로 고정된 자화 방향을 갖는 기준 층일 수 있다. 상기 제1 자성층(FL)은 변경 가능한 자화 방향을 갖는 자유 층일 수 있다. 상기 제2 자구(Db)는 상기 고정층(PL)의 자화 방향(PLD)에 따라 평행(parallel)하게 또는 반평행(anti-parallel)하게 변경 가능한 자화 방향을 가질 수 있다. 상기 제2 자성층(ML)은 상기 일 방향에 수직한 방향으로 고정된 자화 방향을 갖는 기준 층일 수 있다.
일부 실시예에 따르면, 상기 고정층(PL)의 자화 방향(PLD)과 상기 제1, 제2 및 제3 자구들(Da, Db, Dc)의 각각의 자화 방향은 상기 고정층(PL)과 상기 터널 배리어 패턴(TL) 사이의 계면에 수직(일 예로, 상기 제3 방향(D3))할 수 있다. 이 경우, 상기 고정층(PL)과 상기 제1, 제2 및 제3 자구들(Da, Db, Dc)은 수직 자기 이방성(Perpendicular Magnetic Anisotropy, PMA)을 가질 수 있다. 본 명세서에서, 자기 이방성(magnetic anisotropy)은 강자성체에서 자기장에 의해 스핀이 정렬될 때 특정방향의 선호도를 나타내는 특성을 의미할 수 있다. 수직 자기 이방성(PMA)은 강자성체의 가장 넓은 표면에 수직한 자화 방향을 선호하는 특성을 의미할 수 있다.
상기 고정층(PL) 및 상기 제1 자성층(FL)은 수직 자기 이방성(PMA)을 갖는 강자성 금속을 포함할 수 있다. 상기 고정층(PL) 및 상기 제1 자성층(FL)은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 조밀육방격자(HCP) 구조의 CoPt는, 약 10% 내지 45%의 백금(Pt) 함량을 갖는 코발트-백금(Co-Pt) 무질서 합금(disordered alloy) 또는 Co3Pt 질서 합금(ordered alloy)을 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다.
상기 제2 자성층(ML)의 자화 방향(MLD)은 상기 고정층(PL)과 상기 터널 배리어 패턴(TL) 사이의 계면에 평행(일 예로, 상기 제1 방향(D1) 또는 제2 방향(D2))할 수 있다. 이 경우, 상기 제2 자성층(ML)은 수평 자기 이방성(In-plane Magnetic Anisotopy, IMA)을 가질 수 있다. 본 명세서에서, 수평 자기 이방성(IMA)은 강자성체의 가장 넓은 표면에 평행한 자화 방향을 선호하는 특성을 의미할 수 있다. 상기 제2 자성층(ML)은 강자성 물질을 포함할 수 있고, 상기 제2 자성층(ML)은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
구체적으로, 상기 제1, 제2 및 제3 자구들(Da, Db, Dc)의 자화 방향은 상기 제2 자성층(ML)의 자화 방향(MLD)과 수직할 수 있다. 상기 제2 자성층(ML)으로부터 상기 제1 및 제3 자구(Da, Dc)로 유발되는 스트레이 자기장(stray field, SF)으로 인해, 상기 제1 자구(Da)의 자화 방향과 상기 제3 자구(Dc)의 자화 방향은 서로 반평행하게 고정될 수 있다. 전술한 바와 같이, 상기 제2 자구(Db)의 자화 방향은 상기 제3 방향(D3)과 평행하게 또는 반평행하게 변경 가능한 반면, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향은 서로 반평행(anti-parallel)한 상태로 고정될 수 있다. 즉, 상기 제2 자구(Db)의 자화 방향은 상기 제1 및 제3 자구들(Da, Dc)의 자화 방향과 평행하거나 반평행할 수 있다.
다만, 도 1 및 도 2a에 상기 제2 자구(Db)는 하나의 자구(D)로 도시되어 있으나, 본 발명의 실시예들이 이에 제한되는 것은 아니다. 즉, 일부 실시예들에서, 상기 제2 자구(Db)는 복수 개로 제공될 수 있다. 서로 인접한 제2 자구들(Db)은 서로 반평행한 자화 방향을 가질 수 있다.
이하에서, 도 2a, 도 2b 및 도 2c를 참조하여, 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작 및 쓰기 동작이 설명된다.
다시 도 2a를 참조하면, 상기 제1 자성층(FL)에 상기 자구벽들(DW)의 이동을 위한 전류(I)가 흐를 수 있다. 상기 전류(I)의 방향에 따라 상기 자구벽들(DW)의 이동 방향이 결정될 수 있다. 상기 자구벽들(DW)은 전자(E)의 이동 방향을 따라 이동할 수 있고, 이에 따라, 상기 자구벽들(DW)은 상기 전류(I)의 방향에 반대 방향으로 이동할 수 있다. 일 예로, 상기 전류(I)는 상기 제1 방향(D1)으로 흐를 수 있고, 상기 자구벽들(DW)은 상기 제1 방향(D1)의 반대 방향으로 이동할 수 있다. 이하, 상기 자구벽들(DW)의 이동에 의해 이동하는 자구들 중 상기 고정층(PL)의 하면 상에 정렬되는 자구를 상기 제2 자구(Db)로 지칭한다. 상기 제2 자구(Db) 및 상기 고정층(PL)은 자기터널접합(MTJ)을 구성할 수 있다.
도 2b를 참조하면, 상기 제1 방향(D1)으로 흐르는 상기 전류(I)에 의해, 서로 인접하되 자화 방향이 반대인 자구들 사이의 자구벽(DW)이 상기 고정층(PL)에 인접한 위치로 이동할 수 있다. 상기 자구벽(DW)은 자성체 내부의 교환 상호작용 에너지(exchange interaction energy) 및 이방성 에너지(anisotropy energy)의 합이 최소가 되도록 하기 위하여, 상기 제1 방향(D1)으로 일정한 폭(width)을 가질 수 있다. 상기 자구벽(DW)은, 자화 방향이 서로 반대인, 자구(D)와 제3 자구(Dc) 사이에 개재될 수 있다. 즉, 상기 자구(D)와 상기 제3 자구(Dc)의 경계에서 자화 방향이 불연속적으로 반전되지 않고, 상기 제1 방향(D1)으로 일정한 폭을 갖는 자구벽(DW)이 개재될 수 있다. 도시되지 않았으나, 상기 자구벽(DW) 내부의 자화 방향은 점진적으로(gradually) 회전할 수 있다.
상기 제2 자성층(ML)으로부터 유발되는 스트레이 자기장(SF)으로 인해, 상기 자구(D)의 자화 방향과 상기 제3 자구(Dc)의 자화 방향은 서로 반평행하게 고정될 수 있다.
도 2c를 참조하면, 상기 제1 방향(D1)으로 흐르는 상기 전류(I)에 의해, 상기 자구벽(DW)은 상기 제1 방향(D1)의 반대 방향으로 이동할 수 있다. 상기 자구벽(DW)의 이동으로 인해, 자화 방향이 서로 반대인, 제1 자구(Da)와 자구(D)가 형성될 수 있다. 즉, 상기 자구벽(DW)의 이동으로 인해, 상기 고정층(PL)의 하면 상에 정렬되는 자구의 자화 방향이 반대로 스위칭될 수 있다.
상기 자구벽(DW)이 이동하더라도, 상기 제2 자성층(ML)으로부터 유발되는 스트레이 자기장(SF)으로 인해, 상기 제1 자구(Da)의 자화 방향과 상기 자구(D)의 자화 방향은 서로 반평행하게 고정될 수 있다.
상기 자구벽(DW)은, 일 예로, 50 m/s의 속도로 이동할 수 있고, 쓰기 동작의 구동속도는 수 나노 초(ns), 일 예로, 1 ns로 매우 빠를 수 있다. 즉, 상기 자구벽(DW)은 매우 빠르게 이동할 수 있고, 상기 제2 자구(Db)의 자화 방향이 매우 빠르게 스위칭될 수 있다. 이에 따라, 가시적으로는, 도 2a에 나타난 바와 같이, 상기 제1 자구(Da)과 상기 제2 자구(Db)의 사이 및 상기 제2 자구(Db)와 상기 제3 자구(Dc)의 사이에 상기 자구벽들(DW)들이 개재된 것으로 나타날 수 있다. 따라서, 이하에서는, 자구들을 제1, 제2 및 제3 자구들(Da, Db, Dc)로 구분하고, 제1 자구(Da)과 제2 자구(Db)의 사이 및 제2 자구(Db)와 제3 자구(Dc)의 사이에 개재된 자구벽들(DW)을 구분하여 설명한다.
도 2a를 다시 참조하면, 읽기 동작시, 읽기 전류(Iread)가 상기 자기터널접합(MTJ)을 통해 흐를 수 있다. 상기 읽기 전류(Iread)는 일 예로, 상기 제3 방향(D3)의 반대 방향을 따라 상기 고정층(PL)으로부터 상기 제2 자구(Db)로 흐를 수 있다. 상기 읽기 전류(Iread)에 의해 상기 자기터널접합(MTJ)의 저항 상태가 검출될 수 있다. 상기 자기터널접합(MTJ)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Iread)에 의해 검출될 수 있다. 일 예로, 상기 제2 자구(Db)의 상기 자화 방향이 상기 고정층(PL)의 상기 자화 방향에 평행한 경우, 상기 자기터널접합(MTJ)은 저저항 상태에 있을 수 있다. 다른 예로, 상기 제2 자구(Db)의 상기 자화 방향이 상기 고정층(PL)의 상기 자화 방향에 반평행한 경우, 상기 자기터널접합(MTJ)은 고저항 상태에 있을 수 있다. 상기 자기터널접합(MTJ)의 상기 저항 상태로부터 상기 제2 자구(Db) 내에 저장된 데이터(0 또는 1)가 검출될 수 있다.
쓰기 동작시, 쓰기 전류(Isw, Iswr)가 상기 자기터널접합(MTJ)을 통해 흐를 수 있다. 상기 쓰기 전류(Isw, Iswr)는, 일 예로, 상기 제3 방향(D3)의 반대 방향을 따라 상기 고정층(PL)으로부터 상기 제2 자구(Db)로 흐를 수 있고(Isw), 다른 예로, 상기 제3 방향(D3)을 따라 상기 제2 자구(Db)로부터 상기 고정층(PL)으로 흐를 수 있다(Iswr). 상기 쓰기 전류(Isw, Iswr)의 크기(magnitude)는 상기 읽기 전류(Iread)의 크기보다 클 수 있다. 상기 쓰기 전류(Isw, Iswr)에 의해 발생된 스핀 전달 토크에 의해 상기 제2 자구(Db)의 자화 방향이 반전될 수 있다. 상기 제2 자구(Db)의 자화 방향은 상기 쓰기 전류(Isw, Iswr)에 의해 발생된 상기 스핀 전달 토크에 의해 상기 고정층(PL)의 자화 방향(PLD)에 평행하게 또는 반평행하게 스위칭될 수 있다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 자기 메모리 장치의 초기화 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 3을 참조하면, 초기화되지 않은 상태의 자기 메모리 장치의 단위 셀이 복수 개로 제공될 수 있다. 제2 자성층들(ML) 각각의 자화 방향(MLD)은 랜덤하게 형성되고, 고정층(PL)과 터널 배리어 패턴(TL) 사이의 계면에 평행하거나 또는 반평행할 수 있다. 즉, 상기 제2 자성층들(ML)의 자화 방향(MLD)은 서로 동일하거나 또는 반대일 수 있다. 또한, 제1 자구(Da) 및 제3 자구(Dc)의 자화 방향은 랜덤하게 형성되고, 고정층(PL)과 터널 배리어 패턴(TL) 사이의 계면에 수직한 방향에 평행하거나 또는 반평행할 수 있다. 즉, 제1 자구(Da) 및 제3 자구(Dc)의 자화 방향은 고정층(PL)의 자화 방향(PLD)에 평행하거나 또는 반평행할 수 있다. 일부 실시예에서, 상기 제1 자성층(FL)은 상기 고정층(PL)의 최소화된 스트레이 자기장(stray field)으로부터 영향을 받을 수 있다. 이에 따라, 상기 제1 자구(Da)의 자화 방향과 상기 제3 자구(Dc)의 자화 방향은 서로 반대 방향일 수 있다.
도 4를 참조하면, 자기 메모리 장치에 고온 처리 공정이 수행될 수 있다. 상기 고온 처리 공정에 의해, 상기 제1 및 제3 자구(Da, Dc)의 코어시브 필드(Coercive field)의 크기는 감소할 수 있다. 이에 따라, 상기 제1 및 제3 자구(Da, Dc)은 상기 제2 자성층(ML)으로부터 유발되는 스트레이 자기장(SF)의 영향을 더욱 효과적으로 받을 수 있다. 즉, 상기 제2 자성층(ML)으로부터 유발되는 스트레이 자기장(SF)에 의해, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향이 스위칭될 수 있다. 이에 따라, 상기 제2 자성층(ML)으로부터 유발되는 스트레이 자기장(SF)에 의해 상기 제1 자구(Da)의 자화 방향과 상기 제3 자구(Dc)의 자화 방향은 서로 반평행하게 고정될 수 있다. 일 예로, 상기 제2 자성층(ML)의 자화 방향(MLD)이 상기 제1 방향(D1)과 평행한 경우, 상기 제1 자구(Da)의 자화 방향은 상기 제3 방향(D3)과 반평행할 수 있고, 상기 제3 자구(Dc)의 자화 방향은 상기 제3 방향(D3)과 평행할 수 있다. 다른 일 예로, 상기 제2 자성층(ML)의 자화 방향(MLD)이 상기 제1 방향(D1)과 반평행한 경우, 상기 제1 자구(Da)의 자화 방향은 상기 제3 방향(D3)과 평행할 수 있고, 상기 제3 자구(Dc)의 자화 방향은 상기 제3 방향(D3)과 반평행할 수 있다.
도 5를 참조하면, 자기 메모리 장치에 외부 자기장 처리 공정이 수행될 수 있다. 상기 외부 자기장 처리 공정에 의해, 상기 외부 자기장(OM)과 동일한 방향으로 상기 제2 자성층들(ML)의 자화 방향(MLD)이 스위칭될 수 있다. 이에 따라, 상기 제2 자성층(ML)으로부터 유발되는 스트레이 자기장(SF)에 의해, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향이 스위칭될 수 있다. 일 예로, 상기 외부 자기장(OM)이 상기 제1 방향(D1)에 평행한 경우, 상기 제2 자성층들(ML)의 자화 방향(MLD)은 상기 제1 방향(D1)에 평행하도록 스위칭될 수 있다. 이에 따라, 상기 제1 자구(Da)의 자화 방향은 상기 제3 방향(D3)과 반평행하도록 스위칭될 수 있고, 상기 제3 자구(Dc)의 자화 방향은 상기 제3 방향(D3)과 평행하도록 스위칭될 수 있다.
도 6을 참조하면, 자기 메모리 장치에 저온 처리 공정이 수행되거나, 추가 공정 없이 온도가 실온으로 낮아짐에 따라, 상기 제1 및 제3 자구(Da, Dc)의 코어시브 필드(Coercive field)의 크기가 증가할 수 있다. 이에 따라, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향은 외부의 다른 요인들의 영향을 비교적 덜 받을 수 있어, 상기 제1 및 제3 자구(Da, Dc)의 자기 모멘트는 강한 상태로 유지될 수 있다. 즉, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향은 서로 반평행(anti-parallel)한 상태로 고정될 수 있다.
도 7은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 설명하기 위한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 7을 참조하면, 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단위 셀은 고정층(PL), 제1 자성층(FL), 터널 배리어 패턴(TL), 절연층(DL) 및 제2 자성층(ML)에 더하여, 제1 전극(E1), 제2 전극(E2) 및 제3 전극(E3)을 더 포함할 수 있다.
상기 고정층(PL) 상에 제1 전극(E1)이 제공될 수 있다. 상기 제1 전극(E1)은 상기 고정층(PL)과 연결될 수 있다. 일 예로, 상기 제1 전극(E1)은 상기 고정층(PL)의 상면을 덮을 수 있다. 상기 제1 자성층(FL)의 일 측면 상의 제2 전극(E2)이 제공될 수 있다. 상기 제2 전극(E2)은 상기 제1 자성층(FL)의 일 측면과 연결될 수 있다. 일 예로, 상기 제2 전극(E2)은 상기 제1 자성층(FL)의 일 측면을 덮을 수 있다. 상기 제1 자성층(FL)의 상기 일 측면과 상기 제1 방향(D1)으로 대향하는 상기 제1 자성층(FL)의 다른 측면 상의 제3 전극(E3)제공될 수 있다. 상기 제3 전극(E3)은 상기 제1 자성층(FL)의 다른 측면과 연결될 수 있다. 일 예로, 상기 제3 전극(E3)은 상기 제1 자성층(FL)의 다른 측면을 덮을 수 있다. 다만, 도 7에 도시된 제1, 제2 및 제3 전극들(E1, E2, E3)의 구조는 예시일 뿐, 이에 제한되는 것은 아니다.
도시되지는 않았으나, 상기 제1 내지 제3 전극들(EL1, EL2, EL3) 중 두 개에 트랜지스터들이 연결될 수 있다. 일 예로, 상기 제1 전극(E1) 및 상기 제2 전극(E2)에 두 개의 트랜지스터들이 연결될 수 있다. 다른 예로, 상기 제2 전극(E2) 및 상기 제3 전극(E3)에 두 개의 트랜지스터들이 연결될 수 있다. 상기 트랜지스터들은 자구벽(DW)을 이동시키기 위한 드라이브 트랜지스터 또는 제1, 제2 및 제3 자구들(Da, Db, Dc)에 자화 방향을 기록하거나 또는 독출하기 위한 트랜지스터일 수 있다.
도 8은 본 발명의 다른 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다. 도 9는 본 발명의 다른 실시예들에 따른 자기 메모리 장치를 설명하기 위한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 8 및 도 9를 참조하면, 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단위 셀은 고정층(PL), 제1 자성층(FL), 터널 배리어 패턴(TL), 절연층(DL) 및 제2 자성층(ML)을 포함할 수 있다.
제2 자성층(ML)은 합성 반강자성 구조(Synthetic Anti-Ferromagnetic structure, SAF)일 수 있다. 상기 합성 반강자성 구조(SAF)는 제1 자성 패턴(ML1), 제2 자성 패턴(ML2) 및 스페이스 패턴(SP)을 포함할 수 있다. 상기 제1 자성 패턴(ML1)은 상기 절연층(DL)의 하면 상에 배치될 수 있다. 상기 스페이스 패턴(SP)은 상기 제1 자성 패턴(ML1)과 상기 제2 자성 패턴(ML2) 사이에 개재될 수 있다.
상기 제1 자성 패턴(ML1) 및 상기 제2 자성 패턴(ML2)의 자화 방향은 상기 제3 방향(D3)과 평행한 방향 또는 상기 제3 방향(D3)과 반평행한 방향일 수 있다. 상기 제1 자성 패턴(ML1)과 상기 제2 자성 패턴(ML2)의 자화 방향은 서로 반평행할 수 있다. 상기 제1 자성 패턴(ML1)과 상기 제2 자성 패턴(ML2)은 서로 반평행하고, 고정된 자화 방향을 가질 수 있다. 상기 제1 자성 패턴(ML1) 및 상기 제2 자성 패턴(ML2)은 강자성 물질을 포함할 수 있다. 일 예로, 상기 제1 자성 패턴(ML1) 및 상기 제2 자성 패턴(ML2)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나의 금속 물질을 포함할 수 있다.
상기 스페이스 패턴(SP)은 일 예로, 루테늄(Ru), 이리듐(Ir), 로듐(Rh) 및 오스뮴(Os) 중 적어도 하나를 포함할 수 있다. 상기 스페이스 패턴(SP)은 RKKY 상호작용(Ruderman-Kittel-Kasuya-Yosida interaction)에 의하여, 상기 제1 자성 패턴(ML1)과 상기 제2 자성 패턴(ML2)은 서로 반평행한 자화 방향을 가질 수 있다. 상기 스페이스 패턴(SP)에 의해, 상기 제1 자성 패턴(ML1) 및 상기 제2 자성 패턴(ML2)에 의해 생성된 자기장들이 서로 상쇄될 수 있다. 이에 따라, 제2 자성층(ML)의 스트레이 자기장(stray field)의 크기가 최소화될 수 있다.
상기 제2 자성층(ML)이 합성 반강자성 구조(SAF)로 제공됨에 따라, 상기 제2 자성층(ML)으로부터 상기 제1 자성층(FL)에 유발되는 스트레이 자기장(stray field)의 크기가 감소될 수 있다. 즉, 상기 제1 자성층(FL)이 스트레이 자기장(stray field)으로부터 받는 영향이 최소화될 수 있어, 제1 자구(Da)의 자화 방향과 제3 자구(Dc)의 자화 방향은 서로 반평행하게 고정된 상태로 유지될 수 있다.
도 10 내지 도 13은 본 발명의 다른 실시예에 따른 자기 메모리 장치의 초기화 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 10을 참조하면, 초기화되지 않은 상태의 자기 메모리 장치의 단위 셀이 복수 개로 제공될 수 있다. 제2 자성층(ML)은 합성 반강자성 구조(Synthetic Anti-Ferromagnetic structure, SAF)일 수 있다. 상기 합성 반강자성 구조(SAF)는 제1 자성 패턴(ML1), 제2 자성 패턴(ML2) 및 상기 제1 자성 패턴(ML1)과 상기 제2 자성 패턴(ML2) 사이에 개재되는 스페이스 패턴(SP)을 포함할 수 있다.
상기 제1 자성 패턴들(ML1) 각각의 자화 방향(MLD)은 랜덤하게 형성되고, 고정층(PL)과 터널 배리어 패턴(TL) 사이의 계면에 평행하거나 또는 반평행할 수 있다. 즉, 상기 제1 자성 패턴(ML1)의 자화 방향(MLD)은 서로 동일하거나 또는 반대일 수 있다. 상기 제2 자성 패턴(ML2)은 상기 제1 자성 패턴(ML1)의 자화 방향(MLD)과 서로 반평행한 자화 방향을 가질 수 있다. 또한, 제1 자구(Da) 및 제3 자구(Dc)의 자화 방향은 랜덤하게 형성되고, 고정층(PL)과 터널 배리어 패턴(TL) 사이의 계면에 수직한 방향에 평행하거나 또는 반평행할 수 있다. 즉, 제1 자구(Da) 및 제3 자구(Dc)의 자화 방향은 고정층(PL)의 자화 방향(PLD)에 평행하거나 또는 반평행할 수 있다. 일부 실시예에서, 상기 제1 자성 패턴(ML1) 및 상기 제2 자성 패턴(ML2)에 의해 생성된 자기장들이 서로 상쇄됨에 따라, 상기 고정층(PL)으로부터 상기 제1 자성층(FL)으로 유발되는 스트레이 자기장(stray field)의 영향이 최소화될 수 있다. 이에 따라, 상기 제1 자구(Da)의 자화 방향과 상기 제3 자구(Dc)의 자화 방향은 서로 동일하거나 또는 반대일 수 있다.
도 11을 참조하면, 자기 메모리 장치에 고온 처리 공정이 수행될 수 있다. 상기 고온 처리 공정에 의해, 상기 제1 및 제3 자구(Da, Dc)의 코어시브 필드(Coercive field)의 크기는 감소할 수 있다. 이와 동시에, 상기 고온 처리 공정에 의해, 상기 제2 자성층(ML)의 합성 반강자성(Synthetic Anti-Ferromagnetic) 특성이 상실될 수 있다. 이에 따라, 상기 제2 자성 패턴(ML2)의 자화 방향은 상기 제1 자성 패턴(ML1)의 자화 방향(MLD)과 서로 평행하도록 스위칭될 수 있다. 다른 예로, 상기 제1 자성 패턴(ML1)의 자화 방향이 상기 제2 자성 패턴(ML2)의 자화 방향과 서로 평행하도록 스위칭될 수 있다. 즉, 상기 제1 자성 패턴(ML1) 및 상기 제2 자성 패턴(ML2)에 의해 생성된 자기장들이 서로 상쇄되지 않음에 따라, 제2 자성층(ML)의 스트레이 자기장(SF)의 크기가 최대화될 수 있다.
이에 따라, 상기 제1 및 제3 자구(Da, Dc)은 상기 제2 자성층(ML)(특히, 상기 제1 자성 패턴(ML1))으로부터 유발되는 스트레이 자기장(SF)의 영향을 더욱 효과적으로 받을 수 있다. 즉, 상기 제2 자성층(ML)(특히, 상기 제1 자성 패턴(ML1))으로부터 유발되는 스트레이 자기장(SF)에 의해, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향이 스위칭될 수 있다. 상기 스트레이 자기장(SF)에 의해 상기 제1 자구(Da)의 자화 방향과 상기 제3 자구(Dc)의 자화 방향은 서로 반평행하게 고정될 수 있다. 일 예로, 상기 제1 자성 패턴(ML1)의 자화 방향(MLD)이 상기 제1 방향(D1)과 평행한 경우, 상기 제1 자구(Da)의 자화 방향은 상기 제3 방향(D3)과 반평행할 수 있고, 상기 제3 자구(Dc)의 자화 방향은 상기 제3 방향(D3)과 평행할 수 있다. 다른 일 예로, 상기 제1 자성 패턴(ML1)의 자화 방향(MLD)이 상기 제1 방향(D1)과 반평행한 경우, 상기 제1 자구(Da)의 자화 방향은 상기 제3 방향(D3)과 평행할 수 있고, 상기 제3 자구(Dc)의 자화 방향은 상기 제3 방향(D3)과 반평행할 수 있다.
도 12를 참조하면, 자기 메모리 장치에 외부 자기장 처리 공정이 수행될 수 있다. 상기 외부 자기장 처리 공정에 의해, 상기 외부 자기장(OM)과 동일한 방향으로 상기 제1 자성 패턴(ML1)의 자화 방향(MLD) 및 상기 제2 자성 패턴(ML2)의 자화 방향이 스위칭될 수 있다. 이에 따라, 상기 제2 자성층(ML)(특히, 상기 제1 자성 패턴(ML1))으로부터 유발되는 스트레이 자기장(SF)에 의해, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향이 스위칭될 수 있다. 일 예로, 상기 외부 자기장(OM)이 상기 제1 방향(D1)에 평행한 경우, 상기 제1 자성 패턴(ML1)의 자화 방향(MLD) 및 상기 제2 자성 패턴(ML2)의 자화 방향은 상기 제1 방향(D1)에 평행하도록 스위칭될 수 있다. 이에 따라, 상기 제1 자구(Da)의 자화 방향은 상기 제3 방향(D3)과 반평행하도록 스위칭될 수 있고, 상기 제3 자구(Dc)의 자화 방향은 상기 제3 방향(D3)과 평행하도록 스위칭될 수 있다.
도 13을 참조하면, 자기 메모리 장치에 저온 처리 공정이 수행되거나, 추가 공정 없이 온도가 실온으로 낮아짐에 따라, 상기 제1 및 제3 자구(Da, Dc)의 코어시브 필드(Coercive field)의 크기가 증가할 수 있다. 이에 따라, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향은 외부의 다른 요인들의 영향을 비교적 덜 받을 수 있어, 상기 제1 및 제3 자구(Da, Dc)의 자기 모멘트는 강한 상태로 유지될 수 있다. 즉, 상기 제1 및 제3 자구(Da, Dc)의 자화 방향은 서로 반평행(anti-parallel)한 상태로 고정될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 제1 방향으로 연장되는 제1 자성층;
    상기 제1 자성층 상에 제공되는 고정층; 및
    상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층을 포함하되,
    상기 제1 자성층은 상기 제1 방향으로 배열되는 복수의 자구들, 및 상기 복수의 자구들 사이에 개재되는 적어도 하나의 자구벽을 포함하고,
    상기 제2 자성층의 자화 방향은 상기 제1 자성층의 상면에 평행한 자기 메모리 장치.
  2. 제1 항에 있어서,
    상기 복수의 자구들은 상기 제1 방향을 따라 나란하게 배열된 제1 자구, 제2 자구 및 제3 자구를 포함하되,
    상기 제1 자구의 자화 방향과 상기 제3 자구의 자화 방향은 서로 반평행(anti-parallel)한 자기 메모리 장치.
  3. 제1 항에 있어서,
    상기 제2 자성층은 합성 반강자성 구조(Synthetic Anti-Ferromagnetic structure, SAF)인 자기 메모리 장치.
  4. 제1 항에 있어서,
    상기 제2 자성층의 상기 제1 방향으로의 길이는 상기 제1 자성층의 상기 제1 방향으로의 길이와 같거나 그보다 작은 자기 메모리 장치.
  5. 제1 항에 있어서,
    상기 제2 자성층의 상기 제1 자성층의 상면에 수직한 제3 방향으로의 두께는, 상기 제2 자성층의 상기 제1 자성층의 상면에 평행하고 상기 제1 방향에 수직한 제2 방향으로의 폭과 실질적으로 동일한 자기 메모리 장치.
  6. 제1 방향으로 연장되는 제1 자성층;
    상기 제1 자성층 상에 제공되는 고정층; 및
    상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층을 포함하되,
    상기 제1 자성층은 상기 제1 방향으로 배열되는 복수의 자구들, 및 상기 복수의 자구들 사이에 개재되는 적어도 하나의 자구벽을 포함하고,
    상기 제2 자성층의 자화 방향은 상기 자구들의 자화 방향과 수직한 자기 메모리 장치.
  7. 제6 항에 있어서,
    상기 복수의 자구들은 상기 제1 방향을 따라 나란하게 배열된 제1 자구, 제2 자구 및 제3 자구를 포함하되,
    상기 제1 자구의 자화 방향과 상기 제3 자구의 자화 방향은 서로 반평행(anti-parallel)한 자기 메모리 장치.
  8. 제6 항에 있어서,
    상기 고정층 상의 제1 전극;
    상기 제1 자성층의 일 측면 상의 제2 전극; 및
    상기 제1 자성층의 상기 일 측면과 상기 제1 방향으로 대향하는 상기 제1 자성층의 다른 측면 상의 제3 전극을 더 포함하는 자기 메모리 장치.
  9. 제1 방향으로 연장되는 제1 자성층;
    상기 제1 자성층 상에 제공되는 고정층;
    상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 터널 베리어 패턴;
    상기 제1 자성층을 사이에 두고 상기 고정층과 수직적으로 중첩되는 제2 자성층; 및
    상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 절연층을 포함하되,
    상기 제1 자성층은 상기 제1 방향을 따라 나란하게 배열되는 제1 자구, 제2 자구 및 제3 자구를 포함하고,
    상기 제2 자성층의 자화 방향은 상기 제1 자성층의 상면에 평행하고,
    상기 제1 자구의 자화 방향과 상기 제3 자구의 자화 방향은 서로 반평행(anti-parallel)한 자기 메모리 장치.
  10. 제9 항에 있어서,
    상기 절연층은 실리콘 산화물 또는 실리콘 질화물을 포함하는 자기 메모리 장치.
KR1020200135815A 2020-10-20 2020-10-20 자기 메모리 장치 KR20220052392A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200135815A KR20220052392A (ko) 2020-10-20 2020-10-20 자기 메모리 장치
US17/490,353 US20220123201A1 (en) 2020-10-20 2021-09-30 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200135815A KR20220052392A (ko) 2020-10-20 2020-10-20 자기 메모리 장치

Publications (1)

Publication Number Publication Date
KR20220052392A true KR20220052392A (ko) 2022-04-28

Family

ID=81185670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200135815A KR20220052392A (ko) 2020-10-20 2020-10-20 자기 메모리 장치

Country Status (2)

Country Link
US (1) US20220123201A1 (ko)
KR (1) KR20220052392A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US8120127B2 (en) * 2007-08-03 2012-02-21 Nec Corporation Magnetic random access memory and method of manufacturing the same
JP6414754B2 (ja) * 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
WO2016182085A1 (ja) * 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置

Also Published As

Publication number Publication date
US20220123201A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US7932571B2 (en) Magnetic element having reduced current density
EP2220651B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US9236105B2 (en) Magnetic memory devices and methods of writing data to the same
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9799822B2 (en) Magnetic memory element and magnetic memory
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
US20130059168A1 (en) Magnetoresistance Device
JP2006518099A (ja) リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
KR20120078631A (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
JP2007266498A (ja) 磁気記録素子及び磁気メモリ
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
US10902987B2 (en) Spin-orbit torque type magnetization rotation element, spin-orbit torque magnetoresistance effect element, and method of manufacturing spin-orbit torque type magnetization rotation element
US20100091564A1 (en) Magnetic stack having reduced switching current
JP5545532B2 (ja) 磁気メモリ及びその製造方法
US8848432B2 (en) Magnetoresistive elements and memory devices including the same
JP5951401B2 (ja) 磁気記録素子及び磁気メモリ
JP2015038998A (ja) 磁気記録素子及び磁気メモリ
KR102663631B1 (ko) 자기 메모리 장치
KR20230077200A (ko) 자기 메모리 장치
KR20220052392A (ko) 자기 메모리 장치
KR20230135910A (ko) 자기 메모리 장치
KR20230077227A (ko) 자기 메모리 장치 및 이의 초기화 방법
KR20240143574A (ko) 외부 자기장 없이 자화 반전이 가능한 자기터널접합 소자 및 자기터널접합 소자를 포함하는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal