KR20230135910A - 자기 메모리 장치 - Google Patents
자기 메모리 장치 Download PDFInfo
- Publication number
- KR20230135910A KR20230135910A KR1020220033478A KR20220033478A KR20230135910A KR 20230135910 A KR20230135910 A KR 20230135910A KR 1020220033478 A KR1020220033478 A KR 1020220033478A KR 20220033478 A KR20220033478 A KR 20220033478A KR 20230135910 A KR20230135910 A KR 20230135910A
- Authority
- KR
- South Korea
- Prior art keywords
- domains
- magnetic
- conductive line
- width
- line
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 225
- 239000000758 substrate Substances 0.000 claims description 6
- 230000005415 magnetization Effects 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 239000000696 magnetic material Substances 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- 229910018979 CoPt Inorganic materials 0.000 description 4
- 229910000684 Cobalt-chrome Inorganic materials 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 4
- 239000010952 cobalt-chrome Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 108020001568 subdomains Proteins 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- 229910019227 CoFeTb Inorganic materials 0.000 description 2
- 229910002441 CoNi Inorganic materials 0.000 description 2
- 229910018936 CoPd Inorganic materials 0.000 description 2
- 229910015187 FePd Inorganic materials 0.000 description 2
- 229910005335 FePt Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PGTXKIZLOWULDJ-UHFFFAOYSA-N [Mg].[Zn] Chemical compound [Mg].[Zn] PGTXKIZLOWULDJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001291 heusler alloy Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000005381 magnetic domain Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- QYHKLBKLFBZGAI-UHFFFAOYSA-N boron magnesium Chemical compound [B].[Mg] QYHKLBKLFBZGAI-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005293 ferrimagnetic effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
자기 메모리 장치는, 제1 방향으로 연장되는 도전 라인, 및 상기 도전 라인의 상면 상에 상기 제1 방향으로 연장되는 자성 트랙 라인을 포함한다. 상기 도전 라인은 제2 방향에 따른 제1 폭을 갖는 제1 영역, 및 상기 제2 방향에 따른 제2 폭을 갖는 제2 영역을 포함한다. 상기 제1 방향 및 상기 제2 방향은 상기 도전 라인의 상기 상면에 평행하고 서로 수직하다. 상기 제2 폭은 상기 제1 폭보다 크다. 상기 자성 트랙 라인은 상기 도전 라인의 상기 제1 영역 상에서 상기 제1 방향으로 배열되는 제1 도메인들, 및 상기 도전 라인의 상기 제2 영역 상에서 상기 제1 방향으로 배열되는 제2 도메인들을 포함한다. 상기 제2 도메인들의 크기는 상기 제1 도메인들의 크기보다 작다.
Description
본 발명은 자기 메모리 장치에 관한 것으로, 보다 상세하게는 자구벽(magnetic domain wall)의 이동 현상을 이용한 자기 메모리 장치에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 및 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 메모리 장치로서 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다. 특히, 최근에는 자성 물질의 자구벽(magnetic domain wall)의 이동 현상을 이용하는 새로운 자기 메모리 장치에 대한 연구 및 개발이 이루어지고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 자성 트랙 라인 내 도메인 월들(domain walls)의 이동 속도를 서로 다르게 제어할 수 있는 자기 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 자성 트랙 라인 내 도메인들(domain)의 도메인 폭들을 서로 다르게 제어할 수 있는 자기 메모리 장치를 제공하는데 있다.
본 발명에 따른 자기 메모리 장치는, 제1 방향으로 연장되는 도전 라인(CL); 및 상기 도전 라인의 상면(CL_U) 상에 상기 제1 방향으로 연장되는 자성 트랙 라인(MTL)을 포함할 수 있다. 상기 도전 라인은 제2 방향에 따른 제1 폭(WD1)을 갖는 제1 영역(CLa), 및 상기 제2 방향에 따른 제2 폭(WD2)을 갖는 제2 영역(CLb)을 포함할 수 있다. 상기 제1 방향 및 상기 제2 방향은 상기 도전 라인의 상기 상면에 평행하고 서로 수직할 수 있다. 상기 제2 폭(WD2)은 상기 제1 폭(WD1)보다 클 수 있다. 상기 자성 트랙 라인은 상기 도전 라인의 상기 제1 영역(CLa) 상에서 상기 제1 방향으로 배열되는 제1 도메인들(Da), 및 상기 도전 라인의 상기 제2 영역(CLb) 상에서 상기 제1 방향으로 배열되는 제2 도메인들(Db)을 포함할 수 있다. 상기 제2 도메인들(Db)의 크기는 상기 제1 도메인들(Da)의 크기보다 작을 수 있다.
본 발명에 따른 자기 메모리 장치는, 도전 라인(CL); 및 상기 도전 라인의 일면(CL_U)을 따라 연장되는 자성 트랙 라인(MTL)을 포함할 수 있다. 상기 도전 라인은 상기 도전 라인의 상기 일면에 평행하고 상기 자성 트랙 라인 및 상기 도전 라인의 연장 방향(D1)에 수직한 방향(D2)에 따른 폭을 가질 수 있다. 상기 도전 라인은 제1 폭(WD1)을 갖는 제1 영역(CLa), 및 상기 제1 폭과 다른 제2 폭(WD2)을 갖는 제2 영역(CLb)을 포함할 수 있다. 상기 자성 트랙 라인은 상기 도전 라인의 상기 제1 영역(CLa)에 인접하는 제1 도메인들(Da), 및 상기 도전 라인의 상기 제2 영역(CLb)에 인접하는 제2 도메인들(Db)을 포함할 수 있다. 상기 제1 도메인들(Da)의 크기는 상기 제2 도메인들의 크기(Db)와 다를 수 있다.
본 발명의 개념에 따르면, 도전 라인은 서로 다른 폭들을 갖는 제1 영역 및 상기 제2 영역을 포함할 수 있다. 상기 도전 라인의 상기 폭들을 서로 다르게 조절함으로써, 상기 도전 라인 내에 흐르는 전류의 밀도가 상기 제1 영역 및 상기 제2 영역 내에서 서로 다르게 조절될 수 있다. 이에 따라, 상기 도전 라인 상의 자성 트랙 라인 내 제1 및 제2 도메인 월들의 이동 속도가 서로 다르게 제어될 수 있다. 그 결과, 상기 자성 트랙 라인 내 제1 및 제2 도메인들의 크기가 서로 다르게 조절될 수 있다. 따라서, 상기 자성 트랙 라인 내 도메인 월들의 이동 속도를 서로 다르게 제어할 수 있고, 상기 자성 트랙 라인 내 도메인들의 크기를 서로 다르게 제어할 수 있는 자기 메모리 장치가 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 자성 트랙 라인 및 도전 라인의 평면도이다.
도 3은 도 1의 도전 라인의 평면도이다.
도 4는 도 1의 자성 트랙 라인 및 도전 라인의 측면도이다.
도 5a 내지 도 5d는 도 1의 자기 메모리 장치의 일부를 나타내는 평면도들로, 도 1의 자성 트랙 라인 내 도메인 월들의 이동 속도 및 도메인들의 크기의 변화를 나타내는 도면들이다.
도 6 내지 도 8은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 측면도들이다.
도 9 및 도 10은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 사시도들이다.
도 2는 도 1의 자성 트랙 라인 및 도전 라인의 평면도이다.
도 3은 도 1의 도전 라인의 평면도이다.
도 4는 도 1의 자성 트랙 라인 및 도전 라인의 측면도이다.
도 5a 내지 도 5d는 도 1의 자기 메모리 장치의 일부를 나타내는 평면도들로, 도 1의 자성 트랙 라인 내 도메인 월들의 이동 속도 및 도메인들의 크기의 변화를 나타내는 도면들이다.
도 6 내지 도 8은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 측면도들이다.
도 9 및 도 10은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 사시도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다. 도 2는 도 1의 자성 트랙 라인 및 도전 라인의 평면도이고, 도 3은 도 1의 도전 라인의 평면도이다. 도 4는 도 1의 자성 트랙 라인 및 도전 라인의 측면도이다.
도 1을 참조하면, 자기 메모리 장치는 도전 라인(CL), 상기 도전 라인(CL) 상의 자성 트랙 라인(MTL), 상기 자성 트랙 라인(MTL) 상의 읽기/쓰기 수단(200), 및 상기 읽기/쓰기 수단(200)에 연결된 상부 도전 라인(250)을 포함할 수 있다.
상기 자성 트랙 라인(MTL)은 상기 도전 라인(CL)의 상면(CL_U) 상에 배치될 수 있고, 상기 도전 라인(CL) 및 상기 자성 트랙 라인(MTL)은 상기 도전 라인(CL)의 상기 상면(CL_U)에 평행한 제1 방향(D1)으로 길게 연장될 수 있다. 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL)의 일부에 인접하게 배치될 수 있고, 상기 자성 트랙 라인(MTL)은 상기 읽기/쓰기 수단(200)과 상기 도전 라인(CL) 사이에 배치될 수 있다. 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL)과 상기 상부 도전 라인(250) 사이에 배치될 수 있고, 상기 상부 도전 라인(250)에 전기적으로 연결될 수 있다. 일 예로, 상기 상부 도전 라인(250)은 상기 자성 트랙 라인(MTL) 상에서 상기 자성 트랙 라인(MTL)을 가로지를 수 있고, 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL)과 상기 상부 도전 라인(250)의 교차점에 배치될 수 있다.
도 1 내지 도 4를 참조하면, 상기 도전 라인(CL)은 그 내부에 흐르는 전류에 의해 스핀 궤도 토크를 발생시키도록 구성될 수 있다. 상기 도전 라인(CL)은 상기 도전 라인(CL) 내부에서 상기 제1 방향(D1)에 평행한 방향(또는 반평행한 방향)으로 흐르는 전류에 의해 스핀 홀 현상(spin Hall effect) 또는 라시바 현상(Rashba effect)을 발생시킬 수 있는 물질을 포함할 수 있다. 상기 도전 라인(CL)은 원자번호가 30 이상인 중금속(heavy metal)을 포함할 수 있고, 일 예로, 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 백금(Pt), 팔라듐(Pd), 비스무트(Bi), 티타늄(Ti), 텅스텐(W), 베타-탄탈륨(β-Ta), 및 베타-텡스텐(β- W) 중 적어도 하나를 포함할 수 있다.
상기 도전 라인(CL)은 상기 도전 라인(CL)의 상기 상면(CL_U)에 평행하고 상기 제1 방향(D1)에 수직한 제2 방향(D2)에 따른 폭(W1, W2)을 가질 수 있다. 상기 도전 라인(CL)은 상기 제2 방향(D2)에 따른 제1 폭(W1)을 갖는 제1 영역(CLa), 및 상기 제2 방향(D2)에 따른 제2 폭(W2)을 갖는 제2 영역(CLb)을 포함할 수 있다. 상기 제1 폭(W1)은 상기 제2 폭(W2)과 다를 수 있다. 상기 제2 폭(W2)은 상기 제1 폭(W1)보다 클 수 있다. 상기 도전 라인(CL)은 상기 도전 라인(CL)의 상기 상면(CL_U)에 수직한 제3 방향(D3)에 따른 두께(Tc)를 가질 수 있다. 상기 도전 라인(CL)의 상기 제1 영역(CLa)의 두께(Tc) 및 상기 도전 라인(CL)의 상기 제2 영역(CLb)의 두께(Tc)는 실질적으로 서로 동일할 수 있다.
상기 자성 트랙 라인(MTL)은 상기 제1 방향(D1)으로 배열되는 복수의 도메인들(Da, Db), 및 상기 복수의 도메인들(Da, Db) 사이의 도메인 월들(DWa, DWb)을 포함할 수 있다. 상기 복수의 도메인들(Da, Db)은 상기 자성 트랙 라인(MTL) 내에서 자기 모멘트가 일정 방향으로 정렬된 영역들일 수 있고, 상기 도메인 월들(DWa, DWb)은 상기 복수의 도메인들(Da, Db) 사이에서 자기 모멘트의 방향이 변화하는 영역들일 수 있다. 상기 복수의 도메인들(Da, Db) 및 상기 도메인 월들(DWa, DWb)은 상기 제1 방향(D1)을 따라 교대로 배열될 수 있다.
상기 복수의 도메인들(Da, Db)은 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 방향(D1)으로 배열되는 제1 도메인들(Da), 및 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제1 방향(D1)으로 배열되는 제2 도메인들(Db)을 포함할 수 있다. 상기 제1 도메인들(Da)의 크기(size)는 상기 제2 도메인들(Db)의 크기(size)와 다를 수 있다. 상기 제2 도메인들(Db)의 크기(size)는 상기 제1 도메인들(Da)의 크기(size)보다 작을 수 있다. 일 예로, 상기 제1 도메인들(Da)의 각각은 상기 제1 방향(D1)에 따른 제1 도메인 폭(WD1)을 가질 수 있고, 상기 제2 도메인들(Db)의 각각은 상기 제1 방향(D1)에 따른 제2 도메인 폭(WD2)을 가질 수 있다. 상기 제1 도메인 폭(WD1)은 상기 제2 도메인 폭(WD2)과 다를 수 있다. 상기 제2 도메인 폭(WD2)은 상기 제1 도메인 폭(WD1)보다 작을 수 있다.
상기 자성 트랙 라인(MTL) 내 상기 제1 도메인들(Da)의 밀도는 상기 자성 트랙 라인(MTJL) 내 상기 제2 도메인들(Db)의 밀도와 다를 수 있다. 여기서, 밀도는 상기 자성 트랙 라인(MTJ)의 단위 영역(일 예로, 단위 길이) 내에 있는 도메인들의 수로 정의될 수 있다. 상기 자성 트랙 라인(MTJL) 내 상기 제2 도메인들(Db)의 밀도는 상기 자성 트랙 라인(MTL) 내 상기 제1 도메인들(Da)의 밀도보다 클 수 있다. 즉, 상기 자성 트랙 라인(MTL) 내에서 상기 제2 도메인들(Db)은 상기 제1 도메인들(Da)보다 압축될 수 있다.
상기 도메인 월들(DWa, DWb)은 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 도메인들(Da) 사이에 개재되는 제1 도메인 월들(DWa), 및 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 도메인들(Db) 사이에 개재되는 제2 도메인 월들(DWb)을 포함할 수 있다. 상기 자성 트랙 라인(MTL) 내에서 상기 제1 도메인 월들(DWa)의 이동 속도는 상기 제2 도메인 월들(DWb)의 이동 속도와 다를 수 있다.
상기 도전 라인(CL)의 상기 제2 영역(CLb)의 상기 제2 폭(W2)이 상기 도전 라인(CL)의 상기 제1 영역(CLa)의 상기 제1 폭(W1)보다 클 수 있고, 이 경우, 상기 도전 라인(CL) 내부에 전류가 흐를 때, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 내 전류 밀도는 상기 도전 라인(CL)의 상기 제1 영역(CLa) 내 전류 밀도보다 작을 수 있다. 상기 자성 트랙 라인(MTL) 내 상기 도메인 월들(DWa, DWb)의 이동 속도는 상기 도전 라인(CL) 내부에 흐르는 상기 전류의 밀도에 비례할 수 있다. 이에 따라, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상의 상기 제2 도메인 월들(DWb)의 이동 속도는 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상의 상기 제1 도메인 월들(DWa)의 이동 속도보다 느릴 수 있다. 상기 자성 트랙 라인(MTL) 내에서 상기 제2 도메인 월들(DWb)의 이동 속도가 상기 제1 도메인 월들(DWa)의 이동 속도보다 느림에 따라, 상기 제2 도메인들(Db)이 상기 제1 도메인들(Da)보다 압축될 수 있다. 그 결과, 상기 제2 도메인들(Db)의 크기가 상기 제1 도메인들(Da)의 크기보다 작아질 수 있고, 일 예로, 상기 제2 도메인들(Db)의 상기 제2 도메인 폭(WD2)이 상기 제1 도메인들(Da)의 상기 제1 도메인 폭(WD1)보다 작아질 수 있다.
상기 자성 트랙 라인(MTL)은 자성 원소를 포함할 수 있고, 일 예로, 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 일부 실시예들에 따르면, 상기 자성 트랙 라인(MTJ)은 수직 자기 이방성(Perpendicular Magnetic Anisotropy), 수평 자기 이방성(In-plane Magnetic Anisotropy, IMA), 반강자성 이방성(antiferromagnetic anisotropy), 합성 반강자성 이방성(synthetic anti-ferromagnetic anisotropy, 및 페리자성 이방성(ferrimagnetic anisotropy) 중 어느 하나를 가질 수 있다. 일부 실시예들에 따르면, 상기 자성 트랙 라인(MTL)은 수직 자기 이방성(Perpendicular Magnetic Anisotropy)을 가질 수 있고, 상기 복수의 도메인들(Da, Db)의 각각은 상기 도전 라인(CL)과 상기 자성 트랙 라인(MTL) 사이의 계면에 수직한 자화 방향(MD)을 가질 수 있다. 상기 복수의 도메인들(Da, Db) 중, 서로 바로 이웃하는 도메인들(Da, Db)의 자화 방향들(MD)은 서로 반대일 수 있고, 상기 도메인 월들(DWa, DWb)의 각각은 서로 반대되는 자화 방향들(MD)을 갖는 상기 이웃하는 도메인들(Da, Db) 사이의 경계를 정의할 수 있다. 상기 자성 트랙 라인(MTL)은 i) 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), ii) L10 구조를 갖는 수직 자성 물질, iii) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 ⅳ) 수직 자성 구조체 중 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 상기 자성 트랙 라인(MTL)은 CoFeB 또는 Co 기반의 호이슬러 합금을 포함할 수도 있다.
도 1을 다시 참조하면, 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL)의 상기 제1 도메인들(Da) 상에 배치될 수 있다. 상기 읽기/쓰기 수단(200)은 상기 제1 도메인들(Da) 중 대응하는 제1 도메인(Da)에 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 읽기/쓰기 수단(200)은 상기 도전 라인(CL)의 상기 제1 영역(CLa)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 읽기/쓰기 수단(200)은 거대자기저항(giant magneto resistance) 효과를 이용한 GMR 센서, 터널자기저항(tunnel magneto resistance) 효과를 이용한 TMR 센서, 또는 이방성 자기저항(Anisotropy MagnetoResistance)를 이용한 AMR 센서를 포함할 수 있다. 상기 읽기/쓰기 수단(200)은 상기 대응하는 제1 도메인(Da)에 비트(bit)를 기록하거나, 상기 대응하는 제1 도메인(Da)에 기록된 비트(bit)을 읽도록 구성될 수 있다. 상기 상부 도전 라인(250)은 상기 읽기/쓰기 수단(200)에 전기적으로 연결될 수 있다. 상기 상부 도전 라인(250)은 도전 물질을 포함할 수 있고, 일 예로, 금속(일 예로, 구리, 텅스텐, 또는 알루미늄) 및/또는 금속 질화물(일 예로, 탄탈륨 질화물, 티타늄 질화물, 또는 텅스텐 질화물)을 포함할 수 있다.
본 발명의 개념에 따르면, 상기 도전 라인(CL)은 서로 다른 폭들(W1, W2)을 갖는 상기 제1 영역(CLa) 및 상기 제2 영역(CLb)을 포함할 수 있다. 상기 도전 라인(CL)의 상기 폭들(W1, W2)을 서로 다르게 조절함으로써, 상기 도전 라인(CL) 내에 흐르는 전류의 밀도가 상기 제1 영역(CLa) 및 상기 제2 영역(CLb) 내에서 서로 다르게 조절될 수 있고, 이에 따라, 상기 자성 트랙 라인(MTL) 내 상기 제1 및 제2 도메인 월들(DWa, DWb)의 이동 속도가 서로 다르게 제어될 수 있다. 그 결과, 상기 자성 트랙 라인(MTL) 내 상기 제1 및 제2 도메인들(Da, Db)의 상기 도메인 폭들(WD1, WD2)이 서로 다르게 조절될 수 있다. 일 예로, 상대적으로 큰 폭(일 예로, 상기 제2 폭(W2))을 갖는 상기 제2 영역(CLb) 상의 상기 제2 도메인 월들(DWb)의 이동속도는 상대적으로 작은 폭(일 예로, 상기 제1 폭(W1))을 갖는 상기 제1 영역(CLa) 상의 상기 제1 도메인 월들(DWa)의 이동속도보다 느릴 수 있다. 그 결과, 상기 제2 영역(CLb) 상의 상기 제2 도메인들(Db)의 상기 제2 도메인 폭(WD2)이 상기 제1 영역(CLa) 상의 상기 제1 도메인들(Da)의 상기 제1 도메인 폭(WD1)보다 작을 수 있고, 상기 자성 트랙 라인(MTL) 내에서 상기 제2 도메인들(Db)은 상기 제1 도메인들(Da)보다 압축될 수 있다.
따라서, 자성 트랙 라인 내 도메인 월들의 이동 속도를 서로 다르게 제어할 수 있고, 상기 자성 트랙 라인 내 도메인들의 도메인 폭들을 서로 다르게 제어할 수 있는 자기 메모리 장치가 제공될 수 있다.
더하여, 본 발명의 개념에 따르면, 상기 읽기/쓰기 수단(200)이 상대적으로 큰 상기 제1 도메인들(Da)에 인접하게 배치될 수 있고, 그 결과, 상기 읽기/쓰기 수단(200)의 신호 감도가 향상될 수 있다. 또한, 상기 자성 트랙 라인(MTL)이 상대적으로 작은 상기 제2 도메인들(Db)을 포함함에 따라, 상기 자기 메모리 장치 내에 저장되는 데이터의 밀도가 증가될 수 있다.
도 5a 내지 도 5d는 도 1의 자기 메모리 장치의 일부를 나타내는 평면도들로, 도 1의 자성 트랙 라인 내 도메인 월들의 이동 속도 및 도메인들의 크기의 변화를 나타내는 도면들이다.
도 5a를 참조하면, 상기 자성 트랙 라인(MTL)은 상기 도전 라인(CL1)의 상기 제1 영역(CLa) 상에 제공되는 상기 제1 도메인들(Da) 및 상기 제1 도메인 월들(DWa)을 포함할 수 있다. 전류가 상기 도전 라인(CL) 내에서 상기 제1 방향(D1)에 평행한 방향(또는 반평행한 방향)으로 흐를 수 있고, 이에 따라, 상기 제1 도메인 월들(DWa)이 상기 제1 방향(D1)으로 이동할 수 있다. 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서, 상기 제1 도메인 월들(DWa)의 이동 속도는 서로 동일할 수 있다(즉, Va=Vb).
도 5b를 참조하면, 상기 제1 도메인 월들(DWa) 중 하나가 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에 진입할 수 있고, 상기 제1 도메인 월들(DWa) 중 상기 하나의 이동 속도(Va')가 감소할 수 있다(Va' < Vb). 상기 제1 도메인 월들(DWa) 중 상기 하나는 제2 도메인 월(DWb)로 지칭될 수 있고, 상기 제2 도메인 월(DWb)의 이동 속도(Va')는 상기 제1 도메인 월들(DWa)의 이동 속도(Vb, Vc)보다 느릴 수 있다(즉, Va' < Vb, Va' < Vc). 도 3을 참조하여 설명한 바와 같이, 상기 도전 라인(CL)의 상기 제2 영역(CLb)이 상기 도전 라인(CL)의 상기 제1 영역(CLa)보다 상대적으로 큰 폭을 가짐에 따라, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 내 전류 밀도는 상기 도전 라인(CL)의 상기 제1 영역(CLa) 내 전류 밀도보다 작을 수 있고, 이에 따라, 상기 제2 도메인 월(DWb)의 이동 속도(Va')는 상기 제1 도메인 월들(DWa)의 이동 속도(Vb, Vc)보다 느릴 수 있다. 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서, 상기 제1 도메인 월들(DWa)의 이동 속도는 서로 동일할 수 있다(즉, Vb=Vc).
도 5c를 참조하면, 상기 제1 도메인 월들(DWa) 중 다른 하나가 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에 진입할 수 있고, 상기 제1 도메인 월들(DWa) 중 상기 다른 하나의 이동 속도(Vb')가 감소할 수 있다(Vb' < Vc). 상기 제1 도메인 월들(DWa) 중 상기 다른 하나는 추가적인 제2 도메인 월(DWb)로 지칭될 수 있고, 상기 제2 도메인 월들(DWb)의 이동 속도(Va', Vb')는 상기 제1 도메인 월들(DWa)의 이동 속도(Vc, Vd)보다 느릴 수 있다(즉, Va' < Vc, Va' < Vd, Vb' < Vc, Vb' < Vd). 상기 제2 도메인 월들(DWb)의 이동 속도(Va', Vb')는 서로 실질적으로 동일할 수 있고(Va'=Vb'), 상기 제1 도메인 월들(DWa)의 이동 속도(Vc, Vd)는 서로 실질적으로 동일할 수 있다(Vc=Vd).
상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서, 상기 제2 도메인 월들(DWb)에 의해 제2 도메인(Db)이 정의될 수 있다. 상기 제2 도메인(Db)은 상기 제2 도메인 월들(DWb) 사이에 개재될 수 있다. 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 도메인 월들(DWb)의 이동 속도(Va', Vb')가 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 도메인 월들(DWa)의 이동 속도(Vc, Vd)보다 느림에 따라, 상기 제2 도메인(Db)의 크기는 상기 제1 도메인들(Da)의 각각의 크기보다 작을 수 있다.
도 5d를 참조하면, 상기 제1 도메인 월들(DWa) 중 또 다른 하나가 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에 진입할 수 있고, 상기 제1 도메인 월들(DWa) 중 상기 또 다른 하나의 이동 속도(Vc')가 감소할 수 있다(Vc' < Vd). 상기 제1 도메인 월들(DWa) 중 상기 또 다른 하나는 추가적인 제2 도메인 월(DWb)로 지칭될 수 있고, 상기 제2 도메인 월들(DWb)의 이동 속도(Va', Vb', Vc')는 상기 제1 도메인 월들(DWa)의 이동 속도(Vd, Ve)보다 느릴 수 있다(즉, Va' < Vd, Va' < Ve, Vb' < Vd, Vb' < Ve, Vc' < Vd, Vc' < Ve). 상기 제2 도메인 월들(DWb)의 이동 속도(Va', Vb', Vc')는 서로 실질적으로 동일할 수 있고(Va'=Vb'=Vc'), 상기 제1 도메인 월들(DWa)의 이동 속도(Vd, Ve)는 서로 실질적으로 동일할 수 있다(Vd=Ve).
상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서, 상기 제2 도메인 월들(DWb)에 의해 복수의 제2 도메인들(Db)이 정의될 수 있다. 상기 제2 도메인들(Db)은 상기 제2 도메인 월들(DWb) 사이에 개재될 수 있다. 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 도메인 월들(DWb)의 이동 속도(Va', Vb', Vc')가 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 도메인 월들(DWa)의 이동 속도(Vd, Ve)보다 느림에 따라, 상기 제2 도메인들(Db)의 각각의 크기는 상기 제1 도메인들(Da)의 각각의 크기보다 작을 수 있다.
도 6은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 측면도이다. 설명의 간소화를 위해, 도 1 내지 도 4를 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 6을 참조하면, 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL)의 상기 제1 도메인들(Da) 상에 배치될 수 있다. 상기 읽기/쓰기 수단(200)은 상기 제1 도메인들(Da) 중 대응하는 제1 도메인(Da)에 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있고, 상기 도전 라인(CL)의 상기 제1 영역(CLa)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다.
일부 실시예들에 따르면, 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL) 상의 자성 패턴(220), 및 상기 자성 트랙 라인(MTL)과 상기 자성 패턴(220) 사이의 비자성 패턴(210)을 포함할 수 있다. 상기 자성 패턴(220)은 상기 비자성 패턴(210)과 상기 상부 도전 라인(250) 사이에 배치될 수 있다.
상기 자성 패턴(220)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 일부 실시예들에 따르면, 상기 자성 패턴(220)은 수직 자기 이방성(Perpendicular Magnetic Anisotropy, PMA)을 가질 수 있다. 상기 자성 패턴(220)은 상기 자성 패턴(220)과 상기 비자성 패턴(210) 사이의 계면에 수직한 자화 방향(220M)을 가질 수 있고, 상기 자성 패턴(220)의 상기 자화 방향(220M)은 일 방향으로 고정될 수 있다. 상기 자성 트랙 라인(MTL) 내 상기 제1 도메인들(Da)의 자화방향들(MD)은 상기 자성 패턴(220)의 상기 자화 방향(220M)에 평행 또는 반평행하게 변경될 수 있다. 상기 자성 패턴(220)은 i) 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), ii) L10 구조를 갖는 수직 자성 물질, iii) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 ⅳ) 수직 자성 구조체 중 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 상기 자성 패턴(220)은 CoFeB 또는 Co 기반의 호이슬러 합금을 포함할 수도 있다.
일부 실시예들에 따르면, 상기 읽기/쓰기 수단(200)은 거대자기저항(giant magneto resistance) 효과를 이용한 GMR 센서일 수 있다. 이 경우, 상기 비자성 패턴(210)은 비자성 금속층을 포함할 수 있다. 다른 실시예들에 따르면, 상기 읽기/쓰기 수단(200)은 터널자기저항(tunnel magneto resistance) 효과를 이용한 TMR 센서일 수 있다. 이 경우, 상기 비자성 패턴(210) 비자성 금속 산화물층을 포함할 수 있고, 일 예로 마그네슘(Mg) 산화물, 티타늄(Ti) 산화물, 알루미늄(Al) 산화물, 마그네슘-아연(Mg-Zn) 산화물, 또는 마그네슘-붕소(Mg-B) 산화물 중에서 적어도 하나를 포함할 수 있다. 상기 비자성 패턴(210)은 터널 배리어 패턴으로 지칭될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 자기 메모리 장치는 도 1 내지 도 4를 참조하여 설명한 자기 메모리 장치와 실질적으로 동일하다.
도 7은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 측면도이다. 설명의 간소화를 위해, 도 1 내지 도 4, 및 도 6을 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 7을 참조하면, 일부 실시예들에 따르면, 상기 자성 트랙 라인(MTL)은 수평 자기 이방성(In-plane Magnetic Anisotropy, IMA)을 가질 수 있고, 상기 복수의 도메인들(Da, Db)의 각각은 상기 도전 라인(CL)과 상기 자성 트랙 라인(MTL) 사이의 계면에 평행한 자화 방향(MD)을 가질 수 있다. 상기 복수의 도메인들(Da, Db) 중, 서로 바로 이웃하는 도메인들(Da, Db)의 자화 방향들(MD)은 서로 반대일 수 있고, 상기 도메인 월들(DWa, DWb)의 각각은 서로 반대되는 자화 방향들(MD)을 갖는 상기 이웃하는 도메인들(Da, Db) 사이의 경계를 정의할 수 있다.
상기 읽기/쓰기 수단(200)의 상기 자성 패턴(220)은 수평 자기 이방성(In-plane Magnetic Anisotropy, IMA)을 가질 수 있다. 상기 자성 패턴(220)은 상기 자성 패턴(220)과 상기 비자성 패턴(210) 사이의 계면에 평행한 자화 방향(220M)을 가질 수 있고, 상기 자성 패턴(220)의 상기 자화 방향(220M)은 일 방향으로 고정될 수 있다. 상기 자성 트랙 라인(MTL) 내 상기 제1 도메인들(Da)의 자화방향들(MD)은 상기 자성 패턴(220)의 상기 자화 방향(220M)에 평행 또는 반평행하게 변경될 수 있다.
일부 실시예들에 따르면, 상기 자성 트랙 라인(MTL) 및 상기 자성 패턴(220)의 각각은 강자성 물질을 포함할 수 있고, 상기 자성 패턴(220)은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 자기 메모리 장치는 도 1 내지 도 4, 및 도 6을 참조하여 설명한 자기 메모리 장치와 실질적으로 동일하다.
도 8은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 측면도이다. 설명의 간소화를 위해, 도 1 내지 도 4, 및 6을 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 8을 참조하면, 상기 자성 트랙 라인(MTL)은 상기 도전 라인(CL)의 상기 상면(CL_U) 상에 차례로 적층된 하부 자성층(ML1), 스페이서층(110) 및 상부 자성층(ML2)을 포함할 수 있다. 상기 하부 자성층(ML1), 상기 스페이서층(110) 및 상기 상부 자성층(ML2)은 상기 제3 방향(D3)을 따라 상기 도전 라인(CL)의 상기 상면(CL_U) 상에 적층될 수 있다. 상기 하부 자성층(ML1)은 상기 도전 라인(CL)과 상기 스페이서층(110) 사이에 배치될 수 있고, 상기 스페이서층(110)은 상기 하부 자성층(ML1)과 상기 상부 자성층(ML2) 사이에 배치될 수 있다. 상기 하부 자성층(ML1), 상기 스페이서층(110) 및 상기 상부 자성층(ML2)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
상기 하부 자성층(ML1)은 상기 제1 방향(D1)으로 배열되는 복수의 하부 도메인들(Da1, Db1), 및 상기 복수의 하부 도메인들(Da1, Db1) 사이의 하부 도메인 월들(DWa1, DWb1)을 포함할 수 있다. 상기 복수의 하부 도메인들(Da1, Db1)은 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 방향(D1)으로 배열되는 제1 하부 도메인들(Da1), 및 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제1 방향(D1)으로 배열되는 제2 하부 도메인들(Db1)을 포함할 수 있다. 상기 하부 도메인 월들(DWa1, DWb1)은 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 하부 도메인들(Da1) 사이에 개재되는 제1 하부 도메인 월들(DWa1), 및 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 하부 도메인들(Db1) 사이에 개재되는 제2 하부 도메인 월들(DWb1)을 포함할 수 있다. 상기 복수의 하부 도메인들(Da1, Db1) 및 상기 하부 도메인 월들(DWa1, DWb1)은 도 1 내지 도 4를 참조하여 설명한, 상기 복수의 도메인들(Da, Db) 및 상기 도메인 월들(DWa, DWb)과 실질적으로 동일하다. 상기 제1 하부 도메인들(Da1)의 크기(size)는 상기 제2 하부 도메인들(Db1)의 크기(size)와 다를 수 있고, 일 예로, 상기 제2 하부 도메인들(Db1)의 크기(size)는 상기 제1 하부 도메인들(Da1)의 크기(size)보다 작을 수 있다. 상기 하부 자성층(ML1) 내에서 상기 제1 하부 도메인 월들(DWa1)의 이동 속도는 상기 제2 하부 도메인 월들(DWb1)의 이동 속도와 다를 수 있고, 일 예로, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상의 상기 제2 하부 도메인 월들(DWb1)의 이동 속도는 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상의 상기 제1 하부 도메인 월들(DWa1)의 이동 속도보다 느릴 수 있다.
상기 상부 자성층(ML2)은 상기 제1 방향(D1)으로 배열되는 복수의 상부 도메인들(Da2, Db2), 및 상기 복수의 상부 도메인들(Da2, Db2) 사이의 상부 도메인 월들(DWa2, DWb2)을 포함할 수 있다. 상기 복수의 상부 도메인들(Da2, Db2)은 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 방향(D1)으로 배열되는 제1 상부 도메인들(Da2), 및 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제1 방향(D1)으로 배열되는 제2 상부 도메인들(Db2)을 포함할 수 있다. 상기 상부 도메인 월들(DWa2, DWb2)은 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 상부 도메인들(Da2) 사이에 개재되는 제1 상부 도메인 월들(DWa2), 및 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 상부 도메인들(Db2) 사이에 개재되는 제2 상부 도메인 월들(DWb2)을 포함할 수 있다. 상기 복수의 상부 도메인들(Da2, Db2) 및 상기 상부 도메인 월들(DWa2, DWb2)은 도 1 내지 도 4를 참조하여 설명한, 상기 복수의 도메인들(Da, Db) 및 상기 도메인 월들(DWa, DWb)과 실질적으로 동일하다. 상기 제1 상부 도메인들(Da2)의 크기(size)는 상기 제2 상부 도메인들(Db2)의 크기(size)와 다를 수 있고, 일 예로, 상기 제2 상부 도메인들(Db2)의 크기(size)는 상기 제1 상부 도메인들(Da2)의 크기(size)보다 작을 수 있다. 상기 상부 자성층(ML2) 내에서 상기 제1 상부 도메인 월들(DWa2)의 이동 속도는 상기 제2 상부 도메인 월들(DWb2)의 이동 속도와 다를 수 있고, 일 예로, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상의 상기 제2 상부 도메인 월들(DWb2)의 이동 속도는 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상의 상기 제1 상부 도메인 월들(DWa2)의 이동 속도보다 느릴 수 있다.
상기 복수의 상부 도메인들(Da2, Db2)은 상기 제3 방향(D3)을 따라 상기 복수의 하부 도메인들(Da1, Db1)과 각각 수직적으로 중첩할 수 있다. 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 상부 도메인들(Da2)은 상기 제3 방향(D3)을 따라 상기 제1 하부 도메인들(Da1)과 수직적으로 중첩할 수 있고, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 상부 도메인들(Db2)은 상기 제3 방향(D3)을 따라 상기 제2 하부 도메인들(Db1)과 수직적으로 중첩할 수 있다.
상기 하부 자성층(ML1) 및 상기 상부 자성층(ML2)은 상기 스페이서층(110)을 통해 반강자성적으로 서로 결합할 수 있다. 상기 도전 라인(CL)의 상기 제1 영역(CLa) 상에서 상기 제1 상부 도메인들(Da2)의 각각은 상기 제1 하부 도메인들(Da1) 중 대응하는 제1 하부 도메인(Da1)과 반강자성적으로 결합할 수 있고, 상기 도전 라인(CL)의 상기 제2 영역(CLb) 상에서 상기 제2 상부 도메인들(Db2)의 각각은 상기 제2 하부 도메인들(Db1) 중 대응하는 상기 제2 하부 도메인(Db1)과 반강자성적으로 결합할 수 있다.
상기 하부 자성층(ML1) 및 상기 상부 자성층(ML2)의 각각은 수직 자기 이방성을 가질 수 있다. 이 경우, 상기 복수의 하부 도메인들(Da1, Db1) 및 상기 복수의 상부 도메인들(Da2, Db2)의 각각은 상기 하부 자성층(ML1)과 상기 스페이서층(110)의 계면에 수직한 자화 방향(MD1, MD2)을 가질 수 있다. 상기 복수의 상부 도메인들(Da2, Db2)의 각각은 상기 스페이서층(110)에 의해 상기 복수의 하부 도메인들(Da1, Db1)의 각각과 반강자성적으로 결합할 수 있고, 이에 따라, 상기 복수의 상부 도메인들(Da2, Db2)의 각각의 자화 방향(MD2)은 상기 복수의 하부 도메인들(Da1, Db1)의 각각 자화 방향(MD1)에 반평행할 수 있다. 상기 하부 자성층(ML1) 및 상기 상부 자성층(ML2)의 각각은 도 1 내지 도 4를 참조하여 설명한 상기 수직 자성 물질 또는 상기 수직 자성 구조체를 포함할 수 있다. 일부 실시예들에 따르면, 상기 하부 자성층(ML1) 및 상기 상부 자성층(ML2)의 각각은 도 7을 참조하여 설명한 바와 같이 수평 자기 이방성을 가질 수도 있다.
상기 스페이서층(110)은 비자성 금속을 포함할 수 있고, 일 예로, 루테늄(Ru), 이리듐(Ir), 텡스텐(W), 탄탈럼(Ta) 또는 이들의 합금을 포함할 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 자기 메모리 장치는 도 1 내지 도 4, 및 도 6을 참조하여 설명한 자기 메모리 장치와 실질적으로 동일하다.
도 9 및 도 10은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 사시도들이다. 설명의 간소화를 위해, 도 1 내지 도 4를 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 9 및 도 10을 참조하면, 상기 도전 라인(CL) 및 상기 자성 트랙 라인(MTL)의 각각은 U자 형태를 가질 수 있다. 상기 자성 트랙 라인(MTL)은 기판(100)의 상면(100U)에 수직한 방향(일 예로, Z방향)으로 연장되는 수직부(VP), 및 상기 기판(100)의 상기 상면(100U)에 평행한 방향(일 예로, X방향)으로 연장되는 수평부(HP)를 포함할 수 있다. 상기 도전 라인(CL)의 상기 제1 영역(CLa)은 상기 자성 트랙 라인(MTL)의 상기 수평부(HP)에 인접할 수 있고, 상기 도전 라인(CL)의 상기 제2 영역(CLb)은 상기 자성 트랙 라인(MTL)의 상기 수직부(VP)에 인접할 수 있다.
상기 도전 라인(CL)의 상기 제1 영역(CLa)은 상대적으로 작은 상기 제1 폭(W1)을 가질 수 있고, 이에 따라, 상기 자성 트랙 라인(MTL)의 상기 수평부(HP)는 상대적으로 큰 상기 제1 도메인 폭(WD1)을 갖는 상기 제1 도메인들(Da)을 포함할 수 있다. 상기 도전 라인(CL)의 상기 제2 영역(CLb)은 상대적으로 큰 상기 제2 폭(W2)을 가질 수 있고, 이에 따라, 상기 자성 트랙 라인(MTL)의 상기 수직부(VP)는 상대적으로 작은 상기 제2 도메인 폭(WD2)을 갖는 상기 제2 도메인들(Db)을 포함할 수 있다. 상기 읽기/쓰기 수단(200)은 상기 자성 트랙 라인(MTL)의 상기 수평부(HP) 상에 배치될 수 있고, 상기 제1 도메인들(Da)에 인접하게 배치될 수 있다.
일 예로, 도 9에 도시된 바와 같이, 상기 자성 트랙 라인(CL)은 상기 기판(100)과 상기 도전 라인(CL) 사이에 배치될 수 있다. 상기 도전 라인(CL)은 U자 형태를 갖는 상기 자성 트랙 라인(CL)의 내면을 따라 연장될 수 있다. 다른 예로, 도 10에 도시된 바와 같이, 상기 도전 라인(CL)은 상기 기판(100)과 상기 자성 트랙 라인(MTL) 사이에 배치될 수 있다. 상기 도전 라인(CL)은 U자 형태를 갖는 상기 자성 트랙 라인(CL)의 외면을 따라 연장될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
CL: 도전 라인
MTL: 자성 트랙
200: 읽기/쓰기 수단 250: 상부 도전 라인
CLa: 도전 라인의 제1 영역 CLb: 도전 라인의 제2 영역
Da: 제1 도메인 Db: 제2 도메인
DWa: 제1 도메인 월 DWb: 제2 도메인 월
200: 읽기/쓰기 수단 250: 상부 도전 라인
CLa: 도전 라인의 제1 영역 CLb: 도전 라인의 제2 영역
Da: 제1 도메인 Db: 제2 도메인
DWa: 제1 도메인 월 DWb: 제2 도메인 월
Claims (20)
- 제1 방향으로 연장되는 도전 라인; 및
상기 도전 라인의 상면 상에 상기 제1 방향으로 연장되는 자성 트랙 라인을 포함하되,
상기 도전 라인은 제2 방향에 따른 제1 폭을 갖는 제1 영역, 및 상기 제2 방향에 따른 제2 폭을 갖는 제2 영역을 포함하고, 상기 제1 방향 및 상기 제2 방향은 상기 도전 라인의 상기 상면에 평행하고 서로 수직하고, 상기 제2 폭은 상기 제1 폭보다 크고,
상기 자성 트랙 라인은 상기 도전 라인의 상기 제1 영역 상에서 상기 제1 방향으로 배열되는 제1 도메인들, 및 상기 도전 라인의 상기 제2 영역 상에서 상기 제1 방향으로 배열되는 제2 도메인들을 포함하고,
상기 제2 도메인들의 크기는 상기 제1 도메인들의 크기보다 작은 자기 메모리 장치. - 청구항 1에 있어서,
상기 제1 도메인들의 각각은 상기 제1 방향에 따른 제1 도메인 폭을 가지고, 상기 제2 도메인들의 각각은 상기 제1 방향에 따른 제2 도메인 폭을 가지되, 상기 제2 도메인 폭은 상기 제1 도메인 폭보다 작은 자기 메모리 장치. - 청구항 1에 있어서,
상기 자성 트랙 라인은 상기 제1 도메인들 사이의 제1 도메인 월들, 및 상기 제2 도메인들 사이의 제2 도메인 월들을 포함하고,
상기 제2 도메인 월들의 이동 속도는 상기 제1 도메인 월들의 이동 속도보다 느린 자기 메모리 장치. - 청구항 1에 있어서,
상기 자성 트랙 라인 내 상기 제2 도메인들의 밀도는 상기 자성 트랙 라인 내 상기 제1 도메인들의 밀도보다 큰 자기 메모리 장치. - 청구항 1에 있어서,
상기 도전 라인은 그 내부에 흐르는 전류에 의해 스핀 궤도 토크를 발생시키도록 구성되는 자기 메모리 장치. - 청구항 1에 있어서,
상기 자성 트랙 라인 상의 읽기/쓰기 수단을 더 포함하되,
상기 읽기/쓰기 수단은 상기 제1 도메인들 상에 배치되는 자기 메모리 장치. - 청구항 6에 있어서,
상기 자성 트랙 라인은 상기 도전 라인과 상기 읽기/쓰기 수단 사이에 배치되고,
상기 읽기/쓰기 수단은 상기 도전 라인의 상기 제1 영역과 수직적으로 중첩하는 자기 메모리 장치. - 청구항 6에 있어서,
상기 읽기/쓰기 수단은 터널 자기저항 소자 또는 거대 자기저항 소자를 포함하는 자기 메모리 장치. - 청구항 6에 있어서,
상기 읽기/쓰기 수단은 상기 자성 트랙 라인 상의 자성 패턴, 및 상기 자성 트랙 라인과 상기 자성 패턴 사이의 비자성 패턴을 포함하는 자기 메모리 장치. - 청구항 1에 있어서,
상기 도전 라인은 상기 도전 라인의 상기 상면에 수직한 제3 방향에 따른 두께를 가지고,
상기 도전 라인의 상기 제1 영역의 두께는 상기 도전 라인의 상기 제2 영역의 두께와 동일한 자기 메모리 장치. - 도전 라인; 및
상기 도전 라인의 일면을 따라 연장되는 자성 트랙 라인을 포함하되,
상기 도전 라인은 상기 도전 라인의 상기 일면에 평행하고 상기 자성 트랙 라인 및 상기 도전 라인의 연장 방향에 수직한 방향에 따른 폭을 가지고,
상기 도전 라인은 제1 폭을 갖는 제1 영역, 및 상기 제1 폭과 다른 제2 폭을 갖는 제2 영역을 포함하고,
상기 자성 트랙 라인은 상기 도전 라인의 상기 제1 영역에 인접하는 제1 도메인들, 및 상기 도전 라인의 상기 제2 영역에 인접하는 제2 도메인들을 포함하고,
상기 제1 도메인들의 크기는 상기 제2 도메인들의 크기와 다른 자기 메모리 장치. - 청구항 11에 있어서,
상기 제1 도메인들 및 상기 제2 도메인들은 상기 자성 트랙 라인 내에서 상기 자성 트랙 라인의 상기 연장 방향을 따라 배열되는 자기 메모리 장치. - 청구항 12에 있어서,
상기 제2 폭은 상기 제1 폭보다 크고,
상기 제2 도메인들의 크기는 상기 제1 도메인들의 크기보다 작은 자기 메모리 장치. - 청구항 13에 있어서,
상기 자성 트랙 라인 상의 읽기/쓰기 수단을 더 포함하되,
상기 읽기/쓰기 수단은 상기 제1 도메인들 상에 배치되는 자기 메모리 장치. - 청구항 12에 있어서,
상기 제1 도메인들의 각각은 상기 자성 트랙 라인의 상기 연장 방향에 따른 제1 도메인 폭을 가지고, 상기 제2 도메인들의 각각은 상기 자성 트랙 라인의 상기 연장 방향에 따른 제2 도메인 폭을 가지고,
상기 제1 도메인 폭은 상기 제2 도메인 폭과 다른 자기 메모리 장치. - 청구항 15에 있어서,
상기 제2 폭은 상기 제1 폭보다 크고,
상기 제2 도메인 폭은 상기 제1 도메인 폭보다 작은 자기 메모리 장치. - 청구항 12에 있어서,
상기 자성 트랙 라인은 상기 제1 도메인들 사이의 제1 도메인 월들, 및 상기 제2 도메인들 사이의 제2 도메인 월들을 포함하고,
상기 제1 도메인 월들의 이동 속도는 상기 제2 도메인 월들의 이동 속도와 다른 자기 메모리 장치. - 청구항 17에 있어서,
상기 제2 폭은 상기 제1 폭보다 크고,
상기 제2 도메인 월들의 이동 속도는 상기 제1 도메인 월들의 이동 속도보다 느린 자기 메모리 장치. - 청구항 11에 있어서,
상기 도전 라인은 그 내부에 흐르는 전류에 의해 스핀 궤도 토크를 발생시키도록 구성되는 자기 메모리 장치. - 청구항 11에 있어서,
상기 도전 라인 및 자성 트랙 라인의 각각은 U자 형태를 가지고,
상기 자성 트랙 라인은 기판의 상면에 수직한 방향으로 연장되는 수직부 및 상기 기판의 상기 상면에 평행하게 연장되는 수평부를 포함하고,
상기 도전 라인의 상기 제1 영역은 상기 자성 트랙 라인의 상기 수평부에 인접하고, 상기 도전 라인의 상기 제2 영역은 상기 자성 트랙 라인의 상기 수직부에 인접하는 자기 메모리 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220033478A KR20230135910A (ko) | 2022-03-17 | 2022-03-17 | 자기 메모리 장치 |
| US18/096,161 US20230298649A1 (en) | 2022-03-17 | 2023-01-12 | Magnetic memory devices |
| CN202310269236.4A CN116782750A (zh) | 2022-03-17 | 2023-03-17 | 磁存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220033478A KR20230135910A (ko) | 2022-03-17 | 2022-03-17 | 자기 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230135910A true KR20230135910A (ko) | 2023-09-26 |
Family
ID=88012225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220033478A KR20230135910A (ko) | 2022-03-17 | 2022-03-17 | 자기 메모리 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230298649A1 (ko) |
| KR (1) | KR20230135910A (ko) |
| CN (1) | CN116782750A (ko) |
-
2022
- 2022-03-17 KR KR1020220033478A patent/KR20230135910A/ko unknown
-
2023
- 2023-01-12 US US18/096,161 patent/US20230298649A1/en active Pending
- 2023-03-17 CN CN202310269236.4A patent/CN116782750A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116782750A (zh) | 2023-09-19 |
| US20230298649A1 (en) | 2023-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227773B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
| US6833278B2 (en) | Low remanence flux concentrator for MRAM devices | |
| US8331141B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
| US6845038B1 (en) | Magnetic tunnel junction memory device | |
| WO2018189964A1 (ja) | 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 | |
| US7932571B2 (en) | Magnetic element having reduced current density | |
| US8988934B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
| CN100476997C (zh) | 提高可伸缩性的磁电阻随机存取存储器 | |
| JP2021073727A (ja) | 磁気メモリ | |
| WO2020149939A1 (en) | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof | |
| EP1248265A2 (en) | Magnetic memory cell | |
| JP6861996B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
| JP2007266498A (ja) | 磁気記録素子及び磁気メモリ | |
| JP2009521807A (ja) | スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子 | |
| JP2006518099A (ja) | リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造 | |
| CN109493900A (zh) | 存储器装置、用于提供其的方法及三维可堆叠存储器装置 | |
| JP7267623B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| CN105957961A (zh) | 一种垂直各向异性磁性元件、制备方法及磁存储器 | |
| US11049538B2 (en) | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof | |
| JP5951401B2 (ja) | 磁気記録素子及び磁気メモリ | |
| KR20230135910A (ko) | 자기 메모리 장치 | |
| JP2015038998A (ja) | 磁気記録素子及び磁気メモリ | |
| JP5050318B2 (ja) | 磁気メモリ | |
| KR102663631B1 (ko) | 자기 메모리 장치 |