CN116782750A - 磁存储器件 - Google Patents

磁存储器件 Download PDF

Info

Publication number
CN116782750A
CN116782750A CN202310269236.4A CN202310269236A CN116782750A CN 116782750 A CN116782750 A CN 116782750A CN 202310269236 A CN202310269236 A CN 202310269236A CN 116782750 A CN116782750 A CN 116782750A
Authority
CN
China
Prior art keywords
magnetic
domain
conductive line
width
domains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310269236.4A
Other languages
English (en)
Inventor
S·P·帕金
田在春
A·米格里奥里尼
皮雄焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Samsung Electronics Co Ltd
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV, Samsung Electronics Co Ltd filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Publication of CN116782750A publication Critical patent/CN116782750A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁存储器件包括在第一方向上延伸的导电线以及在导电线的顶表面上在第一方向上延伸的磁轨线。导电线可以包括在第二方向上具有第一宽度的第一区域以及在第二方向上具有第二宽度的第二区域。第一方向和第二方向平行于导电线的顶表面并且彼此垂直。第二宽度可以大于第一宽度。磁轨线包括在导电线的第一区域上在第一方向上排列的第一畴以及在导电线的第二区域上在第一方向上排列的第二畴。每个第二畴的尺寸可以小于每个第一畴的尺寸。

Description

磁存储器件
技术领域
本公开涉及磁存储器件，更具体地，涉及利用磁畴壁移动现象的磁存储器件。
背景技术
对高速低电压存储器件的需求日益增加，部分是为了实现以存储器件作为部件的高速低功率电子装置。已经研究了磁存储器件作为满足这些需求的潜在存储器件。一些磁存储器件由于其高速操作特性和/或非易失性特性而被认为是可能的下一代存储器件。例如，目前正在研究和开发利用磁性材料的磁畴壁的移动现象的新型磁存储器件。
发明内容
本发明构思的一些方面可以提供能够控制磁轨线中的畴壁移动速度的磁存储器件。
本发明构思的一些方面还可以提供能够控制磁轨线中的畴宽度的磁存储器件。
在一些方面，磁存储器件可以包括在第一方向上延伸的导电线以及在导电线的顶表面上在第一方向上延伸的磁轨线。导电线可以包括在第二方向上具有第一宽度的第一区域以及在第二方向上具有第二宽度的第二区域。第一方向和第二方向可以平行于导电线的顶表面并且可以彼此垂直。第二宽度可以大于第一宽度。磁轨线可以包括在导电线的第一区域上在第一方向上排列的第一畴以及在导电线的第二区域上在第一方向上排列的第二畴。每个第二畴的尺寸可以小于每个第一畴的尺寸。
在一些方面，磁存储器件可以包括导电线和沿导电线的一个表面延伸的磁轨线。导电线可以包括在平行于导电线的所述一个表面并且垂直于磁轨线和导电线的延伸方向的方向上具有第一宽度的第一区域和在所述方向上具有不同于第一宽度的第二宽度的第二区域。磁轨线可以包括与导电线的第一区域相邻的第一畴以及与导电线的第二区域相邻的第二畴。每个第一畴的尺寸可以不同于每个第二畴的尺寸。
附图说明
图1是示意性地示出根据发明构思的一些实施方式的磁存储器件的透视图。
图2是示出图1的磁轨线和导电线的平面图。
图3是示出图1的导电线的平面图。
图4是示出图1的磁轨线和导电线的侧视图。
图5A至图5D是示出图1的磁存储器件的一部分的平面图，以示出图1的磁轨线中畴壁的移动速度的变化和畴尺寸的变化。
图6至图8是示出根据发明构思的一些实施方式的磁存储器件的侧视图。
图9和图10是示出根据发明构思的一些实施方式的磁存储器件的透视图。
具体实施方式
现在将参考附图更全面地描述发明构思的一些示例实施方式。
图1是示意性地示出根据发明构思的一些实施方式的磁存储器件的透视图。图2是示出图1的磁轨线和导电线的平面图，图3是示出图1的导电线的平面图。图4是示出图1的磁轨线和导电线的侧视图。
参考图1，磁存储器件可以包括导电线CL、在导电线CL上的磁轨线MTL、在磁轨线MTL上的读/写单元200和连接到读/写单元200的上导电线250。
磁轨线MTL可以在导电线CL的顶表面CL_U上，导电线CL和磁轨线MTL可以在平行于导电线CL的顶表面CL_U的第一方向D1上在长度方面延伸。读/写单元200可以邻近磁轨线MTL的一部分，并且磁轨线MTL可以在读/写单元200和导电线CL之间。读/写单元200可以在磁轨线MTL和上导电线250之间，并且可以电连接到上导电线250。例如，上导电线250可以在磁轨线MTL上以与磁轨线MTL交叉，并且读/写单元200可以在磁轨线MTL和上导电线250的交叉点处。
参考图1至图4，导电线CL可以配置为通过其中流动的电流产生自旋轨道扭矩。导电线CL可以包括能够通过在导电线CL中在与第一方向D1平行或反平行的方向上流动的电流产生自旋霍尔效应或拉什巴(Rashba)效应的材料。导电线CL可以包括具有30或更大的原子序数的重金属，并且可以包括例如铱(Ir)、钌(Ru)、钽(Ta)、铂(Pt)、钯(Pd)、铋(Bi)、钛(Ti)、钨(W)、β-钽(β-Ta)或β-钨(β-W)中的至少一种。
导电线CL可以在平行于导电线CL的顶表面CL_U且垂直于第一方向D1的第二方向D2上具有宽度W1和W2。导电线CL可以包括在第二方向D2上具有第一宽度W1的第一区域CLa以及在第二方向D2上具有第二宽度W2的第二区域CLb。第一宽度W1可以不同于第二宽度W2。第二宽度W2可以大于第一宽度W1。导电线CL可以在垂直于导电线CL的顶表面CL_U的第三方向D3上具有厚度Tc。导电线CL的第一区域CLa的厚度Tc可以基本上等于导电线CL的第二区域CLb的厚度Tc。在一些实施方式中，沿着导电线CL在第一方向D1上的长度，导电线CL可以在第三方向D3上具有基本均匀的厚度。
磁轨线MTL可以包括在第一方向D1上排列的多个畴Da和Db以及在多个畴Da和Db之间的畴壁DWa和DWb。多个畴Da和Db中的每个可以是磁轨线MTL的其中一个或多个磁矩在某一方向上排列的区域，畴壁DWa和DWb中的每个可以是其中磁矩的方向在多个畴Da和Db中的相邻两个畴之间改变的区域。畴Da和Db以及畴壁DWa和DWb可以在第一方向D1上交替地排列。
多个畴Da和Db可以包括在导电线CL的第一区域CLa上在第一方向D1上排列的第一畴Da以及在导电线CL的第二区域CLb上在第一方向D1上排列的第二畴Db。第一畴Da的尺寸和/或大小可以不同于第二畴Db的尺寸和/或大小。每个第二畴Db的尺寸可以小于每个第一畴Da的尺寸。例如，如图2所示，每个第一畴Da可以在第一方向D1上具有第一畴宽度WD1，每个第二畴Db可以在第一方向D1上具有第二畴宽度WD2。第一畴宽度WD1可以不同于第二畴宽度WD2。第二畴宽度WD2可以小于第一畴宽度WD1。在一些实施方式中，第一畴Da和第二畴Db可以在至少一个方向上具有基本一致的大小(例如，在第二方向D2上的长度，在第三方向D3上的厚度)。
磁轨线MTL中的第一畴Da的密度可以不同于磁轨线MTL中的第二畴Db的密度。这里，术语“密度”可以定义为磁轨线MTL的单位区域(例如单位长度)中存在的畴的数量。磁轨线MTL中的第二畴Db的密度可以大于磁轨线MTL中的第一畴Da的密度。换句话说，在磁轨线MTL中，第二畴Db可以比第一畴Da被压缩得多。
畴壁DWa和DWb可以包括在导电线CL的第一区域CLa上的第一畴Da之间的第一畴壁DWa以及在导电线CL的第二区域CLb上的第二畴Db之间的第二畴壁DWb。在磁轨线MTL中，第一畴壁DWa的移动速度可以不同于第二畴壁DWb的移动速度。
导电线CL的第二区域CLb的第二宽度W2可以大于导电线CL的第一区域CLa的第一宽度W1，在这种情况下，当电流在导电线CL中流动时，导电线CL的第二区域CLb中的电流密度可以小于导电线CL的第一区域CLa中的电流密度。畴壁DWa和DWb在磁轨线MTL中的移动速度可以与导电线CL中流动的电流的密度成比例。因此，导电线CL的第二区域CLb上的第二畴壁DWb的移动速度可以比导电线CL的第一区域CLa上的第一畴壁DWa的移动速度慢。由于在磁轨线MTL中第二畴壁DWb的移动速度比第一畴壁DWa的移动速度慢，所以第二畴壁Db可以比第一畴壁Da被压缩得多。结果，第二畴Db的尺寸可以小于第一畴Da的尺寸，例如，每个第二畴Db的第二畴宽度WD2可以小于每个第一畴Da的第一畴宽度WD1。
磁轨线MTL可以包括磁性元素，并且可以包括例如钴(Co)、铁(Fe)或镍(Ni)中的至少一种。在一些实施方式中，磁轨线MTL可以具有垂直磁各向异性、面内磁各向异性(IMA)、反铁磁各向异性、合成反铁磁各向异性或亚铁磁各向异性。在一些实施方式中，磁轨道线MTL可以具有垂直磁各向异性，并且多个畴Da和Db中的每个可以具有基本垂直于导电线CL和磁轨道线MTL之间的界面的磁化方向MD。多个畴Da和Db中彼此直接相邻的畴Da和Db的磁化方向MD可以彼此相反，并且每个畴壁DWa和DWb可以限定具有彼此相反的磁化方向MD的相邻畴Da和Db之间的边界。作为示例，磁轨线MTL可以包括垂直磁性材料(例如，CoFeTb、CoFeGd和/或CoFeDy)、具有L10结构的垂直磁性材料、具有六方密排(HCP)晶格结构的CoPt合金、或垂直磁性结构中的至少一种。具有L10结构的垂直磁性材料可以包括具有L10结构的FePt、具有L10结构的FePd、具有L10结构的CoPd或具有L10结构的CoPt中的至少一种。垂直磁性结构可以包括交替且重复堆叠的磁性层和非磁性层。例如，垂直磁性结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一种，其中“n”表示双层的数量。在一些实施方式中，磁轨线MTL可以包括CoFeB或基于Co的赫斯勒合金。
再次参考图1，读/写单元200可以在磁轨线MTL的第一畴Da上。读/写单元200可以与第一畴Da中相应的第一畴Da(例如，在第三方向D3上)垂直重叠。读/写单元200可以与导电线CL的第一区域CLa(例如，在第三方向D3上)垂直重叠。读/写单元200可以包括例如使用巨磁阻效应的GMR传感器、使用隧道磁阻效应的TMR传感器或使用各向异性磁阻效应的AMR传感器。读/写单元200可以被配置为将位写入相应的第一畴Da和/或读取写入相应的第一畴Da中的位。上导电线250可以电连接到读/写单元200。上导电线250可以包括导电材料，并且可以包括例如金属(例如，铜、钨或铝)和/或金属氮化物(例如，钽氮化物、钛氮化物或钨氮化物)。
根据发明构思，导电线CL可以包括具有彼此不同的宽度W1和W2的第一区域CLa和第二区域CLb。基于彼此不同的导电线CL的宽度W1和W2(或者通过将导电线的宽度W1和W2调整为彼此不同)，在导电线CL的第一区域CLa和第二区域CLb中流动的电流的密度可以彼此不同，因此第一畴壁DWa和第二畴壁DWb在磁轨线MTL中的移动速度可以彼此不同和/或被控制为彼此不同。结果，磁轨线MTL中的第一畴Da和第二畴Db的畴宽度WD1和WD2可以彼此不同和/或被调整为彼此不同。例如，具有相对较大宽度(例如，图3的第二宽度W2)的第二区域CLb上的第二畴壁DWb的移动速度可以比具有相对较小宽度(例如，图3的第一宽度W1)的第一区域CLa上的第一畴壁DWa的移动速度慢。结果，第二区域CLb上的每个第二畴Db的第二畴宽度WD2可以小于第一区域CLa上的每个第一畴Da的第一畴宽度WD1，并且在磁轨线MTL中，第二畴Db可以比第一畴Da被压缩得多。
因此，本公开的一些方面可以提供一种磁存储器件，其被配置为控制或能够控制磁轨线中畴壁的移动速度，并被配置为控制或能够控制磁轨线中畴的畴宽度。
此外，根据发明构思，读/写单元200可以与尺寸相对较大的第一畴Da相邻，因此可以提高读/写单元200的信号灵敏度。此外，磁轨线MTL可以包括尺寸相对较小的第二畴Db，因此可以增加存储在磁存储器件中的数据的密度。
图5A至图5D是示出图1的磁存储器件的一部分的平面图，以示出图1的磁轨线中畴壁的移动速度的变化和畴的尺寸的变化。
参考图5A，磁轨线MTL可以包括提供在导电线CL的第一区域CLa上的第一畴Da和第一畴壁DWa。电流可以在平行或反平行于第一方向D1的方向上在导电线CL中流动，因此第一畴壁DWa可以在第一方向D1上移动。在导电线CL的第一区域CLa上，第一畴壁DWa的移动速度可以彼此相等(即，Va＝Vb)。
参考图5B，第一畴壁DWa中的一个可以进入导电线CL的第二区域CLb，且第一畴壁DWa中的所述一个的移动速度Va'可以降低(Va'<Vb)。第一畴壁DWa中的进入第二区域CLb的所述一个可以被称为第二畴壁DWb，并且第二畴壁DWb的移动速度Va'可以比第一畴壁DWa的移动速度Vb和Vc慢(即，Va'<Vb，Va'<Vc)。导电线CL的第二区域CLb中的电流密度可以小于导电线CL的第一区域CLa中的电流密度，因为如参考图3所述，导电线CL的第二区域CLb具有比导电线CL的第一区域CLa的宽度大的宽度，因此第二畴壁DWb的移动速度Va'可以比第一畴壁DWa的移动速度Vb和Vc慢。在导电线CL的第一区域CLa上，第一畴壁DWa的移动速度可以彼此相等(即，Vb＝Vc)。
参考图5C，第一畴壁DWa中的另一个可以进入导电线CL的第二区域CLb，且第一畴壁DWa中的所述另一个的移动速度Vb'可以降低(Vb'<Vc)。第一畴壁DWa中的进入第二区域CLb的所述另一个可以被称为附加的第二畴壁DWb，并且第二畴壁DWb的移动速度Va'和Vb'可以比第一畴壁DWa的移动速度Vc和Vd慢(即，Va'<Vc，Va'<Vd，Vb'<Vc，Vb'<Vd)。第二畴壁DWb的移动速度Va'和Vb'可以基本上彼此相等(Va'＝Vb')，并且第一畴壁DWa的移动速度Vc和Vd可以基本上彼此相等(Vc＝Vd)。
第二畴壁DWb可以在导电线CL的第二区域CLb上限定第二畴Db。第二畴Db可以在第二畴壁DWb之间。由于导电线CL的第二区域CLb上的第二畴壁DWb的移动速度Va'和Vb'比导电线CL的第一区域CLa上的第一畴壁DWa的移动速度Vc和Vd慢，所以第二畴Db的尺寸可以小于每个第一畴Da的尺寸。
参考图5D，第一畴壁DWa中的又一个可以进入导电线CL的第二区域CLb，并且第一畴壁DWa中的所述又一个的移动速度Vc'可以降低(Vc'<Vd)。第一畴壁DWa中的进入第二区域CLb的所述又一个可以被称为附加的第二畴壁DWb，并且第二畴壁DWb的移动速度Va'、Vb'和Vc'可以比第一畴壁DWa的移动速度Vd和Ve慢(即，Va'<Vd，Va'<Ve，Vb'<Vd，Vb'<Ve，Vc'<Vd，Vc'<Ve)。第二畴壁DWb的移动速度Va'、Vb'和Vc'可以基本上彼此相等(Va'＝Vb'＝Vc')，并且第一畴壁DWa的移动速度Vd和Ve可以基本上彼此相等(Vd＝Ve)。
第二畴壁DWb可以在导电线CL的第二区域CLb上限定多个第二畴Db。第二畴Db可以在第二畴壁DWb之间。由于导电线CL的第二区域CLb上的第二畴壁DWb的移动速度Va'、Vb'和Vc'比导电线CL的第一区域CLa上的第一畴壁DWa的移动速度Vd和Ve慢，所以每个第二畴Db的尺寸可以小于每个第一畴Da的尺寸。
图6是示出根据发明构思的一些实施方式的磁存储器件的侧视图。在下文中，为了便于说明，将主要描述和关注参考图6描述的实施方式与参考图1至图4描述的实施方式之间的差异。
参考图6，读/写单元200可以在磁轨线MTL的第一畴Da上。读/写单元200可以与第一畴Da中相应的第一畴Da(例如，在第三方向D3上)垂直重叠，并且可以与导电线CL的第一区域CLa(例如，在第三方向D3上)垂直重叠。
在一些实施方式中，读/写单元200可以包括在磁轨线MTL上的磁性图案220以及在磁轨线MTL和磁性图案220之间的非磁性图案210。磁性图案220可以在非磁性图案210和上导电线250之间。
磁性图案220可以包括钴(Co)、铁(Fe)或镍(Ni)中的至少一种。在一些实施方式中，磁性图案220可以具有垂直磁各向异性(PMA)。磁性图案220可以具有基本垂直于磁性图案220和非磁性图案210之间的界面的磁化方向220M，并且磁性图案220的磁化方向220M可以被固定在一个方向上。磁轨线MTL中的第一畴Da的磁化方向MD可以改变为平行或反平行于磁性图案220的磁化方向220M。磁性图案220可以包括垂直磁性材料(例如，CoFeTb、CoFeGd和/或CoFeDy)、具有L10结构的垂直磁性材料、具有六方密排(HCP)晶格结构的CoPt合金、或垂直磁性结构中的至少一种。具有L10结构的垂直磁性材料可以包括具有L10结构的FePt、具有L10结构的FePd、具有L10结构的CoPd或具有L10结构的CoPt中的至少一种。垂直磁性结构可以包括交替且重复堆叠的磁性层和非磁性层。例如，垂直磁性结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一种，其中“n”表示双层的数量。在一些实施方式中，磁性图案220可以包括CoFeB或基于Co的赫斯勒合金。
在一些实施方式中，读/写单元200可以是使用巨磁阻效应的GMR传感器，非磁性图案210可以包括非磁性金属层。在一些实施方式中，读/写单元200可以是使用隧道磁阻效应的TMR传感器，非磁性图案210可以包括非磁性金属氧化物层，并且可以包括例如镁(Mg)氧化物、钛(Ti)氧化物、铝(Al)氧化物、镁-锌(Mg-Zn)氧化物或镁-硼(Mg-B)氧化物中的至少一种。非磁性图案210可以被称为隧道势垒图案。
根据参考图6描述的实施方式的磁存储器件的其他部件和特征可以与参考图1至图4描述的磁存储器件的相应部件和特征基本相同。
图7是示出根据发明构思的一些实施方式的磁存储器件的侧视图。在下文中，为了便于说明，将主要描述和关注参考图7描述的实施方式与参考图1至图4和图6描述的实施方式之间的差异。
参考图7，根据一些实施方式，磁轨线MTL可以具有面内磁各向异性(IMA)，多个畴Da和Db中的每个可以具有平行于导电线CL和磁轨线MTL之间的界面的磁化方向MD。多个畴Da和Db中彼此直接相邻的畴Da和Db的磁化方向MD可以彼此相反，并且每个畴壁DWa和DWb可以限定具有彼此相反的磁化方向MD的相邻畴Da和Db之间的边界。
读/写单元200的磁性图案220可以具有面内磁各向异性(IMA)。磁性图案220可以具有平行于磁性图案220和非磁性图案210之间的界面的磁化方向220M，并且磁性图案220的磁化方向220M可以被固定在一个方向上。磁轨线MTL中的第一畴Da的磁化方向MD可以改变为平行或反平行于磁性图案220的磁化方向220M。
在一些实施方式中，磁轨线MTL和磁性图案220中的每个可以包括铁磁材料，磁性图案220可以进一步包括用于固定铁磁材料的磁化方向的反铁磁材料。
根据参考图7描述的实施方式的磁存储器件的其他部件和特征可以与参考图1至图4和图6描述的磁存储器件的相应部件和特征基本相同。
图8是示出根据发明构思的一些实施方式的磁存储器件的侧视图。在下文中，为了便于说明，将主要描述和关注参考图8描述的实施方式与参考图1至图4、图6和图7描述的实施方式之间的差异。
参考图8，磁轨线MTL可以包括依次堆叠在导电线CL的顶表面CL_U上的下磁性层ML1、间隔物层110和上磁性层ML2。下磁性层ML1、间隔物层110和上磁性层ML2可以在第三方向D3上堆叠在导电线CL的顶表面CL_U上。下磁性层ML1可以在导电线CL和间隔物层110之间，间隔物层110可以在下磁性层ML1和上磁性层ML2之间。下磁性层ML1、间隔物层110和上磁性层ML2可以具有在第一方向D1上延伸的线形状。
下磁性层ML1可以包括在第一方向D1上排列的多个下畴Da1和Db1以及在多个下畴Da1和Db1之间的下畴壁DWa1和DWb1。多个下畴Da1和Db1可以包括在导电线CL的第一区域CLa上在第一方向D1上排列的第一下畴Da1以及在导电线CL的第二区域CLb上在第一方向D1上排列的第二下畴Db1。下畴壁DWa1和DWb1可以包括在导电线CL的第一区域CLa上的第一下畴Da1之间的第一下畴壁DWa1以及在导电线CL的第二区域CLb上的第二下畴Db1之间的第二下畴壁DWb1。多个下畴Da1和Db1以及下畴壁DWa1和DWb1可以与参考图1至图4描述的多个畴Da和Db以及畴壁DWa和DWb基本相同。每个第一下畴Da1的尺寸可以不同于每个第二下畴Db1的尺寸，例如，每个第二下畴Db1的尺寸可以小于每个第一下畴Da1的尺寸。在下磁性层ML1中，第一下畴壁DWa1的移动速度可以不同于第二下畴壁DWb1的移动速度，例如，导电线CL的第二区域CLb上的第二下畴壁DWb1的移动速度可以比导电线CL的第一区域CLa上的第一下畴壁DWa1的移动速度慢。
上磁性层ML2可以包括在第一方向D1上排列的多个上畴Da2和Db2以及在多个上畴Da2和Db2之间的上畴壁DWa2和DWb2。多个上畴Da2和Db2可以包括在导电线CL的第一区域CLa上在第一方向D1上排列的第一上畴Da2以及在导电线CL的第二区域CLb上在第一方向D1上排列的第二上畴Db2。上畴壁DWa2和DWb2可以包括在导电线CL的第一区域CLa上的第一上畴Da2之间的第一上畴壁DWa2以及在导电线CL的第二区域CLb上的第二上畴Db2之间的第二上畴壁DWb2。多个上畴Da2和Db2以及上畴壁DWa2和DWb2可以与参考图1至图4描述的多个畴Da和Db以及畴壁DWa和DWb基本相同。每个第一上畴Da2的尺寸可以不同于每个第二上畴Db2的尺寸，例如，每个第二上畴Db2的尺寸可以小于每个第一上畴Da2的尺寸。在上磁性层ML2中，第一上畴壁DWa2的移动速度可以不同于第二上畴壁DWb2的移动速度，例如，导电线CL的第二区域CLb上的第二上畴壁DWb2的移动速度可以比导电线CL的第一区域CLa上的第一上畴壁DWa2的移动速度慢。
多个上畴Da2和Db2可以分别在第三方向D3上与多个下畴Da1和Db1垂直重叠。第一上畴Da2可以在导电线CL的第一区域CLa上在第三方向D3上与第一下畴Da1垂直重叠，第二上畴Db2可以在导电线CL的第二区域CLb上在第三方向D3上与第二下畴Db1垂直重叠。
下磁性层ML1和上磁性层ML2可以通过间隔物层110彼此反铁磁耦合。在导电线CL的第一区域CLa上，每个第一上畴Da2可以反铁磁耦合到第一下畴Da1中对应的第一下畴Da1，并且在导电线CL的第二区域CLb上，每个第二上畴Db2可以反铁磁耦合到第二下畴Db1中对应的第二下畴Db1。
下磁性层ML1和上磁性层ML2中的每个可以具有垂直磁各向异性。在这种情况下，多个下畴Da1和Db1以及多个上畴Da2和Db2中的每个可以具有基本垂直于下磁性层ML1和间隔物层110之间的界面的磁化方向MD1或MD2。多个上畴Da2和Db2中的每个可以通过间隔物层110反铁磁耦合到多个下畴Da1和Db1中的每个，因此多个上畴Da2和Db2中的每个的磁化方向MD2可以反平行于多个下畴Da1和Db1中的每个的磁化方向MD1。下磁性层ML1和上磁性层ML2中的每个可以包括参考图1至图4描述的垂直磁性材料或垂直磁性结构。在某些实施方式中，下磁性层ML1和上磁性层ML2中的每个可以具有面内磁各向异性，如参考图7所述。
间隔物层110可以包括非磁性金属，并可以包括例如钌(Ru)、铱(Ir)、钨(W)、钽(Ta)或其合金。
根据参考图8描述的实施方式的磁存储器件的其他部件和特征可以与参考图1至图4、图6和图7描述的磁存储器件的相应部件和特征基本相同。
图9和图10是示出根据发明构思的一些实施方式的磁存储器件的透视图。在下文中，为了便于说明，将主要描述和关注参考图9和图10描述的实施方式与参考图1至图4描述的实施方式之间的差异。
参考图9和图10，导电线CL和磁轨线MTL中的每个可以具有U形状。磁轨线MTL可以包括在垂直于衬底100的顶表面100U的方向(例如，Z方向)上延伸的垂直部分VP以及在平行于衬底100的顶表面100U的方向(例如，X方向)上延伸的水平部分HP。导电线CL的第一区域CLa可以邻近磁轨线MTL的水平部分HP，导电线CL的第二区域CLb可以邻近磁轨线MTL的垂直部分VP。
导电线CL的第一区域CLa可以具有相对小或较小的第一宽度W1，因此磁轨线MTL的水平部分HP可以包括具有相对大或较大的第一畴宽度WD1的第一畴Da。导电线CL的第二区域CLb可以具有相对较大的第二宽度W2，因此磁轨线MTL的垂直部分VP可以包括具有相对较小的第二畴宽度WD2的第二畴Db。读/写单元200可以在磁轨线MTL的水平部分HP上，并且可以与第一畴Da相邻。
在一些实施方式中，如图9所示，磁轨线MTL可以在衬底100和导电线CL之间。导电线CL可以沿着具有U形状的磁轨线MTL的内表面延伸。在一些实施方式中，如图10所示，导电线CL可以在衬底100和磁轨线MTL之间。导电线CL可以沿着具有U形状的磁轨线MTL的外表面延伸。
根据发明构思的一些示例实施方式，导电线可以包括具有彼此不同的宽度的第一区域和第二区域。导电线的宽度可以彼此不同和/或可以被调整为彼此不同，因此在导电线的第一区域和第二区域中流动的电流的密度可以彼此不同和/或可以被调整为彼此不同。因此，第一畴壁和第二畴壁在导电线上的磁轨线中的移动速度可以被控制为彼此不同。结果，磁轨线中的第一畴和第二畴的尺寸可以彼此不同和/或被调整为彼此不同。因此，本公开的一些方面提供了磁存储器件，其被配置为控制或能够控制磁轨线中畴壁的移动速度，并且被配置为控制或能够控制磁轨线中畴的尺寸。
虽然已具体示出和描述了发明构思的一些示例实施方式，但本领域普通技术人员将理解，在不脱离所附权利要求的范围的情况下，可以在其中进行形式和细节上的变化。
本专利申请要求于2022年3月17日向韩国知识产权局提交的第10-2022-0033478号韩国专利申请的优先权，以上确定的申请的全部内容通过引用结合于此。

Claims (20)

1.一种磁存储器件，包括：
在第一方向上延伸的导电线；以及
沿着所述导电线的顶表面在所述第一方向上延伸的磁轨线，
其中所述导电线包括：在第二方向上具有第一宽度的第一区域；以及在所述第二方向上具有第二宽度的第二区域，所述第一方向和所述第二方向平行于所述导电线的所述顶表面并且彼此垂直，所述第二宽度大于所述第一宽度，
其中所述磁轨线包括：在所述导电线的所述第一区域上在所述第一方向上排列的第一畴；以及在所述导电线的所述第二区域上在所述第一方向上排列的第二畴，以及
其中每个所述第二畴的尺寸小于每个所述第一畴的尺寸。
2.根据权利要求1所述的磁存储器件，其中每个所述第一畴在所述第一方向上具有第一畴宽度，其中每个所述第二畴在所述第一方向上具有第二畴宽度，以及其中所述第二畴宽度小于所述第一畴宽度。
3.根据权利要求1所述的磁存储器件，其中，所述磁轨线包括：在所述第一畴之间的第一畴壁；以及在所述第二畴之间的第二畴壁，以及
其中，当电流在所述导电线中流动时，所述第二畴壁的移动速度小于所述第一畴壁的移动速度。
4.根据权利要求1所述的磁存储器件，其中所述磁轨线中的所述第二畴的密度大于所述磁轨线中的所述第一畴的密度。
5.根据权利要求1所述的磁存储器件，其中所述导电线被配置为通过在其中流动的电流产生自旋轨道扭矩。
6.根据权利要求1所述的磁存储器件，进一步包括：
在所述磁轨线上的读/写单元，
其中所述读/写单元在所述第一畴上。
7.根据权利要求6所述的磁存储器件，其中所述磁轨线位于所述导电线和所述读/写单元之间，以及
其中所述读/写单元与所述导电线的所述第一区域垂直重叠。
8.根据权利要求6所述的磁存储器件，其中所述读/写单元包括隧道磁阻传感器或巨磁阻传感器。
9.根据权利要求6所述的磁存储器件，其中所述读/写单元包括：在所述磁轨线上的磁性图案；以及在所述磁轨线和所述磁性图案之间的非磁性图案。
10.根据权利要求1所述的磁存储器件，其中所述导电线在垂直于所述导电线的所述顶表面的第三方向上具有厚度，以及
其中所述导电线的所述第一区域的厚度基本上等于所述导电线的所述第二区域的厚度。
11.一种磁存储器件，包括：
导电线；以及
沿着所述导电线的一个表面延伸的磁轨线，
其中所述导电线包括：在平行于所述导电线的所述一个表面并且垂直于所述磁轨线和所述导电线的延伸方向的方向上具有第一宽度的第一区域；以及在所述方向上具有不同于所述第一宽度的第二宽度的第二区域，
其中所述磁轨线包括：与所述导电线的所述第一区域相邻的第一畴；以及与所述导电线的所述第二区域相邻的第二畴，以及
其中每个所述第一畴的尺寸不同于每个所述第二畴的尺寸。
12.根据权利要求11所述的磁存储器件，其中所述第一畴和所述第二畴沿着所述磁轨线的所述延伸方向在所述磁轨线中排列。
13.根据权利要求12所述的磁存储器件，其中所述第二宽度大于所述第一宽度，以及
其中每个所述第二畴的所述尺寸小于每个所述第一畴的所述尺寸。
14.根据权利要求13所述的磁存储器件，进一步包括：
在所述磁轨线上的读/写单元，
其中所述读/写单元在所述第一畴上。
15.根据权利要求12所述的磁存储器件，其中每个所述第一畴在所述磁轨线的所述延伸方向上具有第一畴宽度，并且每个所述第二畴在所述磁轨线的所述延伸方向上具有第二畴宽度，以及
其中所述第一畴宽度不同于所述第二畴宽度。
16.根据权利要求15所述的磁存储器件，其中所述第二宽度大于所述第一宽度，以及
其中所述第二畴宽度小于所述第一畴宽度。
17.根据权利要求12所述的磁存储器件，其中，所述磁轨线包括：在所述第一畴之间的第一畴壁；以及在所述第二畴之间的第二畴壁，以及
其中，当电流在所述导电线中流动时，所述第一畴壁的移动速度不同于所述第二畴壁的移动速度。
18.根据权利要求17所述的磁存储器件，其中所述第二宽度大于所述第一宽度，以及
其中所述第二畴壁的所述移动速度小于所述第一畴壁的所述移动速度。
19.根据权利要求11所述的磁存储器件，其中所述导电线被配置为通过在其中流动的电流产生自旋轨道扭矩。
20.根据权利要求11所述的磁存储器件，其中所述导电线和所述磁轨线中的每个具有U形状，
其中所述磁轨线包括：在垂直于衬底的顶表面的方向上延伸的垂直部分；以及平行于所述衬底的所述顶表面延伸的水平部分，以及
其中所述导电线的所述第一区域与所述磁轨线的所述水平部分相邻，所述导电线的所述第二区域与所述磁轨线的所述垂直部分相邻。
CN202310269236.4A 2022-03-17 2023-03-17 磁存储器件 Pending CN116782750A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0033478 2022-03-17
KR1020220033478A KR20230135910A (ko) 2022-03-17 2022-03-17 자기 메모리 장치

Publications (1)

Publication Number Publication Date
CN116782750A true CN116782750A (zh) 2023-09-19

Family

ID=88012225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310269236.4A Pending CN116782750A (zh) 2022-03-17 2023-03-17 磁存储器件

Country Status (3)

Country Link
US (1) US20230298649A1 (zh)
KR (1) KR20230135910A (zh)
CN (1) CN116782750A (zh)

Also Published As

Publication number Publication date
US20230298649A1 (en) 2023-09-21
KR20230135910A (ko) 2023-09-26

Similar Documents

Publication Publication Date Title
US10658573B2 (en) Magnetic memory
JP7003991B2 (ja) 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP6885399B2 (ja) 磁気ニューロ素子
EP2201570B1 (en) Magnetic element having reduced current density
US7009874B2 (en) Low remanence flux concentrator for MRAM devices
CN110268515B (zh) 磁壁移动型磁记录元件及磁记录阵列
JP6733822B2 (ja) スピン流磁気抵抗効果素子及び磁気メモリ
JPWO2017213261A1 (ja) 交換バイアス利用型磁化反転素子、交換バイアス利用型磁気抵抗効果素子、交換バイアス利用型磁気メモリ、不揮発性ロジック回路および磁気ニューロン素子
JP7013839B2 (ja) 磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
US20200126631A1 (en) Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
JP2009521807A (ja) スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子
US20080062578A1 (en) Multi-valued data recording spin injection maganetization reversal element and device using the element
JP7056316B2 (ja) 磁壁移動型磁気記録素子、磁壁移動型磁気抵抗効果素子及び磁気メモリ
CN116171051A (zh) 磁存储器件
US20230298649A1 (en) Magnetic memory devices
KR102663631B1 (ko) 자기 메모리 장치
US20230274772A1 (en) Magnetic memory devices and methods of controlling domain sizes thereof
KR102662153B1 (ko) 자기 메모리 장치
US20230292630A1 (en) Magnetic memory device and method of operating the same
KR20220052392A (ko) 자기 메모리 장치
CN116168740A (zh) 磁存储器件
KR20230077227A (ko) 자기 메모리 장치 및 이의 초기화 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication