JP2021073727A - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP2021073727A
JP2021073727A JP2021015248A JP2021015248A JP2021073727A JP 2021073727 A JP2021073727 A JP 2021073727A JP 2021015248 A JP2021015248 A JP 2021015248A JP 2021015248 A JP2021015248 A JP 2021015248A JP 2021073727 A JP2021073727 A JP 2021073727A
Authority
JP
Japan
Prior art keywords
spin
magnetoresistive
wiring
ferromagnetic metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021015248A
Other languages
English (en)
Other versions
JP7176578B2 (ja
Inventor
智生 佐々木
Tomoo Sasaki
智生 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2021073727A publication Critical patent/JP2021073727A/ja
Application granted granted Critical
Publication of JP7176578B2 publication Critical patent/JP7176578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
    • G01R33/1284—Spin resolved measurements; Influencing spins during measurements, e.g. in spintronics devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】磁気抵抗効果素子が効率的に集積された磁気メモリを提供することを目的とする。【解決手段】本実施形態にかかる磁気メモリは、複数の磁気抵抗効果素子と、第１強磁性金属層に亘って接続された第１配線と、前記複数の磁気抵抗効果素子のそれぞれの第２強磁性金属層に接続されたスピン軌道トルク配線と、前記第１配線に接続された第１制御素子と、前記複数のスピン軌道トルク配線のそれぞれの第１接続点に接続された第２制御素子と、前記複数のスピン軌道トルク配線のそれぞれの第２接続点にそれぞれ接続される複数の第１セル選択素子と、を備え、前記複数の磁気抵抗効果素子のうちのいずれかの書き込み動作時において、書き込み動作が行われる磁気抵抗効果素子の積層方向に電位差を印加すると共に、書き込み動作が行われる磁気抵抗効果素子に接続されたスピン軌道トルク配線に沿って電流を印加する。【選択図】図２

Description

本発明は、磁気メモリに関する。
磁気抵抗効果素子として巨大磁気抵抗（ＧＭＲ）素子とトンネル磁気抵抗（ＴＭＲ）素子が知られている。ＧＭＲ素子は、強磁性層と非磁性層の多層膜により構成されている。ＴＭＲ素子は、非磁性層として絶縁層（トンネルバリア層、バリア層）が用いられている。一般に、ＴＭＲ素子の素子抵抗はＧＭＲ素子の素子抵抗より高いが、ＴＭＲ素子の磁気抵抗（ＭＲ）比はＧＭＲ素子のＭＲ比より大きい。磁気抵抗効果素子は、磁気センサ、高周波部品、磁気ヘッド及び不揮発性ランダムアクセスメモリ（ＭＲＡＭ）用の素子として注目されている。
ＭＲＡＭの書き込み方式としては、電流が作る磁場を利用して書き込みを行う（磁化反転する）方式、磁気抵抗素子の積層方向に電流を流して生ずるスピントランスファートルク（ＳＴＴ）を利用して書き込みを行う（磁化反転する）方式等が知られている。磁場を利用して書き込みを行う方式は、細い配線に流すことができる電流に限界があり、素子サイズが小さくなると書き込みができなくなる恐れがある。
これに対して、スピントランスファートルク（ＳＴＴ）を利用する方式は、磁気抵抗効果素子の積層方向に電流を印加する。一方の強磁性層（固定層、参照層）でスピン分極した電流は、もう一方の強磁性層（自由層、記録層）に移行される。この移行により、もう一方の強磁性層（自由層、記録層）の磁化にスピントランスファートルク（ＳＴＴ）が与えられ、書き込み（磁化反転）が行われる。したがって、素子サイズが小さくなるほど書き込みに必要な電流が小さくなり、集積化し易いという利点がある。
Ｉ．Ｍ．Ｍｉｒｏｎ，Ｋ．Ｇａｒｅｌｌｏ，Ｇ．Ｇａｕｄｉｎ，Ｐ．−Ｊ．Ｚｅｒｍａｔｔｅｎ，Ｍ．Ｖ．Ｃｏｓｔａｃｈｅ，Ｓ．Ａｕｆｆｒｅｔ，Ｓ．Ｂａｎｄｉｅｒａ，Ｂ．Ｒｏｄｍａｃｑ，Ａ．Ｓｃｈｕｈｌ，ａｎｄ Ｐ．Ｇａｍｂａｒｄｅｌｌａ，Ｎａｔｕｒｅ，４７６，１８９（２０１１）．
しかしながら、ＳＴＴを用いたＴＭＲ素子の磁化反転は、エネルギーの効率の視点から考えると効率的ではあるが、磁化反転をさせるための反転電流密度が高くなる恐れがある。この反転電流密度は、ＴＭＲ素子の長寿命化の観点から低いことが望ましい。この点は、ＧＭＲ素子についても同様である。
従って、ＴＭＲ素子及びＧＭＲ素子のいずれの磁気抵抗効果素子においても、この磁気抵抗効果素子に流れる電流密度を低減することが望まれている。
近年、スピン軌道相互作用して生成された純スピン流を利用した磁化反転も検討されている（例えば、非特許文献１）。スピン軌道相互作用した純スピン流は、スピン軌道トルク（ＳＯＴ）を誘起し、ＳＯＴにより磁化反転を起こす。純スピン流は上向きスピンの電子と下向きスピン電子が同数で互いに逆向きに流れることで生み出される。そのため、電荷の流れは相殺されており、電流としてはゼロである。つまり、ＳＯＴを用いた磁気抵抗効果素子は、磁気抵抗効果素子の積層方向に流れる電流がゼロであり、長寿命化の面で期待されている。
しかしながら、スピン軌道相互作用により生じたＳＯＴを利用した磁気抵抗効果素子は、実際の用途を考慮した応用についての検討が始まったばかりである。そのため、磁気メモリとしてＳＯＴを利用した磁気抵抗効果素子を、実際に生産する場合、どのように集積するのが適切であるか等の様々な課題が考えられる。
本発明は上記問題に鑑みてなされたものであり、スピン軌道相互作用により生じたＳＯＴを利用した磁気抵抗効果素子を効率的に集積できる磁気メモリを提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を提供する。
第１の態様に係る磁気メモリは、磁化方向が固定された第１強磁性金属層と、磁化方向が変化するように構成された第２強磁性金属層と、第１強磁性金属層及び第２強磁性金属層の間に設けられた非磁性層とを有する複数の磁気抵抗効果素子と、前記複数の磁気抵抗効果素子のうち少なくとも一つの磁気抵抗効果素子の前記第１強磁性金属層に接続された第１配線と、前記複数の磁気抵抗効果素子のそれぞれの前記第２強磁性金属層に接続され、前記磁気抵抗効果素子の積層方向に対して交差する方向に延在する複数のスピン軌道トルク配線と、前記第１配線に接続され、前記磁気抵抗効果素子に流れる電流を制御する少なくとも一つの第１制御素子と、前記複数のスピン軌道トルク配線のそれぞれの第１接続点に接続され、前記スピン軌道トルク配線に流れる電流を制御する少なくとも一つの第２制御素子と、前記複数のスピン軌道トルク配線のそれぞれの第２接続点に、それぞれ接続された複数の第１セル選択素子と、を備える。
前記磁気抵抗効果素子は、前記積層方向から見て、前記第１接続点と前記第２接続点に挟まれていてもよい。
前記複数のスピン軌道トルク配線のそれぞれの第３接続点に接続された複数の第２セル選択素子をさらに有し、前記第３接続点は、前記積層方向から見て、前記磁気抵抗効果素子と重なる位置に設けられていてもよい。
前記複数のスピン軌道トルク配線のそれぞれの第２接続点に接続され、前記複数の磁気抵抗効果素子のそれぞれの第２強磁性金属層の磁化の向きを一括で制御するデータ消去用素子をさらに備えてもよい。
前記スピン軌道トルク配線は、最外殻にｄ電子又はｆ電子を有する原子番号３９以上の非磁性金属を含んでもよい。
前記第１配線が複数の磁気抵抗効果素子に接続される場合において、前記複数の磁気抵抗効果素子のそれぞれと前記第１制御素子との間に整流素子が設けられていてもよい。
前記第１制御素子の電位が前記第２制御素子の電位よりも高い構成でもよい。
前記非磁性層の面積抵抗が１０００Ω／μｍ２よりも大きくてもよい。
第２の態様にかかる磁気メモリは、磁化方向が固定された第１強磁性金属層と、磁化方向が変化するように構成された第２強磁性金属層と、第１強磁性金属層及び第２強磁性金属層の間に設けられた非磁性層とを有する磁気抵抗効果素子と、磁気抵抗効果素子の前記第２強磁性金属層に接続され、前記磁気抵抗効果素子の積層方向に対して交差する方向に延在するスピン軌道トルク配線と、を有する複数の駆動素子と、前記複数の駆動素子のそれぞれの前記第１強磁性金属層に接続された複数の第１制御素子と、前記複数の駆動素子のうち少なくとも二つの駆動素子のスピン軌道トルク配線の第１接続点に接続された少なくとも一つの第２制御素子と、前記複数の駆動素子のそれぞれの前記スピン軌道トルク配線の第２接続点に接続された複数の第１セル選択素子と、を有する。
第３の態様にかかる磁気メモリは、磁化方向が固定された第１強磁性金属層と、磁化方向が変化するように構成された第２強磁性金属層と、第１強磁性金属層及び第２強磁性金属層の間に設けられた非磁性層とを有する磁気抵抗効果素子と、磁気抵抗効果素子の前記第２強磁性金属層に接続され、前記磁気抵抗効果素子の積層方向に対して交差する方向に延在するスピン軌道トルク配線と、を有する複数の駆動素子と、前記複数の駆動素子のうち少なくとも二つの駆動素子の前記第１強磁性金属層に接続された少なくとも一つの第１制御素子と、前記複数の駆動素子のそれぞれの前記スピン軌道トルク配線の第１接続点に接続された複数の第２制御素子と、前記複数の駆動素子のそれぞれの前記スピン軌道トルク配線の第２接続点に接続された複数の第１セル選択素子と、を有する。
上記態様にかかる磁気メモリによれば、スピン軌道相互作用した純スピン流を利用した磁気抵抗効果素子を効率的に集積できる。
第１実施形態に係る磁気メモリの回路図である。 第１実施形態の別の例に係る磁気メモリの別の例の回路図である。 第１実施形態に係る磁気メモリの回路構造の模式図である。 第１実施形態に係る磁気メモリの磁気抵抗効果素子近傍の要部の断面模式図である。 スピンホール効果について説明するための模式図である。 第１実施形態に係る磁気メモリの回路構造の別の例の模式図である。 第１実施形態に係る磁気メモリの回路構造の別の例の斜視模式図である。 整流素子が設けられた磁気メモリの回路構造の模式図である。 第２実施形態に係る磁気メモリの回路構造の模式図である。 第２実施形態に係る磁気メモリの回路構造の斜視模式図である。 第２実施形態に係る磁気メモリの磁気抵抗効果素子近傍の要部の断面模式図である。 第３実施形態に係る磁気メモリの回路構造の模式図である。 第３実施形態に係る磁気メモリの回路構造の斜視模式図である。 第４実施形態に係る磁気メモリの回路構造の斜視模式図である。
以下、本発明の実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
（第１実施形態）
＜磁気メモリ（回路図）＞
図１及び図２は、本実施形態にかかる磁気メモリの回路図である。磁気メモリ２００は、複数の駆動素子１００を有する。駆動素子１００は、磁気抵抗効果素子１０とスピン軌道トルク配線２０とを有する。図１及び図２の回路では、スピン軌道トルク配線２０を抵抗２１、２２として図示している。図１に示す磁気メモリ２００及び図２に示す磁気メモリ２０１はいずれも、書込み時及び読込み時の電流リークは僅かであり、磁気メモリとして機能する。
図１に示す磁気メモリ２００及び図２に示す磁気メモリ２０１において、一つの駆動素子１００には、第１制御素子１３と、第２制御素子１４と、第１セル選択素子１５とが接続されている。これらの制御素子には、ＦＥＴ（field-effect transistor）等の公知のトランジスタ等が用いられる。
第１制御素子１３と第１セル選択素子１５とを動作させる（「ＯＮ」状態にする）と、磁気抵抗効果素子１０の積層方向に電流を流すことができ、磁気抵抗効果素子１０の抵抗値変化を読出すことができる。また第２制御素子１４と第１セル選択素子１５とを動作させる（「ＯＮ」状態にする）と、スピン軌道トルク配線２０に電流を流すことができ、磁気抵抗効果素子１０の磁化反転（書込み）を行うことができる。
図１に示す磁気メモリ２００において、第２制御素子１４は、少なくとも二つの駆動素子１００に渡って接続されている。そのため、第２制御素子１４は、集積基板の端部等に一つ設置すれば足りる。換言すると、第２制御素子１４は、磁気メモリ２００の集積性に大きな影響を及ぼさない。
同様に、図２に示す磁気メモリ２０１では、第１制御素子１３は、少なくとも二つの駆動素子１００に渡って接続されている。そのため、第１制御素子１３は、集積基板の端部等に一つ設置すれば足りる。換言すると、第１制御素子１３は、磁気メモリ２０１の集積性に大きな影響を及ぼさない。
いずれの場合においても、一つの駆動素子１００と二つの制御素子とによって構成される単位セルが、磁気メモリの集積性に影響を与える。二つの制御素子は、図１に示す磁気メモリ２００では、第１制御素子１３と第１セル選択素子１５であり、図２に示す磁気メモリ２０１では、第２制御素子１４と第１セル選択素子１５である。
各駆動素子１００を駆動するためには、最低３つの制御素子が必要である。しかしながら、集積度の観点では、一つの駆動素子と二つの制御素子によって構成される単位セルの配置を考慮すれば十分である。
（回路構造）
図３は、第１実施形態に係る磁気メモリの回路構造を模式的に示した模式図である。図３に示す模式図は、図１に示す回路図に対応する。
第１実施形態に係る磁気メモリ２００は、磁気抵抗効果素子１０と、第１配線１１と、スピン軌道トルク配線２０と、第１制御素子１３と、第２制御素子１４と、第１セル選択素子１５とを有する。
＜磁気抵抗効果素子＞
図４は、第１実施形態に係る磁気メモリの磁気抵抗効果素子近傍の要部を拡大した断面模式図である。
図４に示すように、磁気抵抗効果素子１０は、第１強磁性金属層１と、非磁性層２と、第２強磁性金属層３とを有する。非磁性層２は、第１強磁性金属層１と第２強磁性金属層３に挟持されている。
図４には、絶縁部５と、第２配線１６と、第３配線１７と、を合せて図示する。絶縁部５は、磁気抵抗効果素子１０を挟む第１配線１１とスピン軌道トルク配線２０との間を絶縁する。第２配線１６は、スピン軌道トルク配線２０の第１接続点２０Ａと、第２制御素子１４との間に設けられた配線である。第３配線１７は、スピン軌道トルク配線１２の第２接続点２０Ｂと、第１セル選択素子１５との間に設けられた配線である。
第１強磁性金属層１の磁化は一方向に固定されている。第１強磁性金属層１の磁化の向きに対して、第２強磁性金属層３の磁化の向きが相対的に変化することで、磁気抵抗効果素子１０として機能する。保磁力差型（擬似スピンバルブ型；Ｐｓｅｕｄｏ ｓｐｉｎ ｖａｌｖｅ 型）のＭＲＡＭに適用する場合、第１強磁性金属層の保磁力は第２強磁性金属層の保磁力よりも大きい。交換バイアス型（スピンバルブ；ｓｐｉｎ ｖａｌｖｅ型）のＭＲＡＭに適用する場合、第１強磁性金属層の磁化は反強磁性層との交換結合によって固定される。
磁気抵抗効果素子１０は、非磁性層２が絶縁体からなる場合、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）素子であり、非磁性層２が金属からなる場合、巨大磁気抵抗（ＧＭＲ：Ｇｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）素子である。
磁気抵抗効果素子１０には、公知の磁気抵抗効果素子の構成を用いることができる。例えば、磁気抵抗効果素子１０の各層は複数の層からなるものでもよいし、第１強磁性金属層１の磁化方向を固定するための反強磁性層等のような他の層を備えてもよい。
第１強磁性金属層１は固定層や参照層、第２強磁性金属層３は自由層や記録層などと呼ばれる。
第１強磁性金属層１及び第２強磁性金属層３は、磁化方向が層に平行な面内方向である面内磁化膜、磁化方向が層に対して垂直方向である垂直磁化膜のいずれでもよい。
第１強磁性金属層１には、公知の材料を用いることができる。例えば、第１強磁性金属層１には、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、または、これらの金属を１種以上含み強磁性を示す合金を用いることができる。また第１強磁性金属層１には、これらの金属と、Ｂ、Ｃ、及びＮの少なくとも１種以上の元素とを含む合金を用いることもできる。具体的には、Ｃｏ−ＦｅやＣｏ−Ｆｅ−Ｂが挙げられる。
より高い出力を得るためには、第１強磁性金属層１にＣｏ２ＦｅＳｉなどのホイスラー合金を用いることが好ましい。ホイスラー合金は、Ｘ２ＹＺの化学組成をもつ金属間化合物を含む。Ｘは、周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、Ｙは、Ｍｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、Ｚは、ＩＩＩ族からＶ族の典型元素である。例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＭｎＳｉやＣｏ２Ｍｎ１−ａＦｅａＡｌｂＳｉ１−ｂなどが挙げられる。
第１強磁性金属層１にＩｒＭｎ，ＰｔＭｎなどの反強磁性材料を含む反強磁性層を隣接させてもよい。第１強磁性金属層１の第２強磁性金属層３に対する保磁力がより大きくなる。第１強磁性金属層１の漏れ磁場を第２強磁性金属層３に影響させないようにするため、磁気抵抗効果素子１０をシンセティック強磁性結合の構造としてもよい。
第１強磁性金属層１の磁化の向きを積層面に対して垂直にする場合には、ＣｏとＰｔの積層膜を用いることが好ましい。例えば、第１強磁性金属層１を［Ｃｏ（０．２４ｎｍ）／Ｐｔ（０．１６ｎｍ）］６／Ｒｕ（０．９ｎｍ）／［Ｐｔ（０．１６ｎｍ）／Ｃｏ（０．１６ｎｍ）］４／Ｔａ（０．２ｎｍ）／ＦｅＢ（１．０ｎｍ）とする。
第２強磁性金属層３には、強磁性材料、特に軟磁性材料を適用できる。例えば、第２強磁性金属層３には、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金等を用いることができる。これらを満たす具体的な材料として、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂ、Ｎｉ−Ｆｅが挙げられる。
第２強磁性金属層３の磁化の向きを積層面に対して垂直にする場合には、第２強磁性金属層３の厚みを２．５ｎｍ以下とすることが好ましい。第２強磁性金属層３と非磁性層２の界面で、第２強磁性金属層３に垂直磁気異方性を付加することができる。垂直磁気異方性は第２強磁性金属層３の膜厚を厚くすることによって効果が減衰するため、第２強磁性金属層３の膜厚は薄い方が好ましい。
非磁性層２には、公知の材料を用いることができる。
例えば、非磁性層２が絶縁体からなる場合（トンネルバリア層である場合）、その材料としてＡｌ２Ｏ３、ＳｉＯ２、Ｍｇ、及び、ＭｇＡｌ２Ｏ４等を用いることができる。またこれらの他にも、Ａｌ、Ｓｉ、Ｍｇの一部が、Ｚｎ、Ｂｅ等に置換された材料等を非磁性層２に用いることができる。これらの材料の中でもＭｇＯやＭｇＡｌ２Ｏ４は、コヒーレントトンネルが実現できる材料であるため、スピンを効率よく透過できる。
非磁性層２が金属からなる場合、その材料としてＣｕ、Ａｕ、Ａｇ等を用いることができる。
磁気抵抗効果素子１０は、第１強磁性金属層１、非磁性層２及び第２強磁性金属層３以外の公知の層を有してもよい。例えば、結晶配向性や磁性の安定性を高めるためのキャップ層等を有していてもよい。
＜第１配線＞
第１配線１１は、複数の磁気抵抗効果素子１０のうち少なくとも一つの磁気抵抗効果素子１０に設けられている。第１配線１１は、複数の磁気抵抗効果素子１０のそれぞれの第１強磁性金属層１と電気的に接続されている。
第１配線１１は、導電性の高い材料であれば特に問わない。例えば、アルミニウム、銀、銅、金等を用いることができる。
＜スピン軌道トルク配線＞
スピン軌道トルク配線２０は、磁気抵抗効果素子１０の積層方向に対して交差する方向に延在する。スピン軌道トルク配線２０は、複数の磁気抵抗効果素子１０のそれぞれに設けられている。スピン軌道トルク配線２０は、それぞれの磁気抵抗効果素子１０の第２強磁性金属層３に接続されている。
スピン軌道トルク配線２０は、スピン軌道トルク配線２０に電流を流す電源に電気的に接続され、その電源と共に、磁気抵抗効果素子１０に純スピン流を注入するスピン注入手段として機能する。
スピン軌道トルク配線２０は、第２強磁性金属層３に直接接続されていてもよいし、他の層を介して接続されていてもよい。
スピン軌道トルク配線２０は、電流が流れるとスピンホール効果によって純スピン流が生成される材料を含む。スピン軌道トルク配線２０は、スピン軌道トルク配線２０中に純スピン流を生成できる構成を有しているものであれば足りる。従って、単体の元素により構成されている場合に限られず、純スピン流が生成される材料で構成される部分と純スピン流が生成されない材料で構成される部分とを有してもよい。
スピンホール効果とは、材料に電流を流した場合にスピン軌道相互作用に基づき、電流の向きに直交する方向に純スピン流が誘起される現象である。
図５は、スピンホール効果について説明するための模式図である。図５に基づいてスピンホール効果により純スピン流が生み出されるメカニズムを説明する。
図５に示すように、スピン軌道トルク配線２０の延在方向に電流Ｉを流すと、上向きスピンＳ＋と下向きスピンＳ−はそれぞれ電流と直交する方向に曲げられる。通常のホール効果とスピンホール効果とは運動（移動）する電荷（電子）が運動（移動）方向を曲げられる点で共通する。一方で、通常のホール効果は磁場中で運動する荷電粒子がローレンツ力を受けて運動方向を曲げられるのに対して、スピンホール効果では磁場が存在しないのに電子が移動するだけ（電流が流れるだけ）で移動方向が曲げられる点で大きく異なる。
非磁性体（強磁性体ではない材料）では上向きスピンＳ＋の電子数と下向きスピンＳ−の電子数とが等しい。図中では、上方向に向かう上向きスピンＳ＋の電子数と下方向に向かう下向きスピンＳ−の電子数が等しい。そのため、電荷の正味の流れとしての電流はゼロである。この電流を伴わないスピン流は特に純スピン流と呼ばれる。
これに対して、強磁性体中に電流を流した場合にも上向きスピン電子と下向きスピン電子が互いに反対方向に曲げられる点は同じである。しかしながら、強磁性体中では上向きスピン電子と下向きスピン電子のいずれかが多い状態である。そのため、結果として電荷の正味の流れが生じてしまう（電圧が発生してしまう）。従って、スピン軌道トルク配線２０の材料としては、強磁性体だけからなる材料は含まれない。
上向きスピンＳ＋の電子の流れをＪ↑、下向きスピンＳ−の電子の流れをＪ↓、スピン流をＪＳと表すと、ＪＳ＝Ｊ↑−Ｊ↓で定義される。図５においては、純スピン流としてＪＳが図中の上方向に流れる。ここで、ＪＳは分極率が１００％の電子の流れである。
図５において、スピン軌道トルク配線２０に強磁性体を接触させると、純スピン流は強磁性体中に拡散して流れ込む。つまり、スピン軌道トルク配線２０に電流を流して純スピン流を生成すると、その純スピン流によりスピンはスピン軌道トルク配線２０と接する第２強磁性金属層３に拡散する。純スピン流によりスピンが第２強磁性金属層３に注入されることで、スピン軌道トルク（ＳＯＴ）効果で自由層である第２強磁性金属層の磁化反転が生じる。
スピン軌道トルク配線２０は、非磁性の重金属を含んでもよい。ここで、重金属とは、イットリウム以上の比重を有する金属の意味で用いている。スピン軌道トルク配線２０は、非磁性の重金属だけからなってもよい。
非磁性の重金属は、最外殻にｄ電子又はｆ電子を有する原子番号３９以上の原子番号が大きい非磁性金属であることが好ましい。例えば、非磁性の重金属として、タングステン、レニウム、オスミウム及びイリジウムからなる群から選択される１以上の金属原子を含む金属又は合金が挙げられる。
これらの非磁性金属の重金属は、スピンホール効果を生じさせるスピン軌道相互作用が大きい。通常、金属に電流を流すとすべての電子はそのスピンの向きに関わりなく、電流とは逆向きに動く。これに対して、最外殻にｄ電子又はｆ電子を有する原子番号が大きい非磁性金属は、スピン軌道相互作用が大きいため、電子の動く方向がスピンホール効果によって電子のスピンの向きに依存し、純スピン流ＪＳが発生しやすい。
タングステン、レニウム、オスミウム及びイリジウムは、最外殻に５ｄの電子を持ち、ｄ軌道の５つの軌道が縮退している場合、大きな軌道角運動量を持つ。そのため、これらの材料は、スピンホール効果を生じさせるスピン軌道相互作用が大きくなり、効率的にスピン流を発生できる。
スピン軌道トルク配線２０は、磁性金属を含んでもよい。磁性金属とは、強磁性金属、あるいは、反強磁性金属を指す。非磁性金属に微量な磁性金属が含まれるとスピン軌道相互作用が増強され、スピン軌道トルク配線２０に流す電流に対するスピン流生成効率を高くできる。スピン軌道トルク配線２０は、反強磁性金属だけからなってもよい。
スピン軌道相互作用はスピン軌道トルク配線材料の物質が生み出す固有の内場によって生じる。そのため、非磁性材料でも純スピン流は生じる。スピン軌道トルク配線材料に微量の磁性金属を添加すると、磁性金属自体が流れる電子スピンを散乱し、スピン流生成効率が向上する。ただし、磁性金属の添加量が増大し過ぎると、発生した純スピン流が添加された磁性金属によって散乱され、結果としてスピン流が減少する。したがって、添加される磁性金属のモル比は、スピン軌道トルク配線２０における純スピン生成部の主成分のモル比よりも十分小さい方が好ましい。目安で言えば、添加される磁性金属のモル比は純スピン生成部の主成分のモル比の３％以下であることが好ましい。
スピン軌道トルク配線２０は、トポロジカル絶縁体を含んでもよい。スピン軌道トルク配線２０は、トポロジカル絶縁体だけからなってもよい。トポロジカル絶縁体は、物質内部が絶縁体、あるいは、高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。物質にはスピン軌道相互作用という内部磁場のようなものがある。外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する物質がトポロジカル絶縁体である。トポロジカル絶縁体は、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率で生成することができる。
トポロジカル絶縁体として、例えば、ＳｎＴｅ，Ｂｉ１．５Ｓｂ０．５Ｔｅ１．７Ｓｅ１．３，ＴｌＢｉＳｅ２，Ｂｉ２Ｔｅ３，（Ｂｉ１−ｘＳｂｘ）２Ｔｅ３などが好ましい。これらのトポロジカル絶縁体は、高効率でスピン流を生成することが可能である。
＜第１制御素子、第２制御素子、第１セル選択素子＞
図３及び図４に示すように、第１制御素子１３は、第１配線１１に接続されている。第１制御素子１３は、図示略の外部電源に接続され、第１配線１１に流す電流を制御する。
第１制御素子１３は、必ずしも複数設ける必要はなく、第１配線１１同士を互いに接続し、一つの第１制御素子１３のみを設けてもよい。図６は、第１実施形態に係る磁気メモリ２０２の回路構造の別の例の模式図である。図7は第１実施形態に係る磁気メモリ２０２の回路構造の別の例の斜視模式図である。図６は、図７における第１配線１１に沿って切断した断面に対応する。
図7に示すように、磁気メモリ２０２における第１制御素子１３は、行列状に配置された複数の磁気抵抗効果素子１０のいずれかの行に電流を印加するかを制御する。そのため、第１制御素子１３に電流を印加すると、第１配線１１を介して複数の磁気抵抗効果素子１０に電流が至るが、何れの磁気抵抗効果素子１０に電流を流すかは、後述する第１セル選択素子１５で制御可能である。
一方で、第１配線１１が複数の磁気抵抗効果素子１０に接続されている場合、配線を伝って漏れ電流が発生する場合がある。例えば、第２制御素子１４から印加した電流は第１セル選択素子１５に流れることが正しい電流の流れである。しかしながら、その電流の一部は、磁気抵抗効果素子１０及び第１配線１１を介して隣接する磁気抵抗効果素子１０に流れる可能性がある。この場合、この電流は磁気抵抗効果素子１０にとってはノイズの原因となる。
そのため第１配線１１が複数の磁気抵抗効果素子１０に接続されている場合は、ノイズを防ぐ手段を設けることが好ましい。図８は、整流素子３０が設けられた磁気メモリ２０３の回路構造の模式図である。図８に示すように、それぞれの磁気抵抗効果素子１０と第１制御素子１３との間に整流素子３０を設けると、電流が流れる方向を限定できる。電流が流れる方向を制御することで漏れ電流の発生を抑制し、ノイズの発生を低減できる。
整流素子３０は、公知のダイオードを用いることができる。整流素子３０は、磁気抵抗効果素子１０と第１制御素子１３との間に配設されていれば、図８に示す第１配線１１と磁気抵抗効果素子１０の間に配設されている場合に限られない。例えば、第１配線１１の途中に整流素子３０を設けてもよい。
ノイズを防ぐ別の手段として、第１制御素子１３の電位を第２制御素子１４の電位より高くしてもよい。第１制御素子１３は磁気抵抗効果素子１０の積層方向に流れる電流を制御し、第２制御素子１４はスピン軌道トルク配線２０の延在方向に流れる電流を制御する。そのため、第１制御素子１３と第２制御素子１４の動作は独立しており、それぞれの電位は第１セル選択素子１５より高ければ、自由に設定できる。第１制御素子１３の電位を第２制御素子１４の電位より高くすると、電流の流れることができる方向が一方向に規定され、整流素子３０を設けた場合と同様の効果が得られる。
第２制御素子１４は、複数のスピン軌道トルク配線２０のそれぞれの第１接続点２０Ａに第２配線１６を介して接続されている。第２制御素子１４は、図示略の外部電源に接続され、スピン軌道トルク配線２０に流す電流を制御する。図７では、第２制御素子１４は、行列状に配置された複数の磁気抵抗効果素子１０のいずれの列に電流を印加するかを制御する。第２制御素子１４は、第１制御素子１３と同様、必ずしも複数設ける必要はない。例えば、第２配線１６同士を互いに接続し、一つの第２制御素子１４のみを設けてもよい。この場合も、何れのスピン軌道トルク配線１２に電流を印加するかは、後述する第１セル選択素子１５で制御可能である。
図１〜図８では、一つの第２制御素子１４から延びる第２配線１６は途中で分岐し、それぞれのスピン軌道トルク配線２０に接続されている。すなわち、第２制御素子１４の数を磁気抵抗効果素子１０の数に対して少なくすることができ、磁気メモリの集積性を高めることができる。
第１セル選択素子１５は、複数のスピン軌道トルク配線２０のそれぞれの第２接続点１２Ｂに第３配線１７を介して接続されている。第１セル選択素子１５は、一つの磁気抵抗効果素子１０に対して一つ設けられている。第１セル選択素子１５は、いずれの磁気抵抗効果素子１０に書込み電流及び読出し電流を流すかを制御する。第１セル選択素子１５は、接地されている。
第１制御素子１３、第２制御素子１４及び第１セル選択素子１５は、公知のスイッチング素子を用いることができる。例えば、電界効果トランジスタ等に代表されるトランジスタ素子等を用いることができる。
第２配線１６及び第３配線１７は、通常の配線として用いられる材料を用いることができる。例えば、アルミニウム、銀、銅、金等を用いることができる。
図４に示すように、第１接続点２０Ａと第２接続点２０Ｂは、磁気抵抗効果素子１０の積層方向から見て磁気抵抗効果素子１０を挟む位置にそれぞれ設けられていることが好ましい。換言すると、磁気抵抗効果素子１０は、積層方向から見て、第１接続点２０Ａと第２接続点２０Ｂに挟まれている。
第２配線１６から供給された電流は、第１接続点２０Ａを介してスピン軌道トルク配線２０に流れる。スピン軌道トルク配線２０を流れた電流は、第２接続点２０Ｂを介して、第３配線１７に流れる。すなわち、スピン軌道トルク配線２０に流れる電流の主方向は、第１接続点２０Ａから第２接続点２０Ｂに向けた方向となる。第１接続点２０Ａと第２接続点２０Ｂの間に磁気抵抗効果素子１０を配設すると、電流の主方向と直交する位置に磁気抵抗効果素子１０が存在することになり、純スピン流によりスピンを磁気抵抗効果素子１０へ効率的に供給できる。
ここまで本実施形態に係る磁気メモリの構成について説明した。以下、図３を例に、磁気メモリ２００による書込み動作及び読出し動作について説明する。
＜書込み動作＞
書き込み動作は、２種類の方式がある。
第１の方式は、純スピン流が誘起したスピン軌道トルク（ＳＯＴ）のみを利用して書込み（磁化反転）を行う方式である。第２の方式は、スピントランスファートルク（ＳＴＴ）又は磁気抵抗効果素子１０にかかる電圧による書込みをスピン軌道トルク（ＳＯＴ）でアシストする方式である。
まず、第１の方式について説明する。
第１の方式は、第２制御素子１４と第１セル選択素子１５によって書込みを制御する。
第２制御素子１４を開放（接続）し、開放する第１セル選択素子１５を選択する。第２制御素子１４は外部電源に接続され、第１セル選択素子１５は接地されている。そのため、第２制御素子１４、第２配線１６、スピン軌道トルク配線２０、第３配線１７、選択された第１セル選択素子１５の順に流れる第１の電流経路が形成される。
第１の電流経路において、スピン軌道トルク配線２０内を流れる電流は、スピン流を誘起する。スピン軌道トルク配線２０内に誘起されたスピン流は、第２強磁性金属層３（図４参照）に浸みだし、第２強磁性金属層３内のスピンにスピン軌道トルク（ＳＯＴ）を与える。その結果、データを書き込む磁気抵抗効果素子１０（以下、「選択セル」ということがある。）の第２強磁性金属層３の磁化の向きが反転する。すなわち、第１の電流経路に電流が流れることで、選択セルの書き込み動作が行われる。
次いで、第２の方式について説明する。
第２の方式は、第１制御素子１３と、第２制御素子１４と第１セル選択素子１５によって書込みを制御する。
第１制御素子１３及び第２制御素子１４を開放（接続）し、開放する第１セル選択素子１５を選択する。第１制御素子１３及び第２制御素子１４は外部電源に接続され、第１セル選択素子１５は接地されている。そのため、二つの電流経路が形成される。
第１の電流経路は、第１の方式と同様に、第２制御素子１４、第２配線１６、スピン軌道トルク配線２０、第３配線１７、選択された第１セル選択素子１５の順に流れる経路である。
第２の電流経路は、第１制御素子１３、第１配線１１、磁気抵抗効果素子１０、スピン軌道トルク配線２０、第３配線１７、選択された第１セル選択素子１５の順に流れる経路である。
第１の方式と同様に、第１の電流経路に流れる電流は、スピン軌道トルク（ＳＯＴ）を誘起する。第２の電流経路に流れる電流は、磁気抵抗効果素子１０の積層方向に流れるため、スピントランスファートルク（ＳＴＴ）を誘起する。その結果、選択セルの第２強磁性金属層３の磁化の向きは、スピン軌道トルク及びスピントランスファートルクを受け、反転する。すなわち、ＳＴＴ及びＳＯＴにより選択セルの書き込み動作が行われる。
ここで磁気抵抗効果素子１０の抵抗が高い場合、第２の電流経路に流れる電流量は少なくなる。例えば、磁気抵抗効果素子１０を構成する非磁性層２の面積抵抗が１０００Ω／μｍ２よりも大きい場合、第２の電流経路に流れる電流量は非常に少なくなる。この場合でも、磁気抵抗効果素子１０の積層方向には電位差があり、磁気抵抗効果素子１０には電圧がかかる。磁化反転は、電圧差によっても生じると言われており、磁気抵抗効果素子１０に加わる電圧差を利用してもよい。
＜読出し動作＞
読出し動作は、上述の第２の電流経路に電流を流すことで行う。流す電流は、第２強磁性金属層３の磁化の向きが反転しない程度の電流である。
磁気抵抗効果素子は、書込みが行われた選択セルと、書込みが行われていない非選択セルとで抵抗値が異なる。第１強磁性金属層１と第２強磁性金属層３の磁化の向きが反対の向き（反平行）の場合と、同じ向き（平行）の場合とで、磁気抵抗効果素子１０の積層方向の抵抗値が異なるためである。
それぞれの磁気抵抗効果素子１０の抵抗値の違いを、第１制御素子１３とそれぞれの第１セル選択素子１５と間の電位差として読み出すことで、読み出し動作が行われる。
＜磁気メモリの製造方法＞
本実施形態に係る磁気メモリは公知の方法を用いて製造することができる。以下、磁気メモリの製造方法について説明する。
磁気メモリを作製する基板を準備する。基板は、平坦性に優れることが好ましい。平坦性に優れた表面を得るために、材料として例えば、Ｓｉ、ＡｌＴｉＣ等を用いることができる。
次いで、基板上に第１配線１１をパターニングする。パターニングは、例えば、フォトリソグラフィー等の手段によって行う。第１配線１１がパターニングされた基板上に、第１強磁性金属層１、非磁性層２、第２強磁性金属層３を順に積層する。基板と第１強磁性金属層の間に下地層を設けてもよい。下地層は、基板上に積層される第１強磁性金属層１を含む各層の結晶配向性、結晶粒径等の結晶性を制御することができる。
これらの層は、例えば、マグネトロンスパッタ装置を用いて形成できる。磁気抵抗効果素子がＴＭＲ素子の場合、トンネルバリア層は、例えば第１強磁性金属層１上にスパッタした０．４〜２．０ｎｍ程度のアルミニウム及び複数の非磁性元素の二価の陽イオンを含む金属薄膜を、プラズマ酸化あるいは酸素導入により酸化し、さらに熱処理を加えることによって形成できる。成膜法としてはマグネトロンスパッタ法のほか、蒸着法、レーザアブレーション法、ＭＢＥ法等の薄膜作成法を用いることができる。
次いで、磁気抵抗効果素子１０を作製したい部分に、レジスト等の保護膜を設置し、イオンミリング法または反応性イオンエッチング（ＲＩＥ）法を用いて不要部を除去する。除去した不要部をレジスト等の絶縁部５で埋めた後、上面を平坦化する。平坦化により、次に成膜するスピン軌道トルク配線２０と磁気抵抗効果素子１０の界面におけるスピン散乱を抑制できる。
次に、平坦化した磁気抵抗効果素子１０の上面に、スピン軌道トルク配線２０を構成する材料を成膜する。成膜はスパッタ等を用いることができる。
最後に、第２配線１６、第３配線１７、第１制御素子１３、第２制御素子１４、第１セル選択素子１５をそれぞれ作製する。
第２配線１６及び第３配線１７は、パターニング等により所望の部分にのみ作製する。第１制御素子１３、第２制御素子１４及び第１セル選択素子１５は、トランジスタ等のスイッチング素子を公知の方法で作製する。作製する基板が、シリコン等の半導体の場合、同一基板上に、第１制御素子１３、第２制御素子１４及び第１セル選択素子１５を作製できる。
上述のように、本実施形態にかかる磁気メモリによれば、磁気抵抗効果素子１０を選択するための第１制御素子１３、第２制御素子１４及び第１セル選択素子１５の数を少なくできる。すなわち、スピン軌道相互作用した純スピン流を利用した磁気抵抗効果素子を効率的に集積できる。
ここまで、磁化方向が変化する第２強磁性金属層３が基板側であるトップピン構造について説明した。本実施形態に係る磁気抵抗効果素子１０は、トップピン構造に限られず、固定層である第１強磁性金属層１が基板側に来るボトムピン構造でもよい。
（第２実施形態）
図９は、第２実施形態に係る磁気メモリの回路構造の模式図であり、図１０は、第２実施形態に係る磁気メモリの回路構造の斜視模式図である。また図１１は、第２実施形態に係る磁気メモリの磁気抵抗効果素子近傍の要部の断面模式図である。第１実施形態と同一の構成については同一の符号を付している。
第２実施形態に係る磁気メモリ２０４は、第４配線４０及び第２セル選択素子４１を備える点が、第１実施形態に係る磁気メモリ２００と異なる。
＜第４配線及び第２セル選択素子＞
第４配線４０は、各磁気抵抗効果素子１０と、第２セル選択素子４１とを繋ぐ。第４配線４０の磁気抵抗効果素子１０の一端は、第３接続点２０Ｃに接続されている。第３接続点２０Ｃは、磁気抵抗効果素子１０の積層方向から平面視した際に磁気抵抗効果素子１０と重なる位置に設けられている（図１１参照）。第３接続点２０Ｃは、スピン軌道トルク配線２０の磁気抵抗効果素子１０と反対側の面に設けられている。
第４配線４０は、第２配線１６及び第３配線１７と同様に、通常の配線として用いられる材料を用いることができる。
第２セル選択素子４１は、公知のスイッチング素子を用いることができる。例えば、電界効果トランジスタ等に代表されるトランジスタ素子等を用いることができる。
＜書込み動作及び読み出し動作＞
第２実施形態に係る磁気メモリ２０４は、読出し動作時の経路が異なる。書込み動作は、第１実施形態に係る磁気メモリ２００と同一の方式で行われる。
第２実施形態に係る磁気メモリ２０４の読出しは、以下の第３の電流経路となる。
第３の電流経路は、第１制御素子１３、第１配線１１、磁気抵抗効果素子１０、スピン軌道トルク配線２０、第４配線４０、第２セル選択素子４１の順に流れる経路である。
第３の電流経路は、第１実施形態に係る磁気メモリ２００における読出し経路である第２の電流経路と、スピン軌道トルク配線２０を流れる電流の方向が異なる。第２の電流経路においては、磁気抵抗効果素子１０と第３配線１７の間で、スピン軌道トルク配線２０の延在方向に沿って電流は流れる。これに対し、第３の電流経路においては、スピン軌道トルク配線２０の延在方向に対して交差する向きに電流は流れる。磁気抵抗効果素子１０と第４配線４０は、磁気抵抗効果素子１０の積層方向重なる位置に設けられているためである。
スピン軌道トルク配線２０は、第４配線４０等の通常の配線よりも抵抗率が高い。スピン軌道トルク配線２０の配線抵抗は、磁気メモリ２００全体の回路抵抗の一要因である。読出し時の読出し電流をスピン軌道トルク配線２０と交差する方向に流すことで、全体の回路抵抗に占める配線抵抗の割合を小さくすることができる。
全体の回路に占める配線抵抗の割合が小さくなると、磁気抵抗効果素子１０の磁気抵抗比の違いが判断しやすくなる。磁気メモリ２０４は、磁気抵抗効果素子１０の磁気抵抗比の違いによってデータを読み出すため、データの信頼性が高まる。
（第３実施形態）
図１２は、第３実施形態に係る磁気メモリの回路構造の模式図であり、図１３は、第３実施形態に係る磁気メモリの回路構造の斜視模式図である。図では、第１実施形態と同一の構成については同一の符号を付している。
第３実施形態に係る磁気メモリ２０５は、データ消去用素子５０と、第５配線５１とを有する点が、第１実施形態に係る磁気メモリ２００と異なる。
＜第５配線及びデータ消去用素子＞
図１２及び図１３に示すように、データ消去用素子５０は、各スピン軌道トルク配線２０に接続される第３配線１７のそれぞれに接続されている。データ消去用素子５０は、第５配線５１と各第３配線１７を介して、スピン軌道トルク配線２０の第２接続点２０Ｂに接続されている。
データ消去用素子５０は、公知のスイッチング素子を用いることができる。例えば、電界効果トランジスタ等に代表されるトランジスタ素子等を用いることができる。
第５配線５１は、第２配線１６及び第３配線１７と同様に、通常の配線として用いられる材料を用いることができる。
第３実施形態に係る磁気メモリ２０５の書込み動作及び読出し動作は、第１実施形態にかかる磁気メモリ２００と同様である。
第３実施形態に係る磁気メモリ２０５は、データを消去する動作が可能である。
消去動作は、第２制御素子１４とデータ消去用素子５０とによって行う。第２制御素子１４とデータ消去用素子５０が開放されると、以下の第４の電流経路が形成される。
第４の電流経路は、第２制御素子１４、第２配線１６、各スピン軌道トルク配線２０、各第３配線１７、第５配線５１、データ消去用素子５０の順に流れる経路である。この際、ノイズを生み出す不適切な電流経路が形成されないように、データ消去用素子５０の電位は第２制御素子１４の電位より低くすることが好ましい。
第４の電流経路に電流が流れると、各スピン軌道トルク配線２０からスピン流が各磁気抵抗効果素子１０の第２強磁性金属層３に浸みだす。その結果、各磁気抵抗効果素子１０の第２強磁性金属層３の磁化の向きは反転する。第４の電流経路では、全てのスピン軌道トルク配線２０に電流が供給される。そのため、第４の電流経路に電流が流れた後において、第１強磁性金属層１の磁化の向きに対する第２強磁性金属層３の磁化の向きは、全ての磁気抵抗効果素子１０で同一となる。すなわち、一括書込みが行われることで全ての磁気抵抗効果素子１０が有するデータが「１」又は「０」となり、実質的にデータが消去さる。
一般に、磁気メモリはデータを保持できるという特徴を有する。そのため、それぞれのデータを確実に書き換えることが重要であり、データを一括で制御することは少ない。一方で、データ媒体を廃棄する際に、データを一括で制御（消去）したいというニーズは強い。
例えば、スピントランスファートルク（ＳＴＴ）効果を利用して磁化反転を行う磁気メモリの場合、全ての磁気抵抗効果素子を磁化反転させようとすると、各磁気抵抗効果素子の積層方向に並列に電流を流す必要がある。磁気抵抗効果素子の数が少なければ可能であるが、磁気抵抗効果素子の数が増えると、非常に大きな容量の電流源が必要である。また磁気抵抗効果素子毎に電流を流すこともできるが、全てのデータを消去するためには長い時間が必要となる。これに対し、本実施形態に係る磁気メモリ２０５は、データの一括制御が可能である。
（第４実施形態）
図１４は、第４実施形態に係る磁気メモリの回路構造の模式図である。図では、第１実施形態と同一の構成については同一の符号を付している。
第４実施形態に係る磁気メモリ２０６は、磁場印加手段を有する点が、第１実施形態に係る磁気メモリ２０２と異なる。図１４では、外部磁場印加手段として配線６０を強磁性金属層１０上に配設した。配線６０の延在方向は、図１４の方向には限られず、図１４に示す配線６０の延在方向に対して交差していてもよい。
配線６０に電流を流すことにより、配線６０を中心とした磁界が生じる。この磁界は磁気抵抗効果素子１０にとっては外部磁場となる。磁気抵抗効果素子１０の第２強磁性金属層３は外部磁場の影響を受ける。配線６０に電流を流し外部磁場を磁気抵抗効果素子１０に加えることで、第１の電流経路に電流を流すことによって生じるＳＯＴ及び第２の電流経路に電流を流すことによって生じるＳＴＴによる磁化反転をアシストできる。
配線６０は、図１４に示すように磁気抵抗効果素子１０等を含む駆動素子と異なる高さ位置に形成される。そのため、配線６０が磁気メモリの集積性を低下させることはない。配線６０は導電性の高い材料に構成されていればよい。例えば、アルミニウム、銀、銅、金等を用いることができる。
外部磁場印加手段は、図１４に示すような配線６０に限られない。コイル等を用いた磁場発生装置を用いてもよい。
１…第１強磁性金属層、２…非磁性層、３…第２強磁性金属層、５…絶縁部、１０…磁気抵抗効果素子、１１…第１配線、２０…スピン軌道トルク配線、２１，２２…抵抗、１３…第１制御素子、１４…第２制御素子、１５…第１セル選択素子、１６…第２配線、１７…第３配線、４０…第４配線、４１…第２セル選択素子、５０…データ消去用素子、５１…第５配線、６０…配線、１００…駆動素子、２００，２０１，２０２，２０３，２０４，２０５，２０６…磁気メモリ

Claims (8)

  1. 第１強磁性金属層と、第２強磁性金属層と、前記第１強磁性金属層及び前記第２強磁性金属層の間に設けられた非磁性層と、をそれぞれ有する複数の磁気抵抗効果素子と、
    前記複数の磁気抵抗効果素子のそれぞれの前記第２強磁性金属層に接続され、前記磁気抵抗効果素子の積層方向に対して交差する方向に延在する複数のスピン軌道トルク配線と、
    前記複数の磁気抵抗効果素子のうちの２以上の磁気抵抗効果素子の前記第１強磁性金属層に亘って接続された第１配線と、
    前記第１配線に接続され、前記磁気抵抗効果素子に流れる電流を制御する第１制御素子と、
    前記複数のスピン軌道トルク配線のそれぞれの第１接続点に接続された複数の第２制御素子と、
    前記複数のスピン軌道トルク配線のそれぞれの第２接続点にそれぞれ接続された複数の第１セル選択素子と、を備え、
    前記複数の磁気抵抗効果素子のうちのいずれかの書き込み動作時において、書き込み動作が行われる磁気抵抗効果素子の積層方向に電位差を印加すると共に、書き込み動作が行われる磁気抵抗効果素子に接続されたスピン軌道トルク配線に沿って電流を印加する、磁気メモリ。
  2. 第１強磁性金属層と、第２強磁性金属層と、前記第１強磁性金属層及び前記第２強磁性金属層の間に設けられた非磁性層と、をそれぞれ有する複数の磁気抵抗効果素子と、
    前記複数の磁気抵抗効果素子のそれぞれの前記第２強磁性金属層に接続され、前記磁気抵抗効果素子の積層方向に対して交差する方向に延在する複数のスピン軌道トルク配線と、
    前記複数の磁気抵抗効果素子のそれぞれの前記第１強磁性金属層に接続された複数の第１制御素子と、
    前記複数のスピン軌道トルク配線のうちの２以上のスピン軌道トルク配線のそれぞれの第１接続点に亘って接続された第２制御素子と、
    前記複数のスピン軌道トルク配線のそれぞれの第２接続点に接続された複数の第１セル選択素子と、を備え、
    前記複数の磁気抵抗効果素子のうちのいずれかの書き込み動作時において、書き込み動作が行われる磁気抵抗効果素子の積層方向に電位差を印加すると共に、書き込み動作が行われる磁気抵抗効果素子に接続されたスピン軌道トルク配線に沿って電流を印加する、磁気メモリ。
  3. 前記磁気抵抗効果素子は、前記積層方向から見て、前記第１接続点と前記第２接続点に挟まれている請求項１又は２に記載の磁気メモリ。
  4. 前記非磁性層の面積抵抗が１０００Ω／μｍ２よりも大きい、請求項１〜３のいずれか一項に記載の磁気メモリ。
  5. 前記第１制御素子の電位が前記第２制御素子の電位よりも高い、請求項１〜４のいずれか一項に記載の磁気メモリ。
  6. 前記複数のスピン軌道トルク配線のそれぞれの第３接続点に接続された複数の第２セル選択素子をさらに有し、
    前記第３接続点は、前記積層方向から見て、前記磁気抵抗効果素子と重なる位置に設けられている請求項１〜５のいずれか一項に記載の磁気メモリ。
  7. 前記複数のスピン軌道トルク配線のそれぞれの第２接続点に接続され、前記複数の磁気抵抗効果素子のそれぞれの第２強磁性金属層の磁化の向きを一括で制御するデータ消去用素子をさらに備える請求項１〜６のいずれか一項に記載の磁気メモリ。
  8. 前記スピン軌道トルク配線は、最外殻にｄ電子又はｆ電子を有する原子番号３９以上の非磁性金属を含む請求項１〜７のいずれか一項に記載の磁気メモリ。
JP2021015248A 2016-03-14 2021-02-02 磁気メモリ Active JP7176578B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016050266 2016-03-14
JP2016050266 2016-03-14
JP2016182359 2016-09-16
JP2016182359 2016-09-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018505823A Division JP6833810B2 (ja) 2016-03-14 2017-03-06 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2021073727A true JP2021073727A (ja) 2021-05-13
JP7176578B2 JP7176578B2 (ja) 2022-11-22

Family

ID=59851559

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018505823A Active JP6833810B2 (ja) 2016-03-14 2017-03-06 磁気メモリ
JP2021015248A Active JP7176578B2 (ja) 2016-03-14 2021-02-02 磁気メモリ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018505823A Active JP6833810B2 (ja) 2016-03-14 2017-03-06 磁気メモリ

Country Status (3)

Country Link
US (2) US10490735B2 (ja)
JP (2) JP6833810B2 (ja)
WO (1) WO2017159432A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090728A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
JP6686990B2 (ja) 2017-09-04 2020-04-22 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
JP6642773B2 (ja) * 2017-09-07 2020-02-12 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、及びスピン流磁化反転素子の製造方法
KR102142091B1 (ko) * 2017-11-30 2020-08-06 한국과학기술연구원 스핀 궤도 토크 자성 메모리
US10622547B2 (en) * 2017-12-01 2020-04-14 Everspin Technologies, Inc. Magnetic memory using spin-orbit torque
US11450369B2 (en) 2018-08-27 2022-09-20 Sony Semiconductor Solutions Corporation Semiconductor circuit and electronic device for storing information
US11387407B2 (en) * 2018-09-07 2022-07-12 Tdk Corporation Spin-orbit-torque magnetization rotational element and spin-orbit-torque magnetoresistance effect element
JP6946252B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
KR102698782B1 (ko) * 2018-11-09 2024-08-27 삼성전자주식회사 자기 기억 소자
US10930843B2 (en) 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US10658021B1 (en) 2018-12-17 2020-05-19 Spin Memory, Inc. Scalable spin-orbit torque (SOT) magnetic memory
US10600465B1 (en) 2018-12-17 2020-03-24 Spin Memory, Inc. Spin-orbit torque (SOT) magnetic memory with voltage or current assisted switching
WO2020194366A1 (ja) * 2019-03-22 2020-10-01 Tdk株式会社 不揮発性連想メモリセル、不揮発性連想メモリ装置、及びモニター方法
JP7192611B2 (ja) * 2019-03-28 2022-12-20 Tdk株式会社 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
TWI707468B (zh) * 2019-07-17 2020-10-11 財團法人工業技術研究院 磁性記憶體結構
KR102281832B1 (ko) * 2019-10-23 2021-07-26 한국과학기술연구원 스핀 토크를 이용한 연산 기능 로직 소자
CN114930531A (zh) * 2020-01-21 2022-08-19 Ｙｏｄａ－Ｓ株式会社 磁器件
JP7384068B2 (ja) * 2020-02-20 2023-11-21 Tdk株式会社 磁化回転素子、磁気抵抗効果素子および磁気メモリ
JP2022087584A (ja) * 2020-12-01 2022-06-13 Tdk株式会社 磁気アレイ及び磁気アレイの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158554A (ja) * 2007-12-25 2009-07-16 Hitachi Ltd スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US20150036415A1 (en) * 2013-07-30 2015-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Non-volatile memory cell
WO2015102739A2 (en) * 2013-10-18 2015-07-09 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US20160042778A1 (en) * 2013-06-21 2016-02-11 Intel Corporation Mtj spin hall mram bit-cell and array
WO2016021468A1 (ja) * 2014-08-08 2016-02-11 国立大学法人東北大学 磁気抵抗効果素子、及び磁気メモリ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035138B2 (en) * 2000-09-27 2006-04-25 Canon Kabushiki Kaisha Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101529675B1 (ko) 2008-12-26 2015-06-29 삼성전자주식회사 멀티 칩 패키지 메모리 장치
US9215531B2 (en) * 2012-08-30 2015-12-15 Kyocera Corporation Acoustic generator, acoustic generating device, and electronic device
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
JP6054479B2 (ja) 2015-06-30 2016-12-27 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、磁気メモリ、磁界センサ
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
US10205088B2 (en) * 2016-10-27 2019-02-12 Tdk Corporation Magnetic memory
JP6881148B2 (ja) * 2017-08-10 2021-06-02 Tdk株式会社 磁気メモリ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158554A (ja) * 2007-12-25 2009-07-16 Hitachi Ltd スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US20160042778A1 (en) * 2013-06-21 2016-02-11 Intel Corporation Mtj spin hall mram bit-cell and array
US20150036415A1 (en) * 2013-07-30 2015-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Non-volatile memory cell
WO2015102739A2 (en) * 2013-10-18 2015-07-09 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
WO2016021468A1 (ja) * 2014-08-08 2016-02-11 国立大学法人東北大学 磁気抵抗効果素子、及び磁気メモリ装置

Also Published As

Publication number Publication date
US20180375015A1 (en) 2018-12-27
JPWO2017159432A1 (ja) 2019-01-17
WO2017159432A1 (ja) 2017-09-21
US20200044145A1 (en) 2020-02-06
US10490735B2 (en) 2019-11-26
US10658573B2 (en) 2020-05-19
JP6833810B2 (ja) 2021-02-24
JP7176578B2 (ja) 2022-11-22

Similar Documents

Publication Publication Date Title
JP6833810B2 (ja) 磁気メモリ
CN108292702B (zh) 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件
JP7003991B2 (ja) 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP6801711B2 (ja) 交換バイアス利用型磁化反転素子、交換バイアス利用型磁気抵抗効果素子、交換バイアス利用型磁気メモリ、不揮発性ロジック回路および磁気ニューロン素子
JP6881148B2 (ja) 磁気メモリ
JP6885399B2 (ja) 磁気ニューロ素子
JP6130886B2 (ja) 磁気素子及び記憶装置
CN108010548B (zh) 磁存储器
CN113346009B (zh) 自旋轨道转矩型磁阻效应元件及其制造方法
JP2020035971A (ja) スピン流磁化回転型磁気素子、スピン流磁化回転型磁気抵抗効果素子及び磁気メモリ
JP6551594B1 (ja) スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7013839B2 (ja) 磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
WO2019167575A1 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
WO2019031226A1 (ja) スピン流磁気抵抗効果素子及び磁気メモリ
JP2021090041A (ja) 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
JP2019047030A (ja) スピン流磁化反転素子、磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP2019149446A (ja) スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP2018074138A (ja) スピン軌道トルク型磁気抵抗効果素子及びその製造方法
JP7056316B2 (ja) 磁壁移動型磁気記録素子、磁壁移動型磁気抵抗効果素子及び磁気メモリ
JP2020053509A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP2022087584A (ja) 磁気アレイ及び磁気アレイの製造方法
WO2023162121A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP7520651B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2023131598A (ja) 磁性素子及び集積装置
JP2022025821A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220825

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220906

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221024

R150 Certificate of patent or registration of utility model

Ref document number: 7176578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150