TWI688130B - 自旋軌道磁性記憶體及其製造方法 - Google Patents

自旋軌道磁性記憶體及其製造方法 Download PDF

Info

Publication number
TWI688130B
TWI688130B TW106141350A TW106141350A TWI688130B TW I688130 B TWI688130 B TW I688130B TW 106141350 A TW106141350 A TW 106141350A TW 106141350 A TW106141350 A TW 106141350A TW I688130 B TWI688130 B TW I688130B
Authority
TW
Taiwan
Prior art keywords
layer
spin
region
orbit
barrier layer
Prior art date
Application number
TW106141350A
Other languages
English (en)
Other versions
TW201926749A (zh
Inventor
陳佑昇
王藝蓉
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW106141350A priority Critical patent/TWI688130B/zh
Priority to CN201810344693.4A priority patent/CN109841726A/zh
Priority to US16/055,000 priority patent/US10546622B2/en
Publication of TW201926749A publication Critical patent/TW201926749A/zh
Application granted granted Critical
Publication of TWI688130B publication Critical patent/TWI688130B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種自旋軌道磁性記憶體，包括：一自旋霍爾金屬層；一自由磁性層，設置於該自旋霍爾金屬層上，其中該自由磁性層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該第二區域之厚度等於或小於該第一區域之厚度；一阻障層，包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該第二區域之厚度等於或小於該第一區域之厚度，其中該阻障層之該第一區域設置於該自由磁性層之該第一區域上，該阻障層之該第二區域設置於該自由磁性層之該第二區域上；一固定層，設置於該阻障層之該第一區域上。

Description

自旋軌道磁性記憶體及其製造方法
本發明係有關於一種自旋軌道磁性記憶體，特別是有關於一種具有均勻超薄金屬層的自旋軌道磁性記憶體及其製造方法。
自旋軌道磁性記憶體(SOT MRAM)為可提升操作速度達1ns與達成無限操作次數的磁性記憶體技術，被視為承接自旋磁性記憶體(STT MRAM)的重要技術。自旋霍爾效應在厚度3nm的超薄重金屬層可達到最高效率，因此，製程如何達到高均勻性的3nm金屬層結構，將是此技術能否量產的關鍵。
為克服自旋軌道磁性記憶體(SOT MRAM)常用結構；頂部固定層的磁性穿隧接面元件(top-pinned layer MTJ)且蝕刻必需停於超薄自旋霍爾金屬層上結構，因蝕刻製程導致底層超薄重金屬層受損，並致操作特性不均甚至元件失效等問題，本發明提供一種具有均勻超薄重金屬層的自旋軌道磁性記憶體(SOT MRAM)及其製造方法。
本發明之一實施例，提供一種自旋軌道磁性記憶體(spin-orbit torque MRAM，SOT MRAM)，包括：一自旋霍爾 金屬層；一自由磁性層，設置於該自旋霍爾金屬層上；一阻障層，設置於該自由磁性層上，其中該阻障層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該第二區域之厚度等於或小於該第一區域之厚度；一固定層，設置於該阻障層之該第一區域上。本發明之一實施例，提供一種自旋軌道磁性記憶體(spin-orbit torque MRAM，SOT MRAM)，包括：一自旋霍爾金屬層；一自由磁性層，設置於該自旋霍爾金屬層上，其中該自由磁性層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該第二區域之厚度等於或小於該第一區域之厚度；一阻障層，設置於該自由磁性層之該第一區域上；以及一固定層，設置於該阻障層上。
本發明之一實施例，提供一種自旋軌道磁性記憶體(spin-orbit torque MRAM，SOT MRAM)之高效率元件製造方法，包括下列步驟：提供一自旋霍爾金屬層；設置一自由磁性層於該自旋霍爾金屬層上，其中該自由磁性層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側；設置一阻障層於該自由磁性層上，其中該阻障層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該阻障層之該第一區域位於該自由磁性層之該第一區域上，該阻障層之該第二區域位於該自由磁性層之該第二區域上；設置一固定層於該阻障層上；設置一圖案化光阻層於該固定層上；以該圖案化光阻層為一罩幕，蝕刻該固定層，以露出該阻障層之該第二區域。
本發明提出一種使蝕刻製程停止於阻障層(barrier layer)任一厚度或底部自由磁性層(free layer)任一厚度的頂部 固定層磁性穿隧接面元件(top-pinned layer MTJ)結構，作為開發最優化自旋軌道磁性記憶體(SOT MRAM)製程技術的元件。利用頂部固定層與阻障層氧化物之間或阻障層氧化物與自由磁性層之間的材料蝕刻選擇比來維持膜層均勻性，最後藉由阻障層或自由磁性層的殘留材料，達保護下層超薄重金屬層作用。此元件結構不僅可利用自旋霍爾效應(Spin-Hall effect)產生上、下自旋電流的分裂，並可藉由自旋軌道效應，完成自由磁性層的磁矩翻轉特性，同時，亦可克服過去SOT元件結構之頂部固定層磁性穿隧接面元件(top-pinned layer MTJ)因蝕刻製程導致底層超薄重金屬層受損，並致操作特性不均甚至元件失效等問題，此元件結構可大幅提升自旋軌道磁性記憶體(SOT MRAM)的製作良率。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
10:自旋軌道磁性記憶體
12:自旋霍爾金屬層
14:自由磁性層
16:阻障層
18:固定層
20:自由磁性層的第一區域
22:自由磁性層的第二區域
24:阻障層的第一區域
26:阻障層的第二區域
28:圖案化光阻層
30:磁性穿隧接面元件
h1:自由磁性層的第一區域的厚度
h2:自由磁性層的第二區域的厚度
h3:阻障層的第一區域的厚度
h4:阻障層的第二區域的厚度
第1圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的剖面示意圖；第2A-2B圖係根據本發明之一實施例，一種自旋軌道磁性記憶體製造方法的剖面示意圖；第3圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的剖面示意圖；第4A-4B圖係根據本發明之一實施例，一種自旋軌道磁性 記憶體製造方法的剖面示意圖；第5圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的剖面示意圖；第6A-6B圖係根據本發明之一實施例，一種自旋軌道磁性記憶體製造方法的剖面示意圖；第7圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的剖面示意圖；第8A-8B圖係根據本發明之一實施例，一種自旋軌道磁性記憶體製造方法的剖面示意圖；第9圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的上視圖；第10圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的上視圖；第11A-11D圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的上視圖；第12A-12D圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的上視圖；第13圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的電性測試圖；以及第14圖係根據本發明之一實施例，一種自旋軌道磁性記憶體的電性測試圖。
請參閱第1圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第1圖為自旋軌道磁性記憶體10的剖面示意圖。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12、自由磁性層(free layer)14、阻障層(barrier layer)16、以及固定層(pinned layer)18。
自由磁性層14設置於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側，且第二區域22的厚度h2等於第一區域20的厚度h1。
阻障層16包括第一區域24與第二區域26，第二區域26位於第一區域24的兩側。阻障層16的第一區域24設置於自由磁性層14的第一區域20上，阻障層16的第二區域26設置於自由磁性層14的第二區域22上。
固定層18設置於阻障層16的第一區域24上。
阻障層16的第二區域26的厚度h4等於第一區域24的厚度h3。
在部分實施例中，自旋霍爾金屬層12以可產生大的自旋霍爾效應的重金屬材料為主，例如鉭金屬(Ta)、鉑金屬(Pt)、鉿金屬(Hf)、鎢金屬(W)、鋯金屬(Zr)、或上述金屬的合金所構成。
在部分實施例中，自旋霍爾金屬層12的厚度大約小於10奈米。
在部分實施例中，自由磁性層14可由單層或複合層結構所構成。
在部分實施例中，自由磁性層14可由例如鐵金屬(Fe)、鈷金屬(Co)、鎳金屬(Ni)、釓金屬(Gd)、鋱金屬(Tb)、鈷鐵硼(CoFeB)合金、或鈷鐵(CoFe)合金的單層結構所構成。
在部分實施例中，自由磁性層14可由例如鈷鐵硼(CoFeB)合金/鉭金屬(Ta)/鈷鐵硼(CoFeB)合金的複合層結構或鈷鐵(CoFe)合金/鉭金屬(Ta)/鈷鐵(CoFe)合金的複合層結構所構成。
在部分實施例中，自由磁性層14的第一區域20的厚度h1大約介於1奈米至約3奈米厚度範圍之間。
在部分實施例中，阻障層16可由例如氧化鎂(MgO)或氧化鋁(AlOx)所構成。
在部分實施例中，阻障層16的第一區域24的厚度h3大約介於0.5奈米至約2奈米厚度範圍之間。
在部分實施例中，固定層18可由單層或複合層結構所構成。
在部分實施例中，固定層18可由例如鈷鐵(CoFe)合金、鈷鐵硼(CoFeB)合金、或鈷鎳(CoNi)合金的單層結構所構成。
在部分實施例中，固定層18可由例如鈷金屬(Co)/鉑金屬(Pt)的複合層結構、鈷金屬(Co)/鎳金屬(Ni)的複合層結構、或鈷金屬(Co)/鈀金屬(Pd)的複合層結構所構成。
在自旋軌道磁性記憶體10中，自由磁性層14、阻障層16與固定層18構成磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
在本實施例中，圖案化固定層18的形狀可包括圓形、橢圓形、正方形、或矩形，以上視圖觀之。
在部分實施例中，磁性穿隧接面(MTJ)元件30可設置於自旋霍爾金屬層12上的任意位置，並不需限定。
請參閱第2A-2B圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體10的製造方法。第2A-2B圖為自旋軌道磁性記憶體10製造方法的剖面示意圖。
如第2A圖所示，首先，提供自旋霍爾金屬層12。
之後，設置自由磁性層14於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側。
之後，設置阻障層16於自由磁性層14上。阻障層16包括第一區域24與第二區域26，第二區域26位於第一區域24的兩側，且阻障層16的第一區域24位於自由磁性層14的第一區域20上，阻障層16的第二區域26位於自由磁性層14的第二區域22上。
之後，設置固定層18於阻障層16上。
之後，設置圖案化光阻層28於固定層18上。
之後，以圖案化光阻層28為罩幕，蝕刻固定層18，以露出阻障層16的第二區域26，之後，移除圖案化光阻層28，如第2B圖所示。
在部分實施例中，可藉由電漿蝕刻(plasma etching，PE)製程、反應離子蝕刻(reactive ion etching，RIE)製程、離子束蝕刻(ion beam etching，IBE)製程、或感應耦合 電漿蝕刻(inductively coupled plasma etching，ICPE)製程，蝕刻固定層18。
在部分實施例中，可藉由反應離子蝕刻(RIE)製程，蝕刻固定層18。
在部分實施例中，反應離子蝕刻(RIE)製程的蝕刻氣體可包括一氧化碳、氨氣、氧氣、氫氣、氟氣及氬氣。
在本實施例中，於蝕刻製程，藉由該元件材料之蝕刻率差異，並同時搭配使用終點偵測器(end point detector，EPD)，來控制與決定蝕刻製程的停止時間，以使阻障層16的第二區域26能維持一期望厚度，即，阻障層16的第二區域26的厚度h4相當於第一區域24的厚度h3。
至此，即完成本實施例自旋軌道磁性記憶體10的製作。
請參閱第3圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第3圖為自旋軌道磁性記憶體10的剖面示意圖。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12、自由磁性層(free layer)14、阻障層(barrier layer)16、以及固定層(pinned layer)18。
自由磁性層14設置於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側，且第二區域22的厚度h2等於第一區域20的厚度h1。
阻障層16包括第一區域24與第二區域26，第二區域26位於第一區域24的兩側。阻障層16的第一區域24設置於自由磁性層14的第一區域20上，阻障層16的第二區域26設置於自由磁性層14的第二區域22上。
固定層18設置於阻障層16的第一區域24上。
阻障層16的第二區域26的厚度h4小於第一區域24的厚度h3，舉例來說，阻障層16的第二區域26的厚度h4大約是第一區域24的厚度h3的一半。
在部分實施例中，在阻障層16的第二區域26的厚度h4小於第一區域24的厚度h3的前提下，阻障層16的第二區域26的厚度h4與第一區域24的厚度h3兩者之間可為任何比例關係。
在部分實施例中，自旋霍爾金屬層12以可產生大的自旋霍爾效應的重金屬材料為主，例如鉭金屬(Ta)、鉑金屬(Pt)、鉿金屬(Hf)、鎢金屬(W)、鋯金屬(Zr)、或上述金屬的合金所構成。
在部分實施例中，自旋霍爾金屬層12的厚度大約小於10奈米。
在部分實施例中，自由磁性層14可由單層或複合層結構所構成。
在部分實施例中，自由磁性層14可由例如鐵金屬(Fe)、鈷金屬(Co)、鎳金屬(Ni)、釓金屬(Gd)、鋱金屬(Tb)、鈷鐵硼(CoFeB)合金、或鈷鐵(CoFe)合金的單層結構所構成。
在部分實施例中，自由磁性層14可由例如鈷鐵硼 (CoFeB)合金/鉭金屬(Ta)/鈷鐵硼(CoFeB)合金的複合層結構或鈷鐵(CoFe)合金/鉭金屬(Ta)/鈷鐵(CoFe)合金的複合層結構所構成。
在部分實施例中，自由磁性層14的第一區域20的厚度h1大約介於1奈米至約3奈米厚度範圍之間。
在部分實施例中，阻障層16可由例如氧化鎂(MgO)或氧化鋁(AlOx)所構成。
在部分實施例中，阻障層16的第一區域24的厚度h3大約介於0.5奈米至約2奈米厚度範圍之間。
在部分實施例中，固定層18可由單層或複合層結構所構成。
在部分實施例中，固定層18可由例如鈷鐵(CoFe)合金、鈷鐵硼(CoFeB)合金、或鈷鎳(CoNi)合金的單層結構所構成。
在部分實施例中，固定層18可由例如鈷金屬(Co)/鉑金屬(Pt)的複合層結構、鈷金屬(Co)/鎳金屬(Ni)的複合層結構、或鈷金屬(Co)/鈀金屬(Pd)的複合層結構所構成。
在自旋軌道磁性記憶體10中，自由磁性層14、阻障層16與固定層18構成磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
在本實施例中，圖案化固定層18與阻障層16的第一區域24的形狀可包括圓形、橢圓形、正方形、或矩形，以上視圖觀之。
在部分實施例中，磁性穿隧接面(MTJ)元件30可設 置於自旋霍爾金屬層12上的任意位置，並不需限定。
請參閱第4A-4B圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體10的製造方法。第4A-4B圖為自旋軌道磁性記憶體10製造方法的剖面示意圖。
如第4A圖所示，首先，提供自旋霍爾金屬層12。
之後，設置自由磁性層14於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側。
之後，設置阻障層16於自由磁性層14上。阻障層16包括第一區域24與第二區域26，第二區域26位於第一區域24的兩側，且阻障層16的第一區域24位於自由磁性層14的第一區域20上，阻障層16的第二區域26位於自由磁性層14的第二區域22上。
之後，設置固定層18於阻障層16上。
之後，設置圖案化光阻層28於固定層18上。
之後，以圖案化光阻層28為罩幕，蝕刻固定層18，以露出阻障層16的第二區域26。
之後，持續蝕刻阻障層16的第二區域26，以使阻障層16的第二區域26的厚度h4小於第一區域24的厚度h3。
之後，移除圖案化光阻層28，如第4B圖所示。
在部分實施例中，可藉由電漿蝕刻(plasma etching，PE)製程、反應離子蝕刻(reactive ion etching，RIE)製程、離子束蝕刻(ion beam etching，IBE)製程、或感應耦合電漿蝕刻(inductively coupled plasma etching，ICPE)製程，蝕 刻固定層18及阻障層16。
在部分實施例中，可藉由反應離子蝕刻(RIE)製程，蝕刻固定層18及阻障層16。
在部分實施例中，反應離子蝕刻(RIE)製程的蝕刻氣體可包括一氧化碳、氨氣、氧氣、氫氣、氟氣及氬氣。
在部分實施例中，固定層18與阻障層16的蝕刻選擇比大約為3：1或以上。
在本實施例中，於蝕刻製程，藉由該元件材料之蝕刻率差異，並同時搭配使用終點偵測器(end point detector，EPD)，來控制與決定蝕刻製程的停止時間，以使阻障層16的第二區域26能維持一期望厚度，即，阻障層16的第二區域26的厚度h4小於第一區域24的厚度h3。
至此，即完成本實施例自旋軌道磁性記憶體10的製作。
請參閱第5圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第5圖為自旋軌道磁性記憶體10的剖面示意圖。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12、自由磁性層(free layer)14、阻障層(barrier layer)16、以及固定層(pinned layer)18。
自由磁性層14設置於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側，且第二區域22的厚度h2等於第一區域20的厚度 h1。
阻障層16設置於自由磁性層14的第一區域20上。
固定層18設置於阻障層16上。
阻障層16未覆蓋自由磁性層14的第二區域22，即，上述實施例中的阻障層16的第二區域26的厚度實質上為0。
在部分實施例中，自旋霍爾金屬層12以可產生大的自旋霍爾效應的重金屬材料為主，例如鉭金屬(Ta)、鉑金屬(Pt)、鉿金屬(Hf)、鎢金屬(W)、鋯金屬(Zr)、或上述金屬的合金所構成。
在部分實施例中，自旋霍爾金屬層12的厚度大約小於10奈米。
在部分實施例中，自由磁性層14可由單層或複合層結構所構成。
在部分實施例中，自由磁性層14可由例如鐵金屬(Fe)、鈷金屬(Co)、鎳金屬(Ni)、釓金屬(Gd)、鋱金屬(Tb)、鈷鐵硼(CoFeB)合金、或鈷鐵(CoFe)合金的單層結構所構成。
在部分實施例中，自由磁性層14可由例如鈷鐵硼(CoFeB)合金/鉭金屬(Ta)/鈷鐵硼(CoFeB)合金的複合層結構或鈷鐵(CoFe)合金/鉭金屬(Ta)/鈷鐵(CoFe)合金的複合層結構所構成。
在部分實施例中，自由磁性層14的第一區域20的厚度h1大約介於1奈米至約3奈米厚度範圍之間。
在部分實施例中，阻障層16可由例如氧化鎂(MgO)或氧化鋁(AlOx)所構成。
在部分實施例中，阻障層16的厚度大約介於0.5奈米至約2奈米厚度範圍之間。
在部分實施例中，固定層18可由單層或複合層結構所構成。
在部分實施例中，固定層18可由例如鈷鐵(CoFe)合金、鈷鐵硼(CoFeB)合金、或鈷鎳(CoNi)合金的單層結構所構成。
在部分實施例中，固定層18可由例如鈷金屬(Co)/鉑金屬(Pt)的複合層結構、鈷金屬(Co)/鎳金屬(Ni)的複合層結構、或鈷金屬(Co)/鈀金屬(Pd)的複合層結構所構成。
在自旋軌道磁性記憶體10中，自由磁性層14、阻障層16與固定層18構成磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
在本實施例中，圖案化固定層18與阻障層16的形狀可包括圓形、橢圓形、正方形、或矩形，以上視圖觀之。
在部分實施例中，磁性穿隧接面(MTJ)元件30可設置於自旋霍爾金屬層12上的任意位置，並不需限定。
請參閱第6A-6B圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體10的製造方法。第6A-6B圖為自旋軌道磁性記憶體10製造方法的剖面示意圖。
如第6A圖所示，首先，提供自旋霍爾金屬層12。
之後，設置自由磁性層14於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側。
之後，設置阻障層16於自由磁性層14上。阻障層16包括第一區域24與第二區域26，第二區域26位於第一區域24的兩側，且阻障層16的第一區域24位於自由磁性層14的第一區域20上，阻障層16的第二區域26位於自由磁性層14的第二區域22上。
之後，設置固定層18於阻障層16上。
之後，設置圖案化光阻層28於固定層18上。
之後，以圖案化光阻層28為罩幕，蝕刻固定層18，以露出阻障層16的第二區域26。
之後，持續蝕刻阻障層16的第二區域26，直至露出自由層14的第二區域22為止。
之後，移除圖案化光阻層28，如第6B圖所示。
在部分實施例中，可藉由電漿蝕刻(plasma etching，PE)製程、反應離子蝕刻(reactive ion etching，RIE)製程、離子束蝕刻(ion beam etching，IBE)製程、或感應耦合電漿蝕刻(inductively coupled plasma etching，ICPE)製程，蝕刻固定層18及阻障層16。
在部分實施例中，可藉由反應離子蝕刻(RIE)製程，蝕刻固定層18及阻障層16。
在部分實施例中，反應離子蝕刻(RIE)製程的蝕刻氣體可包括一氧化碳及氨氣、氧氣、氫氣、氟氣及氬氣。
在部分實施例中，固定層18與阻障層16的蝕刻選擇比大約為3：1或以上。
在本實施例中，於蝕刻製程，藉由該元件材料之 蝕刻率差異，並同時搭配使用終點偵測器(end point detector，EPD)，來控制與決定蝕刻製程的停止時間，以使自由磁性層14的第二區域22能維持一期望厚度，即，自由磁性層14的第二區域22的厚度h2相當於第一區域20的厚度h1。
至此，即完成本實施例自旋軌道磁性記憶體10的製作。
請參閱第7圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第7圖為自旋軌道磁性記憶體10的剖面示意圖。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12、自由磁性層(free layer)14、阻障層(barrier layer)16、以及固定層(pinned layer)18。
自由磁性層14設置於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側。
阻障層16設置於自由磁性層14的第一區域20上。
固定層18設置於阻障層16上。
自由磁性層14的第二區域22的厚度h2小於第一區域20的厚度h1，舉例來說，自由磁性層14的第二區域22的厚度h2大約是第一區域20的厚度h1的一半。
在部分實施例中，在自由磁性層14的第二區域22的厚度h2小於第一區域20的厚度h1的前提下，自由磁性層14的第二區域22的厚度h2與第一區域20的厚度h1兩者之間可為任 何比例關係。
在部分實施例中，自旋霍爾金屬層12以可產生大的自旋霍爾效應的重金屬材料為主，例如鉭金屬(Ta)、鉑金屬(Pt)、鉿金屬(Hf)、鎢金屬(W)、鋯金屬(Zr)、或上述金屬的合金所構成。
在部分實施例中，自旋霍爾金屬層12的厚度大約小於10奈米。
在部分實施例中，自由磁性層14可由單層或複合層結構所構成。
在部分實施例中，自由磁性層14可由例如鐵金屬(Fe)、鈷金屬(Co)、鎳金屬(Ni)、釓金屬(Gd)、鋱金屬(Tb)、鈷鐵硼(CoFeB)合金、或鈷鐵(CoFe)合金的單層結構所構成。
在部分實施例中，自由磁性層14可由例如鈷鐵硼(CoFeB)合金/鉭金屬(Ta)/鈷鐵硼(CoFeB)合金的複合層結構或鈷鐵(CoFe)合金/鉭金屬(Ta)/鈷鐵(CoFe)合金的複合層結構所構成。
在部分實施例中，自由磁性層14的第一區域20的厚度h1大約介於1奈米至約3奈米厚度範圍之間。
在部分實施例中，阻障層16可由例如氧化鎂(MgO)或氧化鋁(AlOx)所構成。
在部分實施例中，阻障層16的厚度大約介於0.5奈米至約2奈米厚度範圍之間。
在部分實施例中，固定層18可由單層或複合層結構所構成。
在部分實施例中，固定層18可由例如鈷鐵(CoFe)合金、鈷鐵硼(CoFeB)合金、或鈷鎳(CoNi)合金的單層結構所構成。
在部分實施例中，固定層18可由例如鈷金屬(Co)/鉑金屬(Pt)的複合層結構、鈷金屬(Co)/鎳金屬(Ni)的複合層結構、或鈷金屬(Co)/鈀金屬(Pd)的複合層結構所構成。
在自旋軌道磁性記憶體10中，自由磁性層14、阻障層16與固定層18構成磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
在本實施例中，圖案化固定層18、阻障層16與自由磁性層14的第一區域20的形狀可包括圓形、橢圓形、正方形、或矩形，以上視圖觀之。
在部分實施例中，磁性穿隧接面(MTJ)元件30可設置於自旋霍爾金屬層12上的任意位置，並不需限定。
請參閱第8A-8B圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體10的製造方法。第8A-8B圖為自旋軌道磁性記憶體10製造方法的剖面示意圖。
如第8A圖所示，首先，提供自旋霍爾金屬層12。
之後，設置自由磁性層14於自旋霍爾金屬層12上。自由磁性層14包括第一區域20與第二區域22，第二區域22位於第一區域20的兩側。
之後，設置阻障層16於自由磁性層14上。阻障層16包括第一區域24與第二區域26，第二區域26位於第一區域24的兩側，且阻障層16的第一區域24位於自由磁性層14的第一區 域20上，阻障層16的第二區域26位於自由磁性層14的第二區域22上。
之後，設置固定層18於阻障層16上。
之後，設置圖案化光阻層28於固定層18上。
之後，以圖案化光阻層28為罩幕，蝕刻固定層18，以露出阻障層16的第二區域26。
之後，持續蝕刻阻障層16的第二區域26，直至露出自由層14的第二區域22的厚度h2小於第一區域20的厚度h1。
之後，移除圖案化光阻層28，如第8B圖所示。
在部分實施例中，可藉由電漿蝕刻(plasma etching，PE)製程、反應離子蝕刻(reactive ion etching，RIE)製程、離子束蝕刻(ion beam etching，IBE)製程、或感應耦合電漿蝕刻(inductively coupled plasma etching，ICPE)製程，蝕刻固定層18、阻障層16、及自由磁性層14。
在部分實施例中，可藉由反應離子蝕刻(RIE)製程，蝕刻固定層18、阻障層16、及自由磁性層14。
在部分實施例中，反應離子蝕刻(RIE)製程的蝕刻氣體可包括一氧化碳及氨氣、氧氣、氫氣、氟氣及氬氣。
在部分實施例中，固定層18與阻障層16的蝕刻選擇比大約為3：1或以上。
在部分實施例中，阻障層16與自由磁性層14的蝕刻選擇比大約為1：3或以上。
在本實施例中，於蝕刻製程，藉由該元件材料之蝕刻率差異，並同時搭配使用終點偵測器(end point detector， EPD)，來控制與決定蝕刻製程的停止時間，以使自由磁性層14的第二區域22能維持一期望厚度，即，自由磁性層14的第二區域22的厚度h2小於第一區域20的厚度h1。
至此，即完成本實施例自旋軌道磁性記憶體10的製作。
請參閱第9圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第9圖為自旋軌道磁性記憶體10的上視圖。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為圓形，以上視圖觀之。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10為垂直型自旋軌道磁性記憶體(SOT MRAM)元件。
請參閱第10圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第10圖為自旋軌道磁性記憶體10的上視圖。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為橢圓形，以上視圖觀之。
在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10為搭配水平型磁性穿隧接面元件(magnetic tunnel junction，MTJ)。
請參閱第11A-11D圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第11A-11D圖為自旋軌道磁性記憶體10的上視圖。
如第11A圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為橢 圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋霍爾金屬層12的中央位置。
如第11B圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為橢圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋霍爾金屬層12的左上方位置。
如第11C圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為橢圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋 霍爾金屬層12的左下方位置。
如第11D圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為橢圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋霍爾金屬層12的右側位置。
請參閱第12A-12D圖，根據本發明之一實施例，揭示一種自旋軌道磁性記憶體(spin-orbit torque magnetoresistive random access memory，SOT MRAM)10。第12A-12D圖為自旋軌道磁性記憶體10的上視圖。
如第12A圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為圓 形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋霍爾金屬層12的中央位置。
如第12B圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋霍爾金屬層12的左上方位置。
如第12C圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋 霍爾金屬層12的左下方位置。
如第12D圖所示，在本實施例中，自旋軌道磁性記憶體(SOT MRAM)10包括自旋霍爾金屬層12以及磁性穿隧接面(magnetic tunnel junction，MTJ)元件30。
磁性穿隧接面元件30設置於自旋霍爾金屬層12上。
在本實施例中，磁性穿隧接面元件30由自由磁性層、阻障層、以及固定層(未圖示)所構成。
在本實施例中，磁性穿隧接面元件30的形狀為圓形，以上視圖觀之。
在本實施例中，磁性穿隧接面元件30設置於自旋霍爾金屬層12的右側位置。
實施例1
本發明自旋軌道磁性記憶體(SOT MRAM)的電性測試(1)
以第1圖所示的自旋軌道磁性記憶體(SOT MRAM)10進行電性測試。
利用施予磁場方式，進行讀寫操作此SOT結構的磁性穿隧接面(MTJ)元件30，此結構可得到完整的R-H loop，如第13圖所示，代表此優化製程元件可以正常進行讀寫運作。
實施例2
本發明自旋軌道磁性記憶體(SOT MRAM)的電性測試(2)
以第1圖所示的自旋軌道磁性記憶體(SOT MRAM) 10進行電性測試。
利用施予電流於自旋霍爾金屬層12，並經由其自旋霍爾效應(Spin hall effect)產生的自旋電流(Spin hall current)方式，進行磁性穿隧接面(MTJ)元件30的讀寫操作，此結構可得到完整的R-J loop，如第14圖所示，代表此優化製程元件可以運用SOT的操作機制，進行讀寫運作。
本發明提出一種使蝕刻製程停止於阻障層(barrier layer)任一厚度或底部自由磁性層(free layer)任一厚度的頂部固定層磁性穿隧接面元件(top-pinned layer MTJ)結構，作為開發最優化自旋軌道磁性記憶體(SOT MRAM)製程技術的元件。利用頂部固定層與阻障層氧化物之間或阻障層氧化物與自由磁性層之間的材料蝕刻選擇比來維持膜層均勻性，最後藉由阻障層或自由磁性層的殘留材料，達保護下層超薄重金屬層作用。此元件結構不僅可利用自旋霍爾效應(Spin-Hall effect)產生上、下自旋電流的分裂，並可藉由自旋軌道效應，完成自由磁性層的磁矩翻轉特性，同時，亦可克服過去SOT結構的頂部固定層磁性穿隧接面元件(top-pinned layer MTJ)因蝕刻製程導致底層超薄金屬層受損，並致操作特性不均甚至元件失效等問題，此優化製程元件結構可大幅提升自旋軌道磁性記憶體(SOT MRAM)的製作良率。
雖然本發明已以數個較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為 準。
10‧‧‧自旋軌道磁性記憶體
12‧‧‧自旋霍爾金屬層
14‧‧‧自由磁性層
16‧‧‧阻障層
18‧‧‧固定層
20‧‧‧自由磁性層的第一區域
22‧‧‧自由磁性層的第二區域
24‧‧‧阻障層的第一區域
26‧‧‧阻障層的第二區域
h1‧‧‧自由磁性層的第一區域的厚度
h2‧‧‧自由磁性層的第二區域的厚度
h3‧‧‧阻障層的第一區域的厚度
h4‧‧‧阻障層的第二區域的厚度

Claims (24)

  1. 一種自旋軌道磁性記憶體，包括：一自旋霍爾金屬層；一自由磁性層，設置於該自旋霍爾金屬層上；一阻障層，設置於該自由磁性層上，其中該阻障層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該第二區域之厚度等於或小於該第一區域之厚度；一固定層，設置於該阻障層之該第一區域上。
  2. 如申請專利範圍第1項所述之自旋軌道磁性記憶體，其中該自旋霍爾金屬層之厚度小於10奈米。
  3. 如申請專利範圍第1項所述之自旋軌道磁性記憶體，其中該自由磁性層之厚度介於1奈米至3奈米之間。
  4. 如申請專利範圍第1項所述之自旋軌道磁性記憶體，其中該阻障層之該第一區域之厚度介於0.5奈米至2奈米之間。
  5. 如申請專利範圍第1項所述之自旋軌道磁性記憶體，其中該阻障層之該第二區域之厚度實質上為0。
  6. 如申請專利範圍第1項所述之自旋軌道磁性記憶體，其中該自由磁性層、該阻障層與該固定層構成一磁性穿隧接面(magnetic tunnel junction，MTJ)元件。
  7. 如申請專利範圍第6項所述之自旋軌道磁性記憶體，其中該磁性穿隧接面元件之形狀包括圓形、橢圓形、正方形、或矩形，以上視圖觀之。
  8. 一種自旋軌道磁性記憶體之製造方法，包括：提供一自旋霍爾金屬層； 設置一自由磁性層於該自旋霍爾金屬層上，其中該自由磁性層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側；設置一阻障層於該自由磁性層上，其中該阻障層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該阻障層之該第一區域位於該自由磁性層之該第一區域上，該阻障層之該第二區域位於該自由磁性層之該第二區域上；設置一固定層於該阻障層上；設置一圖案化光阻層於該固定層上；以及以該圖案化光阻層為一罩幕，蝕刻該固定層，以露出該阻障層之該第二區域。
  9. 如申請專利範圍第8項所述之自旋軌道磁性記憶體之製造方法，其中藉由電漿蝕刻(plasma etching，PE)製程、反應離子蝕刻(reactive ion etching，RIE)製程、離子束蝕刻(ion beam etching，IBE)製程、或感應耦合電漿蝕刻(inductively coupled plasma etching，ICPE)製程，蝕刻該固定層。
  10. 如申請專利範圍第8項所述之自旋軌道磁性記憶體之製造方法，其中藉由反應離子蝕刻(RIE)製程，蝕刻該固定層。
  11. 如申請專利範圍第10項所述之自旋軌道磁性記憶體之製造方法，其中該反應離子蝕刻(RIE)製程之蝕刻氣體包括一氧化碳及氨氣、氧氣、氫氣、或氟氣及氬氣。
  12. 如申請專利範圍第8項所述之自旋軌道磁性記憶體之製造方法，以該圖案化光阻層為一罩幕，持續蝕刻該阻障層之該第二區域，以使該阻障層之該第二區域之厚度小於該第一區 域之厚度。
  13. 如申請專利範圍第12項所述之自旋軌道磁性記憶體之製造方法，以該圖案化光阻層為一罩幕，持續蝕刻該阻障層之該第二區域，直至露出該自由磁性層之該第二區域。
  14. 如申請專利範圍第13項所述之自旋軌道磁性記憶體之製造方法，其中該固定層與該阻障層之蝕刻選擇比為3：1或以上。
  15. 如申請專利範圍第13項所述之自旋軌道磁性記憶體之製造方法，以該圖案化光阻層為一罩幕，持續蝕刻該自由磁性層之該第二區域，以使該自由磁性層之該第二區域之厚度小於該第一區域之厚度。
  16. 如申請專利範圍第15項所述之自旋軌道磁性記憶體之製造方法，以該圖案化光阻層為一罩幕，持續蝕刻該自由磁性層之該第二區域，直至露出該自旋霍爾金屬層。
  17. 如申請專利範圍第16項所述之自旋軌道磁性記憶體之製造方法，其中該阻障層與該自由磁性層之蝕刻選擇比為1：3或以上。
  18. 一種自旋軌道磁性記憶體，包括：一自旋霍爾金屬層；一自由磁性層，設置於該自旋霍爾金屬層上，其中該自由磁性層包括一第一區域與一第二區域，該第二區域位於該第一區域之兩側，且該第二區域之厚度等於或小於該第一區域之厚度；一阻障層，設置於該自由磁性層之該第一區域上；以及 一固定層，設置於該阻障層上。
  19. 如申請專利範圍第18項所述之自旋軌道磁性記憶體，其中該自旋霍爾金屬層之厚度小於10奈米。
  20. 如申請專利範圍第18項所述之自旋軌道磁性記憶體，其中該自由磁性層之該第一區域之厚度介於1奈米至3奈米之間。
  21. 如申請專利範圍第18項所述之自旋軌道磁性記憶體，其中該阻障層之厚度介於0.5奈米至2奈米之間。
  22. 如申請專利範圍第18項所述之自旋軌道磁性記憶體，其中該自由磁性層之該第二區域之厚度實質上為0。
  23. 如申請專利範圍第18項所述之自旋軌道磁性記憶體，其中該自由磁性層、該阻障層與該固定層構成一磁性穿隧接面(magnetic tunnel junction，MTJ)元件。
  24. 如申請專利範圍第23項所述之自旋軌道磁性記憶體，其中該磁性穿隧接面元件之形狀包括圓形、橢圓形、正方形、或矩形，以上視圖觀之。
TW106141350A 2017-11-28 2017-11-28 自旋軌道磁性記憶體及其製造方法 TWI688130B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106141350A TWI688130B (zh) 2017-11-28 2017-11-28 自旋軌道磁性記憶體及其製造方法
CN201810344693.4A CN109841726A (zh) 2017-11-28 2018-04-17 自旋轨道磁性记忆体及其制造方法
US16/055,000 US10546622B2 (en) 2017-11-28 2018-08-03 Spin-orbit torque MRAMs and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141350A TWI688130B (zh) 2017-11-28 2017-11-28 自旋軌道磁性記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201926749A TW201926749A (zh) 2019-07-01
TWI688130B true TWI688130B (zh) 2020-03-11

Family

ID=66632456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141350A TWI688130B (zh) 2017-11-28 2017-11-28 自旋軌道磁性記憶體及其製造方法

Country Status (3)

Country Link
US (1) US10546622B2 (zh)
CN (1) CN109841726A (zh)
TW (1) TWI688130B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145808B2 (en) 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
US11289644B2 (en) 2019-12-19 2022-03-29 International Business Machines Corporation Magnetic tunnel junction having all-around structure
US11251362B2 (en) 2020-02-18 2022-02-15 International Business Machines Corporation Stacked spin-orbit-torque magnetoresistive random-access memory
US11723283B2 (en) 2020-05-11 2023-08-08 Applied Materials, Inc. Spin-orbit torque MRAM structure and manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393169A (zh) * 2014-10-10 2015-03-04 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133745B2 (en) 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
JP2013016587A (ja) 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
KR101457511B1 (ko) * 2011-08-18 2014-11-04 코넬 유니버시티 스핀 홀 효과 자기 장치, 방법, 및 적용
KR101566863B1 (ko) 2011-08-25 2015-11-06 캐논 아네르바 가부시키가이샤 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법
US9461243B2 (en) 2013-01-05 2016-10-04 Yimin Guo STT-MRAM and method of manufacturing the same
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
WO2014142922A1 (en) 2013-03-14 2014-09-18 Intel Corporation Cross point array mram having spin hall mtj devices
US8889433B2 (en) 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US9006849B2 (en) * 2013-04-07 2015-04-14 Yimin Guo Hybrid method of patterning MTJ stack
US8963222B2 (en) 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
WO2015068509A1 (ja) * 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
US9847473B2 (en) 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9490297B1 (en) 2015-09-30 2016-11-08 HGST Netherlands B.V. Half select method and structure for gating rashba or spin hall MRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393169A (zh) * 2014-10-10 2015-03-04 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器

Also Published As

Publication number Publication date
TW201926749A (zh) 2019-07-01
CN109841726A (zh) 2019-06-04
US10546622B2 (en) 2020-01-28
US20190164586A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
TWI688130B (zh) 自旋軌道磁性記憶體及其製造方法
US9231191B2 (en) Magnetic tunnel junction device and method of making same
US8372661B2 (en) High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US9136464B1 (en) Apparatus and process for manufacturing ST-MRAM having a metal oxide tunnel barrier
US7280389B2 (en) Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US7948044B2 (en) Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US10134808B2 (en) Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM)
US10096649B2 (en) Reducing or avoiding metal deposition from etching magnetic tunnel junction (MTJ) devices, including magnetic random access memory (MRAM) devices
US9466786B2 (en) Magnetic electronic device and manufacturing method thereof
US20120015099A1 (en) Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US7368301B2 (en) Magnetic random access memory with selective toggle memory cells
JP2009099994A (ja) Ｍｔｊ素子の製造方法
JP2013093558A (ja) 自己参照読み出し操作を使用してｍｒａｍセルに書き込み及びｍｒａｍセルを読み出すための磁気ランダムアクセスメモリ（ｍｒａｍ）セル及び方法
US20170077387A1 (en) Magnetic tunnel junction (mtj) devices particularly suited for efficient spin-torque-transfer (stt) magnetic random access memory (mram) (stt mram)
TW201533255A (zh) 穿隧磁阻效應元件之製造方法、及濺鍍裝置
KR20130069099A (ko) 반도체 장치의 제조방법
US20210295887A1 (en) Method for fabricating a magnetoresistive element comprising discontinuous interconnect segments
JP2007281019A (ja) エッチング装置およびエッチング方法