JPWO2014024321A1

JPWO2014024321A1 - ３レベル電力変換装置

Info

Publication number: JPWO2014024321A1
Application number: JP2014529237A
Authority: JP
Inventors: 幸夫中嶋; 隆義三木; 山崎　尚徳; 尚徳山崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-08-10
Filing date: 2012-08-10
Publication date: 2016-07-21
Anticipated expiration: 2032-08-10
Also published as: EP2884651A4; BR112015002245A2; EP2884651A1; US20150214856A1; WO2014024321A1; US9654026B2; CN105164908B; JP5784235B2; EP2884651B1; CN105164908A

Abstract

３レベル電力変換装置における１相分の電力変換回路を成す第１から第６のスイッチング素子（１〜６）は、トランジスタ素子（１ａ〜６ａ）およびトランジスタ素子（１ａ〜６ａ）に逆並列に接続されるダイオード素子（１ｂ〜６ｂ）を有して構成される。第２、第３、第５および第６のトランジスタ素子（２ａ，３ａ，５ａ，６ａ）を双方向に通流できるＭＯＳＦＥＴにて構成した。

Description

本発明は、３レベル電力変換装置に関する。

従来の３レベル電力変換装置は、上位側直流端子Ｐと交流端子ＡＣとの間に順次直列に接続された第１および第２のＩＧＢＴと、第１および第２のＩＧＢＴの接続点と中間電位端子Ｃとの間に接続された第１の結合（クランプ）ダイオードと、交流電位端子ＡＣと下位側直流端子Ｎとの間に順次直列に接続された第３および第４のＩＧＢＴと、第３および第４のＩＧＢＴの接続点と中間電位端子Ｃとの間に接続された第２の結合（クランプ）ダイオードとを備え、上記第１から第４までのＩＧＢＴを適宜オンオフ制御して交流端子ＡＣから３レベルの電圧を出力するように構成されている（例えば、下記特許文献１）。

また、従来の３レベル電力変換装置では、第１および第２の結合ダイオードのそれぞれに、電位安定用のバランス抵抗が並列に接続されている（例えば、下記特許文献２）。

特許第３２２９９３１号公報国際公開第２００８／０７５４１８号

しかしながら、上記従来の３レベル電力変換装置では、中間電位端子（「中性点」ともいう）と同じ電位を出力するときの電流経路が一つしかなく当該経路の電流密度が大きくなるため、導通損失が大きくなり、中間電位端子側に位置する素子が他の素子よりも高温になる場合があるという課題があった。

本発明は、上記に鑑みてなされたものであって、導通損失の低減を図ることができる３レベル電力変換装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、上位側直流端子、中間電位端子および下位側直流端子の何れかの電位を選択して交流端子に出力する１相分の電力変換回路であり、前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１、第２、第３、第４のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続部と前記中間電位端子との間に接続された第５のスイッチング素子と、前記第３のスイッチング素子と前記第４のスイッチング素子の接続部と前記中間電位端子との間に接続された第６のスイッチング素子とを有し、前記第２のスイッチング素子と前記第３のスイッチング素子の接続部に前記交流端子が接続される電力変換回路を有する３レベル電力変換装置であって、前記第１ないし第６のスイッチング素子は、それぞれがトランジスタ素子および前記トランジスタ素子に逆並列に接続されるダイオード素子を有して構成され、前記第２、第３、第５および第６のスイッチング素子の前記トランジスタ素子がＭＯＳＦＥＴにて構成されることを特徴とする。

本発明によれば、３レベル電力変換装置における導通損失の低減を図ることができる、という効果を奏する。

図１は、実施の形態１に係る３レベル電力変換装置の回路構成を説明する部分回路図である。図２−１は、実施の形態１に係る電力変換回路の動作状態および通流経路を示す図である（（１）素子電流＞０、Ｕ相電圧＝＋１、（２）素子電流＞０、Ｕ相電圧＝０）。図２−２は、実施の形態１に係る電力変換回路の動作状態および通流経路を示す図である（（３）素子電流＞０、Ｕ相電圧＝−１、（４）素子電流＜０、Ｕ相電圧＝＋１）。図２−３は、実施の形態１に係る電力変換回路の動作状態および通流経路を示す図である（（５）素子電流＜０、Ｕ相電圧＝０、（６）素子電流＜０、Ｕ相電圧＝−１）。図３−１は、ＩＧＢＴおよびクランプダイオードを使用する従来構成の電力変換回路の動作状態および通流経路を比較例として示す図である（（１）素子電流＞０、Ｕ相電圧＝＋１、（２）素子電流＞０、Ｕ相電圧＝０）。図３−２は、ＩＧＢＴおよびクランプダイオードを使用する従来構成の電力変換回路の動作状態および通流経路を比較例として示す図である（（３）素子電流＞０、Ｕ相電圧＝−１、（４）素子電流＜０、Ｕ相電圧＝＋１）。図３−３は、ＩＧＢＴおよびクランプダイオードを使用する従来構成の電力変換回路の動作状態および通流経路を比較例として示す図である（（５）素子電流＜０、Ｕ相電圧＝０、（６）素子電流＜０、Ｕ相電圧＝−１）。図４−１は、Ｕ相電圧＝０、かつ、素子電流が正（素子電流＞０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（１）第２：ＯＮ、第３：ＯＮ、第５：ＯＮ、第６：ＯＮ、（２）第２：ＯＦＦ、第３：ＯＮ、第５：ＯＮ、第６：ＯＮ）。図４−２は、Ｕ相電圧＝０、かつ、素子電流が正（素子電流＞０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（３）第２：ＯＮ、第３：ＯＮ、第５：ＯＦＦ、第６：ＯＮ、（４）第２：ＯＦＦ、第３：ＯＮ、第５：ＯＦＦ、第６：ＯＮ）。図４−３は、Ｕ相電圧＝０、かつ、素子電流が正（素子電流＞０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（５）第２：ＯＮ、第３：ＯＮ、第５：ＯＮ、第６：ＯＦＦ、（６）第２：ＯＮ、第３：ＯＦＦ、第５：ＯＮ、第６：ＯＮ）。図４−４は、Ｕ相電圧＝０、かつ、素子電流が正（素子電流＞０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（７）第２：ＯＮ、第３：ＯＦＦ、第５：ＯＮ、第６：ＯＦＦ）。図５−１は、Ｕ相電圧＝０、かつ、素子電流が負（素子電流＜０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（１）第２：ＯＮ、第３：ＯＮ、第５：ＯＮ、第６：ＯＮ、（２）第２：ＯＮ、第３：ＯＮ、第５：ＯＦＦ、第６：ＯＮ）。図５−２は、Ｕ相電圧＝０、かつ、素子電流が負（素子電流＜０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（３）第２：ＯＦＦ、第３：ＯＮ、第５：ＯＮ、第６：ＯＮ、（４）第２：ＯＦＦ、第３：ＯＮ、第５：ＯＦＦ、第６：ＯＮ）。図５−３は、Ｕ相電圧＝０、かつ、素子電流が負（素子電流＜０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（５）第２：ＯＮ、第３：ＯＦＦ、第５：ＯＮ、第６：ＯＮ、（６）第２：ＯＮ、第３：ＯＮ、第５：ＯＮ、第６：ＯＦＦ）。図５−４は、Ｕ相電圧＝０、かつ、素子電流が負（素子電流＜０）のときの一部のスイッチング素子の温度を抑える制御動作を説明する図である（（７）第２：ＯＮ、第３：ＯＦＦ、第５：ＯＮ、第６：ＯＦＦ）。図６は、電位安定用のバランス抵抗を有する従来技術に係る電力変換回路の構成を示す図である。図７は、実施の形態２に係る３レベル電力変換装置の回路構成を説明する部分回路図である。図８は、３レベル電力変換装置を２素子入りモジュールを用いて構成する場合の区分例を示す図である。図９は、３レベル電力変換装置を２素子入りモジュールを用いて構成する場合の他の区分例を示す図である。図１０は、図９の回路図にインダクタンスループを付加した図である。図１１は、実施の形態４に係る３レベル電力変換装置の回路構成を説明する部分回路図である。図１２は、実施の形態５に係る３レベル電力変換装置の回路構成を説明する部分回路図である。

以下に添付図面を参照し、本発明の実施の形態に係る３レベル電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１に係る３レベル電力変換装置の回路構成を説明する部分回路図であり、３レベル電力変換装置における１相分の電力変換回路の構成を図示している。この１相分の電力変換回路では、図１に示すように、上位側直流端子Ｐと下位側直流端子Ｎとの間には、第１から第４までのスイッチング素子（１〜４）がこの順で順次直列に接続される。第１のスイッチング素子１と第２のスイッチング素子２の接続部と中間電位端子Ｃとの間には、第５のスイッチング素子５が接続される。第３のスイッチング素子３と第４のスイッチング素子４の接続部と中間電位端子Ｃとの間には、第６のスイッチング素子６が接続される。第２のスイッチング素子２と第３のスイッチング素子３の接続部には、交流端子ＡＣが接続される。第５のスイッチング素子５と第６のスイッチング素子６の接続部に、中間電位端子Ｃが接続されると見ることもできる。また、上位側直流端子Ｐと下位側直流端子Ｎとの間には、直流電圧を保持するコンデンサ８ａ，８ｂが設けられ、コンデンサ８ａ，８ｂの接続点は中間電位端子Ｃに接続される。なお、第５のスイッチング素子５は、交流端子ＡＣへ電流が流れ出る場合に、交流端子ＡＣの電位を中間電位端子Ｃに保つために動作する上位電位側の中性点クランプ素子である。第６のスイッチング素子６は、交流端子ＡＣから電流が流れて来る場合に動作する下位電位側の中性点クランプ素子である。１相分の電力変換回路は、上位側直流端子Ｐ、中間電位端子Ｃおよび下位側直流端子Ｎの何れかの電位を選択して交流端子ＡＣに出力するものである。

すなわち、実施の形態１に係る１相分の電力変換回路は、上位電位側の外側に位置する第１のスイッチング素子１と、上位電位側の内側に位置する第２のスイッチング素子２と、下位電位側の内側に位置する第３のスイッチング素子３と、下位電位側の外側に位置する第４のスイッチング素子４と、上位電位側の中性点クランプ素子として動作する第５のスイッチング素子５と、下位電位側の中性点クランプ素子として動作する第６のスイッチング素子６と、を備えて構成される。

第１のスイッチング素子１は、トランジスタ素子であるＩＧＢＴ１ａと、ＩＧＢＴ１ａに逆並列に接続されいわゆるフライホイールダイオードとして動作するダイオード素子（以下「ＦＷＤ」と表記）１ｂとにより構成される。同様に、第４のスイッチング素子４も、ＩＧＢＴ４ａと、ＩＧＢＴ４ａに逆並列に接続されるＦＷＤ４ｂとにより構成される。

これに対し、第２のスイッチング素子２は、トランジスタ素子であるＭＯＳＦＥＴ２ａと、ＭＯＳＦＥＴ２ａに逆並列に接続されるＦＷＤ２ｂとにより構成される。第３のスイッチング素子３も同様であり、ＭＯＳＦＥＴ３ａと、ＭＯＳＦＥＴ３ａに逆並列に接続されるＦＷＤ３ｂとにより構成される。第５のスイッチング素子５および第６のスイッチング素子６も同様であり、第５のスイッチング素子５は、ＭＯＳＦＥＴ５ａと、ＭＯＳＦＥＴ５ａに逆並列に接続されるＦＷＤ５ｂとにより構成され、第６のスイッチング素子６は、ＭＯＳＦＥＴ６ａと、ＭＯＳＦＥＴ６ａに逆並列に接続されるＦＷＤ６ｂとにより構成される。ＩＧＢＴが１方向にしか電流が流せないのに対し、ＭＯＳＦＥＴはチャネルに双方向に電流を流すことができる。

これらの第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６と、上述した第１のスイッチング素子１および第４のスイッチング素子４との相違点は、用いられるトランジスタ素子の性質である。具体的に説明すると、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６で用いられるトランジスタ素子は、チャネルに双方向に通流できるＭＯＳＦＥＴであるのに対し、第１のスイッチング素子１および第４のスイッチング素子４で用いられるトランジスタ素子は、一方向にしか電流が流れないＩＧＢＴである。すなわち、実施の形態１に係る電力変換回路は、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６の各トランジスタ素子を双方向に電流を流すことができるトランジスタ素子で構成したことが要旨の１つとなる。なお、電流が流れることを通流と言い、電流が流れる経路を通流経路と呼ぶ。

なお、ＭＯＳＦＥＴには構造上の特徴であるボディダイオードが存在する。以上の構成において、ボディダイオードを用いることにより、上記各スイッチング素子およびクランプ素子のうち、双方向に通流できるＭＯＳＦＥＴを有する第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６については、逆並列に接続されるＦＷＤを有しないようにしてもよい。なお、第１のスイッチング素子および第４のスイッチング素子が双方向に通流でき、ボディダイオードが構造的に存在するＭＯＳＦＥＴを有する場合には、第１のスイッチング素子および第４のスイッチング素子についても、逆並列に接続されるＦＷＤを有しないようにしてもよい。

つぎに、実施の形態１に係る３レベル電力変換装置の動作について説明する。図２−１ないし図２−３は、実施の形態１に係る電力変換回路（例えばＵ相）の動作状態および通流経路を示す図である。図３−１ないし図３−３は、ＩＧＢＴおよびクランプダイオードを使用する従来構成の電力変換回路の動作状態および通流経路を比較例として示す図である。図２および図３において、矢印で示す経路は、何れかのスイッチング素子、クランプ素子またはクランプダイオードに流れる電流（以下「素子電流」という）の通流経路を示している。なお、素子電流は、交流端子ＡＣに流れ出る方向を正とする。また、上位側直流端子Ｐの電位（正極電位）が交流端子ＡＣに印加されるときを“Ｕ相電圧＝＋１”、下位側直流端子Ｎの電位（負極電位）が交流端子ＡＣに印加されるときを“Ｕ相電圧＝−１”、中間電位端子Ｃの電位（中性点電位）が交流端子ＡＣに印加されるときを“Ｕ相電圧＝０”として表記している。以後の表記も同様である。

図２−１ないし図２−３と図３−１ないし図３−３とを比較すると、“素子電流＞０、Ｕ相電圧＝＋１”、“素子電流＞０、Ｕ相電圧＝−１”、“素子電流＜０、Ｕ相電圧＝＋１”および“素子電流＜０、Ｕ相電圧＝−１”の動作状態のときには、同各図の（１）、（３）、（４）および（６）に示すように、導通制御される素子と通流経路とは同一である。一方、“素子電流＞０、Ｕ相電圧＝０”および“素子電流＜０、Ｕ相電圧＝０”の動作状態のときには、同各図の（２）および（５）に示すように、双方の通流経路は異なっている。具体的に説明すると、以下の通りである。なお、以下では導通をＯＮとも言い、非導通をＯＦＦとも言う。

実施の形態１に係る３レベル電力変換装置では、“Ｕ相電圧＝０”、すなわち中性点電位を交流端子ＡＣに出力する際には、図２−１（２）および図２−３（５）に示すように、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６の各ＭＯＳＦＥＴがＯＮとなるように制御している。なお、図３の構成では、第２のスイッチング素子２と第３のスイッチング素子３とがＯＮに制御されるが、中性点に接続されているのはクランプダイオード７ａ，７ｂのみであるため、“素子電流＞０、Ｕ相電圧＝０”のときには、クランプダイオード７ａと第２のスイッチング素子２による経路のみが通流経路となる。同様に、“素子電流＜０、Ｕ相電圧＝０”のときには、クランプダイオード７ｂと第３のスイッチング素子３による経路のみを通流経路とする。このように、従来の構成では、中性点電位を交流端子ＡＣに出力する経路は２つ存在するが、２つを同時には使用できない。

これに対し、実施の形態１では、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６の各ＭＯＳＦＥＴをＯＮ動作させることにより、中性点電位を交流端子ＡＣに出力する経路を従来よりも増やすことが可能となる。ＭＯＳＦＥＴはチャネルに双方向に通流することができるので、第５のスイッチング素子５と第２のスイッチング素子２を通る経路と、第６のスイッチング素子５と第３のスイッチング素子２を通る経路の両方に同時に電流を流すことができる。

また、ＭＯＳＦＥＴにはＦＷＤが逆並列に接続されており、かつ、ＭＯＳＦＥＴには構造上の特徴であるボディダイオードが存在する。このため、従来はＦＷＤだけに電流が流れていた箇所で、ＭＯＳＦＥＴのチャネル、ボディダイオードおよびＦＷＤという３つの経路に同時に電流を流すことができる。具体的には、素子電流＞０、Ｕ相電圧＝０のときは、第５のスイッチング素子５を通る経路として、ＭＯＳＦＥＴのチャネル、ボディダイオードおよびＦＷＤという３つの経路、および第３のスイッチング素子３を通る経路としてＭＯＳＦＥＴのチャネル、ボディダイオードおよびＦＷＤという３つの経路を利用することができる。同様に、素子電流＜０、Ｕ相電圧＝０のときは、第２のスイッチング素子２を通る経路として、ＭＯＳＦＥＴのチャネル、ボディダイオードおよびＦＷＤという３つの経路、および第６のスイッチング素子６を通る経路としてＭＯＳＦＥＴのチャネル、ボディダイオードおよびＦＷＤという３つの経路を利用することができる。

上記のように、中性点電位を交流端子ＡＣに出力する際に、従来では１つの経路であったものを２以上の経路に分流させて出力することができるので、スイッチング素子の導通損失を低減することができる。また、電流を分流させることができるので、スイッチング素子の発熱量を分散することができ、冷却器の簡素化を図ることができる。さらに、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６の何れか少なくとも１つの電流容量を、従来のものよりも小容量化することが可能になる。

なお、上記では、中性点電位を交流端子ＡＣに出力する際に、中間電位端子Ｃ→第５のスイッチング素子５→第２のスイッチング素子２→交流端子ＡＣという経路と、中間電位端子Ｃ→第６のスイッチング素子６→第３のスイッチング素子３→交流端子ＡＣという経路を利用する制御動作を説明したが、パワーモジュール（スイッチング素子）の温度を抑えるために上記の経路を使い分ける制御を行うことも効果的である。以下、この制御について説明する。

３レベル電力変換装置を動作させる際に、各パワーモジュール間で温度の高い低いが生じることは周知の事実である。パワーモジュールの保護のため、パワーモジュールや冷却器には温度センサーが設けられていることがあり、パワーモジュールの温度推定をすることが可能である。また、温度センサーが設けられていなくても、パワーモジュールへの制御信号の履歴から、パワーモジュール間の温度の高い低いを推定することも可能である。このため、例えば、一部のパワーモジュールが他と比較して高温であると推定した場合や一部のパワーモジュールが他と比較して現在は特に高温ではないものの、制御信号の変化により至近の決められた長さの時間での温度上昇が大きい、あるいはこれから温度上昇を起こすと推定される場合には、当該パワーモジュールを含む経路の電流を少なくする、または流さないようにして当該パワーモジュールの温度を抑える制御を行うことは効果的である。温度を抑えるとは、温度を低下させる、温度を上昇させない、温度が上昇するもののその上昇量を少なくする、の何れかを意味する。

ここで、最も温度が高いパワーモジュールは、最も温度が高いＭＯＳＦＥＴまたはダイオード素子を含むパワーモジュールである。温度上昇が最も大きいパワーモジュールは、温度上昇が最も大きいＭＯＳＦＥＴまたはダイオード素子を含むパワーモジュールである。なお、これから温度上昇が最も大きくなると予想される場合も、温度上昇が最も大きいに含むものとする。

図４−１ないし図４−４および図５−１ないし図５−４は、この制御を説明するための図である。素子電流が正（素子電流＞０）の場合を図４−１ないし図４−４に示し、素子電流が負（素子電流＜０）の場合を図５−１ないし図５−４に示す。

具体的に説明すると、通常時においてＵ相電圧＝０、かつ、素子電流が正（素子電流＞０）の場合は、図４−１（１）に示すように、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５、第６のスイッチング素子６にＯＮ指令を与え、中間電位端子Ｃ→第５のスイッチング素子５→第２のスイッチング素子２→交流端子ＡＣという経路（説明の便宜上「第１の経路」とする）と、中間電位端子Ｃ→第６のスイッチング素子６→第３のスイッチング素子３→交流端子ＡＣという経路（説明の便宜上「第２の経路」とする）の２つの経路を利用する。しかし、例えば、第１の経路にある１個、または複数個のスイッチング素子の温度が高い場合に、図４−１（２）に示すように、ＭＯＳＦＥＴのチャネルだけに電流が流れている第２のスイッチング素子２にＯＦＦ指令を与えて、第１の経路を一時的に遮断するようにして第２の経路のみ利用すればよい。電流を流さないようにすることにより第１の経路にあるスイッチング素子の温度を抑えることができる。なお、図４−１（１）に示す状態において、第１の経路を一時的に遮断するために、第２のスイッチング素子２と第５のスイッチング素子５にともにＯＦＦ指令を与えて、後述する図４−２（４）に示す状態としてもよい。１つの経路を一時的に遮断する他の場合に関しても、ＭＯＳＦＥＴのチャネルだけに電流が流れているスイッチング素子をＯＦＦするとともに、その経路上の他のスイッチング素子をＯＦＦにしても良い。

別の例として、図４−２（３）に示すように、ＭＯＳＦＥＴのチャネル、ボディダイオード、ＦＷＤに電流が流れている第５のスイッチング素子５にＯＦＦ指令を与えて、ＭＯＳＦＥＴのチャネルに電流を流さないようにすることで、第１の経路の電流を一時的に少なくするようにしてもよい。図において、ＭＯＳＦＥＴのチャネルに電流が流れていない場合は、電流の流れを表す矢印付きの線を、ダイオード素子付近に表示する。電流を少なくすることにより第１の経路にあるスイッチング素子の温度を抑えることができる。

図４−２（３）の状態では第１の経路にあるスイッチング素子の温度を抑えることが十分でない場合は、図４−２（４）に示すように、第２のスイッチング素子２にもＯＦＦ指令を与え、第１の経路を一時的に遮断するようにして第２の経路のみ利用すればよい。電流を流さないようにすることにより第１の経路にあるスイッチング素子の温度をさらに抑えることができる。

第２の経路にある１個、または複数個のスイッチング素子の温度が高い場合には、図４−３（５）に示すように、ＭＯＳＦＥＴのチャネルだけに電流が流れている第６のスイッチング素子６にＯＦＦ指令を与えて、第２の経路を一時的に遮断するようにして第１の経路のみ利用すればよい。電流を流さないようにすることにより第１の経路にあるスイッチング素子の温度を抑えることができる。

別の例として、図４−３（６）に示すように、ＭＯＳＦＥＴのチャネル、ボディダイオード、ＦＷＤに電流が流れている第３のスイッチング素子３にＯＦＦ指令を与えて、ＭＯＳＦＥＴのチャネルに電流を流さないようにすることで、第２の経路の電流を一時的に少なくするようにしてもよい。電流を少なくすることにより第２の経路にあるスイッチング素子の温度を抑えることができる。

図４−３（６）の状態では第２の経路にあるスイッチング素子の温度を抑えることが十分でない場合は、図４−４（７）に示すように、第６のスイッチング素子６にもＯＦＦ指令を与え、第２の経路を一時的に遮断するようにして第１の経路のみ利用すればよい。電流を流さないようにすることにより第２の経路にあるスイッチング素子の温度をさらに抑えることができる。

以上のような制御を行えば、他と比較して温度が高い素子の温度を低減する、あるいは温度上昇をゼロまたは小さくすることができ、各素子の温度のばらつきを抑制する効果がある。

図４−１ないし図４−４は、素子電流が正（素子電流＞０）のときの制御動作を説明する図であるが、素子電流が負（素子電流＜０）のときも同様である。すなわち、通常時においてＵ相電圧＝０、かつ、素子電流が負（素子電流＜０）の場合も、図５−１（１）に示すように、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５、第６のスイッチング素子６にＯＮ指令を与え、交流端子ＡＣ→第２のスイッチング素子２→第５のスイッチング素子５→中間電位端子Ｃという経路（説明の便宜上「第３の経路」とする）と、交流端子ＡＣ→第３のスイッチング素子３→第６のスイッチング素子６→中間電位端子Ｃという経路（説明の便宜上「第４の経路」とする）の２つの経路を利用する。しかし、例えば、第１の経路にある１個、または複数個のスイッチング素子の温度が高い場合に、図５−１（２）に示すように、ＭＯＳＦＥＴのチャネルだけに電流が流れている第５のスイッチング素子５にＯＦＦ指令を与えて、第３の経路を一時的に遮断するようにして第４の経路のみ利用すればよい。電流を流さないようにすることにより第３の経路にあるスイッチング素子の温度を抑えることができる。

別の例として、図５−２（３）に示すように、ＭＯＳＦＥＴのチャネル、ボディダイオード、ＦＷＤに電流が流れている第２のスイッチング素子２にＯＦＦ指令を与えて、ＭＯＳＦＥＴのチャネルに電流を流さないようにすることで、第３の経路の電流を一時的に少なくするようにしてもよい。電流を少なくすることにより第３の経路にあるスイッチング素子の温度を抑えることができる。

図５−２（３）の状態では第３の経路にあるスイッチング素子の温度を抑えることが十分でない場合は、図５−２（４）に示すように、第５のスイッチング素子５にもＯＦＦ指令を与え、第３の経路を一時的に遮断するようにして第４の経路のみ利用すればよい。電流を流さないようにすることにより第３の経路にあるスイッチング素子の温度をさらに抑えることができる。

第４の経路にある１個、または複数個のスイッチング素子の温度が高い場合には、図５−３（５）に示すように、ＭＯＳＦＥＴのチャネルだけに電流が流れている第３のスイッチング素子３にＯＦＦ指令を与えて、第４の経路を一時的に遮断するようにして第３の経路のみ利用すればよい。電流を流さないようにすることにより第４の経路にあるスイッチング素子の温度を抑えることができる。

別の例として、図５−３（６）に示すように、ＭＯＳＦＥＴのチャネル、ボディダイオード、ＦＷＤに電流が流れている第６のスイッチング素子６にＯＦＦ指令を与えて、ＭＯＳＦＥＴのチャネルに電流を流さないようにすることで、第４の経路の電流を一時的に少なくするようにしてもよい。電流を少なくすることにより第４の経路にあるスイッチング素子の温度を抑えることができる。

図５−３（６）の状態では第４の経路にあるスイッチング素子の温度を抑えることが十分でない場合は、図５−４（７）に示すように、第３のスイッチング素子３にもＯＦＦ指令を与え、第４の経路を一時的に遮断するようにして第３の経路のみ利用すればよい。電流を流さないようにすることにより第４の経路にあるスイッチング素子の温度をさらに抑えることができる。

以上のような制御を行えば、温度が高い素子の温度を低減する、あるいは温度上昇をゼロまたは小さくすることができ、各素子の温度のばらつきを抑制する効果がある。

つぎに、従来と同様にスイッチング素子の導通または非導通を制御する場合でも、ＩＧＢＴの替わりにチャネルに双方向に通流することができるＭＯＳＦＥＴを使用することで、電流経路が増え、損失を低減できる効果について説明する。

図３−２（４）に示すように、Ｕ相電圧＝１、素子電流が負（素子電流＜０）の場合には、第２のスイッチング素子２がＩＧＢＴの場合にはＦＷＤだけに電流が流れる。この実施の形態では、第２のスイッチング素子２をＭＯＳＦＥＴで構成しているので、図２−２（４）に示すように、Ｕ相電圧＝１を出力するためにＯＮにされている第２のスイッチング素子２は、ＭＯＳＦＥＴのチャネル、ボディダイオード、ＦＷＤの３つの経路に電流が流れる。ＩＧＢＴの場合と比較して、ＭＯＳＦＥＴのチャネル、ボディダイオードにも電流が流れるので、電流密度が低下し、損失が低減する。なお、第１のスイッチング素子１もＭＯＳＦＥＴにすれば、損失を低減する効果はさらに大きくなる。

Ｕ相電圧＝−１、素子電流が正（素子電流＞０）の場合も、同様である。図３−２（３）に示すように、第３のスイッチング素子３がＩＧＢＴの場合にはＦＷＤだけに電流が流れる。この実施の形態では、第３のスイッチング素子３をＭＯＳＦＥＴで構成しているので、図２−２（３）に示すように、Ｕ相電圧＝−１を出力するためにＯＮにされている第３のスイッチング素子３は、ＭＯＳＦＥＴのチャネル、ボディダイオード、ＦＷＤの３つの経路に電流が流れる。ＩＧＢＴの場合と比較して、ＭＯＳＦＥＴのチャネル、ボディダイオードにも電流が流れるので、電流密度が低下し、損失が低減する。なお、第４のスイッチング素子４もＭＯＳＦＥＴにすれば、損失を低減する効果はさらに大きくなる。

つぎに、電位安定用のバランス抵抗について説明する。図６は、電位安定用のバランス抵抗を有する従来技術に係る電力変換回路の構成を示す図である。コンデンサ８ａ，８ｂの電圧は同じになるように制御されており、変数Ｖで表現することにすると、図６において、上位側直流端子Ｐの電位が２Ｖ、中間電位端子Ｃの電位がＶ、下位側直流端子Ｎの電位が０になる。第１のスイッチング素子３１、第２のスイッチング素子３２、第３のスイッチング素子３３および第４のスイッチング素子３４の全てがＯＦＦの場合、これらの各素子に均等な電圧が印加されるという初期条件を仮定すれば、各素子の両端に印加される電圧は０．５Ｖである。この状態では、交流端子ＡＣの電位はＶである。この状態から、第１のスイッチング素子３１および第２のスイッチング素子３２をＯＮに、第３のスイッチング素子３３および第４のスイッチング素子３４をＯＦＦに制御すると、図６に示すような電流が流れる。ここで、第１のスイッチング素子３１および第２のスイッチング素子３２のＯＮ抵抗は小さいので０とすれば、交流端子ＡＣの電位は２Ｖになる。スイッチング素子がすべてＯＦＦの場合に交流端子ＡＣの電位がＶであったのがＶだけ上昇して２Ｖになる。電位安定用抵抗３７，３８が存在しない場合には、電圧上昇分Ｖを第３のスイッチング素子３３と第４のスイッチング素子３４のどちらが負担するかは、状況により変化する。ただし、第３のスイッチング素子３３と第４のスイッチング素子３４との接続部Ｂの電位がＶよりも高くなれば、クランプダイオード７ｂが導通して、Ｖまで電位を下げる。したがって、接続部Ｂの電位は、０．５ＶからＶまでの値をとり、不安定になる。

例えば、接続部Ｂの電位が０．５Ｖの場合、第３のスイッチング素子３３には１．５Ｖ（２Ｖ−０．５Ｖ）の電圧、つまり全素子が非導通のときの３倍の電圧が印加されることになる。図６における電位安定用抵抗３７，３８は、このような不安定電位を安定化させるためのものであり、接続部Ａ，Ｂの電位を、それぞれ電位安定用抵抗３７，３８を介して中間電位端子Ｃの電位に一致させることが目的である。

一方、実施の形態１に係る３レベル電力変換装置では、スイッチング制御の周期中で中間電位端子Ｃの電位を交流端子ＡＣ出力する期間に、第５のスイッチング素子５および第６のスイッチング素子６がＯＮに制御されて、接続部Ａ，Ｂの電位が中間電位端子Ｃの電位に略一致するので、電位安定用抵抗３７，３８を不要とすることができる。

以上説明したように、実施の形態１に係る３レベル電力変換装置によれば、トランジスタ素子およびトランジスタ素子に逆並列に接続されるダイオードを有して構成される第１ないし第６のスイッチング素子に対し、第１および第４のトランジスタ素子をＩＧＢＴにて構成し、第２、第３、第５および第６のトランジスタ素子を双方向に通流できるＭＯＳＦＥＴにて構成したので、中性点電位を出力する際の電流経路を増やすことができるので、導通損失の低減および素子の均熱化を図ることができるという効果が得られる。

また、実施の形態１に係る３レベル電力変換装置によれば、従来から設けられている電位安定用抵抗が不要となるので、部品点数の削減を通じてコスト低減が可能になる。電位安定用抵抗での電力損失が無くなるので、従来よりも高効率の３レベル電力変換装置を組むことができる。

実施の形態２．
図７は、本発明の実施の形態２に係る３レベル電力変換装置の回路構成を説明する部分回路図である。実施の形態１の３レベル電力変換装置では、中性点周りの４つのトランジスタ素子を双方向に通流できるＭＯＳＦＥＴで構成していたが、実施の形態２では、全てのトランジスタ素子をＭＯＳＦＥＴを用いて構成したものである。この構成により、全ての素子が同一の構成となるため、同一種の素子モジュールで組むことができ、複数種の素子モジュールを用意する必要がないという効果がある。

つぎに、実施の形態２に係る３レベル電力変換装置のモジュールの構成について説明する。最近では、２つの素子を１つのモジュール内に収めた２素子入りモジュールを用いることがある。この２素子入りモジュールを用いれば、３レベル電力変換装置の１相分を３つのモジュールで構成できる。ここで、１相分を３つのモジュールで構成する場合、例えば図８において、破線に示すような区分でモジュール化する場合であれば、第５のスイッチング素子５および第６のスイッチング素子６を１つにしたモジュール１０Ａの電流容量を他のモジュール１０Ｂ，１０Ｃに比べて小容量化することができる。また、例えば図９において破線に示すような区分でモジュール化する場合には、第２のスイッチング素子２および第３のスイッチング素子３を１つにしたモジュール１１Ａの電流容量を他のモジュール１１Ｂ，１１Ｃに比べて小容量化することができる。

なお、図９に示すモジュール構成の場合には、２素子入りモジュールとしての特徴を活かして低インダクタンス回路を構成できるという効果がある。この効果については、図１０を参照して説明する。

図１０は、図９の回路図にインダクタンスループ２０を付加した図である。図示のインダクタンスループ２０は、スイッチング時の急峻な電流変化率（ｄｉ／ｄｔ）の影響を受ける経路を示すループの１つとして周知のループである。インダクタンスループ２０による経路は、直流リンク部の部分のみを除きモジュール１１Ｂの内部に通ずる。モジュール間をまたぐ経路が無く、インダクタンスループは短く、小さいため、本構成によれば、インダクタンスループ２０を低インダクタンス回路とすることが可能となる。このため、図５に示すモジュール構成は、低インダクタンス回路が要求される用途として、例えば大電流を扱う鉄道車両用の３レベル電力変換装置として用いる場合には、非常に有用である。

上記のように、実施の形態２に係る３レベル電力変換装置を２素子入りモジュールを用いて構成する場合、例えば図８に示すモジュール構成の場合や図９に示すモジュール構成の場合の何れにも対応可能であるため、２素子入りモジュールを構成する際の柔軟性を有するという効果がある。

実施の形態３．
実施の形態３では、トランジスタ素子、ダイオード素子を形成する素材について説明する。電力変換回路に用いられるトランジスタ素子、ダイオード素子としては、珪素（Ｓｉ）が一般的である。上記実施の形態１，２で説明した技術は、この一般的なＳｉ素子を用いて構成することができる。

一方、上記実施の形態１，２の技術は、Ｓｉ素子に限定されるものではない。この珪素（Ｓｉ）に代え、近年注目されている炭化珪素（ＳｉＣ）を素材とするトランジスタ素子（ＳｉＣ素子）とダイオード素子（ＳｉＣ素子）を用いて構成することもできる。

ＳｉＣ素子は、Ｓｉ素子と比較して、熱伝達率が大きい、高温での動作が可能、スイッチング損失が小さいといった優れた特性を持っている。電力変換回路のトランジスタ素子とダイオード素子の一方、または双方にＳｉＣ素子を用いることでＳｉＣ素子の恩恵を受けることができる。すなわち、熱伝達率が大きく、高温での動作が可能であることから、冷却機構の小型化が可能となり、モジュールの更なる小型化が可能になる。また、スイッチング損失が小さいことから、発熱が抑えられ、冷却機構の小型化が可能となり、モジュールの更なる小型化が可能になる。

なお、ＳｉＣは、Ｓｉよりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である（これに対し、Ｓｉは、ナローバンドギャップ半導体と称される）。このＳｉＣ以外にも、例えば窒化ガリウム系材料または、ダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性も炭化珪素に類似した点が多い。したがって、ＳｉＣ以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。

このようにＳｉＣ素子は非常に有望な素子であるが、ＳｉＣ素子の製造技術はＳｉ素子に比べ未発達である。例えば素子材料であるＳｉＣウエハの口径はＳｉウエハよりも小さく、ウエハに含まれる欠陥の数が多い。チップサイズが大きくなった場合やチップ並列数が増加した場合には、ＳｉＣ素子の歩留まりはＳｉ素子よりも大きく悪化する。歩留まりの悪化は、素子の信頼性の低化や、製造コストの増加をもたらす。つまり、現状のＳｉＣ素子の製造技術を使用して、電力変換回路のトランジスタ素子とダイオード素子の一方、または双方にＳｉＣ素子を用いるためには、ＳｉＣ素子のチップサイズを小さくし、チップ並列数を減らすことが求められている。本発明では、中性点電位を交流端子に出力する通流経路が複数となるように制御するので、各経路に流れる電流を小さくすることができる。本発明によれば、ＳｉＣ素子のチップサイズを小さくし、チップ並列数を減らして、ＳｉＣ素子も用いた電力変換回路を実現することができる。このように、本発明はＳｉＣ素子を用いた電力変換回路において、特に有用である。

実施の形態４．
図１１は、本発明の実施の形態４に係る３レベル電力変換装置の回路構成を説明する部分回路図である。実施の形態１の３レベル電力変換装置では、中性点周りの４つのトランジスタ素子を双方向に通流できるＭＯＳＦＥＴにし、ＭＯＳＦＥＴに逆並列なダイオード素子とで構成していたが、実施の形態４では、中性点周りの４つのトランジスタ素子を双方向に通流できるＭＯＳＦＥＴだけで構成するようにしている。

ＭＯＳＦＥＴはボディダイオードを有するので、ダイオード素子を設けなくても電力変換装置として動作できる。動作は、実施の形態１の場合と同様である。ダイオード素子を設けなくてもよいので、モジュールを小型化できる。

実施の形態５．
図１２は、本発明の実施の形態５に係る３レベル電力変換装置の回路構成を説明する部分回路図である。実施の形態２の３レベル電力変換装置では、すべてのトランジスタ素子を双方向に通流できるＭＯＳＦＥＴにし、ＭＯＳＦＥＴに逆並列なダイオード素子とで構成していたが、実施の形態５では、すべてのトランジスタ素子を双方向に通流できるＭＯＳＦＥＴだけで構成するようにしている。

全ての素子が同一の構成となるため、同一種の素子モジュールで組むことができ、複数種の素子モジュールを用意する必要がないという効果があることは、実施の形態２の場合と同様である。モジュールの構成方法、動作および効果は、実施の形態２と同様である。ダイオード素子を設けなくてもよいので、モジュールを小型化できる。

なお、以上の実施の形態１ないし５に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

以上のように、本発明に係る３レベル電力変換装置は、導通損失の低減を可能とする発明として有用である。

１，３１第１のスイッチング素子、２，３２第２のスイッチング素子、３，３３第３のスイッチング素子、４，３４第４のスイッチング素子、５第５のスイッチング素子、６第６のスイッチング素子、１０Ａ，１０Ｂ，１０Ｃ，１１Ａ，１１Ｂ，１１Ｃモジュール、２０インダクタンスループ、３７，３８電位安定用抵抗、Ａ，Ｂ接続端、ＡＣ交流端子、Ｐ上位側直流端子、Ｃ中間電位端子、Ｎ下位側直流端子。

従来の３レベル電力変換装置は、上位側直流端子Ｐと交流端子ＡＣとの間に順次直列に接続された第１および第２のＩＧＢＴと、第１および第２のＩＧＢＴの接続点と中間電位端子Ｃとの間に接続された第１の結合（クランプ）ダイオードと、交流端子ＡＣと下位側直流端子Ｎとの間に順次直列に接続された第３および第４のＩＧＢＴと、第３および第４のＩＧＢＴの接続点と中間電位端子Ｃとの間に接続された第２の結合（クランプ）ダイオードとを備え、上記第１から第４までのＩＧＢＴを適宜オンオフ制御して交流端子ＡＣから３レベルの電圧を出力するように構成されている（例えば、下記特許文献１）。

これに対し、実施の形態１では、第２のスイッチング素子２、第３のスイッチング素子３、第５のスイッチング素子５および第６のスイッチング素子６の各ＭＯＳＦＥＴをＯＮ動作させることにより、中性点電位を交流端子ＡＣに出力する経路を従来よりも増やすことが可能となる。ＭＯＳＦＥＴはチャネルに双方向に通流することができるので、第５のスイッチング素子５と第２のスイッチング素子２を通る経路と、第６のスイッチング素子６と第３のスイッチング素子３を通る経路の両方に同時に電流を流すことができる。

Claims

上位側直流端子、中間電位端子および下位側直流端子の何れかの電位を選択して交流端子に出力する１相分の電力変換回路であり、前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１、第２、第３、第４のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続部と前記中間電位端子との間に接続された第５のスイッチング素子と、前記第３のスイッチング素子と前記第４のスイッチング素子の接続部と前記中間電位端子との間に接続された第６のスイッチング素子とを有し、前記第２のスイッチング素子と前記第３のスイッチング素子の接続部に前記交流端子が接続される電力変換回路を有する３レベル電力変換装置であって、
前記第１ないし第６のスイッチング素子は、それぞれがトランジスタ素子および前記トランジスタ素子に逆並列に接続されるダイオード素子を有して構成され、
前記第２、第３、第５および第６のスイッチング素子の前記トランジスタ素子がＭＯＳＦＥＴにて構成される
ことを特徴とする３レベル電力変換装置。
上位側直流端子、中間電位端子および下位側直流端子の何れかの電位を選択して交流端子に出力する１相分の電力変換回路であり、前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１、第２、第３、第４のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続部と前記中間電位端子との間に接続された第５のスイッチング素子と、前記第３のスイッチング素子と前記第４のスイッチング素子の接続部と前記中間電位端子との間に接続された第６のスイッチング素子とを有し、前記第２のスイッチング素子と前記第３のスイッチング素子の接続部に前記交流端子が接続される電力変換回路を有する３レベル電力変換装置であって、
前記第１および第４のスイッチング素子は、それぞれがトランジスタ素子および前記トランジスタ素子に逆並列に接続されるダイオード素子を有して構成され、
前記第２、第３、第５および第６のスイッチング素子は、それぞれがＭＯＳＦＥＴを有して構成される
ことを特徴とする３レベル電力変換装置。
上位側直流端子、中間電位端子および下位側直流端子の何れかの電位を選択して交流端子に出力する１相分の電力変換回路であり、前記上位側直流端子と前記下位側直流端子の間に順次直列に接続された第１、第２、第３、第４のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続部と前記中間電位端子との間に接続された第５のスイッチング素子と、前記第３のスイッチング素子と前記第４のスイッチング素子の接続部と前記中間電位端子との間に接続された第６のスイッチング素子とを有し、前記第２のスイッチング素子と前記第３のスイッチング素子の接続部に前記交流端子が接続される電力変換回路を有する３レベル電力変換装置であって、
前記第１ないし第６のスイッチング素子は、それぞれがＭＯＳＦＥＴを有して構成される
ことを特徴とする３レベル電力変換装置。
前記中間電位端子の電位を前記交流端子に出力する際に、前記第２、第３、第５および第６のスイッチング素子の前記ＭＯＳＦＥＴをＯＮに制御することを特徴とする請求項１ないし請求項３の何れか１項に記載の３レベル電力変換装置。
前記中間電位端子の電位を前記交流端子に出力する際に、前記第２、第３、第５および第６のスイッチング素子の前記ＭＯＳＦＥＴおよび前記ダイオード素子のうちで温度が最も高い素子、または温度上昇が最も大きい素子を含む経路上にある少なくとも１個の前記ＭＯＳＦＥＴをＯＦＦに制御することを特徴とする請求項４に記載の３レベル電力変換装置。
前記第２、第３、第５および第６のスイッチング素子の何れか少なくとも一つの電流容量を前記第１および前記第４のスイッチング素子よりも小さくすることを特徴とする請求項１ないし請求項３の何れか１項に記載の３レベル電力変換装置。
前記第１および第４のスイッチング素子の前記トランジスタ素子がＭＯＳＦＥＴにて構成される
ことを特徴とする請求項１に記載の３レベル電力変換装置。
前記第１および第２のスイッチング素子を有する第１の２素子入りパワーモジュールと、前記第３および第４のスイッチング素子を有する第２の２素子入りパワーモジュールと、前記第５および第６のスイッチング素子を有し前記前記第１および第２の２素子入りパワーモジュールよりも電流容量が小容量である第３の２素子入りパワーモジュールを備えることを特徴とする請求項７に記載の３レベル電力変換装置。
前記第１および第５のスイッチング素子を有する第１の２素子入りパワーモジュールと、前記第４および第６のスイッチング素子を有する第２の２素子入りパワーモジュールと、前記第２および第３のスイッチング素子を有し前記前記第１および第２の２素子入りパワーモジュールよりも電流容量が小容量である第３の２素子入りパワーモジュールを備えることを特徴とする請求項７に記載の３レベル電力変換装置。
前記トランジスタ素子および前記ダイオード素子の一方、または双方がワイドバンドギャップ半導体にて形成されていることを特徴とする請求項１ないし請求項９の何れか１項に記載の３レベル電力変換装置。
前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項１０に記載の３レベル電力変換装置。