WO2023195041A1 - 電力変換装置、および飛行物体 - Google Patents

電力変換装置、および飛行物体 Download PDF

Info

Publication number
WO2023195041A1
WO2023195041A1 PCT/JP2022/017028 JP2022017028W WO2023195041A1 WO 2023195041 A1 WO2023195041 A1 WO 2023195041A1 JP 2022017028 W JP2022017028 W JP 2022017028W WO 2023195041 A1 WO2023195041 A1 WO 2023195041A1
Authority
WO
WIPO (PCT)
Prior art keywords
inverter
switch
voltage
switching
conversion device
Prior art date
Application number
PCT/JP2022/017028
Other languages
English (en)
French (fr)
Inventor
良太 朝倉
悠輔 城内
賢司 藤原
徹規 木下
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023513125A priority Critical patent/JP7271808B1/ja
Priority to PCT/JP2022/017028 priority patent/WO2023195041A1/ja
Publication of WO2023195041A1 publication Critical patent/WO2023195041A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels

Definitions

  • the present application relates to a power conversion device and a flying object equipped with the same.
  • An inverter which is one type of power conversion device, is required to be small and lightweight for various purposes, but there is a risk that the inverter will become large in size with a noise filter to prevent noise generated during switching operations.
  • a multilevel inverter is known in which a sub-inverter is connected in series to a main inverter to output a multilevel voltage.
  • This multilevel inverter performs a gradation operation that can output a multilevel voltage by adding or subtracting the voltage of the sub-inverter to the output voltage of the main inverter (for example, Patent Document 2).
  • this multilevel inverter is sometimes called a gradation control type inverter.
  • the gradation control type inverter can output a large number of multi-level voltages and obtain a voltage waveform closer to a sine wave, so noise can be reduced and the noise filter can be made smaller and lighter.
  • a multilevel inverter described in Patent Document 1 which is composed of a 3-level converter (main inverter) and a voltage regulator (sub-inverter) connected in series to the 3-level converter.
  • a control unit controls the main inverter and the sub-inverter using PWM (Pulse Width Modulation), thereby making the capacitor of the sub-inverter smaller and the power converter device smaller. and can be constructed lightweight.
  • the multilevel inverter described in Patent Document 1 performs PWM control on the main inverter, the switching frequency is high and the switching loss is large.
  • Patent Document 1 does not describe any specific means for improving the loss of the power conversion device.
  • Multilevel inverters can output multilevel voltages by adding or subtracting sub-inverter voltages to the main inverter's output voltage, and can be configured to be smaller and lighter. equipment is required.
  • the present application was made to solve the above-mentioned problems, and further reduces the switching loss and conduction loss of a multilevel inverter that adjusts the voltage of the sub-inverter to the output voltage of the main inverter, thereby achieving high efficiency.
  • the aim is to provide a compact and lightweight power conversion device.
  • the power conversion device disclosed in the present application includes a capacitor having a neutral point between a positive terminal to which a direct current positive potential is applied and a negative terminal to which a direct current negative potential is applied, and at least the positive terminal a main inverter comprising a plurality of switches including a switching element and a diode connected in parallel to the switching element, each of which is capable of outputting the potential of the negative terminal, the potential of the negative terminal, and the potential of the neutral point; a sub-inverter connected to the output of the main inverter; and a control unit that controls the main inverter and the sub-inverter, the main inverter and the sub-inverter having the output voltage of the main inverter equal to the output voltage of the sub-inverter.
  • the main inverter includes at least a first switch and a second switch between the neutral point and the sub-inverter.
  • the controller includes a configuration in which a first switch group connected in series and a second switch group including at least a third switch and a fourth switch connected in series are connected in parallel, and the control unit controls the operation of the main inverter.
  • a PWM operation that outputs a plurality of pulses and controls the pulse width in each of the output of the potential of the positive terminal and the output of the potential of the negative terminal during one cycle, and the output of the potential of the positive terminal during one cycle.
  • the main inverter outputs zero voltage, which is the potential of the neutral point.
  • the plurality of switching elements provided in the main inverter are arranged so that the current flowing between the neutral point and the sub-inverter flows simultaneously through the first switch group and the second switch group. It has a shunt switching mode to control.
  • a multilevel inverter that adjusts the voltage of a sub-inverter to the output voltage of a main inverter, switching loss and conduction loss are further reduced, and a compact and lightweight power conversion device can be provided.
  • FIG. 1 is a circuit diagram showing the configuration of a power conversion device according to Embodiment 1.
  • FIG. 3 is a diagram showing voltage waveforms of various parts when the main inverter of the power conversion device according to the first embodiment performs PWM operation.
  • FIG. 3 is a diagram showing voltage waveforms of various parts when the main inverter of the power conversion device according to the first embodiment operates in one pulse.
  • FIG. 2 is a circuit diagram showing a detailed configuration of a main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram for explaining the operation of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram for explaining switching loss of each switch of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a first diagram showing the operation of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 2 is a second diagram showing the operation of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram for explaining the operation of switching pattern A of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram for explaining the operation of switching pattern B of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram for explaining the loss of each switch in switching pattern A of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram for explaining the loss of each switch in switching pattern B of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 2 is a first diagram showing the operation of the main inverter of the power converter according to the first embodiment in switching pattern A;
  • FIG. 2 is a first diagram showing the operation of the main inverter of the power converter according to the first embodiment in switching pattern B;
  • FIG. 2 is a second diagram showing the operation of the main inverter of the power conversion device according to the first embodiment in switching pattern A;
  • FIG. 3 is a second diagram showing the operation of the main inverter of the power conversion device according to the first embodiment in switching pattern B;
  • FIG. 3 is a third diagram showing the operation of the main inverter of the power conversion device according to the first embodiment in switching pattern A;
  • FIG. 3 is a third diagram showing the operation of the main inverter of the power conversion device according to the first embodiment in switching pattern B;
  • FIG. 4 is a fourth diagram showing the operation of the main inverter of the power converter according to the first embodiment in switching pattern A;
  • FIG. 4 is a fourth diagram showing the operation of the main inverter of the power conversion device according to the first embodiment in switching pattern B;
  • 2 is a diagram showing the operation of each switch in switching pattern A of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram showing the operation of each switch in switching pattern B of the main inverter of the power conversion device according to the first embodiment.
  • FIG. FIG. 3 is a diagram for explaining switching of the operation of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram showing an example of the arrangement of each switch of the main inverter of the power conversion device according to the first embodiment.
  • FIG. 3 is a diagram showing another example of the arrangement of each switch of the main inverter of the power conversion device according to the first embodiment.
  • FIG. FIG. 7 is a diagram for explaining the operation of the main inverter of the power conversion device according to the second embodiment. 7 is a diagram for explaining another operation of the main inverter of the power conversion device according to the second embodiment.
  • FIG. FIG. 3 is a block diagram showing the configuration of a flying object according to Embodiment 3.
  • FIG. FIG. 7 is a block diagram showing the configuration of a flying object according to a fourth embodiment.
  • FIG. 2 is a block diagram showing an example of the configuration of a control unit of the power conversion device of the present application.
  • FIG. 1 is a circuit diagram showing the configuration of a power conversion device 1 according to the first embodiment.
  • the power converter 1 according to the first embodiment includes a multilevel inverter 2 that is a DC/AC converter that converts DC power from a DC source 3 into AC necessary for driving a load 4 .
  • a multilevel inverter 2 is connected between a DC source 3 and a load 4.
  • the DC source 3 will be explained using DC wiring as an example, it may be an individual DC power supply system, a solar cell, or the like.
  • the DC wiring side is supplied with a DC/DC power converter capable of step-up, step-down or step-up/down, or an AC/DC power converter to supply the DC voltage. It may be a direct current source. Further, a DC/DC power converter may be provided between the DC source 3 and the power converter 1.
  • the load 4 is a load composed of, for example, at least one passive component of a resistor, an inductor, and a capacitor. Further, the load 4 may be an electric motor or the like. Further, the power grid may be the load 4, in which case the output of the power conversion device 1 will be connected to the power grid.
  • the multilevel inverter 2 includes an input noise filter 10, two series capacitors 11 and 12, a main inverter 20, a sub-inverter 30, and an output noise filter 13, and is controlled by a control unit 14. Each of these configurations will be explained below.
  • the main inverter 20 is connected closer to the DC source 3 than the sub-inverter 30.
  • the main inverter 20 is a three-phase three-level inverter.
  • the main inverter 20 is not limited to a three-phase inverter, and may be, for example, a single-phase inverter or one having a plurality of output phases other than three phases.
  • the main inverter 20 shown in FIG. 1 is a three-phase inverter, and is composed of three output phases: a U-phase main inverter arm 21, a V-phase main inverter arm 22, and a W-phase main inverter arm 23.
  • the main inverter 20 includes six semiconductor switches such as IGBTs or MOSFETs having switching ability in main inverter arms 21, 22, and 23 of each output phase, and a freewheel diode (FWD) connected in antiparallel to the semiconductor switches.
  • a gate drive circuit (not shown) is provided.
  • MOSFET it is preferable to use a MOSFET because it has better high-speed switching characteristics and has a lower on-resistance in a low current region, thereby suppressing semiconductor loss.
  • the inverter may be a mixture of MOSFETs and IGBTs.
  • the main inverter 20 shown in FIG. 1 is also called an active-neutral-point-clamped (ANPC) inverter.
  • the main inverter 20 is not limited to a three-level inverter, and may have any other number of output levels as long as it is a multi-level inverter.
  • the main inverter 20 may be a circuit that can be configured using a plurality of semiconductor switches or the like to shunt a circuit current, which will be described later, between the neutral point and the output end of the two series capacitors 11 and 12. It is also possible to have a circuit configuration of The gate drive circuit may be capable of changing the gate impedance of a circuit element of the gate drive circuit to change the switching speed of the semiconductor switch.
  • the main inverter 20 is a three-level inverter, and is connected to the neutral point of two series capacitors 11 and 12 that divide the voltage of the DC source 3.
  • the DC bus voltage value of the main inverter 20, which is the voltage of the DC source 3, is referred to as V DC .
  • the capacitor on the high potential side is called the P bus capacitor 11, and its voltage value is called V DCP
  • the capacitor on the low potential side is called the N bus capacitor 12, and its voltage value is called V DCN . .
  • each semiconductor switch is driven and controlled by a drive signal 202 from the control unit 14, and assuming that the neutral point potential is a reference voltage, the voltage of the P bus capacitor 11 +V DCP and the voltage of the N bus capacitor 12 -V DCN , the neutral point voltage at the connection point between the P bus capacitor 11 and the N bus capacitor 12.
  • the main inverter 20 also includes voltage detection means for detecting the voltage V DCP of the P bus capacitor 11 and the voltage V DCN of the N bus capacitor 12 of the main inverter 20 .
  • the voltage detection means a known means may be used, such as measuring the voltage across the P bus capacitor 11 and the N bus capacitor 12 to detect the voltage V DCP and the voltage V DCN .
  • Detection signals 201 from a voltage detection means and a current detector, which will be described later, are sent to the control unit 14, and the control unit 14 uses the information of these detection signals 201 to drive each semiconductor switch of the main inverter 20. It generates and outputs a signal 202 to control the operation of the main inverter 20.
  • the sub-inverter 30 is a single-phase inverter having a capacitor 35 connected in series to the main inverter 20 and connected to the load 4 side from the main inverter 20. Specifically, the sub-inverters 30 are connected in series to each terminal of the U-phase main inverter arm 21, the V-phase main inverter arm 22, and the W-phase main inverter arm 23 of the main inverter 20, respectively.
  • the sub-inverters 30 connected in series to the main inverter arms 21, 22, and 23 of each phase of the main inverter 20 are respectively referred to as a U-phase sub-inverter 31, a V-phase sub-inverter 32, and a W-phase sub-inverter 33.
  • the sub-inverter 30 is a full-bridge inverter, and each bridge includes two semiconductor switches such as IGBTs or MOSFETs having switching capability, an FWD connected in antiparallel to the semiconductor switches, and a gate drive circuit.
  • the gate drive circuit of sub-inverter 30 may be able to change gate impedance.
  • the voltage values of the capacitors 35 of the U-phase sub-inverter 31, the V-phase sub-inverter 32, and the W-phase sub-inverter 33 are respectively referred to as V DCSU , V DCSV , and V DCSW . Further, the capacitor voltages V DCSU , V DCSV , and V DCSW of each phase sub-inverters 31 , 32 , and 33 may be collectively referred to as the capacitor voltage V DCS of the sub-inverter 30 .
  • the sub-inverter 30 includes voltage detection means for detecting the capacitor voltage V DCS of the sub-inverter 30. As the voltage detection means, known means can be used, such as detecting the capacitor voltage VDCS by measuring the voltage across the capacitor 35.
  • a detection signal 301 is sent from the voltage detection means to the control unit 14, and each semiconductor switch of the sub-inverter 30 is controlled by a drive signal 302, and the capacitor voltage V DCS of the sub-inverter 30 is controlled to a predetermined voltage.
  • the predetermined voltage is set lower than the voltage of the DC source 3, which is the DC bus voltage VDC of the main inverter 20.
  • the capacitor voltage V DCS of the sub-inverter 30 is 1/4 times the DC bus voltage V DC of the main inverter 20.
  • the predetermined voltage only needs to be a value smaller than the voltage of the DC source 3, and is not limited to a voltage that is 1/4 times the DC bus voltage VDC of the main inverter 20.
  • the sub-inverter 30 is one full-bridge inverter, but the sub-inverter 30 may have a configuration in which a plurality of full-bridge inverters are connected in series.
  • the semiconductor switch and diode described above may be made of a Si semiconductor, or any of the semiconductor switches and diodes may be made of a wide bandgap semiconductor such as SiC or GaN. Wide bandgap semiconductors can have lower loss than Si semiconductors.
  • the input noise filter 10 is connected between the DC source 3 and two series P bus capacitors 11 and N bus capacitors 12. Further, the output noise filter 13 is connected between the sub-inverter 30 and the load 4.
  • the input noise filter 10 and the output noise filter 13 are configured of at least one of a common mode filter and a normal mode filter in order to suppress noise, surge voltage, and the like.
  • the multilevel inverter 2 may include only one of the input noise filter 10 and the output noise filter 13 depending on the effects of parts reduction measures and noise measures.
  • the control unit 14 includes an arithmetic processing unit 141 such as a CPU (Central Processing Unit), a storage device 142 that exchanges data with the arithmetic processing unit 141, and an arithmetic processing unit 141. It includes an input/output interface 143 for inputting/outputting signals to/from the outside.
  • the arithmetic processing unit 141 may include an ASIC (Application Specific Integrated Circuit), an IC (Integrated Circuit), a DSP (Digital Signal Processor), an FPGA (Field Programmable Gate Array), various signal processing circuits, and the like. Furthermore, a plurality of arithmetic processing units 141 of the same type or different types may be provided, and each process may be shared and executed.
  • the storage device 142 includes a RAM (Random Access Memory) configured to be able to read and write data from the arithmetic processing unit 141, a ROM (Read Only Memory) configured to be able to read data from the arithmetic processing unit 141, etc. It is being
  • the input/output interface 143 is, for example, an A that inputs detection signals 201 and 301 outputted from each voltage detection means provided in the main inverter 20 and the sub-inverter 30, a current detector 15, etc., which will be described later, to the arithmetic processing unit 141. It consists of a /D converter, a drive circuit for outputting a drive signal to each switching element, and the like.
  • the control unit 14 detects the voltage V DCP of the P bus capacitor 11 of the main inverter 20, the voltage V DCN of the N bus capacitor 12 of the main inverter 20, and the capacitor voltage V DCS of each phase of the sub-inverter 30 detected by the voltage detection means.
  • the main inverter 20 and the sub-inverter 30 are controlled based on the information.
  • the control unit 14 controls the output voltages output by the main inverter 20 and the sub-inverter 30, so that the difference voltage between the voltage V DCP of the P bus capacitor 11 of the main inverter 20 and the voltage V DCN of the N bus capacitor 12 is 0.
  • the capacitor voltage V DCS of the sub-inverter 30 is controlled to a predetermined voltage.
  • Each voltage control by the control unit 14 is a PI control or the like that brings a predetermined target voltage to be output closer to the voltage detected by the voltage detection means. Further, in order to control the load current, the control unit 14 may detect the phase current of the multilevel inverter 2 and control the load current based on the phase current. For example, the current may be controlled by detecting the phase current of the multilevel inverter 2, performing dq conversion, and subjecting the dq converted current to PI control or the like.
  • the multilevel inverter 2 performs a gradation operation that can output a multilevel voltage by adding or subtracting the output voltage of the sub-inverter 30 to the output voltage of the main inverter 20.
  • the pulse operation can be selected between PWM operation and 1-pulse operation.
  • PWM operation positive and negative switching is performed a plurality of times in one cycle, and a plurality of positive voltage pulses and a plurality of negative voltage pulses are output in one cycle.
  • the switching frequency is approximately the same as the fundamental wave frequency (the frequency of the predetermined target voltage to be output) output by the multilevel inverter 2, and one pulse voltage for each positive and negative pulse is output in one cycle. Perform switching.
  • FIG. 2 shows an example of the operation when the control unit 14 controls the main inverter 20 of the multilevel inverter 2 to perform PWM operation in order to output the target voltage.
  • FIG. 2 shows a voltage waveform due to PWM operation of one phase among the U phase, V phase, and W phase of the multilevel inverter 2.
  • the other two phases have voltage waveforms whose phases differ by 120 degrees and 240 degrees from the voltage waveform shown in FIG.
  • the voltage waveform in the upper stage of FIG. 2 is a voltage waveform with the potential of the neutral point of the main inverter 20, which is the connection point between the P bus capacitor 11 and the N bus capacitor 12, as a reference, that is, the neutral point potential is set to voltage 0.
  • the middle voltage waveform is the voltage waveform between the input terminal and the output terminal of the sub-inverter 30, and the comb-shaped voltage waveform among the lower voltage waveforms is the voltage at the output terminal of the sub-inverter 30 with reference to the neutral point potential.
  • the sine curve waveform in the lower row indicates the waveform of the output voltage command of the multilevel inverter 2.
  • the control unit 14 causes the main inverter 20 with a large capacitor voltage (V DCP , V DCN ) and the sub-inverter 30 with a small capacitor voltage (V DCS ) to both perform PWM operation, and the sub-inverter 30 operates at a higher frequency than the main inverter 20 . Perform switching.
  • the sub-inverter 30 outputs the difference between the target voltage of the multilevel inverter 2 and the output voltage of the main inverter 20. Although the loss increases, the control unit 14 may control the switching of the main inverter 20 to perform PWM operation at a frequency equal to or higher than that of the sub-inverter 30.
  • FIG. 3 shows an example of the operation when the control unit 14 controls the main inverter 20 to perform one pulse operation in order to output the target voltage.
  • FIG. 3 shows a voltage waveform resulting from one pulse operation of one of the U, V, and W phases of the multilevel inverter 2. The other two phases have voltage waveforms whose phases differ by 120 degrees and 240 degrees from the voltage waveform shown in FIG. Similar to FIG. 2, the voltage waveform in the upper row of FIG.
  • the control unit 14 operates the main inverter 20 having a large capacitor voltage (V DCP , V DCN ) for one pulse, and the main inverter 20 outputs one pulse voltage of positive voltage and one pulse voltage of negative voltage in one cycle. Further, the control unit 14 controls the switching of the sub-inverter 30 whose capacitor voltage (V DCS ) is lower than that of the main inverter 20 at a higher frequency. Note that the sub-inverter 30 outputs the difference between the target voltage of the multilevel inverter 2 and the output voltage of the main inverter 20. By operating the main inverter 20 in one pulse, the multilevel inverter 2 can minimize the number of switching operations and reduce switching loss compared to PWM operation.
  • the output voltage of the multilevel inverter 2 is capable of outputting a multilevel voltage close to a sine wave even when the main inverter 20 is operated in one pulse.
  • the output voltage of the multilevel inverter 2 shows a five-level waveform, but the target voltage is increased so that voltages of V DCP +V DCS /2 and -V DCP -V DCS /2 can be output. It is possible to output waveforms of up to 7 levels by controlling the
  • the control unit 14 can switch the pulse operation of the main inverter 20 between PWM operation and 1-pulse operation depending on load power or load frequency conditions. For example, when switching between PWM operation and 1-pulse operation, PWM operation is used for light to medium loads where the current value is small and the loss of the semiconductor switch is small, and PWM operation is used for medium to heavy loads where the current value is large and the loss of the semiconductor switch is large. is preferably applied as a one-pulse operation. When one pulse is operated under conditions such as light load, where the fundamental wave frequency is low and the target voltage is small, the capacitor voltage of the main inverter 20 is controlled by one pulse voltage with a long period and short pulse width, so it is necessary to compensate for the discharge time.
  • the capacitor of the main inverter 20 may become large. Therefore, when the load is small, it is preferable to use PWM operation.
  • the switching of the pulse operation depending on the load condition is not limited to the above, and can be mutually switched under any load condition.
  • FIG. 4 showing an equivalent circuit for one phase of the main inverter 20
  • the switching operation when the main inverter 20 of this embodiment outputs zero voltage, which is the potential of the neutral point C, will be explained. do.
  • the output voltages of the three-level main inverter 20 are assumed to be V DCP , -V DCN , and zero voltage (neutral point potential).
  • a current detector 15 for detecting the phase current Id of the main inverter 20 is provided.
  • the current detector 15 Although a current transformer is assumed here as the current detector 15, other types of current detectors such as a resistance detection type or a magnetic field detection type such as a Hall element may be used. Further, in FIG. 4, the current detector 15 is illustrated as being installed on the output side of the main inverter 20, but it may be installed between the sub-inverter 30 and the load. If the output noise filter 13 is provided, the current may be detected at either the input or the output of the output noise filter 13.
  • each switch consisting of a semiconductor switch and an FWD connected in antiparallel to the semiconductor switch
  • the gate voltage is applied (ON state) and the drain current of the switch is negative
  • the mode and the mode in which both the semiconductor switch and the FWD connected in antiparallel are conductive will be described without distinction.
  • a switch Sw5 (sometimes referred to as the first switch) and a switch Sw2 (sometimes referred to as the second switch) are connected in series between the neutral point C and the output point of the main inverter.
  • the connected first switch group 41 and the second switch group 42 in which the switch Sw6 (sometimes referred to as a third switch) and the switch Sw3 (sometimes referred to as a fourth switch) are connected in series are connected in parallel. It is a circuit that has been designed.
  • a switch Sw1 (also referred to as a fifth switch) is connected between the connection point where the switch Sw5 (first switch) and switch Sw2 (second switch) are connected and the positive terminal P
  • a switch Sw6 (also referred to as a third A switch Sw4 (also referred to as a sixth switch) is connected between the negative terminal N and the connection point where the switch Sw3 (fourth switch) is connected.
  • the first switch group 41 may have a configuration in which at least the first switch Sw5 and the second switch Sw2 are connected in series, and additional switches may be provided in parallel, in series, or in series and parallel.
  • the second switch group 42 may have a configuration in which at least the third switch Sw6 and the fourth switch Sw3 are connected in series, and additional switches may be provided in parallel, in series, or in series and parallel.
  • the main inverter 20 can select various switching modes when outputting zero voltage.
  • you can select "Loss Dispersion Switching Mode” which allows you to uniformly distribute the losses of Sw1 to Sw6 or select the loss in a concentrated manner, and "Shunt Switching Mode” which reduces conduction losses. .
  • FIG. 5 shows ON/OFF of each switch with respect to the output voltage V out of the main inverter 20 in the loss distribution switching mode.
  • ON is shown as 1 and OFF is shown as 0.
  • the symbol Symbol indicates a switching mode, and there are modes such as [+(PLUS)], [0o2], [0o1], [0u1], [0u2], and [-(MINUS)].
  • 0 is an abbreviation for the output voltage of the main inverter 20 to be zero voltage
  • o is an abbreviation for over, which is the mode in which current flows through the upper first switch group 41 at zero voltage
  • u is an abbreviation for under.
  • [+] is a mode in which the output voltage is V DCP
  • [-] is a mode in which the output voltage is -V DCN .
  • FIG. 6 shows a list of switching losses associated with switching in the loss distribution switching mode. Conduction losses other than switching losses when a semiconductor switch conducts are omitted. Further, the symbol " ⁇ ->" indicates mode switching. Id indicates the positive and negative directions of the output current of each phase.
  • FIG. 6 shows losses in each of Sw1 to Sw6, with semiconductor switches T1 to T6 and FWDs Di1 to Di6. Sw_loss represents the loss associated with turn-on or turn-off switching, and Di_loss represents the loss associated with the forward voltage of the diode during the dead timing period of the inverter.
  • FIG. 7 shows mode switching from [+] to [0o2] in the case of Id>0 in the loss distribution switching mode, and the switching loss will be explained.
  • FIG. 8 shows mode switching from [+] to [0o2] when Id ⁇ 0, and switching loss will be explained.
  • the switching loss in the case of other mode switching is similar to the explanation below, and therefore the explanation will be omitted.
  • the output voltage V DCP is output by turning on Sw1, Sw2, and Sw6 and turning off Sw3, Sw4, and Sw5.
  • the current flows through the semiconductor switches Sw1 and Sw2 in the direction of the positive side of Id.
  • Sw1 and Sw6 are changed from ON to OFF during the dead time period to prevent arm short circuit (However, in order to avoid increasing switching loss, Sw6 is turned OFF. (It is preferable to turn Sw1 off from the start).
  • current commutates and flows in the positive direction of Id through the FWD of Sw5 and the semiconductor switch of Sw2.
  • Sw1 is a hard switching operation, a switching loss Sw_loss occurs.
  • the output voltage V DCP is output by turning on Sw1, Sw2, and Sw6 and turning off Sw3, Sw4, and Sw5.
  • the current flows through the semiconductor switches Sw1 and Sw2 in the negative direction of Id.
  • Sw1 and Sw6 are changed from ON to OFF during a dead time period to prevent arm short circuit.
  • current flows through the FWD of Sw1 and the semiconductor switch of Sw2 in the negative direction of Id.
  • Sw5 is changed from OFF to ON. At this time, since hard switching occurs at Sw5, switching loss occurs.
  • the switching loss occurring in each switch can be changed by selecting the direction of the current in Id and the switching operation that outputs zero voltage. Loss can be selected to control loss balance. Therefore, for example, it is possible to control the temperature by selecting in advance a switching operation that outputs zero voltage in the operating mode of the load, etc., so that the element loss of the switching element is equalized or the heat generation is concentrated, based on analysis or actual equipment evaluation. good. On the other hand, if you want to control the temperature with higher precision, as shown in FIG. Based on this, the switching operation for outputting zero voltage may be changed and controlled during operation so that the loss of each switch is equalized or concentrated.
  • the temperature sensor 16 does not necessarily have to be provided in every switch, and the temperature of the switch not provided with the temperature sensor 16 may be estimated based on the installed temperature sensor 16, duty information of each switch, etc. Note that the zero voltage switching mode shown in FIG. 6 may be controlled using all or only a certain part.
  • the control unit 14 performs a switching operation that outputs zero voltage so that the current flowing between the neutral point of the two series capacitors 11 and 12 and the sub-inverter 30 is divided into upper and lower sides. That is, Sw2, Sw3, Sw5, and Sw6 are turned on so that the current flows through the first switch group 41 and the second switch group 42 at the same time. Sw1 and Sw4 are set to OFF.
  • a semiconductor switch has an on-resistance characteristic in which the on-resistance increases as the current increases, so the on-resistance can be reduced by dividing the current into two paths and reducing the current value by half.
  • the loss dispersion switching mode In contrast to the shunt switching mode in which current is controlled to flow simultaneously through the first switch group 41 and the second switch group 42 when the main inverter 20 outputs zero voltage, which is the potential at the neutral point, the loss dispersion switching mode , it can be said that the flow is controlled so that it flows to either the first switch group 41 or the second switch group 42.
  • FIG. 9 shows switching pattern A in the shunt switching mode
  • FIG. 10 shows switching pattern B.
  • Symbols for switching pattern A are [+], [-], and [0ou]
  • symbols for switching pattern B are [+"], [-"], and [0ou].
  • FIG. 11 shows switching loss in switching pattern A
  • FIG. 12 shows switching loss in switching pattern B when main inverter 20 is controlled to shunt current at zero voltage.
  • FIG. 15, FIG. 17, and FIG. 19 show commutation operations when switching from [+] and [-] to zero voltage in the shunt switching mode in switching pattern A.
  • 14, FIG. 16, FIG. 18, and FIG. 20 show the commutation operation when switching from [+”], [-”] to zero voltage in the shunt switching mode in switching pattern B.
  • the explanation of switching from zero voltage to [+], [-] or [+"], [-"] will be omitted.
  • switching pattern A The difference between switching pattern A and switching pattern B is that the ON/OFF pattern of each switching element is different when the output voltage V DCP and output voltage V DCN of the main inverter 20 are, and the switching loss that occurs accordingly is also different. Further, regarding switching pattern B, the current goes through a mode in which the current is on one side during the dead time period.
  • FIG. 21 shows the voltage of the main inverter 20 (one pulse voltage) and the gate signal waveform of each switch for switching pattern A and FIG. 22 for switching pattern B. Comparing FIG. 21 and FIG. 22, it can be seen that switching pattern A can reduce the number of ON/OFF switching of Sw5 and Sw6 in one cycle, and can reduce switching loss, compared to switching pattern B.
  • Sw_loss2 indicates the loss when switching with approximately half the current as compared to Sw_loss because the voltage is the same and the current is shunted.
  • Sw_loss3 indicates a loss caused by switching at a voltage that is approximately half the current and approximately one-third of the voltage of Sw_loss.
  • the voltage V DCP is connected to a parallel circuit of Sw2 and Sw5, and Sw1 is connected in series, so if the impedance of each switch is the same, the voltage division ratio applied to Sw2 and Sw5 is approximately 1. /3, the partial pressure ratio applied to Sw1 is approximately 2/3. Therefore, the switching loss becomes Sw_loss>Sw_loss2>Sw_loss3.
  • Di_loss2 indicates a loss associated with a forward voltage due to a current that is approximately half of that of Di_loss because the current is shunted.
  • the forward voltage increases as the current increases, so if the current decreases, the forward voltage decreases and loss decreases. Therefore, the loss due to the diode is Di_loss>Di_loss2.
  • the control unit 14 can reduce the conduction loss by controlling the current to be shunted in half when the voltage is zero. It can be seen that in switching pattern B, it is the same or decreases, whereas in switching pattern B, it is the same or slightly increases.
  • the shunt switching mode causes current bias and there are many points that generate loss compared to the loss distribution switching mode, so if there are many switching points, it will not match the ideal calculation, and it will not necessarily match the ideal calculation. There is a possibility that switching loss may not be reduced. Therefore, it is preferable to apply the shunt switching mode when the number of switching times is clearly small, such as in one-pulse operation, compared to PWM operation where the number of switching times is large. Of course, there is a possibility that the improvement effect will be small, but a shunt switching mode may be applied during PWM control.
  • each switch may have a large effect of switching loss on conduction loss due to the semiconductor element characteristics with respect to the load current or the switching characteristics due to the gate resistance, so if the shunt switching mode is selected in the case of PMW operation, There is also the possibility that the switching loss will increase and the overall loss will become larger.
  • the control unit 14 switches the PWM operation to the loss dispersion switching mode at timing t2 when switching between PWM operation and one-pulse operation depending on conditions such as the load. It is preferable to use a shunt switching mode during one-pulse operation to reduce the overall loss during one-pulse operation. However, if you switch from the loss dispersion switching mode to the shunt switching mode while continuously outputting zero voltage, one switching loss will occur, so before that timing ("Switching operation 2 at zero voltage” in Figure 23) ), or immediately after that, the loss distribution switching mode may be switched to the shunt switching mode at the timing when the voltage becomes zero ("switching operation 3 at zero voltage" in FIG. 23).
  • the first switch Sw5 and the third switch Sw6 are semiconductor switches or FWDs connected in anti-parallel and are only conductive in a freewheeling mode at zero voltage. Therefore, the losses of Sw5 and Sw6 can be reduced compared to the losses of Sw1, Sw2, Sw3, and Sw4, which also supply positive or negative voltages. Furthermore, since the PWM operation requires more switching than the one-pulse operation, there is a possibility that switching loss may increase.
  • the time during which the PWM operation is performed at startup or from light to medium load may be set to be short.
  • the time during which the PWM operation is performed may be set to be shorter than the time constant required for the switch to reach the allowable temperature due to heat generation. Therefore, it is possible to reduce the loss generated in Sw5 and Sw6 to the extent that a cooler is not required (heat sinkless) in a series of operations from startup to rated operation.
  • FIGS. 24 and 25 show examples of physical installation locations for each switch.
  • Sw5 and Sw6 have smaller losses and generate less heat than Sw1, Sw2, Sw3, and Sw4. Therefore, Sw1, Sw2, Sw3, and Sw4 are attached to a cooler such as a heat sink for cooling, and at least one of Sw5 and Sw6 is attached to another member (hereinafter referred to as a mounting member) having a lower cooling performance than this cooler 50. ) may be attached.
  • the mounting member refers to a member that has lower cooling performance than a heat sink because it has lower thermal conductivity or higher thermal resistance than the heat sink. In the example of FIG.
  • a board 60 for fixing the element is used as the mounting member, Sw1, Sw2, Sw3, and Sw4 are attached to the heat sink 50 which is a cooler, and Sw5 and Sw6 are the board 60 which is the mounting member. can be attached to.
  • a casing 70 that houses the power conversion device 1 is used as the mounting members, Sw1, Sw2, Sw3, and Sw4 are attached to the heat sink 50, and Sw5 and Sw6 are attached to the casing 70.
  • the heat sink can be made smaller or the number of heat sinks can be reduced compared to the case where all of Sw1, Sw2, Sw3, Sw4, Sw5, and Sw6 are attached to the heat sink.
  • a small (thin) board 60 or an existing casing 70 can be used as the mounting member. Thereby, the cooling member provided in the power converter 1 can be made smaller and lighter as a whole.
  • Sw1, Sw2, Sw3, Sw4, Sw5, and Sw6 attached to the mounting member
  • Sw1, Sw2, Sw3, and Sw4 can also be attached to a cooler such as a heat sink, and Sw5 and Sw6, which generate less heat, can be used for cooling. It may be possible to attach only to the mounting member without being attached to the container. Alternatively, one of Sw5 and Sw6 may be attached to a cooler such as a heat sink, and the other may be attached only to the attachment member.
  • a metal that connects to the heat sink 50 or the housing 70 to transport heat may be used as the attachment member.
  • Sw1, Sw2, Sw3, Sw4, Sw5, and Sw6 may be connected by bus bars (also referred to as bus bars), and the bus bar may be used as a mounting member for cooling.
  • bus bars also referred to as bus bars
  • at least one of Sw5 and Sw6 may be attached to a mounting member, and other switches including Sw1, Sw2, Sw3, and Sw4 may be cooled directly by water cooling instead of indirectly by a heat sink.
  • the power converter according to the first embodiment includes the main inverter 20 connected to a DC source and capable of multi-level output, and the sub-inverter 30 connected in series to the main inverter 20 and connected to the load side. and a control unit 14 that controls the main inverter 20 and the sub-inverter 30.
  • Two switch groups 41 and 42 each having at least two switches connected in series are connected in parallel, and the control unit 14 switches the main inverter 20 between PWM operation and one-pulse operation,
  • This is a power conversion device that controls switching elements so that the current flowing between neutral point C and sub-inverter 30 flows simultaneously through two switch groups 41 and 42 when outputting zero voltage during operation.
  • the multilevel inverter 2 is a system that adjusts the voltage of the sub-inverter 30 to the output voltage of the main inverter 20, which can increase efficiency and reduce losses, make the cooler smaller and lighter, and make the noise filter smaller. , it is possible to achieve the effect of making the structure even smaller and lighter.
  • the first switch Sw5 and the third switch Sw6 are configured to be cooled by being attached to a mounting member, thereby providing a heat sink for cooling the first switch Sw5 and the third switch Sw6. This has the effect of making the multilevel inverter 2 even smaller and lighter.
  • Embodiment 2 As a load operating condition, there is a lot of loss when the load is medium to high, so in order to reduce the loss, it is preferable to select the shunt switching mode at zero voltage in addition to the 1-pulse operation. Ta.
  • the shunt switching mode is a means of particularly achieving low loss, but there is a risk that the loss balance of each switch will be biased and the temperature distribution of each switch will be disrupted. If the temperature distribution collapses, there is a risk that certain restrictions will be imposed on the placement of coolers that cool power conversion equipment, or that coolers, etc. will have to be larger in order to cool certain switches where temperature is concentrated. be. Therefore, it is also important to diversify losses.
  • a method is shown in which low loss and loss distribution are achieved by periodically switching between the shunt switching mode and the loss distribution switching mode. Contents equivalent to those described in Embodiment 1 will be omitted.
  • FIG. 26 shows the timing of switching between the shunt switching mode and the loss distribution switching mode at zero voltage with respect to the one-pulse operation waveform.
  • the control unit 14 periodically switches to the shunt switching mode until time t4, the loss dispersion switching mode from time t4 to time t5, and the shunt switching mode after time t5.
  • the switching period may be a long period, such as a plurality of periods of the fundamental wave frequency of the inverter, for example.
  • switching is performed at the timing of V DCP between time t4 and time t5, but the timing is not limited to this. Any timing for outputting zero voltage may be used as long as it is periodic.
  • the shunt switching mode and the loss distribution switching mode may be switched at a time ratio as shown in "Switching operation 5" in .
  • the time ratio between shunt switching mode and loss distribution switching mode use analysis or actual equipment evaluation to calculate the selection of shunt and distribution switching in the operating mode of the load, etc. in advance so that the loss of each switch is nearly equal. You can also set it by Also, by providing a temperature sensor in each switch, the time ratio may be changed based on the temperature information of each switch, or a shunt switching mode may be used to distribute the temperature based on the temperature information of each switch. The loss dispersion switching mode may be applied at a predetermined timing. Moreover, the temperature sensor does not have to be provided in every switch. The temperature of a switch without a temperature sensor may be estimated from the installed temperature sensor, switch duty information, etc.
  • the loss distribution switching mode for the above-mentioned shunt switching mode may equalize the loss of each switch, or the shunt switching mode may increase the loss of a given switch relative to a given switch with small loss, and the shunt switching mode may reduce the loss.
  • the loss of the predetermined switch may be reduced for a predetermined switch with a large value.
  • the loss improvement effect of the shunt switching mode decreases depending on the time that the loss distribution switching mode is applied.
  • the method of applying shunt switching mode is particularly effective as a method for reducing loss in one-pulse operation under medium to high load conditions. It is preferable to periodically switch between the switching mode and the loss distribution switching mode to achieve low loss and loss distribution. Of course, the effect may be low, but in the PMW operation, the loss distribution switching mode may be periodically switched to the shunt switching mode.
  • the cooler can be made smaller and lighter, making it possible to use multilevel inverters. 2, it has the effect of making it smaller and lighter.
  • Embodiment 3 is a flying object 100 that includes the power conversion device 1 according to the first embodiment or the second embodiment.
  • the flying object 100 of this embodiment is, for example, an airplane, a helicopter, a drone, a flying car, or the like.
  • FIG. 28 is a schematic block diagram of the flying object 100 according to the third embodiment.
  • Flying object 100 includes a power conversion device including multilevel inverter 2 described in Embodiment 1 or Embodiment 2.
  • the flying object 100 is an electric flying object, and its propulsion power system 90 includes a power source 92, a DC source 3 connected to the power source 92, and a step-down, step-up, or elevating device connected to the DC source 3 and converted to a predetermined voltage. It includes a voltage DC/DC converter 91, a multilevel inverter 2 that converts the DC power stepped down or stepped down by the DC/DC converter 91 into AC power, and an equipment 44 to which power is supplied as a load of the multilevel inverter 2.
  • the control unit 14 controls the DC/DC converter 91 and the multilevel inverter 2.
  • the control unit 14 and the multilevel inverter 2 constitute the power conversion device 1 according to the first embodiment or the second embodiment.
  • the control unit 14 may be provided inside the multilevel inverter 2 or may be provided in a device different from the multilevel inverter 2.
  • the equipment 44 is an equipment that uses the power of the DC source 3.
  • the equipment 44 is a propulsion system load for obtaining propulsive force, and is, for example, an electric motor.
  • the multilevel inverter 2 of the power conversion device 1 according to Embodiment 1 or Embodiment 2 is used as the multilevel inverter 2 for the electric flying object of the propulsion power system 90 mounted on the flying object 100. Further, in the power conversion device 1 according to Embodiment 1 or Embodiment 2, the cooler can be made smaller and lighter, as described above. Therefore, by installing the power converter 1 in the propulsion power system 90 of the flying object 100, the multilevel inverter 2 for the electric flying object can be made smaller and lighter. This improves the fuel efficiency of the flying object 100.
  • Embodiment 4 is a flying object 100 on which the power conversion device 1 according to the first embodiment or the second embodiment is mounted.
  • the flying object 100 is, for example, an airplane, a helicopter, a drone, a flying car, or the like.
  • FIG. 29 is a schematic block diagram of the flying object 100 according to the fourth embodiment.
  • Flying object 100 includes a power conversion device including multilevel inverter 2 described in Embodiment 1 or Embodiment 2.
  • the flying object 100 includes, as its equipment power system 94, a power source 92, an AC/DC converter 93 connected to the power source 92 and converting alternating current power into direct current power, a direct current source 3 connected to the AC/DC converter 93, A step-down, step-up, or buck-boost DC/DC converter 91 that is connected to the DC source 3 and converts it to a predetermined voltage; a multilevel inverter 2 that converts the DC power stepped down by the DC/DC converter 91 into AC power; The equipment 45 to which electric power is supplied as a load is provided.
  • the control unit 14 controls the DC/DC converter 91, the multilevel inverter 2, and the AC/DC converter 93.
  • the control unit 14 and the multilevel inverter 2 constitute the power conversion device 1 according to the first embodiment or the second embodiment.
  • the control unit 14 may be provided inside the multilevel inverter 2 or may be provided in a device different from the multilevel inverter 2.
  • the equipment 45 is an equipment that uses the electric power of the DC source 3, and refers to, for example, an electric motor used to drive an air conditioner, an engine starter, and an auxiliary power device.
  • the flying object 100 of the fourth embodiment uses the power conversion device 1 according to the first embodiment or the second embodiment as a power supply source for the equipment 45 mounted on the flying object 100.
  • the cooler can be made smaller and lighter, so the multilevel inverter 2 for use in flying objects can be made smaller and lighter. This improves the fuel efficiency of the flying object 100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

メインインバータ（２０）の出力電圧にサブインバータ（３０）の電圧を加減してマルチレベルの電圧を出力するマルチレベルインバータ（２）を備えた電力変換装置において、マルチレベルインバータ（２）は、１周期の間の正電圧出力および負電圧出力のそれぞれにおいて複数のパルスを出力し、パルス幅を制御するＰＷＭ動作と、１周期の間の正電圧出力および負電圧出力のそれぞれにおいて１パルスを出力する１パルス動作とに切り替え可能で、１パルス動作においてメインインバータ（２０）が中性点の電位であるゼロ電圧を出力する場合に、中性点とサブインバータとの間で流れる電流が、メインインバータ（２０）に備えられ並列に接続された第一スイッチ群（４１）と第二スイッチ群（４２）とに同時に流れる分流スイッチングモードを有する。

Description

電力変換装置、および飛行物体
　本願は、電力変換装置、およびそれを備えた飛行物体に関するものである。
　電力変換装置の一つであるインバータは、様々な用途で小型、及び軽量が要求されるが、スイッチング動作で発生するノイズ対策をするために、ノイズフィルタで大型化する虞がある。インバータ技術として、メインインバータにサブインバータを直列接続し、マルチレベル電圧を出力するマルチレベルインバータが知られている。このマルチレベルインバータはメインインバータの出力電圧にサブインバータの電圧を加減することによりマルチレベル電圧を出力できる階調動作を行う（例えば特許文献２）。このため、このマルチレベルインバータを階調制御型インバータと称されることがある。階調制御型インバータは、多数のマルチレベル電圧を出力でき、より正弦波に近い電圧波形が得られるので、ノイズを低減でき、ノイズフィルタを小型、及び軽量に構成できる。
　同様の回路方式として、特許文献１に記載の３レベル変換器（メインインバータ）と、３レベル変換器に直列接続した電圧調整部（サブインバータ）とで構成されるマルチレベルインバータがある。特許文献１に記載のマルチレベルインバータでは、メインインバータとサブインバータとを、制御部がＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）を用いて制御することで、サブインバータのコンデンサを小型化し、電力変換装置を小型、及び軽量に構成できる。
特開２０１８－１８６６６１号公報 特開２００４－１２０９６８号公報
　電動飛行機などの空中を飛行する飛行物体の電力源としての電力変換装置は、損失が少なく、冷却器などが小型で全体として軽量な装置が要求される。しかし、特許文献１に記載のマルチレベルインバータは、メインインバータをＰＷＭ制御するため、スイッチング周波数が高くスイッチング損失が大きい。また、特許文献１には、電力変換装置の損失を改善するような具体的手段の記載もない。
　メインインバータの出力電圧にサブインバータの電圧を加減することによりマルチレベル電圧を出力できるマルチレベルインバータは、より小型、軽量に構成できるが、飛行物体に搭載するには、さらに小型で軽量な電力変換装置が求められる。
　本願は、上記のような課題を解決するためになされたものであり、メインインバータの出力電圧にサブインバータの電圧を加減する方式のマルチレベルインバータのスイッチング損失と導通損失をさらに低減し、高効率化することで、小型、軽量の電力変換装置を提供することを目的とする。
　本願に開示される電力変換装置は、直流のプラス電位が印加されるプラス端子と、直流のマイナス電位が印加されるマイナス端子との間に中性点を有するコンデンサを備え、少なくとも、前記プラス端子の電位と前記マイナス端子の電位と、前記中性点の電位とを出力可能な、スイッチング素子とこのスイッチング素子に並列に接続されたダイオードとで構成されるスイッチを複数備えたメインインバータと、前記メインインバータの出力に接続されたサブインバータと、前記メインインバータおよび前記サブインバータを制御する制御部と、を備え、前記メインインバータと前記サブインバータとが、前記メインインバータの出力電圧に前記サブインバータの電圧を加減してマルチレベルの電圧を出力するマルチレベルインバータを構成する電力変換装置において、前記メインインバータは、前記中性点と前記サブインバータとの間に、少なくとも第一スイッチと第二スイッチが直列接続された第一スイッチ群と、少なくとも第三スイッチと第四スイッチが直列接続された第二スイッチ群とが並列に接続された構成を含み、前記制御部は、前記メインインバータの動作を、１周期の間の前記プラス端子の電位の出力および前記マイナス端子の電位の出力のそれぞれにおいて複数のパルスを出力し、パルス幅を制御するＰＷＭ動作と、１周期の間の前記プラス端子の電位の出力および前記マイナス端子の電位の出力のそれぞれにおいて１パルスを出力する１パルス動作とに切り替え可能であって、前記１パルス動作において、前記メインインバータが、前記中性点の電位であるゼロ電圧を出力する場合に、前記中性点と前記サブインバータとの間で流れる電流が前記第一スイッチ群と前記第二スイッチ群とに同時に流れるように前記メインインバータに備えられた複数の前記スイッチング素子を制御する分流スイッチングモードを有するものである。
　本願によれば、メインインバータの出力電圧にサブインバータの電圧を加減する方式のマルチレベルインバータにおいて、スイッチング損失と導通損失がさらに低減され、小型、軽量の電力変換装置を提供することができる。
実施の形態１による電力変換装置の構成を示す回路図である。 実施の形態１による電力変換装置のメインインバータがＰＷＭ動作するときの各部の電圧波形を示す図である。 実施の形態１による電力変換装置のメインインバータが１パルス動作するときの各部の電圧波形を示す図である。 実施の形態１による電力変換装置のメインインバータの詳細構成を示す回路図である。 実施の形態１による電力変換装置のメインインバータの動作を説明するための図である。 実施の形態１による電力変換装置のメインインバータの各スイッチの切替損失を説明するための図である。 実施の形態１による電力変換装置のメインインバータの動作を示す第１の図である。 実施の形態１による電力変換装置のメインインバータの動作を示す第２の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡの動作を説明するための図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢの動作を説明するための図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡにおける各スイッチの損失を説明するための図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢにおける各スイッチの損失を説明するための図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡにおける動作を示す第１の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢにおける動作を示す第１の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡにおける動作を示す第２の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢにおける動作を示す第２の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡにおける動作を示す第３の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢにおける動作を示す第３の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡにおける動作を示す第４の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢにおける動作を示す第４の図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＡにおける各スイッチの動作を示す線図である。 実施の形態１による電力変換装置のメインインバータのスイッチングパターンＢにおける各スイッチの動作を示す線図である。 実施の形態１による電力変換装置のメインインバータの動作の切り替えを説明するための線図である。 実施の形態１による電力変換装置のメインインバータの各スイッチの配置の一例を示す図である。 実施の形態１による電力変換装置のメインインバータの各スイッチの配置の別の例を示す図である。 実施の形態２による電力変換装置のメインインバータの動作を説明するための線図である。 実施の形態２による電力変換装置のメインインバータの別の動作を説明するための線図である。 実施の形態３による飛行物体の構成を示すブロック図である。 実施の形態４による飛行物体の構成を示すブロック図である。 本願の電力変換装置の制御部の構成の一例を示すブロック図である。
実施の形態１．
　図１は実施の形態１の電力変換装置１の構成を示す回路図である。本実施の形態１の電力変換装置１は、直流源３からの直流電力を負荷４の駆動に必要な交流に変換するＤＣ／ＡＣ変換器のマルチレベルインバータ２を備えている。マルチレベルインバータ２は直流源３と負荷４との間に接続される。
　直流源３はＤＣ配線による供給を例に説明するが、個別の直流電源システム、太陽電池等であってもよい。直流源３がＤＣ配線による供給である場合、ＤＣ配線側には、直流電圧を供給するため昇圧、降圧又は昇降圧可能なＤＣ／ＤＣ電力変換装置、あるいはＡＣ／ＤＣ電力変換装置により供給される直流源であってもよい。また、直流源３と電力変換装置１の間にＤＣ／ＤＣ電力変換装置を設けてもよい。
　負荷４は、例えば抵抗、インダクタ、及びコンデンサの少なくともいずれか１つの受動部品で構成される負荷である。また、負荷４は電動モータ等であってもよい。また、電力系統が負荷４であってもよく、この場合は電力変換装置１の出力が電力系統に接続されることになる。
　マルチレベルインバータ２は、入力ノイズフィルタ１０、２直列のコンデンサ１１、１２、メインインバータ２０、サブインバータ３０、出力ノイズフィルタ１３を備え、制御部１４により制御される。以下にこれらの各構成について説明する。
　メインインバータ２０はサブインバータ３０よりも直流源３側に接続される。本実施の形態１では、メインインバータ２０が３相３レベルインバータを例に説明する。本願が開示する電力変換装置においては、メインインバータ２０は３相インバータに限らず、例えば単相インバータあるいは３相以外の複数の出力相を有するものであってもよい。
　図１に示すメインインバータ２０は３相インバータであり、Ｕ相メインインバータアーム２１、Ｖ相メインインバータアーム２２、Ｗ相メインインバータアーム２３の３出力相で構成される。メインインバータ２０は、各出力相のメインインバータアーム２１、２２、２３にスイッチング能力を有するＩＧＢＴあるいはＭＯＳＦＥＴ等の６つの半導体スイッチと、半導体スイッチに逆並列接続したフリーホイールダイオードＦＷＤ（Ｆｒｅｅｗｈｅｅｌ　ｄｉｏｄｅ）と、ゲート駆動回路（図示しない）を備える。一般に、ＭＯＳＦＥＴの方が、高速スイッチング特性が良く、低電流領域では低オン抵抗であることから半導体損失が抑えられるため、ＭＯＳＦＥＴを適用するのが好ましい。なお、ＭＯＳＦＥＴとＩＧＢＴとを混在したインバータとしてもよい。
　図１に記載のメインインバータ２０は、アクティブ中性点クランプ形ＡＮＰＣ（Ａｃｔｉｖｅ-Ｎｅｕｔｒａｌ-Ｐｏｉｎｔ-Ｃｌａｍｐｅｄ）インバータとも呼称される。また、メインインバータ２０は３レベルインバータに限らず、マルチレベルインバータであれば他の出力レベル数であってもよい。さらに、メインインバータ２０は、２直列のコンデンサ１１、１２の中性点と出力端との間に、後述する回路電流を分流させるように複数の半導体スイッチ等を用いて構成できる回路であれば別の回路構成でもよい。ゲート駆動回路は、半導体スイッチのスイッチングスピードを変更するために、ゲート駆動回路の回路素子のゲートインピーダンスを変更可能であってもよい。
　また、メインインバータ２０は３レベルインバータであり、直流源３の電圧を分圧する２直列のコンデンサ１１、１２の中性点に接続される。直流源３の電圧であるメインインバータ２０のＤＣ母線電圧値をＶＤＣと称する。また、２直列のコンデンサ１１、１２のうち、高電位側のコンデンサをＰ母線コンデンサ１１、その電圧値をＶＤＣＰ、低電位側のコンデンサをＮ母線コンデンサ１２、その電圧値をＶＤＣＮとそれぞれ称する。メインインバータ２０は、制御部１４からの駆動信号２０２により各半導体スイッチが駆動制御され、中性点電位を基準電圧とすると、Ｐ母線コンデンサ１１の電圧＋ＶＤＣＰ、Ｎ母線コンデンサ１２の電圧－ＶＤＣＮ、Ｐ母線コンデンサ１１とＮ母線コンデンサ１２との接続点である中性点電圧のいずれかを出力する。
　また、メインインバータ２０は、Ｐ母線コンデンサ１１の電圧ＶＤＣＰ、メインインバータ２０のＮ母線コンデンサ１２の電圧ＶＤＣＮを検知する電圧検知手段を備える。電圧検知手段はＰ母線コンデンサ１１及びＮ母線コンデンサ１２の両端の電圧を計測することで電圧ＶＤＣＰ及び電圧ＶＤＣＮを検知する等、公知の手段を用いるとよい。電圧検知手段および後述の電流検出器などからの検知信号２０１は制御部１４に送られ、制御部１４はこれらの検知信号２０１の情報を用いてメインインバータ２０の各半導体スイッチを駆動するための駆動信号２０２を生成、出力し、メインインバータ２０の動作を制御する。
　サブインバータ３０は、メインインバータ２０に直列に接続され、メインインバータ２０よりも負荷４側に接続された、コンデンサ３５を有する単相インバータである。具体的に、メインインバータ２０のＵ相メインインバータアーム２１、Ｖ相メインインバータアーム２２、Ｗ相メインインバータアーム２３の各端子にサブインバータ３０がそれぞれ直列に接続される。メインインバータ２０の各相メインインバータアーム２１、２２、２３に直列に接続されたサブインバータ３０をそれぞれＵ相サブインバータ３１、Ｖ相サブインバータ３２、Ｗ相サブインバータ３３と称する。サブインバータ３０はフルブリッジインバータであり、ブリッジごとに、スイッチング能力を有するＩＧＢＴあるいはＭＯＳＦＥＴ等の２つの半導体スイッチと、半導体スイッチに逆並列接続したＦＷＤと、ゲート駆動回路とを備える。サブインバータ３０のゲート駆動回路は、ゲートインピーダンスを変更可能であってもよい。
　Ｕ相サブインバータ３１、Ｖ相サブインバータ３２、Ｗ相サブインバータ３３のコンデンサ３５の電圧値をそれぞれＶＤＣＳＵ、ＶＤＣＳＶ、ＶＤＣＳＷと称する。また、各相サブインバータ３１、３２、３３のコンデンサ電圧ＶＤＣＳＵ、ＶＤＣＳＶ、ＶＤＣＳＷをまとめてサブインバータ３０のコンデンサ電圧ＶＤＣＳと称することもある。サブインバータ３０は、サブインバータ３０のコンデンサ電圧ＶＤＣＳを検知する電圧検知手段を備える。電圧検知手段はコンデンサ３５の両端の電圧を計測することでコンデンサ電圧ＶＤＣＳを検知する等、公知の手段を用いることができる。電圧検知手段から検知信号３０１が制御部１４に送られて、サブインバータ３０の各半導体スイッチを駆動信号３０２により制御し、サブインバータ３０のコンデンサ電圧ＶＤＣＳは、所定電圧に制御される。所定電圧は、メインインバータ２０のＤＣ母線電圧ＶＤＣである直流源３の電圧よりも小さく設定される。本実施の形態ではサブインバータ３０のコンデンサ電圧ＶＤＣＳが、メインインバータ２０のＤＣ母線電圧ＶＤＣの１／４倍の電圧の場合を例にして説明する。なお、所定電圧は直流源３の電圧よりも小さい値であればよく、メインインバータ２０のＤＣ母線電圧ＶＤＣの１／４倍の電圧に限定されない。なお、図１では、サブインバータ３０を１つのフルブリッジインバータとしているが、サブインバータ３０は複数のフルブリッジインバータを直列に接続した構成としてもよい。
　上述の半導体スイッチ及びダイオードは、Ｓｉ半導体で構成してもよく、いずれかの半導体スイッチ及びダイオードを、ＳｉＣあるいはＧａＮ等のワイドバンドギャップ半導体で構成してもよい。ワイドバンドギャップ半導体は、Ｓｉ半導体よりも損失を小さくすることができる。
　入力ノイズフィルタ１０は、直流源３と２直列のＰ母線コンデンサ１１、Ｎ母線コンデンサ１２との間に接続される。また、出力ノイズフィルタ１３は、サブインバータ３０と負荷４との間に接続される。入力ノイズフィルタ１０及び出力ノイズフィルタ１３は、ノイズ及びサージ電圧等を抑制するためにコモンモードフィルタとノーマルモードフィルタの少なくともいずれか一方で構成される。マルチレベルインバータ２は、部品削減対策及びノイズ対策等の効果によっては、入力ノイズフィルタ１０及び出力ノイズフィルタ１３のいずれか一つのみを備えてもよい。
　なお、制御部１４は、具体的には、図３０に示すように、ＣＰＵ（Central Processing Unit）等の演算処理装置１４１、演算処理装置１４１とデータをやり取りする記憶装置１４２、演算処理装置１４１と外部の間で信号を入出力する入出力インターフェース１４３などを備えている。演算処理装置１４１としてＡＳＩＣ（Application Specific Integrated Circuit）、ＩＣ（Integrated Circuit）、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、および各種の信号処理回路等が備えられても良い。また、演算処理装置１４１として、同じ種類のもの、または異なる種類のものが複数備えられ、各処理が分担して実行されてもよい。記憶装置１４２として、演算処理装置１４１からデータを読み出しおよび書き込みが可能に構成されたＲＡＭ（Random Access Memory）、演算処理装置１４１からデータを読み出し可能に構成されたＲＯＭ（Read Only Memory）等が備えられている。入出力インターフェース１４３は、例えば、メインインバータ２０およびサブインバータ３０に備えられた各電圧検知手段、及び後述の電流検知器１５などから出力される検知信号２０１および３０１を演算処理装置１４１に入力するＡ／Ｄ変換器、各スイッチング素子に駆動信号を出力するための駆動回路などから構成される。
　制御部１４は、電圧検知手段により検知したメインインバータ２０のＰ母線コンデンサ１１の電圧ＶＤＣＰ、メインインバータ２０のＮ母線コンデンサ１２の電圧ＶＤＣＮ、及び、サブインバータ３０の各相のコンデンサ電圧ＶＤＣＳの情報に基づき、メインインバータ２０及びサブインバータ３０を制御する。具体的に、制御部１４はメインインバータ２０及びサブインバータ３０が出力する出力電圧を制御し、メインインバータ２０のＰ母線コンデンサ１１の電圧ＶＤＣＰとＮ母線コンデンサ１２の電圧ＶＤＣＮの差分電圧が０となるように制御し、サブインバータ３０のコンデンサ電圧ＶＤＣＳを所定電圧に制御する。制御部１４による各電圧制御は、出力すべき所定の目標電圧と電圧検知手段により検知した電圧を近づけるようなＰＩ制御等である。また、制御部１４は、負荷電流を制御するために、マルチレベルインバータ２の相電流を検知し、相電流に基づいて負荷電流を制御するようにしてもよい。例えば、マルチレベルインバータ２の相電流を検知してｄｑ変換し、ｄｑ変換した電流をＰＩ制御等することで電流を制御してもよい。
　次に、本実施の形態１の電力変換装置１のマルチレベルインバータ２をスイッチング動作させるパルス動作を説明する。マルチレベルインバータ２は、メインインバータ２０の出力電圧にサブインバータ３０の出力電圧を加減することによりマルチレベル電圧を出力できる階調動作を行う。マルチレベルインバータ２のうちメインインバータ２０については、パルス動作として、ＰＷＭ動作と１パルス動作とを選択可能である。ＰＷＭ動作は、１周期に正負共に複数回のスイッチングを行い、１周期で複数の正電圧パルスおよび複数の負電圧パルスを出力する。１パルス動作は、スイッチング周波数が、マルチレベルインバータ２が出力する基本波周波数（出力すべき所定の目標電圧の周波数）と同程度であり、１周期に正負各１パルス電圧が出力されるようにスイッチングを行う。
　図２は、目標電圧を出力するために、制御部１４がマルチレベルインバータ２のメインインバータ２０をＰＷＭ動作するよう制御する場合の動作の一例を示している。図２では、マルチレベルインバータ２のＵ相、Ｖ相、Ｗ相のうちのある一相のＰＷＭ動作による電圧波形を示している。他の二相は、図２に示す電圧波形に対して位相が１２０度、２４０度異なる電圧波形となる。図２の、上段の電圧波形は、メインインバータ２０の、Ｐ母線コンデンサ１１とＮ母線コンデンサ１２の接続点である中性点の電位を基準、すなわち中性点電位を電圧０とする電圧波形、中段の電圧波形は、サブインバータ３０の入力端－出力端間の電圧波形、下段の電圧波形のうち櫛状の波形は、中性点電位を基準とした、サブインバータ３０の出力端での電圧波形、下段のサインカーブ状の波形は、マルチレベルインバータ２の出力電圧指令の波形を示している。ＶＤＣＳ＝ＶＤＣ（＝ＶＤＣＰ＋ＶＤＣＮ）／４の例を示している。制御部１４により、コンデンサ電圧（ＶＤＣＰ、ＶＤＣＮ）が大きいメインインバータ２０と、コンデンサ電圧（ＶＤＣＳ）が小さいサブインバータ３０は、ともにＰＷＭ動作し、サブインバータ３０はメインインバータ２０よりも高周波でスイッチングを行う。サブインバータ３０はマルチレベルインバータ２の目標電圧とメインインバータ２０の出力電圧の差分を出力する。損失は増えるが、制御部１４は、メインインバータ２０のスイッチングをサブインバータ３０と同等、又はそれ以上の周波数でＰＷＭ動作させるよう制御してもよい。
　図３は、目標電圧を出力するために、制御部１４がメインインバータ２０を１パルス動作するよう制御する場合の動作の一例を示している。図３では、マルチレベルインバータ２のＵ相、Ｖ相、Ｗ相のうちのある一相の１パルス動作による電圧波形を示している。他の二相は、図３に示す電圧波形に対して位相が１２０度、２４０度異なる電圧波形となる。図２と同様、図３の、上段の電圧波形は、メインインバータ２０の、中性点電位を基準、すなわち中性点電位を電圧０とする電圧波形、中段の電圧波形は、サブインバータ３０の入力端－出力端間の電圧波形、下段の電圧波形のうち階段状の波形は、中性点電位を基準とした、サブインバータ３０の出力端での電圧波形、下段のサインカーブ状の波形は、マルチレベルインバータ２の出力電圧指令の波形を示している。図３では、図２に示す例と同様、ＶＤＣＳ＝ＶＤＣ（＝ＶＤＣＰ＋ＶＤＣＮ）／４の例を示している。
　制御部１４は、コンデンサ電圧（ＶＤＣＰ、ＶＤＣＮ）が大きいメインインバータ２０を１パルス動作させ、メインインバータ２０が１周期で正電圧の１パルス電圧および負電圧の１パルス電圧を出力する。さらに、制御部１４は、コンデンサ電圧（ＶＤＣＳ）が小さいサブインバータ３０をメインインバータ２０よりも高周波でスイッチングを制御する。なお、サブインバータ３０はマルチレベルインバータ２の目標電圧とメインインバータ２０の出力電圧の差分を出力する。マルチレベルインバータ２は、メインインバータ２０を１パルス動作することで、ＰＷＭ動作と比較して、スイッチング回数を最小限に抑制し、スイッチング損失を低減できる。なお、図３の最下段の出力電圧波形に示す通り、マルチレベルインバータ２の出力電圧は、メインインバータ２０を１パルス動作とした場合であっても正弦波に近いマルチレベル電圧を出力可能である。図３では、マルチレベルインバータ２の出力電圧は５レベルの波形を図示しているが、目標電圧を大きくし、ＶＤＣＰ＋ＶＤＣＳ／２および－ＶＤＣＰ－ＶＤＣＳ／２の電圧を出力できるように制御することで、最大７レベルの波形出力が可能である。
　制御部１４は、メインインバータ２０のパルス動作を、負荷電力または負荷の周波数条件等により、ＰＷＭ動作と１パルス動作とに切替えることができる。例えば、ＰＷＭ動作と１パルス動作の切り替えは、電流値が小さく半導体スイッチの損失の小さい軽負荷から中負荷程度までをＰＷＭ動作とし、電流値が大きく半導体スイッチの損失が大きくなる中負荷から重負荷を、１パルス動作として適用するのが好適である。軽負荷のような基本波周波数が低く、目標電圧が小さい条件で１パルス動作すると、長い周期でパルス幅が短い１パルス電圧で、メインインバータ２０のコンデンサ電圧を制御するので、放電時間を補うためにメインインバータ２０のコンデンサが大型になってしまう恐れがある。このため、負荷が小さい場合はＰＷＭ動作とするのが好ましい。ただし、負荷条件によるパルス動作の切替は、上記で限定するものではなく、どのような負荷条件であっても相互に切り替え可能である。
　次に、メインインバータ２０の１相分の等価回路を示す図４を用いて、本実施の形態のメインインバータ２０が、中性点Ｃの電位であるゼロ電圧を出力する場合におけるスイッチング動作を説明する。図４の、半導体スイッチと逆並列に接続したＦＷＤとを組み合わせた各スイッチは、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ５、Ｓｗ６と呼称する。３レベルのメインインバータ２０の出力電圧を、便宜上、ＶＤＣＰ、－ＶＤＣＮ、およびゼロ電圧（中性点電位）とする。なお、メインインバータ２０の相電流Ｉｄを検出する電流検出器１５を備える。ここでは電流検出器１５としてカレントトランスを想定しているが、抵抗検出型、またはホール素子等の磁場検出型など他の方式の電流検出器を用いてもよい。また、図４では、電流検出器１５は、メインインバータ２０の出力側に設置するように図示しているが、サブインバータ３０と負荷の間に設置してもよい。出力ノイズフィルタ１３がある場合は、出力ノイズフィルタ１３の入力または出力のどちらで電流を検出してもよい。なお、半導体スイッチとこの半導体スイッチに逆並列に接続されたＦＷＤとで構成される各スイッチの導通について、半導体スイッチ側の導通と、逆並列に接続されたＦＷＤ側の導通に加えて、ゲート電圧が印加された状態で（ＯＮ状態）、スイッチのドレイン電流が負の場合は、半導体スイッチおよび逆並列に接続されたＦＷＤを共に導通するモードもあるが、回路動作の説明では、半導体スイッチの導通モードと、半導体スイッチおよび逆並列に接続されたＦＷＤを共に導通するモードは区別せず説明する。
　図４に示す回路では、中性点Ｃとメインインバータの出力点との間に、スイッチＳｗ５（第一スイッチと称することもある）とスイッチＳｗ２（第二スイッチと称することもある）とが直列接続された第一スイッチ群４１と、スイッチＳｗ６（第三スイッチと称することもある）とスイッチＳｗ３（第四スイッチと称することもある）とが直列接続された第二スイッチ群４２が並列に接続された回路となっている。また、スイッチＳｗ５（第一スイッチ）とスイッチＳｗ２（第二スイッチ）が接続される接続点とプラス端子Pとの間に、スイッチＳｗ１（第五スイッチとも称する）が接続され、スイッチＳｗ６（第三スイッチ）とスイッチＳｗ３（第四スイッチ）が接続される接続点とマイナス端子Ｎとの間に、スイッチＳｗ４（第六スイッチとも称する）が接続された構成となっている。なお、第一スイッチ群４１は、少なくとも第一スイッチＳｗ５と第二スイッチＳｗ２が直列接続された構成であればよく、さらに追加のスイッチが並列または直列、あるいは直並列に設けられても良い。また、第二スイッチ群４２は、少なくとも第三スイッチＳｗ６と第四スイッチＳｗ３が直列接続された構成であればよく、さらに追加のスイッチが並列または直列、あるいは直並列に設けられても良い。
　メインインバータ２０は、ゼロ電圧を出力する場合で、様々なスイッチングモードを選択できる。ここでは、ゼロ電圧を出力する場合で、Ｓｗ１～Ｓｗ６の損失を均一に分散、あるいは損失を集中的に選択できる「損失分散スイッチングモード」と、導通損失を低減する「分流スイッチングモード」を選択できる。
　まず、損失分散スイッチングモードを説明する。図５に損失分散スイッチングモードでのメインインバータ２０の出力電圧Ｖｏｕｔに対する各スイッチのＯＮ／ＯＦＦを示す。ＯＮは１、ＯＦＦは０として示している。記号Ｓｙｍｂｏｌは、スイッチングモードを示しており、[＋（ＰＬＵＳ）]、[０ｏ２]、[０ｏ１]、[０ｕ１]、[０ｕ２]、[－（ＭＩＮＵＳ）]のモードがある。上記記号の０は、メインインバータ２０の出力電圧がゼロ電圧の略、ｏはｏｖｅｒの略で、ゼロ電圧時において上側の第一スイッチ群４１に電流が流れるモードであり、ｕはｕｎｄｅｒの略で、ゼロ電圧時において下側の第二スイッチ群４２に電流が流れるモードを示している。[＋]は、出力電圧がＶＤＣＰとなるモードであり、[－]は、出力電圧が－ＶＤＣＮとなるモードである。
　図６は、損失分散スイッチングモードにおけるスイッチングに伴う切替損失の一覧を示している。切替損失以外の半導体スイッチが導通する際の導通損失は省略する。また、記号”<->”はモード切替を示している。Ｉｄは各相の出力電流の正負の向きを示している。図６は、各Ｓｗ１～Ｓｗ６において、半導体スイッチをＴ１～Ｔ６とし、ＦＷＤをＤｉ１～Ｄｉ６とした、それぞれの損失を示している。Ｓｗ_ｌｏｓｓは、ターンオンあるいはターンオフのスイッチングに伴う損失を示し、Ｄｉ_ｌｏｓｓは、インバータのデッドタイミング期間でのダイオードの順方向電圧に伴う損失を示している。一例として、図７に、損失分散スイッチングモードにおけるＩｄ＞０の場合の[＋]から[０ｏ２]へのモード切替を示し、切替損失を説明する。また、図８に、Ｉｄ＜０の場合の[＋]から[０ｏ２]へのモード切替を示し、切替損失を説明する。他のモード切替の場合の切替損失は、以下の説明に準ずるため説明は省略する。
　図７の[＋]モードでは、Ｓｗ１、Ｓｗ２、Ｓｗ６をＯＮし、Ｓｗ３、Ｓｗ４、Ｓｗ５をＯＦＦすることで、出力電圧ＶＤＣＰが出力されている。電流は、Ｉｄの正側の向きに、Ｓｗ１、Ｓｗ２の半導体スイッチを流れる。次に、[０ｏ２]モードに切替する前に、アーム短絡を防止するデッドタイム期間で、Ｓｗ１、Ｓｗ６についてはＯＮからＯＦＦに変更する（ただし、切替損失を増加させないために、Ｓｗ６をＯＦＦしてからＳｗ１をＯＦＦするのが好ましい）。デッドタイム期間で、電流が転流し、Ｉｄの正側の向きに、Ｓｗ５のＦＷＤ、Ｓｗ２の半導体スイッチに電流が流れる。この際、Ｓｗ１では、ハードスイッチング動作となるため、スイッチング損失Ｓｗ_ｌｏｓｓが発生する。また、Ｓｗ５のＦＷＤに導通することから、順方向電圧に伴う損失Ｄｉ_ｌｏｓｓが発生する。次に、[０ｏ２]モードでは、Ｓｗ５をＯＦＦからＯＮに変更する。この際、Ｓｗ５の両端に印加している電圧は、ほぼゼロに等しいので、ゼロ電圧スイッチングとなるため、切替に伴う損失は発生しないとする。このモードでは、Ｉｄの正側の向きにＳｗ５とＳｗ２の半導体スイッチに電流が流れる。なお、[０ｏ２]から[＋]へのモード切替についても、ターンオンとターンオフの損失の違いはあるが、各スイッチで同様の損失が発生する。
　次に、図８の[＋]モードでは、Ｓｗ１、Ｓｗ２、Ｓｗ６をＯＮし、Ｓｗ３、Ｓｗ４、Ｓｗ５をＯＦＦすることで、出力電圧ＶＤＣＰが出力されている。電流は、Ｉｄの負側の向きにＳｗ１、Ｓｗ２の半導体スイッチを流れる。次に、モードを[０ｏ２]へ切替する前に、アーム短絡を防止するデッドタイム期間で、Ｓｗ１、Ｓｗ６についてはＯＮからＯＦＦに変更する。デッドタイム期間で、Ｉｄの負側の向きにＳｗ１のＦＷＤと、Ｓｗ２の半導体スイッチに電流が流れる。この際、Ｓｗ１にて、Ｓｗ５のＦＷＤに導通することから順方向電圧に伴う損失Ｄｉ_ｌｏｓｓが発生する。次に、[０ｏ２]モードでは、Ｓｗ５をＯＦＦからＯＮに変更する。この際、Ｓｗ５でハードスイッチングとなるため、スイッチング損失が発生する。このモードでは、電流が転流し、Ｉｄの負側の向きにＳｗ５とＳｗ２の半導体スイッチに電流が流れる。図７および図８に示したように、Ｉｄの電流の向きにかかわらず、同じスイッチング動作によって、[＋]から[０ｏ２]へのモード切替では、上側（第一スイッチ群）の経路に確実に電流を転流できる。同様に、他のモードでも、Ｉｄの電流の向きに応じず、上側（第一スイッチ群）または下側（第二スイッチ群）の経路に確実に電流を転流できる。
　図６に示したように、Ｉｄの電流の向き、およびゼロ電圧を出力するスイッチング動作を選択することで、各スイッチで生じる切替損失を変更できるため、損失分散スイッチングモードは、各スイッチで生じる切替損失を選択して、損失バランスを制御することができる。従って、例えば、解析あるいは実機評価等により、スイッチング素子の素子損失が均等もしくは発熱を集中させるように、予め負荷等の動作モードにおけるゼロ電圧を出力するスイッチング動作を選択して温度を制御してもよい。一方、より高精度に温度制御したい場合は、図４に示すように、各Ｓｗ１～Ｓｗ６に、サーミスタ等の温度センサ１６を設けて、制御部１４が、温度センサ１６により検知した温度の値に基づき、各スイッチの損失が均等もしくは集中するように、ゼロ電圧を出力するスイッチング動作を、動作中に変更して制御するように構成してもよい。また、温度センサ１６は必ずしも全てのスイッチに設けなくともよく、温度センサ１６を設けないスイッチの温度は、設置した温度センサ１６、各スイッチのデューティ情報等に基づき推測してもよい。なお、図６に示したゼロ電圧の切替モードは、全部、ないし、ある一部のみを使って制御してもよい。
　次に、分流スイッチングモードを説明する。本願では、制御部１４は、ゼロ電圧を出力するスイッチング動作として、２直列のコンデンサ１１、１２の中性点とサブインバータ３０との間で流れる電流が、上側と下側に分流するように、すなわち、第一スイッチ群４１と第二スイッチ群４２とに同時に流れるように、Ｓｗ２、Ｓｗ３、Ｓｗ５、およびＳｗ６をＯＮとする。Ｓｗ１、Ｓｗ４はＯＦＦとする。半導体スイッチは、電流が大きくなるに従い、オン抵抗が大きくなるオン抵抗特性があるので、２経路に分流して電流値を半分に減らすことでオン抵抗を小さくできる。更に、電流値を分流することで電流を半分にできることから、オン電圧と電流による導通損失を低減できる。ただし、分流スイッチングモードによって、導通損失を低減することは可能であるが、損失分散スイッチングモードで述べたように切替損失は発生してしまう。
　メインインバータ２０が中性点の電位であるゼロ電圧を出力する場合に、電流が第一スイッチ群４１と第二スイッチ群４２とに同時に流れるよう制御する分流スイッチングモードに対し、損失分散スイッチングモードでは、第一スイッチ群４１と第二スイッチ群４２とのいずれか一方に流れるように制御する、と言える。
　図９に、分流スイッチングモードでのスイッチングパターンＡ、図１０にスイッチングパターンＢを示す。スイッチングパターンＡの記号Ｓｙｍｂｏｌは、[＋]、[－]、[０ｏｕ]、スイッチングパターンＢの記号Ｓｙｍｂｏｌは[＋”]、[－”]、[０ｏｕ]とする。図１１にスイッチングパターンＡの、図１２にスイッチングパターンＢの、それぞれゼロ電圧時に、分流するようにメインインバータ２０を制御した場合における転流での切替損失を示す。図１３、図１５、図１７、図１９にスイッチングパターンＡにおける分流スイッチングモードでの[＋]、[－]からゼロ電圧への切替時における転流動作を示す。図１４、図１６、図１８、図２０に、スイッチングパターンＢにおける分流スイッチングモードでの [＋”]、[－”]からゼロ電圧への切替時における転流動作を示す。ゼロ電圧から[＋]、[－]または[＋”]、[－”]の切替は説明を省略する。
　スイッチングパターンＡとスイッチングパターンＢの違いは、メインインバータ２０の出力電圧ＶＤＣＰと出力電圧ＶＤＣＮの時で、各スイッチング素子のＯＮ／ＯＦＦのパターンが異なり、それに伴い発生する切替損失も異なる。また、スイッチングパターンＢについてはデットタイム期間で、電流が片側になるモードを経由する。図２１にスイッチングパターンＡの、図２２にスイッチングパターンＢの、メインインバータ２０の電圧（1パルス電圧）と、各スイッチのゲート信号波形を示す。図２１と図２２を比較すると、スイッチングパターンパターンＡの方がスイッチングパターンＢに対して、１周期におけるＳｗ５とＳｗ６のＯＮ／ＯＦＦのスイッチング回数を少なくでき、スイッチング損失を小さくできることがわかる。なお、スイッチングパターンＡとスイッチングパターンＢともに、[０ｏｕ]モードでは、電流が分流するように電流が流れる。ここでは、図６で示した損失分散スイッチングモードで示した切替損失記号と比較して、図１１と図１２に記載の損失記号の差を説明する。
　Ｓｗ_ｌｏｓｓ２は、Ｓｗ_ｌｏｓｓに対して、電圧が同等で、電流が分流するため、約半分の電流でスイッチングする場合の損失を示している。Ｓｗ_ｌｏｓｓ３は、Ｓｗ_ｌｏｓｓに対して、電流が約半分で、電圧が約１／３の電圧でスイッチングする損失を示している。例えば、Ｐ側だと電圧ＶＤＣＰを、Ｓｗ２とＳｗ５の並列回路に、Ｓｗ１が直列接続する回路になるため、各スイッチのインピーダンスが同じとすると、Ｓｗ２とＳｗ５に印加する分圧比は、約１／３となる、Ｓｗ１に印加する分圧比は約２／３となる。したがって、スイッチング損失は、Ｓｗ_ｌｏｓｓ＞Ｓｗ_ｌｏｓｓ２＞Ｓｗ_ｌｏｓｓ３となる。一方、Ｄｉ_ｌｏｓｓ２は、Ｄｉ_ｌｏｓｓに対して、電流が分流するため、約半分になった電流による順方向電圧に伴う損失を示している。順方向電圧は、電流が増大するにつれて大きくなるので、電流が小さくなれば、順方向電圧が低下して損失が低減する。したがって、ダイオードによる損失は、Ｄｉ_ｌｏｓｓ＞Ｄｉ_ｌｏｓｓ２となる。
　制御部１４は、ゼロ電圧時に、半分に分流できるように制御することで、導通損失を減らすことは可能であるが、ゼロ電圧時の切替損失は、損失分散スイッチングモードに対して、スイッチングパターンＡでは、同等または減り、一方、スイッチングパターンＢでは、同等またはやや増えることがわかる。ただし、実動作における分流スイッチングモードは、電流の偏りが発生すること、および損失分散スイッチングモードに対して損失を生む箇所が多いので、スイッチングする箇所が多いと、理想的計算と一致せず、必ずしも切替損失は低減しない虞がある。従って、スイッチング回数が多いＰＷＭ動作と比較して、１パルス動作のように、スイッチング回数が明らかに少ない場合において、分流スイッチングモードを適用することが好ましい。もちろん、改善効果は少ない虞もあるが、ＰＷＭ制御時に、分流スイッチングモードを適用してもよい。
　また、各スイッチは、負荷電流に対する半導体素子特性、あるいはゲート抵抗によるスイッチング特性により、導通損失に対してスイッチング損失の影響が大きい場合もあるため、ＰＭＷ動作の場合に、分流スイッチングモードを選択すると、切替損失が増えて全体損失が大きくなる虞もある。
　従って、図２３の「ゼロ電圧時におけるスイッチング動作１」に示すように、制御部１４は、負荷等の条件によりＰＷＭ動作と１パルス動作を切替するタイミングｔ２で、ＰＷＭの場合を損失分散スイッチングモードとし、１パルス動作時には分流スイッチングモードとして、１パルス動作時における全体損失を減らすようにするのがよい。ただし、ゼロ電圧を継続して出力する途中で損失分散スイッチングモードから分流スイッチングモードに切り替えると１回分の切替損失が発生するため、そのタイミングの手前（図２３の「ゼロス電圧時におけるスイッチング動作２」）、または直後のゼロ電圧になるタイミング（図２３の「ゼロ電圧時におけるスイッチング動作３」）で、損失分散スイッチングモードから分流スイッチングモードに切り替えてもよい。
　なお、前述した損失分散スイッチングモードと比較して、分流スイッチングモードは、各スイッチの損失を分散させるパターンが少ないため、各スイッチの損失バランスが崩れる虞もある。従って、例えば、分流スイッチングモード時に、切替損失等は増加するが、Ｓｗ２、Ｓｗ３、Ｓｗ５、Ｓｗ６がＯＮからＳｗ２、Ｓｗ３、Ｓｗ５、Ｓｗ６の一部をＯＦＦに制御するダイオードモードでの分流、もしくは、上側または下側の電流を止めて片側電流にするように制御する方法で、Ｓｗ２、Ｓｗ３、Ｓｗ５、Ｓｗ６の損失を分散するように制御してもよい。
　次に、冷却器のより一層の小型、軽量化を説明する。各スイッチのうち第一スイッチＳｗ５と第三スイッチＳｗ６は、ゼロ電圧時に半導体スイッチまたは逆並列接続したＦＷＤで還流モードとして導通しているに過ぎない。したがって、Ｓｗ５とＳｗ６の損失は、正電圧または負電圧も供給するＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４の損失に比較して小さくすることできる。また、１パルス動作に対してＰＷＭ動作は、スイッチング回数が多いことからスイッチング損失が増加する虞がある。さらに、ＰＷＭ動作では、１周期に複数パルスを出力する場合に電流の大きい箇所で複数回導通させることから導通損失が多くなり、（ＰＷＭ動作におけるＳｗ５とＳｗ６の損失）＞（１パルス動作におけるＳｗ５とＳｗ６の損失）となる。前述したように、中負荷～高負荷のように電流が大きい場合において、メインインバータ２０を１パルス動作でスイッチング損失を抑制し、ゼロ電圧時に分流スイッチングモードを選択することで、Ｓｗ５とＳｗ６の損失を限りなく最小にすることができる。一方、起動時あるいは軽負荷から中負荷にかけてＰＷＭ動作する場合については、電流値が小さいため、Ｓｗ５とＳｗ６の損失は小さい状態にできる。なお、場合によって電流値が小さくともＳｗ５とＳｗ６の損失が多少大きい場合は、起動時あるいは軽負荷から中負荷までＰＷＭ動作している時間を短く設定してもよい。例えば、発熱によるスイッチの許容温度まで到達する時定数と比べてＰＷＭ動作している時間を短く設定すればよい。したがって、Ｓｗ５とＳｗ６で発生する損失を起動から定格動作までの一連の動作で冷却器が不要（ヒートシンクレス）なほどを小さくすることが可能である。
　図２４および図２５に、各スイッチの物理的な取り付け場所の例を示す。上記のように、Ｓｗ５、Ｓｗ６は、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４と比べて、損失が小さく発熱が少ない。そこで、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４は、冷却用のヒートシンクなどの冷却器に取り付けられ、Ｓｗ５、Ｓｗ６の少なくとも一方は、この冷却器５０よりも冷却性能が低い他の部材（以下、取付用部材と呼ぶ。）に取り付けられてもよい。取付用部材は、ヒートシンクよりも熱伝導率が低い、または熱抵抗が高いことにより、ヒートシンクより冷却性能が低い部材のことを言う。図２４の例では、取付用部材として、素子固定用の基板６０が用いられ、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４が冷却器であるヒートシンク５０に取り付けられ、Ｓｗ５、Ｓｗ６が取付用部材である基板６０に取り付けられる。図２５の例では、取付用部材として、電力変換装置１を格納する筐体７０が用いられ、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４がヒートシンク５０に取り付けられ、Ｓｗ５、Ｓｗ６が筐体７０に取り付けられる。
　Ｓｗ５、Ｓｗ６は発熱が小さいため、冷却性能が低い取付用部材を用いても放熱が可能である。それにより、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ５、Ｓｗ６の全てをヒートシンクに取り付ける場合と比べて、ヒートシンクを小型に、あるいはヒートシンクの個数を少なくできる。また、取付用部材としては、小型（薄型）の基板６０、あるいは既存の筐体７０を用いることができる。それにより、電力変換装置１に設けられる冷却用の部材を全体として小型、軽量化できる。
　なお、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ５、Ｓｗ６が取付用部材に取り付けられた状態で、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４はヒートシンクなどの冷却器にも取り付けられ、発熱が小さいＳｗ５、Ｓｗ６は冷却器には取り付けられず取付用部材だけに取り付けられるようにしてもよい。また、Ｓｗ５、Ｓｗ６の一方はヒートシンクなどの冷却器にも取り付けられ、他方は取付用部材だけに取り付けられるようにしてもよい。また、取付用部材として、ヒートシンク５０または筐体７０に熱輸送するよう接続する金属が用いられてもよい。
　また、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ５、Ｓｗ６はブスバー（バスバーとも称する）で接続され、取付用部材としてブスバーを用いて冷却するように構成してもよい。また、Ｓｗ５、Ｓｗ６の少なくとも一方を取付用部材に取付け、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、を含むその他のスイッチをヒートシンクによる間接冷却ではなく、直接水冷で冷却するようにしてもよい。
　以上のように、実施の形態１に係る電力変換装置は、直流源に接続されるマルチレベル出力が可能なメインインバータ２０と、メインインバータ２０に直列に接続され負荷側に接続されたサブインバータ３０と、メインインバータ２０およびサブインバータ３０を制御する制御部１４とを備え、メインインバータ２０は、中間コンデンサ１１，１２の中性点Ｃとサブインバータ３０との間に、スイッチング素子とダイオードとで構成されるスイッチが少なくとも２個直列に接続されたスイッチ群４１、４２が２個並列に接続され、制御部１４は、メインインバータ２０をＰＷＭ動作と１パルス動作とに切り替え、メインインバータ２０が１パルス動作におけるゼロ電圧を出力する場合に、中性点Ｃとサブインバータ３０との間で流れる電流が２つのスイッチ群４１、４２に同時に流れるようにスイッチング素子を制御する電力変換装置である。このように構成することで、１パルス動作による、スイッチング損失の低減に加えて、分流動作により、導通損失を低減できるため、劇的に損失を低減可能となる。高効率化して損失が低減できることから、冷却器を小型、および軽量にでき、ノイズフィルタを小さく構成可能な、メインインバータ２０の出力電圧にサブインバータ３０の電圧を加減する方式のマルチレベルインバータ２を、さらに小型、および軽量に構成できる効果が得られる。さらに、損失を低減したことで、第一スイッチＳｗ５と第三スイッチＳｗ６は、取付用部材に取り付けて冷却する構成とすることで、第一スイッチＳｗ５と第三スイッチＳｗ６を冷却するためのヒートシンクを削減でき、マルチレベルインバータ２をより一層の小型、および軽量に構成できる効果が得られる。
実施の形態２．
　実施の形態１より、負荷の動作条件として、中～高負荷では損失が多いため、損失を低減するために、１パルス動作に加えて、ゼロ電圧時に分流スイッチングモードを選択するのが好適であった。分流スイッチングモードは、特に低損失化を実現する手段であり、各スイッチの損失バランスが偏り、各スイッチの温度分布が崩れる虞がある。温度分布が崩れることで、電力変換装置を冷却する冷却器の配置に所定の制約が課されること、あるいは温度が集中する所定スイッチを冷却するために、冷却器等の大型化を招く虞もある。したがって、損失を分散することも重要である。実施の形態２では、分流スイッチングモードと損失分散スイッチングモードとを周期的に切替することで低損失かつ損失分散を行う方法を示す。実施の形態１に記載した同等の内容は省略する。
　図２６に、１パルス動作波形に対して、ゼロ電圧時における、分流スイッチングモードと損失分散スイッチングモードを切り替えるタイミングを示す。制御部１４は、時刻ｔ４までは、分流スイッチングモード、時刻ｔ４から時刻ｔ５までは損失分散スイッチングモード、時刻ｔ５以降は分流スイッチングモードというように、周期的に切替を行う。ここで、切替える周期は、例えばインバータの基本波周波数の複数周期といった長い周期としてもよい。ただし、図２６では、時刻ｔ４と時刻ｔ５のＶＤＣＰのタイミングで切替しているが、そのタイミングには限定しない。周期的であればゼロ電圧を出力するどのタイミングでもよい。また、例えば図２７に示すように、メインインバータのＶＤＣＰ->ゼロ電圧->－ＶＤＣＮのような瞬時的なゼロ電圧期間に、「ゼロ電圧時におけるスイッチング動作４」、あるいは「ゼロ電圧時におけるスイッチング動作５」に示すような時間比で、分流スイッチングモードと損失分散スイッチングモードを切替えてもよい。
　分流スイッチングモードと損失分散スイッチングモードの時間比の設定は、解析あるいは実機評価等により、各スイッチの損失が均等に近くなるように、予め負荷等の動作モードにおける分流と分散のスイッチングの選択を算出して設定してもよい。また、各スイッチに温度センサを設けることで、各スイッチの温度情報に基づき時間比を変更するようにしてもよいし、各スイッチの温度情報に基づき、その温度を分散するように、分流スイッチングモードに対して損失分散スイッチングモードを所定のタイミングで適用するように切替してもよい。また、温度センサは全てのスイッチに設けなくともよい。 温度センサを設けないスイッチの温度は、設置した温度センサ、スイッチのデューティ情報等から推定してもよい。
　前述した分流スイッチングモードに対する損失分散スイッチングモードは、各スイッチの損失を均等にするようにしてもよいし、分流スイッチングモードで損失の小さい所定スイッチに対して所定スイッチの損失を増やし分流スイッチングモードで損失の大きい所定スイッチに対して所定スイッチの損失を減らすようにしてもよい。
　したがって、分流スイッチングモードで損失を低減した上で、損失分散スイッチングモードに周期的に切替することより、損失バランスの偏りを改善することで温度分布を改善可能である。ただし、分流スイッチングモードによる損失改善効果は、損失分散スイッチングモードを適用した時間に応じて効果は低減する。
　実施の形態１で述べたように、中負荷から高負荷条件での１パルス動作において、分流スイッチングモードを適用する方法が、損失を低減する方法として特に有効であるため、１パルス動作において、分流スイッチングモードと損失分散スイッチングモードとを周期的に切替えることで、低損失でかつ損失分散を行うのがよい。もちろん、効果は低い虞はあるが、ＰＭＷ動作において、分流スイッチングモードに、損失分散スイッチングモードを周期的に切替してもよい。
　以上のように、分流スイッチングモードと損失分散スイッチングモードとを周期的に切替えることで、低損失かつ損失分散を行うことが可能であり、冷却器などを小型、及び軽量にできるため、マルチレベルインバータ２を、小型および軽量にする効果がある。
実施の形態３
　本実施の形態は、実施の形態１あるいは実施の形態２による電力変換装置１を備えた飛行物体１００である。本実施の形態の飛行物体１００は、例えば飛行機、ヘリコプター、ドローン、空飛ぶ自動車等である。
　図２８は、実施の形態３による飛行物体１００の概略ブロック図である。飛行物体１００は、実施の形態１または実施の形態２で説明したマルチレベルインバータ２を含む電力変換装置を備える。飛行物体１００は電動飛行物体であり、その推進系電力システム９０として、電力源９２、電力源９２に接続された直流源３、直流源３に接続され所定の電圧に変換する降圧、昇圧又は昇降圧ＤＣ／ＤＣコンバータ９１、ＤＣ／ＤＣコンバータ９１で降圧又は降圧された直流電力を交流電力に変換するマルチレベルインバータ２、マルチレベルインバータ２の負荷として電力が供給される装備品４４を備える。制御部１４は、ＤＣ／ＤＣコンバータ９１及びマルチレベルインバータ２を制御する。制御部１４とマルチレベルインバータ２とで実施の形態１あるいは実施の形態２による電力変換装置１を構成する。制御部１４は、マルチレベルインバータ２の内部に設けられていてもよく、マルチレベルインバータ２とは別の装置に設けられてもよい。装備品４４は直流源３の電力を用いる装備品である。装備品４４は、推進力を得るための推進系負荷であり、例えば電動モータである。
　実施の形態１または実施の形態２による電力変換装置１のマルチレベルインバータ２は、飛行物体１００に搭載される推進系電力システム９０の電動飛行物体用のマルチレベルインバータ２として用いられる。また、実施の形態１または実施の形態２による電力変換装置１は、上述のとおり、冷却器を小型、及び軽量にできる。そのため、電力変換装置１を飛行物体１００の推進系電力システム９０に搭載することにより、電動飛行物体用としてのマルチレベルインバータ２を小型、及び軽量にすることができる。これにより、飛行物体１００の燃費が向上する。
実施の形態４．
　本実施の形態は、実施の形態１あるいは実施の形態２による電力変換装置１が搭載された飛行物体１００である。飛行物体１００は、例えば飛行機、ヘリコプター、ドローン、空飛ぶ自動車等である。
　図２９は、実施の形態４による飛行物体１００の概略ブロック図である。飛行物体１００は、実施の形態１あるいは実施の形態２で説明したマルチレベルインバータ２を含む電力変換装置を備える。飛行物体１００は、その装備品系電力システム９４として、電力源９２、電力源９２に接続され交流電力を直流電力に変換するＡＣ／ＤＣコンバータ９３、ＡＣ／ＤＣコンバータ９３に接続された直流源３、直流源３に接続され所定の電圧に変換する降圧、昇圧又は昇降圧ＤＣ／ＤＣコンバータ９１、ＤＣ／ＤＣコンバータ９１で降圧された直流電力を交流電力に変換するマルチレベルインバータ２、マルチレベルインバータ２の負荷として電力が供給される装備品４５を備える。制御部１４は、ＤＣ／ＤＣコンバータ９１、マルチレベルインバータ２、ＡＣ／ＤＣコンバータ９３を制御する。制御部１４とマルチレベルインバータ２とで実施の形態１あるいは実施の形態２による電力変換装置１を構成する。制御部１４は、マルチレベルインバータ２の内部に設けられていてもよく、マルチレベルインバータ２とは別の装置に設けられてもよい。装備品４５は直流源３の電力を用いる装備品であり、例えば空調、エンジンスタータ、及び補助電力装置の駆動に用いる電動モータ等を指す。
　本実施の形態４の飛行物体１００は、実施の形態１あるいは実施の形態２による電力変換装置１を、飛行物体１００に搭載される装備品４５の電力供給源として用いる。これにより、実施の形態３と同様に、冷却器を小型、および軽量にできることから、飛行物体用としてのマルチレベルインバータ２を小型、及び軽量にすることができる。これにより、飛行物体１００の燃費が向上する。
　本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１　電力変換装置、２　マルチレベルインバータ、３　直流源、４　負荷、１４　制御部、１６　温度センサ、２０　メインインバータ、３０　サブインバータ、４１　第一スイッチ群、４２　第二スイッチ群、４４、４５　装備品、５０　ヒートシンク（冷却器）、６０　基板（取付用部材）、７０　筐体（取付用部材）、１００　飛行物体、Ｃ　中性点、Ｎ　マイナス端子、Ｐ　プラス端子、Ｓｗ５　第一スイッチ、Ｓｗ２　第二スイッチ、Ｓｗ６　第三スイッチ、Ｓｗ３　第四スイッチ、Ｓｗ１　第五スイッチ、Ｓｗ４　第六スイッチ

Claims (8)

  1. 　直流のプラス電位が印加されるプラス端子と、直流のマイナス電位が印加されるマイナス端子との間に中性点を有するコンデンサを備え、少なくとも、前記プラス端子の電位と前記マイナス端子の電位と、前記中性点の電位とを出力可能な、スイッチング素子とこのスイッチング素子に並列に接続されたダイオードとで構成されるスイッチを複数備えたメインインバータと、
    前記メインインバータの出力に接続されたサブインバータと、
    前記メインインバータおよび前記サブインバータを制御する制御部と、を備え、
    前記メインインバータと前記サブインバータとが、前記メインインバータの出力電圧に前記サブインバータの電圧を加減してマルチレベルの電圧を出力するマルチレベルインバータを構成する電力変換装置において、
    前記メインインバータは、前記中性点と前記サブインバータとの間に、少なくとも第一スイッチと第二スイッチが直列接続された第一スイッチ群と、少なくとも第三スイッチと第四スイッチが直列接続された第二スイッチ群とが並列に接続された構成を含み、
    　前記制御部は、
    前記メインインバータの動作を、１周期の間の前記プラス端子の電位の出力および前記マイナス端子の電位の出力のそれぞれにおいて複数のパルスを出力し、パルス幅を制御するＰＷＭ動作と、１周期の間の前記プラス端子の電位の出力および前記マイナス端子の電位の出力のそれぞれにおいて１パルスを出力する１パルス動作とに切り替え可能であって、前記１パルス動作において、前記メインインバータが、前記中性点の電位であるゼロ電圧を出力する場合に、前記中性点と前記サブインバータとの間で流れる電流が前記第一スイッチ群と前記第二スイッチ群とに同時に流れるように前記メインインバータに備えられた複数の前記スイッチング素子を制御する分流スイッチングモードを有する電力変換装置。
  2. 　前記第一スイッチと前記第二スイッチが接続される接続点と前記プラス端子との間に、第五スイッチが接続され、前記第三スイッチと前記第四スイッチが接続される接続点と前記マイナス端子との間に、第六スイッチが接続された請求項１に記載の電力変換装置。
  3. 　前記制御部は、前記メインインバータが、前記ＰＷＭ動作において前記ゼロ電圧を出力する場合に、前記中性点と前記サブインバータとの間で流れる電流が前記第一スイッチ群と前記第二スイッチ群とのいずれか一方に流れるように前記メインインバータに備えられた複数の前記スイッチング素子を制御する損失分散スイッチングモードを有する請求項１または２に記載の電力変換装置。
  4. 　前記制御部は、前記メインインバータの動作を、前記１パルス動作と前記ＰＷＭ動作とを切り替えるタイミングで、前記分流スイッチングモードと前記損失分散スイッチングモードとを切り替える請求項３に記載の電力変換装置。
  5. 　前記制御部は、前記メインインバータが、前記１パルス動作において前記ゼロ電圧を出力する場合に、前記中性点と前記サブインバータとの間で流れる電流が前記第一スイッチ群と前記第二スイッチ群とのいずれか一方に流れるように前記メインインバータに備えられた複数の前記スイッチング素子を制御する損失分散スイッチングモードを有し、前記１パルス動作において、前記分流スイッチングモードと前記損失分散スイッチングモードとを周期的に切り替える請求項１に記載の電力変換装置。
  6. 　前記メインインバータの各スイッチに温度センサを設け、前記制御部は、各温度センサにより検知した温度値により、前記損失分散スイッチングモードにおける、各スイッチのスイッチング動作を制御する請求項３から５のいずれか１項に記載の電力変換装置。
  7. 　前記第一スイッチと前記第三スイッチは、前記中性点に接続されており、前記第二スイッチおよび前記第四スイッチが、冷却器に取り付けられ、前記第一スイッチと前記第三スイッチの少なくとも一方が、冷却性能が前記冷却器よりも低い部材に取り付けられている請求項１から６のいずれか１項に記載の電力変換装置。
  8. 　直流源と、この直流源の電力を用いる装備品と、前記直流源の電力を変換して前記装備品に電力を供給する電力変換装置である、請求項１から７のいずれか１項に記載の電力変換装置とを備えた飛行物体。
PCT/JP2022/017028 2022-04-04 2022-04-04 電力変換装置、および飛行物体 WO2023195041A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023513125A JP7271808B1 (ja) 2022-04-04 2022-04-04 電力変換装置、および飛行物体
PCT/JP2022/017028 WO2023195041A1 (ja) 2022-04-04 2022-04-04 電力変換装置、および飛行物体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/017028 WO2023195041A1 (ja) 2022-04-04 2022-04-04 電力変換装置、および飛行物体

Publications (1)

Publication Number Publication Date
WO2023195041A1 true WO2023195041A1 (ja) 2023-10-12

Family

ID=86382664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/017028 WO2023195041A1 (ja) 2022-04-04 2022-04-04 電力変換装置、および飛行物体

Country Status (2)

Country Link
JP (1) JP7271808B1 (ja)
WO (1) WO2023195041A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7553678B1 (ja) 2023-10-12 2024-09-18 株式会社Tmeic 電力変換装置および電力変換装置の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058536A1 (ja) * 2008-11-18 2010-05-27 三菱電機株式会社 電力変換装置
JP2011120325A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 電力変換装置
WO2014024321A1 (ja) * 2012-08-10 2014-02-13 三菱電機株式会社 ３レベル電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058536A1 (ja) * 2008-11-18 2010-05-27 三菱電機株式会社 電力変換装置
JP2011120325A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 電力変換装置
WO2014024321A1 (ja) * 2012-08-10 2014-02-13 三菱電機株式会社 ３レベル電力変換装置

Also Published As

Publication number Publication date
JPWO2023195041A1 (ja) 2023-10-12
JP7271808B1 (ja) 2023-05-11

Similar Documents

Publication Publication Date Title
US8283880B2 (en) Motor drive device with function of switching to power regenerative operation mode
JP5755197B2 (ja) 電力変換装置
JP3314256B2 (ja) 電気車の電力変換装置
US9281776B2 (en) Power conversion apparatus including different voltage-type bridge circuits
US20130038140A1 (en) Switching circuit
US9912279B2 (en) Circuit with current sharing alternately switched parallel transistors
JP6218906B1 (ja) 電力変換装置
KR20190038302A (ko) 전력 변환 장치
KR20160101034A (ko) 다중레벨 드라이브 하프 dc 버스 전력 공급원
JP3625429B2 (ja) 電力変換器の制御装置
WO2023195041A1 (ja) 電力変換装置、および飛行物体
Madan et al. Comparison of two-level and three-level NPC inverter topologies for a PMSM drive for electric vehicle applications
JP4943625B2 (ja) 能動的なクランピングスイッチを備える３レベル電力変換装置のための制御・調節方法、およびそのための装置
JP2003134823A (ja) 電力変換装置
Potty et al. Performance improvement of medium voltage modular multilevel converter based motor drive using SiC MOSFETs
JPWO2019167244A1 (ja) 電力変換装置および電動機システム
CN111835215A (zh) 转换器电路、电力转换系统以及电动机驱动装置
JP2000102257A (ja) インバータのｐｗｍパルス発生方法および発生装置
JP2006230035A (ja) 電力変換装置とその駆動方法
CN114448300A (zh) 逆变器电路和制动斩波器电路
JP2009131024A (ja) 電力変換装置及びその制御方法
JP2017228912A (ja) 半導体装置
EP1590883B1 (en) Dc/dc bridge for controlling a direct-current load
WO2017034028A1 (ja) インバータの制御方法及び制御装置、並びにインバータ装置
US20230396184A1 (en) Power converting apparatus, three-level inverter, control method of power converting apparatus, and control method of three-level inverter

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2023513125

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22936444

Country of ref document: EP

Kind code of ref document: A1