JPWO2012157584A1 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2012157584A1
JPWO2012157584A1 JP2013515137A JP2013515137A JPWO2012157584A1 JP WO2012157584 A1 JPWO2012157584 A1 JP WO2012157584A1 JP 2013515137 A JP2013515137 A JP 2013515137A JP 2013515137 A JP2013515137 A JP 2013515137A JP WO2012157584 A1 JPWO2012157584 A1 JP WO2012157584A1
Authority
JP
Japan
Prior art keywords
conductor pattern
insulating substrate
semiconductor device
base member
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013515137A
Other languages
English (en)
Other versions
JP5729468B2 (ja
Inventor
文男 長畦
文男 長畦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013515137A priority Critical patent/JP5729468B2/ja
Publication of JPWO2012157584A1 publication Critical patent/JPWO2012157584A1/ja
Application granted granted Critical
Publication of JP5729468B2 publication Critical patent/JP5729468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

接合部コーナーでの応力集中を低減することにより、温度サイクル等の信頼性試験でのはんだ層のクラック進行を抑制し、或いは防止できる半導体装置とその製造方法を提供する。この半導体装置は、両面に導体パターン（２ａ，２ｂ）が接合形成された絶縁基板（１）上に半導体チップ（３）がマウントされる。絶縁基板（１）は、放熱用ベース部材（４）と接合して、半導体チップ（３）の発熱が外部に放出可能な接続構造を有する。半導体チップ（３）がマウントされた表面側の導体パターン（２ａ）に対して一端が接合される内部接続端子（７０）は、その接合部（７１，７２）の形状が円形に構成されている。また、放熱用ベース部材（４）と接合された裏面側の導体パターン（２ｂ）は、その接合面の形状が矩形であって、かつコーナー部近傍で所定の曲率半径を有している。その結果、半田等の固着層のコーナー部に加わる応力を弾性限界以下まで小さく設定できる。

Description

本発明は、パワー半導体モジュールなどを対象とした半導体装置とその製造方法に関し、とくに絶縁基板上にパワー半導体チップをマウントするとともに絶縁基板を放熱用ベース部材に接合して、パワー半導体チップの発熱が外部に放出可能な接続構造を有する半導体装置とその製造方法に関する。
パワー半導体モジュールなどを対象とした半導体装置では、電流容量が増大化する一方で小形化、高密度化が進み、これに対応してパッケージ内部の配線についても、通電容量が大きくなり、その放熱性を向上する必要がある。また、配線インダクタンスの低減化を図るために、従来のアルミワイヤのボンディングに代えて銅板を用いたリードフレームが多く採用されるようになっている。
図８は、従来の半導体装置を示す縦断面図および平面図である。
図８（Ａ）は、同図（Ｂ）におけるＡ−Ａ矢視線に沿って示す縦断面図であって、セラミック等の絶縁基板１は、両面に導体パターン２ａ，２ｂが接合形成されたＤＢＣ（Direct Bonding Copper）基板である。また、絶縁基板１の表面側の銅回路として形成された導体パターン２ａには、半田接合によって半導体チップ３がマウントされている。絶縁基板１の裏面側には、導体パターン２ａと同様の厚さで接合された導体パターン２ｂが放熱用ベース部材４に接合され、半導体チップ３の発熱を外部に放出している。また、放熱用ベース部材４は樹脂ケース５の底面を構成しており、そこに大小２枚の絶縁基板１が接合され、樹脂ケース５内に充填されたゲル状の封止材６によって半導体チップ３や内部接続端子７、アルミワイヤ８を保護している。
図８（Ｂ）は封止材６を充填する以前の半導体装置の状態を示す平面図であって、半導体チップ３の金属電極３ａ，３ｂは内部接続端子７、アルミワイヤ８により導体パターン２ａの所定部に内部配線されている。また、複数の外部引出端子９ａ，９ｂが導体パターン２ａから樹脂ケース５の上面に引き出されている。なお、内部接続端子７や外部引出端子９ａ，９ｂは、銅板を加工してなるリードフレームとして構成されるものである。
このようなモジュール型パワー半導体装置、インテリジェント・パワーモジュール、ディスクリート半導体製品などの半導体装置は、半導体チップ３の金属電極３ａ，３ｂと内部接続端子７、内部接続端子７と絶縁基板１上に固着された導体パターン２ａとの間がデバイス内部で配線され、外部引出端子９ａ，９ｂがデバイス外部に導出される。半導体装置内部における半導体チップ３と導体パターン２ａ、導体パターン２ｂと放熱用ベース部材４、あるいは導体パターン２ａと内部接続端子７や外部引出端子９ａ，９ｂとの間は、通常、はんだ付け、ろう付け、超音波接合、レーザ溶接接合などで接続して配線される。しかも、通常の場合は、半導体装置を構成する部品形状が正方形や長方形であって、しかも熱膨張係数が異なる金属を互いに固着して構成される。
図９は、図８（Ａ）に示す従来の半導体装置のIX−IX断面矢視図である。
パワー半導体モジュールなどを対象とした半導体装置内部では、放熱用ベース部材４に接合される導体パターン２ｂの形状は、通常、この図９に示すように正方形、あるいは長方形となっている。また、一般に半導体チップと金属端子、金属同士、或いは金属端子と絶縁基板上に固着された金属パターンとの配線等がなされる場合でも、互いに接続される各々の部品形状はモジュール外形に合わせる形で、正方形、あるいは長方形のものが採用されていた。そのため、半田付けやろう付けなどで、半導体チップと金属端子、或いは熱膨張係数が異なる金属同士が接続される場合、温度サイクルなどの信頼性試験においてそれぞれの部品相互で熱膨張係数が異なり、角張ったコーナー部においてその接合面に沿って生じる応力が集中するために、半田層やろう材層に割れ目、裂け目等の亀裂（クラック）が進行しやすい。
図１０は、温度サイクル試験における半田固着層のクラックを示す図である。同図（Ａ）（Ｂ）には、図８に示す大小２枚の絶縁基板１の裏面に形成された導体パターン２ｂについて、半田接合によって放熱用ベース部材４上に固着された状態で温度サイクルなどの信頼性試験においてそれぞれの部品相互での膨張・収縮が繰り返されて生じるクラックを示している。
図中、それぞれの固着層１３ａ，１３ｂに生じる亀裂の進行方向が、矢印によって表示されている。また、図１０（Ａ）に示す平面正方形状の固着層１３ａの超音波写真では、半田の亀裂発生部分に相当する領域が、白色部分を多く含む領域として表示される。
このように、図１０の金属部材１２に相当する導体パターン２ｂの下面を金属部材１１に相当する放熱用ベース部材４上に半田接合した半導体装置では、固着層１３のコーナー部分で大きなせん断歪みが生じて、そこから亀裂が広がっていることが分かる。そして、この絶縁基板１のコーナー部に発生した亀裂が半導体チップ３との接合面域まで成長すると、絶縁基板１から放熱用ベース部材４へ伝熱する熱流束が亀裂により阻害される。このために、半導体チップ３の発生熱に対する放熱性を妨げられ、その結果として素子のジャンクション温度が異常上昇して熱破壊に至るおそれがある。
下記特許文献１では、半田層の厚みが薄いと、使用環境でのヒートサイクルにより、絶縁基板とリードフレームとの熱膨張差に起因して半田接合部に発生した熱応力で早期に疲労破壊に至ることから、リードフレームまたは絶縁基板の銅回路パターンの半田接合面に突起を形成して半田層の厚みのバラツキを防ぐようにした接続構造の半導体装置が示されている。
また、別の特許文献２では、接合部に加わる応力の緩和策として、基板の四隅コーナー部に面取り部、あるいは導体パターンにスリットを形成した構成を採用することにより、熱サイクルに起因する接合部の熱応力を緩和して亀裂が発生するまでの時間を延ばし、さらに亀裂の成長を抑制している。
特許第４１００６８５号公報（段落番号［０００８］〜［００１４］参照） 特許第４１２４０４０号公報（段落番号［００２４］〜［００７１］参照）
このように、正方形或いは長方形で構成された金属部品のコーナー部にはせん断応力が集中しやすく、固着層のコーナー部から亀裂が進行する原因になる。そして、こうした接合面に生じる亀裂が進展することで半導体装置の放熱性能が低下するから、とりわけパワー半導体モジュールでは発生する熱が外部に逃げにくくなる等、最終的には半導体装置自体が熱破壊に至るという深刻な問題点があった。
本発明はこのような点に鑑みてなされたものであり、接合部コーナーでの応力集中を低減することにより、温度サイクル等の信頼性試験でのはんだ層のクラック進行を抑制し、或いは防止できる半導体装置とその製造方法を提供することを目的とする。
本発明では、上記問題を解決するために、表裏面に導体パターンを接合形成してなる絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置が提供される。この半導体装置では、前記放熱用ベース部材と接合された裏面側の前記導体パターンは、その接合部の形状が矩形であって、かつコーナー部近傍で所定の曲率半径を有している。所定の曲率半径は、１ｍｍから１０ｍｍの範囲にとる。
また、本発明では、上記問題を解決するために、表裏面に導体パターンを接合形成してなる絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置が提供される。この半導体装置では、前記放熱用ベース部材と接合された裏面側の前記導体パターンは、その接合部の形状が、対応する放熱用ベース部材に対して複数の接合部からなっていて、複数の接合部のそれぞれは矩形であって、かつコーナー部近傍で所定の曲率半径を有している。所定の曲率半径は、１ｍｍから１０ｍｍの範囲にとる。
また、本発明では、上記問題を解決するために、表裏面に導体パターンを接合形成してなる絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置が提供される。この半導体装置では、前記放熱用ベース部材と接合された裏面側の前記導体パターンは、その接合部の形状が、対応する放熱用ベース部材に対して複数の接合部からなっていて、それら複数の接合部のそれぞれは矩形であって、かつコーナー部近傍で所定の曲率半径を有している。所定の曲率半径は、１ｍｍから１０ｍｍの範囲にとる。
また、本発明では、上記問題を解決するために、表裏面に導体パターンを接合形成してなる絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置が提供される。この半導体装置では、前記放熱用ベース部材と接合された裏面側の前記導体パターンは、その接合部の形状が、一つ以上の湾曲部を有していて、かつその湾曲部及びコーナー部近傍で所定の曲率半径を有している。所定の曲率半径は、１ｍｍから１０ｍｍの範囲にとる。
また、本発明では、上記問題を解決するために、表裏面に導体パターンを接合形成してなる絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置が提供される。この半導体装置では、前記放熱用ベース部材と接合された裏面側の前記導体パターンは、その接合部の形状が、対応する放熱用ベース部材に対して複数の接合部からなっていて、それら複数の接合部のそれぞれは六以上の多角形である。
また、本発明は、絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置の製造方法において、前記絶縁基板の表裏面に導体パターンを接合するとともに、前記絶縁基板の裏面においてはその接合部の形状が矩形であって、かつコーナー部近傍で所定の曲率半径を有する導体パターンを接合する工程と、前記放熱用ベース部材と前記導体パターンとの間に、前記導体パターンと同じ平面形状で所定の厚みを有するシート状半田を設置して加熱する工程と、前記シート状半田を固化して、前記導体パターンを前記放熱用ベース部材に接続する半田固着層を生成する工程と、を備えたことを特徴とするものである。所定の曲率半径は、１ｍｍから１０ｍｍの範囲にとる。
本発明によれば、固着層のコーナー部に加わる応力を弾性限界以下まで小さく設定することによって、そこに生じる亀裂を抑制し、防止することができる。したがって、過酷な温度条件で使用される半導体装置の放熱性を確保して、その長寿命化を図ることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の第１の実施の形態に係る半導体装置を示す縦断面図および平面図である。 図１（Ａ）のII−II線に沿って示す平面断面図である。 ２つの金属部材が半田固着層によって接合された状態を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の放熱用ベース部材と絶縁基板の接合状態を示す図である。 本発明の第３の実施の形態に係る半導体装置の放熱用ベース部材と絶縁基板の接合状態を示す図である。 本発明の第４の実施の形態に係る半導体装置を示す平面図および縦断面図である。 本発明の第５の実施の形態に係る半導体装置の放熱用ベース部材と絶縁基板の接合状態を示す図である。 従来の半導体装置を示す縦断面図および平面図である。 図８（Ａ）に示す従来の半導体装置のIX−IX断面矢視図である。 温度サイクル試験における半田固着層のクラックを示す図である。
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す縦断面図および平面図であり、図２は、図１（Ａ）のII−II線に沿って示す平面断面図である。
図示したパワー半導体装置は、表裏面に導体パターン２ａ，２ｂを接合形成してなる絶縁基板１上に半導体チップ３をマウントするとともに、絶縁基板１を放熱用ベース部材４と接合して、半導体チップ３での発熱を外部に放出可能としている。また、このパワー半導体装置は、半導体チップ３がマウントされている絶縁基板１の表面側の導体パターン２ａに、銅板のリードフレームからなる外部引出端子９ａ，９ｂが接合され、さらに、半導体チップ３の金属電極３ａと導体パターン２ａとを互いに接続する内部接続端子７０を備えている。こうした接続構造自体は、図８に示した従来装置と同じである。
このパワー半導体装置の特徴は、第１に内部接続端子７０および外部引出端子９ａ，９ｂの接合部７１，７２および９１の外形が円形状に例示される曲線形状に形成されていることである。第２の特徴は、図２に示すように、放熱用ベース部材４と接合される導体パターン２ｂから角張ったコーナー部をなくして導体パターンの外形を曲線形状で形成し、応力集中を低減することで放熱用ベース部材４との間の半田固着層に亀裂が生じることを防いでいる点である。すなわち、図２に示すように、絶縁基板１の裏面側で放熱用ベース部材４と接合される導体パターン２ｂは、その接合部の形状が絶縁基板１より一回り小さい矩形形状であって、かつコーナー部近傍で所定の曲率半径を有している。この曲率半径は、実験的に、１ｍｍから１０ｍｍの範囲にとるのがよい。
そのうえで、半導体チップ３がマウントされた表面側の導体パターン２ａに対して一端が接合される内部接続端子７０は、その接合部７１，７２の形状が円形に構成されている。また、表面側の導体パターン２ａから引き出される外部引出端子９ａ，９ｂについても、その接合部９１の形状が円形に構成されている。これにより、半田による固着層にもコーナー部がなくなって、そこに加わる応力をその弾性限界以下まで小さく設定できるようになり、半導体装置の放熱性が確保される。
つぎに、熱膨張係数が異なる接合部材の間を半田層によって接合したときに生じる亀裂（クラック）について説明する。
熱膨張係数が異なる金属部材を接続した場合に、その環境温度が上昇と下降を繰り返すとき、それぞれの金属部材が異なる割合で伸縮するために、それらの間を接合する半田層、あるいはろう材層等には繰り返し応力が加えられて、そこに亀裂が生じやすい。
図３は、２つの金属部材が半田固着層によって接合された状態を示す断面図である。
同図において、Ｘ軸は部材の長さ方向、Ｙ軸は部材の厚さ方向を示している。ここで、金属部材１１，１２は互いに異なる熱膨張係数α１，α２（α１＜α２）を有し、縦弾性係数がそれぞれＥ１，Ｅ２であるものとする。また、固着層１３はせん断弾性係数をＧｃとする半田層であって、その厚みをｈとする。
図８に示すように、第１の金属部材１１上に被着される第２の金属部材１２を半田による固着層１３を介して接合した状態では、固着層１３の外周部分に半田フィレットが形成されている。一般に、厚さｔ１の第１の金属部材１１上に、長さＬ、厚さｔ２を有する第２の金属部材１２を接合して、そこにＴ［℃］の温度変化が生じたときに固着層１３の半田に生じるせん断歪み率（Δγ）については、以下の式（１）によって計算されることが知られている。
Δγ≒（Ｌ／２）・（α２−α１）・Ｔ／｛（√Ａ）・ｈ｝…（１）
ここで、係数ＡはＧｃ／ｈ・｛１／（Ｅ２・ｔ２）＋１／（Ｅ１・ｔ１）｝である。
この（１）式によれば、第１、第２の金属部材１１，１２の厚さｔ１，ｔ２および第２の金属部材１２の長さＬが大きいほど、固着層１３には大きなせん断歪み率Δγで応力が加わって、そこから亀裂が入りやすくなる。
すなわち、半導体チップ３がマウントされた表面側の導体パターン２ａに対して、内部接続端子７０および外部接続導体９０の接合部７１，７２および９１を接合する場合に、その形状が円形に構成されていることによって、（１）式のＬが小さくなる。同様に、絶縁基板１の裏面側に接合された導体パターン２ｂについても、放熱用ベース部材４との接合面の形状が矩形であって、かつそのコーナー部近傍で所定の曲率半径を有していることによって、（１）式のＬが小さくなる。こうして、固着層１３に作用するせん断歪み率Δγを減少することができる。
こうしたパワー半導体装置の製造方法では、最初に、絶縁基板１の表裏面に導体パターン２ａ，２ｂを接合するとともに、絶縁基板１の裏面においてはその接合部の形状が矩形であって、かつコーナー部近傍が曲面によって構成された導体パターン２ａ，２ｂを接合する工程を実施する。
次に、放熱用ベース部材４と導体パターン２ｂとの間に導体パターン２ｂと同じ平面形状で所定の厚みを有するシート状半田を設置して加熱する。その後、溶融したシート状半田を固化して、導体パターン２ｂを放熱用ベース部材４に接続する半田固着層が生成される。なお、導体パターン２ｂと放熱用ベース部材４との間をろう付けによって接着してもよい。
なお、導体パターン２ａ，２ｂのうち放熱用ベース部材４側に接合形成された導体パターン２ｂを、絶縁基板１との接合面周縁部での厚みを当該接合部中心に比較して薄くするように形成することで、半田固着層に加わる応力をその弾性限界以下まで小さく設定できる。したがって、図３に示す固着層１３に作用するせん断歪み率Δγは、さらに減少する。
図４は、本発明の第２の実施の形態に係る半導体装置の放熱用ベース部材と絶縁基板の接合状態を示す図である。
放熱用ベース部材４と接合される絶縁基板１ａ，１ｂの裏面には、それぞれ４個、あるいは１０個に分割された導体層２ｃからなる導体パターンが設けられている。しかも、いずれの導体層２ｃもコーナー部に丸みを有する矩形のパターン形状をなしている。これにより、個別の導体層２ｃを放熱用ベース部材４に固着するための半田の固着層１３は、その大きさを小さくできる。
すなわち、図３に示す第２の金属部材１２の長さＬが小さくなり、上述した（１）式から固着層１３に作用するせん断歪み率Δγが減少するから、亀裂の発生を抑制して、半導体装置自体の熱破壊を防止することができる。上述の４個あるいは１０個に分割された導体層２ｃの分割数は、これらに限らず一つの絶縁基板に対して２以上の分割数であれば効果がある。
図５は、本発明の第３の実施の形態に係る半導体装置の放熱用ベース部材と絶縁基板の接合状態を示す図である。
このパワー半導体装置は、放熱用ベース部材４と接合される裏面側の導体パターン２ｂから、その複数に区分された領域毎に放熱用ベース部材４側へ突起する接合部２０を備えている。この場合でも、個別の接合部２０を放熱用ベース部材４に固着するための半田の固着層１３は、その大きさを小さくできる。
図６は、本発明の第４の実施の形態に係る半導体装置を示す平面図および縦断面図である。
ここでは、内部接続端子７３は、その各接合部７３ａ，７３ｂに複数の円形突起部７ｆが形成されている。同様に、外部引出端子９ａ，９ｂでも、その接合部９１にそれぞれ２個の円形突起部９ｆが形成されている。
こうした円形突起部７ｆ，９ｆは、それぞれ独立した半田の固着層１３を介して金属電極３ａや導体パターン２ａと接合されることになる。したがって、半田の固着層１３の大きさを小さくして、固着層１３に作用するせん断歪み率Δγを減少することができる。
図７は、本発明の第５の実施の形態に係る半導体装置の放熱用ベース部材と絶縁基板の接合状態を示す図である。
ここには、図２に示す第１の実施の形態の変形例、および図４に示す第２の実施の形態の変形例として、それぞれ絶縁基板１ａ，１ｂを放熱用ベース部材４に接合する導体パターン２ｂの２通りの形状を示している。このうち、図７（Ａ）に示す導体パターン２ｂは、コーナー部近傍での曲率半径ｒを有する矩形の接合部として構成され、かつ接合部の各辺には、凹形をなす複数の湾曲部（bend）ｂが形成されている。この曲率半径ｒは、実験的に、１ｍｍから１０ｍｍの範囲にとるのがよい。
こうした湾曲部ｂの大きさについては、コーナー部近傍の曲率半径をｒとしたとき、湾曲部ｂの幅Ｂｗがｒ以上であり、湾曲部ｂの深さＢｄもｒ以上であることが好ましい。これにより、図７（Ａ）に示す導体パターン２ｂは、図３の第２の金属部材１２における直線部分の長さＬが小さくなるように構成される。なお、湾曲部の内側底部のコーナーも同様の曲率半径を有していることが好ましい。このように構成することによって、コーナー部分におけるせん断歪み率Δγを減少できる。
一方、図７（Ｂ）に示す導体パターンは、複数の区分された導体層２ｄによって構成されており、六角形あるいはその一部を構成する台形によるパターン形状をなしている。この場合、その導体パターンの面内短手方向での寸法をＳｄとしたとき、各導体層２ｄそれぞれの間隔Ｓｇを０．１×Ｓｄ以上として配置することが望ましい。これにより、個別の導体層２ｄを放熱用ベース部材４に固着する際には、半田の固着層１３の大きさを小さくすることができ、固着層１３に作用するせん断歪み率Δγが減少される。この複数に区分された導体層は、六角形形状に限らず六以上の多角形でよい、この多角形は正多角形でなくともよい。六以上の多角形であればコーナー部分におけるせん断歪み率Δγを減少できる。なお、この多角形の角部にさらに上述のような曲率半径を持たせることも有効である。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ 絶縁基板
２ａ，２ｂ 導体パターン
２ｃ 導体層
３ 半導体チップ
４ 放熱用ベース部材
５ 樹脂ケース
６ 封止材
７，７０，７３ 内部接続端子
７ｆ，９ｆ 円形突起部
８ アルミワイヤ
９ａ，９ｂ 外部引出端子
１１ 第１の金属部材
１２ 第２の金属部材
１３，１３ａ，１３ｂ 固着層
２０，７１，７２，７３ａ，７３ｂ，９１ 接合部
９０ 外部接続導体
図８は、従来の半導体装置を示す縦断面図および平面図である。
図８（Ａ）は、同図（Ｂ）におけるＡ−Ａ矢視線に沿って示す縦断面図であって、セラミック等の絶縁基板１は、両面に導体パターン２ａ，２ｂが接合形成されたＤＢＣ（Direct Bonding Copper）（東芝マテリアル株式会社の登録商標）基板である。また、絶縁基板１の表面側の銅回路として形成された導体パターン２ａには、半田接合によって半導体チップ３がマウントされている。絶縁基板１の裏面側には、導体パターン２ａと同様の厚さで接合された導体パターン２ｂが放熱用ベース部材４に接合され、半導体チップ３の発熱を外部に放出している。また、放熱用ベース部材４は樹脂ケース５の底面を構成しており、そこに大小２枚の絶縁基板１が接合され、樹脂ケース５内に充填されたゲル状の封止材６によって半導体チップ３や内部接続端子７、アルミワイヤ８を保護している。
図３に示すように、第１の金属部材１１上に被着される第２の金属部材１２を半田による固着層１３を介して接合した状態では、固着層１３の外周部分に半田フィレットが形成されている。一般に、厚さｔ１の第１の金属部材１１上に、長さＬ、厚さｔ２を有する第２の金属部材１２を接合して、そこにＴ［℃］の温度変化が生じたときに固着層１３の半田に生じるせん断歪み率（Δγ）については、以下の式（１）によって計算されることが知られている。
こうしたパワー半導体装置の製造方法では、最初に、絶縁基板１の表裏面に導体パターン２ａ，２ｂを接合するとともに、絶縁基板１の裏面においてはその接合部の形状が矩形であって、かつコーナー部近傍が曲面によって構成された導体パターン２ｂを接合する工程を実施する。

Claims (9)

  1. 表裏面に導体パターンを接合形成してなる絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置において、
    前記放熱用ベース部材と接合された裏面側の前記導体パターンは、その接合部の形状が矩形であって、かつコーナー部近傍で所定の曲率半径を有していることを特徴とする半導体装置。
  2. 前記パワー半導体チップがマウントされた表面側の前記導体パターンに対して一端が接合される金属端子は、その接合部が円形状に構成されていることを特徴とする請求の範囲第１項記載の半導体装置。
  3. 前記放熱用ベース部材と接合される前記絶縁基板の裏面には、複数個に分割された導体層からなる導体パターンが設けられていることを特徴とする請求の範囲第１項記載の半導体装置。
  4. 前記放熱用ベース部材と接合された裏面側の前記導体パターンは、複数に区分された領域毎に前記放熱用ベース部材側に突起する接合部を備えていることを特徴とする請求の範囲第１項記載の半導体装置。
  5. 前記放熱用ベース部材と接合された裏面側の前記導体パターンは、前記絶縁基板との接合面周縁部での前記導体パターンの厚みが当該接合部中心に比較して薄く形成されていることを特徴とする請求の範囲第１項記載の半導体装置。
  6. 前記金属端子は、前記パワー半導体チップがマウントされている前記絶縁基板から引き出される外部引出端子であって、
    前記外部引出端子の接合部は、表面側の前記導体パターンに対して複数の突起部が設けられていることを特徴とする請求の範囲第２項記載の半導体装置。
  7. 前記金属端子は、前記パワー半導体チップの表面電極と前記導体パターンとを互いに接続する内部接続端子であって、
    前記内部接続端子の各接合部には、複数の突起部が設けられていることを特徴とする請求の範囲第２項記載の半導体装置。
  8. 絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置の製造方法において、
    前記絶縁基板の表裏面に導体パターンを接合するとともに、前記絶縁基板の裏面においてはその接合部の形状が矩形であって、かつコーナー部近傍で所定の曲率半径を有する導体パターンを接合する工程と、
    前記放熱用ベース部材と前記導体パターンとの間に、前記導体パターンと同じ平面形状で所定の厚みを有するシート状半田を設置して加熱する工程と、
    前記シート状半田を固化して、前記導体パターンを前記放熱用ベース部材に接続する半田固着層を生成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  9. 絶縁基板上にパワー半導体チップをマウントするとともに前記絶縁基板を放熱用ベース部材と接続して、前記パワー半導体チップの発熱を外部に放出可能とする接続構造を有する半導体装置の製造方法において、
    前記絶縁基板の表裏面に導体パターンを接合するとともに、前記絶縁基板の裏面においてはその接合部の形状が矩形であって、かつコーナー部近傍で所定の曲率半径を有する導体パターンを接合する工程と、
    前記導体パターンと前記放熱用ベース部材との間をろう付けによって接着する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2013515137A 2011-05-13 2012-05-11 半導体装置 Expired - Fee Related JP5729468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013515137A JP5729468B2 (ja) 2011-05-13 2012-05-11 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011108719 2011-05-13
JP2011108719 2011-05-13
JP2013515137A JP5729468B2 (ja) 2011-05-13 2012-05-11 半導体装置
PCT/JP2012/062215 WO2012157584A1 (ja) 2011-05-13 2012-05-11 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012157584A1 true JPWO2012157584A1 (ja) 2014-07-31
JP5729468B2 JP5729468B2 (ja) 2015-06-03

Family

ID=47176902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013515137A Expired - Fee Related JP5729468B2 (ja) 2011-05-13 2012-05-11 半導体装置

Country Status (5)

Country Link
US (1) US8957508B2 (ja)
EP (1) EP2709149A4 (ja)
JP (1) JP5729468B2 (ja)
CN (1) CN103477428B (ja)
WO (1) WO2012157584A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633581B2 (ja) * 2011-01-07 2014-12-03 富士電機株式会社 半導体装置およびその製造方法
CN103477429B (zh) * 2011-05-13 2017-04-12 富士电机株式会社 半导体器件及其制造方法
DE102012105110A1 (de) * 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
JP6395530B2 (ja) * 2014-09-11 2018-09-26 三菱電機株式会社 半導体装置
JP6305302B2 (ja) * 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
JP6500162B2 (ja) * 2015-03-23 2019-04-10 広東美的制冷設備有限公司Ｇｄ Ｍｉｄｅａ Ａｉｒ−Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．，Ｌｔｄ． インテリジェントパワーモジュール及びその製造方法
CN107683406B (zh) * 2015-07-07 2020-08-07 日立汽车系统株式会社 半导体器件、力学量测量装置和半导体器件的制造方法
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
JP6584928B2 (ja) * 2015-11-16 2019-10-02 住友電工デバイス・イノベーション株式会社 電子装置
JP6714831B2 (ja) * 2016-03-17 2020-07-01 富士電機株式会社 半導体用基板
JP6743439B2 (ja) * 2016-03-18 2020-08-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6621714B2 (ja) * 2016-07-01 2019-12-18 三菱電機株式会社 半導体装置
JP6515886B2 (ja) * 2016-07-08 2019-05-22 株式会社豊田自動織機 半導体モジュール
JP6602480B2 (ja) * 2016-07-26 2019-11-06 三菱電機株式会社 半導体装置
WO2018025571A1 (ja) * 2016-08-05 2018-02-08 三菱電機株式会社 パワー半導体装置
JP6673100B2 (ja) * 2016-08-24 2020-03-25 トヨタ自動車株式会社 半導体装置
JP6870249B2 (ja) * 2016-09-14 2021-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112016007432B4 (de) * 2016-11-11 2023-06-22 Mitsubishi Electric Corporation Halbleitervorrichtung, Invertereinheit und Automobil
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
WO2019116457A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置及び電力変換装置
JP7005373B2 (ja) * 2018-02-09 2022-01-21 三菱電機株式会社 パワーモジュールおよび電力変換装置
CN109530838B (zh) * 2018-12-13 2021-05-04 武汉凌云光电科技有限责任公司 一种激光焊接功率半导体芯片的方法
JP2020141023A (ja) * 2019-02-27 2020-09-03 株式会社 日立パワーデバイス 半導体装置
JP7274954B2 (ja) * 2019-06-20 2023-05-17 新電元工業株式会社 半導体装置
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
JP7424026B2 (ja) 2019-12-13 2024-01-30 三菱マテリアル株式会社 絶縁回路基板
KR20220036534A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지
CN114975128A (zh) * 2021-02-25 2022-08-30 珠海零边界集成电路有限公司 一种智能功率模块及其制备方法
DE102022201187A1 (de) 2022-02-04 2023-08-10 Zf Friedrichshafen Ag Leistungsmodul mit einer thermisch optimierten Verbindungssschicht

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ID19376A (id) * 1995-06-12 1998-07-09 Matsushita Electric Ind Co Ltd Paket unit semikonduktor, metode pemaketan unit semikonduktor, dan bahan pengkapsul untuk penggunaan dalam pemaketan unit semikonduktor (pecahan dari p-961658)
JPH0982844A (ja) 1995-09-20 1997-03-28 Mitsubishi Electric Corp 半導体モジュール基板及びその製造方法
JP2001308226A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体装置
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
US6844621B2 (en) 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP4124040B2 (ja) 2002-08-13 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置
JP4100685B2 (ja) * 2003-08-20 2008-06-11 富士電機デバイステクノロジー株式会社 半導体装置
JP2006245436A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd 窒化珪素配線基板およびこれを用いた半導体モジュール
DE102006014609B4 (de) * 2006-03-29 2021-03-18 Infineon Technologies Ag Halbleiterbauelementeträger
JP4945319B2 (ja) * 2007-05-25 2012-06-06 昭和電工株式会社 半導体装置
JP5268786B2 (ja) 2009-06-04 2013-08-21 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
EP2709149A4 (en) 2015-08-05
CN103477428A (zh) 2013-12-25
WO2012157584A1 (ja) 2012-11-22
US8957508B2 (en) 2015-02-17
EP2709149A1 (en) 2014-03-19
US20140048918A1 (en) 2014-02-20
CN103477428B (zh) 2016-10-19
JP5729468B2 (ja) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5729468B2 (ja) 半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP2009295959A (ja) 半導体装置及びその製造方法
JP6423685B2 (ja) 電子部品、モジュール及びカメラ
JP6200759B2 (ja) 半導体装置およびその製造方法
JP2009059821A (ja) 半導体装置
JP2012064855A (ja) 半導体装置
JP2017135183A (ja) 半導体装置
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP4645276B2 (ja) 半導体装置
JP4057407B2 (ja) 半導体パワーモジュール
JP2000277557A (ja) 半導体装置
JP5145168B2 (ja) 半導体装置
JP5217013B2 (ja) 電力変換装置およびその製造方法
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016134547A (ja) 半導体装置
JP5674537B2 (ja) 電気部品モジュール
JP2013149739A (ja) 電子機器モジュール
JP6179003B2 (ja) 半導体装置
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
WO2014045711A1 (ja) 半導体モジュール
JP2005158835A (ja) 半導体装置
JP2012222200A (ja) 電子装置
JP2013102252A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5729468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees