JP6714831B2 - 半導体用基板 - Google Patents

半導体用基板 Download PDF

Info

Publication number
JP6714831B2
JP6714831B2 JP2016054361A JP2016054361A JP6714831B2 JP 6714831 B2 JP6714831 B2 JP 6714831B2 JP 2016054361 A JP2016054361 A JP 2016054361A JP 2016054361 A JP2016054361 A JP 2016054361A JP 6714831 B2 JP6714831 B2 JP 6714831B2
Authority
JP
Japan
Prior art keywords
metal plate
insulating substrate
semiconductor substrate
corner
central portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016054361A
Other languages
English (en)
Other versions
JP2017168745A (ja
Inventor
良憲 上里
良憲 上里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016054361A priority Critical patent/JP6714831B2/ja
Priority to US15/418,786 priority patent/US10607916B2/en
Publication of JP2017168745A publication Critical patent/JP2017168745A/ja
Application granted granted Critical
Publication of JP6714831B2 publication Critical patent/JP6714831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体用基板に関する。
従来、半導体装置が載置される半導体用基板に関し、半導体用基板の下方に金属板を形成し、はんだを用いて放熱板に取り付けることが知られている（例えば、特許文献１，２参照）。
特許文献１ 国際公開２０１２／１５７５８４号パンフレット
特許文献２ 特開２００１−１７７０５３号公報
しかしながら、従来の半導体用基板では、半導体用基板および放熱板に生じる熱応力によって、はんだが絶縁基板からはみ出す場合がある。はんだが絶縁基板からはみ出すと、絶縁性が低下する。
本発明の第１の態様においては、絶縁基板と、複数の辺を有し、絶縁基板の第１面に形成された第１金属板とを備える。第１金属板は、第１金属板の第１辺の角側に位置し、第１金属板の端部と絶縁基板の端部との間の沿面距離が、第１辺において最小値となる角部と、角部よりも第１辺の中央側に位置し、第１金属板の端部と絶縁基板の端部との間の沿面距離が最小値より大きくなる中央部とを有してよい。また、中央部の範囲は、角部の範囲より広くてよい。
半導体用基板は、絶縁基板の第１面と反対側の第２面に形成された第２金属板を更に備えてよい。また、第２金属板は、第１金属板よりも体積が小さくてよい。
第２金属板は、第１金属板と膜厚が等しくてよい。
中央部の範囲は、角部の範囲の１．３倍以上であってよい。
角部の範囲は、第１金属板の最も短い辺の長さの３０％以下であってよい。
角部の範囲は、第１金属板の最も短い辺の長さの１０％以上であってよい。
第１金属板は矩形を有してよい。第１金属板の長辺における中央部は、第１金属板の短辺における中央部よりも大きくてよい。
第１金属板の長辺における角部の範囲は、第１金属板の短辺における角部の範囲と等しくてよい。
中央部の沿面距離は、角部の沿面距離の１．５倍以上であって、２．５倍以下であってよい。
半導体用基板１００は、複数の絶縁基板と、複数の絶縁基板に対応して配置された複数の第１金属板と、複数の第１金属板を介して複数の絶縁基板が載置される矩形の放熱板とを備えてよい。
複数の第１金属板は、複数の第１金属板同士が対向する内側辺と、複数の第１金属板同士が対向しない外側辺とを有してよい。外側辺は、放熱板の長辺と平行に形成されてよい。
第１金属板は、内側辺に対応する角部、および内側辺に対応する中央部を有してよい。
半導体用基板は、第１金属板の周囲において、放熱板の表面に形成されたはんだ止め部を備えてよい。はんだ止め部の少なくとも一部は、平面視で、絶縁基板の下方に形成されてよい。
中央部に対応するはんだ止め部は、角部に対応するはんだ止め部よりも第１金属板の内側に形成されてよい。
中央部に対応するはんだ止め部は、端部に対応するはんだ止め部と不連続に形成されてよい。
はんだ止め部は、放熱板の表面に形成されたカーボンケガキまたは有機レジストであってよい。
中央部に対応するはんだ止め部は、放熱板の表面に形成されたカーボンケガキであり、角部に対応するはんだ止め部は、放熱板の表面に形成された有機レジストであってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置２００の構成の一例を示す。 は、実施例１に係る絶縁性基板の平面図の一例を示す。 実施例１に係る絶縁性基板のＡ−Ａ'断面図の一例を示す。 実施例１に係る半導体用基板１００のＢ−Ｂ'断面図の一例を示す。 半導体用基板１００の構成の一例を示す。 比較例１に係る半導体装置６００の構成の一例を示す。 比較例１に係る半導体用基板５００の平面図の一例を示す。 比較例１に係る半導体用基板５００の断面図の一例を示す。 実施例２に係る半導体用基板１００の構成の一例を示す。 比較例２に係る半導体用基板５００の一例を示す。 実施例３に係る半導体用基板１００の構成の一例を示す。 半導体用基板１００のＸ軸正側における端部の拡大図の一例を示す。 半導体装置２００を含む回路３００の構成の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、半導体装置２００の構成の一例を示す。半導体装置２００は、半導体用基板１００および半導体チップ１１０を備える。
本明細書において、Ｘ方向とＹ方向とは互いに垂直な方向であり、Ｚ方向はＸ‐Ｙ平面に垂直な方向である。Ｘ方向、Ｙ方向およびＺ方向は、いわゆる右手系を成す。本例の半導体用基板は、＋Ｚ方向におもて面を有し、−Ｚ方向に裏面を有する。なお、「上」および「上方」とは、＋Ｚ方向を意味する。これに対して、「下」および「下方」とは、−Ｚ方向を意味する。
半導体チップ１１０は、一例において、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。また、半導体チップ１１０は、逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ−Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）であってもよい。例えば、半導体チップ１１０は、２個組のＲＣ−ＩＧＢＴを３ユニット有することにより、６個組のＲＣ−ＩＧＢＴで三相インバータを構成する。
半導体用基板１００は、絶縁基板１０、第１金属板２０、第２金属板３０、はんだ４０および放熱板５０を備える。半導体用基板１００の上方には、はんだ４５を用いて半導体チップ１１０が配置される。
絶縁基板１０は、ＸＹ平面と平行な面を表面に有する絶縁性の基板である。例えば、絶縁基板１０は、アルミナ、窒化アルミおよび窒化珪素の少なくとも１つを含むセラミック基板である。絶縁基板１０は、熱伝導率の高い材料で形成されることが好ましい。一例において、絶縁基板１０の膜厚は、０．２５ｍｍ〜０．３８ｍｍである。
第１金属板２０は、絶縁基板１０の一方の面に形成される。第１金属板２０は、複数の辺を有する。即ち、第１金属板２０は、予め定められた形状の多角形である。本例の第１金属板２０は、絶縁基板１０のＺ軸負側の面に形成される。第１金属板２０は、半導体チップ１１０の発した熱を絶縁基板１０から受け、表面から放熱する。例えば、第１金属板２０は、銅で形成される。第１金属板２０の膜厚は、０．２０ｍｍ〜０．４ｍｍであってよい。
第２金属板３０は、絶縁基板１０の第１金属板２０と反対側の面に形成される。本例の第２金属板３０は、絶縁基板１０のＺ軸正側の面に形成される。第２金属板３０は、半導体チップ１１０の構造に応じて、予め定められた回路が形成されている。第２金属板３０は、半導体用基板１００の外部と電気的に接続された外部端子と接続されてよい。本例の半導体用基板１００は、絶縁基板１０の両面に第１金属板２０および第２金属板３０をそれぞれ張り合わせた構造を有する。例えば、第２金属板３０は、銅で形成される。絶縁基板１０、第１金属板２０および第２金属板３０の張り合わせの方法は、直接接合やろう材接合であってよい。第２金属板３０の膜厚は、０．２０ｍｍ〜０．４ｍｍであってよい。一例において、第２金属板３０の膜厚は、第１金属板２０の膜厚と等しくなるように形成される。但し、第２金属板３０の体積は、第１金属板２０の体積よりも小さいことが好ましい。
はんだ４０は、第１金属板２０と放熱板５０との間に設けられる。はんだ４０は、絶縁基板１０と放熱板５０との間の熱抵抗が小さくなるように接合される。
放熱板５０は、半導体チップ１１０が発生した熱を受け、反対側へ放熱する。放熱板５０は、熱伝導率の高い金属等により形成される。一例において、放熱板５０の材料は、銅や銅合金を含む。
［実施例１］
図２Ａは、実施例１に係る絶縁性基板の平面図の一例を示す。図２Ｂは、実施例１に係る絶縁性基板のＡ−Ａ'断面図の一例を示す。図２Ｃは、実施例１に係る半導体用基板１００のＢ−Ｂ'断面図の一例を示す。なお、図２Ａでは、第１金属板２０の形状を示すために、Ｚ軸の負側から見た場合を示している。
絶縁基板１０は、平面視で、矩形の形状を有する。本例の絶縁基板１０は、第１辺ｍ１、第２辺ｍ２、第３辺ｍ３および第４辺ｍ４を有する。第１辺ｍ１および第３辺ｍ３は、長辺に対応する。第２辺ｍ２および第４辺ｍ４は、矩形の短辺に対応する。
第１金属板２０は、平面視で、多角形を有する。本例の第１金属板２０の形状は、矩形であるが、正方形や他の形状であってよい。第１金属板２０は、角部２２および中央部２４を有する。角部２２および中央部２４は、沿面距離の違いによりに区別される。本明細書において沿面距離とは、第１金属板２０の端部と絶縁基板１０の端部との間の距離を示す。
角部２２は、第１金属板２０の第１辺ｍ１の角側に位置する。角部２２は、第１金属板２０の端部と絶縁基板１０の端部との間の沿面距離が、第１辺ｍ１において最小値となる部分である。第１金属板２０は、絶縁基板１０が矩形の場合、４つの角部２２ａ，２２ａ'，２２ｂ，２２ｂ'を有する。角部２２ａは、第１辺ｍ１と第４辺ｍ４とが交わる角側に形成される。角部２２ａ'は、第１辺ｍ１と第２辺ｍ２とが交わる角側に形成される。角部２２ｂは、第３辺ｍ３と第４辺ｍ４とが交わる角側に形成される。角部２２ｂ'は、第２辺ｍ２と第３辺ｍ３とが交わる角側に形成される。
沿面距離Ｄ１ａは、第１辺ｍ１における角部２２ａの沿面距離である。本例では、角部２２ａと角部２２ａ'の沿面距離が等しい。沿面距離Ｄ１ａは、第１金属板２０の端部と絶縁基板１０の端部とが厳密に最小となる場合のみを指すのではなく、第１金属板２０の端部と絶縁基板１０の端部の最小値に対して１０％長い領域までを含むものとする。即ち、角部２２は、沿面距離が最小値である部分に加えて、沿面距離が当該最小値よりも１０％長い部分を含む。
中央部２４は、第１金属板２０の少なくとも一辺において、角部２２よりも第１金属板２０の中央側に位置する。中央部２４は、沿面距離が、角部２２の沿面距離より大きくなる部分である。即ち、中央部２４は、角部２２以外の領域であるといえる。
沿面距離Ｄ１ｂは、中央部２４の端部と絶縁基板１０の端部との距離を示す。沿面距離Ｄ１ｂは、沿面距離Ｄ１ａよりも大きい。半導体用基板１００は、中央部２４において、沿面距離Ｄ１ｂを大きくすることにより、はんだ４０が絶縁基板１０からはみ出にくくする。例えば、中央部２４の沿面距離Ｄ１ｂは、角部２２の沿面距離Ｄ１ａの１．５倍以上であって、２．５倍以下である。
角部２２の範囲Ｌａは、角部２２に対応する絶縁基板１０の辺において、角部２２に対応する領域の範囲を示す。例えば、角部２２の範囲Ｌａの一例として、範囲Ｌ１ａ，Ｌ１ａ'，Ｌ２ａ，Ｌ２'を示す。
範囲Ｌ１ａは、第１辺ｍ１における角部２２ａの範囲である。範囲Ｌ１ａ'は、第１辺ｍ１における角部２２ａ'の範囲である。また、範囲Ｌ２ａは、第２辺ｍ２における角部２２ａ'の範囲である。範囲Ｌ２ａ'は、第２辺ｍ２における角部２２ｂ' の範囲である。本例の第１金属板２０は、角部２２の範囲が全て等しい。即ち、範囲Ｌ１ａ、範囲Ｌ１ａ'、範囲Ｌ２ａおよび範囲Ｌ２ａ'が全て等しい。言い換えると、本例の第１金属板２０は、対称構造を有する。
中央部２４の範囲Ｌｂは、中央部２４に対応する絶縁基板１０の辺において、中央部２４に対応する領域の範囲を示す。例えば、中央部２４の範囲Ｌｂの一例として、範囲Ｌ１ｂおよびＬ２ｂを示す。
範囲Ｌ１ｂは、第１辺ｍ１における中央部２４の範囲を示す。範囲Ｌ２ｂは、第２辺ｍ２における中央部２４の範囲を示す。範囲Ｌ１ｂは、範囲Ｌ２ｂよりも広い。一例において、範囲Ｌ１ｂと範囲Ｌ２ｂとの比は、第１辺ｍ１と第２辺ｍ２との比に等しい。本例の範囲Ｌ１ｂは、範囲Ｌ１ａより広い。範囲Ｌ１ｂは、いずれの角部２２の範囲よりも広くてよい。例えば、範囲Ｌ１ｂは、範囲Ｌ１ａの１．３倍以上である。
角部２２の範囲Ｌａは、第１金属板２０の少なくとも一辺において、第１金属板２０の最も短い辺の長さの３０％以下であることが好ましい。これにより、中央部２４のはんだのはみ出しを抑制できる。また、角部２２の範囲Ｌａは、第１金属板２０の最も短い辺において、第１金属板２０の最も短い辺の長さの１０％以上であることが好ましい。これにより、第１金属板２０の角部２２からのクラック進展に対する余裕度があり、ヒートサイクル信頼性の低下を抑制できる。
図３は、半導体用基板１００の構成の一例を示す。本例の半導体用基板１００は、第１金属板２０よりも第２金属板３０の体積の方が小さい。半導体用基板１００は、はんだ４０の接合後に、熱応力によって下に凸になる。半導体用基板１００は、下に凸になるように設計されている場合、第１金属板２０と放熱板５０との間にボイドが生じるのを抑制できる。半導体用基板１００は、下に凸に熱応力が発生すると、半導体用基板１００の中央付近のはんだ４０が押し出されやすくなる。
［比較例１］
図４は、比較例１に係る半導体装置６００の構成の一例を示す。本例の半導体装置６００は、半導体用基板５００および半導体チップ６１０を備える。半導体用基板５００は、絶縁基板５１０、第１金属板５２０、第２金属板５３０、はんだ５４０および放熱板５５０を備える。半導体用基板５００の上方には、はんだ５４５を介して、半導体チップ６１０が接合される。
第１金属板５２０は、沿面距離が各辺において略一定となるように形成される。第１金属板５２０の沿面距離は、第２金属板５３０の沿面距離よりも短い。そのため、本例の半導体用基板５００は、はんだ５４０がはみ出しやすくなる。特に、はんだ５４０は、半導体装置６００の端部において、はんだ５４０の盛り上がった領域Ｘを有する。
半導体装置６００は、はんだ５４０が盛り上がることにより、絶縁距離が減少する。これにより、半導体装置６００は、絶縁性が低下し、信頼性および歩留り低下の原因となる。
図５Ａは、比較例１に係る半導体用基板５００の平面図の一例を示す。図５Ｂは、比較例１に係る半導体用基板５００の断面図の一例を示す。本例の半導体用基板５００は、平面視で、矩形の絶縁基板５１０および第１金属板５２０を備える。
沿面距離Ｄ５２０は、第１金属板５２０の端部と絶縁基板５１０の端部との距離を示す。沿面距離Ｄ５２０は、各辺において一定である。
沿面距離Ｄ５３０は、第２金属板５３０の端部と、絶縁基板５１０の端部との間の距離を示す。沿面距離Ｄ５２０は、沿面距離Ｄ５３０よりも短い。即ち、第１金属板５２０と放熱板５５をはんだで接合する際、半導体用基板５００が応力により湾曲し、はんだが濡れ広がって、はんだ５４０が絶縁基板５１０からはみ出しやすくなる。
［実施例２］
図６は、実施例２に係る半導体用基板１００の構成の一例を示す。本例では、半導体用基板１００について、絶縁基板１０ａ，１０ｂ、第１金属板２０ａ，２０ｂおよび放熱板５０を図示している。その他の構成については、説明を簡略化するために省略している。
絶縁基板１０ａは、平面視で、略正方形の形状を有する。絶縁基板１０ｂは、平面視で、略矩形の形状を有する。一例において、絶縁基板１０ａおよび絶縁基板１０ｂには、それぞれ半導体チップ１１０が形成される。
放熱板５０は、平面視で矩形の形状を有する。放熱板５０は、少なくとも絶縁基板１０ａおよび絶縁基板１０ｂが載置可能な程度の大きさを有する。本例の放熱板５０は、はんだ止め部６０，６５を備える。
第１金属板２０ａは、絶縁基板１０ａに対応して設けられる。第１金属板２０ａは、絶縁基板１０ａが正方形である場合、略正方形の形状を有する。本例の第１金属板２０ａは、各辺において、角部２２および中央部２４を有する。
第１金属板２０ｂは、絶縁基板１０ｂに対応して設けられる。第１金属板２０ｂは、絶縁基板１０ｂが矩形である場合、略矩形の形状を有する。本例の第１金属板２０ｂは、各辺において、角部２２および中央部２４を有する。
はんだ止め部６０，６５は、絶縁基板１０の周囲に形成され、はんだ４０が溶融時に流れ出るのを防止する。はんだ止め部６０，６５の少なくとも一部は、平面視で、絶縁基板１０の下方に形成されている。即ち、はんだ止め部６０，６５の少なくとも一部は、平面視で、絶縁基板１０の内側に形成されてよい。また、本例のはんだ止め部６０は、はんだ止め部６５と不連続に形成されている。
ここで、はんだ止め部６０，６５は、絶縁基板１０の内側に形成される場合、絶縁基板１０の下方からはんだ４０がはみ出すのを防止する。例えば、はんだ止め部６０，６５は、放熱板５０上に形成された有機レジスト又はカーボンケガキである。有機レジストは、放熱板５０上に予め定められたパターンで形成されることにより、はんだ４０が有機レジストを超えて拡散するのを防止する。また、カーボンケガキは、放熱板５０の表面に形成された凹部である。これにより、カーボンケガキは、はんだ４０がカーボンケガキを超えて拡散しにくくする。一例において、カーボンケガキは、放熱板５０の表面を鉛筆等によりけがいて形成される。
はんだ止め部６０は、角部２２に対応して設けられる。角部２２に対応して設けられるとは、角部２２の端部の辺と対向して設けられることを指す。本例のはんだ止め部６０は、有機レジストである。本例のはんだ止め部６０は、絶縁基板１０の外側に形成されているが、絶縁基板１０の内側に形成されてもよい。
はんだ止め部６５は、中央部２４に対応して設けられる。中央部２４に対応して設けられるとは、中央部２４の端部の辺と対向して設けられることを指す。はんだ止め部６５は、平面視で絶縁基板１０の内側に形成された中央部２４に対応しているので、絶縁基板１０の内側に形成できる。本例のはんだ止め部６５は、平面視で、はんだ止め部６０よりも絶縁基板１０の内側に形成される。本例のはんだ止め部６５は、カーボンケガキである。
［比較例２］
図７は、比較例２に係る半導体用基板５００の一例を示す。本例では、半導体用基板５００について、絶縁基板５１０ａ，５１０ｂ、第１金属板５２０ａ，５２０ｂおよび放熱板５５０を図示している。その他の構成については、説明を簡略化するために省略している。放熱板５５０には、はんだ止め部５６０およびはんだ止め部５６５が形成されている。
第１金属板５２０ａは、絶縁基板５１０ａに対応して設けられる。第１金属板５２０ａは、絶縁基板５１０ａが正方形である場合、正方形の形状を有する。第１金属板５２０ａは、平面視で、絶縁基板５１０ａの内側に形成されている。第１金属板５２０ａは、沿面距離が各辺において略一定となるように形成される。
第１金属板５２０ｂは、絶縁基板５１０ｂに対応して設けられる。第１金属板５２０ｂは、絶縁基板５１０ｂが矩形である場合、矩形の形状を有する。第１金属板５２０ｂは、平面視で、絶縁基板５１０ｂの内側に形成されている。第１金属板５２０ｂは、沿面距離が各辺において略一定となるように形成される。
はんだ止め部５６０およびはんだ止め部５６５は、絶縁基板５１０ａの外周部および絶縁基板５１０ｂの外周部を覆うように形成される。はんだ止め部５６０は、はんだ止め部５６５と連続的に形成される。
本例の半導体用基板５００は、熱応力がかかった場合に絶縁基板５１０の下方からはんだ５４０がはみ出す場合がある。また、特に、絶縁基板５１０ａおよび絶縁基板５１０ｂの対向する領域において、はんだ５４０のはみ出し量が多くなり、信頼性が低下する可能性がある。
また、半導体装置６００は、はんだフィレット形成のため、はんだ止め部５６０およびはんだ止め部５６５を、平面視で、絶縁基板５１０の外側の領域に設ける必要がある。はんだフィレットとは、はんだ接合された後に裾広がりの形状を有するものを指す。また、組立時にずれが生じる場合がある。
一方で、半導体装置６００の面積を単純に小さくし、沿面距離を長くする場合、はんだ５４０の接合面積が減少し、熱応力によるはんだクラック進展に対しての余裕度が減少する。この場合、半導体装置６００の耐ヒートサイクル性が低下する。
［実施例３］
図８は、実施例３に係る半導体用基板１００の構成の一例を示す。本例の半導体用基板１００は、実施例２に係る半導体用基板１００と第１金属板２０ｂの形状が異なる。
第１金属板２０ａは、絶縁基板１０ａに対応して設けられる。第１金属板２０ａは、絶縁基板１０ａが正方形である場合、略正方形の形状を有する。本例の第１金属板２０ａは、各辺において、角部２２および中央部２４を有する。
第１金属板２０ｂは、絶縁基板１０ｂに対応して設けられる。第１金属板２０ｂは、絶縁基板１０ｂが矩形である場合、略矩形の形状を有する。本例の第１金属板２０ｂは、角部２２および中央部２４が形成された辺と、角部２２および中央部２４が形成されていない辺を有する。
第１金属板２０ａ，２０ｂは、第１金属板２０ａおよび第１金属板２０ｂが対向する内側辺と、第１金属板２０ａおよび第１金属板２０ｂが対向しない外側辺を有する。
内側辺において、第１金属板２０ａは、角部２２および中央部２４を有する。また、内側辺において、第１金属板２０ｂは、角部２２および中央部２４を有する。
外側辺において、第１金属板２０ａは、角部２２および中央部２４を有する。本例の第１金属板２０ａは、３本の外側辺全てにおいて、角部２２および中央部２４を有する。また、外側辺において、第１金属板２０ｂは、絶縁基板１０と平行な辺を少なくとも有する。一例において、第１金属板２０ｂは、３本の外側辺において、絶縁基板１０と平行な辺をそれぞれ有する。また、第１金属板２０ｂは、外側辺において、放熱板５０の長辺と平行に形成されてよい。
ここで、第１金属板２０ｂの長手方向では、はんだ４０が熱応力による影響を受けにくい。そのため、本例の第１金属板２０ｂのように、第１金属板２０ｂの長辺方向において中央部２４を有さなくてよい。これにより、本例の半導体用基板１００は、内側辺におけるはんだ４０のはみだしを抑制しつつ、クラック進展を防止できる。
図９は、半導体用基板１００のＸ軸正側における端部の拡大図の一例を示す。本例では、半導体用基板１００の設計手法の一例を説明する。
沿面距離Ａは、絶縁基板１０の端部と第１金属板２０の端部との間の距離を示す。即ち、沿面距離Ａは、第１金属板２０の沿面距離である。沿面距離Ａは、第２金属板３０の沿面距離よりも大きく設計されてよい。沿面距離Ａは、図２Ａ，図２Ｂ，図２Ｃに示すように、中央部２４において絶縁基板１０の端部と第２金属板３０の端部との間の距離（Ｄ３０）よりも大きく、角部２２においてＤ３０と等しいか、Ｄ３０より小さくてもよい。
厚さＢは、第１金属板２０の厚さを示す。本例の厚さＢは、第２金属板３０の厚さと等しい。一例において、沿面距離Ａおよび厚さＢは、第１金属板２０の体積が第２金属板３０の体積よりも大きくなるように設計される。
厚さＣは、はんだ４０の厚さを示す。厚さＣは、第１金属板２０の下端から、放熱板５０の上端までの距離で定義される。厚さＣは、はんだ４０の材料、はんだ４０の接合温度等により決定される。
本例の半導体用基板１００は、沿面距離Ａが厚さＢおよび厚さＣの和以上となるように設計される。即ち、沿面距離Ａは、次の条件を満たすように決定される。
（沿面距離Ａ）≧（第１金属板２０の厚さＢ）＋（はんだ４０の厚さＣ）
言い換えると、沿面距離Ａが絶縁基板１０の下端から放熱板５０の上端までの距離以上となる。これにより、半導体用基板１００は、はんだ４０がはみ出して盛り上がった場合であっても、絶縁性を十分に確保できる。
以上の通り、本明細書に係る半導体用基板１００は、第１金属板２０の中央部２４において、沿面距離を十分に取っているので、絶縁基板１０の沿面における絶縁破壊を抑制できる。また、本明細書に係る半導体用基板１００は、第１金属板２０の角部２２において、中央部２４よりも沿面距離を短くしているので、クラック進展に対する余裕度があり、ヒートサイクルの信頼性が高い。したがって、本明細書に係る半導体用基板１００は、高品質で、且つ、歩留まりが良い。
図１０は、半導体装置２００を含む回路３００の構成の一例を示す。本例の回路３００は、電源２１０および負荷２２０の間に設けられた３相インバータ回路である。負荷２２０は例えば３相モーターである。回路３００は、電源２１０から供給される電力を、３相の信号（交流電圧）に変換して負荷２２０に供給する。
回路３００は、３相の信号に対応する３つのブリッジを有する。それぞれのブリッジは、正側配線と負側配線との間に、直列に設けられた上側アーム１５２および下側アーム１５４を有する。それぞれのアームは、ＩＧＢＴ等のトランジスタ２０２と、ＦＷＤ等のダイオード２０４が設けられる。アームは、トランジスタ２０２およびダイオード２０４として個別の半導体チップが設けられてもよいし、両方の機能をあわせもつＲＣ−ＩＧＢＴが形成された半導体チップが設けられてもよい。上側アーム１５２および下側アーム１５４の接続点から、各相の信号が出力される。
また、回路３００は、２つのセンス部２０８を有する。一方のセンス部２０８は、上側アーム１５２および下側アーム１５４の接続点における電流を検出する。他方のセンス部２０８は、下側アーム１５４と基準電位の接続点における電流を検出する。
本例では、半導体装置２００は、一対の上側アーム１５２および下側アーム１５４を含む。即ち、回路３００は、一対の上側アーム１５２および下側アーム１５４を含む半導体装置２００を３つ有することにより構成される。また、半導体装置２００は、センス部２０８を備えてもよい。一例において、半導体装置２００は、回路３００が有する上側アーム１５２および下側アーム１５４を全て含んでもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・絶縁基板、２０・・・第１金属板、２２・・・角部、２４・・・中央部、３０・・・第２金属板、４０・・・はんだ、４５・・・はんだ、５０・・・放熱板、６０・・・はんだ止め部、６５・・・はんだ止め部、１００・・・半導体用基板、１１０・・・半導体チップ、１５２・・上側アーム、１５４・・・下側アーム、２００・・・半導体装置、２０２・・・トランジスタ、２０４・・・ダイオード、２０８・・・センス部、２１０・・・電源、２２０・・・負荷、３００・・・回路、５００・・・半導体用基板、５１０・・・絶縁基板、５２０・・・第１金属板、５３０・・・第２金属板、５４０・・・はんだ、５４５・・・はんだ、５５０・・・放熱板、５６０・・・はんだ止め部、５６５・・・はんだ止め部、６００・・・半導体装置、６１０・・・半導体チップ

Claims (14)

  1. 絶縁基板と、
    複数の辺を有し、前記絶縁基板の第１面に形成された第１金属板と、
    前記第１金属板を介して前記絶縁基板が載置される矩形の放熱板と、
    前記第１金属板の周囲において、前記放熱板の表面に形成されたはんだ止め部と、
    を備え、
    前記第１金属板は、
    前記第１金属板の第１辺の角側に位置し、前記第１金属板の端部と前記絶縁基板の端部との間の沿面距離が、前記第１辺において最小値となる角部と、
    前記角部よりも前記第１辺の中央側に位置し、前記第１金属板の端部と前記絶縁基板の端部との間の沿面距離が前記最小値より大きくなる中央部と、
    を有し、
    前記中央部の範囲は、前記角部の範囲より広く、
    前記はんだ止め部の少なくとも一部は、平面視で、前記絶縁基板の下方に形成され、
    前記中央部に対応するはんだ止め部は、前記角部に対応するはんだ止め部と不連続に形成されている
    半導体用基板。
  2. 前記絶縁基板の前記第１面と反対側の第２面に形成された第２金属板を更に備え、
    前記第２金属板は、前記第１金属板よりも体積が小さい
    請求項１に記載の半導体用基板。
  3. 前記第２金属板は、前記第１金属板と膜厚が等しい
    請求項２に記載の半導体用基板。
  4. 前記中央部の範囲は、前記角部の範囲の１．３倍以上である
    請求項１から３のいずれか一項に記載の半導体用基板。
  5. 前記角部の範囲は、前記第１金属板の最も短い辺の長さの３０％以下である
    請求項１から４のいずれか一項に記載の半導体用基板。
  6. 前記角部の範囲は、前記第１金属板の最も短い辺の長さの１０％以上である
    請求項１から５のいずれか一項に記載の半導体用基板。
  7. 前記第１金属板は矩形を有し、
    前記第１金属板の長辺における前記中央部は、前記第１金属板の短辺における前記中央部よりも大きい
    請求項１から６のいずれか一項に記載の半導体用基板。
  8. 前記第１金属板の長辺における前記角部の範囲は、前記第１金属板の短辺における前記角部の範囲と等しい
    請求項７に記載の半導体用基板。
  9. 前記中央部の沿面距離は、前記角部の沿面距離の１．５倍以上であって、２．５倍以下である
    請求項１から８のいずれか一項に記載の半導体用基板。
  10. 複数の前記絶縁基板と、
    複数の前記絶縁基板に対応して配置された複数の前記第１金属板と、
    を備え、
    複数の前記第１金属板は、複数の前記第１金属板同士が対向する内側辺と、複数の前記第１金属板同士が対向しない外側辺とを有し、
    前記放熱板は、複数の前記第１金属板を介して複数の前記絶縁基板が載置され、
    前記外側辺は、前記放熱板の長辺と平行に形成される
    請求項１から９のいずれか一項に記載の半導体用基板。
  11. 前記第１金属板は、前記内側辺に対応する前記角部、および前記内側辺に対応する前記中央部を有する
    請求項１０に記載の半導体用基板。
  12. 絶縁基板と、
    複数の辺を有し、前記絶縁基板の第１面に形成された第１金属板と、
    前記第１金属板を介して前記絶縁基板が載置される矩形の放熱板と、
    前記第１金属板の周囲において、前記放熱板の表面に形成されたはんだ止め部と、
    を備え、
    前記第１金属板は、
    前記第１金属板の第１辺の角側に位置し、前記第１金属板の端部と前記絶縁基板の端部との間の沿面距離が、前記第１辺において最小値となる角部と、
    前記角部よりも前記第１辺の中央側に位置し、前記第１金属板の端部と前記絶縁基板の端部との間の沿面距離が前記最小値より大きくなる中央部と、
    を有し、
    前記中央部の範囲は、前記角部の範囲より広く、
    前記はんだ止め部の少なくとも一部は、平面視で、前記絶縁基板の下方に形成され、
    前記中央部に対応するはんだ止め部は、前記角部に対応するはんだ止め部よりも前記第１金属板の内側に形成されている
    半導体用基板。
  13. 前記はんだ止め部は、前記放熱板の表面に形成されたカーボンケガキまたは有機レジストである
    請求項１から１２のいずれか一項に記載の半導体用基板。
  14. 前記中央部に対応するはんだ止め部は、前記放熱板の表面に形成されたカーボンケガキであり、
    前記角部に対応するはんだ止め部は、前記放熱板の表面に形成された有機レジストである
    請求項１から１２のいずれか一項に記載の半導体用基板。
JP2016054361A 2016-03-17 2016-03-17 半導体用基板 Active JP6714831B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016054361A JP6714831B2 (ja) 2016-03-17 2016-03-17 半導体用基板
US15/418,786 US10607916B2 (en) 2016-03-17 2017-01-30 Substrate for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016054361A JP6714831B2 (ja) 2016-03-17 2016-03-17 半導体用基板

Publications (2)

Publication Number Publication Date
JP2017168745A JP2017168745A (ja) 2017-09-21
JP6714831B2 true JP6714831B2 (ja) 2020-07-01

Family

ID=59847668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016054361A Active JP6714831B2 (ja) 2016-03-17 2016-03-17 半導体用基板

Country Status (2)

Country Link
US (1) US10607916B2 (ja)
JP (1) JP6714831B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109541280A (zh) * 2018-12-26 2019-03-29 新纳传感系统有限公司 集成电流传感器
CN114026686A (zh) 2020-01-10 2022-02-08 富士电机株式会社 半导体装置及车辆

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268A (ja) * 1987-11-13 1990-01-05 Toshiba Corp ソルダ−レジスト組成物
JP2000349209A (ja) * 1999-06-09 2000-12-15 Mitsubishi Electric Corp パワー半導体モジュール
JP2001177053A (ja) 1999-12-16 2001-06-29 Toshiba Corp 半導体装置
JP2011100864A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
US8957508B2 (en) * 2011-05-13 2015-02-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US10607916B2 (en) 2020-03-31
US20170271236A1 (en) 2017-09-21
JP2017168745A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
US10170433B2 (en) Insulated circuit board, power module and power unit
US9966344B2 (en) Semiconductor device with separated main terminals
US20140042609A1 (en) Semiconductor device and method of manufacturing the same
JP6786416B2 (ja) 半導体装置
US11251108B2 (en) Semiconductor module mounted on a cooling device for use in a vehicle
JP6330436B2 (ja) パワー半導体モジュール
JP7040032B2 (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
WO2020105476A1 (ja) 半導体装置
JP2011233722A (ja) 回路基板
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP6714831B2 (ja) 半導体用基板
JP7170614B2 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
JP5840102B2 (ja) 電力用半導体装置
WO2015104808A1 (ja) パワー半導体装置および電力変換装置
CN106992157B (zh) 半导体装置
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP2023010131A (ja) 半導体モジュールおよびその製造方法
JP2014090016A (ja) パワー半導体モジュール
WO2020090411A1 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP2019091864A (ja) 半導体装置
TWI778499B (zh) 具有導角金屬間隔單元的電源模組
JP7552014B2 (ja) 半導体モジュールおよび製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200520

R150 Certificate of patent or registration of utility model

Ref document number: 6714831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250