JP2012222200A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2012222200A
JP2012222200A JP2011087591A JP2011087591A JP2012222200A JP 2012222200 A JP2012222200 A JP 2012222200A JP 2011087591 A JP2011087591 A JP 2011087591A JP 2011087591 A JP2011087591 A JP 2011087591A JP 2012222200 A JP2012222200 A JP 2012222200A
Authority
JP
Japan
Prior art keywords
wiring board
electronic device
metal
metal core
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011087591A
Other languages
English (en)
Other versions
JP5401498B2 (ja
Inventor
Keiko Ueno
恵子 上之
Kaoru Uchiyama
内山　　薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2011087591A priority Critical patent/JP5401498B2/ja
Publication of JP2012222200A publication Critical patent/JP2012222200A/ja
Application granted granted Critical
Publication of JP5401498B2 publication Critical patent/JP5401498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電子部品を配線基板に実装し樹脂封止した電子装置において、小型化が可能な電子装置を提供することにある。
【解決手段】電子装置において、メタルコア配線基板２の相対する両面に電子部品９，１１が実装される。電子装置は、電子部品の発熱を放熱するためのヒートシンク１４と、メタルコア配線基板２を外部と接続する配線用リード５とを有する。メタルコア配線基板２及び電子部品が封止樹脂１により封止されている。ヒートシンク１４は、メタルコア配線基板のコアメタル３の一部であり、一体的に形成されている。
【選択図】図１

Description

本発明は、電子部品を実装した電子装置に係り、特に、電子部品実装後の配線基板を樹脂封止したものに好適な電子装置に関する。
配線基板に電子部品を実装した電子装置は、電子部品の発熱や温度変化等の使用環境に起因した不良が生じないよう設計する必要がある。特に、車載用のコントロールユニット等の電子装置では、エンジンのオンオフや使用環境温度の変化、大電流制御などに伴う半導体チップの発熱が懸念され、熱をいかに放熱するかが課題となる。また、温度の変化が存在する環境では、実装部品同士の線膨張係数差に起因した電子装置の変形により基板と電子部品との間の接合不良や配線基板内の断線が生じやすくなる。このため、実装構造や材料の選定による電子装置の変形の低減が重要である。
配線基板に電子部品を実装し、さらに樹脂封止した電子装置は、油や粉塵、振動が存在する環境下でも使用可能な車載用コントロールユニットの構造として有効な一形態である。この場合、電子部品は樹脂によって封止されているため、半導体チップの発熱を封止樹脂外部へ放熱する構造が必要となる。また、温度変化の下では、封止樹脂と配線基板との線膨張係数差に起因した熱応力変形が生じ、電子部品と配線基板との間の接合不良や配線基板内の断線等の不良が生じる可能性がある。このため、配線基板には封止樹脂との線膨張係数差の近い樹脂基板を用い、層間ビアによって配線を形成するビルドアップ配線の樹脂基板や貫通スルーホールによって配線を形成する貫通配線の樹脂基板が採用されている。
配線基板に電子部品を実装しさらに樹脂封止した電子装置において、放熱性を向上させるため、従来は、配線基板に金属板等のヒートシンクを接合し、半導体チップからの発熱を配線基板およびヒートシンクを介して電子装置外部へ放熱する構造は数多く提案されている。あるいは、配線基板にメタルコア基板を用いることにより放熱性向上を狙った構造も提案されている。
例えば、第１に、片面実装の配線基板の裏面にヒートシンクを接合し片面のみを樹脂封止した電子装置が知られている（例えば、特許文献１参照）。かかる構成では、半導体チップの発熱は配線基板およびヒートシンクを介して放熱することができる。
第２に、配線基板の両面に電子部品を実装し配線基板の全面を樹脂封止した電子装置において、配線基板の片面にヒートシンク兼リードフレームとなるベース部材を接合した電子装置が知られている（例えば、特許文献２参照）。かかる構成では、半導体チップの発熱は配線基板およびベース部材を介して放熱することが可能である。
また、第３に、配線基板にメタルコア基板を用いたＭＣＭ構造の電子装置が知られている（例えば、特許文献３参照）。かかる構成では、半導体チップの発熱はメタルコア基板のコアメタルを介して外部へ放熱可能となっている。
また、第４に、同様に配線基板にメタルコア基板を用い部品実装面を樹脂封止した電子装置が知られている（例えば、特許文献４参照）。かかる構成では、半導体チップの発熱は、メタルコア基板の樹脂機材およびメタルコアを介して電子装置外部へ放熱可能となっている。
一方、温度変化に伴う熱応力変形に対しては、従来は、封止樹脂と配線基板の線膨張係数を近づけた材料の選定や、基板および封止樹脂の厚み等実装部品のサイズを調整することにより変形抑制を図っている。
特開２００６−３０３２１７号公報 特開２０１０−９６１９１号公報 特開２００４−１７２４２６号公報 特開平７−１６１８７２号公報
しかしながら、特許文献１記載のものでは、片面実装の配線基板とヒートシンクが別体となっている。このため、配線基板にはヒートシンク接合のための領域を確保しなければならず、小型化が困難である。
また、特許文献２記載のものでは、両面実装の配線基板であるため片面実装と比較して実装部品点数は拡大するが、配線基板にヒートシンクの機能を持つベース部材を接合する領域を確保する必要があり、小型化は困難である。
また、特許文献３記載のものでは、半導体チップはメタルコア基板のコアメタルにダイレクトに接合するため、配線基板の樹脂材の熱伝導特性の影響を考慮する必要がない。しかし、配線基板の裏面にはんだボールを搭載した片面実装であるため、電子部品のサイズは実装部品点数を拡大するには難があり、小型化は困難である。
また、特許文献４記載のものでは、メタルコア基板を用いているが、外部との接続にははんだボールを用いた片面実装であるため、実装部品点数を拡大するには難があり、小型化は困難である。
本発明の目的は、電子部品を配線基板に実装し樹脂封止した電子装置において、小型化が可能な電子装置を提供することにある。
上記目的を達成するために、本発明は、メタルコア配線基板及び電子部品が封止樹脂により封止された電子装置であって、ヒートシンクは、メタルコア配線基板のコアメタルの一部であり、一体的に形成されているようにしたものである。
かかる構成により、電子部品を配線基板に実装し樹脂封止した電子装置において、小型化が可能となる。
本発明によれば、電子部品を配線基板に実装し樹脂封止した電子装置において、小型化が可能となる。
本発明の一実施形態による電子装置の構成を示す外観斜視図である。 本発明の一実施形態による電子装置の構成を示す断面図であり、図１のＸ−Ｘ’断面図である。 本発明の一実施形態による電子装置の構成を示す断面図であり、図１のＹ−Ｙ’断面図である。 本発明の一実施形態による電子装置の変形例の構成を示す断面図であり、図１のＸ−Ｘ’断面図である。 本発明の一実施形態による電子装置の製造プロセスの説明図である。 本発明の一実施形態による電子装置の製造プロセスの説明図である。 本発明の一実施形態による電子装置の製造プロセスの説明図である。 本発明の一実施形態による電子装置の製造プロセスの説明図である。
以下、図１〜図３を用いて、本発明の一実施形態による電子装置の構成について説明する。
図１は、本発明の一実施形態による電子装置の構成を示す外観斜視図である。図２は、本発明の一実施形態による電子装置の構成を示す断面図であり、図１のＸ−Ｘ’断面図である。図３は、本発明の一実施形態による電子装置の構成を示す断面図であり、図１のＹ−Ｙ’断面図である。なお、図１〜図３において、同一符号は同一部分を示している。
図１に示すように、本実施形態の電子装置は、封止樹脂１によって全体を封止されている。封止樹脂１は平面形状が四角形となっている。その四角形の互いに平行な第１と第２の辺からは、複数の接続用リード５が封止樹脂１の外部に突出している。また、他の互いに平行な第３と第４の辺からは、２つのヒートシンク１４が封止樹脂１の外部に突出している。なお、図３を用いて後述するように、ヒートシンク１４は、封止樹脂１により封止されたメタルコア配線基板のコアメタルと一体的に構成されている。
次に、図２を用いて、図１のＸ−Ｘ’断面の構成について説明する。
メタルコア配線基板２は、その中心部にコアメタル３が配置されている。コアメタル３の両面には、絶縁層と金属の配線パターンを有する配線層が交互に形成されている。各配線層の層間配線は、複数の貫通ホール１３により行われている。コアメタル２としては、例えば、銅板を用いている。なお、コアメタル２としては、アルミ板を用いることもできる。
メタルコア配線基板２の一方の面には、座繰り部４が形成されている。座繰り部４の底面には、コアメタル３が露出している。半導体チップ９は、メタルコア配線基板２に設けた座繰り部４のコアメタル３の上に実装される。半導体チップ９の底面には、接地電極が形成されている。座繰り部４と半導体チップ９の間は、導電接合剤１０により接合され、半導体チップ９が固定される。これにより、半導体チップ９の接地電極は、コアメタル３に電気的に接続される。
また、メタルコア配線基板２の両面の配線層には、チップ部品１１が導電接合剤１２により接続固定されている。これにより、両面実装構成としている。
メタルコア配線基板２の対向する両側端部の側には、それぞれ、外部装置とを接続するための接続用リード５が配置されている。メタルコア配線基板２の一方の面であって、接続用リード５に近接する位置には、ボンディングパット１６が配線層に形成されている。接続用リード５とボンディングパット１６は、金属ワイヤ６によりワイヤボンディングされている。
なお、メタルコア配線基板２のコアメタル３と接続用リード５とは同じ材料からなり、後述するように、一枚の金属板からプレス打ち抜きにより加工されたものである。
半導体チップ９およびチップ部品１１などの電子部品が実装されたメタルコア配線基板２と、このメタルコア配線基板２とワイヤボンディングにより接続された接続用リード５の一部は、封止樹脂１により封止され、外部環境から保護されている。接続用リード５の一部は、封止樹脂１の外部に露出している。このとき、メタルコア配線基板２の層間配線に用いる貫通ホール１３には、封止樹脂１が充填されている。
ここで、配線用リード５とメタルコア配線基板２を配線している金属ワイヤ６は、封止樹脂１により封止されているため、この接続部の強度を向上することができる。
次に、図３を用いて、図１のＹ−Ｙ’断面の構成について説明する。
メタルコア配線基板２及び、メタルコア配線基板２に実装された半導体チップ９およびチップ部品１１などの電子部品などの構成は、図２にて説明したものと同様である。
メタルコア配線基板２の対向する両側端部の側には、それぞれ、ヒートシンク１４が備えられている。図示に左側の部分に示すように、メタルコア配線基板２のコアメタル３とヒートシンク１４とは一体的に形成されている。
半導体チップ９およびチップ部品１１などの電子部品が実装されたメタルコア配線基板２と、このメタルコア配線基板２と接続されたヒートシンク１４の一部は、封止樹脂１により封止され、外部環境から保護されている。ヒートシンク１４の一部は、封止樹脂１の外部に露出している。
従って、半導体チップ９から発せられた熱は、コアメタル３からヒートシンク１４に伝達され、封止樹脂１の外部に露出しているヒートシンク１４から外部に放出される。
また、ヒートシンク１４には複数の貫通ホール１８を設け、その内部には封止樹脂１を充填している。なお、図２に示した貫通ホール１３及び図３の貫通ホール１８の直径は、φ０．２ｍｍ以上としている。これのより小さいと、封止樹脂１を貫通ホール１３，１８の内部に充填できないからからである。
また、封止樹脂の外部に露出したヒートシンク１４（図３）および外部装置との配線用リード５（図２）は、メタルコア配線基板２の電子部品実装面に対して水平方向に露出している。
次に、図４を用いて、本発明の一実施形態による電子装置の変形例の構成について説明する。
図４は、本発明の一実施形態による電子装置の変形例の構成を示す断面図であり、図１のＸ−Ｘ’断面図である。なお、図４において、図２と同一符号は同一部分を示している。
本変形例の基本的な構成は、図２に示したものと同様である。本例では、メタルコア配線基板の内層配線は、図２に示した貫通ホール１３に代えて、ＩＶＨ（Interstitial Via Hole)７、層間ビア８によって形成している。
以上説明した本実施形態では、ヒートシンクはメタルコア配線基板のコアメタルの一部であり、両者は一体的に形成されており、また、メタルコア配線基板には電子部品が両面実装されているので、電子装置の小型化が可能である。
すなわち、前述の特許文献１記載のものでは、片面実装の配線基板とヒートシンクが別体となっているため、配線基板にはヒートシンク接合のための領域を確保しなければならず、小型化が困難であったが、本実施形態ではかかる問題が解決される。
また、特許文献２記載のものでは、配線基板にヒートシンクの機能を持つベース部材を接合する領域を確保する必要があり、小型化は困難であったが、本実施形態ではかかる問題が解決される。
また、特許文献３記載のものでは、配線基板の裏面にはんだボールを搭載した片面実装であるため、電子部品のサイズは実装部品点数を拡大するには難があり、小型化は困難であったが、本実施形態ではかかる問題が解決される。
また、特許文献４記載のものでは、外部との接続にははんだボールを用いた片面実装であるため、実装部品点数を拡大するには難があり、小型化は困難であったが、本実施形態ではかかる問題が解決される。
また、本実施形態では、半導体チップ９はメタルコア配線基板２のコアメタル３に直接接続していることにより、半導体チップの発熱はコアメタル３のみを介してヒートシンク１４により外部へ放熱されるため、放熱性を向上することができる。
すなわち、前述の特許文献１記載のものでは、半導体チップの発熱は配線基板を介してヒートシンクへと伝わるため、放熱性は配線基板材料の熱伝導性の影響を受けるが、本実施形態ではかかる問題が解決される。
また、特許文献２記載のものでは、半導体チップとベース部材との間に配線基板が存在するため、半導体チップの発熱は配線基板を介してベース部材へ伝わるため、放熱性は配線基板の樹脂基材の熱伝導性の影響を受けるが、本実施形態ではかかる問題が解決される。
また、特許文献４記載のものでは、半導体チップはメタルコアにダイレクトに接続されてはおらず樹脂基材を介しているため、樹脂材の熱伝導性の影響を受けるが、本実施形態ではかかる問題が解決される。
また、本実施形態では、メタルコア配線基板２の貫通ホール１３およびヒートシンク１４に設けた貫通ホール１８に封止樹脂を充填している。これにより、封止樹脂材のクリープ変形を抑制し、また、部材間の線膨張係数差に起因した熱応力変形を抑制することが可能となり、温度変化などの使用環境の変化にも耐えうる信頼性を向上することができる。
すなわち、前述の特許文献１記載のものでは、配線基板と封止樹脂の線膨脹係数差による熱応力変形が大きくなる可能性があり信頼性に課題が生じるが、本実施形態ではかかる問題が解決される。
さらに、本実施形態では、メタルコア配線基板のコアメタルを外部との配線用リードとして用いているため、配線用リードを個別に取り付けるための製造工程および製造装置を導入する必要がない。これによって量産性を向上でき、コスト低減を図ることができる。また、配線基板に配線用リードを個別に取り付ける位置を確保する必要がないため、電子装置の小型化を実現する。
すなわち、前述の特許文献１記載のものでは、片面実装の配線基板とヒートシンクが別体となっているため、ヒートシンク接合のための製造プロセスが必要となり、量産性に優れないものであるが、本実施形態ではかかる問題が解決される。
また、特許文献３記載のものでは、配線基板の裏面にはんだボールを搭載した実装構造であり、はんだボール搭載の製造プロセスが必要となり、量産性には優れないが、本実施形態ではかかる問題が解決される。
また、特許文献４記載のものでは、外部との接続にははんだボールを用いた実装構造であり、はんだボール搭載の製造プロセスが必要となり、量産性には優れないが、本実施形態ではかかる問題が解決される。
次に、図５〜図８を用いて、本発明の一実施形態による電子装置の製造プロセスについて説明する。
図５〜図８は、本発明の一実施形態による電子装置の製造プロセスの説明図である。なお、図５〜図８において、図１〜図３と同一符号は同一部分を示している。
最初に、本実施形態で用いるメタルコア配線基板２について説明する。
図５は、本実施形態による電子装置に用いるメタルコア配線基板２の上面図である。
メタルコア配線基板２は、電子部品を実装する電子部品実装面１５と、その内層から電子部品実装面よりも水平方向へのサイズが大きいコアメタル３を備えている。電子部品実装面１５には、図２にて説明したように、内層のコアメタル３とその両面に交互に形成された絶縁層と配線層とが設けられている。電子部品実装面１５の中央には、図２に示した半導体チップ９が配置される座繰り部４が形成されている。また、電子部品実装面１５の２つの対向する辺の近傍には、複数のボンディングパット１６が形成されている。また、ボンディングパット１６の形成された位置よりも内周側には、複数の貫通ホール１３が形成されている。
図６は、図３のメタルコア配線基板２からフランジ部１７を形成した後のメタルコア配線基板の上面図である。
図６に示すように、メタルコア配線基板２は、電子部品実装面１５とフランジ部１４を備える。フランジ部１７は、電子部品実装面１５の内層のコアメタル３から繋がっているヒートシンク１４と、コアメタル３からは切り離された配線用リード５とを連結している部分である。なお、ヒートシンク１４には、複数の貫通ホール１８が形成されている。このフランジ部１７の形状は、例えば、メタルコア配線基板２のコアメタル３をプレス加工によって打ち抜く等の加工により形成する。このメタルコア配線基板２に対して、電子部品が実装される。
図７は、電子部品実装後のメタルコア配線基板２を示している。電子部品実装面１５には、チップコンデンサやチップ抵抗などのチップ部品１１が第１の導電性接着剤により実装される。第１の導電性接着剤としては、例えば鉛フリーはんだペーストを用い、リフローによって接合する。はんだリフロー後、電子部品実装面１５にはんだペーストのフラックスが付着するため、リフロー後にフラックスを除去するための洗浄を行う。これにより、ボンディングパッドにフラックスが付着してもワイヤボンディング工程前にこれらのフラックスを除去でき、ワイヤボンディング性に影響を与えることを防ぐ。
次に、電子部品実装面１５に設けた座繰り部４から露出しているコアメタル３の上面に、半導体チップ９を第２の導電性接着剤を用いて実装する。ここで、第２の導電性接着剤は、接合温度が第１の導電性接着剤である鉛フリーはんだの融点よりも低い材料、例えばＡｇペーストを用いる。Ａｇペーストの硬化温度は、約１５０℃であり鉛フリーはんだの融点約２００℃よりも低いために、Ａｇペースト接合によって先に接合した鉛フリーはんだが溶融する心配がない。Ａｇペースト硬化後、半導体チップ９とメタルコア配線基板の電子部品実装面１５とは、ボンディングワイヤによって配線を形成する。
さらに、電子部品実装面１５のボンディングパッド１６とコアメタルの配線用リード５とをボンディングワイヤ６によって結線することにより配線を形成する。
次に、図７までの電子部品実装工程の後、すべての電子部品と配線を外部環境から保護するため、封止樹脂１によりモールド成形を行う。
図８は、モールド成形後を示した図である。モールド成形では、信頼性確保のため、基板の上面および下面を貫通する貫通ホール１３，１８に封止樹脂材が隙間無く充填することが望ましい。貫通ホール１３，１８に封止樹脂材を隙間無く充填させるため、例えば、モールド成形時の樹脂を注入するタイミングを、基板上面と下面とでずらして注入する。これにより、貫通ホールには基板上面および下面の両開口部に一度に樹脂が流入するのではなく、一方の開口部から徐々に注入されることになり、貫通ホールには樹脂が隙間無く充填される。
次に、フランジ部１７のダイシングを行う。図８に点線で示す箇所が、フランジ部のダイシング箇所１９である。これらの箇所１９をダイシングし、コアメタルのフランジ部から切り離すことによって、本実施形態の電子装置が得られる。
以上説明したように、本実施形態によれば、ヒートシンクはメタルコア配線基板のコアメタルの一部であり、両者は一体的に形成されており、また、メタルコア配線基板には電子部品が両面実装されているので、電子装置の小型化が可能である。すなわち、配線基板内部にヒートシンクが内蔵されているため、配線基板に別体でヒートシンクを接合する必要がなく、電子装置の大幅な小型化を実現する。また、配線基板にメタルコア基板を用い、メタルコア基板のコアメタルを配線用リードとして用いるため、配線基板の両面にリード接続用の領域を形成する必要がなく、大幅な小型化を実現することが可能となる。
また、半導体チップは、基板の表面に設けた座繰り内部のコアメタル上に直接搭載しコアメタルをヒートシンクとして放熱がなされるので、半導体チップの発熱は配線基板を介することなく直接ヒートシンクへ放熱されるため、優れた放熱性を得ることができる。
さらに、配線基板の貫通ホールには、封止樹脂を充填することにより、封止樹脂と配線基板との線膨脹係数差による熱応力変形を緩和することが可能であり、使用環境温度の変化にも耐えうる信頼性に優れた電子装置を実現する。
また、配線基板にメタルコア基板を用い、メタルコア基板のコアメタルを配線用リードとして用いるため、配線基板の両面にリード接続用の領域を形成する必要がなく、配線用リードを接続するプロセスが不要であるため、製造プロセスの低減が可能となる。
１…封止樹脂
２…メタルコア配線基板
３…コアメタル
４…座繰り部
５…配線用リード
６…金属ワイヤ
７…ＩＶＨ
８…基板内層間ビア
９…半導体チップ
１０，１２…導電性接合剤
１１…チップ部品
１３，１８…貫通ホール
１４…ヒートシンク
１５…メタルコア配線基板の電子部品実装面
１６…ボンディングパッド
１７…フランジ部
２０…ダイシング位置

Claims (5)

  1. 相対する両面に電子部品を実装されたメタルコア配線基板と、
    前記電子部品の発熱を放熱するためのヒートシンクと、
    前記メタルコア配線基板を外部と接続する配線用リードとを有し、
    前記メタルコア配線基板及び前記電子部品が封止樹脂により封止された電子装置であって、
    前記ヒートシンクは、前記メタルコア配線基板のコアメタルの一部であり、一体的に形成されていることを特徴とする電子装置。
  2. 請求項１記載の電子装置において、
    前記配線リードは、前記ヒートシンクは、前記メタルコア配線基板のコアメタルの一部であり、前記コアメタルから切り離されて形成されていることを特徴とする電子装置。
  3. 請求項１記載の電子装置において、
    前記メタルコア配線基板の電子部品を実装する面に設けられた電子部品搭載用の座繰り部を備え、
    前記座繰り部では、前記コアメタルが露出しており、
    当該露出したコアメタルの部分に電子部品が接合剤により直接実装されることを特徴とする電子装置。
  4. 請求項１記載の電子装置において、
    前記メタルコア配線基板の層間配線を形成する貫通ホールを備え、
    該貫通ホールには、前記封止樹脂が充填されることを特徴とする電子装置。
  5. 請求項１記載の電子装置において、
    前記ヒートシンクに形成された貫通ホールを備え、
    該貫通ホールには、前記樹脂封止に用いる樹脂が充填されていることを特徴とする電子装置。
JP2011087591A 2011-04-11 2011-04-11 電子装置 Active JP5401498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011087591A JP5401498B2 (ja) 2011-04-11 2011-04-11 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087591A JP5401498B2 (ja) 2011-04-11 2011-04-11 電子装置

Publications (2)

Publication Number Publication Date
JP2012222200A true JP2012222200A (ja) 2012-11-12
JP5401498B2 JP5401498B2 (ja) 2014-01-29

Family

ID=47273379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087591A Active JP5401498B2 (ja) 2011-04-11 2011-04-11 電子装置

Country Status (1)

Country Link
JP (1) JP5401498B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286344A (ja) * 1988-05-12 1989-11-17 Ibiden Co Ltd 電子部品搭載用基板
JPH04139863A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体素子の放熱兼用シールドケース
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
JP2004281722A (ja) * 2003-03-17 2004-10-07 Hitachi Ltd 電子回路装置及びその製造方法
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286344A (ja) * 1988-05-12 1989-11-17 Ibiden Co Ltd 電子部品搭載用基板
JPH04139863A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体素子の放熱兼用シールドケース
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
JP2004281722A (ja) * 2003-03-17 2004-10-07 Hitachi Ltd 電子回路装置及びその製造方法
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP5401498B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
JP4438489B2 (ja) 半導体装置
TWI613774B (zh) 功率覆蓋結構及其製造方法
JP5975180B2 (ja) 半導体モジュール
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
US20140029201A1 (en) Power package module and manufacturing method thereof
TW201546914A (zh) 基板及其製造方法
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP2019071412A (ja) チップパッケージ
US8598701B2 (en) Semiconductor device
JP2013123011A (ja) 電子装置
WO2004112129A1 (ja) 電子装置
JP6697944B2 (ja) 電力用半導体装置
JP5169800B2 (ja) 電子装置
JP6048238B2 (ja) 電子装置
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
JP5401498B2 (ja) 電子装置
JP2012253118A (ja) 半導体装置
JP2011003818A (ja) モールドパッケージ
JP4861200B2 (ja) パワーモジュール
JP2010103231A (ja) 電子装置
JP2013065887A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5401498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350