JPWO2010106922A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2010106922A1
JPWO2010106922A1 JP2011504808A JP2011504808A JPWO2010106922A1 JP WO2010106922 A1 JPWO2010106922 A1 JP WO2010106922A1 JP 2011504808 A JP2011504808 A JP 2011504808A JP 2011504808 A JP2011504808 A JP 2011504808A JP WO2010106922 A1 JPWO2010106922 A1 JP WO2010106922A1
Authority
JP
Japan
Prior art keywords
insulating film
film
charge storage
hafnium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011504808A
Other languages
English (en)
Other versions
JP5531259B2 (ja
Inventor
恒洋 井野
恒洋 井野
昌生 新宮
昌生 新宮
章輔 藤井
章輔 藤井
章 高島
章 高島
大介 松下
大介 松下
潤 藤木
潤 藤木
直樹 安田
直樹 安田
靖 中崎
靖 中崎
村岡　浩一
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011504808A priority Critical patent/JP5531259B2/ja
Publication of JPWO2010106922A1 publication Critical patent/JPWO2010106922A1/ja
Application granted granted Critical
Publication of JP5531259B2 publication Critical patent/JP5531259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

書き込み／消去特性及び電荷保持特性ともに優れた半導体装置を提供する。半導体領域（１１）と、半導体領域の表面に設けられたトンネル絶縁膜（１２）と、トンネル絶縁膜の表面に設けられ、立方晶領域を含んだハフニウム酸化物を有する電荷蓄積絶縁膜（１３）と、電荷蓄積絶縁膜の表面に設けられたブロック絶縁膜（１４）と、ブロック絶縁膜の表面に設けられた制御ゲート電極（１５）とを備えた半導体装置である。

Description

本発明は、半導体装置及びその製造方法に関する。
電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリが提案されている（特許文献１参照）。この電荷トラップ型の不揮発性半導体メモリでは、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体メモリとしては、ＭＯＮＯＳ型の不揮発性半導体メモリが知られており、電荷蓄積絶縁膜として通常はシリコン窒化膜が用いられている。
しかしながら、従来は、優れた電荷蓄積絶縁膜が実現できているとは必ずしも言えず、書き込み／消去特性及び電荷保持特性ともに優れた不揮発性半導体メモリが得られているとは言えない。
特開２００４−７１８７７号公報
本発明は、書き込み／消去特性及び電荷保持特性ともに優れた半導体装置及びその製造方法を提供することを目的としている。
本発明の第１の視点に係る半導体装置は、半導体領域と、前記半導体領域の表面に設けられたトンネル絶縁膜と、前記トンネル絶縁膜の表面に設けられ、立方晶領域を含んだハフニウム酸化物を有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に設けられたブロック絶縁膜と、前記ブロック絶縁膜の表面に設けられた制御ゲート電極と、を備える。
本発明の第２の視点に係る半導体装置の製造方法は、半導体領域と、前記半導体領域の表面に設けられたトンネル絶縁膜と、前記トンネル絶縁膜の表面に設けられた電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に設けられたブロック絶縁膜と、前記ブロック絶縁膜の表面に設けられた制御ゲート電極と、を備えた半導体装置の製造方法であって、前記電荷蓄積絶縁膜を形成することは、立方晶領域を含んだハフニウム酸化物を形成することを含む。
本発明によれば、書き込み／消去特性及び電荷保持特性ともに優れた半導体装置を得ることができる。
図１は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。 図２は、本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 図３は、本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 図４は、本発明の第１の実施形態のハフニウム酸化物の結晶構造を模式的に示した図である。 図５は、本発明の第１の実施形態のハフニウム酸化物膜のエネルギーバンド構造を模式的に示した図である。 図６は、本発明の第１の実施形態に係る半導体装置の書き込み特性について示した図である。 図７は、本発明の第１の実施形態の比較例に係る半導体装置の書き込み特性について示した図である。 図８は、本発明の第１の実施形態に係る半導体装置の消去特性について示した図である。 図９は、本発明の第１の実施形態の比較例に係る半導体装置の消去特性について示した図である。 図１０は、本発明の第１の実施形態に係る半導体装置の電荷保持特性について示した図である。 図１１は、本発明の第１の実施形態の比較例に係る半導体装置の電荷保持特性について示した図である。 図１２は、本発明の第１の実施形態及び比較例について、フラットバンド電圧Ｖｆｂの変化率を示した図である。 図１３は、本発明の第１の実施形態及び比較例のハフニウム酸化物膜について、Ｘ線回折結果を示した図である。 図１４は、本発明の第１の実施形態のハフニウム酸化物膜について、ＧＩＸＡによる測定結果を示した図である。 図１５は、本発明の第１の実施形態の比較例のハフニウム酸化物膜について、ＧＩＸＡによる測定結果を示した図である。 図１６は、本発明の第１の実施形態のハフニウム酸化物膜について、ＸＰＳの測定結果を示した図である。 図１７は、本発明の第２〜第５の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。 図１８は、本発明の第２〜第５の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。 図１９は、電荷蓄積絶縁膜のエックス線回折プロファイルを示した図である。 図２０は、本発明の第２〜第５の実施形態の変更例に係る半導体装置の基本的な構成を模式的に示した断面図である。 図２１は、本発明の第２〜第５の実施形態の変更例に係る半導体装置の基本的な構成を模式的に示した断面図である。 図２２は、本発明の第６の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。
以下、本発明の実施形態を図面を参照して説明する。
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置（電荷トラップ型の不揮発性半導体記憶装置）の基本的な構成を模式的に示した断面図である。
図１に示すように、シリコン基板（半導体基板、半導体領域）１１の表面上にはトンネル絶縁膜１２が形成されている。このトンネル絶縁膜１２には、シリコン酸化膜（ＳｉＯ2膜）が用いられるが、シリコン酸窒化膜（ＳｉＯＮ膜）を用いてもよい。
トンネル絶縁膜１２の表面上には、電荷蓄積絶縁膜１３が形成されている。この電荷蓄積絶縁膜は立方晶領域を含んだハフニウム酸化物膜（ＨｆＯ2膜）で形成されており、このハフニウム酸化物膜は酸素欠損を有している。ハフニウム酸化物膜１３の全体が立方晶領域であってもよいし、ハフニウム酸化物膜１３の一部にアモルファス領域が含まれていてもよい。また、ハフニウム酸化物膜には、ジルコニウム（Ｚｒ）が含有されていてもよい。
電荷蓄積絶縁膜１３の表面上には、ブロック絶縁膜１４が形成されている。このブロック絶縁膜１４は、電荷蓄積層と制御ゲートとの間の電子やホールの流れをブロックする機能を有する絶縁膜であり、アルミニウム酸化物膜（Ａｌ2Ｏ3膜）或いはシリコン酸化膜（ＳｉＯ2膜）等の酸化物膜で形成されている。
ブロック絶縁膜１４の表面上には、制御ゲート電極１５が形成されている。この制御ゲート電極１５には、金膜（Ａｕ膜）、タンタル膜（Ｔａ膜）或いはタンタル化合物膜等が用いられる。
シリコン基板１１の表面領域には、ソース領域１６ａ及びドレイン領域１６ｂが形成されており、ソース領域１６ａとドレイン領域１６ｂとの間の領域がトランジスタのチャネル領域となる。
次に、本実施形態に係る半導体装置の製造方法について、図１〜図３を参照して説明する。
まず、図２に示すように、シリコン基板（半導体基板）１１の（１００）面に形成された自然酸化膜を希フッ酸溶液によって除去する。続いて、熱酸化処理により、シリコン基板１１上に、トンネル絶縁膜１２として例えば５ｎｍのシリコン酸化膜（ＳｉＯ2膜）を形成する。
次に、トンネル絶縁膜１２上に、化成スパッタリング（リアクティブスパッタリング）法により、電荷蓄積絶縁膜となる厚さ５ｎｍ程度の予備的なハフニウム酸化物膜（ＨｆＯ2膜）１３ａを形成する。具体的には、Ａｒガスで希釈した酸素ガス雰囲気中で、Ｈｆターゲットをスパッタリングすることで、ハフニウム酸化物膜１３ａを形成する。この段階で、ハフニウム酸化物膜１３ａはアモルファス膜である。このハフニウム酸化物膜１３ａは、酸素欠損の割合が例えば３〜５パーセント程度である。なお、ハフニウム酸化物膜１３ａの形成には、化成スパッタリング法に限らず、ＨｆＯ2ターゲットからのスパッタリング法、ＣＶＤ（chemical vapor deposition）法、ＡＬＤ（atomic layer deposition）法、ＥＢ（electron beam）蒸着法等を用いることも可能である。
次に、ＭＢＥ（molecular beam epitaxy）法により、ハフニウム酸化物膜１３ａ上に、ブロック絶縁膜１４として厚さ１０ｎｍ程度のアルミニウム酸化物膜（Ａｌ2Ｏ3膜）を形成する。なお、ブロック絶縁膜１４の形成には、ＭＢＥ法に限らず、ＣＶＤ法等を用いることも可能である。
次に、図３に示すように、窒素ガス雰囲気中において、１０５０℃で３０秒間の熱処理を行う。この熱処理により、ハフニウム酸化物膜１３ａに含有されている酸素がブロック絶縁膜１４に移動し、ハフニウム酸化物膜１３ａの酸素欠損が増大する。その結果、アモルファス状態のハフニウム酸化物膜１３ａが、立方晶領域を含んだハフニウム酸化物膜１３に変換される。このとき、ハフニウム酸化物膜１３の全体が立方晶領域に変換されてもよいし、ハフニウム酸化物膜１３の一部にアモルファス領域が残っていてもよい。
次に、図１に示すように、抵抗加熱蒸着法により、ブロック絶縁膜１４上に、制御ゲート電極膜１５として金（Ａｕ）膜等の導電膜を形成する。その後、トンネル絶縁膜１２、電荷蓄積絶縁膜１３、ブロック絶縁膜１４及び制御ゲート電極膜１５をパターニングしてゲート構造を形成する。さらに、ゲート構造をマスクとして用いて、シリコン基板の表面領域に不純物元素をイオン注入し、ソース領域１６ａ及びドレイン領域１６ｂを形成する。このようにして、図１に示すようなメモリセルトランジスタが形成される。
以下、図３に示した熱処理工程により、立方晶領域を含んだハフニウム酸化物膜１３が形成される理由について説明を加える。
ハフニウム酸化物（ＨｆＯ2）が室温常圧において安定な結晶構造は単斜晶（monoclinic）であり、立方晶（cubic）の結晶構造を有するハフニウム酸化物は、本来は安定には存在しない。これは、主として、イオン半径や原子位置といった要素のみを用いるような結晶学において幾何学的に単純化されたモデルで説明可能である。すなわち、Ｏ2-のイオン半径が大きすぎるため、Ｈｆ4+の周囲に８個のＯ2-を最近接状態で存在させることができない。したがって、Ｈｆ4+の周囲に７個のＯ2-が存在する状態が安定である。このような状態が単斜晶であり、通常はハフニウム酸化物の安定な結晶構造は単斜晶である。ところが、ハフニウム酸化物に酸素欠損が生じた場合、立方晶の結晶構造を有するハフニウム酸化物が安定に存在し得る。すなわち、図４に示すように、酸素欠損が生じた場合には、立方晶の結晶構造において、８個のＯ2-サイトの全てにＯ2-が存在するわけではない。したがって、上述した幾何学的な制約が緩和され、立方晶の結晶構造を有するハフニウム酸化物が安定に存在することができる。
図５は、本実施形態の電荷蓄積絶縁膜（ハフニウム酸化物膜）１３のエネルギーバンド構造を模式的に示した図である。
図５に示すように、本実施形態のハフニウム酸化物膜は、酸素欠損を含んだ立方晶の結晶構造を有しているため、図５に示すようなトラップ準位（局在準位）を有している。すなわち、価電子帯と伝導帯との間の適度な深さにトラップ準位が存在している。トラップ準位が深すぎると高速の書き込み／消去特性が得られ難くなり、トラップ準位が浅すぎると良好な電荷保持特性が得られ難くなる。本実施形態のハフニウム酸化物膜は、適度な深さにトラップ準位が存在しているため、高速の書き込み／消去特性が得られるとともに、優れた電荷保持特性を実現することが可能である。したがって、特性や信頼性に優れた高性能の不揮発性半導体メモリを実現することが可能である。
次に、本実施形態の半導体装置の書き込み特性について、図６及び図７を参照して説明する。図６は、本実施形態の方法で作製された試料のＣＶ特性の測定結果を示した図である。図７は、比較例の試料のＣＶ特性の測定結果を示した図である。横軸は書き込み時間（writing time）であり、縦軸はフラットバンド電圧（Ｖｆｂ）である。
本実施形態の試料では電荷蓄積絶縁膜にハフニウム酸化物膜（厚さ５ｎｍ）を用い、比較例の試料では電荷蓄積絶縁膜にシリコン窒化膜（厚さ５ｎｍ）を用いている。ブロック絶縁膜には、いずれの試料もアルミニウム酸化物膜（厚さ１０ｎｍ）を用いている。
ＣＶ特性の測定は、以下のようにして行った。まず、両試料に対し、−２０Ｖの消去電圧を１ｍｓｅｃの時間、印加する。その後、本実施形態の試料については、１０Ｖから２Ｖ刻みで２０Ｖまで書き込み電圧を印加する。その際、書き込み時間を１μｓｅｃから３０ｓｅｃまで変化させる。比較例の試料については、１６Ｖから２Ｖ刻みで２４Ｖまで書き込み電圧を印加する。書き込み時間は、０．１μｓｅｃから１０ｓｅｃまで変化させる。そして、各書き込み電圧及び各書き込み時間で、静電容量の特性（ＣＶ特性）の測定を行う。
本実施形態の試料では、ハフニウム酸化物膜の酸化膜換算膜厚（ＥＯＴ：effective oxide thickness）は１．２ｎｍである。比較例の試料では、シリコン窒化膜のＥＯＴは２．５ｎｍである。なお、本実施形態の試料と比較例の試料とで、書き込み電圧や書き込み時間を変えているのは、それぞれの試料の特性が最もわかりやすい範囲を選んでいるためである。
本実施形態の試料の測定結果（図６）と比較例の試料の測定結果（図７）から、以下のことがわかる。同じ書き込み電圧及び同じＶｆｂで比較してみると、本実施形態の試料の方が比較例の試料よりも書き込み時間が短くなっている。したがって、本実施形態の試料の方が高速の書き込みを行うことが可能である。また、Ｖｆｂシフトが飽和する値を比較してみると、本実施形態の試料の方が比較例の試料よりも飽和値が大きくなっている。したがって、本実施形態の試料の方が多くの実効電荷を蓄積することが可能である。
なお、本実施形態の試料の電荷蓄積絶縁膜（ハフニウム酸化物膜：ＥＯＴ＝１．２ｎｍ）の方が、比較例の試料の電荷蓄積絶縁膜（シリコン窒化膜：ＥＯＴ＝２．５ｎｍ）よりもＥＯＴが小さい。仮に、同じ材料で電荷蓄積絶縁膜を形成したとすると、ＥＯＴが小さい方が書き込み速度が速くなる一方で飽和蓄積電荷は小さくなる。本実施形態の電荷蓄積絶縁膜を用いることで、このような問題を解消することが可能である。
次に、本実施形態の半導体装置の消去特性について、図８及び図９を参照して説明する。図８は、本実施形態の方法で作製された試料のＣＶ特性の測定結果を示した図である。図９は、比較例の試料のＣＶ特性の測定結果を示した図である。横軸は消去時間（erasing time）であり、縦軸はフラットバンド電圧（Ｖｆｂ）である。
本実施形態の試料では電荷蓄積絶縁膜にハフニウム酸化物膜（厚さ５ｎｍ）を用い、比較例の試料では電荷蓄積絶縁膜にシリコン窒化膜（厚さ５ｎｍ）を用いている。ブロック絶縁膜には、いずれの試料もアルミニウム酸化物膜（厚さ１０ｎｍ）を用いている。
ＣＶ特性の測定は、以下のようにして行った。まず、両試料に対し、２０Ｖの書き込み電圧を１ｍｓｅｃの時間、印加する。その後、本実施形態の試料については、−１０Ｖから２Ｖ刻みで−２０Ｖまでの各消去電圧を印加する。その際、消去時間を１μｓｅｃから３０ｓｅｃまで変化させる。比較例の試料については、−１６Ｖから２Ｖ刻みで−２４Ｖまでの各消去電圧を印加する。消去時間は、０．１μｓｅｃから１０ｓｅｃまで変化させる。そして、各消去電圧及び各消去時間で、静電容量の特性（ＣＶ特性）の測定を行う。
本実施形態の試料の測定結果（図８）と比較例の試料の測定結果（図９）から、以下のことがわかる。同じ消去電圧及び同じＶｆｂで比較してみると、本実施形態の試料の方が比較例の試料よりも消去時間が短くなっている。したがって、本実施形態の試料の方が高速の消去を行うことが可能である。なお、Ｖｆｂが約０．８Ｖ以上の領域では、本実施形態の試料は見かけ上、消去動作が遅いように見える。これは、例えば拡散層の有無によるＶｆｂ初期化レベルの違いなどといった蓄積膜自体の特性とは無関係であるような試料構造の違いによる試料測定上の制約により、正しい消去特性が測定できていないためである。Ｖｆｂが約０．８Ｖよりも低い領域では、試料測定上の制約がないため蓄積膜本来の特性を示すような正しい測定が可能であるが、本実施形態の試料の方が消去時間が短い。したがって、Ｖｆｂが０．８Ｖより低い領域の特性を０．８Ｖ以上の領域まで外挿して考えれば、Ｖｆｂが０．８Ｖ以上の領域でも本実施形態の試料の方が実際は消去時間が短いと考えられる。また、Ｖｆｂシフトが飽和する値を比較してみると、本実施形態の試料の方が比較例の試料よりも負方向の飽和値が大きくなっている。したがって、本実施形態の試料の方が多くの実効電荷を消去することが可能である。
次に、本実施形態の半導体装置の電荷保持特性について、図１０及び図１１を参照して説明する。図１０は、本実施形態の方法で作製された試料の電荷保持特性の測定結果を示した図である。図１１は、比較例の試料の電荷保持特性の測定結果を示した図である。横軸は保持時間（retention time）であり、縦軸はフラットバンド電圧（Ｖｆｂ）である。
本実施形態の試料では電荷蓄積絶縁膜にハフニウム酸化物膜（厚さ５ｎｍ）を用い、比較例の試料では電荷蓄積絶縁膜にシリコン窒化膜（厚さ５ｎｍ）を用いている。ブロック絶縁膜には、いずれの試料もアルミニウム酸化物膜（厚さ１０ｎｍ）を用いている。
電荷保持特性の測定は、以下のようにして行った。本実施形態の試料については、１２５℃まで昇温し、−２０Ｖの消去電圧を１ｍｓｅｃの時間、試料に印加する。その後、書き込み電圧を加えることで、フラットバンド電圧を２．８Ｖにシフトさせる。そして、２０ｓｅｃ経過後から８０００ｓｅｃ経過するまで、フラットバンド電圧Ｖｆｂを測定する。一方、比較例の試料については、８５℃まで昇温し、書き込み電圧を加えることで、フラットバンド電圧を３．５Ｖから６．５Ｖの範囲にシフトさせる。そして、２０ｓｅｃ経過後から８０００ｓｅｃ経過するまで、フラットバンド電圧Ｖｆｂを測定する。
図１０及び図１１からわかるように、比較例の試料と同様、本実施形態の試料もフラットバンド電圧Ｖｆｂはほとんどシフトしていない。
図１２は、本実施形態の試料及び比較例の試料について、フラットバンド電圧Ｖｆｂの変化率を示した図である。（ａ）が本実施形態の試料の測定結果であり、（ｂ）が比較例の試料の測定結果である。（ｃ）は、スペック値の上限を示している。本実施形態の試料も比較例の試料と同様、良好な性能を有していることがわかる。
以上の各測定結果からもわかるように、本実施形態に係る半導体装置は、高速の書き込み／消去特性が得られるとともに、優れた電荷保持特性を実現することが可能である。したがって、特性や信頼性に優れた高性能の不揮発性半導体メモリを実現することが可能である。
図１３は、ハフニウム酸化物膜を用いた電荷蓄積絶縁膜のＸ線回折結果を示した図である。（ａ１）は本実施形態の試料の測定結果、（ａ２）は立方晶の結晶構造を有するハフニウム酸化物についての理論計算結果である。（ｂ１）は比較例の試料の測定結果、（ｂ２）は単斜晶の結晶構造を有するハフニウム酸化物についての理論計算結果である。
図１３に示すように、本実施形態の試料では、立方晶の結晶構造を有するハフニウム酸化物膜が得られている。一方、比較例の試料は、単斜晶の結晶構造を有するハフニウム酸化物膜となっている。本実施形態の試料は、立方晶の結晶構造を有するハフニウム酸化物によって電荷蓄積絶縁膜が形成されているため、すでに述べた測定結果からわかるように、優れた電気的特性を有している。一方、単斜晶の結晶構造を有するハフニウム酸化物によって電荷蓄積絶縁膜が形成されている場合には、優れた電気的特性は得られない。
図１４は、本実施形態の試料の電荷蓄積絶縁膜（ハフニウム酸化物膜）について、ＧＩＸＡ（glancing incidence X-ray analysis）による測定結果を示した図である。各膜の密度を仮定してＧＩＸＡプロファイルをフィッティングすると、ハフニウム酸化物膜の膜密度は１０．７ｇ／ｃｍ3であり、立方晶の結晶構造を有するハフニウム酸化物膜の理論的な膜密度（１０．４ｇ／ｃｍ3）とよく一致している。したがって、本実施形態のハフニウム酸化物膜には、結晶粒界の空隙のような欠陥はほとんど存在しないと考えられる。
図１５は、比較例の試料の電荷蓄積絶縁膜（ハフニウム酸化物膜）について、ＧＩＸＡによる測定結果を示した図である。比較例のハフニウム酸化物膜の膜密度は８．９ｇ／ｃｍ3であり、単斜晶の結晶構造を有するハフニウム酸化物の理論的な膜密度（１０．０ｇ／ｃｍ3）の８９パーセント程度である。すなわち、比較例の単斜晶の結晶構造を有するハフニウム酸化物では、結晶粒界の空隙のような欠陥が１１パーセント程度存在していることになるが、このような欠陥は電荷蓄積に関して不活性であり、電荷蓄積特性を向上させるものではないことがわかる。
以上の図１４及び図１５の結果から、ハフニウム酸化物を用いた電荷蓄積絶縁膜の電荷蓄積作用には、結晶粒界の空隙のような欠陥ではなく、立方晶の結晶構造に存在する酸素欠損が重要であると考えられる。
図１６は、本実施形態の立方晶の結晶構造を有するハフニウム酸化物膜について、ＸＰＳ（X-ray photoemission spectroscopy）の測定結果を示した図である。束縛エネルギーが１６〜１９ｅＶの領域に、Ｈｆ−Ｏ結合に起因する２つのピークが出現している。その一方、束縛エネルギーが１２〜１５ｅＶの領域には、明確なピークは観測されていない。現在のＸＰＳ分析の感度の限界は５パーセント程度である。したがって、本実施形態の立方晶の結晶構造を有するハフニウム酸化物膜の酸素欠損の割合は、５パーセントよりも小さいと考えられる。すなわち、ハフニウム酸化物膜中の全原子数に対する酸素欠損数の割合は、５パーセントよりも小さいと考えられる。
なお、上述した実施形態において、電荷蓄積絶縁膜となるハフニウム酸化物膜にはジルコニウム（Ｚｒ）が含有されていてもよい。例えば、ハフニウム酸化物膜に２原子パーセント程度以下のジルコニウムが含有されていてもよい。なぜならば、ＨｆとＺｒは化学的な性質が特に類似しており互いの分離にコストがかかるため、本実施形態に示したような製造方法で必要な現実的なコストで入手可能なＨｆの原材料にはＺｒが１原子パーセント程度含まれているからである。本願で特性の確認を行った試料において、そのようなＨｆの原材料を用いている。ＨｆとＺｒの物理的な違いに起因する素子の特性変化は、Ｚｒの混入量が２原子パーセント以下では実験精度の範囲内では現れない。このように、ジルコニウムが含有されていても、上述した実施形態と同様の効果を得ることが可能である。
また、上述した実施形態では、ハフニウム酸化物膜１３ａを立方晶の結晶構造を有するハフニウム酸化物膜１３に変換するための熱処理を、制御ゲート電極膜１５を形成する前に行っていたが、制御ゲート電極膜１５を形成した後に行ってもよい。
なお、立方晶の結晶構造を有するハフニウム酸化物膜は、ハフニウム酸化物膜に一定量以上の不純物元素（例えば、イットリウム（Ｙ）やランタン（Ｌａ）系の元素）を含有させた場合にも得ることが可能である。しかしながら、このような不純物元素を含有したハフニウム酸化物膜では、適切な位置にトラップ準位が存在しないため、書き込み／消去特性及び電荷保持特性ともに優れた半導体装置を得ることができない。また、半導体装置において上述したような不純物元素の存在は、特性や信頼性の悪化を招く大きな要因である。そのため、ハフニウム酸化物膜に上述したような不純物元素が含有されていることは好ましくない。本実施形態では、酸素欠損によって立方晶の結晶構造を有するハフニウム酸化物膜が形成されるため、上述したような問題はなく、優れた特性を有する半導体装置を得ることができる。
また、以上述べたことからわかるように、本実施形態のハフニウム酸化物膜は、実質的にハフニウム、ジルコニウム及び酸素のみによって形成されていることが好ましい。したがって、本実施形態のハフニウム酸化物膜では、ハフニウム酸化物膜中の全原子数に対して、ハフニウム、ジルコニウム及び酸素の合計原子数の割合が９９原子パーセントよりも高いことが好ましい。
なお、上記実施形態では、制御電極１５として金を用いた例を示したが、金に替えてＴａＣを用いてもよい。制御電極１５以外の部分は、上記実施形態と同様である。制御電極１５としてＴａＣ電極を用いることで、制御電極１５を形成後の工程において高温の熱処理を用いても、制御電極１５が安定になるといった利点がある。制御電極１５として、本変形例のように複数の構成元素からなる金属電極を用いる場合、その組成を変調させることで電極仕事関数を設計できるといった利点がある。
また、制御電極１５として、高ドープの多結晶シリコンを用いることも可能である。制御電極１５以外の部分は、上記実施形態と同様である。この場合、従来のシリコンを用いた半導体集積回路プロセスとの整合性が良いといった利点がある。
また、制御電極１５として、高ドープのアモルファスシリコンを用いることも可能である。制御電極１５以外の部分は、上記実施形態と同様である。この場合、従来のシリコンを用いた半導体集積回路プロセスとの整合性が良いといった利点がある。特にアモルファスである場合、制御電極付近における他元素の拡散を抑制することが可能になるといった利点もある。
また、制御電極１５として、高ドープのシリコンゲルマニウムやインジウムリンなどの半導体材料を用いることも可能である。制御電極１５以外の部分は、上記実施形態と同様である。以降のプロセスにおいて、高い熱処理を施す必要が無い場合、ブロック絶縁膜の材質によってはこれら材質を選ぶことで相互拡散などの問題を抑制することが可能になる。
また、上記実施形態では、ブロック絶縁膜１４としてアルミニウム酸化物膜を用いたが、例えばＬａＨｆＯ膜、ＬａＴｉＯ膜、ＰｒＳｉＯ膜、ＬａＡｌＯ膜、或いはＬａＡｌＳｉＯ膜などの高誘電率膜を用いることも可能である。ブロック絶縁膜１４以外は上記実施形態と同様である。これらの高誘電率膜を用いることで、素子全体の酸化物換算膜厚を薄くできるため、素子の微細化に寄与し、素子の駆動電圧を下げることが可能となる。
また、ブロック絶縁膜１４として、バンドギャップが広いＳｉＯ2膜などを用いることも可能である。
また、上記実施形態では、トンネル絶縁膜１２としてＳｉＯ2膜を用いたが、ＳｉＯＮ膜を用いても良い。トンネル絶縁膜１２以外は上記実施形態と同様である。ＳｉＯＮトンネル絶縁膜を用いることで、トンネル絶縁膜の信頼性を向上できるといった利点がある。
また、トンネル絶縁膜１２として、ＳｉＯ2を母体とするような例えばＧｅ添加ＳｉＯ2膜などの各種絶縁膜を用いても良い。トンネル絶縁膜１２以外は上記実施形態と同様である。ＳｉＯ2を母体とする各種トンネル絶縁膜を用いることで、トンネル絶縁膜の高電圧特性を向上できるといった利点がある。
また、トンネル絶縁膜１２として、ＳｉＯ2である部分を含む絶縁膜、例えばＳｉＯ2と他の材料の多層膜などの各種絶縁膜を用いても良い。トンネル絶縁膜１２以外は上記実施形態と同様である。ＳｉＯ2と他の材料の多層膜などの各種トンネル絶縁膜を用いることで、トンネル膜の高電圧特性を向上できるといった利点がある。
上記実施形態では、窒素ガス雰囲気中において、１０５０℃で３０秒間の熱処理を行ったが、熱処理はこの条件に限らない。熱処理を全く行わなくてもかまわない。実際に、熱処理は他の工程で必然的に生じる熱処理のみとした試料も作製し、特性の確認を行ったが、上記実施形態よりもむしろ優れた特性を示す部分もあった。熱処理以外の部分は、上記実施形態と同様である。
上記実施形態では、トンネル絶縁膜厚として５ｎｍの例を示したが、トンネル絶縁膜厚は３ｎｍ以上９ｎｍ以下であればよい。３ｎｍより薄くなると、蓄積膜に蓄える電荷がトンネル絶縁膜側から漏れてしまう。９ｎｍより厚いと、トンネル絶縁膜側から電荷蓄積膜へ電荷を注入することができなくなってしまう。トンネル絶縁膜の膜厚以外は、上記実施形態と同様である。
上記実施形態では、ブロック膜厚として１０ｎｍの例を示したが、ブロック絶縁膜厚は５ｎｍ以上２０ｎｍ以下であればよい。５ｎｍより薄くなると、蓄積膜に蓄える電荷がブロック絶縁膜側から漏れてしまう。２０ｎｍより厚いと、電荷蓄積操作時にブロック絶縁膜にほとんどの電界が加わってしまい、トンネル絶縁膜側から電荷蓄積膜へ電荷を注入することができなくなってしまう。ブロック絶縁膜の膜厚以外は、上記実施形態と同様である。
上記実施形態では、ハフニウム酸化物からなる電荷蓄積膜の膜厚として５ｎｍの例を示したが、電荷蓄積膜厚は３ｎｍ以上６ｎｍ以下であればよい。３ｎｍより薄くなると、電荷蓄積膜の堆積以降の工程を経るとハフニウム酸化物が膜構造を保てなくなり、蓄積電荷が急減してしまう。６ｎｍより厚いと、電荷蓄積操作時に電荷蓄積膜にほとんどの電界が加わってしまい、トンネル絶縁膜側から電荷蓄積膜へ電荷を注入することができなくなってしまう。電荷蓄積膜の膜厚以外は、上記実施形態と同様である。
なお、上述した実施形態では、ハフニウム、ジルコニウム及び酸素の合計原子数の割合が９９％よりも高いとしたが、含有されている元素がシリコンの場合には後述するように、ハフニウム、ジルコニウム及び酸素の合計原子数の割合が９９％以下であってもよい。
（実施形態２）
図１７は、本発明の第２の実施形態に係る半導体装置（電荷トラップ型の不揮発性半導体記憶装置）の基本的な構成を模式的に示した断面図である。図１８は、図１７のＡ−Ａ線に沿った断面図である。
図１７及び図１８に示すように、シリコン基板（半導体基板）２１上には、基板絶縁膜２２が形成されている。基板絶縁膜２２上には、制御ゲート電極２３、制御電極絶縁膜２４が交互に積層されている。制御ゲート電極２３及び制御電極絶縁膜２４の積層構造の内側には、ブロック絶縁膜２５、電荷蓄積絶縁膜２６、トンネル絶縁膜２７及びチャネルとなる柱状の半導体領域２８が形成されている。すなわち、制御ゲート電極２３及び制御電極絶縁膜２４の積層構造、ブロック絶縁膜２５、電荷蓄積絶縁膜２６及びトンネル絶縁膜２７は、半導体領域２８の側面を囲んでいる。別の観点から見ると、半導体領域２８の表面にトンネル絶縁膜２７が形成され、トンネル絶縁膜２７の表面に電荷蓄積絶縁膜２６が形成され、電荷蓄積絶縁膜２６の表面にブロック絶縁膜２５が形成され、ブロック絶縁膜２５の表面に制御ゲート電極２３が形成されていることになる。図１７及び図１８からわかるように、本実施形態の不揮発性半導体記憶装置は、縦方向に複数のメモリセルが積層された構造となっている。
シリコン基板２１には、（１００）面が露出した単結晶シリコン（Ｓｉ）基板が用いられる。
基板絶縁膜２２は、例えば熱酸化法によってシリコン基板２１を熱酸化することで形成される。基板絶縁膜２２の形成には、ＣＶＤ（chemical vapor deposition）法やスパッタリング法などを用いることもできる。また、基板絶縁膜２２の材料には、ＳｉＯ2の他、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＳｉＯなど各種絶縁材料を用いることが可能である。
制御ゲート電極２３は、例えばＣＶＤ法によって形成された多結晶シリコンを用いることができる。この制御ゲート電極２３の形成には、ＣＶＤ法に限らず、スパッタリング法などを使用することもできる。また、制御ゲート電極２３の材料は、多結晶シリコンに限らず、電気伝導性に優れていれば他の材料でも構わない。制御ゲート電極２３の材料は、耐熱性に優れていればなお良い。また、仕事関数を適切な値に調整すればなお良く、例えばＴａ或いはＴａ化合物などを用いることも可能である。
制御電極絶縁膜２４は、例えばＣＶＤ法によって形成されたＳｉＯ2膜を用いることができる。制御電極絶縁膜２４の形成には、ＣＶＤ法に限らず、スパッタリング法やＭＢＥ法など様々な方法を使用することができる。また制御電極絶縁膜２４の材料は、ＳｉＯ2に限ることなく、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＳｉＯなど各種絶縁膜を用いることが可能である。
制御ゲート電極２３及び制御電極絶縁膜２４の積層数は、例えば３２層である。ただし、積層数は特に限定されるものではなく、任意の積層数とすることが可能である。
制御ゲート電極膜２３及び制御電極絶縁膜２４を積層後、積層された全ての制御ゲート電極膜２３及び制御電極絶縁膜２４を貫通するような孔を形成する。
孔は複数回に分けて形成してもよい。例えば、制御ゲート電極膜２３と制御電極絶縁膜２４を４層積層した後、孔の下部分を形成し、さらに制御ゲート電極膜２３と制御電極絶縁膜２４を４層形成する。その後、孔の上部分を形成するようにしてもよい。あまり層数が多くなると、孔の上部分と下部分の断面積が許容誤差範囲内であるように形成するためのエッチング条件が難しくなるといった問題点がある。あまり層数が少ないと、先に開けた孔の下部分に重なるように孔の上部分を形成するような、手間のかかるリソグラフィが増えるといった問題点がある。孔の形成回数は、３回以上でもよい。
孔を形成後、孔の内壁に沿ってブロック絶縁膜２５を、例えばＣＶＤ法によりＳｉＯ2で形成する。ブロック絶縁膜の形成方法はＣＶＤ法に限らないが、段差被覆性に優れた成膜法である必要がある。そのため、広義のＣＶＤ法に分類される成膜方法が望ましい。例えば、スパッタリング法を用いることも不可能ではないが、グロー領域からアーク領域への遷移領域付近の高ガス圧雰囲気での成膜など、特殊な手法を用いる必要がある。
ブロック絶縁膜２５を形成後、ブロック絶縁膜２５の表面に、シリコン（Ｓｉ）を含有し且つ立方晶領域を含んだハフニウム酸化物を有する電荷蓄積絶縁膜２６を形成する。電荷蓄積絶縁膜２６は、例えばＡＬＤ法（Atomic layer deposition）によって形成する。なお、この電荷蓄積絶縁膜２６の形成方法には、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。例えば、以下の方法を用いることができる。
ホットウォール熱ＣＶＤ法（ｈｏｔ−ｗａｌｌ ｔｈｅｒｍａｌ ＣＶＤ）、ＡＰＣＶＤ法（Ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＬＰＣＶＤ法（Ｌｏｗ−ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＵＨＶＣＶＤ法（Ｕｌｔｒａｈｉｇｈ ｖａｃｕｕｍ ＣＶＤ）、ＡＡＣＶＤ法（Ａｅｒｏｓｏｌ ａｓｓｉｓｔｅｄ ＣＶＤ）、ＤＬＩＣＶＤ法（Ｄｉｒｅｃｔ ｌｉｑｕｉｄ ｉｎｊｅｃｔｉｏｎ ＣＶＤ）、ＭＰＣＶＤ法（Ｍｉｃｒｏｗａｖｅ ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ ＣＶＤ）、ＰＥＣＶＤ法（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ ＣＶＤ）、ＲＰＥＣＶＤ法（Ｒｅｍｏｔｅ ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ＣＶＤ）、ＡＬＣＶＤ法（Ａｔｏｍｉｃ ｌａｙｅｒ ＣＶＤ）、ＨＷＣＶＤ法（Ｈｏｔ ｗｉｒｅ ＣＶＤ）、Ｃａｔ−ＣＶＤ法（ｃａｔａｌｙｔｉｃ ＣＶＤ）、ＨＦＣＶＤ法（ｈｏｔ ｆｉｌａｍｅｎｔ ＣＶＤ）、ＭＯＣＶＤ法（Ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、ＨＰＣＶＤ法（Ｈｙｂｒｉｄ Ｐｈｙｓｉｃａｌ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＲＴＣＶＤ法（Ｒａｐｉｄ ｔｈｅｒｍａｌ ＣＶＤ）、ＶＰＥ法（Ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）、熱 ＣＶＤ法、ＰＥＣＶＤ法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）、ＨＤＰＣＶＤ法（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）） 、ＭＣＶＤ法（ｍｏｄｉｆｉｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）、ＤＣＶＤ法（ｄｉｇｉｔａｌ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、ＳＡＣＶＤ法（Ｓｕｂ−Ａｔｍｏｓｐｈｅｒｉｃ ＣＶＤ）、ＥＣＤ法（Ｅｌｅｃｔｒｏ Ｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ法（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）など、各種成膜方法を用いることが可能である。
電荷蓄積絶縁膜２６を成膜するＨｆ原子を含む分子としては、以下のものを用いることが可能である。
テトラメチルハフニウム、テトラエチルハフニウム、テトラプロピルハフニウム、テトライソプロピルハフニウム、テトラブチルハフニウム、テトライソブチルハフニウム、テトラ第２ブチルハフニウム、テトラ第３ブチルハフニウム等のアルキルハフニウム化合物、ギ酸ハフニウム、酢酸ハフニウム、プロピオン酸ハフニウム、酪酸ハフニウム、イソ酪酸ハフニウム、吉草酸ハフニウム、カプロン酸ハフニウム、カプリル酸ハフニウム、２−エチルヘキサン酸ハフニウム、カプリン酸ハフニウム、ネオデカン酸ハフニウム、ロジン酸ハフニウム、ナフテン酸ハフニウム、ギ酸ハフニル、酢酸ハフニル、プロピオン酸ハフニル、酪酸ハフニル、イソ酪酸ハフニル、吉草酸ハフニル、カプロン酸ハフニル、カプリル酸ハフニル、２−エチルヘキサン酸ハフニル、カプリン酸ハフニル、ネオデカン酸ハフニル、ロジン酸ハフニル、ナフテン酸ハフニル等の有機酸ハフニウム又は有機酸ハフニル化合物、テトラキス（メトキシ）ハフニウム、テトラキス（エトキシ）ハフニウム、テトラキス（プロポキシ）ハフニウム、テトラキス（イソプロポキシ）ハフニウム、テトラキス（ブトキシ）ハフニウム、テトラキス（イソブチルオキシ）ハフニウム、テトラキス（第２ブチルオキシ）ハフニウム、テトラキス（第３ブチルオキシ）ハフニウム、テトラキス（アミロキシ）ハフニウム、テトラキス（第３アミルオキシ）ハフニウム、テトラキス［２−（２−メトキシ）エトキシ］ハフニウム、テトラキス［２−（１−メチル−２−メトキシ）プロポキシ］ハフニウム、テトラキス［２−（２−メトキシ）プロポキシ］ハフニウム、テトラキス［２−（ジメチルアミノ）エトキシ］ハフニウム、テトラキス［２−（２−ジメチルアミノ−１−メチル）プロポキシ］ハフニウム、テトラキス［２−（２−ジメチルアミノ）プロポキシ］ハフニウム、ビス（２−プロポキシ）ビス［２−（２−ジメチルアミノ−１−メチル）プロポキシ］ハフニウム、ビス（第３ブトキシ）ビス［２−（２−ジメチルアミノ−１−メチル）プロポキシ］ハフニウム、ビス（第３ブトキシ）ビス［２−（２−ジメチルアミノ）プロポキシ］ハフニウム、（第３ブトキシ）トリス［２−（２−ジメチルアミノ−１−メチル）プロポキシ］ハフニウム、トリス（第３ブトキシ）［２−（２−ジメチルアミノ−１−メチル）プロポキシ］ハフニウム等のアルコキシハフニウム化合物、テトラキス（ジメチルアミノ）ハフニウム、テトラキス（ジエチルアミノ）ハフニウム、テトラキス（エチルメチルアミノ）ハフニウム、テトラキス（ジプロピル）ハフニウム、テトラキス（ジブチルアミノ）ハフニウム、ビス（ジメチルアミノ）ビス（ジエチルアミノ）ハフニウム、ビス（ジエチルアミノ）ビス（エチルメチルアミノ）ハフニウム、（ジエチルアミノ）トリス（エチルメチルアミノ）ハフニウム等のアミノハフニウム化合物；ビス（メトキシ）ビス（ジメチルアミノ）ハフニウム、ビス（メトキシ）ビス（ジエチルアミノ）ハフニウム、ビス（メトキシ）ビス（エチルメチルアミノ）ハフニウム、ビス（エトキシ）ビス（ジメチルアミノ）ハフニウム、ビス（エトキシ）ビス（ジエチルアミノ）ハフニウム、ビス（エトキシ）ビス（エチルメチルアミノ）ハフニウム、ビス（２−プロポキシ）ビス（ジエチルアミノ）ハフニウム、ビス（第３ブチル）ビス（ジエチルアミノ）ハフニウム、ビス（第３ブチル）ビス（エチルメチルアミノ）ハフニウム、（第３ブチル）トリス（エチルメチル）ハフニウム等のアミノハフニウム化合物、テトラキスアセチルアセトネート、テトラキスヘキサン−２，４−ジオネート、テトラキス−５−メチルヘキサン−２，４−ジオネート、テトラキスヘプタン−２，４−ジオネート、テトラキス−２−メチルヘプタン−３，５−ジオネート、テトラキス−５−メチルヘプタン−２，４−ジオネート、テトラキス−６−メチルヘプタン−２，４−ジオネート、テトラキス−２，２−ジメチルヘプタン−３，５−ジオネート、テトラキス−２，６−ジメチルヘプタン−３，５−ジオネート、テトラキス−２，２，６−トリメチルヘプタン−３，５−ジオネート、テトラキス−２，２，６，６−テトラメチルヘプタン−３，５−ジオネート、テトラキス−オクタン−２，４−ジオネート、テトラキス−２，２，６−トリメチルオクタン−３，５−ジオネート、テトラキス−２，６−ジメチルオクタン−３，５−ジオネート、テトラキス−２−メチル−６−エチルデカン−３，５−ジオネート、テトラキス−２，２−ジメチル−６−エチルデカン−３，５−ジオネート等のアルキル置換β−ジケトネート類、テトラキス−１，１，１−トリフルオロペンタン−２，４−ジオネート、テトラキス−１，１，１−トリフルオロ−５，５−ジメチルヘキサン−２，４−ジオネート、テトラキス−１，１，１，５，５，５−ヘキサフルオロペンタン−２，４−ジオネート、テトラキス−１，３−ジパーフルオロヘキシルプロパン−１，３−ジオネート等のフッ素置換アルキルβ−ジケトネート類、テトラキス−１，１，５，５−テトラメチル−１−メトキシヘキサン−２，４−ジオネート、テトラキス−２，２，６，６−テトラメチル−１−メトキシヘプタン−３，５−ジオネート、テトラキス−２，２，６，６−テトラメチル−１−（２−メトキシエトキシ）ヘプタン−３，５−ジオネート等のエーテル置換β−ジケトネート類等のハフニウムβ−ジケトネート化合物、テトラキスシクロペンタジエニルハフニウム、テトラキス（メチルシクロペンタジエニル）ハフニウム、テトラキス（エチルシクロペンタジエニル）ハフニウム、テトラキス（ペンタメチルシクロペンタジエニル）ハフニウム等のシクロペンタジエニルハフニウム化合物等、アルキルハフニウム化合物、有機酸ハフニウム化合物、アルコキシハフニウム化合物、アミノハフニウム化合物、ハフニウムのβ−ジケトネート化合物、シクロペンタジエニル化合物、四塩化ハフニウム等のハフニウムハライド、塩化ハフニル、ハフニウムのβ−ジケトネート化合物、中でも特にハフニウム塩化物、テトラキスジメチルアミノハフニウム（TDMAH）、テトラキスエチルメチルアミノハフニウム（TEMAH）などを用いることが可能である。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、ハフニウムを含む薄膜を形成することが可能である。
電荷蓄積絶縁膜２６を膜成長させるＳｉ原子を含む分子としては、以下のものを用いることが可能である。
モノシラン、ジシラン、フェニルグループ、ジエトキシメチルシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ヘキサメチルジシロキサン、オクタメチルシクロテトラシロキサン、１，１，１，３，３，５，５，５−オクタメチルトリシロキサン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ”，Ｎ”−ヘキサメチルシラントリアシン、テトライソシアネートシラン、ジメチルジメトキシシラン、テトラメチルシラン、トリメチルシラン、ジメチルシラン、メチルシラン、１，１，３，３−テトラメチル−１，３−ジシロキサン、トリメトキシシラン、トリメチルビニルシラン、１，３，５，７−テトラメチルシクロテトラシロキサン、１，１，１，３，３，３−ヘキサメチルジシラザン、テトラエトキシシラン、中でも特にトリスジメチルアミノシラン(TDMAS)、テトラエトキシシラン(TEOS)、１，１，１，３，３，３−ヘキサメチルジシラザン(HMDS)などを用いることが可能である。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、シリコンを含む薄膜を形成させることが可能である。
本実施形態では、電荷蓄積絶縁膜２６を成膜する際に、上記Ｈｆを含有した分子と上記Ｓｉを含有した分子との混合気体を用いる。さらに、酸素を含む分子（例えば、Ｏ2、Ｏ3、Ｈ2Ｏ、Ｈ2Ｏ2、ＮＯ、ＮＯ2、Ｎ2Ｏ、ＣＯ、ＣＯ2、アルコール類など）を混合させる。その結果、ハフニウム（Ｈｆ）とシリコン（Ｓｉ）と酸素（Ｏ）を含むような電荷蓄積絶縁膜を形成することが可能となる。
電荷蓄積絶縁膜２６におけるＨｆとＳｉの混合比は、カチオン成分であるＨｆとＳｉに対するＳｉの比率が、４％以上５０％以下であることが好ましい。Ｓｉの比率が４％未満または５０％より多くなると、立方晶のＨｆＯ2を形成することが困難となる。好ましくは、Ｓｉの比率が１２％以上１５％以下であることが好ましい。Ｓｉの比率が１２％未満または１５％より多くなると、立方晶のＨｆＯ2の比率が少なくなり、ＨｆＯ2の比誘電率が最大値より下がることになるためである。
電荷蓄積絶縁膜２６の形成後または形成途中において、熱処理などにより電荷蓄積絶縁膜２６を改質してもよい。電荷蓄積膜の改質方法としては、熱処理以外にも、プラズマを用いる方法、イオンまたは粒子を衝突させる方法、オゾンなどの反応性の高い気体を用いる方法、ラジカルなど内部エネルギーが基底状態より高い状態にある粒子を用いる方法、これらの方法を組み合わせる方法など、各種改質方法を用いることが可能である。ここでの改質の目的は、第１に電荷蓄積絶縁膜２６中に含まれる所望されない組成成分を除去することであり、第２に電荷蓄積絶縁膜２６中に含まれることが所望される組成成分を追加することであり、第３に電荷蓄積絶縁膜２６の組成分布を変化させることであり、第４に電荷蓄積絶縁膜２６中の結晶状態を変化させることである。したがって、例えば、ハフニア膜を形成後、Ｓｉを含有する膜を形成し、熱処理することでハフニア中にＳｉを混合させるような改質を行ってもよい。
電荷蓄積絶縁膜２６を形成後、電荷蓄積絶縁膜２６の表面にトンネル絶縁膜２７を形成する。トンネル絶縁膜２７の材料には、ＳｉＯ2、ＳｉＯＮなどを用いることができる。トンネル絶縁膜２７の形成方法には、ＣＶＤの範疇に含まれる各種成膜方法を用いることが可能である。
トンネル絶縁膜２７を形成後、トンネル絶縁膜２７の表面に半導体領域（チャネル領域）２８を形成する。チャネル領域の材料には、多結晶シリコン等のシリコンを用いることが好ましいが、ＩＧＺＯ（ＩｎＧａＺｎＯ）等のアモルファスまたは多結晶半導体材料や、各種半導体ナノチューブ、各種半導体ナノワイヤなどを用いることも可能である。チャネル領域２８は孔をすべて埋めるように形成することが望ましい。
以後の工程は、例えば特開２００７−２６６１４３号公報に記載された方法などを用いて、積層型の不揮発性メモリを形成する。また、本実施形態に記載した工程以前も、特開２００７−２６６１４３号公報に記載された方法などを用いることが可能である。
上記のようにして作製された不揮発性メモリからは、ＨｆＯ2の立方晶に起因するＸ線回折プロファイルが得られ、電荷蓄積絶縁膜２６が立方晶ＨｆＯ2を多く含むことが確認された。
一方、本実施形態の方法を用いなかった場合には、ＨｆＯ2の単斜晶に起因するエックス線回折プロファイルが得られ、電荷蓄積絶縁膜２６が単斜晶のＨｆＯ2を多く含むことがわかった。この場合、本実施形態の方法を用いた場合と比べて電荷蓄積特性が劣っていることがわかった。
以上のように、本実施形態によれば、シリコンを含有させることで、立方晶領域を含んだハフニウム酸化物を有する電荷蓄積絶縁膜することができる。その結果、高速の書き込み／消去特性が得られるとともに、優れた電荷保持特性を実現することが可能であり、特性や信頼性に優れた高性能の不揮発性半導体メモリを実現することが可能である。
また、電荷蓄積絶縁膜の成膜方法として、段差被覆性に優れたＣＶＤに属する方法を用いることができるため、上述したような縦方向にメモリセルが積層された３次元的な不揮発性半導体装置を効果的に形成することができる。
（実施形態３）
本実施形態の半導体装置の基本的な構成は、上述した第２の実施形態と同様である。したがって、本実施形態においても第２の実施形態と同様に、図１７及び図１８を参照することとする。
第２の実施形態と同様にして、ブロック絶縁膜２５まで形成する。その後、ブロック絶縁膜２５の表面に、電荷蓄積絶縁膜２６を形成する。以下、本実施形態の電荷蓄積絶縁膜２６の形成方法について説明する。
まず、ブロック絶縁膜２５の表面に、シリコン（Ｓｉ）及び酸素（Ｏ）を含有する膜を形成する。この膜は例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
Ｓｉ及びＯを含有する膜を成長させるためのＳｉ原子を含む分子としては、第２の実施形態で示した各種のＳｉ原子を含む分子（モノシラン、ジシラン、フェニルグループ、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、シリコンを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｓｉ及びＯを含有する膜を形成した直後は、膜中に炭素などのＳｉ原子を含む分子由来の元素が含まれていてもよい。Ｓｉ原子を含む分子由来の元素を含有する膜に対して、熱処理やプラズマ処理などの後処理を行うことで、炭素などの不純物を除去するような手法を採用することも可能である。
上記Ｓｉ及びＯを含有する膜を形成後、ハフニウム（Ｈｆ）及び酸素（Ｏ）を含有する膜を例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
上記Ｈｆ及びＯを含有する膜を成膜するためのＨｆ原子を含む分子としては、第２の実施形態で示した各種のＨｆ原子を含む分子（テトラメチルハフニウム、テトラエチルハフニウム、テトラプロピルハフニウム、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、ハフニウムを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｈｆ及びＯを含有する膜を成膜後、８００℃以上１３００℃以下の温度で熱処理を行う。この熱処理により、前記Ｓｉ及びＯを含有する膜と、前記Ｈｆ及びＯを含有する膜における、一部または全部が混合する。あるいはフラッシュランプアニールやレーザーアニールなどのミリ秒程度からナノ秒程度の、熱平衡状態とはなっていないような短時間アニールを行ってもよい。混合処理は、熱処理に限らず、堆積時における堆積粒子などによる衝撃によって混合されてしまう場合も含む。また、混合処理は、Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜をそれぞれ１回以上堆積した後の、任意の段階で複数回行うことも可能である。
上記熱処理後の電荷蓄積絶縁膜２６では、膜厚方向において、ブロック絶縁膜２５に近い側でＳｉの濃度が高くてＨｆの濃度が低く、ブロック絶縁膜２５から遠い側でＳｉの濃度が低くてＨｆの濃度が高いような組成傾斜が生じる。
上記組成傾斜において、ＳｉまたはＳｉＯ2の濃度が１００％、あるいはＨｆまたはＨｆＯ2の濃度が０％となるような部分が残らないことが好ましい。そのような部分が残ってしまうと、蓄積膜としての蓄積能力が劣化してしまうことになる。
上記組成傾斜において、ＨｆとＳｉに対するＳｉの濃度の最大値は５０％以下であることが好ましい。ＨｆとＳｉに対するＳｉの濃度が５０％を超えてしまうと、ＨｆＯ2の立方晶の結晶構造を作製することが困難になるためである。
上記組成傾斜において、ＨｆとＳｉに対するＳｉの濃度の最小値は４％以上であることが好ましい。ＨｆとＳｉに対するＳｉの濃度が４％未満であると、ＨｆＯ2の立方晶の結晶構造を作製することが困難になるためである。
上記Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜を混合させるための熱処理は、上記Ｓｉ及びＯを含有する膜や上記Ｈｆ及びＯを含有する膜に含まれる炭素などの不純物を除去するための熱処理を兼ねても良い。
上記Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜を混合させるための熱処理は、上記Ｓｉ及びＯを含有する膜や上記Ｈｆ及びＯを含有する膜を成膜後、トンネル膜などを成膜した後など、以降のプロセスの適切な段階に行うことも可能である。
以後の工程（電荷蓄積絶縁膜２６やトンネル絶縁膜２７の形成工程など）は、第２の実施形態と同様であるため、説明は省略する。
このように作製した電荷蓄積絶縁膜２６のエックス線回折プロファイルが図１９である。ハフニウム酸化物の単斜晶に起因するピークとハフニウム酸化物の立方晶に起因するピークの両方が見られ、良い蓄積特性が得られている。
本実施形態で得られた電荷蓄積絶縁膜は、第２の実施形態のようにして作製された電荷蓄積膜と比較して立方晶ＨｆＯ2成分が少ない。しかしながら、ブロック絶縁膜側にＳｉが多いため、荷電中心位置をブロック絶面膜側へシフトさせることができる。そのため、トンネル絶縁膜側へのリーク電流を減らすことができ、保持特性を向上させることがでる。さらに、立方晶ＨｆＯ2に富む領域と単斜晶ＨｆＯ2に富む領域を膜厚方向に制御することで、荷電中心を導引すべき位置に立方晶ＨｆＯ2に富む領域を設定できるといった利点がある。
次に、本実施形態の変更例について説明する。上述した実施形態ではＳｉ及びＯを含有する膜を形成したが、本変更例では、Ｓｉ及びＯを含有する膜の代わりに、Ｓｉを含有し且つＯを含有しない膜を形成する。その他は、上述した実施形態と同様である。
このような方法を用いると、組成傾斜を有する電荷蓄積絶縁膜２６において、ＨｆとＳｉに対する酸素の比率が化学量論比より少ない電荷蓄積絶縁膜を形成することが可能となる。
酸素の比率が化学量論比より小さくなることで、電荷蓄積絶縁膜２６において立方晶の結晶構造をとるＨｆＯ2の割合を増やすことが可能となり、電荷蓄積絶縁膜２６の書き込み特性や消去特性などを向上させることが可能となる。
（実施形態４）
本実施形態の半導体装置の基本的な構成は、上述した第２の実施形態と同様である。したがって、本実施形態においても第２の実施形態と同様に、図１７及び図１８を参照することとする。
第２の実施形態と同様にして、ブロック絶縁膜２５まで形成する。その後、ブロック絶縁膜２５の表面に、電荷蓄積絶縁膜２６を形成する。以下、本実施形態の電荷蓄積絶縁膜２６の形成方法について説明する。
まず、ブロック絶縁膜２５の表面に、ハフニウム（Ｓｉ）及び酸素（Ｏ）を含有する膜を形成する。この膜は例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
上記Ｈｆ及びＯを含有する膜を成膜するためのＨｆ原子を含む分子としては、第２の実施形態で示した各種のＨｆ原子を含む分子（テトラメチルハフニウム、テトラエチルハフニウム、テトラプロピルハフニウム、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、ハフニウムを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｈｆ及びＯを含有する膜を形成した直後は、膜中に炭素などのＨｆ原子を含む分子由来の元素が含まれていてもよい。Ｈｆ原子を含む分子由来の元素を含有する膜に対して、熱処理やプラズマ処理などの後処理を行うことで、炭素などの不純物を除去するような手法を採用することも可能である。
Ｈｆに対する酸素の比率は、化学量論比より小さいことが好ましい。しかしながら、熱処理やプラズマ処理や酸化処理や還元処理などの後処理を行うことで炭素などの不純物を除去する工程を経た後は、酸素が化学量論比となるようなプロセスが一般的に制御性に優れる。そのため、Ｈｆに対する酸素は化学量論比となっていてもよい。
上記Ｈｆ及びＯを含有する膜を形成後、シリコン（Ｓｉ）及び酸素（Ｏ）を含有する膜を例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
Ｓｉ及びＯを含有する膜を成長させるためのＳｉ原子を含む分子としては、第２の実施形態で示した各種のＳｉ原子を含む分子（モノシラン、ジシラン、フェニルグループ、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、シリコンを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｓｉ及びＯを含有する膜を形成した直後は、膜中に炭素などのＳｉ原子を含む分子由来の元素が含まれていてもよい。Ｓｉ原子を含む分子由来の元素を含有する膜に対して、熱処理やプラズマ処理などの後処理を行うことで、炭素などの不純物を除去するような手法を採用することも可能である。
上記Ｓｉ及びＯを含有する膜を成膜後、８００℃以上１３００℃以下の温度で熱処理を行う。この熱処理により、前記Ｈｆ及びＯを含有する膜と、前記Ｓｉ及びＯを含有する膜における、一部または全部が混合する。あるいはフラッシュランプアニールやレーザーアニールなどのミリ秒程度からナノ秒程度の、熱平衡状態とはなっていないような短時間アニールを行ってもよい。混合処理は、熱処理に限らず、堆積時における堆積粒子などによる衝撃によって混合されてしまう場合も含む。また、混合処理は、Ｈｆ及びＯを含有する膜とＳｉ及びＯを含有する膜をそれぞれ１回以上堆積した後の、任意の段階で複数回行うことも可能である。
上記熱処理後の電荷蓄積絶縁膜２６では、膜厚方向において、ブロック絶縁膜２５に近い側でＨｆの濃度が高くてＳｉの濃度が低く、ブロック絶縁膜２５から遠い側でＨｆの濃度が低くてＳｉの濃度が高いような組成傾斜が生じる。
上記組成傾斜において、ＳｉまたはＳｉＯ2の濃度が１００％、あるいはＨｆまたはＨｆＯ2の濃度が０％となるような部分が残らないことが好ましい。そのような部分が残ってしまうと、蓄積膜としての蓄積能力が劣化してしまうことになる。
上記組成傾斜において、ＨｆとＳｉに対するＳｉの濃度の最大値は５０％以下であることが好ましい。ＨｆとＳｉに対するＳｉの濃度が５０％を超えてしまうと、ＨｆＯ2の立方晶の結晶構造を作製することが困難になるためである。
上記組成傾斜において、ＨｆとＳｉに対するＳｉの濃度の最小値は４％以上であることが好ましい。ＨｆとＳｉに対するＳｉの濃度が４％未満であると、ＨｆＯ2の立方晶の結晶構造を作製することが困難になるためである。
上記Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜を混合させるための熱処理は、上記Ｓｉ及びＯを含有する膜や上記Ｈｆ及びＯを含有する膜に含まれる炭素などの不純物を除去するための熱処理を兼ねても良い。
上記Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜を混合させるための熱処理は、上記Ｓｉ及びＯを含有する膜や上記Ｈｆ及びＯを含有する膜を成膜後、トンネル膜などを成膜した後など、以降のプロセスの適切な段階に行うことも可能である。
以後の工程（電荷蓄積絶縁膜２６やトンネル絶縁膜２７の形成工程など）は、第２の実施形態と同様であるため、説明は省略する。
このようにして作製した電荷蓄積絶縁膜では、第２の実施形態の方法で作製した電荷蓄積膜と比較して立方晶ＨｆＯ2成分が少ないが、トンネル絶縁膜側にＳｉが多いため、トンネル絶縁膜の劣化を抑制できるといった利点がある。さらに、立方晶ＨｆＯ2に富む領域と単斜晶ＨｆＯ2に富む領域を膜厚方向に制御することで、荷電中心を導引すべき位置に立方晶ＨｆＯ2に富む領域を設定できるといった利点がある。
なお、上述した実施形態ではＳｉ及びＯを含有する膜を形成したが、Ｓｉ及びＯを含有する膜の代わりに、Ｓｉを含有し且つＯを含有しない膜を形成してもよい。
（実施形態５）
本実施形態の半導体装置の基本的な構成は、上述した第２の実施形態と同様である。したがって、本実施形態においても第２の実施形態と同様に、図１７及び図１８を参照することとする。
第２の実施形態と同様にして、ブロック絶縁膜２５まで形成する。その後、ブロック絶縁膜２５の表面に、電荷蓄積絶縁膜２６を形成する。以下、本実施形態の電荷蓄積絶縁膜２６の形成方法について説明する。
まず、ブロック絶縁膜２５の表面に、シリコン（Ｓｉ）及び酸素（Ｏ）を含有する膜を形成する。この膜は例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
Ｓｉ及びＯを含有する膜を成長させるためのＳｉ原子を含む分子としては、第２の実施形態で示した各種のＳｉ原子を含む分子（モノシラン、ジシラン、フェニルグループ、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、シリコンを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｓｉ及びＯを含有する膜を形成した直後は、膜中に炭素などのＳｉ原子を含む分子由来の元素が含まれていてもよい。Ｓｉ原子を含む分子由来の元素を含有する膜に対して、熱処理やプラズマ処理などの後処理を行うことで、炭素などの不純物を除去するような手法を採用することも可能である。
上記Ｓｉ及びＯを含有する膜を形成後、ハフニウム（Ｈｆ）及び酸素（Ｏ）を含有する膜を例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
上記Ｈｆ及びＯを含有する膜を成膜するためのＨｆ原子を含む分子としては、第２の実施形態で示した各種のＨｆ原子を含む分子（テトラメチルハフニウム、テトラエチルハフニウム、テトラプロピルハフニウム、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、ハフニウムを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｈｆ及びＯを含有する膜を形成した直後は、膜中に炭素などのＨｆ原子を含む分子由来の元素が含まれていてもよい。Ｈｆ原子を含む分子由来の元素を含有する膜に対して、熱処理やプラズマ処理などの後処理を行うことで、炭素などの不純物を除去するような手法を採用することも可能である。
Ｈｆに対する酸素の比率は、化学量論比より小さいことが好ましい。しかしながら、熱処理やプラズマ処理や酸化処理や還元処理などの後処理を行うことで炭素などの不純物を除去する工程を経た後は、酸素が化学量論比となるようなプロセスが一般的に制御性に優れる。そのため、Ｈｆに対する酸素は化学量論比となっていてもよい。
上記Ｈｆ及びＯを含有する膜を形成後、シリコン（Ｓｉ）及び酸素（Ｏ）を含有する膜を例えばＡＬＤ法により形成する。なお、この膜の形成方法は、ＣＶＤ法の範疇に含まれる各種成膜方法を用いることができる。具体的には、第２の実施形態で示したＣＶＤ法の範疇に含まれる各種成膜方法（ホットウォール熱ＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、………、等）を用いることができる。
Ｓｉ及びＯを含有する膜を成長させるためのＳｉ原子を含む分子としては、第２の実施形態で示した各種のＳｉ原子を含む分子（モノシラン、ジシラン、フェニルグループ、………、等）を用いることができる。これらの分子を１種類以上用いることが可能である。これらの材料を構成する分子は気化させることが容易であり、基板付近に気化した分子を導入することで、シリコンを含む薄膜を形成させることが可能である。酸素を含む分子についても、第２の実施形態で示したものを用いることができる。
上記Ｓｉ及びＯを含有する膜を形成した直後は、膜中に炭素などのＳｉ原子を含む分子由来の元素が含まれていてもよい。Ｓｉ原子を含む分子由来の元素を含有する膜に対して、熱処理やプラズマ処理などの後処理を行うことで、炭素などの不純物を除去するような手法を採用することも可能である。
上記Ｓｉ及びＯを含有する膜を成膜後、８００℃以上１３００℃以下の温度で熱処理を行う。この熱処理により、前記Ｈｆ及びＯを含有する膜と、前記Ｓｉ及びＯを含有する膜における、一部または全部が混合する。あるいはフラッシュランプアニールやレーザーアニールなどのミリ秒程度からナノ秒程度の、熱平衡状態とはなっていないような短時間アニールを行ってもよい。混合処理は、熱処理に限らず、堆積時における堆積粒子などによる衝撃によって混合されてしまう場合も含む。また、混合処理は、Ｈｆ及びＯを含有する膜とＳｉ及びＯを含有する膜をそれぞれ１回以上堆積した後の、任意の段階で複数回行うことも可能である。
上記熱処理後の電荷蓄積絶縁膜２６では、膜厚方向において、ブロック絶縁膜２５に近い側とトンネル絶縁膜２７に近い側の両方でＳｉの濃度が高くてＨｆの濃度が低く、膜厚方向の中央部でＨｆの濃度が高くてＳｉの濃度が低いような組成傾斜が生じる。
上記組成傾斜において、ＳｉまたはＳｉＯ2の濃度が１００％、あるいはＨｆまたはＨｆＯ2の濃度が０％となるような部分が残らないことが好ましい。そのような部分が残ってしまうと、蓄積膜としての蓄積能力が劣化してしまうことになる。
上記組成傾斜において、ＨｆとＳｉに対するＳｉの濃度の最大値は５０％以下であることが好ましい。ＨｆとＳｉに対するＳｉの濃度が５０％を超えてしまうと、ＨｆＯ2の立方晶の結晶構造を作製することが困難になるためである。
上記組成傾斜において、ＨｆとＳｉに対するＳｉの濃度の最小値は４％以上であることが好ましい。ＨｆとＳｉに対するＳｉの濃度が４％未満であると、ＨｆＯ2の立方晶の結晶構造を作製することが困難になるためである。
上記Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜を混合させるための熱処理は、上記Ｓｉ及びＯを含有する膜や上記Ｈｆ及びＯを含有する膜に含まれる炭素などの不純物を除去するための熱処理を兼ねても良い。
上記Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜を混合させるための熱処理は、上記Ｓｉ及びＯを含有する膜や上記Ｈｆ及びＯを含有する膜を成膜後、トンネル膜などを成膜した後など、以降のプロセスの適切な段階に行うことも可能である。
以後の工程（電荷蓄積絶縁膜２６やトンネル絶縁膜２７の形成工程など）は、第２の実施形態と同様であるため、説明は省略する。
このようにして作製した電荷蓄積絶縁膜では、第２の実施形態の方法で作製した電荷蓄積膜と比較して立方晶ＨｆＯ2成分が少ないが、ブロック絶縁膜側にＳｉが多いために荷電中心位置シフトによる保持特性の向上ができるといった利点と、トンネル絶縁膜側にＳｉが多いためにトンネル絶縁膜の劣化を抑制できるといった利点がある。
なお、上述した実施形態ではＳｉ及びＯを含有する膜を形成したが、Ｓｉ及びＯを含有する膜の代わりに、Ｓｉを含有し且つＯを含有しない膜を形成してもよい。
以上説明した第２〜第５の実施形態に対して、以下のような変更が可能である。
電荷蓄積絶縁膜２６の堆積において、Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜をそれぞれ２回以上堆積後、熱処理などによる混合処理を行ってもよい。混合処理は、熱処理に限らず、堆積時における堆積粒子などによる衝撃により混合されてしまう場合も含む。また、混合処理は、Ｓｉ及びＯを含有する膜とＨｆ及びＯを含有する膜をそれぞれ１回以上堆積した後の任意の段階で複数回行うことも可能である。
このようにして作製した電荷蓄積絶縁膜は、第１の実施形態等のようにして作製した電荷蓄積絶縁膜と比較して成膜に手間がかかりコストアップにつながるといった問題点はあるかもしれないが、Ｈｆ成分の堆積に最適な条件とＳｉ成分の堆積に最適な条件の妥協点における成膜条件ではなく、それぞれの成分における最適な成膜条件を採用できるといった利点がある。
また、電荷蓄積絶縁膜２６の堆積において、Ｓｉ及びＯを含有する膜と、Ｈｆ、Ｓｉ及びＯを含有し且つＨｆを主成分とする膜をそれぞれ１回以上堆積後、熱処理などによる混合処理を行ってもよい。混合処理は、熱処理に限らず、堆積時における堆積粒子などによる衝撃により混合されてしまう場合も含む。また、混合処理は、電荷蓄積絶縁膜２６を堆積するためにＳｉ及びＯを含有する膜と、Ｈｆ、Ｓｉ及びＯを含有し且つＨｆを主成分とする膜をそれぞれ１回以上堆積した後の任意の段階で複数回行うことも可能である。
このようにして作製した電荷蓄積絶縁膜は、第１の実施形態等のようにして作製した電荷蓄積絶縁膜と比較して成膜に手間がかかりコストアップにつながるといった問題点はあるかもしれないが、Ｈｆ成分とＳｉ成分の混合条件としてＨｆを主成分とする膜中のＳｉ濃度を調節するといった方法が得られるといった利点がある。
また、電荷蓄積絶縁膜２６の堆積において、Ｓｉ、Ｈｆ及びＯを含有し且つＳｉを主成分とする膜と、Ｈｆ及びＯを含有する膜をそれぞれ１回以上堆積後、熱処理などによる混合処理を行ってもよい。混合処理は、熱処理に限らず、堆積時における堆積粒子などによる衝撃により混合されてしまう場合も含む。また、混合処理は、電荷蓄積絶縁膜２６を堆積するためにＳｉ、Ｈｆ及びＯを含有し且つＳｉを主成分とする膜と、Ｈｆ及びＯを含有する膜をそれぞれ１回以上堆積した後の任意の段階で複数回行うことも可能である。
このようにして作製した電荷蓄積膜は、第１の実施形態等のようにして作製した電荷蓄積絶縁膜と比較して成膜に手間がかかりコストアップにつながるといった問題点はあるかもしれないが、Ｈｆ成分とＳｉ成分の混合条件としてＳｉを主成分とする膜中のＨｆ濃度を調節するといった方法が得られるといった利点がある。
また、電荷蓄積絶縁膜２６の堆積において、第２〜第５の実施形態では、酸素の組成を化学量論比であるか化学量論比より小さくしていたが、酸素の組成が化学量論比を超えるようにしてもよい。例えば、プラズマを用いる酸化法や、イオン注入法による酸素注入法、Ｏ2分子より化学的に活性な酸素原子または原子団などを用いる手法、ブロック絶縁膜を過酸化状態で作製しておき、その後の熱処理によって電荷蓄積絶縁膜を酸化する手法など、さまざまな手法が可能である。
このような過剰な酸素を含む場合も立方晶の結晶構造となるため、電荷蓄積特性が向上するといった利点がある。
また、電荷蓄積絶縁膜２６に含まれるハフニウム酸化物は、立方晶領域の他に単斜晶領域がある程度含まれていてもよい。
また、基板２１として、多結晶シリコンからなる基板や、ＳｉＧｅ基板、ＩｎＰ基板などの各種半導体基板を用いることも可能である。基板には不揮発性半導体記憶装置を駆動するための周辺集積回路を形成する必要があるため、半導体を用いることが好ましい。しかし、基板には周辺集積回路を形成せずに、周辺回路を外付けする方法も可能である。また、基板には周辺集積回路を形成せずに、周辺回路を基板とは別に形成した半導体部分に形成することも可能である。
また、多層膜中に孔を形成する際に、図１７に示すように孔が基板絶縁膜２２に達しないように形成しても良いし、図２０に示すように孔が基板絶縁膜２２まで達するように形成しても良い。また、図２１に示すように、孔が基板絶縁膜２２を貫通し基板２１まで達するように形成しても良い。
（実施形態６）
図２２は、本発明の第６の実施形態に係る半導体装置（電荷トラップ型の不揮発性半導体記憶装置）の基本的な構成を模式的に示した断面図である。
半導体基板上に、絶縁膜３１と半導体チャネル層３２をそれぞれ複数回形成する。例えば、半導体基板上に絶縁膜を熱酸化などの方法で形成後、多結晶またはアモルファスのＳｉ層を形成する。その後、ＳｉＯ2などの絶縁膜をＣＶＤなどの方法で形成する。さらに、多結晶またはアモルファスのＳｉ層を形成するプロセス及びＳｉＯ2などの絶縁膜をＣＶＤなどの方法で形成するプロセスを複数回繰り返す。その後、絶縁膜３１と半導体チャネル層３２の積層構造をエッチングすることで、基板上に絶縁膜３１と半導体チャネル層３２の積層構造が短冊状に残存する構造が形成される。その後、短冊状の積層構造の側面にトンネル絶縁膜３３を形成する。さらに、電荷蓄積絶縁膜３４を形成し、ブロック絶縁膜３５を形成する。電荷蓄積絶縁膜３４には、第２〜第５の実施形態と同様のものを用いることが可能である。このような構造とすることで、基板上に複数の不揮発性半導体記憶素子が積層され、且つ、第２〜第５の実施形態と同様の高性能の電荷蓄積絶縁膜を有する不揮発性半導体メモリを形成することが可能となる。
１１…シリコン基板 １２…トンネル絶縁膜
１３、１３ａ…ハフニウム酸化物膜
１４…ブロック絶縁膜 １５…制御ゲート電極
１６ａ…ソース領域 １６ｂ…ドレイン領域
２１…シリコン基板 ２２…基板絶縁膜
２３…制御ゲート電極 ２４…制御電極絶縁膜
２５…ブロック絶縁膜 ２６…電荷蓄積絶縁膜
２７…トンネル絶縁膜 ２８…半導体領域
３１…絶縁膜 ３２…半導体チャネル層
３３…トンネル絶縁膜 ３４…電荷蓄積絶縁膜
３５…ブロック絶縁膜

Claims (15)

  1. 半導体領域と、
    前記半導体領域の表面に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜の表面に設けられ、立方晶領域を含んだハフニウム酸化物を有する電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜の表面に設けられたブロック絶縁膜と、
    前記ブロック絶縁膜の表面に設けられた制御ゲート電極と、
    を備えたことを特徴とする半導体装置。
  2. 前記電荷蓄積絶縁膜は酸素欠損を有する
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記電荷蓄積絶縁膜におけるハフニウム及び酸素の合計原子数の割合は、９９原子パーセントよりも高い
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記電荷蓄積絶縁膜はジルコニウムを含有する
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記電荷蓄積絶縁膜におけるハフニウム、ジルコニウム及び酸素の合計原子数の割合は、９９原子パーセントよりも高い
    ことを特徴とする請求項４に記載の半導体装置。
  6. 前記ブロック絶縁膜は酸化物膜で形成されている
    ことを特徴とする請求項１に記載の半導体装置。
  7. 前記半導体領域は半導体基板であり、
    前記トンネル絶縁膜、電荷蓄積絶縁膜、ブロック絶縁膜及び制御ゲート電極は、前記半導体基板上に積層されている
    ことを特徴とする請求項１に記載の半導体装置。
  8. 前記電荷蓄積絶縁膜はシリコンを含有する
    ことを特徴とする請求項１に記載の半導体装置。
  9. 前記半導体領域は柱状であり、前記トンネル絶縁膜、電荷蓄積絶縁膜、ブロック絶縁膜及び制御ゲート電極は、前記半導体領域の側面を囲んでいる
    ことを特徴とする請求項８に記載の半導体装置。
  10. 前記ハフニウム酸化物は単斜晶領域を含む
    ことを特徴とする請求項８に記載の半導体装置。
  11. 半導体領域と、
    前記半導体領域の表面に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜の表面に設けられた電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜の表面に設けられたブロック絶縁膜と、
    前記ブロック絶縁膜の表面に設けられた制御ゲート電極と、
    を備えた半導体装置の製造方法であって、
    前記電荷蓄積絶縁膜を形成することは、立方晶領域を含んだハフニウム酸化物を形成することを含む
    ことを特徴とする半導体装置の製造方法。
  12. 前記電荷蓄積絶縁膜を形成することは、
    電荷蓄積絶縁膜用の予備的なハフニウム酸化物膜を形成することと、
    前記ブロック絶縁膜を形成した後に、熱処理によって前記予備的なハフニウム酸化物膜を立方晶領域を含んだハフニウム酸化物膜に変換することと、
    を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記予備的なハフニウム酸化物膜はアモルファス膜で形成されている
    ことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記電荷蓄積絶縁膜はシリコンを含有する
    ことを特徴とする請求項１１に記載の半導体装置の製造方法。
  15. 前記電荷蓄積絶縁膜は、ＣＶＤによって形成される
    ことを特徴とする請求項１４に記載の半導体装置の製造方法。
JP2011504808A 2009-03-19 2010-03-04 半導体装置及びその製造方法 Expired - Fee Related JP5531259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011504808A JP5531259B2 (ja) 2009-03-19 2010-03-04 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009069081 2009-03-19
JP2009069081 2009-03-19
PCT/JP2010/053572 WO2010106922A1 (ja) 2009-03-19 2010-03-04 半導体装置及びその製造方法
JP2011504808A JP5531259B2 (ja) 2009-03-19 2010-03-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010106922A1 true JPWO2010106922A1 (ja) 2012-09-20
JP5531259B2 JP5531259B2 (ja) 2014-06-25

Family

ID=42739585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011504808A Expired - Fee Related JP5531259B2 (ja) 2009-03-19 2010-03-04 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8569823B2 (ja)
JP (1) JP5531259B2 (ja)
WO (1) WO2010106922A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9102522B2 (en) 2009-04-24 2015-08-11 Cypress Semiconductor Corporation Method of ONO integration into logic CMOS flow
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104254921B (zh) * 2012-03-27 2020-06-12 经度快闪存储解决方案有限责任公司 具有分离氮化物存储层的sonos堆栈
CN104321877B (zh) * 2012-03-29 2018-09-14 赛普拉斯半导体公司 将ono集成到逻辑cmos流程中的方法
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
JP5823354B2 (ja) * 2012-06-20 2015-11-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20150034837A1 (en) * 2013-08-01 2015-02-05 Varian Semiconductor Equipment Associates, Inc. Lifetime ion source
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
KR102329498B1 (ko) * 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5843931B2 (ja) * 2014-09-09 2016-01-13 株式会社東芝 不揮発性半導体記憶装置
JP6509514B2 (ja) * 2014-09-17 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP6400536B2 (ja) * 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
JP6110911B2 (ja) * 2015-08-31 2017-04-05 株式会社東芝 不揮発性半導体記憶装置
JP6545587B2 (ja) * 2015-09-15 2019-07-17 東芝メモリ株式会社 半導体装置
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
US10833150B2 (en) * 2018-07-11 2020-11-10 International Business Machines Corporation Fast recrystallization of hafnium or zirconium based oxides in insulator-metal structures
KR20220006040A (ko) * 2019-05-09 2022-01-14 인텔 코포레이션 컨택트 높이 차이가 큰 메모리 응용들을 위한 비전도성 에칭 정지부 구조물들
KR20220103108A (ko) * 2019-11-21 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN114981967A (zh) * 2020-01-17 2022-08-30 株式会社半导体能源研究所 半导体装置、半导体装置的驱动方法及电子设备
WO2021181455A1 (ja) * 2020-03-09 2021-09-16 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259954A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP2008091421A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 不揮発性半導体メモリ
US20080121963A1 (en) * 2006-11-29 2008-05-29 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
JP2008244243A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2008306036A (ja) * 2007-06-08 2008-12-18 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2009004639A (ja) * 2007-06-22 2009-01-08 Toshiba Corp 不揮発性半導体メモリ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071877A (ja) 2002-08-07 2004-03-04 Fujitsu Ltd 半導体記憶装置及びその製造方法
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
JP5208538B2 (ja) 2008-02-21 2013-06-12 株式会社東芝 半導体記憶素子
JP5468227B2 (ja) 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
JP5025754B2 (ja) 2010-03-31 2012-09-12 株式会社東芝 半導体記憶素子、及び半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259954A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP2008091421A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 不揮発性半導体メモリ
US20080121963A1 (en) * 2006-11-29 2008-05-29 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
JP2008244243A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2008306036A (ja) * 2007-06-08 2008-12-18 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2009004639A (ja) * 2007-06-22 2009-01-08 Toshiba Corp 不揮発性半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US8569823B2 (en) 2013-10-29
US20120068250A1 (en) 2012-03-22
WO2010106922A1 (ja) 2010-09-23
JP5531259B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
JP5531259B2 (ja) 半導体装置及びその製造方法
JP5025754B2 (ja) 半導体記憶素子、及び半導体記憶装置
KR100644405B1 (ko) 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
KR100949227B1 (ko) 반도체 장치 및 그 제조 방법
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
CN101840863B (zh) 半导体装置及半导体装置的制造方法
TWI455251B (zh) 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
TWI435441B (zh) 包括氘化閘極頂蓋層以增加資料保留之非揮發性電荷阱記憶裝置及其製造方法
TWI615982B (zh) 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程
KR20080036434A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US20080157185A1 (en) Non-Volatile Memory Device Having Charge Trapping Layer and Method for Fabricating the Same
CN1808699A (zh) 形成氮化钛层的方法及形成电容器的下电极的方法
US8987804B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
KR100819003B1 (ko) 비휘발성 메모리 소자 제조 방법
KR20100012632A (ko) 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법
US20090140322A1 (en) Semiconductor Memory Device and Method of Manufacturing the Same
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
CN102800632A (zh) 一种电荷俘获非挥发存储器的制造方法
KR101928155B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20090106879A (ko) 불휘발성 메모리소자의 제조방법
US9406519B2 (en) Memory device structure and method
US20160071948A1 (en) Non-Volatile Memory Device and Method for Manufacturing Same
KR101377069B1 (ko) 반도체 장치 및 그 형성방법
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
KR101151153B1 (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R151 Written notification of patent or utility model registration

Ref document number: 5531259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees