JPWO2007029435A1 - 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール - Google Patents

伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール Download PDF

Info

Publication number
JPWO2007029435A1
JPWO2007029435A1 JP2007534287A JP2007534287A JPWO2007029435A1 JP WO2007029435 A1 JPWO2007029435 A1 JP WO2007029435A1 JP 2007534287 A JP2007534287 A JP 2007534287A JP 2007534287 A JP2007534287 A JP 2007534287A JP WO2007029435 A1 JPWO2007029435 A1 JP WO2007029435A1
Authority
JP
Japan
Prior art keywords
transmission
circuit
coil
signal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007534287A
Other languages
English (en)
Other versions
JP4784773B2 (ja
Inventor
佐々木　英樹
英樹 佐々木
宗生 深石
宗生 深石
徹 田浦
徹 田浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007534287A priority Critical patent/JP4784773B2/ja
Publication of JPWO2007029435A1 publication Critical patent/JPWO2007029435A1/ja
Application granted granted Critical
Publication of JP4784773B2 publication Critical patent/JP4784773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

信号伝送を電磁誘導により行うインターフェース回路であって、送信コイルと、前記送信コイルに信号を提供して前記送信コイルから三角波又は略三角波の磁界信号を出力させる送信回路と、を含む。

Description

本発明は、伝送方法、インターフェース回路、半導体装置、半導体パッケージ、プリント基板、半導体モジュール、メモリモジュールおよび携帯機器に関し、特には、耐ノイズ性に優れた信号伝送を可能にする伝送方法及びインターフェース回路、並びに、そのインターフェース回路を備えた半導体装置等に関する。
近年、半導体装置に組み込まれる回路の高集積化に伴い、複数の半導体チップを積層した半導体装置がいくつか開示されている。
例えば、非特許文献１には、貫通ビアとバンプとが形成された半導体チップが、それらが積層するように積層され、積層された半導体チップ間で信号伝送と電力供給を行う半導体装置が開示されている。
これに対し、特許文献１、２及び非特許文献２には、貫通ビアおよびバンプ等の接触手段を用いず、積層された半導体チップ間の信号伝送を各半導体チップに形成されたコイル間で行う非接触のインターフェース回路を用いた半導体装置が開示されている。
これらの半導体装置では、一方の半導体チップに形成されたコイルが磁界信号を発生し、もう一方の半導体チップに形成されたコイルがその磁界信号を受信することで、チップ間の信号伝送が非接触で行われる。以下それぞれについて詳しく説明する。
図１は、特許文献１に記載された半導体装置の模式的な断面図である。この半導体装置には、半導体チップ１００および１０１の表面に電磁誘導コイル１０２または１０３が形成されている。半導体チップ１００および１０１は、コイル１０２および１０３によって電磁結合されている。なお、各コイル１０２および１０３には、コイル１０２とコイル１０３の間の結合係数を高めるための強磁性体膜１０４または１０５が設けられている。
特許文献１には、コイルをＣＶＤ（Chemical Vapor Deposition：化学気相成長法）、ＰＶＤ（Physical Vapor Deposition：物理気相成長法）、又はスパッタ等の高精度な成膜技術を用いて形成できるため、この半導体装置は、高集積化および多ピン化に容易に適応できることが記載されている。
また、特許文献１には、はんだを用いないため、アルファー線による回路誤動作の影響を排除できることが記載されている。
さらには、特許文献１には、半導体チップを組み立てた後に特性試験を行い、特性を確認した後に、熱処理等を用いることなく、回路チップを分解し、再び組み立てることが容易であり、歩留まり向上が期待できることが記載されている。
図２は、特許文献２に記載された半導体装置の模式的な断面図である。この半導体装置では、送信装置Ｓとそれにつながる送信コイルＳＰＳとが配置された半導体チップＬｎと、受信装置Ｅとそれにつながる受信コイルＳＰＥとが配置された半導体チップＬｎ＋ｘとが積層されている。この半導体装置は、送信コイルＳＰＳと受信コイルＳＰＥとの間で信号伝送を行う。
特許文献２には、この半導体装置は、各半導体チップ間の相互調整及び表面平坦度に極端に高い必要条件を課すことなく、一のチップの内部から、そのチップの垂直方向に隣接するチップの内部に、直接かつ確実に信号を伝達できることが記載されている。
図３は、非特許文献２に記載された半導体装置の模式的な斜視図である。この半導体装置では、複数の半導体チップ３００、３０１、３０２および３０３が積層されている。また、半導体チップに形成されたコイル３０４、３０５および３０７が、上下方向において同じ位置に重ねて配置されている。さらに、送信回路Ｔｘと受信回路Ｒｘが、そのコイルの近くに配置されている。この半導体装置では、このような構成によって、上下の半導体チップ間で信号伝送が行われる。
非特許文献２には、低消費電力および広帯域のインターフェースが実現できることが記載されている。
John Baliga,"Chips Go Vertical", IEEE Spectrum, March, pp.35-39(2004). 特開平７−２２１２６０号公報 特開平８−２３６６９６号公報 Noriyuki Miura, et al.,"Analysis and Design of Transceiver Circuit and Inductor Layout for Inductive Inter-chip Wireless Superconnect", IEEE 2004 Symposium on VLSI Circuits Digest of Technical Papers, pp.246-249(2004). A.X.Widmer and P.A.Franaszek, "A DC-Balanced, Partitioned-Block, 8B/10B Transmission Code", IBM J.Res.Develop., Vol.27, No.5, pp.440-451, Sep.(1983).
しかしながら、上記各文献に記載の先行技術では、受信コイルで受ける磁界信号の波形が、半導体装置内外から受信コイルに混入するノイズの波形と非常によく似た形であるため、信号とノイズとを分離することが難しいという問題がある。
図４は、特許文献２に記載されている送信装置Ｓと受信装置Ｅ（図２を参照）の入出力での波形を示した波形図である。
図４中の符号Ｕ２０１、ＩＬ、Ｕ２０３およびＵ２０４は、図２に示した各入出力端子と対応する。符号Ｕ２０１は送信装置Ｓの入力電圧波形である。、符号ＩＬは送信コイルＳＰＳを流れる電流波形である。符号Ｕ２０３は受信コイルＳＰＥに誘起される電圧波形である。符号Ｕ２０４は受信装置Ｅから出力される電圧波形である。
送信装置Ｓには、符号Ｕ２０１のようにデジタルのクロック信号およびデータ信号等、矩形波の信号が入力される。一方、送信コイルＳＰＳを流れる電流波形ＩＬおよび受信コイルＳＰＥで誘起される電圧波形Ｕ２０３は、パルス幅の狭い、急峻なピークをもつ波形となる。
送信コイルＳＰＳを流れる電流波形ＩＬは、送信装置Ｓに入力される矩形波の立ち上がり時と立ち下り時にのみ電流が流れるような、急峻でパルス幅の狭い波形になる。これは、送信装置Ｓの回路構成から理解される。
図５は、特許文献２に記載された送信装置Ｓを示した回路図である。インバーター２０５の先で、インバーター２０６および２０７と送信コイルＳＰｓがループを構成している。インバーター２０５の出力電圧と、インバーター２０７の出力電圧とは同相であるが、インバーター２０６と２０７の遅延時間分のずれが生ずる。このずれの間に送信コイルＳＰＳに電流が流れるため、符号ＩＬのような電流波形が生じる。
一方、受信コイルＳＰＥには、ファラデーの電磁誘導の法則により受信磁界の微分波形が電圧として誘起される。このため、図４に示すように、ＩＬの微分波形（−ｄＩＬ／ｄｔ）が誘起される。この結果、受信装置Ｅには、パルス幅の狭い急峻なピークをもつ電圧波形Ｕ２０３が入力される。
同様に、非特許文献２に記載された半導体装置においても、パルス幅の狭い急峻なピークをもつ電圧波形が受信回路に入力される。
図６は、非特許文献２に記載されている送／受信回路と、その各入出力点での電流波形又は電圧波形を示す波形図である。特許文献２と同様に、送信信号Ｔｘdata３０８は、デジタル信号による矩形波であるが、送信コイルを流れる電流ＩＴは、矩形波の立ち上がり時と立ち下がり時にのみ電流が流れる波形となる。
図７は、この送信回路Ｔｘを示した回路図である。送信信号Ｔｘdata３０８が送信回路Ｔｘに入力した際、その信号と、Delay Bufferを介してコイルに入力した信号との間に、時間的なずれが生じる。このずれの間に送信コイルに電流ＩＴが流れる。同文献中には明記されていないが、受信電圧ＶＲが送信コイルを流れる電流ＩＴの微分波形であることは、図６のＶＲの波形から容易に推測できる。
通常、半導体装置の内外には色々なノイズ発生源がある。
例えば、半導体チップ内には多くの論理回路が存在し、その回路間の信号伝送は、受信回路の入力にあるキャパシタの充放電によって行われる。この際に流れる電流は、図４のＩＬまたは図６のＩＴと非常によく似た波形であることが広く知られている。こうした波形の電流が受信コイルにノイズとして混入すれば、そのノイズに起因した電圧の波形は、図４のＵ２０３および図６のＶＲと同様の波形になることは明らかである。
また、トランジスタのＯＮ／ＯＦＦの際に流れる電源電流も、図４のＩＬまたは図６のＩＴのような波形になることが知られている。
さらに、受信コイルが半導体装置外から到達する磁界を受信する可能性も高い。例えば、静電気放電に伴うノイズまたは電源回路のスイッチングによるノイズが受信コイルに混入する恐れがある。
これらのノイズが受信コイルに混入した場合、図８に示す通り、ノイズに起因した電圧波形と、受信コイルに誘起された正規の受信信号に基づく電圧波形とが非常に似通っているため、ノイズと受信信号とを切り分けることは原理的に非常に難しい。
ノイズをキャンセルするために差動伝送を用いる方法が知られている。特許文献２には、この方法を利用した実施例が記載されている。
図９は、その原理を説明するための説明図である。この方法では、差動回路が、一つの受信コイルに誘起される電圧（-dIL/dtという。）と、その電圧と位相が180°反転した電圧（-dIL/dtバーという。）と、を受信し、-dIL/dt から-dIL/dtバーを差し引くことで、図９にあるような同相ノイズがキャンセルされる。
-dIL/dtと-dIL/dtバーとの間に遅延がなければ、同相ノイズはキャンセルされる。しかしながら、上述の通り、原理的に受信信号のパルス幅が狭いため、半導体内の素子のばらつきおよびコイル形状のばらつき等により僅かな遅延が生ずるだけで、同相ノイズのキャンセルばかりか、受信信号の正確な取り込みができなくなる。
図１０は、僅かな遅延により信号受信に失敗した例を説明するための説明図である。図１０の例では、−dIL/dtバーが-dIL/dtに比べて遅延を生じており、本来同一タイミングで足し合わされるべき信号がずれてしまい、もともと４つのピークをもつべき信号が８つのピークをもつ信号に変わっている。
本発明は、上記問題点を解決するためになされたものであって、その目的は、ノイズが混入した場合であっても、そのノイズに影響されることなく信号伝送を行うことができる耐ノイズ性に優れた伝送方法及びインターフェース回路を提供することにある。
また、本発明の他の目的は、そのインターフェース回路を備えた半導体装置、プリント基板、半導体パッケージ、半導体モジュール及びメモリモジュールを提供することにある。
また、本発明の更に他の目的は、その半導体装置又はプリント基板を備えた携帯機器を提供することにある。
上記課題を解決するために、本発明の伝送方法は、電磁誘導により非接触で信号伝送を行う伝送方法において、送信コイルから出力される磁界信号が、三角波又は略三角波であることを特徴とする。
送信コイルから出力された磁界信号を受信する受信コイルでは、ファラデーの電磁誘導の法則により、受信磁界を微分した電圧が誘起される。
従来、送信コイルは、矩形波のデジタル信号を磁界信号として送信していた。このため、上記の微分処理によってパルス幅の狭い急峻なインパルス状の波形が、受信コイルで誘起されていた。その波形が半導体チップ内外から混入するノイズの波形に非常によく似ていることから、ノイズと受信信号とを切り分けることが難しかった。
しかし、本発明によれば、送信コイルから出力される磁界信号が、三角波又は略三角波であるので、受信コイルで誘起される電圧波形を、パルス幅の広い波形からなる受信信号にすることができる。
その結果、受信信号は、幅の狭い電圧波形を示すノイズ信号と明確に区別されることができる。よって、ノイズが混入した場合であっても、そのノイズに影響されることのない耐ノイズ性に優れた非接触の伝送方法を提供することができる。
特に、受信信号のパルス幅が相対的に広くなるので、本発明の伝送方法は、高速信号伝送や差動伝送に適している。
本発明の伝送方法において、前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形であることを特徴とする。また、本発明の伝送方法においては、以下のように、送信コイルに送り込む信号波形を種々の方法で工夫することにより、送信コイルから三角波又は略三角波の磁界信号を出力することができる。
すなわち、本発明の伝送方法において、（１）前記磁界信号が、前記送信コイルに接続された送信回路で積分処理されて整形された電流信号が前記送信コイルに入力されることによって得られたものであり、さらに、その積分処理がＲＣ積分回路により行われることが好ましい。
また、本発明の伝送方法において、（２）前記磁界信号が、前記送信コイルに接続された送信回路で電流スイッチ切換処理されて整形された電流信号が前記送信コイルに入力されることによって得られたものであり、さらに、その電流スイッチ切換処理が複数の可変電流源と当該可変電流源それぞれに接続されたスイッチとを有する回路により行われることが好ましい。
この場合において、前記電流信号は、平滑化回路により平滑化させた後、前記送信コイルに入力されることが好ましい。この平滑化回路は、磁界信号を平滑化させるので、受信コイルに誘起される電圧波形の歪が緩和される。このため、受信信号の強度を高く保つことができ、通信品質を高く保つことができるという効果が生じる。
また、本発明の伝送方法は、前記送信コイルが２つ設けられ、各送信コイルから発生される磁界信号が互いに位相を１８０°反転されて伝送される形態とすることができる。
この発明によれば、送信コイルから発生される磁界信号が互いに位相を１８０°反転されて伝送されるので、送信コイル／受信コイル間の信号授受が差動伝送になり、外来ノイズをキャンセルすることが可能となる。さらに、受信信号のパルス幅が広くなることから、遅延による差動伝送の波形再生が容易になる。
上記課題を解決するために、本発明のインターフェース回路は、信号伝送を電磁誘導により行うインターフェース回路において、送信コイルから出力される磁界信号が三角波又は略三角波となる信号を発生する送信回路を備えていることを特徴とする。
本発明のインターフェース回路において、前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形であることを特徴とする。
また、本発明のインターフェース回路は、（１）前記送信回路が、積分処理を行う積分処理回路を備えており、さらに、その積分処理回路が、ＲＣ積分回路であることが好ましい。また、（２）前記送信回路が、電流スイッチ切換処理を行う電流スイッチ切換処理回路を備えており、さらに、その電流スイッチ切換処理回路が、複数の可変電流源と当該可変電流源それぞれに接続されたスイッチとを備えていることが好ましい。また、この送信回路には、前記電流スイッチ切換処理回路から出力される信号を平滑化させるための平滑化回路が設けられていることが好ましい。
また、本発明のインターフェース回路において、前記送信コイルが２つ設けられ、各送信コイルから互いに位相を１８０°反転させた磁界信号が発生するように前記２つの送信コイルが配置されている形態とすることができる。
上記課題を解決するために、本発明の半導体装置は、送信コイルと、当該送信コイルから出力される磁界信号が三角波又は略三角波となる信号を発生する送信回路とを備えていることを特徴とする。
本発明の半導体装置において、前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形であることを特徴とする。
また、本発明の半導体装置は、（１）前記送信回路が、積分処理を行う積分処理回路を備えており、さらに、その積分処理回路が、ＲＣ積分回路であることが好ましい。また、（２）前記送信回路が、電流スイッチ切換処理を行う電流スイッチ切換処理回路を備えており、さらに、その電流スイッチ切換処理回路が、複数の可変電流源と当該可変電流源それぞれに接続されたスイッチとを備えていることが好ましい。また、この送信回路には、前記電流スイッチ切換処理回路から出力される信号を平滑化させるための平滑化回路が設けられていることが好ましい。
また、本発明の半導体装置において、前記送信コイルが２つ設けられ、各送信コイルから互いに位相を１８０°反転させた磁界信号が発生するように前記２つの送信コイルが配置されている形態とすることができる。
また、本発明の半導体装置は、（Ａ）受信コイルを有する半導体装置が積層されていてもよいし、（Ｂ）受信コイルを有する半導体装置が複数積層されていてもよいし、（Ｃ）少なくとも前記送信コイルを有する複数の半導体装置と、受信コイルを有する半導体装置とが積層されていてもよい。
また、本発明の半導体装置は、前記送信コイルと前記送信回路とを有する半導体装置と、前記受信コイルを有する半導体装置と、の間に、他の半導体装置が積層されていてもよい。
上記課題を解決するために、本発明の半導体パッケージは、上述した本発明の半導体装置がプリント基板に積層されていることを特徴とする。この半導体パッケージにおいては、前記半導体装置と前記プリント基板とが導電体を介して電気的に接続されていてもよく、また、前記プリント基板が受信コイルを備えていてもよい。
上記課題を解決するために、本発明のプリント基板は、送信コイルと、当該送信コイルから出力される磁界信号が三角波又は略三角波となる信号を発生する送信回路とを備えていることを特徴とする。
本発明のプリント基板において、前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形であることを特徴とする。
また、本発明のプリント基板は、（１）前記送信回路が、積分処理を行う積分処理回路を備えており、さらに、その積分処理回路が、ＲＣ積分回路であることが好ましい。また、（２）前記送信回路が、電流スイッチ切換処理を行う電流スイッチ切換処理回路を備えており、さらに、その電流スイッチ切換処理回路が、複数の可変電流源と当該可変電流源それぞれに接続されたスイッチとを備えていることが好ましい。また、この送信回路には、前記電流スイッチ切換処理回路から出力される信号を平滑化させるための平滑化回路が設けられていることが好ましい。
また、本発明のプリント基板において、前記送信コイルが２つ設けられ、各送信コイルから互いに位相を１８０°反転させた磁界信号が発生するように前記２つの送信コイルが配置されている形態とすることができる。
上記課題を解決するために、本発明の半導体パッケージは、上述した本発明のプリント基板に、受信コイルを有する半導体装置が積層されていることを特徴とする。この半導体パッケージにおいては、前記プリント基板と前記半導体装置との間に、他の半導体装置が積層されていてもよいし、前記プリント基板に、受信コイルを有する複数の半導体装置が積層されていてもよい。
上記課題を解決するために、本発明の半導体モジュールは、上述した本発明の半導体装置をプリント基板に積層し、当該半導体装置のうち少なくとも１つが前記磁界信号とは異なる信号を発生する機能部を有することを特徴とする。この半導体モジュールにおいては、前記半導体装置と前記プリント基板とが導電体を介して電気的に接続されていてもよいし、少なくとも１つの前記半導体装置の送信コイルが、前記他の半導体装置の送信コイルと対向しない位置に配置されていてもよい。
上記課題を解決するために、本発明のメモリモジュールは、上述した本発明の「送信コイルを有する半導体装置」又は「受信コイルを有する半導体装置」、あるいは、上述した本発明の「受信コイルを有する半導体装置」のうち、少なくとも１つの半導体装置がメモリであることを特徴とする。
また、上記課題を解決するために、本発明のメモリモジュールは、受信回路を有するプリント基板と、当該プリント基板に積層され、送信コイル及び当該送信コイルから出力される磁界信号が三角波又は略三角波となる信号を発生する送信回路を備えた半導体装置とを有し、当該半導体装置がメモリであることを特徴とする。このメモリモジュールにおいて、前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形であることを特徴とし、この場合における半導体装置は複数積層されていることが好ましい。
上記課題を解決するために、本発明の携帯機器は、上述した本発明の半導体装置、又は、上述した本発明のプリント基板を備えていることを特徴とする。
本発明のインターフェース回路が半導体装置に適用されれば、回路チップ上に多くの送信／受信コイルを形成することで、重ね合わせた回路チップ間で大容量の信号を伝送することができ、特にノイズの影響が無視できないギガヘルツ帯の高周波での信号送信において効果的である。
また、本発明のインターフェース回路が半導体モジュールに適用されれば、プリント基板上に形成された隣り合う回路チップ間だけでなく、さらにその上下に重なる回路チップとの間でも信号を伝送することができ、特に、間に挟まる回路チップからのノイズの影響を受け難い半導体モジュールを実現できる。
また、本発明のインターフェース回路がメモリモジュールに適用されれば、少なくとも１つのインターフェイスチップと複数のメモリチップの間で１対多数の信号伝送が可能となり、大容量で高速動作の可能なメモリモジュールを実現できる。
また、本発明のインターフェース回路が携帯機器に適用されれば、携帯機器内のノイズの影響が受けづらく、かつ、高速の画像処理や通信制御が可能な携帯電話を実現できる。
本発明の伝送方法及びインターフェース回路によれば、送信コイルから出力される磁界信号を三角波又は略三角波としたので、受信コイルで誘起される電圧波形をパルス幅の広い波形からなる受信信号にすることができる。その結果、受信信号を、幅の狭い電圧波形を示すノイズ信号と、明確に区別することができる。
よって、たとえノイズが混入しても、そのノイズに影響されることのない耐ノイズ性に優れた伝送方法及びインターフェース回路を提供することが可能になる。特に、受信信号のパルス幅が相対的に広くなるので、本発明の伝送方法及びインターフェース回路は、高速信号伝送や差動伝送に適している。
また、本発明の伝送方法又はインターフェース回路を備えた、本発明の半導体装置、半導体パッケージ、プリント基板、半導体モジュール、メモリモジュール及び携帯機器は、ノイズに影響されることのない耐ノイズ性に優れたものとなり、特に高速で大容量の処理が必要となる場合に好ましい。
図１は特許文献１に記載された半導体装置を示す模式的な断面図である。 図２は特許文献２に記載された半導体装置を示す模式的な断面図である。 図３は非特許文献２に記載された半導体装置を示す模式的な斜視図である。 図４は特許文献２に記載されている送信装置と受信装置の入出力での波形を示す波形図である。 図５は特許文献２に記載されている送信回路を示す回路図である。 図６は非特許文献２に記載されている送／受信回路とその各入出力点での電流波形又は電圧波形を示す波形図である。 図７は非特許文献２に記載されている送信回路を示す回路図である。 図８は従来方式でノイズが混入した場合の波形を示す模式図である。 図９はノイズをキャンセルするための差動伝送方法の原理を説明する図である。 図１０は僅かな遅延により信号受信に失敗した例を示す説明図である。 図１１は本発明のインターフェース回路を備えた半導体装置の断面図である。 図１２は送信コイルと送信回路とからなる送信装置が形成された半導体チップの平面図である。 図１３は送信装置と受信装置とを有するインターフェース回路全体の一例を示したブロック図である。 図１４は本発明のインターフェース回路の一例を示す概略回路図である。 図１５は図１４で示した送信回路の入力波形、送信コイルに入力される電流波形、送信コイルから発生する磁界波形、受信コイルでの誘起電圧、及び受信回路の出力信号の一例を示す波形図である。 図１６は受信コイルが信号とノイズを同時に受信した場合の、受信コイルでの誘起電圧の波形を示す波形図である。 図１７は積分処理回路を有した送信回路の一例を示す回路図である。 図１８は伝送するデータがランダムな場合の一例を示すタイミングチャートである。 図１９は電流スイッチ切換処理回路を備えた送信回路の一例を示す回路図である。 図２０は図１９に示す送信回路の送信コイルに三角波を与える場合の一例を示すタイミングチャートである。 図２１は電流スイッチ切換処理回路を備えた送信回路の他の一例を示す回路図である。 図２２は図２１に示す送信回路の送信コイルに三角波を与えるためのタイミングチャートである。 図２３は図１９に示す送信回路の送信コイルに三角波を与える場合の他の例を示すタイミングチャートである。 図２４は図２３のタイミングチャートで生じた階段状の電流を、図２１に示す送信回路で平滑化した場合の一例を示すタイミングチャートである。 図２５は三角波の電流波形を強調した場合の一例のタイミングチャートである。 図２６はノコギリ波状の電流波形を強調した場合の一例のタイミングチャートある。 図２７は差動回路を有した送信回路の一例を示す回路図である。 図２８は図２７に示した伝送回路の動作の一例を示すタイミングチャートである。 図２９は他の差動回路を有した送信回路の一例を示す回路図である。 図３０は、送信装置が送信回路を１つ有し、その送信回路内に２つの送信コイルが設けられ、その送信コイルから互いに位相を180°反転させた磁界信号が発生するように前記２つの送信コイルが配置された半導体チップの平面図である。 図３１は図３０に示す半導体チップの送信コイルを流れる電流とその電流から発生する磁界の向きを示した平面図である。 図３２は図３０乃至図３１に示す送信回路のブロック図である。 図３３は図３０乃至図３１に示す送信回路の一例を示す回路図である。 図３４は受信回路の一例を示す回路図である。 図３５は受信回路の他の一例を示す回路図である。 図３６は受信コイルが直列に設けられた受信回路の一例を示す回路図である。 図３７は本発明において受信コイルに同相ノイズが混入した場合の受信コイルへの誘起電圧波形を示す波形図である。 図３８はノイズをキャンセルするための差動伝送の説明図である。 図３９は、送信装置が送信回路を１つ有し、その送信回路内に２つの送信コイルが並列に設けられ、その送信コイルから互いに位相を180°反転させた磁界信号が発生するように前記２つの送信コイルが配置された半導体チップの平面図である。 図４０は図３９に示す半導体チップの送信コイルを流れる電流とその電流から発生する磁界の向きを示した平面図である。 図４１は図３９及び図４０に示す送信回路の一例を示す回路図である。 図４２は受信コイルが並列に設けられた受信回路の一例を示す回路図である。 図４３は送信装置が送信回路を１つ有し、その送信回路内に２つの送信コイルが直列に設けられ、その送信コイル４から互いに位相を180°反転させた磁界信号が発生するように前記２つの送信コイルが配置された半導体チップの平面図である。 図４４は図４３に示す半導体チップの送信コイルを流れる電流とその電流から発生する磁界の向きを示した平面図である。 図４５は図４３乃至図４４に示す送信回路のブロック図である。 図４６は図４３乃至図４４に示す送信回路の一例を示す回路図である。 図４７は受信コイルが直列に設けられた受信回路の一例を示す回路図である。 図４８は本発明のインターフェース回路を備えた半導体装置の他の例を示す断面図である。 図４９は本発明のインターフェース回路を積層チップ間伝送に利用した一例を示す模式断面図である。 図５０は本発明のインターフェース回路を積層チップ間伝送に利用した他の一例を示す模式断面図である。 図５１は本発明のインターフェース回路をプリント基板内に装着した一例を示す模式断面図である。
符号の説明
１，２ 半導体チップ
３，３’，３”，３”’，３ａ’，３ｂ’ 送信回路
４，４ａ，４ｂ，４ａ’，４ｂ’，４ａ”，４ｂ” 送信コイル
５，５ａ，５ｂ，５ａ’，５ｂ’，５ａ”，５ｂ” 受信コイル
６，６’，６”，６”’ 受信回路
７ 積分処理回路
８、８ａ〜８ｅ，８’ 可変電流源
９ ラッチ回路
１０，１０’ 積分処理回路
１１ 電流スイッチ切換処理回路
２１ プリント基板
２２ はんだボール
Ｓ 送信装置
Ｅ 受信装置
以下、本発明の伝送方法、インターフェース回路、半導体装置、半導体パッケージ、プリント基板、半導体モジュール、メモリモジュール及び携帯機器の実施形態について、図面を参照しつつ説明する。以下においては、本発明のインターフェース回路を中心に、各発明を詳細に説明する。なお、以下の実施形態は本発明の一例を示す形態であり、その説明及び図面の形態に限定解釈されるものではない。また、断面図については、便宜上、断面であることを示すハッチングを省略してある。
（インターフェース回路）
本発明のインターフェース回路は、信号伝送を電磁誘導により行うインターフェース回路において、送信コイルから出力する磁界信号が三角波又は略三角波となる信号を発生する送信回路を備えていることに特徴を有する。
このインターフェース回路では、以下の各実施形態で説明するように、送信回路から送信コイルに送り込む信号波形を種々の方法で工夫することにより、送信コイルから出力される磁界信号を三角波又は略三角波とすることができる。なお、そうした磁界信号は、送信コイルに三角波又は略三角波の電流を入力することにより発生させることができる。また、三角波又は略三角波としては、例えば、連続的に増加又は減少する波形あるいは段階的に増加又は減少する波形が用いられる。
図１１は、本発明のインターフェース回路を備えた半導体装置の断面図である。インターフェース回路を備える半導体装置では、複数の半導体チップ１および２が重ねられ、その間を送信コイル４と受信コイル５とが信号を伝送する。
図１１に示す半導体装置では、２つの半導体チップ１および２しか記載されていないが、その上下にさらに別の半導体チップが重ねられることによって、３枚以上の半導体チップが用いられてもよい。
また、半導体チップ１には、送信装置Ｓ（送信回路３及び送信コイル４を含む。以下同じ。）のみが記載されているが、受信装置Ｅ（受信回路６及び受信コイル５を含む。以下同じ。）が形成されていても構わないし、半導体チップ２にも送信装置Ｓ（送信回路３及び送信コイル４）が設けられても構わない。また、図１１では、本発明のインターフェース回路に最低限度必要となる送信装置Ｓ、受信装置Ｅ、及びそれらが形成された半導体チップ１，２のみが強調して記載され、また、断面を示すハッチングは便宜上省略してある。
送信回路３と受信回路６は、各半導体チップ内のトランジスタを用いて形成され、送信コイル４と受信コイル５は、各半導体チップの配線層に形成されている。
積層される各半導体チップ１および２の間に導電性をもたない接着剤層を介在させることによって、各半導体チップ１および２が接着させることが好ましい。
なお、各半導体チップ１および２が導電性を有する接着剤層を介して接着されると、送信コイル４で発生した磁界がこの接着剤層で遮断され、受信コイル５まで届かないことがある。送信コイル４の中心軸と受信コイル５の中心軸とを一致させることによって、送信コイル４からの磁界を受信コイル５が最大限に受信することができる。
半導体チップ１枚当たりの厚さは、通常、１００μｍ前後であるが、５０μｍ程度、さらには２５μｍ程度の薄い半導体チップが用いられてもよい。半導体装置では、そうした半導体チップが複数積層されているが、その全体の厚さは、通常１ｍｍ以下である。また、上記の接着剤層の厚さは、通常２５μｍ程度であるが、５μｍ程度まで薄くしたものでも構わない。
図１２は、送信コイル４と送信回路３とからなる送信装置Ｓが形成された半導体チップ１の平面図である。この送信装置Ｓは、１つの送信回路３に対して１つの送信コイル４が接続されている。図示しないが、受信コイルと受信回路も別の半導体チップ上又は同じ半導体チップに同様に配置される。送信コイル４と送信回路３との位置関係は、図１２に示す形態に限定されるものではなく、適宜変更可能である。なお、後述の実施形態のように、送信装置Ｓが備える送信コイル４の数と送信回路３の数が変わってもよい。
図１３は、送信装置Ｓと受信装置Ｅとを有するインターフェース回路全体のブロック図の一例を示した図である。本発明のインターフェース回路は、基本的には、図１３に示すように、少なくとも、送信回路３と送信コイル４とを有する送信装置Ｓと、受信コイル５と受信回路６とを有する受信装置Ｅとで構成されている。そして、送信コイル４から出力される磁界信号が三角波又は略三角波であることに特徴がある。送信コイル４から出力された磁界信号は、受信コイル５で受信され、受信回路６で微分処理されて、矩形波に整形される。
本発明のインターフェース回路においては、磁界信号は、（１）送信コイル４に接続された送信回路３での積分処理にて整形された三角波又は略三角波の電流信号を送信コイルに入力することによって得られてもよいし、（２）送信コイル４に接続された送信回路３での電流スイッチ切換処理にて整形された三角波又は略三角波の電流信号を送信コイルに入力することによって得られてもよい。
（積分処理による整形）
先ず、送信コイル４に接続された送信回路３での積分処理にて三角波又は略三角波の電流信号が生成され、その電流信号が送信コイル４に入力されて、三角波又は略三角波の磁界信号が発生する例を説明する。
図１４は、本発明のインターフェース回路の一例を示す概略回路図である。この実施形態においては、送信回路３が積分処理回路７を含んでおり、積分処理回路７が、送信回路３の入力波形Vi(t)を三角波又は略三角波の電流I(t)に整形する。
図１５は、送信回路３の入力波形Vi(t)、送信コイル４に入力される電流波形I(t)、送信コイル４から発生する磁界波形H1(t)、受信コイル５での誘起電圧Ve(t)、及び受信回路６の出力信号Vo(t)の一例を示した図である。
積分処理回路７を有する送信回路３においては、積分処理回路７が、送信回路３に入力される矩形波のデータ信号Vi(t)（図１５（ａ）参照）を三角波又は略三角波の電流波形I(t)に整形し（図１５（ｂ）参照）、その電流波形I(t)を送信コイル４に入力する。
送信コイル４から発生する磁界H1(t)（図１５（ｂ）参照）は、その電流波形I(t)と同じ波形になる。磁界H1(t)が受信コイル５に到達すると、受信コイル５で誘起電圧Ve(t)が発生する。
誘起電圧Ve(t)は、三角波又は略三角波のI(t)若しくはH1(t)の微分波形となる。I(t)若しくはH1(t)は送信回路３が矩形波を積分した波形であるため、その微分波形は、結果的に入力波形と同様の、パルス幅の広い矩形波となる（図１５（ｃ）参照）。
図１６は、受信コイル５が信号とノイズを同時に受信した場合の、受信コイル５での誘起電圧Ve(t)の波形を示した図である。信号のパルス幅がノイズの幅に比べ十分長ければ、信号とノイズとを分離することは容易になり、その結果、耐ノイズ性に優れたインターフェース回路を実現できる。
図１７は、積分処理回路を有した送信回路３の一部を示す回路図である。この送信回路３は、可変電流源を用いず、送信回路３に入力するデータ信号Viを、抵抗Ｒと容量ＣによるＲＣ積分回路（ローパスフィルタ）によって積分処理し、積分処理された信号を送信コイル４に入力する。図１７中の符号１０および１０’は、ＲＣ積分回路（ローパスフィルタ）を有する積分処理回路に付与されている。
図１７中の（ａ）（ｂ）に示すように入力端子Vi又はViバーに入力された信号が矩形波の場合、ＲＣ回路によるローパスフィルタの効果により、ＲＣ回路の出力（すなわち、送信回路３の送信コイル４の両端に接続されている２つのＮＭＯＳから構成される差動対の入力トランジスタへのゲート入力）は、図１７中の（ｃ）（ｄ）に示すように、三角波になる。その結果として、送信コイル４には、矩形波ではなく、三角波の電流波形を流すことが可能となる。
なお、積分処理回路としてＲＣ回路を用いる場合においては、送信データは、クロック信号のような１と０を繰り返すデータであることが望ましい。その理由は、クロック信号の場合、ＲＣ回路を通過することで信号が、常に同じ電流値の振幅間で振動する三角波になるからである。
しかしながら、図１７に示す本実施例のＲＣ積分回路を用いた三角波の作成方法では、ＲＣ回路のローパスフィルタ定数と送信データのシンボルレートとを適切に選択する必要である。
例えば、ＲＣ回路のカットオフ周波数と送信データの１シンボル幅を示すシンボルレートとが等しい場合、シンボルレートと等しくなる単一ビットのデータはきれいに三角波として出力される。しかしながら、ＲＣ回路のカットオフ周波数がシンボルレートよりも高周波の場合は、ＲＣ積分回路の出力は、完全な三角波にはならず、若干矩形部分が残ってしまう可能性がある。このように、若干の矩形部分が残った場合には、送／受信コイルを用いてデータが伝送される場合、従来のようなスパイク状の伝送波形となってしまう可能性がある。
従って、図１７に示すようなＲＣ回路を用いた積分処理の場合は、Ｒの抵抗値およびＣの容量値を変えることでＲＣ回路のフィルタ定数を大きくし、その結果、ＲＣ回路のカットオフ周波数が伝送する信号のシンボルレート以下になるようにするのが望ましい。
次に、送信される信号が、ある規則を持たない０又は１のデータ列であり、かつ、０又は１の連続する数が最大いくつになるのかが分からない場合において、図１７に示すＲＣ回路を利用した積分回路のように、データ信号の開始時刻に電流が流れ始め、データ信号の終了時刻に電流が停止するように、送信コイル４に流れる電流を制御して三角波の整形を行おうとする例を説明する。
図１８は、伝送されるデータが、ある規則を持たない０又は１のデータ列である場合のタイミングチャートを示す。
受信装置Ｅが矩形波のデータ信号を得ることができるように、送信装置Ｓが三角波の電流を作成する場合、０や１が連続するデータ信号列では、送信コイル４に流す電流を、０又は１のデータ信号が連続している間、増加させ続けるか、減少させ続ける必要がある。加えて、送信回路３に入力されるデータ信号（Vi及びViバー）は規則的でないため、０又は１のデータ信号が連続する数を予想できず、送信コイル４に流す電流の上限を定めることができないという問題がある。本願のように半導体電子回路で電流を制御する場合には、電流を無限に増加させ続けたり減少させ続けたりすることはできないため、三角波の整形を電流制御で行うことはできない。
ただし、送信データがランダムなデータでなく、０又は１の連続する数が予め予想可能な場合には、データの開始時刻に電流が流れ始め、データの終了時刻に電流が停止するような制御によって、データを伝送することが可能である。
例えば、上記非特許文献３に示されている８Ｂ１０Ｂ符号化回路が用いられれば、本実施例のようなデータの開始時刻と終了時刻の間、連続して電流を増加又は減少させるような電流制御によって、三角波を送信することができる。なお、８Ｂ１０Ｂ符号化回路は、８ビット分のデータに２ビット付加して１０ビットで送る符号化回路であり、０又は１のデータの連続する数を５つ以下にすることができる。
次に、積分処理による整形の他の形態について説明する。積分処理は、チャージポンプ、オペアンプ、スイッチドキャパシタ等を用いた積分回路により行われることもできる。こうした種々の積分処理回路によっても三角波又は略三角波の電流信号を整形することができ、その電流信号を送信コイルに入力して三角波又は略三角波の磁界信号を発生させることができる。
（電流スイッチ切換処理による整形）
次に、送信コイルに接続された送信回路が、電流スイッチ切換処理にて、三角波又は略三角波の電流信号を整形し、その電流信号を送信コイルに入力して三角波又は略三角波の磁界信号を発生させる例について説明する。
図１９は、電流スイッチ切換処理回路を備えた送信回路の一例を示す回路図であり、図２０は、図１９に示す送信回路の送信コイルに三角波を与える動作を説明するためのタイミングチャートの一例である。
この送信回路は、電流スイッチ切換処理回路１１を備え、電流スイッチ切換処理回路１１は、複数の可変電流源８ａ〜８ｅと、各可変電流源８ａ〜８ｅに接続されたスイッチａ〜ｅと、で構成されている。送信回路に入力した矩形のデータ信号Viから三角波又は略三角波の電流への整形は、スイッチａ〜ｅの開閉時間を制御することによって行うことができる。なお、特に断らない限り、以下においては、三角波又は略三角波を「三角波」と略記する。
連続する０又は１を含み且つ０又は１の連続する数が任意であるデータ信号Viが送信回路への入力信号として用いられた場合に、送信コイル４に三角波を与える方法を、図２０のタイミングチャートを用いて説明する。なお、この例では各スイッチａ〜ｅに接続されている全ての可変電流源８ａ〜８ｅに流れる電流は同一としている。
先ず、各可変電流源８ａ〜８ｅが有するスイッチａ〜ｅが、データ信号Viの切り替わりのタイミングに同期して変化される。例えば、図２０に示すように、スイッチａは、データ信号Viの開始時から終了時までの時間のうち、データ幅の中心からデータ幅の９０％の時間だけ閉じ、スイッチｂは、データ幅の中心からデータ幅の７０％の時間だけ閉じ、スイッチｃは、同様にデータ幅の５０％だけ閉じ、スイッチｄは、同様にデータ幅の３０％だけ閉じ、スイッチｅは、同様にデータ幅の１０％だけ閉じる。
個々のスイッチを閉じている間は、閉じているスイッチに直列に配置された可変電流源８ａ〜８ｅの電流が送信コイル４に流れるため、閉じているスイッチの数に応じて送信コイル４に流れる電流量を制御することができる。
例えば図２０に示した例では、送信コイル４に流れる電流量の絶対値は、データ信号Viのデータ幅の中心で最大となり、データ信号Viの開始時と終了時に最小となる。すなわち、送信回路に入力するデータ信号Viが１の場合には、送信コイル４に流れる電流の変化は増加後に減少に転じ、逆にデータ信号Viが０の場合には、送信コイル４に流れる電流の変化は減少後に増加に転じる。そして、データ信号Viの切り替わり時には、必ず一定値（図２０中のラインＬ）にリセットされる。図１９に示すような送信回路を用いた場合には、データ信号Viの切り替わり時に、送信コイル４に流れる電流は必ずゼロにリセットされ、データ信号Viが１の場合には、図１９の送信コイル４中を矢印の方向に流れる電流を正としたとき、その電流は正に増加した後にゼロに戻る。逆にデータ信号Viが０の場合は、送信コイル４に流れる電流は負に増加した後にゼロに戻る。
こうして整形された三角波の電流が送信コイル４内を流れると、送信コイルは三角波の磁界信号を出力する。この三角波の磁界信号は、受信コイルで誘起され、誘起された電圧波形は、送信コイルから出力した三角波の磁界信号（すなわち、送信コイル４に流れた三角波の電流と略同じ。）を微分した波形として現れる。
従って、図２０に示すように、送信コイル４を流れる電流が右上がりに一定の傾きで増加している場合は、受信コイルにはその微分値としての１の電圧が誘起され、逆に送信コイル４を流れる電流が右下がりに一定の傾きで減少している場合は、受信コイルにはその微分値としての０の電圧が誘起される。
すなわち、送信回路へのデータ信号Viが１の場合、受信コイルに誘起される電圧は、そのデータ信号Viのデータ幅の前半は１となり、後半は０となる。逆に、送信回路へのデータ信号Viが０の場合、受信コイルに誘起される電圧は、そのデータ信号Viのデータ幅の前半は０となり、後半は１となり、パルス幅の広い矩形波となる。
本発明のインターフェース回路は、そのように受信された受信信号に対して、誘起された電圧変化の前半部分を受信装置のクロック信号で判別することで、送信されたデータを判定することができる。
図２１は、電流スイッチ切換処理回路を備えた送信回路の他の一例を示す回路図である。具体的には、図２１は、図１９に示す送信回路内の電流スイッチ切換処理回路１１と、送信回路に信号入力される差動半導体素子と、の間に、電流平滑化回路を接続した例を示した回路図である。
図２２は、図２１に示す送信回路の送信コイルに三角波を与える動作を説明するためのタイミングチャートである。
図２０で示したように、複数のスイッチａ〜ｅを切り替えて三角波の電流を整形した場合、スイッチａ〜ｅの切り替えのタイミングに対応した階段状の不連続部が発生することがある。三角波の電流が階段状の不連続部を有する場合、受信コイルに誘起される電圧の波形が歪み、その結果、受信信号の強度が低下し、通信品質が低下してしまう。
そこで、図２１に示す送信回路では、電流平滑化回路を、電流スイッチ切換処理回路１１と、差動半導体素子である送信差動対トランジスタと、の間に挿入することにより、階段状の不連続部が平滑化される。その結果、受信コイルに誘起される電圧波形の歪みが緩和され、受信信号の強度を高く保つことができ、通信品質を高く保つことが可能となる。
図２３は、図１９に示す送信回路の送信コイルに三角波を与える動作を説明するためのタイミングチャートの他の一例である。
図２３の例も、上記同様、送信コイル４に三角波の電流を入力するために、５つのスイッチａ〜ｅと可変電流源８ａ〜８ｅを用い、スイッチａ〜ｅを段階的に制御することによって、データ幅の時間の間に送信コイルを流れる電流が右上がりに又は右下がりに増加し続ける。なお、この例でも、各可変電流源に流れる電流は同一とする。
図２３に示すように、スイッチａは、データ信号Viの開始時刻からデータ幅の１０％の時間が経った後に開き、データ信号Viの終了と共に閉じる。同様に、スイッチｂは、データ幅の３０％の時間が経った後に開き、スイッチｃは、データ幅の５０％の時間が経った後に開き、スイッチｄは、データ幅の７０％の時間が経った後に開き、スイッチｅは、データ幅の９０％の時間が経った後に開き、全てのスイッチａ〜ｅはデータ信号Viの終了と同時に閉じる。
複数のスイッチをこのように制御することで、送信コイル４に略三角波であるノコギリ波状の電流を流すことができる。このようなノコギリ波状の電流が送信コイル４に流された場合、受信コイルに誘起される受信信号は、送信回路に入力されるデータ信号Viとほぼ同じ形状の矩形波となる。但し、１や０が連続するデータ信号Viの場合は、受信信号にデータ幅ごとのグリッジが現れる可能性があるが、その場合は、受信した信号データの中心付近で受信クロックを用いて、受信信号の波形が整形されれば、１又は０の連続の受信信号でグリッジが発生した場合でも、データ信号Viを正確に受信することができる。
図２４は、図２３のタイミングチャートで生じた階段状の電流を、図２１に示す送信回路で平滑化したときの動作を説明するためのタイミングチャートの一例である。図２３で示したように、複数のスイッチａ〜ｅを切り替えて略三角波であるノコギリ波状の電流を整形した場合、スイッチａ〜ｅの切り替えのタイミングに対応した階段状の不連続部が発生することがある。
ノコギリ波状の電流が階段状の不連続部を有する場合、受信コイルに誘起される電圧の波形が歪み、その結果、受信信号の強度が低下し、通信品質が低下してしまう。そこで、図２１に示す送信回路では、電流平滑化回路を、電流スイッチ切換処理回路１１と、差動半導体素子である送信差動対トランジスタと、の間に挿入することにより、階段状の不連続部が平滑化される。その結果、受信コイルに誘起される電圧波形の歪みが緩和され、受信信号の強度を高く保つことができ、通信品質を高く保つことが可能となる。
以上、図２０、図２２、図２３及び図２４のタイミングチャートを用いて説明したように、送信コイル４に流れる電流を三角波またはノコギリ波状（略三角波に相当する波形）に整形することで、受信コイルに誘起される電圧をデータ幅の広い矩形波にすることができる。
一方、送信回路内には、抵抗素子、送信コイル、差動対トランジスタ、スイッチ素子、電流源等の能動素子、および、受動素子の寄生容量等の寄生成分（負荷）が存在するので、その寄生成分が原因で、図２５及び図２６に示すように、送信コイル４に流れる電流がなだらかになって明確な三角波またはノコギリ波状（略三角波）にならない場合がある。
このような場合には、受信コイルに誘起される電圧の波形が歪み、受信信号の強度が低下し、その結果、通信品質が低下してしまう。
そこで、送信コイル４に流す電流波形を、三角波またはノコギリ波が強調されるように変化させることが望ましく、そのためには、例えば図１９又は図２１に示したスイッチａとスイッチｅにつながる可変電流源８ａおよび８ｅの電流量を、他のスイッチにつながる電流源の電流量よりも多くする。
こうすることにより、全ての電流源に流れる電流の総和が、増加から減少又は減少から増加に転じるときに、総和の電流量の変化分を強調することができ、具体的には、図２５に示すように、三角波の電流波形を強調でき、図２６に示すように、ノコギリ波状の電流波形を強調できる。その結果、送信コイル４に流れる電流の鈍りを抑え、受信信号の強度を保ちながら通信品質を維持することができる。
以上のように、送信コイルに入力する信号を矩形波ではなく、三角波又は略三角波とすることによって、送信コイルから出力される磁界信号が三角波又は略三角波となり、その結果、受信コイルに誘起される電圧波形、即ち受信回路に入力される受信信号波形をパルス幅の広い波形にすることができ、耐ノイズ性に優れた信号伝送が実現できる。
（差動伝送）
次に、耐ノイズ性に優れた差動伝送について説明する。本発明においては、２つの送信コイルから互いに位相を180°反転させた磁界信号を発生させ、受信コイルにてその磁界信号を受信電圧に誘起する差動伝送により、パルス幅の広い信号中に混入するノイズをキャンセルすることができる。
差動伝送によってノイズをキャンセルできるコイル形態と回路形態について説明する前に、基本的な差動回路について説明する。図２７は、基本的な差動回路を有した送信回路の一例を示す回路図である。図２７に示す送信回路３は、シングルエンドの信号であるデータ信号Vi(t)を差動信号に変換するシングルエンド−差動変換回路と、データ信号Vi(t)に積分処理を行うための可変電流源８とによって構成されている。
図２８は、図２７に示した伝送回路の動作を示すタイミングチャートである。シングルエンド−差動変換回路の２つの入力端子には、片一方に信号Viが入力され、もう一方に参照電圧Vrefが入力されている。参照電圧Vrefは、信号入力Viのハイレベルとローレベルの中間値に設定され、シングルエンド−差動変換回路によって差動出力１７０１および１７０２が出力される。出力回路を構成する可変電流源８は、入力信号Viのシンボルレートに応じて、電流源に流れる電流を最小値から最大値を経て再度最小値に戻るような三角波的な電流を発生する。その結果、コイルに流れる電流はタイミングチャートに示すような三角波になる。なお、シンボルレートとは、既述のように、送信データの１シンボル幅を示すものである。
図２９は、他の差動回路を有した送信回路の一例を示す回路図である。図２９に示す送信回路３では、２つのVi(t)と２つのVi(t)バーとを送信コイル４の上下左右で反転させて入力する差動回路が２つ接続されている。
送信回路３では、各差動回路のバイアスVb1とVb2のペアの値と、Vb3とVb4のペアの値とを制御することで、三角波又は略三角波の電流波形を整形することができる。また、図１９又は図２１に示した可変電流源８ａのスイッチａをVb1とVb2のペア、可変電流源８ｂのスイッチｂをVb3とVb4のペアと置き換え、さらにこのような差動回路の数を増やすことで、図２９に示す送信回路３を、先に示した電流スイッチ切換処理回路と同様に動作させることができる。
基本的な動作は、図１９の送信回路のタイミングチャート（図２０を参照）と同様である。図１９のスイッチａに相当するスイッチの役割を、図２９ではVb1およびVb2の２つのトランジスタが果たしている。図１９のスイッチbの役割を、図２９ではVb3およびVb4が果たしている。
更に、図２９には示していないが、Vb1〜Vb2と、入力トランジスタ１８０１、１８０２、１８０３および１８０４で構成される回路と、を最小単位とする回路を、送信コイル４に並列に接続することで、送信コイル４に流れる電流を制御するスイッチの数を多くすることができる。この最小単位を構成する回路は、スイッチVb1からVb4を時間的にずれを持つように段階的に制御することで、送信コイル４に流れる電流を階段状に制御することができる。
本発明のインターフェース回路は、上述した差動回路を利用した差動伝送によってノイズをキャンセルできるコイル形態と回路形態を有している。
そうした差動伝送を行う送信装置としては、（Ａ）送信装置が図１２に示す形態の送信回路を２つ有し、各送信回路それぞれに１つの送信コイルが設けられ、その送信コイルから互いに位相を180°反転させた磁界信号が発生するように、その２つの送信コイルが配置されているものが用いられてもよい。
また、その送信装置として、（Ｂ）送信装置が送信回路を１つ有し、その送信回路内に２つの送信コイルが並列に設けられ、その送信コイルから互いに位相を180°反転させた磁界信号が発生するように、その２つの送信コイルが配置されているものが用いられてもよい。
また、その送信装置として、（Ｃ）送信装置が送信回路を１つ有し、その送信回路内に２つの送信コイルが直列に設けられ、その送信コイルから互いに位相を180°反転させた磁界信号が発生するように、その２つの送信コイルが配置されているものが用いられてもよい。以下、それぞれの態様について説明する。
図３０は、送信装置が送信回路３’を１つ有し、送信回路３’内に２つの送信コイル４ａおよぶ４ｂが設けられ、送信コイル４ａおよび４ｂから互いに位相を180°反転させた磁界信号が発生するように、２つの送信コイル４ａおよび４ｂが配置された半導体チップの平面図である。
なお、この送信回路に対応する受信回路として、送信回路側の送信コイル４ａおよび４ｂと対応する同じ構成の２つの受信コイルを備える受信回路が用いられることが好ましい。ただし、受信コイルの大きさは送信コイルと同じにする必要はない。また、所望の受信感度を得るために、コイルの大きさが調整されてもかまわない。
図３１は、図３０に示す半導体チップの送信コイル４ａおよび４ｂを流れる電流とその電流から発生する磁界の向きを示した平面図である。送信回路３’は、送信コイル４ａおよび４ｂにそれぞれ逆向きの磁界を発生させるように電流を印加する。同じ構成のために図示していないが、送信コイルと同様に、受信コイルの受信磁界の向きも逆方向にしている。これにより、２つの送信コイルと２つの受信コイルの間で磁界の差動伝送が行われ、外部より混入する同相ノイズをキャンセルする耐ノイズ性に優れた半導体装置が実現できる。
図３２は、図３０乃至図３１に示す送信回路のブロック図である。データ信号Viが送信回路３’に入力され、送信回路３’で整形された三角波の電流が２つの送信コイル４ａおよび４ｂに印加される。２つの送信コイル４ａおよび４ｂから出力される磁界信号は、互いに180°位相が反転した信号となり、受信コイル５ａおよび５ｂによって受信される。受信コイル５ａおよび５ｂで誘起された電圧は、パルス幅の広い矩形波に近い波形となるので、それを差動回路で受信することによって受信電圧Voを得ることができる。
図３３は、図３０乃至図３１に示す送信回路を備えた送信装置の一例を示す回路図である。図３３に示す送信装置Ｓは、例えば図１２に示す送信回路を２つ有し、各送信回路３ａ’および３ｂ’が１つずつ送信コイル４ａまたは４ｂを有する。各送信コイル４ａおよび４ｂから互いに位相を180°反転させた磁界信号が発生するように、その２つの送信コイル４ａおよび４ｂが配置されている。それぞれの送信回路３ａ’および３ｂ’が有する可変電流源８ａまたは８ｂは、既述の可変電流源と同じである。
ここで、受信回路について説明する。図３４は、受信回路の一例を示す回路図である。受信回路６は、大きく分けて、受信コイル５、差動回路、ラッチ回路９によって構成されている。差動回路の２つの入力端子間には、受信コイル５と、受信コイル５の誘起電圧の中点（Vb）を決める２つの抵抗とが並列に接続されている。差動回路の２つの出力は、ラッチ回路９に接続され、ラッチ回路９からシングルエンドの受信信号Voが出力される。
図３５は、受信回路の他の一例を示す回路図であり、図３４の場合と同様に、差動回路の２つの入力端子間に、受信コイルと受信コイルの誘起電圧の中点（Vb）を決める２つの抵抗とが並列に接続されている。受信回路６では、最終的に受信信号が、VoとVoバーの差動信号として出力される。
図３６は、受信コイルが直列に設けられた受信回路の一例を示す回路図である。受信回路６’では、受信コイルが直列に設けられていると共に、図３４に示した受信回路６のうち、ラッチ回路９を除いた差動回路が２つ並べられ、その出力が１つのラッチ回路９に入力される。受信回路６’がこのような回路構成であることで、図３０〜図３３で説明した２つの送信コイルを用いた差動伝送が可能となる。
図３７は、本発明において受信コイルに同相ノイズが混入した場合の受信コイルへの誘起電圧波形である。Vea(t)とVeb(t)に同相ノイズが混入しているが、差動伝送のため、その差分では同相ノイズがキャンセルされる。
図３８は、ノイズをキャンセルするための差動伝送を説明するための説明図である。従来技術では、図１０に示した通り、受信信号のパルス幅が狭いため、半導体内の素子のばらつき、またはコイル形状のばらつき等により、僅かな遅延が生ずるだけで同相ノイズのキャンセルばかりか、受信信号の正確な取り込みができなくなっていた。しかし、図３８に示す通り、本発明のインターフェース回路に上記の差動伝送を適用することにより、パルス幅が広くなり、僅かな遅延があっても差動波形を再生できる。即ち、配線経路または素子のばらつきによって生ずる遅延があっても、正確に差動信号を再生することができるという新たなメリットがある。
図３９は、送信装置が送信回路３”を１つ有し、送信回路３”内に２つの送信コイル４ａ’および４ｂ’が並列に設けられ、送信コイル４ａ’および４ｂ’から互いに位相を180°反転させた磁界信号が発生するように、２つの送信コイル４ａ’および４ｂ’が配置された半導体チップの平面図である。この形態からなる送信回路３”は、その構造をより簡単にすることができる点で好ましい。なお、受信回路についても、同様の形態とすることが好ましい。
図４０は、図３９に示す半導体チップの送信コイル４ａ’および４ｂ’を流れる電流と、その電流から発生する磁界の向きを示した平面図である。送信回路３”は、送信コイル４ａ’および４ｂ’にそれぞれ逆向きの磁界を発生させるように電流を印加する。同じ構成のために図示していないが、送信コイルと同様に、受信コイルの受信磁界の向きも逆方向にしている。これにより、２つの送信コイルと２つの受信コイルの間で磁界の差動伝送が行われ、外部より混入する同相ノイズをキャンセルする耐ノイズ性に優れた半導体装置が実現できる。
図４１は、図３９及び図４０に示す送信回路３”の一例を示す回路図である。この送信回路３”は、例えば図１２に示す送信回路に２つの送信コイル４ａ”および４ｂ”が並列に挿入されている送信装置である。送信回路３”が有する可変電流源８は、既述の可変電流源と同じである。
図４２は、受信コイルが並列に設けられた受信回路の一例を示す回路図である。受信回路６”は、大きく分けて、２つの受信コイル５ａ’および５ｂ’、差動回路、ラッチ回路９によって構成されている。差動回路の２つの入力端子間には、２つの受信コイル５ａ’および５ｂ’と、受信コイル５ａ’および５ｂ’の誘起電圧の中点（Vb）を決める２つの抵抗とが、それぞれ並列に接続されている。差動回路の２つの出力は、ラッチ回路９に接続され、ラッチ回路９からシングルエンドの受信信号Voが出力される。このように２つの送／受信コイルを一つの送／受信回路内に作り込むことで、インターフェース部の回路規模を小さくすることができる。また、２つの差動回路を用意する図３３の例に比べ、差動ペア間のばらつきを抑えることができるという利点もある。
図４３は、送信装置が送信回路３”’を１つ有し、送信回路３”’内に２つの送信コイル４ａ”および４ｂ”が直列に設けられ、送信コイル４ａ”および４ｂ”から互いに位相を180°反転させた磁界信号が発生するように、２つの送信コイル４ａ”および４ｂ”が配置された半導体チップの平面図である。この形態からなる送信回路３”’には、２つの送信コイル４ａ”および４ｂ”が直列に接続されている。この送信装置は、図３９の並列形態と同様、その構造をより簡単にすることができる点で好ましい。なお、受信回路についても、同様の形態とすることが好ましい。
図４４は、図４３に示す半導体チップの送信コイル４ａ”および４ｂ”を流れる電流と、その電流から発生する磁界の向きを示した平面図である。送信回路３”’は、送信コイル４ａ”および４ｂ”に、それぞれ逆向きの磁界を発生する。同じ構成のために図示していないが、送信コイルと同様に、受信コイルの受信磁界の向きも逆方向にしている。これにより、２つの送信コイルと２つの受信コイルの間で磁界の差動伝送が行われ、外部より混入する同相ノイズをキャンセルする耐ノイズ性に優れた半導体装置が実現できる。
図４５は、図４３乃至図４４に示す送信回路のブロック図である。データ信号Viが送信回路３”’に入力され、送信回路３”’で整形された三角波の電流が、直列に配置された２つの送信コイル４ａ”および４ｂ”に印加される。２つの送信コイル４ａ”および４ｂ”から出力される磁界信号は、互いに180°位相が反転した信号となり、受信コイル５ａ”および５ｂ”によって受信される。受信コイル５ａ”および５ｂ”で誘起された電圧は、パルス幅の広い矩形波に近い波形となるので、それを差動回路で受信することによって受信電圧Voを得ることができる。
図４６は、図４３乃至図４４に示す送信回路３”’の一例を示す回路図である。この送信装置は、例えば図１２に示す送信回路に２つの送信コイル４ａ”および４ｂ”が直列に挿入されている送信装置である。送信回路３ａ”’が有する可変電流源８は、既述の可変電流源と同じである。
図４７は、受信コイルが直列に設けられた受信回路の一例を示す回路図である。受信回路６”’は、大きく分けて、２つの受信コイル５ａ”および５ｂ”、差動回路、ラッチ回路によって構成されている。差動回路の２つの入力端子間には、直列に配置された受信コイルと、受信コイルの誘起電圧の中点（Vb）を決める２つの抵抗と、が並列に接続されている。差動回路の２つの出力は、ラッチ回路に接続され、このラッチ回路からシングルエンドの受信信号Voが出力される。このように２つの送／受信コイルを一つの送／受信回路内に作り込むことで、インターフェース部の回路規模を小さくすることができる。また、２つの差動回路を用意する図３２の例に比べ、差動ペア間のばらつきを抑えることができるという利点もある。
以上説明したように、送信装置が有する２つの送信コイルから互いに位相を180°反転させた磁界信号が発生するので、送信コイル／受信コイル間の信号授受が差動伝送になり、外来ノイズをキャンセルすることが可能となる。さらに、受信信号のパルス幅が広くなることから、遅延による差動伝送の波形再生が容易になる。また、送信コイルを直列又は並列に配置することにより、送信回路が簡素化され、かつ、回路製造によるばらつきも小さくなるため、ノイズ耐力が向上する。
（インターフェース回路の使用形態）
次に、本発明のインターフェース回路の使用形態について説明する。
図４８は、本発明のインターフェース回路を備えた半導体装置の他の例を示す断面図である。この半導体装置は、図１１で既述した半導体装置とは異なり、送信コイル４と受信コイル５が対向した形態となっている。このように、送信コイル４と受信コイル５の位置関係は、対向していても、逆に背中合わせになっていても構わない。ただし、送／受信コイル間の距離が近いほどコイル間の信号伝送に使う電力は小さくできるため、図４８に示す形態の例がより信号伝送に使う電力が小さくなる。
図１１と図４８に示した半導体装置では、回路チップを重ね、透しで見た場合の同じ位置に、一方の回路チップには送信コイル４、他方の回路チップには受信コイル５が配置される。
例外として、半導体装置外に故意に信号を送信する場合、もしくは、半導体装置の外部からの信号を故意に受信する場合に限り、回路チップを重ね、透しで見た場合の同じ場所に送信コイルだけ、もしくは受信コイルだけを重ねて配置してもよい。
例えば、本半導体装置内の回路チップの動作を外部からモニタリングしたい場合、各回路チップに、本半導体装置外にある受信コイルに向けて信号を送信する送信コイルが、回路チップ間の信号伝送に使う送信コイルとは別に設けられる。
一方、本半導体装置のテスト動作を外部より制御したい場合、各回路チップに、本半導体装置外にある送信コイルから送信される信号を受信する受信コイルが、回路チップ間の信号伝送に使う受信コイルとは別に設けられる。
このように動作のモニタリングまたはテスト動作のための送信コイルまたは受信コイル、および送信装置または受信装置が設けられば、積層された回路チップの表層にあるものだけでなく、内層にあるものに対しても動作のモニタリングおよびテスト動作を容易に行える。
図４９は、本発明のインターフェース回路を３枚以上重ねた回路チップ間の信号伝送に利用した半導体モジュールの一例である。この半導体モジュールは、プリント基板２１上に半導体回路チップが積層されてなり、上下で接する回路チップ間だけでなく、さらにその上下に重なる回路チップとの間でも、本発明のインターフェース回路によって信号伝送を行う。
ここでは、一番下に位置する回路チップをＩＦ（インターフェース）チップと呼び、その上に重ねた回路チップとの間で１対多の信号伝送を行うものとする。例えば、上に重ねた回路チップをすべてメモリチップとし、ＩＦチップの送信装置Ｓとすべてのメモリチップの受信装置Ｅとを重なるように配置する。これにより、ＩＦチップの送信装置Ｓから発生する磁界信号を、すべてのメモリチップが同じタイミングで受信することができるため、メモリへの高速書き込みが可能となる。
一般的には、非接触で多層に積層された回路チップに信号を伝送する場合、ＩＦチップからの磁界信号が一番離れた回路チップへ到達するまでの間に、間に挟まった回路チップで発生するノイズが多く含まれる可能性があったが、本発明においては、前述した通り、回路チップで発生するノイズと判別しやすい磁界信号を送信コイルから送信しているため、確実な信号伝送を行うことができる。
また、図４９に示した半導体モジュールにおいては、プリント基板２１上に、メモリチップすべての送信装置ＳとＩＦチップの一つの受信装置Eとを重ねて配置することによって、多数の送信コイルから発生する磁界信号を一つの受信コイルで受信することができる。その結果、数少ない信号伝送の経路を使いながら、高速にメモリから情報を取り出すことができる。この際、例えば、各メモリチップからＩＦチップへの信号伝送は、時間分割することで確実に行うことが可能である。さらに、この実施形態でも、間に挟まった回路チップで発生するノイズが多く含まれてしまう可能性があるが、前述した通り、回路チップで発生するノイズと判別しやすい磁界信号を送信コイルから発生しているため、確実な信号伝送を行うことができる。
図４９のＩＦチップには、本半導体モジュールを構成するプリント基板２１との間にハンダボールまたは金属バンプ等の接続手段２２が形成されている。接続手段２２は、本半導体モジュールを構成するプリント基板２１がインターフェース回路に対応している場合には不用であるが、対応していない場合には、このような構造にするとよい。ＩＦチップに、非接触方式による信号を従来の接触方式による信号に変換する機能が付加される場合には、従来の回路設計技術を使って本半導体モジュールを利用することができる。
図５０は、３枚以上重ねた回路チップ間の信号伝送に、本発明のインターフェース回路を利用した他の半導体モジュールの一例である。送信装置Ｓ又は受信装置Ｅが、各回路チップの同じ位置に配置されるのではなく、任意の位置に選択的に設けられた例である。
例えば、右端では一番下の回路チップにのみ送信装置Ｓが形成され、そこから発生する磁界信号を上２つの回路チップの受信装置Ｅのみが受信する。また、その左に位置する部分では、１番上の回路チップから発生する磁界信号を上から３番目の回路チップが受信し、また、２番目の回路チップから発生する磁界信号を上から４番目の回路チップが受信する。
このように、選択的に送信装置Ｓと受信装置Ｅを配置する構成にすることで、回路チップ間の信号伝送位置を自由に設計することが可能となる。本発明では、ノイズに影響されにくい磁界信号を利用するため、信号伝送位置をさらに自由に選択できる。なお、詳細な平面図を図示していないが、送信装置Ｓと受信装置Ｅが重なった状態とは、送信コイルと受信コイルとが対向している状態であり、送信コイルの形成領域と受信コイルの形成領域とが少なくとも一部対向していればよい。また、より好ましくは、送信コイルと受信コイルの中心軸を一致させることにより送信効率を向上させることができる。
本発明の半導体モジュールは、本発明の半導体装置のほかに、他の信号を発生する機能部を有したものであってもよい。この半導体モジュールにおいては、機能部が発生する他の信号が、ノイズとして信号伝送に影響することが考えられるが、本発明の半導体モジュールでは、三角波又は略三角波の信号を用いているため、ノイズからの影響を抑制することができる。他の信号を発生する機能部としては、半導体装置に回路として形成されている場合や、プリント基板上に本発明の半導体装置と共に搭載されている場合がある。また、機能部としては、発振器やクロック動作部品、ＤＣ／ＤＣコンバータ等を挙げることができる。
また、本発明のインターフェース回路を備えた半導体モジュールを携帯端末に適用することにより、高速で大容量の信号処理が行えると同時にノイズに影響され難いという効果が生じる。携帯電話のような携帯端末では、無線通信の高速化に対応するために、通信用のＣＰＵ（中央処理装置）チップと共に大容量のメモリが必要になる。また、ゲームのようなソフトウエアを高速で処理するために、アプリケーション用のＣＰＵチップと共に大容量のメモリが必要になる。
本発明の半導体モジュールを用いることで、前記ＩＦチップの機能を各ＣＰＵにもたせることによって、高速で大容量の信号伝送をＣＰＵとメモリ間で実現することができ、高機能な携帯端末が実現できる。
また、携帯端末には無線機能があるため、その無線機能から発せられる無線信号が、本発明に係る非接触の信号に混入することが懸念されるが、このような混入ノイズに強い信号伝送方法を利用しているため、このような懸念は払拭される。ここでの半導体モジュールは、通信用ＣＰＵ、アプリケーション用ＣＰＵ各々を備えたプリント基板の上にメモリチップが積層されている形態を例示できる。
図５１は、本発明のインターフェース回路をプリント基板内に装着した一例を示す模式断面図である。
従来、回路チップをプリント基板に搭載する場合、両者の間にハンダボールや金属バンプ等の接続手段が使われていた。電子機器の実際の使用環境では、温度変化が生ずるため、回路チップの熱膨張係数とプリント基板の熱膨張係数の違いにより、この接続手段にクラックが生じることが常に問題になっていた。
しかし、本発明では、ハンダボールや金属バンプ等の金属接続手段を用いず、エポキシ樹脂等の広く一般に使われている樹脂系の接着剤を使用できるため、回路チップとプリント基板との接続が確実に行え、同時に、信号接続の信頼性も向上する。なお、前記半導体装置、半導体モジュール、メモリモジュール、携帯端末では、図示していないが、回路チップ間を固定するために、樹脂系等の金属粒子を含まない接着剤を使うことが好ましい。金属粒子を含むような導電性の接着剤を使用すると、その金属粒子によって磁界強度が熱に変わり、信号伝送に使われる電力が無駄に消費されるからである。
なお、本願では、送信回路に入力される信号が矩形波の電圧波形である場合を記載した。これは、現状の一般的な回路が矩形波の電圧波形によって駆動されているためである。しかしながら、送信コイルから出力される磁界波形が三角波もしくは略三角波になるのであれば、送信回路に入力される信号はいかなるものでもかまわない。例えば、それが矩形波の電流波形であってもかまわない。
また、本願の半導体装置、半導体モジュール、メモリモジュール、携帯端末の実施例に示した回路チップは、便宜的にすべて同じ大きさで図示したが、これに限定されるものではなく、送信コイルと受信コイルとが対向するように回路チップが重なっていればよく、図示した回路チップの大きさに限定されるものではない。

Claims (46)

  1. 送信コイルが磁界信号を出力し、前記磁界信号に基づく電磁誘導により非接触で信号伝送を行う伝送方法であって、
    前記送信コイルが、三角波又は略三角波の磁界信号を出力する伝送方法。
  2. 前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形である、請求項１に記載の伝送方法。
  3. 前記磁界信号は、前記送信コイルに接続された送信回路が積分処理して整形した電流信号を前記送信コイルに提供することによって得られる、請求項１又は２に記載の伝送方法。
  4. 前記積分処理が、ＲＣ積分回路により行われる、請求項３に記載の伝送方法。
  5. 前記磁界信号は、前記送信コイルに接続された送信回路が電流スイッチ切換処理して整形した電流信号を前記送信コイルに提供することによって得られる、請求項１又は２に記載の伝送方法。
  6. 前記電流スイッチ切換処理が、複数の可変電流源と当該可変電流源それぞれに接続されたスイッチとを有する回路により行われる、請求項５に記載の伝送方法。
  7. 前記電流信号を、平滑化回路により平滑化させた後に、前記送信コイルに提供する、請求項５又は６に記載の伝送方法。
  8. 前記送信コイルが２つ設けられ、各送信コイルから発生する磁界信号が互いに位相を１８０°反転されて伝送される、請求項１ないし７のいずれか１項に記載の伝送方法。
  9. 信号伝送を電磁誘導により行うインターフェース回路であって、
    送信コイルと、
    前記送信コイルに信号を提供して前記送信コイルから三角波又は略三角波の磁界信号を出力させる送信回路と、を含むインターフェース回路。
  10. 前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形である、請求項９に記載のインターフェース回路。
  11. 前記送信回路が、積分処理を行う積分処理回路を備えている、請求項９又は１０に記載のインターフェース回路。
  12. 前記積分処理回路が、ＲＣ積分回路である、請求項１１に記載のインターフェース回路。
  13. 前記送信回路が、電流スイッチ切換処理を行う電流スイッチ切換処理回路を備えている、請求項９又は１０に記載のインターフェース回路。
  14. 前記電流スイッチ切換処理回路が、複数の可変電流源と当該可変電流源それぞれに接続されたスイッチとを備えている、請求項１３に記載のインターフェース回路。
  15. 前記送信回路には、前記電流スイッチ切換処理回路から出力される信号を平滑化させるための平滑化回路が設けられている、請求項１３又は１４に記載のインターフェース回路。
  16. 前記送信コイルが２つ設けられ、各送信コイルから互いに位相を１８０°反転させた磁界信号が発生するように前記２つの送信コイルが配置されている、請求項９ないし１５のいずれか１項に記載のインターフェース回路。
  17. 送信コイルと、前記送信コイルに信号を提供して前記送信コイルから三角波又は略三角波の磁界信号を出力させる送信回路と、を含む半導体装置。
  18. 前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形である、請求項１７に記載の半導体装置。
  19. 前記送信回路が、積分処理を行う積分処理回路を備えている、請求項１７又は１８に記載の半導体装置。
  20. 前記送信回路が、電流スイッチ切換処理を行う電流スイッチ切換処理回路を備えている、請求項１７又は１８に記載の半導体装置。
  21. 前記送信回路には、前記電流スイッチ切換処理回路から出力される信号を平滑化させるための平滑化回路が設けられている、請求項２０に記載の半導体装置。
  22. 前記送信コイルが２つ設けられ、各送信コイルから互いに位相を１８０°反転させた磁界信号が発生するように前記２つの送信コイルが配置されている、請求項１７ないし２１のいずれか１項に記載の半導体装置。
  23. 受信コイルを有する半導体装置が積層されている、請求項１７ないし２２のいずれか１項に記載の半導体装置。
  24. 受信コイルを有する半導体装置が複数積層されている、請求項１７ないし２２のいずれか１項に記載の半導体装置。
  25. 少なくとも前記送信コイルを有する複数の半導体装置と、受信コイルを有する半導体装置とが積層されている、請求項１７ないし２２のいずれか１項に記載の半導体装置。
  26. 前記送信コイルと前記送信回路とを有する半導体装置と前記受信コイルを有する半導体装置との間に積層された他の半導体装置をさらに含む、請求項１７ないし２５のいずれか１項に記載の半導体装置。
  27. 請求項１７ないし２６のいずれか１項に記載の半導体装置と、前記半導体装置が積層されているプリント基板と、を含む半導体パッケージ。
  28. 前記半導体装置と前記プリント基板とが、導電体を介して電気的に接続されている、請求項２７に記載の半導体パッケージ。
  29. 前記プリント基板が受信コイルを備えている、請求項２７又は２８に記載の半導体パッケージ。
  30. 送信コイルと、前記送信コイルに信号を提供して前記送信コイルから三角波又は略三角波の磁界信号を出力させる送信回路と、を含むプリント基板。
  31. 前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形である、請求項３０に記載のプリント基板。
  32. 前記送信回路が、積分処理を行う積分処理回路を備えている、請求項３０又は３１に記載のプリント基板。
  33. 前記送信回路が、電流スイッチ切換処理を行う電流スイッチ切換処理回路を備えている、請求項３０又は３１に記載のプリント基板。
  34. 前記送信回路には、前記電流スイッチ切換処理回路から出力される信号を平滑化させるための平滑化回路が設けられている、請求項３３に記載のプリント基板。
  35. 前記送信コイルが２つ設けられ、各送信コイルから互いに位相を１８０°反転させた磁界信号が発生するように前記２つの送信コイルが配置されている、請求項３０ないし３４のいずれか１項に記載のプリント基板。
  36. 請求項３０ないし３５のいずれか１項に記載のプリント基板と、前記プリント基板に積層され、かつ、受信コイルを有する半導体装置と、を含む半導体パッケージ。
  37. 前記プリント基板と前記半導体装置との間に積層された他の半導体装置をさらに含む、請求項３６に記載の半導体パッケージ。
  38. 前記プリント基板に積層された、受信コイルを有する複数の半導体装置をさらに含む、請求項３６又は３７に記載の半導体パッケージ。
  39. 請求項１７ないし２６のいずれか１項に記載の半導体装置と、前記半導体装置が積層されたプリント基板と、を含み、当該半導体装置のうち少なくとも１つが、前記磁界信号とは異なる信号を発生する機能部を有する、半導体モジュール。
  40. 前記半導体装置と前記プリント基板とが導電体を介して電気的に接続されている、請求項３９に記載の半導体モジュール。
  41. 少なくとも１つの前記半導体装置の送信コイルが、前記他の半導体装置の送信コイルと対向しない位置に配置されている、請求項３９又は４０に記載の半導体モジュール。
  42. 請求項１７ないし２６のいずれか１項に記載の送信コイルを有する半導体装置と、受信コイルを有する半導体装置、あるいは、請求項３６ないし３８のいずれかに記載の受信コイルを有する半導体装置と、を含み、前記半導体装置の少なくとも１つがメモリである、メモリモジュール。
  43. 受信回路を有するプリント基板と、当該プリント基板に積層され、送信コイル及び当該送信コイルに信号を提供して当該送信コイルから三角波又は略三角波の磁界信号を出力させる送信回路を備えたメモリである半導体装置と、を含むメモリモジュール。
  44. 前記三角波又は前記略三角波は、連続的に増加又は減少する波形、あるいは、段階的に増加又は減少する波形である、請求項４３に記載のメモリモジュール。
  45. 前記半導体装置が複数積層されている、請求項４３又は４４に記載のメモリモジュール。
  46. 請求項１７ないし２６のいずれか１項に記載の半導体装置、又は、請求項３０ないし３５のいずれか１項に記載のプリント基板を備えている携帯機器。
JP2007534287A 2005-09-02 2006-08-04 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール Expired - Fee Related JP4784773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007534287A JP4784773B2 (ja) 2005-09-02 2006-08-04 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005255576 2005-09-02
JP2005255576 2005-09-02
JP2007534287A JP4784773B2 (ja) 2005-09-02 2006-08-04 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
PCT/JP2006/315509 WO2007029435A1 (ja) 2005-09-02 2006-08-04 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール

Publications (2)

Publication Number Publication Date
JPWO2007029435A1 true JPWO2007029435A1 (ja) 2009-03-12
JP4784773B2 JP4784773B2 (ja) 2011-10-05

Family

ID=37835561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534287A Expired - Fee Related JP4784773B2 (ja) 2005-09-02 2006-08-04 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール

Country Status (3)

Country Link
US (1) US8190086B2 (ja)
JP (1) JP4784773B2 (ja)
WO (1) WO2007029435A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
US8243467B2 (en) * 2007-02-13 2012-08-14 Nec Corporation Semiconductor device
EP1988575A3 (en) 2007-03-26 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5499425B2 (ja) * 2007-04-27 2014-05-21 富士ゼロックス株式会社 半導体集積回路装置
JP5187310B2 (ja) * 2007-09-12 2013-04-24 日本電気株式会社 データ伝送装置およびデータ伝送方法
US7750435B2 (en) * 2008-02-27 2010-07-06 Broadcom Corporation Inductively coupled integrated circuit and methods for use therewith
US8399960B2 (en) 2008-03-13 2013-03-19 Nec Corporation Semiconductor device
JP5671200B2 (ja) * 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
JP4781400B2 (ja) * 2008-06-20 2011-09-28 三菱電機株式会社 半導体装置
JP4977101B2 (ja) 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
WO2010032832A1 (ja) * 2008-09-19 2010-03-25 日本電気株式会社 送信装置、受信装置及び送受信装置並びに送受信方法
JP5326088B2 (ja) * 2008-10-21 2013-10-30 学校法人慶應義塾 電子回路と通信機能検査方法
JP5245797B2 (ja) * 2008-12-16 2013-07-24 日本電気株式会社 信号伝送方法と受信器と送信器と半導体装置
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
WO2010119625A1 (ja) * 2009-04-13 2010-10-21 日本電気株式会社 半導体装置及びそのテスト方法
US8811914B2 (en) * 2009-10-22 2014-08-19 At&T Intellectual Property I, L.P. Method and apparatus for dynamically processing an electromagnetic beam
US20120203620A1 (en) 2010-11-08 2012-08-09 Douglas Howard Dobyns Techniques For Wireless Communication Of Proximity Based Marketing
US8929809B2 (en) 2011-03-22 2015-01-06 Radeum, Inc. Techniques for wireless communication of proximity based content
US8880100B2 (en) 2011-03-23 2014-11-04 Radium, Inc. Proximity based social networking
US9614590B2 (en) 2011-05-12 2017-04-04 Keyssa, Inc. Scalable high-bandwidth connectivity
US8929808B2 (en) * 2011-09-29 2015-01-06 Broadcom Corporation Antenna driver circuit for NFC reader applications
US20130084802A1 (en) * 2011-09-30 2013-04-04 Broadcom Corporation Shaped controlling signals in near field communications (nfc) devices
US8831515B2 (en) 2011-10-12 2014-09-09 Broadcom Corporation Shaped load modulation in a near field communications (NFC) device
WO2014087481A1 (ja) * 2012-12-04 2014-06-12 三菱電機株式会社 信号伝達回路
TWI492554B (zh) * 2013-07-04 2015-07-11 義守大學 訊號傳輸系統與訊號傳輸電路
KR20150109209A (ko) * 2014-03-19 2015-10-01 에스케이하이닉스 주식회사 반도체 장치
US9705564B2 (en) 2014-08-29 2017-07-11 Freelinc Technologies Spatially enabled secure communications
US10164685B2 (en) 2014-12-31 2018-12-25 Freelinc Technologies Inc. Spatially aware wireless network
US10396856B2 (en) 2015-09-02 2019-08-27 Pezy Computing K.K. Semiconductor device
TWI595518B (zh) 2015-11-04 2017-08-11 財團法人工業技術研究院 電隔離器構裝結構及電隔離器的製造方法
WO2017126018A1 (ja) * 2016-01-18 2017-07-27 ウルトラメモリ株式会社 半導体装置
TWI573315B (zh) * 2016-01-19 2017-03-01 財團法人工業技術研究院 電隔離器電路
WO2017138106A1 (ja) * 2016-02-10 2017-08-17 ウルトラメモリ株式会社 半導体装置
KR102323560B1 (ko) 2017-08-08 2021-11-08 삼성전자주식회사 전류의 피크 세기를 조절하도록 구성되는 회로를 포함하는 전자 장치
DE102018212957B3 (de) 2018-08-02 2020-01-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Übertragung von daten von einem benutzerendgerät zu einem anderen gerät
US11296750B2 (en) * 2020-05-12 2022-04-05 Nxp B.V. Near-field wireless device including a first near-field antenna and a second near-field antenna

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537936A (en) * 1978-09-08 1980-03-17 Nippon Signal Co Ltd:The Object discrimination device
JPH08236696A (ja) * 1994-11-15 1996-09-13 Siemens Ag 垂直方向集積化回路の各チップ層間の誘導による信号伝送用装置
JPH0979806A (ja) * 1995-09-12 1997-03-28 Mazda Motor Corp 位置検出装置
JP2004348636A (ja) * 2003-05-26 2004-12-09 Mitsubishi Electric Corp 照合処理装置及び端末装置及びリーダライタ装置
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2005348264A (ja) * 2004-06-04 2005-12-15 Keio Gijuku 電子回路
JP2006050354A (ja) * 2004-08-05 2006-02-16 Keio Gijuku 電子回路
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070500A (en) * 1988-08-30 1991-12-03 Tokyo Keiki Company Ltd. Memory package system utilizing inductive coupling between memory module and read/write unit
JP2713529B2 (ja) * 1992-08-21 1998-02-16 三菱電機株式会社 信号受信用コイルおよびこれを使用した非接触ｉｃカード
US5615229A (en) * 1993-07-02 1997-03-25 Phonic Ear, Incorporated Short range inductively coupled communication system employing time variant modulation
JPH07221260A (ja) 1994-02-02 1995-08-18 Fujitsu Ltd 集積回路装置とその製造方法
JP3272544B2 (ja) * 1994-07-18 2002-04-08 株式会社ワコム 位置検出装置及びその位置指示器
JP2866016B2 (ja) * 1994-12-22 1999-03-08 三菱電機株式会社 Ｉｃカードのリード・ライト装置の変調器、その復調器
JP3653120B2 (ja) 1995-04-12 2005-05-25 日立マクセル株式会社 雑音低減非接触並列データ転送装置およびその方法
EP0839330B1 (en) * 1995-07-17 2002-07-24 Flying Null Limited Improvements relating to magnetic tags or markers
JPH10341192A (ja) 1997-04-10 1998-12-22 Oki Electric Ind Co Ltd データ伝送回路
JP2001007745A (ja) 1999-06-24 2001-01-12 Techno Collage:Kk 非接触データ転送システム
JP4121863B2 (ja) * 2003-01-29 2008-07-23 富士通株式会社 タイミング信号発生回路および受信回路
JP4380239B2 (ja) * 2003-06-30 2009-12-09 パナソニック株式会社 非接触ｉｃカード読取／書込装置
JP3824000B2 (ja) * 2004-01-20 2006-09-20 オムロン株式会社 Ｒｆｉｄタグ用の読み書き処理装置
US7460604B2 (en) * 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US7447492B2 (en) * 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US20060255459A1 (en) * 2005-05-11 2006-11-16 Simon Muff Stacked semiconductor memory device
KR100914552B1 (ko) * 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537936A (en) * 1978-09-08 1980-03-17 Nippon Signal Co Ltd:The Object discrimination device
JPH08236696A (ja) * 1994-11-15 1996-09-13 Siemens Ag 垂直方向集積化回路の各チップ層間の誘導による信号伝送用装置
JPH0979806A (ja) * 1995-09-12 1997-03-28 Mazda Motor Corp 位置検出装置
JP2004348636A (ja) * 2003-05-26 2004-12-09 Mitsubishi Electric Corp 照合処理装置及び端末装置及びリーダライタ装置
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
WO2005078795A1 (ja) * 2004-02-13 2005-08-25 Keio University 電子回路
JP2005348264A (ja) * 2004-06-04 2005-12-15 Keio Gijuku 電子回路
JP2006050354A (ja) * 2004-08-05 2006-02-16 Keio Gijuku 電子回路
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路

Also Published As

Publication number Publication date
WO2007029435A1 (ja) 2007-03-15
US8190086B2 (en) 2012-05-29
US20090233546A1 (en) 2009-09-17
JP4784773B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4784773B2 (ja) 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
US10505591B2 (en) Self-canceling magnetic structures for transferring power and communication signals
EP1388988B1 (en) Chip-scale coils and isolators based thereon
Mizoguchi et al. A 1.2 Gb/s/pin wireless superconnect based on inductive inter-chip signaling (IIS)
JP5366932B2 (ja) 超高速信号送受信
US6717502B2 (en) Integrated balun and transformer structures
US7400038B2 (en) Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication
US8121544B2 (en) Communication system using transmit/receive slot antennas for near field electromagnetic coupling of data therebetween
US7712663B2 (en) Communication board
JP4295124B2 (ja) 半導体装置
JP5433199B2 (ja) 電子回路
US9143205B2 (en) Data transmission device and data transmission method
JP2005341118A (ja) フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム
Majumdar et al. Alignment and performance considerations for capacitive, inductive, and optical proximity communication
JP4677598B2 (ja) 電子回路
KR101656719B1 (ko) 인덕터 소자 및 집적 회로 장치
US9508485B1 (en) Isolator with integral transformer
US8098079B2 (en) Receive circuit for connectors with variable complex impedance
US8735184B2 (en) Equalization in proximity communication
WO2010013426A1 (ja) 非接触電子装置
JP2011142175A (ja) 半導体装置
Wu et al. A novel on-chip transformer with patterned ground shield for high common-mode transient immunity isolated signal transfer
Ishikuro et al. Wireless proximity interfaces with a pulse-based inductive coupling technique
WO2007145086A1 (ja) 半導体装置、信号伝送装置および信号伝送方法
CN112313855B (zh) 用于在电子设备间传输能量和交换数据的系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees